JPH10178178A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10178178A
JPH10178178A JP33957196A JP33957196A JPH10178178A JP H10178178 A JPH10178178 A JP H10178178A JP 33957196 A JP33957196 A JP 33957196A JP 33957196 A JP33957196 A JP 33957196A JP H10178178 A JPH10178178 A JP H10178178A
Authority
JP
Japan
Prior art keywords
film
semiconductor film
laser
semiconductor
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33957196A
Other languages
English (en)
Inventor
Hiroshi Yoshikawa
博志 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP33957196A priority Critical patent/JPH10178178A/ja
Publication of JPH10178178A publication Critical patent/JPH10178178A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】パルスレーザで半導体膜を溶融させ、その後の
結晶化時の凝固速度を遅くすることができるようにす
る。 【解決手段】絶縁性基板1上に蓄熱層としての半導体膜
3′を形成させ、トランジスタとなる半導体膜5′への
レーザ照射と同時に凹面レンズ6で反射したレーザのエ
ネルギーで加熱させることによって半導体膜3′,5′
が凝固するときの凝固速度を低下させる。半導体膜5′
の温度が高くなりすぎないようにするかわりに蓄熱層と
しての半導体膜3’による効果によってレーザ照射1パ
ルスあたりの活性化時間を長くする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パルスレーザーに
よる半導体膜の溶融結晶化および不純物活性化を行う場
合における半導体装置の製造方法に関する。
【0002】
【従来の核術】石英、ガラス等の絶縁性基板上に形成し
た非晶質または結晶性の半導体(薄)膜をパルスレーザ
照射によって溶融させて凝固させるレーザアニール(熱
処理)においては半導体膜にレーザ照射を行うと半導体
の溶融結晶化が起こり、結晶成長させることでその基板
上に所望特性の半導体膜を得る方法であり、これは基板
にガラスなどを用いることができるので例えばアクティ
ブマトリクス型の液晶画像表示装置等のTFT(薄膜ト
ランジスタ)材料に利用されることで注目され実施され
ている。
【0003】ところで、こうした半導体膜の大結晶粒径
化をレーザ照射で可能であればレーザのオン電流の向上
とかリーク電流の低減などが期待されるのであるが、そ
のためには結晶の凝固速度を小さくすることが必要とさ
れている。そこで、このような観点からの溶融結晶化方
法の従来の技術の一つとして、例えば特開平6ー291
034号公報には、絶縁性基板上に加熱層を形成させ、
その上にバッファ層としてSiO2膜を形成し、そのS
iO2膜の上にSiからなる半導体膜を形成させ、この
半導体膜側から加熱層に対しての熱吸収係数が大きい波
長のレーザ光によるレーザ照射をすることで、このレー
ザ光を半導体膜およびSiO2膜を通して加熱層に照射
して吸収させ、これによって加熱層を高温に加熱し、そ
して、この照射終了後から所定時間経過後にSiに対し
て吸収係数が大きい波長のレーザ光を照射させることで
このレーザ光をSiの半導体膜に吸収させ、結果、この
半導体膜を高温に加熱して溶融し、その後の冷却で再結
晶化(固化)するという技術が記述されている。この技
術によればその冷却中には溶融しているSi薄膜からS
iO2膜中に熱が放出されるが、SiO2膜は加熱層から
も加熱されていることから、溶融Si薄膜とSiO2
との温度勾配を小さくできることで、溶融Si薄膜の凝
固速度を低くすることができ、このことから低い凝固速
度で結晶化したシリコン薄膜の結晶粒径を大きくするこ
とができることとなる。
【0004】また、結晶粒径を大にする溶融結晶化方法
ではないが結晶粒径を均一する従来の技術として、例え
ば、特開平6ー34997号公報にはタングステンのよ
うな高融点金属からなる熱伝導性の良好な遮光層によっ
て、半導体素子の活性層にレーザ照射を行った際の熱分
布の偏りを抑えて活性層に結晶粒界などの結晶欠陥の発
生を避けられるようにして結晶粒径の均一化を可能とし
た技術が記述されている。
【0005】さらにまた大結晶粒径化とする他の従来の
技術として、応用電子物性分科会研究報告(社団法人応
用物理学会主催で1992年1月22日に機械振興会館
で行われた分科会での報告書の1〜6ページ、報告者東
京工業大学工学部清水等)にはシリコン薄膜の凝固速度
を制御したシリコンのパルスレーザによる溶融結晶化の
ためにデュアルビーム法というシリコン膜の凝固速度を
低くする方法で結晶化されている。透過基板上に蓄積層
(aーSi)、絶縁層(SiO2)、溶融層(aーS
i)を形成させ、この両面からエキシマレーザ光を照射
することによって溶融層からの熱流出を抑制することが
できる。理論解析の結果では、デュアルビーム法でレー
ザを照射した場合のa―Si(50nm)の溶融層の平
均凝固速度は室温下で通常に溶融層側からレーザを照射
した場合より3分の1まで低くなっている。これによっ
て蓄積層(Si)が100nmでのデュアルビーム法に
よる実験では最大結晶粒径が400nmという大結晶粒
径化を可能としている。
【0006】
【発明が解決しようとする課題】しかしながら、前述の
ような特開平6ー291034号公報に記述による方法
ではパルスレーザによる半導体膜の結晶化において、Y
AGレーザとかCO2レーザなどの第1のレーザ光と、
XeClエキシマレーザなどの第2のレーザ光というよ
うに二種類の波長のレーザが必要であったから半導体膜
の溶融結晶化方法としてはおおがかりなものとなってし
まい製造コストが高くつくうえ時間もかかるという課題
があった。
【0007】また前述のような特開平6ー34997号
公報に記述による方法では結晶粒を均一化できるという
利点があるものの大結晶粒径化ができなくて問題が充分
に解決されにくいという課題があった。
【0008】また、上述の応用電子物性分科会研究報告
の記述による方法では基板の両面からレーザ光を照射す
るため、大面積基板上の多くのシリコン膜を結晶化させ
る装置に適用することには困難が伴うという課題があっ
た。
【0009】ところで、上述の従来の公報とか文献に記
載の技術とは別に―般には石英、ガラスなどのガラス基
板はその厚さがlmm前後あり、そのガラス基板の上に
酸化膜または窒化膜等の絶縁膜が形成され、さらにこの
絶縁膜の上に形成されたシリコン等の半導体膜がパルス
レーザの照射によって溶融され、その後冷却で凝固して
結晶化されるのであるが、このときの熱量はlmm前後
の厚いガラス基板が巨大な熱浴となっているために簡単
に失われてしまい半導体膜はその結晶成長が抑制されて
しまって十分な結晶性が得られないという課題があっ
た。
【0010】したがって、本発明は上述した課題に鑑み
て、第1にパルスレーザによって半導体膜が溶融しその
後の結晶化で凝固する際の凝固速度を低減させることで
半導体膜の結晶性を向上させること、第2に半導体膜の
結晶性を損なうことなくパルスレーザによって半導体膜
に含まれているホウ素とかリンなどの不純物を効率良く
活性化させる方法にも適用できるようにすることにあ
る。
【0011】これらの方法は一台のパルスレーザで大面
積基板に集積された半導体の膜に対応したものである。
すなわち、一台でしかも紫外光の波長のみのパルスレー
ザを使用するため、大面積基板上の半導体膜、または不
純物を効率良く結晶化または活性化させることができ
る。さらに、トランジスタを画像表示装置に利用する場
合、光によるトランジスタのリーク電流の増加を防止す
る必要がある。
【0012】
【課題を解決するための手段】本発明の請求項1記載の
方法は、絶縁性基板上に所定の形状の蓄熱層を形成する
工程と、前記蓄熱層上に無機絶縁膜を形成する工程と、
前記無機絶縁膜上に薄膜トランジスタの活性層を構成す
る半導体膜を形成する工程と、上方からパルスレーザー
光を前記半導体膜に照射する工程とを有し、前記パルス
レーザー光を前記半導体膜に照射する工程の際に前記絶
縁性基板の後方にパルスレーザー光を反射するレーザー
光反射手段を配置することを特徴としていることで上述
した課題を解決している。
【0013】前記レーザー光反射手段は好ましくは凹面
レンズであってもよい。
【0014】前記レーザー光反射手段は好ましくは金
属、ガラスあるいはプラスチックからなる基板に形成さ
れた凹面レンズであり、該凹面レンズの表面が主として
紫外光に対して反射率が高い材料で形成されている。
【0015】前記凹面レンズの表面は好ましくは鏡面研
磨されている。
【0016】前記蓄熱層は好ましくはその上に無機絶縁
膜を介して形成される前記半導体膜と同―形状か、ある
いはそれより大きい面積で形成される。
【0017】前記蓄熱層は好ましくは半導体膜である。
【0018】前記蓄熱層を構成する半導体膜は好ましく
はSi、GeおよびSiGeから選ばれる少なくとも1
つからなる。
【0019】
【発明の実施の形態】以下、本発明の実施の形態に係る
半導体装置の製造方法である半導体膜の溶融結晶化方法
および不純物活性化方法を薄膜トランジスタの製造に適
用して以下の図面を参照して説明する。本発明方法の工
程はS1からS17までの17の工程から構成されてい
る。
【0020】(1)層間絶縁膜成膜工程S1 最初に、図1Aで示すように厚さ1.lmm、対角5イ
ンチの正方形をした板状ガラスからなる絶縁性基板1を
用意する。この基板1上に、無機絶縁膜としてSiO2
膜やSiNx膜等からなる層間絶縁膜2を100〜40
0nmの膜厚で被覆する。この層間絶縁膜2がSiO2
膜である場合は常圧CVD法によりSiH4ガスとO2
スを用いて成膜したSiO2膜とか、あるいはスパッタ
法、減圧CVD法、プラズマCVD法、リモートプラズ
マCVD法のいずれかによるSiO2膜を用いることが
できる。
【0021】(2)非晶質シリコン膜成膜工程S2 次に、同じく図1Aで示すように層間絶縁膜2の上に蓄
熱層となる非晶質シリコン膜3を成膜する。非晶質シリ
コン膜3は希ガスハライド系エキシマレーザ例えばXe
F(波長351nm)、XeCl(波長308nm)、
KrF(波長248nm)、ArF(波長193nm)
を吸収する材料であれば良い。シリコン以外の半導体材
料として例えば、GeあるいはSiGeがあり、半導体
以外の材料としては顔料、染料等の化合物がある。非晶
質シリコン膜3の厚さは非晶質シリコン膜工程S5で成
膜する非晶質シリコン膜5の厚さと同じか、またはこれ
よりも厚い膜で形成され、その厚さは30nm〜500
nmとする。この際における非晶質シリコン膜3を加熱
するためのレーザエネルギーの強度が高い場合には非晶
質シリコン膜3はできるだけ厚膜に成膜することで熱エ
ネルギーを蓄積できるようにしたほうが良い。非晶質シ
リコン膜3はプラズマCVD法によりSiH4ガスとH2
ガスとを用いて基板温度200〜300℃で成膜する
か、または減圧CVD法により成膜することができる。
【0022】(3)アイランド化工程S3 次に、図1Bで示すように前記成膜した非晶質シリコン
膜3をアイランド化する。
【0023】(4)層間絶縁膜成膜工程S4(図1C参
照):次に、図1Cで示すように無機絶縁膜としてSi
2膜とかあるいはSiNx膜等からなる膜厚100〜
500nmの層間絶縁膜4をアイランド化された非晶質
シリコン膜3を含めた層間絶縁膜2の上に工程S1と同
様の成膜方法にて被覆する。
【0024】(5)非晶質シリコン膜成膜工程S5 次に、図1Dで示すように層間絶縁膜4の上に半導体
(薄)膜である非晶質シリコン膜5を膜厚30〜150
nmで例えばプラズマCVD法によりSiH4ガスとH2
ガスとを用いて基板温度200〜3OO℃で成膜する
か、または減圧CVD法により成膜する。非晶質シリコ
ン膜5としては、Si、SiGe、またはリンやボロン
を含むシリコン半導体を用いることができ、非晶質に限
らず微結晶や多結晶の半導体を成膜しても良い。
【0025】(6)アイランド化工程S6 次に、図1Eで示すようにこのように工程S5で作製し
た非晶質シリコン膜5をエッチングによりパターニング
して島状のシリコン膜5に形成する。非晶質シリコン膜
5の平面方向からみた縦横長は非晶質シリコン膜3と同
じか少し短く例えば非晶質シリコン膜3の90%の長さ
とされる。
【0026】(7)レーザ溶融結晶化工程S7 次に、図2Fで示すように絶縁性基板1の下に凹面レン
ズ6を設置するとともに、上方位置からパルスレーザ7
によって非晶質シリコン膜5にレーザ光を直接的に照射
して該非晶質シリコン膜5を溶融させると同時にこのレ
ーザ光を絶縁性基板1を通過させたうえで凹面レンズ6
で反射させ、その反射レーザ光を非晶質シリコン膜3に
照射させることで該非晶質シリコン膜3を溶融させる。
次にこれら溶融状態の各非晶質シリコン膜3,5のそれ
ぞれを凝固させ、これによってこれら非晶質シリコン膜
3,5それぞれから、多結晶シリコンからなる結晶性半
導体膜3′,5′を得る。こうしたレーザ光照射方法つ
まりレーザアニール方法によれば特に短波長のパルスレ
ーザ7を用いることで下地である基板1には何等の損傷
を与えることもなく半導体膜3′,5′を効率良く溶融
凝固させることができ、例えば、希ガスハライドエキシ
マレーザ系例えばXeF(波長351nm)、XFCl
(308nm)、KrF(249nm)、ArF(19
3nm)のエキシマレーザを用いることが可能となる。
【0027】通常、このように非晶質シリコン膜3,5
をアニールして多結晶シリコン膜である半導体膜3′,
5′にしたほうが、直接、多結晶シリコン膜を成膜する
よりも結晶粒径が大きくなって特性に優れた半導体膜
3′,5′を得られる。ここで、この凹面レンズ6を用
いたこの工程S7における半導体膜の溶融結晶化工程の
詳細を図6A,Bを参照して説明することにする。図6
Aは平面からみた、図6Bは図6AのAーA線に沿う断
面からみた図をそれぞれ示している。また、図6中、t
は絶縁性基板1の厚さ、dは凹面レンズ6が形成される
凹面レンズ基板の厚さ、Zは凹面レンズ6の加工深さ、
Rは凹面レンズ6の曲率半径を示す。また、aとbはそ
れぞれ薄膜トランジスタとなる非晶質シリコン膜5の横
長さと縦長さで、pとqは非晶質シリコン膜5の隣同士
の離間距離を示す。また、Sはパルスレーザ7の照射領
域、8は層間絶縁膜4及び非晶質シリコン膜5で形成さ
れた薄膜である。凹面レンズ6は金属、ガラスあるいは
プラスチックからなる基板9上に形成され、その表面は
主として紫外光に対して高い反射率をもつ材料例えばア
ルミニウムで形成され、さらにそのアルミニウムの保護
膜が形成される。このアルミニウムの保護膜としてはS
iOなどが蒸着されることが「光学枝術ハンドブック」
664ページ(朝倉書店、1975年)に記述されてい
る。凹面レンズ6表面は鏡面研磨で仕上げられ、でき得
れば紫外光の波長程度以下の例えば0.3μmRa以下
が望ましい。この仕上げ精度が悪いと凹面レンズ6の焦
点距離が変化し、非晶質シリコン膜3が加熱されたとき
の熱の位置的分布が不均一となる。そのために、非晶質
シリコン膜5の結晶性にも不均一な分布が発生してしま
う。凹面レンズ6はマイクロマシン技術を利用した方法
やフライス盤によって加工される。図6のように非晶質
シリコン膜3に照射されないレーザ光は絶縁性基板1を
通過し、凹面レンズ6で反射される。反射した光は、曲
率半径Rをもつ焦点距離の方向へと進み、この位置から
少しずれた所(焦点からR―Z―tの所)に蓄熱層とし
ての非晶質シリコン膜3を加熱させ、レーザエネルギー
が大きい場合には溶融させることができる。薄膜トラン
ジスタ用の半導体膜としての非晶質シリコン膜5の縦横
それぞれの長さは非晶質シリコン膜3のそれぞれと同じ
か、または短い方がよい。その理由は、非晶質シリコン
膜3は透過光が凹面レンズ6で反射された後に加熱され
るので、この透過光の強度は非晶質シリコン膜3の縦と
横の長さが非晶質シリコン膜5より長いほど低くなって
しまい、非晶質シリコン膜3の温度が効果的に上昇しな
いからである。図6ではレーザは領域Sに照射され、1
6個のアイランド化された非晶質シリコン膜5が同時に
結晶化される。工程S6(図2F)及び工程S8(図4
M)では、それぞれ1つのトランジスタにつき1つの凹
面レンズ6が設置されているが、凹面レンズ加工の枝術
的問題とレーザの照射面積の仕様等を考慮して本発明が
実施される。非晶質シリコン膜5の縦と横の数をそれぞ
れm個、n個としたとき、レーザ光を照射した場合に入
射光の強度に対する非晶質シリコン膜3への相対強度r
は、透過光が全て非晶質シリコン膜5と同じ面積の非晶
質シリコン膜3ヘ凹面レンズを介して照射されるとする
と、 r=〔{ma+(m+1)p}{nb+(n+1)q}―mnab〕2 /[{ma+(m+1)p}{nb+(n+1)q}{ma+(m―1)p } {nb+(n―1)q}〕 ……(1) となる。相対強度rは照射される非晶質シリコン膜5の
数と面積、レーザ光が透過して凹面レンズ6ヘと進む面
積、そしてレーザ光の焦点距離に依存する。例えば、a
=b=p=q、m=n=4のときr=1.06となり、
a=b=p=q、m=n=50のときr=0.59とな
り、3OOmJ/cm2のレーザを入射したとき157
mJ/cm2の反射光が非晶質シリコン膜3に照射され
る。また、具体的な凹面レンズ等の数値例としては、m
=n=50、a=b=p=q=0.1mmのときt=l
mm、d=5mm、Z=4mm、R=13mmとなる。
【0028】以上のように凹面レンズ6を利用して非晶
質シリコン膜5の溶融結晶化を行うための方法を図7,
8を参照して説明する。図7ではそれぞれのレーザ照射
領域Sは4つの非晶質シリコン膜5を同時にカバーする
広さにわたっており、各レーザ照射領域Sの下部にそれ
ぞれ凹面レンズ6が設置されている。まず、図7のよう
に、凹面レンズ6の上部にある非晶質シリコン膜5の領
域へ設定してレーザ照射を行う。例えば、Aー1列の上
側から下側への矢印方向に、次にAー2列の上側から下
側への矢印方向に、そしてAー3列の上側から下側への
矢印方向にレーザ照射をそれぞれ行う。さらに、図8の
ように図7の場合でレーザ照射されていない非晶質シリ
コン膜5の下部に凹面レンズ6を平行移動させて再設置
する。そして、Bー1、Bー2、Bー3列それぞれの各
凹面レンズ6上に設置されている非晶質シリコン膜5へ
レーザ照射を行う。図7,8の工程だけでは全ての非晶
質シリコン膜5が結晶化されないので、さらに凹面レン
ズをレーザ照射したい非晶質シリコン膜5下へ移動させ
た後、順次レーザ照射を行うのである。
【0029】(8)ゲート絶縁膜成膜工程S8 次に、図2Gで示すように膜厚50〜150nmのゲー
ト絶縁膜10を成膜する。ゲート絶縁膜10は常圧CV
D法によりSiH4ガスとO2ガスとを用いて成膜したS
iO2膜を用いている。ここでは常圧CVD法を用いた
が、スパッタ法、減圧CVD法、プラズマCVD法、リ
モートプラズマCVD法のいずれかによる膜厚50〜1
50nmのSiO2膜を用いても構わない。段差の被覆
性が良好なTEOS(TetraーEthylーOrt
hOーSilicate)ガスつまりSi(OC25
4ガスを用いた常圧CVD法、プラズマCVD法による
Si02膜を用いても構わない。また、ここではSiO2
を用いたが、SiNx、Al23、Ta25またはこれ
らの組み合わせを用いても構わない。
【0030】(9)ゲート電極形成工程S9 次に、図2Hで示すように膜厚200―500nmの金
属材料でゲート電極11を形成する。これは材料はTa
またはAl、AlSi、AlTi、AlSc等のAlを
含む金属を用いてスパッタ法で形成する。特に、Alを
含む金属のほうが低抵抗電極配線を形成できるので好ま
しい。
【0031】(10)ゲート電極の陽極酸化工程S10 次に、図3Iで示すようにゲート電極11を陽極酸化し
て膜厚50nm〜1μmの陽極酸化膜12を形成する。
【0032】(11)ゲート絶縁膜エッチング工程S1
1 次に、図3Jで示すようにゲート電極11と陽極酸化膜
12とをマスクにして自己整合でゲート絶縁膜10をエ
ッチングし、シリコン半導体膜5′のソース/ドレイン
部となる部分を露出させる。このエッチングにはエッチ
ング液を用いたウエットエッチングやプラズマを用いた
ドライエッチングを用いることができる。
【0033】(12)不純物注入工程S12 次に、図3Kで示すように不純物イオン13の注入を行
う。n型にするにはリンあるいはヒ素を、p型にするに
はボロンを注入する。このようにして、不純物が注入さ
れた半導体膜5′のうちソース部となるシリコン半導体
膜5′Sと不純物注入されたドレイン部となるシリコン
半導体膜5′Dとを形成する。注入方法としてプラズマ
を利用したイオン注入装置で行った。
【0034】(13)脱水素アニール工程S13 次に、図4Lで示すように脱水素処理を行う。N2雰囲
気中で300〜500℃の熱アニールを行い、半導体膜
3′,5′やその他の部分であるゲート絶縁膜10、ゲ
ート電極11等に含まれる水素を放出させる。また、脱
水素処理によって、多結晶シリコンからなる半導体膜
3′,5′中の水素量を5×1019個/cm3以下、特
に好ましくは5×1018個/cm3以下にするほうが良
い。
【0035】また、この脱水素処理をレーザ照射によっ
て行っても構わない。例えば、ソース部半導体膜5′S
とドレイン部半導体膜5′Dとに注入した不純物イオン
を電気的に活性化するためのレーザ照射よりも低いエネ
ルギー密度のレーザ照射によって行うことができる。
【0036】(14)不純物活性化工程S14 次に、図4Mで示すようにソース部半導体膜5′Sとド
レイン部半導体膜5′Dとに注入した不純物イオンを電
気的に活性化するためのレーザ照射14を行う。ここで
も図1Fでのレーザ溶融結晶化工程S7及びこの工程S
7において図6を参照して説明したように凹面レンズ6
を設置する。特に短波長のパルスレーザを用いれば下地
である基板1に損傷を与えることなく半導体薄膜を効率
良くアニールすることができる。例えば、XeF(波長
351nm)、XeCl(308nm)、KrF(24
8nm)、ArF(193nm)のエキシマレーザを用
いることができる。レーザのエネルギー密度は、例えば
200―3OOmJ/cm2で照射した。しかし、通常
レーザ照射によって不純物の活性化を行うとレーザ照射
された半導体膜の表面温度は600℃以上になり、ま
た、シリコン半導体薄膜の場合には表面が溶融すること
もあり1000℃以上に急激に温度上昇する。このとき
半導体膜中に水素が含まれていると急激に水素が移動
し、場合によっては突沸するように膜外に飛び出すの
で、半導体の結晶性が損なわれてしまう。特に、半導体
の溶融温度を越えると、ソース部半導体膜5′Sとドレ
イン部半導体膜5′Dとに注入されたリンとかヒ素とか
ボロンといった不純物が真性領域5′Cへと拡散しやす
くなってしまいトランジスタとしての特性を悪くする。
ここでは、パルスレーザの強度を通常より低めに設定
し、そのかわりに図1Aのように蓄熱層としての半導体
膜の成膜による効果で半導体膜の凝固速度を低下させ、
活性化時間を長くする。
【0037】(15)層間絶縁膜成膜工程S15 次に、図5Nで示すように層間絶縁膜15を成膜する。
ここで、層間絶縁膜15は段差の被覆性が良好な常圧C
VDによるSiO2膜またはTEOSガスを用いた常圧
CVD法、プラズマCVD法によるSiO2膜を膜厚3
00―500nmで成膜した。または、プラズマCVD
法により200―250℃で窒化シリコン膜を形成して
もよい。
【0038】(16)コンタクトホール形成工程S16 次に、図5Oで示すように層間絶縁膜15にコンタクト
ホール16を形成してソース部半導体膜5′Sとドレイ
ン部半導体膜5′Dとを露出させる。
【0039】(17)ソース/ドレイン配線形成工程S
17 最後に、図5Pで示すようにソース部半導体膜5’Sと
ドレイン部半導体膜5′Dとに対する引き出し電極17
をスパッタ法により成膜したのちパターニングして形成
する。
【0040】以上の工程S1〜S17によって薄膜トラ
ンジスタを作製する。
【0041】このようにして蓄熱層としての半導体薄膜
3′を形成することによって工程S7でのレーザ溶融結
晶化及び工程S14での不純物活性化に効果をもたらす
が、この膜は光照射によるトランジスタのリーク電流の
増加を防止し、遮光膜としても機能することができる。
図9に蓄熱層としての半導体膜3′が遮光膜として機能
して光を遮光し、薄膜トランジスタを保護する様子を示
している。
【0042】
【発明の効果】以上説明したように本発明の製造方法に
よればパルスレーザによって半導体膜が溶融し、凝固し
たときの結晶粒径が大きくなり、結晶内欠陥、結晶粒界
等の結晶性が向上し、その結果、この製造方法により製
造されたトランジスタの特性を向上させることができ
る。また、パルスレーザによる不純物活性化においても
活性化温度を下げるかわりに1パルスにおける活性化時
間を長くし、半導体膜の結晶性を損なわずに活性化を効
率よく行わせることができる。さらにまた、従来方法で
はこのような半導体膜の結晶粒径を大きくするためにレ
ーザ照射を行うときにガラス基板を加熱させるようにし
ていたが、本発明方法ではそのような加熱がないから加
熱ための工程時間が不要となって製造コストを低減でき
る。さらにそのうえ、本発明では液晶ディスプレイ用ト
ランジスタの製造方法として応用される場合において
は、トランジスタ下の半導体薄膜がMOSトランジスタ
のリーク電流を低減させるための遮光膜としての役割を
果たすという効果もあり、これによって製造工程の簡略
化が可能となる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法における工程A
ないしEの説明に供する断面図。
【図2】本発明の半導体装置の製造方法における工程F
ないしHの説明に供する断面図。
【図3】本発明の半導体装置の製造方法における工程I
ないしKの説明に供する断面図。
【図4】本発明の半導体装置の製造方法における工程L
とMの説明に供する断面図。
【図5】本発明の半導体装置の製造方法における工程N
ないしPの説明に供する断面図。
【図6】工程S7の説明に供するもので(A)は平面
図、(B)は(A)のAーA線に沿う断面図。
【図7】工程S7でレーザ照射の説明に供する平面図。
【図8】工程S7でレーザ照射の説明に供する平面図
【図9】蓄熱層としてのシリコン膜が遮光膜として機能
する様子を示すための断面図。
【符号の説明】
1 絶縁性基板 2 層間絶縁膜 3 非晶質シリコン膜 4 層間絶縁膜 5 非晶質シリコン膜 6 凹面レンズ 7 パルスレーザ照射 3’ 蓄熱層としての多結晶シリコン膜 5’ 半導体膜としての多結晶シリコン膜

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上に所定の形伏の蓄熱層を形
    成する工程と、前記蓄熱層上に無機絶縁膜を形成する工
    程と、前記無機絶縁膜上に薄膜トランジスタの活性層を
    構成する半導体膜を形成する工程と、上方からパルスレ
    ーザー光を前記半導体膜に照射する工程とを有し、前記
    パルスレーザー光を前記半導体膜に照射する工程の際に
    前記絶縁性基板の後方にパルスレーザー光を反射するレ
    ーザー光反射手段を配置することを特徴とする半導体装
    置の製造方法。
  2. 【請求項2】 前記レーザー光反射手段が凹面レンズで
    あることを特徴とする請求項1項記載の半導体装置の製
    造方法。
  3. 【請求項3】 前記レーザー光反射手段は金属、ガラス
    あるいはプラスチックからなる基板に形成された凹面レ
    ンズであり、該凹面レンズの表面が主として紫外光に対
    して反射率が高い材料で形成されていることを特徴とす
    る請求項1または2記載の半導体装置の製造方法。
  4. 【請求項4】 前記凹面レンズの表面が鏡面研磨されて
    いることを特徴とする請求項3項記載の半導体装置の製
    造方法。
  5. 【請求項5】 前記蓄熱層はその上に無機絶縁膜を介し
    て形成される前記半導体膜と同―形状か、あるいはそれ
    より大きい面積で形成されることを特徴とする請求項1
    項記載の半導体装置の製造方法。
  6. 【請求項6】 前記蓄熱層は半導体膜であることを特徴
    とする請求項1項記載の半導体装置の製造方法。
  7. 【請求項7】 前記蓄熱層を構成する半導体膜がSi、
    GeおよびSiGeから選ばれる少なくとも1つからな
    ることを特徴とする請求項6項記載の半導体装置の製造
    方法。
JP33957196A 1996-12-19 1996-12-19 半導体装置の製造方法 Pending JPH10178178A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33957196A JPH10178178A (ja) 1996-12-19 1996-12-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33957196A JPH10178178A (ja) 1996-12-19 1996-12-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10178178A true JPH10178178A (ja) 1998-06-30

Family

ID=18328741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33957196A Pending JPH10178178A (ja) 1996-12-19 1996-12-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH10178178A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305208A (ja) * 2001-04-06 2002-10-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005079312A (ja) * 2003-08-29 2005-03-24 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置
US7217605B2 (en) 2000-11-29 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method of manufacturing a semiconductor device
JP2007123910A (ja) * 2000-11-29 2007-05-17 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JP2007129269A (ja) * 1999-08-13 2007-05-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129269A (ja) * 1999-08-13 2007-05-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7217605B2 (en) 2000-11-29 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method of manufacturing a semiconductor device
JP2007123910A (ja) * 2000-11-29 2007-05-17 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JP2002305208A (ja) * 2001-04-06 2002-10-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005079312A (ja) * 2003-08-29 2005-03-24 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置

Similar Documents

Publication Publication Date Title
EP0886319B1 (en) Method for making a thin film transistor
US6235614B1 (en) Methods of crystallizing amorphous silicon layer and fabricating thin film transistor using the same
KR100227439B1 (ko) 다결정 박막 및 박막 반도체 장치 제작 방법
US6861328B2 (en) Semiconductor device, manufacturing method therefor, and semiconductor manufacturing apparatus
US6376290B1 (en) Method of forming a semiconductor thin film on a plastic substrate
EP0178447A2 (en) A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
US20020192956A1 (en) Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
US20070085169A1 (en) Semiconductor thin film forming method and semiconductor device
US20070290210A1 (en) Semiconductor device and method of fabricating a ltps film
JPH07249779A (ja) 半導体装置の作製方法
JPH0823105A (ja) 表示用半導体チップの製造方法
KR20020032551A (ko) 박막 반도체 장치의 제조 방법
JPH06177034A (ja) 半導体単結晶の成長方法
JP4637410B2 (ja) 半導体基板の製造方法及び半導体装置
US6093586A (en) Method of manufacturing a semiconductor device and a process of manufacturing a thin film transistor
CN100356509C (zh) 多晶硅膜的形成方法
JPH0669128A (ja) 多結晶シリコン薄膜の製造方法
JPH10178178A (ja) 半導体装置の製造方法
JPH09260676A (ja) 薄膜トランジスタの製造方法
EP0575965B1 (en) Method of forming semiconductor crystal and semiconductor device
JPH10150200A (ja) 薄膜トランジスタおよびその製造方法
KR100304123B1 (ko) 트렌치 구조 및 덮개층을 이용한 박막 트랜지스터 제조방법
JPS6356912A (ja) 再結晶半導体薄膜の製造方法
JPH0955509A (ja) 半導体装置の製造方法
JPH10150202A (ja) 薄膜トランジスタ及びその製造方法