KR100867500B1 - 박막 트랜지스터 제조 방법 - Google Patents

박막 트랜지스터 제조 방법 Download PDF

Info

Publication number
KR100867500B1
KR100867500B1 KR1020020045650A KR20020045650A KR100867500B1 KR 100867500 B1 KR100867500 B1 KR 100867500B1 KR 1020020045650 A KR1020020045650 A KR 1020020045650A KR 20020045650 A KR20020045650 A KR 20020045650A KR 100867500 B1 KR100867500 B1 KR 100867500B1
Authority
KR
South Korea
Prior art keywords
forming
source
film pattern
resin film
thin film
Prior art date
Application number
KR1020020045650A
Other languages
English (en)
Other versions
KR20040012207A (ko
Inventor
이경하
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to KR1020020045650A priority Critical patent/KR100867500B1/ko
Publication of KR20040012207A publication Critical patent/KR20040012207A/ko
Application granted granted Critical
Publication of KR100867500B1 publication Critical patent/KR100867500B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements

Abstract

본 발명은 드레인 고전계에 의한 오프 상태의 높은 누설 전류를 감소시킬 수 있는 박막 트랜지스터 제조 방법에 관해 개시한다.
개시된 본 발명의 박막 트랜지스터 제조 방법은 절연 기판 상에 소오스/드레인 전극 및 상기 소오스/드레인 전극 상에 오믹콘택층을 형성하는 단계와, 오믹콘택층을 포함한 소오스/드레인 전극 사이의 공간에 잔류되는 레진막 패턴을 형성하는 단계와, 레진막 패턴에 어닐 공정을 실시하여 레진막 패턴을 볼록한 곡선 형태로 형성하는 단계와, 상기 곡선 형태의 레진막 패턴을 포함한 기판 전면에 다결정 실리콘막을 형성하고 결정화하는 단계와, 결정화된 실리콘막 상에 게이트 절연막을 형성하는 단계와, 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함한다.
따라서, 본 발명에서는 채널을 볼록한 곡선 형태로 형성함으로써, 레이저 결정화 및 옵셋 형성에 유리하며, 곡선에 의한 옵셋 외에 불순물이 도핑되지 않은 실리콘층이 소오스/드레인 전극 상부 및 채널 사이에 존재하여 낮은 누설 전류를 실현할 수 있다.

Description

박막 트랜지스터 제조 방법{METHOD FOR FABRICATING THIN FILM TRANSISTOR}
도 1은 종래 기술에 따른 코플라나 타입 박막 트랜지스터의 제조 방법을 설명하기 위한 공정단면도.
도 2a 내지 도 2d는 본 발명에 따른 스태거드 타입 박막 트랜지스터의 제조 방법을 설명하기 위한 공정단면도.
도면의 주요부분에 대한 부호의 설명
200. 절연 기판 202.204. 소오스/드레인 전극
206. 오믹곤택층 210, 211. 레진막 패턴
212. 다결정 실리콘막 214. 게이트 절연막
216. 게이트 전극 Dv. 수직 옵셋영역
Dh. 수평 옵셋영역
본 발명은 박막 트랜지스터 제조 방법에 관한 것으로, 보다 상세하게는 드레인 고전계에 의한 오프 상태의 높은 누설 전류를 감소시킬 수 있는 박막 트랜지스터 제조 방법에 관한 것이다.
도 1은 종래 기술에 따른 코플라나 타입 박막 트랜지스터의 제조 방법을 설명하기 위한 공정단면도이다.
종래 기술에 따른 코플라나 타입 박막 트랜지스터의 제조 방법은, 도 1a에 도시된 바와 같이, 유리 등의 절연 기판(100)상에 비정질 실리콘막(미도시)을 형성한 다음, 상기 비정질 실리콘막을 포함한 기판 전체에 대하여 레이저 빔을 조사하여 상기 비정질 실리콘을 결정화시킨다.
이어, 도 1b에 도시된 바와 같이, 포토리쏘그라피 공정에 의해 상기 결정화된 실리콘막을 식각하여 아일랜드 타입의 액티브층(102)을 형성한다.
그런 다음, 도 1c에 도시된 바와 같이, 상기 액티브층(102)을 포함한 기판 전면에 제 1금속막(미도시)을 형성한 다음, 포토리소그라피 공정에 의해 상기 제 1금속막을 식각하여 액티브층(102) 상에 게이트 전극(110)을 형성한다.
이 후, 상기 게이트 전극(110)을 마스크로 하고 상기 기판 전면에 이온 도핑(미도시)을 실시하고 도핑된 이온을 활성화하는 공정을 진행하여 저항성 접촉층(미도시)을 형성한다. 이때, 상기 게이트 전극(110)은 상기 액티브층에 이온이 침투하는 것을 방지하는 이온 스타퍼(Ion-stopper)의 역할을 하게 된다.
이어, 상기 게이트 전극(110)을 포함한 기판 전면에 절연막(112)을 형성하고 나서, 포토리쏘그라피 공정에 의해 상기 절연막(112)을 식각하여 액티브층(102)의 저항성 접촉층을 노출시키는 각각의 개구부(미도시)를 형성한다.
그런 다음, 상기 개구부를 포함한 기판 전면에 제 2금속막(미도시)을 형성하고 나서, 포토리쏘그라피 공정에 의해 상기 개구부를 덮는 소오스/드레인 전극(116)(114)을 형성한다.
상기 다결정 실리콘을 이용한 코플라나 타입 박막 트랜지스터 제작 시, 상기 드레인 전극과 근접한 부분의 액티브 채널에서 발생하는 공핍영역에서 상기 폴리실리콘의 그레인 내부 및 그레인경계(grain boundary)에 존재하는 많은 트랩들로 인해서 전자-전공쌍의 전계방출이 쉽게 일어난다.
따라서, 매우 큰 누설전류가 흘러서 액정패널의 화질이 저하되며, 장시간 소자를 구동할 경우 실리콘 원자간의 약한 결합이 끊어지거나 수소와 결합하고 있는 실리콘원자의 댕글링본드 결합에서 수소가 분리되어 소자의 전기적 특성이 열화되는 문제가 발생한다.
또한, 레이저로 빛을 조사하는 공정에서 기판 전체에 대하여 균일한 조사가 어렵다. 레이저가 강하게 조사되는 부분은 결정화되는 깊이가 커지고 약하게 조사되는 부분은 결정화되는 층이 얇아진다.
결과적으로 결정화가 많이되는 부분에 형성되는 스위칭소자와 적게되는 부분에 형성되는 스위칭소자의 특성이 달라 표시되는 화상에 얼룩이 발생되기도 한다.
따라서, 이러한 누설 전류를 감소시키기 위해 제안된 엘디디(LDD:Lightly Dopde Drain), 옵셋(offset) 등의 구조 등이 제안되지만, 상기 구조들을 공정 및 마스크 수가 추가되며, 이에 따라 폴리 실리콘 박막 트랜지스터 제조 시 제조 비용 상승되는 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 코플라 나 타입 박막 트랜지스터 구조가 가지는 드레인 고전계에 의한 오프 상태의 높은 누설 전류를 감소시킬 수 있는 박막 트랜지스터 제조 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 박막 트랜지스터 제조 방법은, 절연 기판 상에 소오스/드레인 전극 및 상기 소오스/드레인 전극 상에 오믹콘택층을 형성하는 단계와, 오믹콘택층을 포함한 소오스/드레인 전극 사이의 공간에 잔류되는 레진막 패턴을 형성하는 단계와, 레진막 패턴에 어닐 공정을 실시하여 레진막 패턴을 볼록한 곡선 형태로 형성하는 단계와, 곡선 형태의 레진막 패턴을 포함한 기판 전면에 다결정 실리콘막을 형성하고 결정화하는 단계와, 결정화된 실리콘막 상에 게이트 절연막을 형성하는 단계와, 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함한 것을 특징으로 한다.
상기 어닐 공정은 적외선, 레이저 및 전자파 중 어느 하나를 이용하는 것이 바람직하다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명에 따른 스태거드 타입 박막 트랜지스터의 제조 방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 스태거드 타입 박막 트랜지스터의 제조 방법은, 도 2a에 도시된 바와 같이, 유리 등의 절연 기판(200) 상에 제 1금속막(미도시) 및 불순물이 도핑된 비정질 실리콘막(n+/p+ a-Si)(미도시)을 차례로 형성한 후, 포토리쏘그라피 공정에 의해 상기 막들을 식각하여 소오스/드레인 전극(204)(202) 및 소오스/드레인 전극(204)(202) 상부에 오믹콘택층(206)을 각각 형성한다.
이어, 도 2b에 도시된 바와 같이, 상기 소오스/드레인 전극(204)(202) 상부에 오믹콘택층(206)을 각각 형성한 기판 전면에 레진막(미도시)을 도포하고 나서, 상기 소오스/드레인 전극 사이의 공간을 잔류되도록 상기 레진막을 제거하여 레진막 패턴(210)을 형성한다.
그런 다음, 상기 레진막 패턴(210)에 어닐 공정을 실시하면, 레진막 패턴은 유동성을 가지고 퍼져 원만한 곡선형태를 가진다.(도면부호 211참조) 이때, 상기 어닐 공정은 적외선, 레이저 및 전자파 중 어느 하나를 이용한다.
그런 다음, 도 2c에 도시된 바와 같이, 상기 곡선 형태의 레진막 패턴(211)을 포함한 기판 전면에 다결정 실리콘막(212)을 형성하고 나서, 상기 다결정 실리콘막(212)을 엑시머 레이저 어닐링(excimer laser annealing), SPC(Solid Phase Crystallization) 또는 MIC(Metal Induced Crystallization) 등에 의해 결정화시킨다.
이 후, 도 2d에 도시된 바와 같이, 상기 결정화된 실리콘막(212) 상에 게이트 절연막(214)을 형성한다.
그런 다음, 상기 게이트 절연막(214) 상에 제 2금속막(미도시)을 형성한 후, 포토리쏘그라피 공정에 의해 상기 제 2금속막을 식각하여 게이트 전극(216)을 형성한다. 도면에서, Dh는 수평옵셋영역을, Dv는 수직 옵셋영역을 도시한 것이다.
본 발명은, 수직 옵셋영역(Dv) 및 수평 옵셋영역(Dh)을 조정함으로써, 오프 상태의 누설 전류 및 이온 전류를 조절할 수 있고, 옵셋 영역을 통한 드레인 전계의 감소로부터 전계에 의한 전자-정공 주입 전류를 감소시킬 수 있다.
본 발명의 채널은 볼록한 곡선형태로서, 레이저, 열 또는 금속 유도 등의 결정화 공정에서 결정립 경계를 크게 할 수 있다.
본 발명에 따른 곡선형의 전도 채널을 가지는 스테거드형 박막 트랜지스터는 오프 시 곡선 및 자동 옵셋에 의해 드레인 전극의 전계를 낮출 수 있고 저누설 전류를 실현할 수 있다.
특히, 본 발명은 소오스/드레인 전극 사이의 채널이 볼록한 곡선형을 가짐으로써, 레이저 결정화 및 옵셋 형성에 유리하며, 곡선에 의한 옵셋 외에 불순물이 도핑되지 않은 실리콘층이 소오스/드레인 전극 상부 및 채널 사이에 존재하여 낮은 누설 전류를 실현할 수 있다.
이상에서와 같이, 본 발명의 채널을 볼록한 곡선 형태로 형성함으로써, 레이저 결정화 및 옵셋 형성에 유리하며, 곡선에 의한 옵셋 외에 불순물이 도핑되지 않은 실리콘층이 소오스/드레인 전극 상부 및 채널 사이에 존재하여 낮은 누설 전류를 실현할 수 있다.
본 발명에 따른 곡선형의 전도 채널을 가지는 스테거드형 박막 트랜지스터는 오프 시 곡선 및 자동 옵셋에 의해 드레인 전극의 전계를 낮출 수 있고 저누설 전류를 실현할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시 할 수 있다.

Claims (3)

  1. 절연 기판 상에 소오스/드레인 전극 및 상기 소오스/드레인 전극 상에 오믹콘택층을 형성하는 단계와,
    상기 오믹콘택층을 포함한 소오스/드레인 전극 사이의 공간에 잔류되는 레진막 패턴을 형성하는 단계와,
    상기 레진막 패턴에 어닐 공정을 실시하여 상기 레진막 패턴을 볼록한 곡선 형태로 형성하는 단계와,
    상기 곡선 형태의 레진막 패턴을 포함한 기판 전면에 다결정 실리콘막을 형성하고 결정화하는 단계와,
    상기 결정화된 실리콘막 상에 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함한 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  2. 제 1항에 있어서, 상기 어닐 공정은 적외선, 레이저 및 전자파 중 어느 하나를 이용하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  3. 제 1항에 있어서, 상기 결정화 공정은 엑시머 레이저 어닐링, SPC 및 MIC 중 어느 하나를 이용하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
KR1020020045650A 2002-08-01 2002-08-01 박막 트랜지스터 제조 방법 KR100867500B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020045650A KR100867500B1 (ko) 2002-08-01 2002-08-01 박막 트랜지스터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020045650A KR100867500B1 (ko) 2002-08-01 2002-08-01 박막 트랜지스터 제조 방법

Publications (2)

Publication Number Publication Date
KR20040012207A KR20040012207A (ko) 2004-02-11
KR100867500B1 true KR100867500B1 (ko) 2008-11-06

Family

ID=37320214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020045650A KR100867500B1 (ko) 2002-08-01 2002-08-01 박막 트랜지스터 제조 방법

Country Status (1)

Country Link
KR (1) KR100867500B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101525590B1 (ko) 2008-10-08 2015-06-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000010124A (ko) * 1998-07-30 2000-02-15 구본준, 론 위라하디락사 박막트랜지스터 및 그 제조 방법
KR20040038234A (ko) * 2002-10-31 2004-05-08 엘지.필립스 엘시디 주식회사 폴리 실리콘 박막 트랜지스터 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000010124A (ko) * 1998-07-30 2000-02-15 구본준, 론 위라하디락사 박막트랜지스터 및 그 제조 방법
KR20040038234A (ko) * 2002-10-31 2004-05-08 엘지.필립스 엘시디 주식회사 폴리 실리콘 박막 트랜지스터 제조방법

Also Published As

Publication number Publication date
KR20040012207A (ko) 2004-02-11

Similar Documents

Publication Publication Date Title
US6001714A (en) Method and apparatus for manufacturing polysilicon thin film transistor
EP0702852B1 (en) Manufacture of electronic devices comprising thin-film transistors
KR100280171B1 (ko) 비단결정반도체장치(박막트랜지스터)와 이것을 이용한 액정표시장치 및 그 제조방법
KR20000032041A (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
KR100579188B1 (ko) 엘디디 구조를 갖는 박막트랜지스터
JP4657361B2 (ja) 半導体装置
KR100282233B1 (ko) 박막트랜지스터 및 그 제조방법
US5923967A (en) Method for producing a thin film semiconductor device
KR100867500B1 (ko) 박막 트랜지스터 제조 방법
US20020000614A1 (en) Coplanar gate-source-drain Poly-TFT and method for fabricating the same
US7026201B2 (en) Method for forming polycrystalline silicon thin film transistor
JP2009048199A (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
JP3141979B2 (ja) 半導体装置およびその作製方法
KR100482462B1 (ko) 액정표시장치의 폴리실리콘-박막트랜지스터의 제조방법
US7141823B2 (en) Thin film transistor semiconductor device
JPH11204800A (ja) 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置
JP2842112B2 (ja) 薄膜トランジスタの製造方法
KR100274887B1 (ko) 박막트랜지스터와 그 제조방법
KR100195265B1 (ko) 박막 트랜지스터의 제조 방법
JP4417327B2 (ja) 半導体装置の作製方法
JP3393834B2 (ja) 半導体装置の作製方法
KR100793278B1 (ko) 다결정 실리콘 박막트랜지스터의 제조 방법
JPH09326495A (ja) 薄膜トランジスタ及びその製造方法
JP3360057B2 (ja) 半導体装置
JP3293568B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160920

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 11