JPH04152626A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04152626A
JPH04152626A JP27814690A JP27814690A JPH04152626A JP H04152626 A JPH04152626 A JP H04152626A JP 27814690 A JP27814690 A JP 27814690A JP 27814690 A JP27814690 A JP 27814690A JP H04152626 A JPH04152626 A JP H04152626A
Authority
JP
Japan
Prior art keywords
gas
film
thin film
doped poly
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27814690A
Other languages
English (en)
Inventor
Masabumi Kunii
正文 国井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP27814690A priority Critical patent/JPH04152626A/ja
Publication of JPH04152626A publication Critical patent/JPH04152626A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置の製造方法に関する。
〔従来の技術] 多結晶シリコン(poly−3i)薄膜は、IC,LS
I等のSiウェハ上の集積回路、大面積の液晶デイスプ
レィやイメージセンサに応用が可能なので、近年注目を
集めている。中でもドープトpoly−3iはMO9型
トランジスタのゲート配線等の集積回路内の配線材とし
て用いられている。ドープトpoly−3iは従来から
ノンドープpoly−3iに不純物を熱拡散法で導入す
る方法や、減圧化学気相成長法(LPCVD)でS i
 H4/ P H3/ H2混合ガスの熱分°解で形成
する方法が一般的だった。
[発明が解決しようとする課M] しかしこの方法ではいずれも600℃以上の基板温度を
必要とするので、低融点のガラス基板上に成膜すること
ができなかった。そこでJapanese Journ
al of Applied Physics vol
、26. No、10 L1678 (1987)等に
示すように、ノンドープの非晶質シリコン(a−3i)
上にプラズマ化学気相成良法(PCVD)で不純物層を
堆積し、レーザー照射によりドーピングする方法が開発
されている。
しかしこの方法では大面積に均一なドープトpO1y−
3iを成膜することが難しいという問題点があった。
本発明は以上の問題点を解決するもので、その目的は融
点600℃以下の低融点ガラス基板上に、大面積にドー
プトpoly−3iを成膜する方法を提供することにあ
る。
[課題を解決するための手段] 本発明の半導体装置の製造方法は、 (1)不純物が導入された半導体薄膜をプラズマ化学気
相成長法で基板上に堆積させる方法において、微結晶ま
たは多結晶薄膜が成膜される条件で前記薄膜を堆積する
ことを特徴とする。
(2)Si)(4,5iHnF4−n(n=0.1.2
.3)、H2、PH3、B 2 H6、AsH3等のガ
スまたはこれらの混合ガスを用いて前記半導体薄膜を成
膜することを特徴とする。
(3)プロセス温度が全製造工程において600℃以下
であることを特徴とする。
[実施例] 以下、第1図をもとに本発明の半導体装置の製造方法を
説明する。実施例には薄膜トランジスタ(T PT )
を取り上げるが、適用例はTPTに限ることはなく単結
晶Si上に形成した集積回路素子(IC,LSI)等に
ももちろん同様に適用できる。
まず、コーニング社製7059ガラス基板上にドープト
poly−3iを成膜する。基板はガラスに限らず、石
英基板でも、M g O−A l 203、CaF2、
BP等の結晶性絶縁基板でも良いし、Siウェハ上に形
成した酸化膜でも良い。次にソース、ドレイン領域を形
成する。nチャネルの場合はn型、pチャネルの場合は
p型poly−8iを堆積する。ドープトpoly−3
iの成膜にはPCVD法を用いた。成膜ガスにはSiF
4/H2/PH3の混合ガスを用いた。PH3はH2ガ
ス希釈で2000ppmの温度のガスを用いた。基板温
度は350℃、ガス流量は、SiF4=20sccm、
  PH3/H2=30 s e cmである。内圧=
0゜2Torr  とした。成膜装置を第1図に示す。
第1図に示すインレット100から水素ガスを導入し、
μ波で原子状水素に分解、励起する。μ波のp Q W
 e rは300から800Wである。インレット10
1から導入したSiF<をRF放電でラジカルに分解さ
せ、ここに前述の原子状水素をノズル109から導入す
る。106は排気管で、107は真空ポンプ、108は
ガス噴出口である。
このような反応系では5i−Hの弱い結合はHFとなっ
てエツチングされ除かれるので、基板103上にはas
−depos i tedでドープトpoly−3iが
堆積する。SiF、ガスの代わりにSiHF3、SiH
2F2、SiH3Fガス等でも良い。膜厚2500Aで
シート抵抗約50Ω/口のドープトpO1y−3iが得
られた。n型のpoly−3iの場合、ドーピングガス
はPH3の他、AsH3でも良い。p型の場合はドーピ
ングガスをB2H6にすれば良い。以上のような方法で
、ドープトpoly−3iを350℃という低温で堆積
できる。ドープトpoly−3i成膜後、ハロゲンラン
プアニールなどの方法によるラビッドサーマルアニリン
グ(RTA)を施すと、ドープトpoly−3iの抵抗
を更に下げることができる。
このドープトpoly−3iをソース・ドレイン領域の
形状にパタニングする(第2図(a))。
次いでこの上にPCVD法、またはLPCVD法により
、チャネル領域の徴晶貿または多結晶Si薄膜を約10
00〜1500人成膜する。−例としてPCVD法を用
いる場合は、成膜ガスにSiH4、S iH*F n−
4(n = 0.1.2.3)、H2ガスの混合ガスを
用い、基板温度300℃、内圧0.8Torrで微結晶
、または多結晶Siを堆積させる。非晶質Siを堆積し
た場合はこの段階で600℃以下の温度でアニールする
ことにより非晶質Siを大粒径多結晶Siに転移させる
ことが好マシイ0次に常圧CVD法、ECRCVD法ま
たはスパッタ法等により、Si薄膜上にゲート絶縁膜の
5i02を基板温度150〜400℃で約100〜15
00A成膜する(第2図(b))。
ゲート絶縁膜はチャネルpoly−3i成膜後、連続し
てPCVD装置内で形成することもできる。
ゲート絶縁膜とチャネルpoly−3iを同一マスクで
パタニングする(第2図(C))。次いでゲート電極と
なるドープトpoly−3iを成膜する。成膜方法はソ
ース・ドレイン領域と同様で、成膜ガスにはSiF4/
H2/PH3の混合ガスを用いた。この場合はn型のゲ
ート電極となる。成膜ガスにS i F4/H2/B2
H6混合ガスを用いれば、p型ゲート電極を作成できる
。成膜条件はソース・ドレイン領域と同様である。膜厚
4000Aでシート抵抗約30Ω/口のドープトpol
y−3i薄腹が得られた(第2図(d))、poly−
3iをゲート電極の形にパタニングする(第2図(e)
)。
次いでこの上部にLPCVD法で眉間絶縁膜のSiO2
膜を基板温度400℃で約8000人成膜する。眉間絶
縁膜は窒化シリコン膜等でも良い。
この段階で水素プラズマ法、水素イオン注入法、或いは
窒化膜からの水素拡散法等の方法で水素イオンを活性層
中に導入すると、ゲート絶縁膜/Si界面や結晶粒界等
に存在するダングリングボンドが終端化され、欠陥準位
密度が減る効果がある。
このような水素化工程は、層間絶縁膜を積層する前に行
っても良いし、ソース・ドレイン電極の配線後でも良い
最後にソース・ドレインのコンタクトホールを空けて配
線材のAIを約800OAスパツタ法で成膜し、ソース
電極、ドレイン電極をパタニングで形成し、TPTの完
成となる(第2図(f))。
[発明の効果] 本発明の半導体装置の製造方法によれば、融点600℃
以下の低融点のガラス基板上に大面積にわたって低抵抗
のドープトpoly−3iを成膜できる。poly−3
i  TFTのソース・ドレイン部、ゲート電極等に応
用できる。このため、ドライバ内蔵型液晶パネル、走査
回路集積型密着イメージセンサ、或いは高集積度のSR
AMの負荷回路用TPT等に応用が可能である。同様に
、TPT駆動液晶シャッタアレイ、TPT駆動サーマル
ヘッド等への応用もまた可能である。
【図面の簡単な説明】 第1図は本発明の半導体装置の製造方法に用いるPCV
Dの装置図。 第2図は本発明の半導体装置の製造方法を示す工程図。 100、、、SiHゎF4./ドーパント混合ガス用イ
ンレット 101、、、H2ガス用インレット 102 、、、反応容器 103 、、、試料 104 、、、μ波発生装置 105、、、高周波(rf)電源 106、、、排気管 107 、、、真空ポンプ 108、、、ガス噴出口 109、、、ノズル 200 、、、ガラス基板 201 、、、ソース領域 202 、、、ドレイン領域 203 、、、チャネル領域 204 、、、ゲート絶縁膜 205 、、、ドープトpoly−3 206、、、ゲート電極 207 、、、層間絶縁膜 208 、、、ソース電極 209、、、ドレイン電極 以上 出願人 セイコーエプソン株式会社 代理人弁理士 鈴木喜三部(化1名) 第2図(・) 第2図(c) 第2図(d)

Claims (3)

    【特許請求の範囲】
  1. (1)不純物が導入された半導体薄膜をプラズマ化学気
    相成長法で基板上に堆積させる方法において、微結晶ま
    たは多結晶薄膜が成膜される条件で前記薄膜を堆積する
    ことを特徴とする半導体装置の製造方法。
  2. (2)SiH_4、SiH_nF_4_−_n(n=0
    、1、2、3)、H_2、PH_3、B_2H_6、A
    sH_3等のガスまたはこれらの混合ガスを用いて前記
    半導体薄膜を成膜することを特徴とする請求項1記載の
    半導体装置の製造方法。
  3. (3)プロセス温度が全製造工程において600℃以下
    であることを特徴とする請求項2記載の半導体装置の製
    造方法。
JP27814690A 1990-10-17 1990-10-17 半導体装置の製造方法 Pending JPH04152626A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27814690A JPH04152626A (ja) 1990-10-17 1990-10-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27814690A JPH04152626A (ja) 1990-10-17 1990-10-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04152626A true JPH04152626A (ja) 1992-05-26

Family

ID=17593232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27814690A Pending JPH04152626A (ja) 1990-10-17 1990-10-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04152626A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034963A1 (ja) * 2007-09-14 2009-03-19 Tokyo Electron Limited 半導体製造方法、半導体製造装置および表示装置
JP2013047388A (ja) * 2012-09-18 2013-03-07 Tokyo Electron Ltd 微結晶シリコン膜形成方法、微結晶シリコン膜成膜装置および表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034963A1 (ja) * 2007-09-14 2009-03-19 Tokyo Electron Limited 半導体製造方法、半導体製造装置および表示装置
JP2009071163A (ja) * 2007-09-14 2009-04-02 Tokyo Electron Ltd 半導体製造方法、半導体製造装置および表示装置
JP2013047388A (ja) * 2012-09-18 2013-03-07 Tokyo Electron Ltd 微結晶シリコン膜形成方法、微結晶シリコン膜成膜装置および表示装置

Similar Documents

Publication Publication Date Title
US6335542B2 (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
WO2004079826A1 (ja) 薄膜トランジスタの製造方法、及び表示装置と電子機器
KR20100100187A (ko) 다결정 실리콘층의 제조방법
JPH0555570A (ja) 薄膜半導体装置及びその製造方法
US7446023B2 (en) High-density plasma hydrogenation
JP3596188B2 (ja) 薄膜トランジスタの製造方法
US7851807B2 (en) Layer-stacked wiring and semiconductor device using the same
JP3204735B2 (ja) 水素化アモルファスシリコン薄膜トランジスタの製造方法
JPH04152626A (ja) 半導体装置の製造方法
KR101031759B1 (ko) 미세 실리콘 결정화 방법과 이를 포함하는 박막트랜지스터 제조방법
JP3134336B2 (ja) 半導体装置の製造方法
JP3203652B2 (ja) 半導体薄膜の製造方法
JP2864658B2 (ja) 薄膜トランジスタの製造方法
JPH04152628A (ja) 半導体装置の製造方法
JP2002190606A (ja) トップゲート型薄膜トランジスタの製造方法
JP4547857B2 (ja) トランジスタの製造方法
JPH04318973A (ja) 薄膜トランジスタ及びその製造方法
JPH07183506A (ja) 半導体装置
JP4337554B2 (ja) 半導体装置の製造方法
JPH0661489A (ja) 薄膜トランジスタの製造方法
JP3036037B2 (ja) 半導体装置の製造方法
JP3319450B2 (ja) 半導体薄膜の作成方法
JP2877129B2 (ja) 薄膜トランジスタおよびその製造方法
Pangal et al. Integrated amorphous and polycrystalline silicon thin-film transistors in a single silicon layer
JP2004241784A (ja) 薄膜トランジスタの製造方法