KR101031759B1 - 미세 실리콘 결정화 방법과 이를 포함하는 박막트랜지스터 제조방법 - Google Patents
미세 실리콘 결정화 방법과 이를 포함하는 박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR101031759B1 KR101031759B1 KR1020030074376A KR20030074376A KR101031759B1 KR 101031759 B1 KR101031759 B1 KR 101031759B1 KR 1020030074376 A KR1020030074376 A KR 1020030074376A KR 20030074376 A KR20030074376 A KR 20030074376A KR 101031759 B1 KR101031759 B1 KR 101031759B1
- Authority
- KR
- South Korea
- Prior art keywords
- fine silicon
- seed layer
- forming
- fine
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000013078 crystal Substances 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000002425 crystallisation Methods 0.000 claims abstract description 27
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 15
- 239000001257 hydrogen Substances 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 91
- 229910052710 silicon Inorganic materials 0.000 claims description 89
- 239000010703 silicon Substances 0.000 claims description 89
- 238000000151 deposition Methods 0.000 claims description 22
- 239000007789 gas Substances 0.000 claims description 13
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 claims description 7
- 239000008096 xylene Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 238000007865 diluting Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000008025 crystallization Effects 0.000 abstract description 20
- 239000010409 thin film Substances 0.000 abstract description 16
- 238000009832 plasma treatment Methods 0.000 abstract description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 13
- 239000013081 microcrystal Substances 0.000 abstract description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 abstract 2
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000006356 dehydrogenation reaction Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000010790 dilution Methods 0.000 description 3
- 239000012895 dilution Substances 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- -1 acryl Chemical group 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 241000219289 Silene Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052918 calcium silicate Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 미세 결정질 실리콘 형성 방법 및 이를 포함한 미세결정 다결정 박막트랜지스터를 제조하는 방법에 관한 것이다.
본 발명을 간략히 요약하면, 미세 결정질 실리콘(micro crystal silicon)을 형성하기 위해, 기판 상에 씨드층(seed layer)을 형성 한 후, 씨드층 표면에 수소 플라즈마 처리 공정을 진행한다.
이와 같이 하면, 씨드층을 구성하는 비정질 실리콘 또는 결합이 약한 결정질 실리콘을 제거할 수 있게 되고, 이와 같이 씨드층을 구성하는 미세 결정의 밀도를 낮추게 되면 후속의 결정화 공정에서 미세 결정립을 조대(粗大)화 할 수 있다.
따라서, 박막트랜지스터의 특성을 개선할 수 있는 장점이 있다.
Description
도 1a 내지 도 1b는 종래의 비정질 실리콘을 결정화하는 공정을 순서대로 도시한 도면이고,
도 2a 내지 도 2c는 본 발명에 따른 미세 실리콘 결정화 공정을 공정 순서에 따라 도시한 공정 단면도이고,
도 3a 내지 도 3e는 본 발명에 따른 미세결정 박막트랜지스터의 제조공정을 공정 순서에 따라 도시한 공정 단면도이고,
도 4는 본 발명에 따른 미세결정 박막트랜지스터를 구성한 액정표시장치용 어레이기판의 한 화소를 도시한 확대 평면도이고,
도 5는 도 4의 Ⅳ-Ⅳ를 따라 절단한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 102 : 씨드층
SC : 미세 실리콘 결정
본 발명은 미세 실리콘 결정화 방법과 이를 포함하는 미세결정 박막트랜지스터의 제조방법에 관한 것이다.
일반적으로, 다결정 실리콘박막을 형성하기 위해서는 순수 비정질 실리콘(intrinsic amorphous silicon)을 소정의 방법 즉, 플라즈마 기상증착법(Plasma chemical vapor deposition)이나 LPCVD(Low pressure CVD) 방법으로 절연 기판에 500Å의 두께로 비정질 실리콘 막을 증착한 후, 이를 다시 결정화하는 방법을 사용했다. 결정화 방법은 다음과 같이 크게 세가지로 분류될 수 있다.
첫째, 레이저 열처리(laser annealing) 방법은 비정질 실리콘 박막이 증착된 기판에 레이저를 가해서 다결정 실리콘을 성장하는 방법이다.
둘째, 고상 결정화(solid phase crystallization : 이하 SPC라 칭한다) 방법은 비정질 실리콘을 고온에서 장시간 열처리하여 다결정 실리콘을 형성하는 방법이다.
셋째, 금속유도 결정화(metal induced crystallization : MIC) 방법은 비정질 실리콘 상에 금속을 증착하여 다결정 실리콘을 형성하는 방법으로, 대면적의 유리기판을 사용할 수 있다.
그런데, 전술한 공정들은 기판 상에 비정질 실리콘을 증착 한 후 탈수소화 공정과 별도의 결정화 공정을 진행해야 한다.
이러한 방법들은 별도의 값비싼 장비들을 이용하기 때문에 비용면에서 제품의 경쟁력을 낮추는 원인이 된다.
이러한 문제를 해결하기 위해, 종래에는 비정질 실리콘을 증착하는 장비 내에서, 실리콘을 증착하는 과정에서 결정화를 진행하는 미세 실리콘 결정화 방법이 제안되었다.
일반적으로, 비정질 실리콘(a-Si:H)은 사일렌(SiH4)기체를 RF-파워에 의해 분해한 후, 플라즈마 화학 기상증착법 또는 화학 기상 증착법을 이용하여 증착한다.
이러한 공정을 이용하여, 상기 사일렌(SiH4) 기체를 분해한 후 증착하는 공정에서, 증착과 동시에 결정화가 이루어지도록 한다.
이에 대해, 이하 도 1a 내지 도 1b를 참조하여, 종래에 따른 미세 실리콘 형성방법을 설명한다.
도 1a에 도시한 바와 같이, CVD 챔버(10)의 내부에 기판(12)을 넣고 챔버(10)내부를 진공상태로 만든다.(보이는 챔버는 플라즈마 CVD 챔버.)
이때, 상기 기판은 에노드 전극(anode)(30)위에 고정되고, 기판(12)에 대향하는 챔버(10)의 상단에는 캐소드 전극(cathode)(32)이 위치하게 된다.
다음으로, 상기 기판(12)의 상부에 미세 실리콘 결정을 형성하기 위해, 챔버(10)의 내부에 사일렌 가스(SiH4)와, 희석된 수소 가스(H2)를 넣는다.
이때, 상기 수소 가스(H2)는 사일렌 가스(SiNH4)에 비해 약 30배 정도 더 많이 넣는다.
상기 챔버(10) 내부로 들어간 사일렌 가스(SiH4)와 수소 가스(H2)는 RF 파워에 의해 분해한 후 증착되는데, 증착되는 동안 실리콘은 비정질 상태가 아닌 격자구조가 일정한 미세한 결정질 상태가 된다.
상기 미세 실리콘 결정은 기판(12)의 결정성에 많은 차이를 보이며 유리 기판과 같은 비정질 성분은 결정성이 많이 떨어진다.
이를 극복하기 위해, 상기 기판(12)의 표면에 먼저 씨드 레이어(seed layer)를 형성하고 연속하여, 씨드 레이어(seed layer)를 시작으로 결정층을 형성하는 공정을 진행한다.
이때, 상기 기판(12)의 표면에 증착되는 실리콘이 증착되는 동시에 결정성을 띄게 되는 것은 상기 수소의 역할이 크게 작용한다.
(물론, 미세 결정질을 형성하기 위해 수소 가스 이외에도 SiH2Cl2,SiCl4,SiH2F2, SiF4/H
2등의 여러 가지 가스를 이용한 방법도 있지만, 일반적으로 사용되는 수소 가스 첨가 방법을 통한 결정화 방법을 예를 들어 설명한다.)
즉, 수소가 증착되는 실리콘층에 연속적으로 충돌하면서 실리콘과 수소의 결합을 끊는 동시에 결합이 약한 실리콘과 실리콘의 결합을 끊게 된다.
따라서, 강하게 결합된 실리콘층 만이 연속하여 싸이게 되어 미세 실리콘 결정화가 이루어진다.
이러한 결정화 과정을 통해, 도 1b에 도시한 바와 같이, 상기 기판(12)상에 형성된 씨드층(40)을 시작으로 결정층(42)이 성장하게 되며 원하는 미세 실리콘 결정층을 얻을 수 있다.
이때, 상기 챔버내의 수소 희석비는 후속의 결정화 공정에 비해 상기 씨드층을 형성하는 공정에서 더 크다.
전술한 미세 실리콘 결정화 공정은, 일반적인 결정화 공정에 비해 탈수소화 공정이 필요 없으며 별도의 결정화 장비가 필요치 않아 공정 및 비용면에서 상당한 장점이 있다.
그런데, 이러한 공정으로 결정화된 실리콘은 일반적인 다결정 실리콘 형성공정에 의한 결정(grain)의 결정립(grain boundary)에 비해 수 ㎛의 크기로 매우 작다.
물론, 성장한 결정은 상기 씨드층을 이루는 결정에 비하면 상당히 큰 편이나, 액티브 채널로 사용하기에는 여전히 결정립이 작은 문제가 있다.
본 발명은 전술한 문제를 해결하기 위한 목적으로 제안된 것으로, 상기 씨드층을 형성한 후 수소 플라즈마(plasama) 처리를 진행하여, 씨드층을 구성하는 미세 결정립을 선택적으로 식각하여 미세결정의 밀도를 낮추는 공정을 진행한다.
이와 같이 하면, 상기 씨드층을 시작으로 결정화된 미세결정의 결정립은 종래와 비교하여 매우 조대(粗大)해지는 결과를 얻을 수 있다.
따라서, 동작 특성이 개선된 미세결정 박막트랜지스터를 제작할 수 있는 장점이 있다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 미세 실리콘 결정화방법은 진공챔버 내에 구성된 기판 상에 실리콘(Si)이 증착되고, 증착과 동시에 미세한 실리콘 결정으로 구성된 씨드층(seed layer)을 형성하는 단계와; 상기 씨드층의 표면을 플라즈마(plasma) 처리하여, 씨드층을 이루는 결정을 선택식각하여 미세 실리콘 결정의 밀도를 낮추는 단계와; 상기 미세 실리콘 결정의 밀도를 낮춘 씨드층을 시작으로 하여 실리콘을 증착하여, 결정립이 조대한 실리콘 결정층을 형성하는 단계를 포함한다.
상기 플라즈마는 수소 플라즈마인 것을 특징으로 하며, 상기 플라즈마 처리 공정은 상기 챔버 내의 압력이 1000mTorr ~ 1500mTorr이고, 파워는 1000W~2000W로 진행되는 것을 특징으로 한다.
또한, 상기 실리콘(Si) 증착 공정은 사일렌 가스(SiH4)와 수소 가스(H2)를 1: 10 ~ 1:400의 범위로 희석하고 이를 분해하여 진행되는 것을 특징으로 한다.
본 발명에 따른 미세결정 박막트랜지스터 제조방법은 기판 상에 이격 되어 구성된 소스 전극과 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극이 구성된 기판을 진공 챔버내에 구성하는 단계와; 진공 챔버 내에 구성된 기판 상에 실리콘(Si)이 증착되고, 증착과 동시에 미세한 실리콘 결정으로 구성된 씨드층(seed layer)을 형성하는 단계와; 상기 씨드층의 표면을 플라즈마(plasma) 처리하여, 씨드층을 이루는 결정을 선택식각하여 미세 실리콘 결정의 밀도를 낮추는 단계와; 상기 미세 실리콘 결정의 밀도를 낮춘 씨드층을 시작으로 하여 실리콘을 증착하여, 결정립이 조대한 미세 실리콘 결정층을 형성하는 단계와; 상기 미세 실리콘 결정층을 패턴하여, 상기 소스 및 드레인 전극에 걸쳐 구성된 미세 실리콘 결정 액티브 패턴을 형성하는 단계와; 상기 소스 및 드레인 전극이 이격된 영역에 대응하는 미세 실리콘 결정 액티브 패턴의 상부에 게이트 절연막을 사이에 두고 게이트 전극을 형성하는 단계를 포함한다.
상기 소스 및 드레인 전극과 미세 실리콘 결정 액티브 패턴 사이에 n+ 또는 p+ 불순물이 도핑된 반도체층인 오믹 콘택층을 형성하는 단계를 포함한다.
본 발명에 따른 액정표시장치용 어레이기판의 제조방법은 기판 상에 이격 되어 구성된 소스 전극과 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극이 구성된 기판을 진공 챔버내에 구성하는 단계와; 진공 챔버 내에 구성된 기판 상에 실리콘(Si)이 증착되고, 증착과 동시에 미세한 실리콘 결정으로 구성된 씨드층(seed layer)을 형성하는 단계와; 상기 씨드층의 표면을 플라즈마(plasma) 처리하여, 씨드층을 이루는 결정을 선택식각하여 미세 결정의 밀도를 낮추는 단계와; 상기 결정의 밀도를 낮춘 씨드층을 시작으로 하여 실리콘을 증착하여, 결정립이 조대한 미세 실리콘 결정층을 형성하는 단계와; 상기 결정층을 패턴하여, 상기 소스 및 드레인 전극에 걸쳐 구성된 미세 실리콘 결정 액티브 패턴을 형성하는 단계와; 상기 소스 및 드레인 전극이 이격된 영역에 대응하는 미세 실리콘 결정 액티브 패턴의 상부에 게이트 절연막을 사이에 두고 게이트 전극을 형성하는 단계와; 상기 드레인 전극과 접촉하는 투명한 화소 전극을 형성하는 단계를 포함한다.
-- 실시예 --
-- 실시예 --
삭제
도 2a 내지 도 2c를 참조하여, 본 발명에 따른 미세 실리콘 결정화 공정을 설명한다.
도 2a 내지 도 2c는 본 발명에 따른 미세 실리콘 결정화 공정을 공정 순서에 따라 도시한 공정 단면도이다.
도 2a에 도시한 바와 같이, CVD 챔버 내에서 사일렌 가스(SiH4)와 수소 가스(H2)를 분해하고 증착하여, 기판(100)상에 미세 실리콘 결정(SC)으로 이루어진 씨드층(seed layer, 102)을 형성한다.
다음으로, 상기 기판(100)의 표면을 수소 플라즈마(plasma)처리하는 공정을 진행한다.
이때, 수소 플라즈마 처리 공정은 챔버내의 압력이 1000mTorr ~ 1500mTorr이고, 파워는 1000W~2000W의 조건으로 진행된다.
이와 같은 플라즈마 처리 공정으로, 에너지적으로 불안정한 비정질 실리콘과 성질이 비슷한 미세 결정질이 에너지적으로 안정한 결정과 유사한 미세결정질 보다 우선적으로 제거된다.
따라서, 씨드층 내에 핵으로 작용하는 미세 실리콘 결정질 밀도를 줄여 핵으로서 작용을 휠씬 효과적으로 할 수 있게 한다.
도 2b에 도시한 바와 같이, 상기 플라즈마 처리 공정으로 인해 씨드층(102)을 이루는 미세 실리콘 결정(SC)의 밀도는 매우 낮아진 상태이다.
도 2c에 도시한 바와 같이, 상기 플라즈마 처리 공정 후 연속하여 앞서 설명한 바와 같이 실리콘을 증착하는 공정을 진행하여, 상기 씨드층(102)에 연속된 증착 공정으로 결정화 공정을 진행하여 결정층(104)을 형성한다.
이때, 씨드층(102)을 이루는 결정의 밀도가 낮기 때문에 그 만큼 결정이 성장 할 수 있는 공간이 확보되기 때문에 결정은 매우 조대하게 성장할 수 있게 된다.
전술한 바와 같은 공정을 통해 본 발명에 따른 미세 실리콘 결정층을 형성할 수 있다.
이하, 도 3a 내지 도 3e를 참조하여, 본 발명에 따른 미세 실리콘 결정층을 포함하는 박막트랜지스터의 제조공정을 설명한다.
먼저, 도 3a에 도시한 바와 같이, 기판(200)상에 알루미늄(Al), 알루미늄 합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 서로 이격된 소스 전극(202)과 드레인 전극(204)을 형성한다.
다음으로, 상기 소스 전극(202)과 드레인 전극(204)의 상부에 n+ 또는 p+ 이온을 포함하는 불순물 실리콘층(206)을 형성한다.
이때, 상기 불순물 실리콘층(206)은 오믹 콘택층(ohmic contact layer)의 기 능을 하며, 이는 앞서 도 2a의 공정에서, CVD챔버 내에 포스핀(PH3) 또는 다이보레인(B2H6)가스를 넣어 실리콘층을 형성하면 된다.
연속하여, 상기 오믹 콘택층(206)이 형성된 기판(200)의 상부에 사일렌 가스(SiH4)와 수소 가스(H2)를 분해하고 증착하여, 기판(200)상에 미세 실리콘 결정층을 형성하여 결정층이 시작이 되는 씨드층(208)을 형성한다. 이때, 사일렌 가스(SiH4)와 수소 가스(H2)의 비율은 1:10 ~ 1:400으로 하는 것이 바람직하다.
다음으로, 도 3b에 도시한 바와 같이, 상기 기판(100)의 표면을 플라즈마 처리하는 공정을 진행한다.
이때, 수소 플라즈마 처리 공정은 챔버내의 압력이 1000mTorr ~ 1500mTorr이고, 파워는 1000W~2000W의 조건으로 진행된다.
이와 같은 플라즈마 처리 공정으로, 에너지적으로 불안정한 비정질 실리콘과 성질이 비슷한 미세 결정질이, 에너지적으로 안정한 결정과 유사한 미세결정질 보다 우선적으로 제거된다.
따라서, 씨드층 내에 핵으로 작용하는 미세 결정질 밀도를 줄여 핵으로서 작용을 휠씬 효과적으로 할 수 있게 한다.
상기 플라즈마 처리 공정으로 인해 씨드층(208)을 이루는 미세 실리콘 결정의 밀도는 매우 낮아진 상태이다.
도 3c에 도시한 바와 같이, 상기 플라즈마 처리 공정 후 연속하여 앞서 설명 한 바와 같이 사일렌 가스(SiH4)와 수소 가스(H2)를 분해하여 증착하는 공정을 진행하여, 상기 씨드층(208)에 연속된 증착 공정으로 결정화 공정을 진행하여, 씨드층을 포함한 결정층(210)을 형성한다.
이때, 씨드층(210)을 이루는 결정의 밀도가 낮기 때문에 그 만큼 결정이 성장 할 수 있는 공간이 확보되어 결정이 매우 조대(粗大)하게 성장한 미세 실리콘 결정층(210)을 형성할 수 있다.
또한, 상기 씨드층을 형성하는 공정에서 수소 희석비는 상기 후속 결정화 공정시의 수소 희석비 보다 크다.
도 3d에 도시한 바와 같이, 상기 미세 실리콘 결정층을 패턴하여, 상기 소스 및 드레인 전극(202,204)에 걸쳐 형성되는 미세 실리콘 결정 액티브 패턴(212)을 형성한다.
따라서, 상기 미세 실리콘 결정 액티브 패턴(212)의 일측과 이에 대응되는 타측은 상기 소스 및 드레인 전극(202,204)의 상부에 구성된 오믹 콘택층(206)과 각각 접촉하게 된다.
다음으로, 상기 액티브 패턴(212)이 형성된 기판(200)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 적층하여 게이트 절연막(214)을 형성한다.
다음으로, 도 3e에 도시한 바와 같이, 상기 게이트 절연막(214)의 상부에 알루미늄(Al), 알루미늄 합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti)을 증착하고 패턴하여, 상기 소스 및 드레인 전극(202,204)이 이격된 영 역에 대응하는 게이트 절연막(214)의 상부에 게이트 전극(216)을 형성한다.
전술한 바와 같은 공정을 통해, 본 발명에 따른 미세결정 박막트랜지스터를 제작할 수 있다.
전술한 미세결정 박막트랜지스터는 액정표시장치용 어레이기판에 적용될 수 있으며, 이러한 어레이기판의 구성은 이하, 도 4를 참조하여 설명한다.
도시한 바와 같이, 기판(200)상에 일 방향으로 연장된 게이트 배선(GL)과, 이와는 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(DL)을 형성한다.
다음으로, 상기 게이트 배선(GL)과 데이터 배선(DL)의 교차지점에는 게이트 전극(216)과 액티브 패턴(미세 실리콘 결정층, 212)과 소스 전극(202)과 드레인 전극(204)을 포함하는 미세결정 박막트랜지스터(T)를 구성한다.
이때, 상기 박막트랜지스터(T)는 앞서 공정에서 설명한 바와 같이, 처음 소스 전극(202)과 드레인 전극(204)을 구성하고 이와 동시에 소스 전극(202)과 접촉하는 데이터 배선(DL)을 구성한다.
다음으로, 상기 소스 전극(202)과 드레인 전극(204)의 상부에 이 두 전극에 걸쳐 위치하도록 미세 실리콘 결정 액티브 패턴(미세 실리콘 결정층, 212)을 구성한다.
상기 액티브 패턴(212)의 상부에는 절연막(미도시)을 사이에 두고 게이트 전극(216)을 구성한다.
이때, 상기 게이트 전극(216)을 구성함과 동시에 이와 연결되고, 상기 데이터 배선(DL)과 수직하게 교차하는 게이트 배선(GL)을 구성한다.
화소 영역(P)에는 상기 드레인 전극(204)과 접촉하는 투명한 화소 전극(220) 을 구성한다.
전술한 바와 같이 구성된 어레이기판의 단면구성을 이하, 도 5를 참조하여 설명하는 동시에 박막트랜지스터 형성공정을 포함하는 어레이기판의 형성공정을 설명한다.
도 5는 도 4의 Ⅳ-Ⅳ를 따라 절단한 단면도이다.
도시한 바와 같이 먼저, 소스 및 드레인 전극(202,204)과 데이터 배선(DL)을 형성하고, 소스 및 드레인 전극(202,204)의 상부에 오믹 콘택층(206)을 형성한다.
다음으로, 상기 소스 및 드레인 전극(202,204)에 걸쳐 위치하도록 본 발명의 공정에 따라 액티브패턴(미세 실리콘 결정층)(212)을 형성한다.
상기 미세 실리콘 결정 액티브 패턴(212)이 형성된 게이트 절연막(214)을 형성하고, 상기 소스 및 드레인 전극(202,204)의 이격된 영역에 대응하는 게이트 절연막(214)의 상부에 게이트 전극(216)을 형성한다.
다음으로, 상기 게이트 전극(216)이 형성된 기판(200)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(218)을 형성한다.
다음으로, 상기 보호막(218)과 그 하부의 게이트 절연막(214)을 식각하여 하부의 드레인 전극(204)을 노출하는 공정을 진행한다.
다음으로, 노출된 드레인 전극(204)과 접촉하는 투명한 화소 전극(220)을 형 성한다.
상기 투명한 화소 전극(220)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하여 형성한다.
전술한 바와 같은 공정을 통해 본 발명에 따른 미세결정 박막트랜지스터를 포함하는 액정표시장치용 어레이기판을 제작할 수 있다.
본 발명에 따른 미세 실리콘 결정화 방법은 결정립의 크기를 매우 조대하게 분포할 수 있도록 하여, 소자의 동작특성을 개선할 수 있는 효과가 있다.
또한, 별도의 탈수소화 처리 및 별도의 결정화 장비를 이용한 결정화 공정 등을 진행하지 않아도 되므로 공정을 단순화하여 수율을 개선하는 효과가 있다.
Claims (12)
- 진공챔버 내에 구성된 기판 상에 실리콘(Si)이 증착되고, 증착과 동시에 미세한 실리콘 결정으로 구성된 씨드층(seed layer)을 형성하는 단계와;상기 진공챔버 내의 압력이 1000mTorr ~ 1500mTorr이 되도록하고, 파워는 1000W~2000W를 인가하여 수소 플라즈마(plasma)를 발생시켜 상기 씨드층의 표면을 상기 수소 플라즈마(plasma)에 노출시킴으로써 상기 씨드층을 이루는 결정을 선택식각하여 미세 실리콘 결정의 밀도를 낮추는 단계와;상기 미세 실리콘 결정의 밀도를 낮춘 씨드층을 시작으로 하여 사일렌 가스(SiH4)와 수소 가스(H2)를 1: 10 ~ 1:400의 범위로 희석하고 이를 분해하여 증착함으로써 결정립이 조대한 미세 실리콘 결정층을 형성하는 단계를 포함하는 미세 실리콘 결정화 방법.
- 삭제
- 삭제
- 삭제
- 기판 상에 이격 되어 구성된 소스 전극과 드레인 전극을 형성하는 단계와;상기 소스 및 드레인 전극이 구성된 기판을 진공 챔버내에 구성하는 단계와;진공 챔버 내에 구성된 기판 상에 실리콘(Si)이 증착되고, 증착과 동시에 미세한 실리콘 결정으로 구성된 씨드층(seed layer)을 형성하는 단계와;상기 진공챔버 내의 압력이 1000mTorr ~ 1500mTorr이 되도록하고, 파워는 1000W~2000W를 인가하여 수소 플라즈마(plasma)를 발생시켜 상기 씨드층의 표면을 상기 수소 플라즈마(plasma)에 노출시킴으로써 상기 씨드층을 이루는 결정을 선택식각하여 미세 실리콘 결정의 밀도를 낮추는 단계와;상기 미세 실리콘 결정의 밀도를 낮춘 씨드층을 시작으로 하여 사일렌 가스(SiH4)와 수소 가스(H2)를 1: 10 ~ 1:400의 범위로 희석하고 이를 분해하여 증착함으로써 결정립이 조대한 미세 실리콘 결정층을 형성하는 단계;상기 미세 실리콘 결정층을 패턴하여, 상기 소스 및 드레인 전극에 걸쳐 구성된 미세 실리콘 결정 액티브 패턴을 형성하는 단계와;상기 소스 및 드레인 전극이 이격된 영역에 대응하는 미세 실리콘 결정 액티브 패턴의 상부에 게이트 절연막을 사이에 두고 게이트 전극을 형성하는 단계를 포함하는 미세결정 박막트랜지스터 제조방법.
- 제 5 항에 있어서,상기 소스 및 드레인 전극과 미세 실리콘 결정 액티브 패턴 사이에 n+ 또는 p+ 불순물이 도핑된 반도체층인 오믹 콘택층을 형성하는 단계를 포함하는 미세결정 박막트랜지스터 제조방법.
- 삭제
- 삭제
- 삭제
- 기판 상에 이격 되어 구성된 소스 전극과 드레인 전극을 형성하는 단계와;상기 소스 및 드레인 전극이 구성된 기판을 진공 챔버내에 구성하는 단계와;상기 진공 챔버 내에 구성된 기판 상에 실리콘(Si)이 증착되고, 증착과 동시에 미세한 실리콘 결정으로 구성된 씨드층(seed layer)을 형성하는 단계와;상기 진공챔버 내의 압력이 1000mTorr ~ 1500mTorr이 되도록하고, 파워는 1000W~2000W를 인가하여 수소 플라즈마(plasma)를 발생시켜 상기 씨드층의 표면을 상기 수소 플라즈마(plasma)에 노출시킴으로써 상기 씨드층을 이루는 결정을 선택식각하여 미세 실리콘 결정의 밀도를 낮추는 단계와;상기 미세 실리콘 결정의 밀도를 낮춘 씨드층을 시작으로 하여 사일렌 가스(SiH4)와 수소 가스(H2)를 1: 10 ~ 1:400의 범위로 희석하고 이를 분해하여 증착함으로써 결정립이 조대한 미세 실리콘 결정층을 형성하는 단계와;상기 미세 실리콘 결정층을 패턴하여, 상기 소스 및 드레인 전극에 걸쳐 구성된 미세 실리콘 결정 액티브 패턴을 형성하는 단계와;상기 소스 및 드레인 전극이 이격된 영역에 대응하는 미세 실리콘 결정 액티브 패턴의 상부에 게이트 절연막을 사이에 두고 게이트 전극을 형성하는 단계와;상기 드레인 전극과 접촉하는 투명한 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
- 제 10 항에 있어서,상기 소스 전극과 접촉하는 데이터 배선을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
- 제 10 항에 있어서,상기 게이트 전극과 접촉하는 게이트 배선을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030074376A KR101031759B1 (ko) | 2003-10-23 | 2003-10-23 | 미세 실리콘 결정화 방법과 이를 포함하는 박막트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030074376A KR101031759B1 (ko) | 2003-10-23 | 2003-10-23 | 미세 실리콘 결정화 방법과 이를 포함하는 박막트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050039023A KR20050039023A (ko) | 2005-04-29 |
| KR101031759B1 true KR101031759B1 (ko) | 2011-04-29 |
Family
ID=37241315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030074376A KR101031759B1 (ko) | 2003-10-23 | 2003-10-23 | 미세 실리콘 결정화 방법과 이를 포함하는 박막트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101031759B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101296906B1 (ko) * | 2008-06-26 | 2013-08-14 | 엘지디스플레이 주식회사 | 표시장치의 제조방법 |
| KR101496149B1 (ko) | 2008-12-08 | 2015-02-26 | 삼성전자주식회사 | 결정질 실리콘 제조 방법 |
| KR101050467B1 (ko) | 2010-04-14 | 2011-07-20 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치 |
| RU2474005C1 (ru) * | 2011-05-27 | 2013-01-27 | Государственное образовательное учреждение высшего профессионального образования "Российский государственный педагогический университет им. А.И. Герцена" | Способ создания мелкоблочных пленок с совершенной структурой блоков |
| KR101229065B1 (ko) * | 2011-07-01 | 2013-02-04 | 포항공과대학교 산학협력단 | 표면증강라만산란 분광용 기판 제조방법 및 그 방법에 의해 제조된 기판 |
-
2003
- 2003-10-23 KR KR1020030074376A patent/KR101031759B1/ko active IP Right Grant
Non-Patent Citations (2)
| Title |
|---|
| Japanese Journal of Applied Physics, 38권, 1999년 3월, M. Syed et al., 1303-1309.* |
| Solar Engergy Materials and Solar Cells, 66권, 2001년 2월, A. Suemasu et al., 313-320.* |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050039023A (ko) | 2005-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6727122B2 (en) | Method of fabricating polysilicon thin film transistor | |
| KR100423162B1 (ko) | 도전막 부착기판의 제조방법 | |
| KR20020058271A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100473997B1 (ko) | 박막 트랜지스터 제조방법 | |
| US6426246B1 (en) | Method for forming thin film transistor with lateral crystallization | |
| CN109742028B (zh) | 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板 | |
| KR20020056114A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR101031759B1 (ko) | 미세 실리콘 결정화 방법과 이를 포함하는 박막트랜지스터 제조방법 | |
| KR101266739B1 (ko) | 반도체 장치와 그 제조 방법, 및 이 반도체 장치를 이용한 표시 장치 | |
| KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| KR100317640B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100470021B1 (ko) | 실리콘 결정화 방법과 박막트랜지스터 제조방법 | |
| KR100504538B1 (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 | |
| JPH08340122A (ja) | 薄膜半導体装置 | |
| KR100452445B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100452444B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100452443B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
| KR101018271B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100447893B1 (ko) | 박막 트랜지스터 제조방법 | |
| JP2585860B2 (ja) | 半導体装置およびその作製方法 | |
| KR100452446B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100375390B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP2010267763A (ja) | 薄膜半導体デバイス及びその製造方法 | |
| JPH04152626A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 9 |