JPH08340122A - 薄膜半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 複数のコプレナー型半導体装置からなる薄膜
半導体装置を得ること。 【構成】 複数のコプレナー型半導体装置の各々の活性
層を、それぞれの半導体装置に共通する一つの半導体層
内に配置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜型半導体装置
に関する。薄膜型半導体装置は、液晶ディスプレイや３
次元集積回路等に利用されうる。

【０００２】

【従来の技術・問題点】薄膜型半導体装置、なかでも薄
膜型トランジスタ−（ＴＦＴ）は、アクティブマトリッ
クス方式の液晶ディスプレイや３次元集積回路を作製す
る上で必要とされる素子であり、近年、精力的に研究開
発がなされている。

【０００３】ＴＦＴは、絶縁性の基板の上に形成できる
ため、多種多様な基板が使用でき、基板のコストを低下
できる上、ガラスのような透明な絶縁体上にも作製でき
るため、表示素子と組み合わせて使うことができ、多層
に形成することができる等の利点を有している。

【０００４】従来、ＴＦＴとしては順スタガ型、逆スタ
ガ型、順コプレナ型および逆コプレナ型の４種が知られ
ていた。順スタガ型はソ−ス、ドレインの電極が基板に
接し、半導体層と絶縁層の上にゲイト電極が存在する。
逆スタガ型はゲイト電極が基板に接し、半導体層と絶縁
層の上にソ−ス、ドレイン電極が存在する。順コプレナ
型は半導体層が基板に接し、その上にソ−ス、ドレイン
電極および絶縁層があり、絶縁層の上にゲイト電極が存
在する。 逆コプレナ型はソ−ス、ドレイン電極および
ゲイト電極が基板に接し、ゲイト電極上に絶縁層および
半導体層が存在する。

【０００５】以上、いずれの場合にも、多くの問題点が
存在する。順スタガ型および順コプレナ型では半導体層
が基板に接している為、基板の選択性に関して不利であ
る。すなわち、基板中に含まれるナトリウム等の不純物
が半導体層に侵入し、特性を劣化させる。したがって、
基板としては不純物濃度の低いものを使わなくてはなら
ず、作製も低温でなされなければならない。また、半導
体層の形成の後に絶縁層を形成するため、絶縁層形成時
のダメ−ジが半導体層にもちこまれる。一方、逆スタガ
型および逆コプレナ型では絶縁層形成時のダメ−ジが半
導体層にもちこまれるということはないものの、順スタ
ガ型および順コプレナ型ではセルフアライン方式を採用
でき、使用するマスクの枚数が２枚まで低減でき、さら
に、ゲイト電極とソ−ス、ドレイン電極の重なりを容易
に低減できるのに対し、ゲイト電極とソ−ス、ドレイン
電極の重なりを低減するために通常３枚以上のマスクが
必要である。

【０００６】

【発明が解決しようとする課題】本発明は使用するマス
クの枚数を減らし、ゲイト電極とソ−ス、ドレイン電極
（領域）の重なりを減らし、半導体層に前後の作製プロ
セスによるダメ−ジを与えないことを特徴とする。第１
の点は、歩留りの向上という観点から、切実に要求され
るものである。第２の点は、高速動作を目的とするＴＦ
Ｔにおいては必要不可欠である。ゲイト電極とソ−ス、
ドレイン電極（領域）の重なりによって生じる寄生容量
はＴＦＴの高速動作を妨げる。第３の点は歩留りの向
上、素子の高品質化という観点から要求されることであ
る。

【０００７】

【課題を解決するための手段】本発明の上記の特徴は以
下のような作製工程によってＴＦＴを作製することによ
って達成される。 すなわち、 （１）基板上に半導体からなる第１の層を作製する工程 （２）その上に金属または半導体からなる第２の層を形
成する工程 （３）第２の層を選択的に除去する工程 （４）第１の層の上に残置した第２の層をマスクとし
て、第１の層に不純物を添加する工程 （５）半導体からなる第３の層を形成する工程。 ＴＦ
Ｔとして機能させるためには、ゲイト絶縁層が形成され
る必要があるが、上記各工程において（１）と（２）の
間であってもよいし、（３）と（４）の間であっても、
あるいは（４）と（５）の間であってもよい。

【０００８】以上の工程によって得られる素子におい
て、第１の層の不純物のド−プされた領域はＴＦＴにお
いてゲイト電極として動作する。また、第２の層の一部
はソ−ス、ドレイン電極（領域）として機能し、第３の
層の一部はチャネル領域として機能する。また、（４）
の工程によって、ゲイト電極である第１の層の不純物の
ド−プされた領域と第２の層との重なりは極めて小さく
なる。さらに、その一部がチャネル領域として機能する
第３の層は最終段階で作製されるため、後の他の付加的
なプロセスによってダメ−ジが与えられることはあって
も、従来技術によるような、ゲイト電極もしくはソ−
ス、ドレイン電極（領域）形成、あるいはゲイト絶縁膜
形成によって与えられるダメ−ジはない。また、第３の
層と基板の間には第１の層が存在するため、基板からの
汚染が最小にできる。 さらに、以上のプロセスにおい
て、使用されるマスクは最小で１枚である。もちろん、
マスクの枚数をさらに増加させて、特性の向上を図るこ
とも可能である。本発明が、マスクを１枚だけ使用して
作製されたＴＦＴもしくはその作製方法に関するもので
はないということを強調しておく。

【０００９】第３の層が非晶質半導体層であれば、特性
の向上を図るために、それを結晶化する必要がある場合
がある。もちろん、上記の（５）の工程が終了したの
ち、普通にレ−ザ−アニ−ルや熱アニ−ルによって結晶
化してもよいが、以下のような工程を用いることも有効
である。

【００１０】（６）第３の層に加速したイオンを打ち込
む工程（７）レ−ザ−アニ−ルや電子ビ−ムアニ−ル、
熱アニ−ル等の方法によって結晶化させる工程

【００１１】これらの工程は何回か繰り返すことも、ま
た、同時におこなうことも可能である。例えば、（６）
→（７）→（６）→（７）、あるいは（７）→（６）→
（７）という工程の繰り返しは第３の層の結晶性の向上
に有効である。また、真空もしくは実質真空と見なせる
程度の低圧雰囲気で熱アニ−ルやレ−ザ−アニ−ル等を
おこないつつ、同時にイオン打ち込みをおこなってもよ
い。イオン打ち込みということばは、単に真空中で加速
したイオンをタ−ゲットに打ち込むという狭い意味では
なく、例えば、低圧ガス中で発生させたプラズマにバイ
アス電圧をかけることによって加速し、タ−ゲットに衝
突させるというような、広い意味で使われていることに
注意すべきである。

【００１２】このようなイオンの打ち込みによって、後
の非晶質半導体の再結晶における核発生が妨げられるこ
とが知られている。したがって、イオンの打ち込みをお
こなった非晶質半導体を再結晶させると大きな結晶が得
られる。このような結晶のキャリヤ−の移動度は、小さ
な結晶のそれより大きいことが知られている。したがっ
て、このような大きな結晶からなる多結晶半導体層をチ
ャネル領域に使用することによって、高速動作が可能な
ＴＦＴが作製できる。特に第２の層が非晶質半導体であ
れば、まず、結晶核はチャネル領域側面の第２の層から
発生し、それが、チャネル領域の方へ成長してゆく。も
っとも、第２の層が金属等であっても、結晶核は第２の
層と第３の層の界面で発生し、やはりチャネル領域の中
央へ向かって成長してゆく。第２の層自体が結晶核の発
生しにくい材料、例えば、ゲルマニウム珪素合金等であ
れば結晶は第１の層と第２の層の界面、もしくは両層間
に絶縁層等が存在すればその絶縁層と第２の層の界面か
ら上方に結晶成長がおこり、かつ結晶核の発生が抑制さ
れているため極めて大きな結晶が成長する。もちろん、
この他にも結晶成長のパタ−ンは考えられるが、結晶成
長の形式を限定することは本発明の意図するところでは
ない。

【００１３】本発明では基板は特に絶縁性のものとは限
定しない。基板を半導体基板とし、その半導体基板上に
素子を形成し、さらに本発明を用いて、その素子の上に
別の素子を形成し、素子の多層化を行うことも可能であ
り、その際には本発明が重要な役割を果たすことは容易
に推定できるであろう。

【００１４】以下に実施例を示しより詳細に本発明を説
明する。

【００１５】

【実施例】

【００１６】『実施例１』基板１上に非晶質珪素膜２と
薄い窒化珪素膜３、薄い酸化珪素膜４および非晶質珪素
膜５を堆積した。膜の形成はいずれも通常のＲＦグロ−
放電による化学的気相成長法によっておこなった。非晶
質珪素膜２と５に関しては、シラン（ＳｉＨ₄ ）を、窒
化珪素膜３に関してはシランとアンモニア（ＮＨ₃ ）
を、酸化珪素膜４に関しては、シランと酸素をそれぞれ
原料ガスとして用い、基板温度２００〜４００℃で堆積
した。この成膜過程においては、全ての作業が、チャン
バ−から出されることなく、すなわち、ｉｎ−ｓｉｔｕ
でおこなわれた。この方法の有利な点は、それぞれの膜
の界面が大気等によって汚染されることがないというこ
とである。成膜方法としてはその他にも光化学的気相成
長法やスパッタリング法を用いてもよい。非晶質珪素膜
２と５は不純物をほとんど含まない、いわゆる真性の非
晶質半導体である。こうして図１（ａ）を得た。

【００１７】次にマスクを用いて、素子形成領域以外の
非晶質珪素膜２と５、窒化珪素膜３、酸化珪素膜４を除
去し、素子の分離をおこなうとともに、やはりマスクを
用いて非晶質珪素膜５と酸化珪素膜４を選択的に除去し
た。前者の工程は素子間の分離を目的としたものであ
り、後者の工程はチャネル領域の形成を目的としたもの
である。したがって、少なくとも２枚のマスクが必要で
ある。しかしながら、場合によってはこれらを同一の工
程で行うこともできる。したがって、マスクの枚数は１
枚で十分である。その詳細については後述する。

【００１８】さらにイオン打ち込み法によって非晶質珪
素膜２と５に不純物を導入し、不純物領域６および７を
形成した。こうして、図１（ｂ）を得た。不純物拡散の
方法としては、熱拡散方等でも可能である。

【００１９】さらに、その上に非晶質珪素膜８を形成し
た。この成膜にも、やはりシランを原料とするグロ−放
電による化学的気相成長法を用いた。ただ、この際には
原料のガスの中に、ジボラン（Ｂ₂Ｈ₆ ）やフォスフィ
ン（ＰＨ₃）等を混入させることによって、得られる膜
が特定の導電型を示す半導体とすることができる。前記
不純物領域６および７の形成と非晶質珪素膜８の形成
は、真空解除することなく連続的に、いわゆる、ｉｎ−
ｓｉｔｕにおこなわれることが望ましい。連続的に作業
をおこなうことによって、不純物領域６と非晶質珪素膜
８の界面の清浄度が保たれるからである。このようにし
て図１（ｃ）を得た。

【００２０】このようにして形成した素子にイオンを打
ち込んだ。一般的に、打ち込むべきイオンとしては、半
導体中に残存した際、半導体の物性に悪影響を与えない
ものが望ましい。例えば、この例では、シリコンや水素
が望ましい。これらは、もともと、非晶質珪素膜８に含
まれているからである。イオンの打ち込みのエネルギ−
は非晶質珪素膜８の厚さによって決定され、本実施例で
は打ち込んだイオンが下地の非晶質珪素膜６や７の深部
にまで到達しない程度が望ましい。しかしながら、後の
再結晶過程において、非晶質珪素膜６や７の再結晶化を
も抑制すべき場合にはイオンが非晶質珪素膜６や７の深
部にまで到達する必要がある。

【００２１】最後に素子は水素気流中もしくは真空中、
４５０〜６００℃でアニ−ルされ、非晶質珪素膜８を再
結晶化する。この際には、まず、イオンによるダメ−ジ
の無い非晶質珪素膜６において結晶核が発生し、それが
チャネル領域１０にむかって成長した。このように成長
した多結晶珪素はキャリヤ−の移動度が大きく、ゆえに
素子（ＴＦＴ）の高速動作が可能である。以上のように
して、ゲイト１３、ソ−ス１２、チャネル領域１０、ド
レイン１１およびゲイト絶縁膜３を有するＴＦＴが作製
できた。

【００２２】本実施例において、図１（ａ）の状態にお
ける非晶質珪素膜２と５は不純物をほとんど含まない、
いわゆる真性の非晶質半導体である。したがって、抵抗
率が非常に高く、ゲイト電極１３は不純物の添加された
部分のみであると考えられる。もし、非晶質珪素膜２が
後に不純物が添加されて形成されるゲイト電極１３と同
一導電型の半導体であれば実質的にゲイト電極は不純物
領域６とその側周辺に拡がり、ゲイト電極とソ−ス、ド
レイン電極（領域）の重なり部分が大きくなってしま
う。このことは素子の高速動作を妨げる。しかしなが
ら、非晶質珪素膜２がゲイト電極１３と逆の導電型を有
するものであれば不純物を含む半導体とすることも可能
である。その際にはゲイト電極１３とその周辺の逆の導
電型を有する半導体領域との界面にｐｎ接合ができ、電
気的に分離されるからである。

【００２３】本実施例では、上述したように素子の分離
とチャネル領域の形成という２つの目的のために２枚の
マスクを必要とした。この方法によって通常得られる素
子の構造の例を図５（ａ）に示す。第１のＴＦＴ４５の
ソ−ス４７、ゲイト４８、ドレイン４９、第２のＴＦＴ
４６のソ−ス５１、ゲイト５２、ドレイン５３の導電型
はｎ⁺ であり、半導体層５０の導電型はｐ^- である。第
１のＴＦＴ４５と第２のＴＦＴ４６は半導体層５０を介
してつながっているが、半導体層５０の導電型が第１の
ＴＦＴのソ−ス４７およびドレイン４９、第２のＴＦＴ
のソ−ス５１およびドレイン５３と逆の導電型であるた
め、第１および第２のＴＦＴは、これらの電極（領域）
と半導体層５０との界面に生じるｐｎ接合によって電気
的に分離される。上の例で、各ＴＦＴの電極（領域）の
導電型をｐ⁺ 、半導体層５０の導電型をｎ^- としても同
じである。もちろん、より素子間の分離を確実にするた
めにさらにもう１枚マスクを用いて、第１および第２の
ＴＦＴの間の半導体層５０を除去してもよい。その場合
には全部で３枚のマスクが必要となる。また、基板と第
３の層が透明で第１の層が不透明なものならば、素子に
フォトレジストを塗布したのち基板の裏面から光を入射
せしめて、第１の層をフォトマスクとして、素子間の分
離領域のみを感光させ、素子間の分離領域に存在する半
導体層５０を選択的に除去することも可能である。 こ
の場合には光の透過性が問題となり、第３の層の材料は
第１の層の材料よりもエネルギ−バンドギャップの大き
いもの、例えば、炭化珪素が必要である。この場合、炭
化珪素は炭素と珪素の比率がノンストイキオメトリ−で
あっても構わない。 この場合には２枚のマスクが必要
である。

【００２４】さらに、同様な手法によってチャネル領域
にだけ不純物添加をおこない、素子間の分離領域を除去
することも可能である。例えば図５（ａ）においてソ−
ス、ドレイン電極４７、４９が光に対して全く不透明な
金属材料、ゲイト４８が赤外光を透過する珪素、半導体
層５０が青色光をも透過する炭化珪素であるとする。半
導体層５０は不純物を含まない真正半導体であるとす
る。最初、素子に青色に感光するフォトレジストを塗布
し、基板の裏面から青色光を照射すると、ソ−ス、ドレ
イン電極４７、４９およびゲイト４８は青色光を透過し
ないので、それらの上のフォトレジストは感光せず、素
子間の分離領域の半導体層５０の上のフォトレジストの
み感光して、これによって該部分を選択的に除去でき
る。さらに、素子に赤外光に感光するフォトレジストを
塗布し、やはり基板の裏面から赤外光を照射すると、ソ
−ス、ドレイン電極４７、４９は赤外光を透過しない
が、半導体層５０およびゲイト４８は赤外光を透過する
ので、チャネル領域上方のフォトレジストのみが感光す
る。これによってチャネル領域にのみ選択的に不純物を
添加できる。この場合にも２枚のマスクが必要である。

【００２５】しかしながら、マスクを１枚しか用いない
で、上記２つの目的を同時に達成することも可能であ
る。その例を図５（ｂ）に示す。第１のＴＦＴ５４のソ
−ス５６、ゲイト５７、ドレイン５８、第２のＴＦＴ５
５のソ−ス６１、ゲイト６２、ドレイン６３の導電型は
ｎ⁺ であり、上方の半導体層６０の導電型はｐ^- であ
り、下方の半導体領域５９は接地されているか、電気的
に中性であり、その導電型はｎ⁺ である。第１のＴＦＴ
５４と第２のＴＦＴ５５は上方の半導体層６０および下
方の半導体領域５９を介してつながっている。下方の半
導体領域５９には外部から電界が印加されることはない
ので上方の半導体層６０に関しては上記の議論がそのま
ま当てはまる。下方の半導体領域５９に関しても本実施
例では隣接する半導体領域は高抵抗半導体であり、ま
た、上述のようにこの部分を不純物を添加した半導体で
構成したとしても、その導電型はゲイト電極５７および
６２と逆のｐ^- であるから、やはり半導体領域５０の界
面に生じるｐｎ接合によって電気的に分離される。 上
の例で、各ＴＦＴの電極（領域）の導電型をｐ⁺ 、半導
体層５０の導電型をｎ^- としても同じことがいえる。

【００２６】また、上述したような基板の裏面から光を
入射させる方法によって、素子間分離している上方の半
導体層６０および下方の半導体領域５９を選択的に除去
することも可能である。しかし、そのためには各ＴＦＴ
のチャネル領域が露光する光の波長と同程度か小さく、
素子間分離部分５９がチャネル領域より十分広く、か
つ、半導体領域５７、５９、および６２と半導体層６０
が透光性を有し、ソ−ス、ドレイン電極（領域）５６、
５８、６１および６３が透光性を有しないことが必要で
ある。この条件が満たされるとき、裏面から光を入射さ
せることによって、チャネル領域上方への光の透過は、
その領域が光の波長と同程度か小さいため、領域５９の
上方に比べて小さく、その差を利用して、領域５９の上
方のフォトレジストのみを感光させ、これによって２つ
のＴＦＴ５４と５５を完全に分離することもできる。こ
の工程においてマスクは１枚で十分である。

【００２７】本実施例では導電材料は全て半導体を用い
て作製されたが、図１の被膜５に関しては金属でもよ
い。また、半導体材料であっても、非晶質ではない多結
晶のものあるいは単結晶のものを用いてもよい。さら
に、本実施例では絶縁層として酸化珪素と窒化珪素が用
いられたが、他の材料、例えば酸化アルミニウムや酸化
タンタル等でも構わないことは明らかである。また、本
実施例に示された製造工程の前後に他の工程を付け加え
ることは本発明をより効果的に実施するうえで有効であ
る。 例えば、図１（ａ）において第１の層（非晶質珪
素膜２）を形成する前に、窒化珪素膜を形成すること
は、基板からナトリウム等の半導体に劣化をもたらす有
害な元素が基板から第１の層に侵入することを防ぐ。同
様に第３の層（非晶質珪素膜８）の形成後、窒化珪素膜
を形成することは、素子上面からの汚染物質の侵入を防
ぐ。これらの保護膜は窒化珪素に限らず、例えば、リン
ガラスや硼素ガラス、リン硼素ガラス等であってもよ
い。 また、第３の層上にこのような保護膜を形成する
にあたっては、それは第３の層の再結晶化の前であって
も後であってもよい。再結晶プロセスが成膜と連続して
ｉｎ−ｓｉｔｕでおこなわれるのであれば、再結晶工程
の後で保護膜が形成されたとしても、外部からの汚染は
少ない。そうでなければ再結晶工程の前に、第３の層の
形成直後にｉｎ−ｓｉｔｕで保護膜の形成がおこなわれ
ることが望ましい。もちろん、全ての作業が十分清浄な
環境でおこなわれるのであれば、再結晶工程がｉｎ−ｓ
ｉｔｕでおこなわれず、再結晶工程の後で保護膜が形成
されてもよい。これらの順番は製造工程やコスト、歩留
まり等によって決定されるべき事柄である。

【００２８】図１で示される本実施例においては、窒化
珪素膜３が第１の層と第２の層および第３の層の間に残
存している。このため、特に基板と第１の層との間に保
護膜を設けなくともＴＦＴのチャネル領域に基板から汚
染物質が侵入することはない。しかしながら、第１の層
は基板からの汚染物質の侵入によって特性が劣化するこ
とが考えられる。その際には、不純物ド−プされた部分
以外も高い導電性を示し、実質的にゲイト電極が設計さ
れたものより広いものとしてふるまう。したがって、ゲ
イト電極とソ−ス、ドレイン電極（領域）との重なりが
大きくなり、ＴＦＴの動作速度の低下をもたらす。それ
ゆえ基板と第の層の間に窒化珪素等の保護膜が存在する
ことも、場合によっては必要である。

【００２９】本実施例においては半導体の導電型につい
ては特に限定しない。ｐ型、ｎ型いずれの導電型でも可
能である。しかしながら、この実施例においてはゲイト
電極の導電型とソ−ス、ドレイン電極（領域）の導電型
が同一なものになることに注目すべきである。次の実施
例２ではゲイト電極の導電型とソ−ス、ドレイン電極
（領域）の導電型が逆となる例を示す。

【００３０】『実施例２』

【００３１】図２に基づいて本実施例を説明する。まず
図２（ａ）に示されるように、基板１９上に真正の非晶
質珪素膜１８と窒化珪素膜１７、酸化珪素膜１６、不純
物のド−プされた非晶質珪素膜１５および窒化珪素膜１
４が堆積された。ここで、不純物のド−プされた非晶質
珪素膜１５の導電型はｎ型とすることもｐ型とすること
も可能である。 また、非晶質珪素のかわりに、多結晶
珪素や非晶質珪素ゲルマニウム合金、非晶質炭化珪素、
もしくはそれらの多結晶材料を用いてもよい。また、窒
化珪素膜１４のかわりにモリブデンやタングステン等の
金属、もしくはそれらの炭化物、珪化物を用いてもよ
い。これらの金属導電性を示す材料を用いることは半導
体電極の抵抗を減らす効果を有する。この膜の目的は、
後の不純物ド−プの工程において、非晶質珪素膜１５に
侵入する不純物の量を極力押さえて、非晶質珪素膜１５
の半導体物性を保持するためのものである。したがっ
て、不純物ド−プの工程が終了したのちには、本実施例
のように、非晶質珪素膜１５上に残っていても、また、
除去されても構わない。したがって、イオン打ち込み等
の方法で不純物ド−プをおこなう場合には、この膜とし
ては十分厚いフォトレジスト等の有機材料であっても構
わない。

【００３２】次にマスクを用いて酸化珪素膜１６、不純
物のド−プされた非晶質珪素膜１５および窒化珪素膜１
４を選択的に除去し、非晶質珪素膜１８に選択的に不純
物ド−プをおこなって図２（ｂ）を得る。不純物ド−プ
の方法としては熱拡散法であっても、また、イオン打ち
込み法であっても構わない。この工程で不純物領域２１
および２２と不純物領域２０を得る。これらの不純物領
域の導電型は、互いに異なることが可能であることに注
目すべきである。もちろん同じにすることも可能であ
る。例えば、ゲイト電極とソ−ス、ドレイン電極（領
域）の導電型は同じでも不純物濃度や不純物の種類を違
える必要がある場合にはこの実施例で示した方法、すな
わち膜１４を選択的ドーピングのマスクとして用いる方
法を採用することができる。

【００３３】さらに、非晶質珪素膜２３を成膜して図２
（ｃ）を得る。その後、熱アニ−ル等を施して非晶質珪
素膜の再結晶化をおこなうことは実施例１の場合と同様
である。

【００３４】『実施例３』

【００３５】本発明を用いた論理素子の例を、図３を用
いて示す。基板３１上に真正の非晶質珪素膜２９と窒化
珪素膜２８、酸化珪素膜２７を堆積し、マスクを用いて
酸化珪素膜２７および窒化珪素膜２８の一部を除去し
た。この段階で酸化珪素膜２７および窒化珪素膜２８の
除去される部分は、例えば、図３（ｂ）に点線で囲まれ
る部分３５である。さらに、真性の非晶質珪素膜を堆積
し、マスクを用いて酸化珪素膜２７および後に２５およ
び２６で示される真性の非晶質珪素膜の一部を除去し
た。この段階でこれらの膜の除去される部分は、ゲイト
電極の直上の部分であり、図３（ｂ）から明らかなよう
にこのとき除去される部分と、先に除去される部分３５
は重なっている部分がある。この後、イオン打ち込み法
によって、不純物を添加し、不純物領域２５、２６およ
び３０を形成した。 このときこれらの不純物領域の導
電型は全て同一である。最後に非晶質珪素膜２４を形成
し、図３（ａ）に示されるＴＦＴを得た。このＴＦＴは
図１で示されるものと、構造がよく似ているが図３
（ｂ）で示される点線の部分３５において、ゲイト電極
とソ−ス電極（領域）が直接コンタクトしている。この
構造は、インバ−タ−回路といわれ、半導体論理回路に
は必要な回路である。本発明によって、インバ−タ−回
路が容易に作製できることを示した。図３（ｂ）は本実
施例によるインバ−タ−回路を上から見たものであり、
領域３３、３４はソ−ス、ドレイン電極（領域）であ
り、領域３２はゲイト電極である。図３（ａ）は図３
（ｂ）中の破線ＡＡ’で切断したものの断面を示す。

【００３６】『実施例４』

【００３７】本発明によるＴＦＴの作製例を図４を用い
て説明する。図４（ａ）に示されるように、基板３９上
に真性の非晶質珪素膜３８と窒化珪素膜３７、金属膜３
６を堆積した。これをマスクを用いて窒化珪素膜３７と
金属膜３６を選択的に除去し、イオン打ち込み等の方法
によって、非晶質珪素膜３８に不純物を添加し、不純物
領域４１および金属電極領域４０および４２を得た。こ
のようにして図４（ｂ）が得られた。

【００３８】さらに、不純物領域４１の表面に絶縁層を
形成した。このときには金属電極４０および４２の側面
に絶縁膜が形成されないような方法を採用しなければな
らない。したがって、極めてステップカバレ−ジの良い
気相成長法等は適さない。この形成方法としては様々な
方法が考えられる。金属膜３６が金、白金、銀等の耐酸
化性を有する材料であれば、酸化雰囲気中で、高温に保
持することによって不純物領域４１の表面にのみ酸化珪
素の膜が形成される。この方法は酸化されやすい金属材
料には使えない。しかし、その金属材料が還元されやす
い材料であれば、最初、全体を酸化したのち、水素や一
酸化炭素等によって金属酸化物を還元することによっ
て、不純物領域４１の表面にのみ酸化珪素膜４４を形成
することができる。

【００３９】また、例えばチタン、ニオブのように窒化
物が導伝性を示す材料においては、素子をアンモニアや
ヒドラジンの雰囲気に置いて加熱することによって、電
極の表面には導電性の窒化チタンが得られ、不純物領域
表面には絶縁性の窒化珪素が得られる。亜鉛やスズ等の
酸化物が導電性を示す金属が電極の場合には、素子を酸
化性の気体中で加熱することによって同様の効果が得ら
れる。すなわち、不純物領域４１の表面には酸化珪素膜
４４が成長し、電極４０および４２の表面には導電性酸
化物の膜が形成される。

【００４０】アルミニウムのように酸化されやすく還元
されにくい材料であって、酸化物も窒化物も絶縁体であ
る材料の場合には以上の方法を適用することは困難であ
る。その場合には、十分低い圧力下の気相成長法、例え
ば、プラズマ化学気相成長法や光化学気相成長法、ある
いは、十分、圧力の低い状態でのスパッタリング法や真
空蒸着法（分子線エピタキシャル成長法を含む）等によ
って絶縁膜を堆積する方法が適している。もしくは、十
分低い圧力下で、酸素や窒素酸化物等の酸化性気体を、
分子線状に素子表面に照射することによって、不純物領
域４１の表面にのみ酸化反応を生じせしめて、絶縁層４
４を形成することもできる。同様なことは酸化アンチモ
ン等の、いわゆる、固体酸素源を加熱蒸発させて、それ
を素子表面に照射することによっても達成される。酸化
性の気体の代わりにアンモニアやヒドラジンを用いた場
合には窒化反応がおこり、極めて薄い窒化珪素膜が形成
される。以上の手法においては酸化もしくは窒化反応を
促進させるため、素子を加熱したり、紫外線等の光を照
射することは有効である。

【００４１】このような方法によって絶縁膜４４が形成
できた。この膜は１種類の材料だけからできていても、
また、複数の材料の組み合わせであってもよい。 例え
ば、酸化珪素膜と窒化珪素膜の複合膜はゲイト絶縁膜と
して優れた特性を示す。

【００４２】その後、非晶質珪素膜４３を形成した。必
要があれば、再結晶化をおこなうがそれは実施例１乃至
３で示された方法をとればよい。

【００４３】本実施例では電極４０および４２は金属で
あるが、これは半導体材料であっても、何ら差し支えな
い。例えば、これらが半導体ダイヤモンドであれば、絶
縁膜４４を形成するには素子を酸化雰囲気中に保持する
だけでよい。例えば、６００℃で酸化をおこなう場合に
は、ダイヤモンドはこの温度ではほとんど酸化されず、
仮に酸化されたとしても酸化物は二酸化炭素として表面
から離脱するため、ダイヤモンド表面が絶縁物で覆われ
ることがない。その間に不純物領域４１の表面は酸化珪
素膜４４で覆われる。

【００４４】また、電極４０および４２が酸化スズや酸
化インジウム、酸化亜鉛等の酸化物であるばあいには、
素子を酸化性気体中に保持して酸化をおこなっても、電
極では酸化がほとんどおこらず、仮に酸化があったとし
ても、電極の表面の特性はほとんど変化しない。他の導
伝性酸化物材料でも同様のことがおこる。

【００４５】『実施例５』

【００４６】本発明を用いた、相補型電界効果型素子の
作成例を示す。素子の作成は実施例２に記述されている
方法を用いた。得られた素子を図６（ａ）に示す。図に
おいて、第１のＴＦＴ（ｐチャネルＴＦＴ）６４のソ−
ス６６およびドレイン６９の導電型はｐ⁺ で、チャネル
領域６７の導電型はｎ^- 、ゲイト６８の導電型はｎ⁺で
ある。ゲイト６８に隣接する半導体領域の導電型はｐ^-
である。第２のＴＦＴ（ｎチャネルＴＦＴ）６５のソ−
ス７４およびドレイン７６の導電型はｎ⁺ で、チャネル
領域７７の導電型はｐ^- 、ゲイト７５の導電型はｐ⁺ で
ある。ゲイト７５に隣接する半導体層の導電型はｎ^- で
ある。図からわかるように第１および第２のＴＦＴは半
導体層７１（ｎ^- ）、半導体領域７０（ｎ⁺ ）、７２
（ｐ⁺ ）および７３（ｐ^- ）によってつながっている
が、これらの層や領域間にはｐｎ接合が生じるため素子
の分離ができる。

【００４７】この素子は従来の半導体基板もしくは絶縁
対基板上に形成された半導体薄膜上に作成される相補型
電界効果型素子に比べて少ない工程で作製することがで
きる。すなわち、従来は、相補型電界効果型素子部分の
分離とｎウェル（もしくはｐウェル）の形成、さらにソ
−ス、ドレイン領域の形成というように、少なくとも３
枚のマスクを必要としていた。さらに本実施例のように
各ゲイト電極の導電型を各チャネル領域と同一なものと
するためには、さらに１枚マスクが必要であった。しか
しながら、本実施例では、相補型電界効果型素子部分の
分離と不純物領域（６８、７０、７４および７６）の形
成のための２枚のマスクで十分であり、実施例１で示し
た技術を用いれば素子間を完全に分離するのに１枚のマ
スクで十分である。

【００４８】図６（ａ）に示される素子をさらに集積化
すると図６（ｂ）に示される素子が得られる。図におい
て第１のＴＦＴ（ｐチャネルＴＦＴ）８４のソ−ス７８
およびドレイン８０の導電型はｐ⁺ で、ゲイト７９の導
電型はｎ⁺ である。ゲイト７９に隣接する半導体領域の
導電型はｐ^- である。第２のＴＦＴ（ｎチャネルＴＦ
Ｔ）８５のソ−ス８１およびドレイン８３の導電型はｎ
⁺ で、ゲイト８２の導電型はｐ⁺である。ゲイト８２に
隣接する半導体層の導電型はｎ^- である。図からわかる
ように第１および第２のＴＦＴの間には半導体領域がな
いため、素子の分離の信頼性は図６（ａ）に示されるも
のより劣るが、集積度は高まっている。素子間の分離を
より確実に行うためには第１のＴＦＴのドレイン８０と
第２のＴＦＴのソ−スを接地して用いるとよい。

【００４９】以上の素子では第２のＴＦＴ６５および８
５においてはチャネル領域が基板直上にあるため、基板
からの汚染を受けやすい。そのため、基板と半導体層の
間に保護膜を設ける必要のある場合がある。

【００５０】

【発明の効果】

【００５１】以上の実施例で明らかになったように本発
明によって極めて高品質のＴＦＴが得られる。本実施例
では第１の層の半導体としては非晶質珪素膜が使用され
たが、これは多結晶珪素膜であっても単結晶珪素膜であ
ってもよいし、ゲルマニウムやダイヤモンド等の半導体
材料、もしくは、ゲルマニウム珪素合金や炭化珪素、砒
化ガリウム、燐化ガリウム等の化合物半導体であっても
よい。非晶質もしくは多結晶炭化珪素および非晶質もし
くは多結晶ゲルマニウム珪素合金においては、炭素と珪
素の比率を適当に変化させて、その物性を変えることが
可能であるため、例えば、第１および第３の層にエネル
ギ−バンドギャップの大きい化学式ａ−Ｓｉ_0.8Ｃ_0.2：
Ｈで表される物質を用い、第２の層はエネルギ−バンド
ギャップの小さい化学式ａ−Ｓｉ：Ｈで表される物質を
用いることによって、透明な基板の裏面から光を入射
し、パタ−ン化された第２の層をフォトマスクとして使
用することによって、後の工程をおこなうことも可能で
ある。この方法によって、例えば、第２の層およびゲイ
ト絶縁層の上にある第３の層のうち、第２の層の上に存
在するものだけを選択的に除去することができる。この
工程にはマスクは不要である。

【００５２】また、実施例では第１の層と第２の層の間
には最初から絶縁層が設けられていたが、この層は必ず
しも必要なものではない。さらに第２の層の材料として
は、実施例に示したように半導体もしくは金属等の様々
な材料を用いることができる。

【００５３】本発明の特徴としては、自己整合的にゲイ
ト電極を形成できるので、マスクの枚数を減らすことが
でき、ゲイト電極とソ−ス、ドレイン電極（領域）の重
なりが少なく、高速動作が可能であること、および、チ
ャネル領域を形成する半導体層（第３の層）を第１およ
び第２の層、ゲイト絶縁層の形成の後に形成するため、
これらの工程によるダメ−ジがないことがあげられる。
付加的な効果として、第３の層の再結晶化をおこなう場
合には明細書本文中、あるいは実施例中に示したよう
に、高移動度の多結晶半導体層が得られることがあげら
れる。以上の効果は従来の技術でも一部は得られたもの
であるが、これらの効果を同時に得る技術はなかった。
したがって、本発明は工業上有益な発明であると信ず
る。

【図面の簡単な説明】

【図１】実施例１の作製工程を示す。

【図２】実施例２の作製工程を示す

【図３】実施例３の構造を示す。

【図４】実施例４の作製工程を示す。

【図５】実施例１の応用例を示す。

【図６】実施例５の構造を示す。

【符号の説明】

１、１９、３１、３９・・・基板 ２、１８、２９、３８、４３・・・非晶質珪素膜 ３、１７、１４、２８、３７・・・窒化珪素膜 ４、１６、２７、４４・・・酸化珪素膜 ５・・・非晶質珪素膜 ６、７、１５、２５、２６、３０、４１、６８、７０、
７４、７６・・・不純物領域 ８、２３、２４・・・非晶質珪素膜 ９・・・多結晶珪素半導体層 １０、６７・・・チャネル形成領域 １１・・・ドレイン １２・・・ソース １３・・・ゲイト ４７、５１、５４、６１、３３、６６、７４、７８、８
１・・・ソース ４８、５２、５７、６２、３２、６８、７５、７９、８
２・・・ゲイト ４９、５３、５８、６３、３４、６９、７６、８０、８
３・・・ドレイン ５０、６０、７１・・・半導体層 ５９、７０・・・半導体領域 ３６・・・金属膜 ４０、４２・・・金属電極領域 ４４・・・絶縁層

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数のコプレナー型半導体装置からなる
   薄膜半導体装置において前記コプレナー型半導体装置の
   活性層が同一の半導体層からなることを特徴とする薄膜
   半導体装置。