WO2010010846A1 - アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法 - Google Patents

アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法 Download PDF

Info

Publication number
WO2010010846A1
WO2010010846A1 PCT/JP2009/062922 JP2009062922W WO2010010846A1 WO 2010010846 A1 WO2010010846 A1 WO 2010010846A1 JP 2009062922 W JP2009062922 W JP 2009062922W WO 2010010846 A1 WO2010010846 A1 WO 2010010846A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
active matrix
electrode
matrix substrate
film
Prior art date
Application number
PCT/JP2009/062922
Other languages
English (en)
French (fr)
Inventor
智紀 松室
昇 福原
彰 長谷川
Original Assignee
住友化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友化学株式会社 filed Critical 住友化学株式会社
Priority to EP09800360A priority Critical patent/EP2312559A1/en
Priority to US13/055,100 priority patent/US20110122344A1/en
Priority to CN200980126164.6A priority patent/CN102084412B/zh
Publication of WO2010010846A1 publication Critical patent/WO2010010846A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/01—Function characteristic transmissive

Definitions

  • the present invention relates to an active matrix substrate, a display panel, a display device, and a method for manufacturing the active matrix substrate, and more particularly to an active matrix substrate, a display panel, a display device, and an active matrix substrate including a transistor element, particularly a thin film transistor (TFT) element. It relates to the manufacturing method.
  • TFT thin film transistor
  • a circuit board called a so-called array substrate, which is provided with one or more switching elements, capacitive elements and the like for each pixel is generally used. In this description, this is called an active matrix substrate.
  • a liquid crystal element is provided between an active matrix substrate and a counter substrate.
  • the light emitted from the light source in the apparatus is visually recognized through the active matrix substrate, the liquid crystal element, and the counter substrate.
  • an appropriate voltage is applied to the liquid crystal element to change its molecular arrangement.
  • the active matrix substrate is an important factor for determining the thickness of the panel portion in the FPD such as a liquid crystal display device or an organic EL display device. Therefore, a thin film element such as a transistor element, particularly a TFT element is usually used as the switching element in the active matrix substrate in consideration of thinning of the panel portion.
  • Non-Patent Document 1 Japanese Patent Document 1 shown below.
  • the aperture ratio of the active matrix substrate exists as one factor that determines the performance of a liquid crystal display device or an organic EL display device.
  • the aperture ratio is an important factor for achieving higher density and higher contrast ratio and brightness. The higher the aperture ratio, the higher the integration, the higher contrast ratio, the higher brightness, etc. Is possible.
  • a part of the wiring functions as a gate electrode, a source electrode, and a drain electrode in the transistor element, and a part of the insulating film functions as a gate insulating film in the transistor element.
  • the active matrix substrate according to any one of [6].
  • First and second transistors and a capacitor are provided, and the wiring includes at least part of one or more scanning lines, at least part of one or more data lines, and at least one of one or more driving lines.
  • the first transistor has a control terminal connected to the scan line, an input terminal connected to the data line, and the second transistor has a control terminal connected to the first transistor.
  • a display device comprising the display panel according to any one of [10] to [17].
  • FIG. 1 is a block diagram showing a schematic configuration of the organic EL display device 100.
  • light from the light emitting element for example, the organic light emitting diode D1 in FIG. 4
  • the element substrate for example, the active matrix substrate 101A in FIG. 4
  • the lower surface for example, the lower surface 100a in FIG. 4.
  • An example is a so-called back emission type (bottom emission type) organic EL display device 100 that can output to the outside.
  • the driving transistor Q2 is TFT, for example n-type, the drain D is connected to a sub-wiring branched from the main wiring of the drive line L P at, for example, a node N6, the source S is the anode of the organic light emitting diode D1 via a node N2 Connected to.
  • a common voltage Vcom (for example, ground potential GND) is applied to the cathode of the organic light emitting diode D1. Accordingly, when the driving transistor Q2 is turned on and the power supply voltage VDD is applied to the anode, the current I flows through the organic light emitting diode D1, and thus the organic light emitting diode D1 emits light with luminance corresponding to the current amount of the current I. On the other hand, since no current flows through the organic light emitting diode D1 when the driving transistor Q2 is in the off state, no light emission occurs.
  • Scanning line L G for example, composed of the first wiring layer 41 on the transparent substrate 10 (e.g., see FIG. 3).
  • the contact wiring 42 in the contact and the three-dimensional wiring RC composed of the contact wiring 42 and the second wiring layer 43 for connecting the first wiring layer 41 between the adjacent pixels 101a.
  • the wirings L1 and L2 are, for example, a first wiring layer 41 on the transparent substrate 10 and a second wiring layer 43 on the interlayer insulating film 40, and an in-contact wiring 42 in a contact hole formed in the interlayer insulating film 40, respectively. Is composed of.
  • the wiring L2 also includes, for example, a contact plug 51 for electrically connecting the first wiring layer 41 connected to the source electrode 24s of the driving transistor Q2 to the anode electrode 61 of the organic light emitting diode D1. Further, each of the nodes N1, N2, N3, N4, N5, and N6 shown in FIG. 2 can be defined at each position shown in FIG. 3, for example.
  • the first wiring layer 41 under the interlayer insulating film 40 and the second wiring layer 43 on the interlayer insulating film 40 are formed using the in-contact wiring 42 formed in the interlayer insulating film 40 (see, for example, FIG. 4). the by electrically connecting the signal lines (L G, L D, L C, L P , etc.) made to possible to three-dimensionally intersect.
  • each wire (L G, L D, L C, L P , etc.) many areas a single layer since it is possible to form the (layer on the transparent substrate 10 in this embodiment) of
  • the layer structure in the active matrix substrate 101A can be simplified, the wiring layout can be clarified, and the flatness of the upper surface of the film formed in the upper layer can be improved.
  • the switching transistor Q1 includes a gate electrode 11 on the transparent substrate 10, a gate insulating film 12 covering the gate electrode 11, a source electrode 14s and a drain electrode 14d on the gate insulating film 12, and a source electrode 14s and a drain electrode 14d.
  • a part of the second wiring layer 43 is used for the gate electrode 11 and a part of the first wiring layer 41 is used for the source electrode 14s and the drain electrode 14d.
  • a thin film transistor (TFT) having a so-called top gate structure may be used.
  • a glass substrate can be used as the transparent substrate 10.
  • the present invention is not limited to this, and various transparent insulating substrates such as a glass substrate, a quartz substrate, and a plastic substrate can be used.
  • a flexible substrate as the transparent substrate 10, it is possible to realize the flexible organic EL display device 100.
  • the term “transparent” means that it is transparent or translucent to at least light having a wavelength included in the visible light band.
  • the first wiring layer 41, the in-contact wiring 42 and the second wiring layer 43, and the contact plug 51 are formed using a conductor material mainly composed of zinc tin oxide (ZTO).
  • ZTO zinc tin oxide
  • the present invention is not limited to this, and a transparent conductive film is obtained using, for example, an indium-containing oxide (Indium Tin Oxide: ITO, Indium Zinc Oxide: IZO, etc.), other inorganic oxide conductor materials, or organic materials. It can also be formed using a conductive material that can be used.
  • the ZTO material can be used as a conductor material, for example, by increasing the amount of Sn (mole) compared to Zn (for example, the molar ratio of Zn: Sn is 1: 2).
  • ITO as a conductor material usually has an In: Sn molar ratio of about 0.9: 0.1
  • IZO as a conductor material usually has an In: Zn molar ratio of 0.9: 0. .1 or so.
  • the interlayer insulating film 40 is formed of an insulating film having a multilayer structure including, for example, an alumina (Al 2 O 3 ) film and a hafnia (HfO 2 ) film, and the interlayer insulating film 50 is made of, for example, a photosensitive resin.
  • a single layer insulating film is used.
  • the interlayer insulating films 40 and 50 function not only as insulating films for insulating the respective layers but also as planarizing films for ensuring the flatness of the respective layers.
  • a transparent semiconductor layer 44 is formed on the interlayer insulating film 40 so as to cover the second wiring layer 43 and the in-contact wiring 42.
  • the transparent semiconductor layer 44 functions as a protective film for reducing process damage received by the second wiring layer 43 and the in-contact wiring 42 located in the lower layer during, for example, an etching process in a manufacturing process described later.
  • a semiconductor material that can have a lower carrier concentration than a wiring made of the above-described conductor material ZTO conductor material, indium-containing oxide conductor material.
  • a transparent semiconductor layer made of a semiconductor material composed of ZTO or an indium-containing oxide is used as an example of the transparent semiconductor layer 44.
  • the partition wall 70 can be formed of an insulating film having a single layer structure made of, for example, a photosensitive resin.
  • a photosensitive resin for example, silicon-based insulators such as SOG, SiO 2 , SiN X , aluminum oxides such as Al 2 O 3 , hafnium oxides such as HfO 2 , and yttrium oxides such as Y 2 O 3 .
  • a transparent insulating multilayer film can be used.
  • the host material of the organic light emitting layer includes polyfluorene, its derivatives and copolymers, polyarylene, its derivatives and copolymers, polyarylene vinylene, its derivatives and copolymers, polyarylamine, Various materials depending on the combination with the hole transport layer, the target wavelength, etc., such as polymer materials such as derivatives and copolymers, and other various low-molecular light emitting materials or fluorescent materials that are fluorescent or phosphorescent The light emitting material can be used.
  • an oxide conductor material such as ZTO or ITO
  • a transparent single layer film made of a metal material such as silver (Ag) or aluminum (Al)
  • a transparent laminated film having a multilayer structure including these can be used.
  • the layer including the metal material is a thin film that transmits light.
  • a laminated film of ZTO / Ag / ZTO is used and the Ag film therein is formed as a thin film capable of transmitting light is taken as an example.
  • the cathode electrode 63 is obtained by using a conductive material such as a metal or an alloy having high conductivity and reflectivity, such as silver (Ag), aluminum (Al), and magnesium (Mg). Can do.
  • a conductive material such as a metal or an alloy having high conductivity and reflectivity, such as silver (Ag), aluminum (Al), and magnesium (Mg).
  • a case where an alloy film of Mg and Ag is used is taken as an example.
  • the passivation film 80 can be formed using a multilayer film such as a SiO 2 film or a SiN x film formed by the CVD method, for example.
  • a multilayer film such as a SiO 2 film or a SiN x film is used will be described as an example.
  • the organic EL display device 100 is a transparent film or a semitransparent film in which all of the layers positioned on the lower surface 100a side that is the light extraction side with respect to the organic film 62 transmit light. Therefore, it is possible to realize a so-called full-opening type organic EL display device 100 in which the entire region of the lower surface 100a that is the light extraction surface is opened.
  • FIGS. 5-1 to 5-10 are process cross-sectional views illustrating a method for manufacturing the display panel 101 in the organic EL display device 100 according to the present embodiment.
  • FIGS. 5-1 to 5-10 show continuous end faces cut along AA ′ shown in FIG.
  • a transparent substrate 10 is prepared, and one main surface (hereinafter referred to as an upper surface) of two main surfaces which are surfaces perpendicular to the thickness direction of the substrate (a direction perpendicular to the substrate).
  • a transparent amorphous ZTO conductive film is formed by depositing ZTO using, for example, a sputtering method, a CVD (Chemical Vapor Deposition) method, or a vacuum evaporation method.
  • the ZTO conductive film is patterned using, for example, a photolithography method (in this specification, the “photolithography method” may include a patterning step such as an etching step).
  • the gate electrodes 11 and 21, the lower electrode 31, the first wiring layer 41, the redundant wiring 41a (see FIG. 3), and the like are formed on the transparent substrate 10 (first wiring forming step).
  • the present invention is not limited to this.
  • the gate electrodes 11 and 21, the lower electrode 31, the first wiring layer 41, and the redundancy are used by using a coating process technique such as a printing technique using an sol-gel method or an inkjet printing technique.
  • the wiring 41a and the like may be formed.
  • alumina Al 2 O 3
  • each electrode and wiring 11, 21, 31, 41, 41a, etc.
  • hafnia HfO 2
  • first interlayer insulating film forming step first interlayer insulating film forming step
  • the interlayer insulating film 40 is patterned by using, for example, a photolithography method, so that a contact hole exposing a part of the first wiring layer 41 is exposed in the interlayer insulating film 40 as shown in FIG. ap1 and ap2 are formed.
  • the present invention is not limited to this, and the interlayer insulating film 40 including the contact holes ap1 and ap2 may be formed using, for example, the coating process technique as described above.
  • the interlayer insulating film 40 formed in this step at least the interlayer insulating film 40 on the gate electrode 11 functions as the gate insulating film 12 of the switching transistor Q1, and at least the interlayer insulating film 40 on the gate electrode 21 is , Functioning as the gate insulating film 22 of the driving transistor Q2, and at least the interlayer insulating film 40 on the lower electrode 31 functions as the capacitive insulating film 32 of the capacitor C1.
  • the contact hole ap2 is a contact hole for forming a part of the contact plug 51 that is electrically connected to the first wiring layer 41 in a later step.
  • a transparent amorphous ZTO conductive film is formed by depositing ZTO on the interlayer insulating film 40 in which the contact holes ap1 and ap2 are formed by using, for example, a sputtering method, a CVD method, or a vacuum evaporation method. Form. At this time, a ZTO conductive film may be formed in the contact hole ap2. Subsequently, the ZTO conductive film is patterned by using, for example, a photolithography method, so that the source electrode 14s, the drain electrode 14d, the drain electrode 24d, and the source are formed on the interlayer insulating film 40 as shown in FIG.
  • the ZTO semiconductor film has a carrier concentration higher than that of the ZTO conductive film constituting the first wiring layer 41, the second wiring layer 43, and the like. A low and transparent semiconductor film can be obtained.
  • each electrode and wiring 14s, 14d, 24d, 24s, 33 are formed on the interlayer insulating film 40. , 42, 43, etc. is formed. At this time, it is preferable to perform over-etching to such an extent that the ZTO semiconductor film in the contact hole ap2 is completely removed.
  • the transparent semiconductor layer 44 between the source electrode 14s and the drain electrode 14d functions as the transparent semiconductor layer 13 that functions as a channel formation layer of the switching transistor Q1, and at least the drain electrode 24d.
  • the transparent semiconductor layer 44 between the source electrode 24s functions as the transparent semiconductor layer 23 that functions as a channel formation layer of the drive transistor Q2.
  • the transparent semiconductor layer 44, the second wiring layer 43, and the in-contact wiring 42 are formed using the same kind of material, the transparent semiconductor layer 44, the second wiring layer 43, etc. It is difficult to obtain a suitable selectivity in etching. Therefore, as in this embodiment, the transparent semiconductor layer 44 after patterning is configured to cover the second wiring layer 43 and the in-contact wiring 42, so that the second wiring layer 43 and the in-contact wiring 42 are formed during etching. Since it is not exposed to the etching atmosphere, the transparent semiconductor layer 44 can be patterned without considering the selection ratio with the second wiring layer 43 and the like.
  • the present invention is not limited to this, and the transparent semiconductor layer 44 may be formed using, for example, the coating process technique as described above. In this case, there is no need to pattern the formed transparent semiconductor layer by etching or the like, so the transparent semiconductor layer 44 does not necessarily have to cover the second wiring layer 43 and the in-contact wiring 42.
  • the transparent semiconductor layer (13, 23, 44, etc.) is formed as described above, next, for example, a photosensitive resist solution is applied on the interlayer insulating film 40 on which the transparent semiconductor layer (13, 23, 44, etc.) is formed.
  • a photosensitive resist solution is applied on the interlayer insulating film 40 on which the transparent semiconductor layer (13, 23, 44, etc.) is formed.
  • an interlayer insulating film 50 having a contact hole ap3 continuous with the contact hole ap2 of the interlayer insulating film 40 and made of a transparent photosensitive resin is provided.
  • the present invention is not limited to this, and the interlayer insulating film 50 provided with the contact hole ap3 may be formed using, for example, the coating process technique as described above.
  • an active matrix substrate 101A as a so-called array substrate is manufactured through the steps described so far.
  • ZTO, Ag, and ZTO are sequentially deposited on the active matrix substrate 101A by using, for example, a sputtering method, a CVD method, or a vacuum evaporation method, so that a transparent ZTO having an electrical contact with the contact plug 51 is obtained.
  • / Ag / ZTO laminated film is formed.
  • the ZTO / Ag / ZTO laminated film is patterned by using, for example, a photolithography method, thereby being electrically connected to the contact plug 51 on the interlayer insulating film 50 as shown in FIG. 5-7.
  • An anode electrode 61 is formed.
  • the present invention is not limited to this, and the anode electrode 61 may be formed using, for example, the coating process technique as described above.
  • a photosensitive resist solution is spin-coated on the active matrix substrate 101A on which the anode electrode 61 is formed, and this is exposed and developed, so that the active matrix substrate 101A is exposed as shown in FIG. 5-8.
  • a partition wall 70 made of a transparent photosensitive resin is formed in a region partitioning each pixel 101a.
  • a shadow mask vapor deposition method represented by a vacuum vapor deposition method
  • a laser thermal transfer method represented by a transfer method
  • a laser redeposition method RIST method, LIPS method
  • the organic film 62 corresponding to the pixel 101a may be formed by sequentially forming a hole injection layer, a hole transport layer, an organic light emitting layer, an electron transport layer, an electron injection layer, and a hole barrier layer.
  • the organic film 62 can be a laminated film of a hole injection layer / organic light emitting layer / electron injection layer from the lower layer, for example.
  • an alloy material having conductivity is formed by depositing an alloy material of Mg and Ag on the entire active matrix substrate 101A on which the organic film 62 and the partition wall 70 are formed by using, for example, a vacuum evaporation method or the like. To do.
  • a shadow mask method to prevent the deposition of an extra alloy film in a region other than the desired region, as shown in FIG. 5-11, at least the cathode electrode is formed over the entire array region of the pixels (101a). 63 is formed.
  • the cathode electrode 63 may be formed using, for example, the coating process technique as described above.
  • SiO 2 and SiN x are formed on the entire upper surface of the active matrix substrate 101A on which the organic light emitting diode D1 composed of the anode electrode 61, the organic film 62, and the cathode electrode 63 partitioned by the partition wall 70 is formed using a CVD method or the like.
  • a passivation film 80 that protects each lower element (Q1, Q2, C1, D1, etc.) and wiring (L G , L D , L P , L1, L2, etc.) is formed.
  • a substrate is attached to the upper surface opposite to the substrate 101A and sealed, or a film is formed by sputtering or CVD to perform sealing.
  • the display panel 101 including the pixel 101a having the layer structure shown in FIG. 4 is manufactured.
  • the substrate opposite to the substrate 101A is a transparent polymer film typified by glass, PET or the like, and an organic film and an inorganic film are alternately laminated in order to increase the barrier property of the film by sputtering or CVD.
  • the sealing film etc. which were done are mentioned.
  • the display panel 101 manufactured as described above is mounted on a housing in which the signal control unit 102, the scan driving unit 103, the data driving unit 104, the capacitive line driving unit 105, the driving signal generation unit 106, and other components are mounted.
  • the organic EL display device 100 according to the present embodiment is manufactured.
  • the organic EL display device 100 As described above, in the organic EL display device 100 according to the present embodiment, all the layers on the lower surface 100a side that is the light extraction side with respect to the organic film 62 are formed of a film that transmits light. A so-called full-opening back-emitting organic EL display device 100 in which all light extraction surfaces are opened can be realized.
  • the arrangement of the light emitting element (organic light emitting diode D1 in the present embodiment) can be freely designed.
  • a large organic EL display device 100 can be realized.
  • each layer constituting the organic EL display device 100 may be formed using a flexible material.
  • the organic EL display device 100 in which the light emitting layer (the organic film 62 in the present embodiment) is formed of an organic material has been described as an example.
  • an inorganic EL display device in which a light emitting layer is formed of an inorganic material can be used.
  • an organic EL display device will be described as an example of the display device according to the second embodiment of the present invention.
  • light from the light emitting element for example, the organic light emitting diode D2 in FIG. 6 is transmitted from both the upper surface (for example, the upper surface 200a in FIG. 6) and the lower surface (for example, the lower surface 100a in FIG. 6).
  • An organic EL display device capable of outputting to the outside is taken as an example.
  • the organic EL display device according to the present embodiment is a so-called dual emission organic EL display device that has both a top emission type (top emission type) and a back emission type.
  • top emission type top emission type
  • the functional configuration of the organic EL display device according to the present embodiment is the same as the schematic functional block configuration of the organic EL display device 100 shown in FIG. However, in this embodiment mode, the pixel 101a in FIG. 1 is replaced with the pixel 201a.
  • the schematic circuit configuration of the pixel 201a is the same as the schematic circuit configuration of the pixel 101a illustrated in FIG. However, in the present embodiment, the organic light emitting diode D1 in FIG. 2 is replaced with the organic light emitting diode D2.
  • the organic EL display device according to the present embodiment has the same configuration as that of the organic EL display device 100 according to the first embodiment of the present invention. 4) is replaced with a cathode electrode 65 formed of a transparent electrode material, and an auxiliary electrode 66 for reducing the resistance value of the cathode of the organic light emitting diode D2 is provided on the cathode electrode 65.
  • the cathode electrode 65 can be formed using an electrode material capable of transmitting visible light, for example, similarly to the anode electrode 61.
  • the electrode material may be, for example, an oxide conductor material such as ZTO or ITO, a transparent single layer film made of a metal material such as silver (Ag) or aluminum (Al), or a multilayer structure including these.
  • a transparent laminated film can be used.
  • the layer including the metal material is a thin semi-transmissive film that transmits light. In this embodiment, a case where Mg and an Ag alloy film are used and a thin film capable of transmitting light will be described as an example.
  • the cathode electrode 65 is formed of a transparent electrode, whereby light is extracted from both the lower surface 100a and the upper surface 200a of the display panel 101. Therefore, it is possible to realize a so-called double-sided light emitting organic EL display device.
  • the auxiliary electrode 66 on the cathode electrode 65 is formed, for example, in a region (for example, above the partition wall 70) partitioning each pixel 201a on the active matrix substrate 101A.
  • this auxiliary electrode material for example, an inorganic oxide conductor material such as ZTO or ITO, a single layer film made of a metal material such as silver (Ag) or aluminum (Al), or a multilayer structure including these The laminated film can be used.
  • the auxiliary electrode 66 when the auxiliary electrode 66 is disposed on each region of each pixel 201a as in the present embodiment, the auxiliary electrode 66 does not necessarily need to be formed using a transparent electrode material, such as Al or Ag. It is also possible to form with a material having high conductivity.
  • the auxiliary electrode 66 is formed using a conductive single layer film made of ZTO.
  • the auxiliary electrode 66 for reducing the resistance value of the cathode in the organic light emitting diode D2
  • the transparent electrode material is used as the material of the auxiliary electrode 66, it is possible to realize a so-called double-sided full opening type organic EL display device in which not only the lower surface 100a but also the entire upper surface 200a is opened.
  • the manufacturing method of the organic EL display device according to the present embodiment is the same as the manufacturing method of the organic EL display device 100 according to the first embodiment of the present invention, and the formation of the cathode electrode 63 shown in FIG.
  • the process becomes a process for forming the transparent cathode electrode 65 and a process for forming the auxiliary electrode 66 on the cathode electrode 65 is added.
  • Other manufacturing steps are the same as those described with reference to FIG. 5A to FIG. 5-10 and FIG. 4 in the first embodiment of the present invention, and thus detailed description thereof is omitted here.
  • the cathode electrode 65 In the formation process of the cathode electrode 65, an alloy thin film of Mg and Ag is deposited on the entire active matrix substrate 101A manufactured using FIGS. 5-1 to 5-9 by using, for example, a vacuum evaporation method. A cathode electrode 65 is formed. At this time, the cathode electrode 65 is formed on the entire desired region by using a shadow mask method.
  • the auxiliary electrode 66 after the cathode electrode 65 is formed as in the above step, a sputtering method using a shadow mask method, a CVD method, a vacuum deposition method or the like is used on at least the cathode electrode 65, for example.
  • a sputtering method using a shadow mask method, a CVD method, a vacuum deposition method or the like is used on at least the cathode electrode 65, for example.
  • an oxide conductive material such as ZTO or ITO or a low resistivity metal such as Ag, Al, or Cu
  • the auxiliary electrode 66 is formed in a region above the partition wall 70 on the upper surface of the cathode electrode 65, for example.
  • the manufactured display panel 101 is transferred to the signal control unit 102, the scan driving unit 103, the data driving unit 104, the capacitive line driving unit 105,
  • the organic EL display device according to the present embodiment is manufactured by mounting the drive signal generation unit 106 and other components on the housing.
  • all of the layers on the upper surface 200a side and the lower surface 100a side that are the light extraction side with respect to the organic film 62 are composed of films that transmit light. Therefore, it is possible to realize a so-called full opening double-sided light emitting organic EL display device in which all light extraction surfaces are opened.
  • the arrangement of the light emitting element (organic light emitting diode D2 in the present embodiment) can be freely designed.
  • a large organic EL display device can be realized.
  • the organic EL display device according to the present embodiment includes the auxiliary electrode 66 for reducing the resistance value of the cathode electrode 65, the driving voltage of the organic light emitting diode D2 can be reduced. The power consumption of the organic EL display device can be reduced.
  • the organic EL display device according to the present embodiment is used for various purposes, for example, as a display attached to a transparent surface such as a window, a glass window, or a glass water tank in a vehicle. Is possible.
  • each layer constituting the organic EL display device 100 may be formed using a flexible material as in the first embodiment of the present invention.
  • this Embodiment can also be set as the inorganic EL display apparatus by which the light emitting layer was formed with the inorganic material like Embodiment 1 of this invention, for example.
  • a top emission type or a back emission type organic material having improved luminance and the like by providing, for example, a reflective film (reflector) on one of the upper and lower layers on one light extraction side.
  • An EL display device can also be realized.
  • FIG. 7 is a block diagram illustrating a schematic configuration of the liquid crystal display device 300.
  • an element substrate for example, an active matrix substrate in FIG. 10
  • a backlight for example, see light source 350 in FIG. 10
  • a liquid crystal element for example, liquid crystal element E31 in FIG. 10
  • An example is a liquid crystal display device 300 having a configuration including (see 301A).
  • the detailed description is abbreviate
  • the configuration of the signal control unit 102, the scan driving unit 103, the data driving unit 104, and the capacitor line driving unit 105 is the same as that of the first embodiment of the present invention.
  • the scanning control signal CONT1, the data control signal CONT2, the capacitive line control signal CONT3, and the video data signal DAT are also generated and output as appropriate signals that are suitable for the driving method of the liquid crystal element.
  • the drive line L P , the drive signal generation unit 106, and the light emission control signal CONT4 can be omitted.
  • the display panel 301 is connected to and the capacitance line L C scan line L G and data line L D.
  • a wiring portion which extends so as to intersect with each other as a main wiring it branched from the main wiring each A wiring connected to the switching transistor Q31 and the storage capacitor C31 (for example, see FIG. 8) in the pixel 301a is a sub wiring.
  • a wiring portion connecting each element is a sub wiring.
  • Other configurations are the same as those of the first embodiment of the present invention, and thus detailed description thereof is omitted here.
  • FIG. 8 is a schematic diagram showing a schematic circuit configuration of the pixel 301a.
  • the pixel 301a includes a switching transistor Q31, a storage capacitor C31, and a liquid crystal element E31.
  • the switching transistor Q31 is TFT, for example n-type, its source S is connected to a sub-wiring branched from the main wiring of the data line L D at, for example, a node N34, the drain D is connected to the wiring L31 including node N31.
  • the gate G of the switching transistor Q31 is connected to a sub-wiring branched from the main wiring of the scanning line L G at, for example, a node N33. Therefore, the switching transistor Q31, either by conduction between the data line L D and the node N31 according to a voltage level Vg of the scanning signal (scanning control voltage), or blocking.
  • one terminal of the storage capacitor C31 is connected to the wiring L31 via a wiring portion branched at the node N31 (also included in the wiring L31).
  • the other terminal of the storage capacitor C31 is connected to a sub-wiring that branches from the main wiring of the capacitance line L C at, for example, a node N35.
  • the capacitance line L C is given capacitance line drive signal outputted from the capacitance-line driving unit 105.
  • the voltage level Vc (capacitor line drive voltage) of the capacitor line drive signal can be set to the ground potential, for example.
  • it is connected to a GND (Vcom) terminal which is the same common electrode as the liquid crystal element Cpx (E31).
  • the capacitance line L C can be a ground line.
  • the capacitor line driving unit 105 can be omitted.
  • one electrode (for example, pixel electrode 311 in FIG. 10) of the liquid crystal element E31 is also connected to the wiring L31.
  • the other electrode of the liquid crystal element E31 is a common electrode (for example, the common electrode 313 in FIG. 10). Therefore, the liquid crystal element E31 functions as a so-called liquid crystal capacitor Cpx on the circuit.
  • a common voltage Vcom is applied to the common electrode 313 as shown in FIG. From the above connection relationship, the storage capacitor C31 and the liquid crystal element E31 function as a load capacitor connected in parallel to the output terminal of the switching transistor Q31.
  • the common voltage Vcom can be set to the ground potential GND, for example.
  • the switching transistor Q31 is turned on, the pixel electrode 311 of the liquid crystal element E31 via the switching transistor Q31 Charges are injected into (see, for example, FIG. 10).
  • the potential of the pixel electrode 311 becomes the voltage level Vd of the data signal, and a potential difference (Vd ⁇ Vcom) occurs between the pixel electrode 311 and the common electrode 313 (see, for example, FIG. 10), and the molecular arrangement of the liquid crystal element E31 changes.
  • the storage capacitor C31 is then the voltage level Vg from after the voltage level Vg of the scanning line L G becomes a switching transistor Q31 is completely turned off at the low level, the switching transistor Q31 becomes high level It functions to maintain the potential of the pixel electrode 311 until it is turned on and the next data signal is input. That is, the storage capacitor C31 holds a predetermined period, the data signal S D inputted to the data line L D.
  • inversion driving A method for example, the potential of the capacitor line drive signal input to the polarity and the capacitor line L C of the data signal input to the data line L D is inverted every predetermined period, so-called inversion driving A method may be adopted.
  • inversion driving method there are a dot inversion driving method and a line inversion driving method, and any inversion driving method can be adopted.
  • FIG. 9 is a schematic plan view for explaining a layout structure of an active matrix substrate 301A (for example, see FIG. 10) in the pixel 301a.
  • FIG. 10 is a schematic cross-sectional view for explaining the layer structure of the pixel 301a.
  • the configuration of the transparent substrate 10, the interlayer insulating films 40 and 50, the counter substrate 302 ⁇ / b> A, and the like is omitted for simplification of description.
  • FIG. 10 shows a schematic layer structure of the pixel 301a corresponding to the continuous end surface cut along B-B ′ in FIG. 9.
  • the scanning line L G , the data line L D , the capacitor line L C, and the wiring L 31 are, for example, the first wiring layer 41, the in-contact wiring 42, the second wiring layer 43 and the like, respectively. At least a part of the contact plug 51 is formed.
  • the storage capacitor C31 has a lower electrode 35 which is a part of the first wiring layer 41 that constitutes the wiring L31, a capacitive insulating film 36 which is a part of the interlayer insulating film 40, first forming the capacitor line L C And an upper electrode 37 which is a part of the two wiring layer 43.
  • each of the nodes N31 and N33 to N35 shown in FIG. 8 can be defined at each position shown in FIG. 9, for example.
  • polarizing plates 330 and 340 for sandwiching the active matrix substrate 301A and the counter substrate 302A are provided outside the active matrix substrate 301A and the counter substrate 302A.
  • the light source 350 is disposed, for example, under the active matrix substrate 301A. Therefore, the light from the light source 350 is externally transmitted from the upper surface 300a that is the light extraction surface of the display panel 301 through the polarizing plate 330, the active matrix substrate 301A, the liquid crystal element E31, the color filter 64, the counter substrate 302A, and the polarizing plate 340. Is output.
  • the light emission direction (light extraction direction) is indicated by a white arrow.
  • the first wiring layer 41, the interlayer insulating film 40, the transparent semiconductor layer 44, and the second wiring layer 43 can be formed using the same material as in the first embodiment of the present invention. Therefore, the switching transistor Q31 and the storage capacitor C31 can also be formed using the same material as described above. Further, the transparent substrate 10, the contact wiring 42, the contact plug 51, and the interlayer insulating film 50 can also be formed using the same material as in the first embodiment of the present invention.
  • the color filter 64 is formed using various filter materials such as a photosensitive resin mixed with a predetermined pigment so as to transmit a wavelength in an appropriate band according to each of the R, G, and B pixels 301a. Is possible. In this embodiment, a case where a transparent photosensitive resin in which a predetermined pigment is mixed according to each pixel 301a is used as an example.
  • an oxide conductor material such as ZTO or ITO can be used for the pixel electrode 311.
  • a case where a transparent conductive film of ZTO is used will be described as an example.
  • an oxide conductor material such as ZTO or ITO can be used as in the pixel electrode 311.
  • a case where a transparent conductive film of ZTO is used will be described as an example.
  • the light shielding film 321 can be formed using a metal film such as chromium (Cr) or a photosensitive resist film such as a black resist in which a light shielding dispersion pigment represented by carbon black is dispersed.
  • a metal film such as chromium (Cr) or a photosensitive resist film such as a black resist in which a light shielding dispersion pigment represented by carbon black is dispersed.
  • Cr chromium
  • a photosensitive resist film such as a black resist in which a light shielding dispersion pigment represented by carbon black is dispersed.
  • the counter substrate 302A is made of a transparent substrate 320, for example.
  • a transparent substrate 320 various transparent insulating substrates such as a glass substrate, a quartz substrate, and a plastic substrate can be used. Note that a flexible substrate may be used as the transparent substrate 320.
  • the switching transistor Q31 and the storage capacitor C31 are included by using the same steps as those described with reference to FIGS. 5-1 to 5-6 in the first embodiment of the present invention.
  • An active matrix substrate 301A is manufactured.
  • a polyimide solution is spin-coated on the active matrix substrate 301A on which the pixel electrode 311 is formed, and this is dried and solidified. Then, the polyimide film is rubbed by using a rubbing method, for example. As shown in FIG. 2, an alignment film 314 covering the pixel electrode 311 is formed on the active matrix substrate 301A.
  • the alignment film 314 may be formed using the coating process technique as described above, and may be processed by a rubbing method or the like.
  • a polyimide solution is spin-coated on the counter substrate 302A on which the common electrode 313 is formed, dried and solidified, and then rubbed against the polyimide film using, for example, a rubbing method.
  • an alignment film 315 is formed.
  • the alignment film 315 may be formed using the coating process technique as described above, and may be processed by a rubbing method or the like.
  • a photosensitive resist solution is spin-coated on the counter substrate 302A on which the dielectric protrusions 316 are formed, and this is exposed and developed, so that the counter substrate 302A is exposed as shown in FIG. 12-6.
  • a spacer 317 made of a photosensitive resin is formed in at least a part of a region partitioning each pixel 301a.
  • the present invention is not limited to this, and the spacer 317 may be formed using, for example, the coating process technique as described above.
  • a space in which the liquid crystal layer 312 is sealed may be secured by using a method in which spherical spacers are dispersed.
  • the degree of freedom in arrangement of the liquid crystal element E31 and the light source 350 is improved, and thus the liquid crystal display device 300 having a high degree of design freedom can be realized.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

　アクティブマトリクス基板（１０１Ａ）は、透明基板（１０）と、透明基板上に形成された透明な配線（ＬＧ，ＬＤ，ＬＰ，Ｌ１，Ｌ２等）と、透明な配線の少なくとも一部を覆う透明半導体層（４４）と、配線および透明半導体層（４４）の少なくとも一部を覆う透明な絶縁膜（４０、５０）を備える。配線は、行列方向において相互に交差するように延伸する主配線（４１の一部等）と、この主配線から分岐して各画素（１０１ａ）における素子に接続する副配線（４１の一部，４２，４３等）を含み、これらの配線は、例えばＺＴＯやＩＴＯなどの導電体材料を用いて形成される。

Description

アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
　本発明は、アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法に関し、トランジスタ素子、特に薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）素子を含むアクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法に関する。
　近年、低消費電力化、低駆動電圧化および省スペース化などが可能であることから、液晶ディスプレイ（Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ：ＬＣＤ）装置や有機ＥＬ（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイ装置などに代表されるフラットパネルディスプレイ（Ｆｌａｔ　Ｐａｎｅｌ　Ｄｉｓｐｌａｙ：ＦＰＤ）装置の開発が盛んに行なわれている。
　ＦＰＤ装置において、例えば液晶ディスプレイ装置や有機ＥＬディスプレイ装置などの駆動方式には、大きく分けてスタティック駆動方式とダイナミック駆動方式とがあるが、その中でもダイナミック駆動方式に分類されるアクティブマトリクス駆動方式は、画素間のクロストークを低減し、より明瞭な映像再生が可能なことから注目されている。
　アクティブマトリクス駆動方式を実現する際には、一般的に、１つ以上のスイッチング素子や容量素子などを画素ごとに備えた、いわゆるアレイ基板と称される回路基板が用いられる。本説明では、これをアクティブマトリクス基板と呼ぶ。
　例えば液晶ディスプレイ装置の場合、アクティブマトリクス基板と対向基板との間に液晶素子が設けられる。ここで、装置内の光源より発した光は、アクティブマトリクス基板と液晶素子と対向基板とを介して視認されることになるが、この際、液晶素子に適宜電圧を与えてこれの分子配列を制御することで映像としての色調、階調などが表現される。
　また、例えば有機ＥＬディスプレイ装置の場合、アクティブマトリクス基板の主面における一方の面側に画素ごとの有機発光ダイオードが設けられる。ここで、有機発光ダイオードからの光は、アクティブマトリクス基板を介して（裏面発光型／ボトムエミッションタイプ）、または、アクティブマトリクス基板を介さずに（上面発光型／トップエミッションタイプ）視認されることになるが、この際、有機発光ダイオードに流れる電流量を制御することで映像としての色調、階調が表現される。
　以上のような構成から、アクティブマトリクス基板は、液晶ディスプレイ装置や有機ＥＬディスプレイ装置などのＦＰＤにおけるパネル部分の厚さを決定する重要なファクタとなっている。そこで、このアクティブマトリクス基板におけるスイッチング素子には、パネル部分の薄型化を意識して、通常、トランジスタ素子、特にＴＦＴ素子などの薄膜素子が用いられる。
　このような中、電極材料や半導体材料や絶縁膜材料などの開発により、透明なＴＦＴを形成することが可能となってきた（例えば以下に示す非特許文献１参照）。
神谷利夫ら、"アモルファス酸化物半導体の設計と高性能フレキシブル薄膜トランジスタの室温形成"、第１９回先端技術大賞応募論文、［online］、［２００８年４月９日検索］、インターネット＜URL:http://www.fbi-award.jp/sentan/jusyou/2005/toko_canon.pdf＞
　ここで、液晶ディスプレイ装置や有機ＥＬディスプレイ装置などの性能を決める一つのファクタとして、アクティブマトリクス基板の開口率が存在する。この開口率は、より高密度化や高いコントラスト比および輝度などを実現するための重要なファクタであり、開口率が大きければ大きいほど、高集積化や高コントラスト比や高輝度などを実現することが可能となる。
　しかしながら、上記従来の技術では、アクティブマトリクス基板におけるトランジスタ素子の透明化は可能なものの、配線部分の透明化を実現するには至っていない。配線には、液晶ディスプレイ装置や有機ＥＬディスプレイ装置などの消費電力や駆動電圧の低減を実現するためにある程度大きな断面積が要求される。このため、配線部分が透明でないことは、従来のアクティブマトリクス基板における開口率の向上に制限を与えていた。
　そこで本発明は、上記の問題に鑑みてなされたものであり、開口率を向上することができるアクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法を提供することを目的とする。
　かかる目的を達成するために、本発明によれば、
［１］　複数のトランジスタ素子を備えたアクティブマトリクス基板であって、
　可視光を透過させることが可能な基板と、前記基板上に形成され、可視光を透過させることが可能な配線と、前記基板の厚み方向からみて前記配線の少なくとも一部と重なり、かつ可視光を透過させることが可能な半導体層と、前記配線および半導体層の少なくとも一部を覆い、可視光を透過させることが可能な絶縁膜と、を備える、アクティブマトリクス基板。
［２］　前記配線は、主配線と、該主配線から分岐されてなり、該主配線と前記トランジスタ素子とを接続する副配線と、を含む、前記［１］記載のアクティブマトリクス基板。
［３］　前記配線は、無機酸化物導電体材料よりなる、前記［１］または［２］記載のアクティブマトリクス基板。
［４］　前記半導体層は、無機酸化物半導体材料よりなる、前記［１］～［３］のいずれか一つに記載のアクティブマトリクス基板。
［５］　前記配線は、亜鉛錫酸化物またはインジウム含有酸化物から構成される導電体材料よりなり、前記半導体層は、前記配線よりもキャリア濃度が低く、亜鉛錫酸化物またはインジウム含有酸化物から構成される半導体材料よりなる、前記［１］～［４］のいずれか一つに記載のアクティブマトリクス基板。
［６］　前記配線の一部が、前記トランジスタ素子における電極として機能している、前記［１］～［５］のいずれか一つに記載のアクティブマトリクス基板。
［７］　前記配線の一部が、前記トランジスタ素子におけるゲート電極、ソース電極およびドレイン電極として機能し、前記絶縁膜の一部が、前記トランジスタ素子におけるゲート絶縁膜として機能する、前記［１］～［６］のいずれか一つに記載のアクティブマトリクス基板。
［８］　第１および第２トランジスタならびにキャパシタを備え、前記配線は、１つ以上の走査線の少なくとも一部と、１つ以上のデータ線の少なくとも一部と、１つ以上の駆動線の少なくとも一部と、を構成し、前記第１トランジスタは、制御端子が前記走査線に接続され、入力端子が前記データ線に接続されており、前記第２トランジスタは、制御端子が前記第１トランジスタの出力端子に接続され、入力端子が前記駆動線に接続されており、前記キャパシタは、一方の電極が前記駆動線に接続され、他方の端子が前記第２トランジスタの制御端子に接続されている、前記［１］～［７］のいずれか一つに記載のアクティブマトリクス基板。
［９］　第１トランジスタおよびキャパシタを備え、前記配線は、１つ以上の走査線の少なくとも一部と、１つ以上のデータ線の少なくとも一部と、１つ以上の容量線の少なくとも一部と、を構成し、前記第１トランジスタは、制御端子が前記走査線に接続され、入力端子が前記データ線に接続されており、前記キャパシタは、一方の端子が前記トランジスタの出力端子に接続されている、前記［１］～［７］のいずれか一つに記載のアクティブマトリクス基板。
［１０］　前記［１］～［８］のいずれか一つに記載のアクティブマトリクス基板と、前記アクティブマトリクス基板上に形成され、可視光を透過することが可能な第１電極と、前記第１電極上に形成された有機膜と、前記有機膜上に形成された第２電極と、を備える、ディスプレイパネル。
［１１］　前記第２電極は、可視光を透過することが可能である、前記［１０］記載のディスプレイパネル。
［１２］　前記第２電極に電気的に接続された補助電極を備える、前記［１１］記載のディスプレイパネル。
［１３］　前記補助電極が、可視光を透過することが可能である、前記［１２］記載のディスプレイパネル。
［１４］　前記有機膜に対して上層および下層のいずれか一方又は双方に形成されたフィルタ膜を備える、前記［１０］～［１３］のいずれか一つに記載のディスプレイパネル。
［１５］　前記［１］～［７］および［９］のいずれか一つに記載のアクティブマトリクス基板と、可視光を透過することが可能な対向基板と、液晶層と、該液晶層をサンドウィッチする２つの配向膜と、前記液晶層と前記２つの配向膜とよりなる積層体をサンドウィッチする画素電極および共通電極と、を含む液晶素子と、を備え、前記画素電極および共通電極は、可視光を透過することが可能であり、前記画素電極は、前記アクティブマトリクス基板における前記配線と電気的に接続され、前記液晶素子は、前記アクティブマトリクス基板と前記対向基板とでサンドウィッチされている、ディスプレイパネル。
［１６］　前記アクティブマトリクス基板と前記液晶素子と前記対向基板とよりなる積層体をサンドウィッチする２つの偏光板を備える、前記［１５］記載のディスプレイパネル。
［１７］　前記共通電極上に形成された遮光膜と、少なくとも前記共通電極上に形成され、所定帯域の波長を透過させるフィルタ膜と、を備える、前記［１５］または［１６］記載のディスプレイパネル。
［１８］　前記［１０］～［１７］のいずれか一つに記載のディスプレイパネルを備える、表示装置。
［１９］　可視光を透過させることが可能な基板上に、トランジスタ素子を構成する電極を一部に含み、可視光を透過させることが可能な第１配線を形成する第１配線形成工程と、前記基板上に、前記第１配線の少なくとも一部を覆い、前記トランジスタ素子を構成する絶縁膜を一部に含み、可視光を透過させることが可能な第１絶縁膜を形成する第１絶縁膜形成工程と、前記第１絶縁膜上に、前記トランジスタ素子を構成する電極を一部に含み、可視光を透過させることが可能な第２配線を形成する第２配線形成工程と、前記第１絶縁膜上に、前記第２配線の少なくとも一部を覆い、可視光を透過させることが可能な半導体層を形成する半導体層形成工程と、前記第１絶縁膜上に、前記半導体層および前記第２配線の少なくとも一部を覆い、可視光を透過させることが可能な第２絶縁膜を形成する第２絶縁膜形成工程と、を含む、アクティブマトリクス基板の製造方法。
［２０］　前記第２配線を、無機酸化物導電体材料を用いて形成する、前記［１９］記載のアクティブマトリクス基板の製造方法。
［２１］　前記半導体層を、無機酸化物半導体材料を用いて形成する、前記［１９］または［２０］記載のアクティブマトリクス基板の製造方法。
［２２］　前記第２配線を、亜鉛錫酸化物またはインジウム含有酸化物から構成される導電体材料を用いて形成し、前記半導体層を、前記配線よりもキャリア濃度を低くすることのできる亜鉛錫酸化物またはインジウム含有酸化物から構成される半導体材料を用いて形成する、前記［１９］～［２１］のいずれか一つに記載のアクティブマトリクス基板の製造方法。
［２３］　前記半導体層形成工程においては、前記第１絶縁膜上に前記第２配線を覆う半導体膜を形成し、該半導体膜を前記第２配線が露出しないようにエッチングすることで、前記半導体層を形成する、前記［１９］～［２２］のいずれか一つに記載のアクティブマトリクス基板の製造方法。
［２４］　前記第１配線形成工程、前記第１絶縁膜形成工程、前記第２配線形成工程、前記半導体層形成工程および前記第２絶縁膜形成工程のうち少なくとも一つの工程においては、印刷法またはインクジェットプリンティング法を用いて、前記第１配線、前記第１絶縁膜、前記第２配線、前記半導体層または前記第２絶縁膜を形成する、前記［１９］～［２３］のいずれか一つに記載のアクティブマトリクス基板の製造方法。
が提供される。
　本発明によれば、アクティブマトリクス基板における配線が可視光に対して透明であるため、アクティブマトリクス基板の開口率を大幅に向上させることが可能となる。また、同様の理由により、本発明によれば、開口率が大幅に向上されたアクティブマトリクス基板を製造することが可能となる。さらに、このような本発明によるアクティブマトリクス基板を用いることで、開口率が大幅に向上されたディスプレイパネルおよび表示装置を実現することが可能となる。
図１は、本発明の実施の形態１による有機ＥＬディスプレイ装置の概略的な構成を示すブロック図である。 図２は、本発明の実施の形態１による各画素の概略的な回路構成を示す模式図である。 図３は、本発明の実施の形態１による各画素におけるアクティブマトリクス基板のレイアウト構造を説明するための概略的な平面図である。 図４は、本発明の実施の形態１による各画素における層構造を説明するための概略的な断面図である。 図５－１は、本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その１）。 図５－２は、本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その２）。 図５－３は、本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その３）。 図５－４は、本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その４）。 図５－５は、本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その５）。 図５－６は、本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その６）。 図５－７は、本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その７）。 図５－８は、本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その８）。 図５－９は、本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その９）。 図５－１０は、本発明の実施の形態１による有機ＥＬディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その１０）。 図６は、本発明の実施の形態２による各画素における層構造を説明するための概略的な断面図である。 図７は、本発明の実施の形態３による液晶ディスプレイ装置の概略的な構成を示すブロック図である。 図８は、本発明の実施の形態３による各画素の概略的な回路構成を示す模式図である。 図９は、本発明の実施の形態３による各画素におけるアクティブマトリクス基板のレイアウト構造を説明するための概略的な平面図である。 図１０は、本発明の実施の形態３による各画素における層構造を説明するための概略的な断面図である。 図１１－１は、本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その１）。 図１１－２は、本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その２）。 図１２－１は、本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その３）。 図１２－２は、本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その４）。 図１２－３は、本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その５）。 図１２－４は、本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その６）。 図１２－５は、本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その７）。 図１２－６は、本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その８）。 図１３は、本発明の実施の形態３による液晶ディスプレイ装置におけるディスプレイパネルの製造方法を示すプロセス断面図である（その９）。
　以下、本発明を実施するための最良の形態を図面を参照して詳細に説明する。なお、以下の実施の形態により本発明が限定されるものではない。また、以下の説明において、各図は本発明の内容を理解でき得る程度に形状、大きさ、および位置関係を概略的に示してあるに過ぎず、従って、本発明は各図で例示された形状、大きさ、および位置関係のみに限定されるものではない。さらに、各図では、構成の明瞭化のため、断面におけるハッチングの一部が省略されている。さらにまた、後述において例示する数値は、本発明の好適な例に過ぎず、従って、本発明は例示された数値に限定されるものではない。
　＜実施の形態１＞
　まず、本発明の実施の形態１による表示装置として、有機ＥＬディスプレイ装置１００を例に挙げて説明する。図１は、有機ＥＬディスプレイ装置１００の概略構成を示すブロック図である。なお、本実施の形態では、発光素子（例えば図４における有機発光ダイオードＤ１）からの光を素子基板（例えば図４におけるアクティブマトリクス基板１０１Ａ）を介してこれの下面（例えば図４における下面１００ａ）から外部へ出力することが可能な、いわゆる裏面発光型（ボトムエミッションタイプ）の有機ＥＬディスプレイ装置１００を例に挙げる。
　（全体構成）
　図１に示すように、有機ＥＬディスプレイ装置１００は、２次元マトリクス状に配列された画素（ＰＸ）１０１ａを含むディスプレイパネル１０１と、これに接続された走査駆動部１０３、データ駆動部１０４、容量線駆動部１０５および駆動信号生成部１０６と、各部を制御するための信号制御部１０２と、を備える。なお、ディスプレイパネル１０１は、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の三原色それぞれについての画素１０１ａを備える。
　ここで、ディスプレイパネル１０１は、走査駆動部１０３に接続され、それぞれ走査信号を伝達する走査線ＬＧ１、ＬＧ２、・・・、ＬＧｎ（以下、任意の走査線をＬＧとする）と、データ駆動部１０４に接続され、それぞれデータ信号を伝達するデータ線ＬＤ１、ＬＤ２、ＬＤ３、・・・、ＬＤｍ（以下、任意のデータ線をＬＤとする）と、容量線駆動部１０５に接続され、それぞれ容量線駆動信号を伝達する容量線ＬＣ１、ＬＣ２、ＬＣ３、・・・、ＬＣｍ（以下、任意の容量線をＬＣとする）と、駆動信号生成部１０６に接続され、それぞれ駆動信号を伝達する駆動線ＬＰ１、ＬＰ２、ＬＰ３、・・・、ＬＰｍ（以下、任意の駆動線をＬＰとする）と、を含む。
　各走査線ＬＧ１～ＬＧｎは図面中略行方向に延伸しており、各データ線ＬＤ１～ＬＤｍは図面中略列方向に延伸している。したがって、走査線ＬＧ１～ＬＧｎとデータ線ＬＤ１～ＬＤｍとは、２次元マトリクス状に交差する。各画素１０１ａは、この２次元マトリクスにおける交差部分にそれぞれ配置され、対応する走査線ＬＧおよびデータ線ＬＤに接続される。また、各容量線ＬＣ１～ＬＣｍはデータ線ＬＤ１～ＬＤｍと略平行に延伸しており、各交差部分に配置された画素１０１ａに接続される。同様に、各駆動線ＬＰ１～ＬＰｍは、データ線ＬＤ１～ＬＤｍと略平行に延伸しており、各交差部分に配置された画素１０１ａに接続される。本実施の形態では、走査線ＬＧとデータ線ＬＤと容量線ＬＣと駆動線ＬＰとのそれぞれにおいて、相互に交差するように行列方向に延伸する配線部分を主配線とし、この主配線から分岐して各画素１０１ａにおけるスイッチングトランジスタＱ１や駆動トランジスタＱ２やキャパシタＣ１（例えば図２参照）等の素子に接続する配線部分を副配線とする。また、各素子間を接続する配線（Ｌ１，Ｌ２等）を副配線とする。
　信号制御部１０２は、外部から入力されたビデオ信号Ｒ，Ｇ，Ｂおよびその表示を制御するための入力制御信号（データイネーブル信号ＤＥ，水平同期信号Ｈｓｙｎｃ，垂直同期信号Ｖｓｙｎｃ，メインクロックＭＣＬＫなど）に基づき、映像再生を制御するための走査制御信号ＣＯＮＴ１、データ制御信号ＣＯＮＴ２、容量線制御信号ＣＯＮＴ３、発光制御信号ＣＯＮＴ４およびビデオデータ信号ＤＡＴ等を生成する。
　生成された走査制御信号ＣＯＮＴ１は、走査駆動部１０３に入力される。走査制御信号ＣＯＮＴ１は、後述するゲートオン電圧Ｖｏｎの出力開始を指示する垂直同期開始信号やゲートオン電圧Ｖｏｎの出力タイミングを制御するゲートクロック信号やゲートオン電圧Ｖｏｎの出力期間を制御する出力イネーブル信号などを含む。また、走査駆動部１０３には、各画素１０１ａに含まれるスイッチングトランジスタＱ１（図２参照）をオン・オフさせるためのゲートオン電圧Ｖｏｎおよびゲートオフ電圧Ｖｏｆｆも入力される。走査駆動部１０３は、走査制御信号ＣＯＮＴ１に従ってゲートオン電圧Ｖｏｎおよびゲートオフ電圧Ｖｏｆｆから走査信号を生成し、これを走査線ＬＧに入力する。
　また、データ制御信号ＣＯＮＴ２およびビデオデータ信号ＤＡＴは、データ駆動部１０４に入力される。データ制御信号ＣＯＮＴ２は、ビデオデータ信号ＤＡＴの入力開始を指示する水平同期開始信号やデータ線ＬＤにデータ信号を入力するためのロード信号などを含む。データ駆動部１０４は、データ制御信号ＣＯＮＴ２に従って、受信したビデオデータ信号ＤＡＴをラッチさせた後、適宜、ビデオデータ信号ＤＡＴに対応したデータ信号を生成して、これをデータ線ＬＤに入力する。
　また、容量線制御信号ＣＯＮＴ３は、容量線駆動部１０５に入力される。容量線制御信号ＣＯＮＴ３は、容量線ＬＣ駆動用の容量線駆動信号を生成するための信号である。容量線駆動部１０５は、容量線制御信号ＣＯＮＴ３に従って容量線ＬＣを駆動するための容量線駆動信号を生成し、これを容量線ＬＣに入力する。
　また、発光制御信号ＣＯＮＴ４は、駆動信号生成部１０６に入力される。発光制御信号ＣＯＮＴ４は、有機発光ダイオードＤ１（図２参照）駆動用の駆動信号を生成するための信号である。駆動信号生成部１０６は、発光制御信号ＣＯＮＴ４に従って有機発光ダイオードＤ１を発光させるか、または非発光とするための駆動信号を生成し、これを駆動線ＬＰに入力する。
　なお、駆動信号は、後述する有機発光ダイオードＤ１のアノードに入力される。また、有機発光ダイオードＤ１のカソードには共通電圧Ｖｃｏｍが入力される（図２参照）。そこで、本実施の形態では、有機発光ダイオードＤ１を発光させる期間の駆動信号の電圧レベルを共通電圧Ｖｃｏｍの電圧レベルよりも高くし、それ以外の期間における駆動信号の電圧レベルを共通電圧Ｖｃｏｍと同じかそれよりも低くすることで、有機発光ダイオードＤ１の発光／非発光を制御する。ここで、共通電圧Ｖｃｏｍは、例えば接地電位とすることができる。また、駆動線ＬＰの代りに電源線を用いてもよい。この場合、駆動信号生成部１０６は省略され、電源線に電源電圧が印加される。
　（画素構成）
　次に、図２を用いて各画素１０１ａの概略構成およびその動作を説明する。なお、以下の説明は、Ｒ，Ｇ，Ｂのうち何れの画素１０１ａについても同様である。
　図２は、画素１０１ａの概略回路構成を示す模式図である。図２に示すように、画素１０１ａは、スイッチングトランジスタＱ１と、駆動トランジスタＱ２と、キャパシタＣ１と、有機発光ダイオードＤ１と、を含む。
　スイッチングトランジスタＱ１は例えばｎ型のＴＦＴであり、そのソースＳは例えばノードＮ４においてデータ線ＬＤの主配線から分岐する副配線に接続され、ドレインＤはノードＮ１を含む配線Ｌ１を介して駆動トランジスタＱ２のゲートＧに接続される。また、スイッチングトランジスタＱ１のゲートＧは、例えばノードＮ３において走査線ＬＧの主配線から分岐する副配線に接続される。したがって、スイッチングトランジスタＱ１は、走査信号の電圧レベルＶｇ（走査制御電圧）に従ってデータ線ＬＤおよびノードＮ１間を導通させるか、または遮断する。
　配線Ｌ１には、例えばノードＮ１において分岐する配線部分（これも配線Ｌ１に含む）を介してキャパシタＣ１の一方の端子が接続される。キャパシタＣ１の他方の端子は、例えばノードＮ５において容量線ＬＣの主配線から分岐する副配線に接続される。容量線ＬＣには、上述した容量線駆動部１０５から容量線駆動信号が与えられる。この容量線駆動信号の電圧レベルＶｃ（容量線駆動電圧）は、例えば接地電位とすることができる。言い換えれば、容量線ＬＣは、接地線とすることができる。この場合、容量線駆動部１０５を省略することができる。
　ここで、走査線ＬＧに入力された走査信号の電圧レベルＶｇ（走査制御電圧）がハイレベルになると、スイッチングトランジスタＱ１がオン状態となり、当該スイッチングトランジスタＱ１を介して駆動トランジスタＱ２のゲートＧにデータ信号の電圧レベルＶｄ（データ駆動電圧）に応じた電荷が注入される。この結果、駆動トランジスタＱ２がオン状態となり、ノードＮ３および有機発光ダイオードＤ１間が導通する。
　ここで、キャパシタＣ１は、走査線ＬＧの電圧レベルＶｇがローレベルとなってスイッチングトランジスタＱ１が完全にオフ状態となった後から次に電圧レベルＶｇがハイレベルになってスイッチングトランジスタＱ１がオン状態となると共に次のデータ信号が入力されるまでの間、駆動トランジスタＱ２におけるゲートＧの電位を維持する働きをする。すなわち、キャパシタＣ１は、所定の期間、データ線ＬＤに入力されたデータを保持する。
　駆動トランジスタＱ２は例えばｎ型のＴＦＴであり、そのドレインＤは例えばノードＮ６において駆動線ＬＰの主配線から分岐する副配線に接続され、ソースＳはノードＮ２を介して有機発光ダイオードＤ１のアノードに接続される。なお、有機発光ダイオードＤ１のカソードには、共通電圧Ｖｃｏｍ（例えば接地電位ＧＮＤ）が印加される。したがって、駆動トランジスタＱ２がオン状態となり、アノードに電源電圧ＶＤＤが印加されると、有機発光ダイオードＤ１に電流Ｉが流れるため、有機発光ダイオードＤ１が電流Ｉの電流量に応じた輝度で発光する。一方、駆動トランジスタＱ２がオフ状態の際には有機発光ダイオードＤ１には電流が流れないため、発光は生じない。
　次に、図３および図４を用いて、各画素１０１ａのレイアウト構造および層構造を詳細に説明する。図３は、画素１０１ａにおけるアクティブマトリクス基板１０１Ａ（例えば図４参照）のレイアウト構造を説明するための概略的な平面図である。また、図４は、画素１０１ａの層構造を説明するための概略的な断面図である。なお、図３では、説明の簡略化のため、透明基板１０、層間絶縁膜４０および５０などの構成（例えば図４参照）を省略する。また、図４は、図３のＡ－Ａ’での切断端面を連続的に示した画素１０１ａの概略的な層構造である。さらに、以下の説明では、説明の明確化のため、同一レイヤにおける同種の膜に同一の符号を付す。
　図３または図４に示すように、画素１０１ａは、アレイ基板としてのアクティブマトリクス基板１０１Ａ（例えば図４参照）と、アクティブマトリクス基板１０１Ａ上の有機発光ダイオードＤ１（例えば図４参照）と、を備える。アクティブマトリクス基板１０１Ａは、例えば、走査線ＬＧと、データ線ＬＤと、容量線ＬＣと、駆動線ＬＰと、配線Ｌ１およびＬ２と、スイッチングトランジスタＱ１と、駆動トランジスタＱ２と、キャパシタＣ１と、を含む。有機発光ダイオードＤ１は、アノード電極６１およびカソード電極６３にサンドウィッチされた有機膜６２を含み、例えば配線Ｌ２を介して駆動トランジスタＱ２のソース電極２４ｓに接続される。なお、有機発光ダイオードＤ１に対して光の取り出し側にカラーフィルタを設けてもよい。なお、図４において、発光方向（光の取り出し方向）を白抜き矢印で示してある。
　走査線ＬＧは、例えば、透明基板１０上の第１配線レイヤ４１から構成される（例えば図３参照）。データ線ＬＤ、容量線ＬＣおよび駆動線ＬＰは、それぞれ例えば、透明基板１０上の第１配線レイヤ４１および層間絶縁膜４０上の第２配線レイヤ４３と、層間絶縁膜４０に形成されたコンタクト内のコンタクト内配線４２と、隣接する画素１０１ａ間における第１配線レイヤ４１を接続するためのコンタクト内配線４２および第２配線レイヤ４３よりなる立体配線ＲＣと、から構成される。配線Ｌ１およびＬ２は、それぞれ例えば、透明基板１０上の第１配線レイヤ４１および層間絶縁膜４０上の第２配線レイヤ４３と、層間絶縁膜４０に形成されたコンタクトホール内のコンタクト内配線４２と、から構成される。また、配線Ｌ２には、例えば、駆動トランジスタＱ２のソース電極２４ｓに接続された第１配線レイヤ４１を有機発光ダイオードＤ１のアノード電極６１へ電気的に接続するためのコンタクトプラグ５１も含まれる。さらに、図２に示す各ノードＮ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５およびＮ６は、それぞれ例えば図３に示す各位置に定義することができる。
　第１配線レイヤ４１において、略行方向または略列方向に延伸する部分は、それぞれ走査線ＬＧ、データ線ＬＤ、容量線ＬＣまたは駆動線ＬＰにおける主配線部分に相当する。また、主配線部分から分岐して当該主配線と各画素１０１ａにおける素子（Ｑ１、Ｑ２、Ｃ１等）とを接続するための副配線部分に相当する。
　コンタクト内配線４２および第２配線レイヤ４３は、例えばデータ線ＬＤ、容量線ＬＣまたは駆動線ＬＰを層間絶縁膜４０上に導くための配線、または、各配線（ＬＤ、ＬＣ、ＬＰ等）と略垂直方向に延伸する走査線ＬＧを跨いで各配線（ＬＤ、ＬＣ、ＬＰ等）における主配線間を電気的に接続させるための立体配線ＲＣである。なお、本実施の形態では、コンタクト内配線４２および第２配線レイヤ４３において、各配線（ＬＤ、ＬＣ、ＬＰ等）を層間絶縁膜４０上に導く部分は副配線部分に含まれ、走査線ＬＧを跨ぐための部分は主配線部分に含まれる。
　このように、層間絶縁膜４０（例えば図４参照）内に形成されたコンタクト内配線４２を用いて層間絶縁膜４０下の第１配線レイヤ４１と層間絶縁膜４０上の第２配線レイヤ４３とを電気的に接続することで、各信号線（ＬＧ、ＬＤ、ＬＣ、ＬＰ等）を立体交差させることが可能になる。これにより、各配線（ＬＧ、ＬＤ、ＬＣ、ＬＰ等）の多くの領域を単一の層（本実施の形態で透明基板１０上の層）に形成することが可能となるため、アクティブマトリクス基板１０１Ａにおける層構造の簡略化や配線レイアウトの明確化などが可能になると共に、上層に形成する膜上面の平坦性を高めることが可能となる。
　また、透明基板１０上において、各種配線（ＬＧ、ＬＤ、ＬＣ、ＬＰ、Ｌ１、Ｌ２等）および各種素子（Ｑ１、Ｑ２、Ｃ１等）が形成されない領域には、例えば第１配線レイヤ４１の一部が冗長された冗長配線４１ａ（例えば図３参照）が形成されることで、透明基板１０上に形成される層上面の平坦性が向上されている。
　スイッチングトランジスタＱ１は、例えば、透明基板１０上のゲート電極１１と、ゲート電極１１を覆うゲート絶縁膜１２と、ゲート絶縁膜１２上におけるソース電極１４ｓおよびドレイン電極１４ｄと、ソース電極１４ｓおよびドレイン電極１４ｄ間におけるゲート絶縁膜１２上の透明半導体層１３と、よりなる、いわゆるボトムゲート構造の薄膜トランジスタ（ＴＦＴ）である（例えば図４参照）。
　ゲート電極１１には、例えば走査線ＬＧを構成する第１配線レイヤ４１の一部を使用することができる。ゲート絶縁膜１２には、例えば層間絶縁膜４０の一部を使用することができる。透明半導体層１３には、例えば透明半導体層４４の一部を使用することができる。ソース電極１４ｓには、例えばデータ線ＬＤの一部を構成する第２配線レイヤ４３の一部を使用することができる。ドレイン電極１４ｄには、例えば配線Ｌ１の一部を構成する第２配線レイヤ４３の一部を使用することができる。ただし、本発明はこれに限定されず、例えば、ゲート電極１１に第２配線レイヤ４３の一部を使用し、ソース電極１４ｓおよびドレイン電極１４ｄにそれぞれ第１配線レイヤ４１の一部を使用した、いわゆるトップゲート構造の薄膜トランジスタ（ＴＦＴ）としてもよい。
　同様に、駆動トランジスタＱ２は、例えば、透明電極１０上のゲート電極２１と、ゲート電極２１を覆うゲート絶縁膜２２と、ゲート絶縁膜２２上におけるソース電極２４ｓおよびドレイン電極２４ｄと、ドレイン電極２４ｄおよびソース電極２４ｓ間におけるゲート絶縁膜２２上の透明半導体層２３と、よりなる、いわゆるボトムゲート構造の薄膜トランジスタ（ＴＦＴ）である（例えば図４参照）。
　ゲート電極２１には、例えば配線Ｌ１の一部を構成する第１配線レイヤ４１の一部を使用することができる。ゲート絶縁膜２２には、例えば層間絶縁膜４０の一部を使用することができる。透明半導体層２３には、例えば透明半導体層４４の一部を使用することができる。ドレイン電極２４ｄには、例えば駆動線ＬＰの一部を構成する第２配線レイヤ４３の一部を使用することができる。ソース電極２４ｓには、例えば配線Ｌ２の一部を構成する第２配線レイヤ４３の一部を使用することができる。ただし、本発明はこれに限定されず、例えば、ゲート電極２１に第２配線レイヤ４３の一部を使用し、ドレイン電極２４ｄおよびソース電極２４ｓにそれぞれ第１配線レイヤ４１の一部を使用した、いわゆるトップゲート構造のＴＦＴとしてもよい。
　なお、本実施の形態によるアクティブマトリクス基板１０１Ａは、トランジスタ素子としてのＴＦＴを備える、いわゆるアレイ基板と称されるものである。
　キャパシタＣ１は、例えば、透明基板１０上の下部電極３１と、下部電極３１上の上部電極３３と、下部電極３１および上部電極３３間の容量絶縁膜３２と、よりなる（例えば図４参照）。下部電極３１には、例えば容量線ＬＣの一部を構成する第１配線レイヤ４１の一部を使用することができる。容量絶縁膜３２には、例えば層間絶縁膜４０の一部を使用することができる。上部電極３３には、例えば駆動線ＬＰを構成する第２配線レイヤ４３の一部を使用することができる。
　また、アクティブマトリクス基板１０１Ａ上の有機発光ダイオードＤ１は、例えば、アノード電極６１と、アノード電極６１上の有機膜６２と、有機膜６２上のカソード電極６３と、よりなる（例えば図４参照）。なお、有機発光ダイオードＤ１に対して光を取り出す側の層には、カラーフィルタや波長シフタなどの色変換膜を配置してもよい。
　隣接する画素１０１ａ間には、例えば、アノード電極６１と有機膜６２とを画素ごとに区画するための隔壁７０が形成される（例えば図４参照）。層間絶縁膜５０上には、有機発光ダイオードＤ１および下層の各素子ならびに各配線を保護するためのパッシベーション膜８０が形成される（例えば図４参照）。
　ここで、透明基板１０には、ガラス基板を用いることができる。ただし、これに限定されず、例えばガラス基板や石英基板やプラスチック基板など、種々の透明な絶縁性基板を用いることができる。また、透明基板１０としてフレキシブルな基板を用いることで、フレキシブルな有機ＥＬディスプレイ装置１００を実現することも可能である。なお、本発明において透明とは、少なくとも可視光の帯域に含まれる波長の光に対して透明または半透明であることを意味する。
　第１配線レイヤ４１、コンタクト内配線４２および第２配線レイヤ４３、ならびに、コンタクトプラグ５１は、亜鉛錫酸化物（Ｚｉｎｃ　Ｔｉｎ　Ｏｘｉｄｅ：ＺＴＯ）を主成分とした導電体材料を用いて形成される。ただし、これに限定されず、例えばインジウム含有酸化物（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ：ＩＴＯ、Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ：ＩＺＯなど）やその他の無機酸化物導電体材料、あるいは、有機物材料などで、透明導電性膜を得ることのできる導電体材料を用いて形成することもできる。なお、ＺＴＯ材料は、例えば、ＺｎよりもＳｎの（モル）量を多くすることにより（例えば、Ｚｎ：Ｓｎのモル比が１：２など）、導電体材料としての使用が可能である。また、導電体材料としてのＩＴＯは、通常、Ｉｎ：Ｓｎのモル比が０．９：０．１程度、導電体材料としてのＩＺＯは、通常、Ｉｎ：Ｚｎのモル比が０．９：０．１程度である。
　特に、ＺＴＯ導電性膜は、アモルファスな膜として形成することが可能なため、フレキシブルな第１配線レイヤ４１、第２配線レイヤ４３、コンタクト内配線４２およびコンタクトプラグ５１を実現することが可能であるという利点を備える。さらに、アモルファスなＺＴＯ導電性膜は、低温形成することが可能であるため、例えばプラスチック基板などの高温耐性の低い基板を透明基板１０として用いた場合でも、容易に形成することが可能であるという利点も備える。これらのことから、ＺＴＯ導電性膜を用いて第１配線レイヤ４１、第２配線レイヤ４３、コンタクト内配線４２およびコンタクトプラグ５１を形成することは、フレキシブルな有機ＥＬディスプレイ装置１００を形成する際に好適であると言える。
　層間絶縁膜４０および５０には、例えばＳＯＧ（Ｓｐｉｎ　ＯＮ　Ｇｌａｓｓ）や酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮＸ）などのシリコン系絶縁物やアルミナ（Ａｌ２Ｏ３）等のアルミニウム酸化物やハフニア（ＨｆＯ２）等のハフニウム酸化物やイットリア（Ｙ２Ｏ３）などのイットリウム酸化物やＬａ２Ｏ３等のランタン酸化物など、あるいは、透明な感光性樹脂などのような塗布プロセスによる成膜が可能な絶縁物よりなる透明な絶縁性単層膜、または、これらを１つ以上含む透明な絶縁性多層膜を用いることができる。本実施の形態では、層間絶縁膜４０を例えばアルミナ（Ａｌ２Ｏ３）膜とハフニア（ＨｆＯ２）膜とを含む多層構造の絶縁膜で形成し、層間絶縁膜５０を例えば感光性樹脂よりなる単層構造の絶縁膜で形成する。なお、本実施の形態において、層間絶縁膜４０および５０は、各層間を絶縁するための絶縁膜として機能するほか、各層の平坦性を確保するための平坦化膜としても機能することができる。
　層間絶縁膜４０上には、第２配線レイヤ４３およびコンタクト内配線４２を覆うように透明半導体層４４が形成される。透明半導体層４４は、後述する製造工程における例えばエッチング工程時に下層に位置する第２配線レイヤ４３やコンタクト内配線４２などが受けるプロセスダメージを低減するための保護膜として機能する。本実施の形態では、透明半導体層４４の例として、前記の導電体材料（ＺＴＯ導電体材料、インジウム含有酸化物導電体材料）よりなる配線よりも、キャリア濃度を低くすることのできる半導体材料で、ＺＴＯまたはインジウム含有酸化物から構成される半導体材料よりなる透明半導体層を用いる。なお、ＺＴＯ材料は、例えば、ＳｎよりもＺｎの（モル）量を多くすることにより（例えば、Ｚｎ：Ｓｎのモル比が２：１など）、半導体材料としての使用が可能である。また、このＺＴＯ半導体層の成膜時には、雰囲気の酸素濃度を増やすなどして、半導体層のキャリア濃度を低くする調整を行うことができる。また、上述した第１配線レイヤ４１等と同様に、ＺＴＯ透明半導体層も、アモルファスな膜として形成できることから、フレキシブルな透明半導体層４４を実現することが可能となり、フレキシブルな有機ＥＬディスプレイ装置１００を形成する際に好適である。また、本発明はこのようなＺＴＯ半導体材料に限定されず、インジウム含有酸化物半導体材料（例えば、Ｉｎ：Ｚｎのモル比が４：６のＩＺＯなど）などの透明無機酸化物半導体材料や、この他、ペンタセンやテトラベンゾポルフィリンの前駆体などを含む透明有機半導体材料など、種々の透明半導体材料を用いて形成することができる。
　なお、本実施の形態では、透明半導体層４４を形成する導電体材料の主成分と、各素子においてこの透明電極と接触する電極部分を形成する導電体材料の主成分と、に同種の材料を用いる。したがって、本実施の形態では、ソース電極１４ｓおよびドレイン電極１４ｄならびにソース電極２４ｓおよびドレイン電極２４ｄを含む第２配線レイヤ４３がＺＴＯを主成分とするＺＴＯ導電性膜で形成され、透明半導体層４４がＺＴＯを主成分とし、キャリア濃度が第２配線レイヤ４３のそれよりも低いＺＴＯ半導体膜で形成される。このように、両者を同種の材料で形成することで、例えばスイッチングトランジスタＱ１におけるソース電極１４ｓまたはドレイン電極１４ｄと透明半導体層１３とをオーミック接触させることが可能となる。同様に、駆動トランジスタＱ２におけるドレイン電極２４ｄまたはソース電極２４ｓと透明半導体層２３とをオーミック接触させることが可能となる。これにより、各ＴＦＴ素子（Ｑ１，Ｑ２など）における抵抗成分が低減されるため、各ＴＦＴ素子の駆動電力を低減することが可能となり、結果的に有機ＥＬディスプレイ装置１００の消費電力を低減することが可能となる。
　隔壁７０は、例えば感光性樹脂よりなる単層構造の絶縁膜で形成することができる。ただし、これに限定されず、例えばＳＯＧやＳｉＯ２、ＳｉＮＸなどのシリコン系絶縁物やＡｌ２Ｏ３等のアルミニウム酸化物やＨｆＯ２等のハフニウム酸化物やＹ２Ｏ３などのイットリウム酸化物やＬａ２Ｏ３等のランタン酸化物など、あるいは、透明な感光性樹脂などのような塗布プロセスによる成膜が可能な絶縁物よりなる透明な絶縁性単層膜、または、これらを１つ以上含む透明な絶縁性多層膜を用いることができる。
　また、スイッチングトランジスタＱ１、駆動トランジスタＱ２およびキャパシタＣ１は、上述した第１配線レイヤ４１、第２配線レイヤ４３および層間絶縁膜４０の一部を使用して構成することが可能であるため、その材料も上述したものと同様とすることができる。ただし、各電極上にこれを低抵抗化するための透明な導電性膜を形成するなど、適宜変形することも可能である。
　また、有機発光ダイオードＤ１において、有機膜６２は、例えば、正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層および正孔障壁層を含んだ多層構造の積層膜である。有機膜６２において、有機発光層のホスト材料には、ポリフルオレン、その誘導体および共重合体、ポリアリーレン、その誘導体および共重合体、ポリアリーレンビニレン、その誘導体および共重合体やポリアリールアミン、その誘導体および共重合体などのような高分子材料や、その他、蛍光性もしくは燐光性の種々の低分子発光材料または高分子材料など、正孔輸送層等との組合せやターゲット波長等に応じて種々の発光材料を用いることができる。
　光取出し側に配置されるアノード電極６１には、例えばＺＴＯやＩＴＯなどのような酸化物導電体材料、あるいは、銀（Ａｇ）やアルミニウム（Ａｌ）などの金属材料よりなる透明単層膜、もしくは、これらを含む多層構造の透明積層膜を用いることができる。なお、金属材料を用いた場合、これを含む層は、光を透過させる程度の薄い膜とされる。本実施の形態では、ＺＴＯ／Ａｇ／ＺＴＯの積層膜を用い、その中のＡｇ膜を光が透過する程度の薄膜で形成した場合を例に挙げる。さらに、カソード電極６３には、例えば銀（Ａｇ）やアルミニウム（Ａｌ）やマグネシウム（Ｍｇ）などのような高い導電性と反射率とを兼ね備えた金属あるいは合金などの導電体材料を用いて得ることができる。本実施の形態では、ＭｇとＡｇとの合金膜を用いた場合を例に挙げる。
　パッシベーション膜８０は、例えばＣＶＤ法で成膜されたＳｉＯ２膜やＳｉＮｘ膜等の多層膜を用いて形成することが可能である。本実施の形態では、ＳｉＯ２膜やＳｉＮｘ膜の多層膜を使用した場合を例に挙げる。
　以上から明らかなように、本実施の形態による有機ＥＬディスプレイ装置１００は、有機膜６２に対して光取出し側である下面１００ａ側に位置する層のすべてが光を透過する透明膜あるいは半透明膜で形成されているため、光取出し面である下面１００ａの全領域が開口された、いわゆる全開口型の有機ＥＬディスプレイ装置１００を実現することが可能となる。
　（製造方法）
　次に、本実施の形態による有機ＥＬディスプレイ装置１００の製造方法を、図面を参照して詳細に説明する。図５－１から図５－１０は、本実施の形態による有機ＥＬディスプレイ装置１００におけるディスプレイパネル１０１の製造方法を示すプロセス断面図である。なお、図５－１から図５－１０では、図３に示すＡ－Ａ’で切断された連続的な端面を示す。
　本製造方法では、まず、透明基板１０を準備し、該基板の厚み方向（基板に対して垂直方向）と垂直な面である２つの主面のうち一方の主面（以下、これを上面とする）上に、例えばスパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法または真空蒸着法などを用いてＺＴＯを堆積することで、透明なアモルファス状のＺＴＯ導電性膜を形成する。続いて、例えばフォトリソグラフィ法（本明細書において、「フォトリソグラフィ法」にはエッチング工程のようなパターニング工程が含まれる場合がある。）を用いて当該ＺＴＯ導電性膜をパターニングすることで、図５－１に示すように、透明基板１０上に、ゲート電極１１および２１、下部電極３１、第１配線レイヤ４１ならびに冗長配線４１ａ（図３参照）等を形成する（第１配線形成工程）。ただし、これに限定されず、例えばゾル・ゲル法を使用した印刷技術やインクジェットプリンティング技術などのような塗布プロセス技術などを用いてゲート電極１１および２１、下部電極３１、第１配線レイヤ４１ならびに冗長配線４１ａ等を形成してもよい。
　次に、各電極および配線（１１、２１、３１、４１、４１ａ等）が形成された透明基板１０上面上に、例えばスパッタリング法、ＣＶＤ法または真空蒸着法などを用いてアルミナ（Ａｌ２Ｏ３）とハフニア（ＨｆＯ２）とを順次堆積することで、透明な絶縁性積層膜よりなる層間絶縁膜４０を形成する（第１層間絶縁膜形成工程）。続いて、例えばフォトリソグラフィ法を用いて当該層間絶縁膜４０をパターニングすることで、図５－２に示すように、層間絶縁膜４０内に、第１配線レイヤ４１の一部を露出させるコンタクトホールａｐ１およびａｐ２を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いてコンタクトホールａｐ１およびａｐ２を備えた層間絶縁膜４０を形成してもよい。なお、本工程で形成された層間絶縁膜４０の内、少なくともゲート電極１１上の層間絶縁膜４０は、スイッチングトランジスタＱ１のゲート絶縁膜１２として機能し、少なくともゲート電極２１上の層間絶縁膜４０は、駆動トランジスタＱ２のゲート絶縁膜２２として機能し、少なくとも下部電極３１上の層間絶縁膜４０は、キャパシタＣ１の容量絶縁膜３２として機能する。さらに、コンタクトホールａｐ２は、後の工程において第１配線レイヤ４１と電気的に接続されたコンタクトプラグ５１の一部を形成するためのコンタクトホールである。
　次に、コンタクトホールａｐ１およびａｐ２が形成された層間絶縁膜４０上に、例えばスパッタリング法、ＣＶＤ法または真空蒸着法などを用いてＺＴＯを堆積することで、透明なアモルファス状のＺＴＯ導電性膜を形成する。この際、コンタクトホールａｐ２内にＺＴＯ導電性膜が形成されてもよい。続いて、例えばフォトリソグラフィ法を用いて当該ＺＴＯ導電性膜をパターニングすることで、図５－３に示すように、層間絶縁膜４０上に、ソース電極１４ｓおよびドレイン電極１４ｄ、ドレイン電極２４ｄおよびソース電極２４ｓ、上部電極３３、ならびに第２配線レイヤ４３等を形成すると共に、層間絶縁膜４０のコンタクトホールａｐ１内に第１配線レイヤ４１と電気的に接続されたコンタクト内配線４２を形成する（第２配線形成工程）。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いてソース電極１４ｓおよびドレイン電極１４ｄ、ドレイン電極２４ｄ、ソース電極２４ｓ、上部電極３３、コンタクト内配線４２および第２配線レイヤ４３を形成してもよい。なお、この工程では、コンタクトホールａｐ２内のＺＴＯ導電性膜が完全に除去されなくともよい。
　次に、各電極および配線（１４ｓ、１４ｄ、２４ｄ、２４ｓ、３３、４２、４３等）が形成された層間絶縁膜４０上に、例えばスパッタリング法、ＣＶＤ法または真空蒸着法などを用いてＺＴＯを堆積することで、キャリア濃度が、ＺＴＯ導電性膜のそれよりも低いＺＴＯ半導体膜を形成する（半導体層形成工程）。この際、コンタクトホールａｐ２内にＺＴＯ半導体膜が形成されてもよい。なお、上述したように、ＺｎとＳｎのモル比を制御することなどにより、ＺＴＯ半導体膜は、そのキャリア濃度が第１配線レイヤ４１や第２配線レイヤ４３等を構成するＺＴＯ導電性膜よりも低い、透明な半導体膜とすることが可能である。続いて、例えばフォトリソグラフィ法を用いて当該ＺＴＯ半導体膜をパターニングすることで、図５－４に示すように、層間絶縁膜４０上に、各電極および配線（１４ｓ、１４ｄ、２４ｄ、２４ｓ、３３、４２、４３等）を覆う透明半導体層４４を形成する。この際、コンタクトホールａｐ２内のＺＴＯ半導体膜が完全に除去される程度にオーバエッチングされることが好ましい。なお、形成された透明半導体層４４の内、少なくともソース電極１４ｓおよびドレイン電極１４ｄ間の透明半導体層４４は、スイッチングトランジスタＱ１のチャネル形成層として機能する透明半導体層１３として機能し、少なくともドレイン電極２４ｄおよびソース電極２４ｓ間の透明半導体層４４は、駆動トランジスタＱ２のチャネル形成層として機能する透明半導体層２３として機能する。
　ここで本実施の形態では、透明半導体層４４と第２配線レイヤ４３およびコンタクト内配線４２とが同種の材料を用いて形成されているため、透明半導体層４４と第２配線レイヤ４３等とのエッチングにおける好適な選択比を得ることは困難である。そこで本実施の形態のように、パターニング後の透明半導体層４４が第２配線レイヤ４３およびコンタクト内配線４２を覆うように構成することで、エッチング中に第２配線レイヤ４３およびコンタクト内配線４２がエッチング雰囲気中に曝されることが無いため、第２配線レイヤ４３等との選択比を考慮することなく、透明半導体層４４をパターニングすることが可能となる。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いて透明半導体層４４を形成してもよい。この場合、形成した透明半導体層をエッチングなどによりパターニングする必要が無くなるため、透明半導体層４４は必ずしも第２配線レイヤ４３およびコンタクト内配線４２を覆っていなくともよい。
　以上のように透明半導体層（１３、２３、４４等）を形成すると、次に、透明半導体層（１３、２３、４４等）が形成された層間絶縁膜４０上に、例えば感光性レジスト液をスピン塗布し、これを露光および現像することで、図５－５に示すように、層間絶縁膜４０のコンタクトホールａｐ２と連続するコンタクトホールａｐ３を備え、透明な感光性樹脂よりなる層間絶縁膜５０を形成する（第２層間絶縁膜形成工程）。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いてコンタクトホールａｐ３を備えた層間絶縁膜５０を形成してもよい。
　次に、コンタクトホールａｐ３が形成された層間絶縁膜５０上に、例えばスパッタリング法、ＣＶＤ法または真空蒸着法などを用いてＺＴＯを堆積することで、図５－６に示すように、少なくとも層間絶縁膜５０のコンタクトホールａｐ３内および層間絶縁膜４０のコンタクトホールａｐ２内に第１配線レイヤ４１と電気的に接続された透明なアモルファス状のコンタクトプラグ５１を形成する。なお、この際に形成される層間絶縁膜５０上の不要なＺＴＯ導電性膜は、例えばエッチバックなどの技術などを用いて除去される。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いて層間絶縁膜４０および５０内にコンタクトプラグ５１を形成してもよい。
　これまでに説明した工程を経ることで、本実施の形態では、いわゆるアレイ基板としてのアクティブマトリクス基板１０１Ａが製造される。
　次に、アクティブマトリクス基板１０１Ａ上に、例えばスパッタリング法、ＣＶＤ法または真空蒸着法などを用いてＺＴＯとＡｇとＺＴＯとを順次堆積することで、コンタクトプラグ５１と電気的な接点を備える透明なＺＴＯ／Ａｇ／ＺＴＯ積層膜を形成する。続いて、例えばフォトリソグラフィ法を用いて当該ＺＴＯ／Ａｇ／ＺＴＯ積層膜をパターニングすることで、図５－７に示すように、層間絶縁膜５０上に、コンタクトプラグ５１と電気的に接続されたアノード電極６１を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いてアノード電極６１を形成してもよい。
　次に、アノード電極６１が形成されたアクティブマトリクス基板１０１Ａ上に、例えば感光性レジスト液をスピン塗布し、これを露光および現像することで、図５－８に示すように、アクティブマトリクス基板１０１Ａ上の各画素１０１ａを区画する領域に、透明な感光性樹脂よりなる隔壁７０を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いて隔壁７０を形成してもよい。
　次に、少なくともアノード電極６１上に、例えば既存の成膜技術を用いて正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層および正孔障壁層を順次積層形成することで、図５－９に示すように、有機膜６２を隔壁７０により区画されたアノード電極６１上に形成する。なお、有機膜６２において、例えば正孔注入層と正孔輸送層と電子輸送層と電子注入層と正孔障壁層とは、例えば高分子ポリマー溶液を使用した印刷技術やインクジェットプリンティング技術などのような塗布プロセスを用いて形成することが可能である。ただし、これに限定されず、例えば真空蒸着法に代表されるシャドウマスク蒸着法や転写法に代表されるレーザー熱転写法（ＬＩＴＩ法）、レーザー再蒸着法（ＲＩＳＴ法、ＬＩＰＳ法）などを用いて正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層および正孔障壁層を順次成膜することで、画素１０１ａに応じた有機膜６２を形成してもよい。また、アノード電極６１に例えばＩＴＯ／ＰＥＤＯＴ（３，４－エチレンジオキシチオフェン）：ＰＳＳ（Ｐｏｌｙｓｔｙｒｅｎｅｓｕｌｆｏｎａｔｅ）などのような無機酸化物導電性膜と導電性高分子ポリマー膜との積層膜を用いた場合、有機膜６２を下層から例えば正孔注入層／有機発光層／電子注入層の積層膜とすることが可能である。
　次に、有機膜６２および隔壁７０が形成されたアクティブマトリクス基板１０１Ａ上全体に、例えば真空蒸着法などを用いてＭｇとＡｇとの合金材料を堆積することで、導電性を有する合金膜を形成する。この時、シャドウマスク法を用いて所望の領域以外に余分な合金膜が蒸着されることを防止することで、図５－１１に示すように、少なくとも画素（１０１ａ）の配列領域全体にカソード電極６３を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いてカソード電極６３を形成してもよい。
　次に、隔壁７０により区画されたアノード電極６１および有機膜６２とカソード電極６３とよりなる有機発光ダイオードＤ１が形成されたアクティブマトリクス基板１０１Ａ上面全体に、ＣＶＤ法などを用いてＳｉＯ２およびＳｉＮｘの多層膜を形成することにより、下層の各素子（Ｑ１、Ｑ２、Ｃ１、Ｄ１等）および配線（ＬＧ、ＬＤ、ＬＰ、Ｌ１、Ｌ２等）を保護するパッシベーション膜８０を形成する。そして、最後にその上面である基板１０１Ａとは反対側に基板を貼り付けて封止するか、もしくは、スパッタリング法やＣＶＤ法により膜を形成して封止を行う。以上の工程を経ることで、図４に示す層構造を備えた画素１０１ａを含むディスプレイパネル１０１が製造される。このとき、基板１０１Ａとは反対側の基板は、ガラス、ＰＥＴ等に代表される透明ポリマーフィルム、スパッタリング法やＣＶＤ法などでフィルムのバリア性を高めるために有機膜と無機膜とを交互に積層した封止膜などが挙げられる。
　その後、以上のように製造したディスプレイパネル１０１を、信号制御部１０２や走査駆動部１０３やデータ駆動部１０４や容量線駆動部１０５や駆動信号生成部１０６やその他の部品が搭載された筐体に取り付けることで、本実施の形態による有機ＥＬディスプレイ装置１００が製造される。
　なお、以上の製造工程には、基板を洗浄する工程等が適宜含まれるが、ここでは説明の簡略化のためにこれらの工程を省略する。
　以上で説明したように、本実施の形態による有機ＥＬディスプレイ装置１００は、有機膜６２に対して光取出し側である下面１００ａ側にある層すべてが光を透過する膜より構成されているため、光取出し面が全て開口された、いわゆる全開口の裏面発光型有機ＥＬディスプレイ装置１００が実現できる。
　また、このように光取出し面全てが開口された構成とすることで、発光素子（本実施の形態では有機発光ダイオードＤ１）の配置を自由に設計することが可能となるため、設計自由度の大きな有機ＥＬディスプレイ装置１００を実現することが可能となる。
　さらに、本実施の形態による製造方法では、製造過程においてコンタクト内配線４２および第２配線レイヤ４３等が透明半導体層４４で覆われているため、後のエッチング工程などにおける各配線（４２，４３など）が受けるプロセスダメージを低減することが可能となる。
　さらにまた、上記した実施の形態において、有機ＥＬディスプレイ装置１００を構成する各層をフレキシブルな材料を用いて形成してもよい。
　なお、上記した本発明の実施の形態１では、発光層（本実施の形態では有機膜６２）が有機材料で形成された有機ＥＬディスプレイ装置１００を例に挙げて説明したが、本発明はこれに限定されず、例えば発光層が無機材料で形成された無機ＥＬディスプレイ装置とすることも可能である。
　＜実施の形態２＞
　次に、本発明の実施の形態２による表示装置として、有機ＥＬディスプレイ装置を例に挙げて説明する。なお、本実施の形態では、発光素子（例えば図６における有機発光ダイオードＤ２）からの光をディスプレイパネル１０１の上面（例えば図６における上面２００ａ）および下面（例えば図６における下面１００ａ）の両方から外部へ出力することが可能な有機ＥＬディスプレイ装置を例に挙げる。すなわち、本実施の形態による有機ＥＬディスプレイ装置は、上面発光型（トップエミッションタイプ）と裏面発光型との両方を兼ね備えた、いわゆる両面発光型の有機ＥＬディスプレイ装置である。図６において、発光方向（光の取り出し方向）を白抜き矢印で示してある。また、以下の説明において、本発明の実施の形態１と同様の構成については、説明の明確化のために、同一の符号を付し、その詳細な説明を省略する。
　本実施の形態による有機ＥＬディスプレイ装置の機能的な構成は、図１に示す有機ＥＬディスプレイ装置１００の概略的な機能ブロック構成と同様である。ただし、本実施の形態では、図１における画素１０１ａが画素２０１ａに置き換えられる。また、画素２０１ａの概略回路構成は、図２に示す画素１０１ａの概略回路構成と同様である。ただし、本実施の形態では、図２における有機発光ダイオードＤ１が有機発光ダイオードＤ２に置き換えられる。
　（画素構成）
　次に、各画素２０１ａのレイアウト構造および層構造を詳細に説明する。本実施の形態による画素２０１ａにおけるアクティブマトリクス基板１０１Ａのレイアウト構造は、図３に示す画素１０１ａのレイアウト構造と同様である。ただし、本実施の形態による画素２０１ａの概略層構造は、図６に示すものとなる。なお、図６は、図４と同様に、画素２０１ａを、図３のＡ－Ａ’と同じ位置で切断された連続的な端面として示す概略的な断面図である。
　図６と図４とを比較すると明らかなように、本実施の形態による有機ＥＬディスプレイ装置は、本発明の実施の形態１による有機ＥＬディスプレイ装置１００と同様の構成において、カソード電極６３（例えば図４参照）が透明な電極材料で形成されたカソード電極６５に置き換えられると共に、カソード電極６５上に有機発光ダイオードＤ２におけるカソードの抵抗値を低減するための補助電極６６が設けられている。
　カソード電極６５は、例えばアノード電極６１と同様に、可視光を透過可能な電極材料を用いて形成することができる。この電極材料には、例えばＺＴＯやＩＴＯなどのような酸化物導電体材料、あるいは、銀（Ａｇ）やアルミニウム（Ａｌ）などの金属材料よりなる透明単層膜、もしくは、これらを含む多層構造の透明積層膜を用いることができる。なお、金属材料を用いた場合、これを含む層は、光を透過させる程度の薄い半透過膜とされる。本実施の形態では、ＭｇとＡｇ合金膜を用い、光が透過する程度の薄膜で形成した場合を例に挙げて説明する。このように、本発明の実施の形態１によるボトムエミッション型の構成に加えて、カソード電極６５を透明な電極で構成することで、ディスプレイパネル１０１の下面１００ａおよび上面２００ａの両方から光を取り出すことが可能な、いわゆる両面発光型の有機ＥＬディスプレイ装置を実現することが可能となる。
　また、カソード電極６５上の補助電極６６は、例えばアクティブマトリクス基板１０１Ａ上の各画素２０１ａを区画する領域（例えば隔壁７０上方）に形成される。この補助電極材料には、例えばＺＴＯやＩＴＯなどのような無機酸化物導電体材料、あるいは、銀（Ａｇ）やアルミニウム（Ａｌ）などの金属材料よりなる単層膜、もしくは、これらを含む多層構造の積層膜を用いることができる。ただし、本実施の形態のように補助電極６６を各画素２０１ａの各領域上に配置する場合、補助電極６６は必ずしも透明な電極材料を用いて形成される必要は無く、例えばＡｌやＡｇなどの高い導電性を備えた材料で形成することも可能である。本実施の形態では、ＺＴＯよりなる導電性単層膜を用いて補助電極６６を形成した場合を例に挙げて説明する。このように、有機発光ダイオードＤ２におけるカソードの抵抗値を低減する補助電極６６を設けることで、有機発光ダイオードＤ２の駆動電圧を低減することが可能となるため、結果的に有機ＥＬディスプレイ装置の消費電力を低減することが可能となる。また、補助電極６６の材料に透明電極材料を用いているため、下面１００ａだけでなく、上面２００ａ全体も開口された、いわゆる両面全開口型の有機ＥＬディスプレイ装置を実現することが可能となる。
　（製造方法）
　また、本実施の形態による有機ＥＬディスプレイ装置の製造方法は、本発明の実施の形態１による有機ＥＬディスプレイ装置１００の製造方法と同様の製造方法において、図５－１１に示すカソード電極６３の形成工程が、透明なカソード電極６５の形成工程になると共に、カソード電極６５上に補助電極６６を形成する工程が加わる。なお、他の製造工程は、本発明の実施の形態１において図５－１から図５－１０および図４を用いて説明した工程と同様であるため、ここでは詳細な説明を省略する。
　カソード電極６５の形成工程では、図５－１から図５－９を用いて製造したアクティブマトリクス基板１０１Ａ上全体に、例えば真空蒸着法などを用いてＭｇとＡｇの合金薄膜を堆積することで、カソード電極６５を形成する。このとき、シャドウマスク法を用いることで、所望の領域全体にカソード電極６５を形成する。
　また、補助電極６６の形成工程では、上記工程のようにカソード電極６５を形成した後、少なくともカソード電極６５上に、例えばシャドウマスク法を用いたスパッタリング法、ＣＶＤ法または真空蒸着法などを用いてＺＴＯやＩＴＯ等の酸化物導電材料やＡｇ、Ａｌ、Ｃｕ等の低抵抗率の金属を堆積することで、例えばカソード電極６５の上面における隔壁７０の上方の領域に補助電極６６を形成する。
　その後、本発明の実施の形態１と同様に、パッシベーション膜８０を形成した後、製造されたディスプレイパネル１０１を、信号制御部１０２や走査駆動部１０３やデータ駆動部１０４や容量線駆動部１０５や駆動信号生成部１０６やその他の部品が搭載された筐体に取り付けることで、本実施の形態による有機ＥＬディスプレイ装置が製造される。
　なお、以上の製造工程には、基板を洗浄する工程等が適宜含まれるが、ここでは説明の簡略化のためにこれらの工程を省略する。
　以上で説明したように、本実施の形態による有機ＥＬディスプレイ装置は、有機膜６２に対して光取出し側である上面２００ａ側および下面１００ａ側にある層すべてが光を透過する膜より構成されているため、光取出し面が全て開口された、いわゆる全開口の両面発光型有機ＥＬディスプレイ装置が実現できる。
　また、このように光取出し面全てが開口された構成とすることで、発光素子（本実施の形態では有機発光ダイオードＤ２）の配置を自由に設計することが可能となるため、設計自由度の大きな有機ＥＬディスプレイ装置を実現することが可能となる。さらに、本実施の形態による有機ＥＬディスプレイ装置は、カソード電極６５の抵抗値を低減するための補助電極６６を備えているため、有機発光ダイオードＤ２の駆動電圧を低減することが可能となり、結果、有機ＥＬディスプレイ装置の消費電力を低減することが可能となる。さらにまた、本実施の形態による有機ＥＬディスプレイ装置は、例えば、車両におけるウィンドウやガラス窓やガラス製水槽などのような透明な面に貼り付けて使用するディスプレイとしてなど、種々の目的で使用することが可能である。
　さらに、本実施の形態による製造方法では、本発明の実施の形態１と同様に、製造過程においてコンタクト内配線４２および第２配線レイヤ４３等が透明半導体層４４で覆われているため、後のエッチング工程などにおける各配線（４２，４３など）が受けるプロセスダメージを低減することが可能となる。
　さらにまた、上記した実施の形態において、本発明の実施の形態１と同様に、有機ＥＬディスプレイ装置１００を構成する各層をフレキシブルな材料を用いて形成していてもよい。
　なお、本実施の形態は、本発明の実施の形態１と同様に、例えば発光層が無機材料で形成された無機ＥＬディスプレイ装置とすることも可能である。また、本実施の形態では、一方の光取出し側である上下何れかの側の層に例えば反射膜（リフレクタ）を設けることで、輝度などが向上された、上面発光型もしくは裏面発光型の有機ＥＬディスプレイ装置を実現することもできる。
　＜実施の形態３＞
　次に、本発明の実施の形態３による表示装置として、液晶ディスプレイ装置３００を例に挙げて説明する。図７は、液晶ディスプレイ装置３００の概略的な構成を示すブロック図である。なお、本実施の形態では、いわゆるバックライトと呼ばれる光源（例えば図１０における光源３５０参照）と液晶素子（例えば図１０における液晶素子Ｅ３１参照）との間に素子基板（例えば図１０におけるアクティブマトリクス基板３０１Ａ参照）が介在する構成の液晶ディスプレイ装置３００を例に挙げる。また、本実施の形態において、本発明の実施の形態１または２と同様の構成については、同一の符号を付すことで、その詳細な説明を省略する。
　（全体構成）
　図７に示すように、液晶ディスプレイ装置３００は、２次元マトリクス状に配列された画素（ＰＸ）３０１ａを含むディスプレイパネル３０１と、これに接続された走査駆動部１０３、データ駆動部１０４および容量線駆動部１０５と、各部を制御するための信号制御部１０２と、を備える。なお、ディスプレイパネル３０１は、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の三原色それぞれについての画素３０１ａを備える。
　ここで、信号制御部１０２、走査駆動部１０３、データ駆動部１０４および容量線駆動部１０５の構成は、本発明の実施の形態１と同様である。また、走査制御信号ＣＯＮＴ１、データ制御信号ＣＯＮＴ２、容量線制御信号ＣＯＮＴ３およびビデオデータ信号ＤＡＴについても、適宜、液晶素子の駆動方式に適合した信号として生成され、出力される。ただし、本実施の形態においては、駆動線ＬＰ、駆動信号生成部１０６および発光制御信号ＣＯＮＴ４を省略することができる。
　また、ディスプレイパネル３０１は、走査線ＬＧとデータ線ＬＤと容量線ＬＣとに接続される。なお、本実施の形態では、走査線ＬＧとデータ線ＬＤと容量線ＬＣとのそれぞれにおいて、相互に交差するように延伸する配線部分を主配線とし、この主配線から分岐して各画素３０１ａにおけるスイッチングトランジスタＱ３１や蓄積キャパシタＣ３１（例えば図８参照）に接続する配線を副配線とする。また、各素子間を接続する配線部分を副配線とする。また、他の構成は、本発明の実施の形態１と同様であるため、ここでは詳細な説明を省略する。
　（画素構成）
　次に、図８を用いて各画素３０１ａの概略構成およびその動作を説明する。なお、以下の説明は、Ｒ，Ｇ，Ｂのうち何れの画素３０１ａについても同様である。
　図８は、画素３０１ａの概略回路構成を示す模式図である。図８に示すように、画素３０１ａは、スイッチングトランジスタＱ３１と、蓄積キャパシタＣ３１と、液晶素子Ｅ３１と、を含む。
　スイッチングトランジスタＱ３１は例えばｎ型のＴＦＴであり、そのソースＳは例えばノードＮ３４においてデータ線ＬＤの主配線から分岐する副配線に接続され、ドレインＤはノードＮ３１を含む配線Ｌ３１に接続される。また、スイッチングトランジスタＱ３１のゲートＧは、例えばノードＮ３３において走査線ＬＧの主配線から分岐する副配線に接続される。したがって、スイッチングトランジスタＱ３１は、走査信号の電圧レベルＶｇ（走査制御電圧）に従ってデータ線ＬＤおよびノードＮ３１間を導通させるか、または遮断する。
　配線Ｌ３１には、例えばノードＮ３１において分岐する配線部分（これも配線Ｌ３１に含む）を介して蓄積キャパシタＣ３１の一方の端子が接続される。また、蓄積キャパシタＣ３１の他方の端子は、例えばノードＮ３５において容量線ＬＣの主配線から分岐する副配線に接続される。容量線ＬＣには、本発明の実施の形態１と同様に、容量線駆動部１０５から出力された容量線駆動信号が与えられる。この容量線駆動信号の電圧レベルＶｃ（容量線駆動電圧）は、例えば接地電位とすることができる。例えば、液晶素子Ｃｐｘ（Ｅ３１）と同じ共通電極であるＧＮＤ（Ｖｃｏｍ）端子に接続される。言い換えれば、容量線ＬＣは、接地線とすることができる。この場合、容量線駆動部１０５を省略することができる。
　また、配線Ｌ３１には、液晶素子Ｅ３１の一方の電極（例えば図１０における画素電極３１１）も接続される。液晶素子Ｅ３１の他方の電極は、共通電極（例えば図１０における共通電極３１３）である。したがって、液晶素子Ｅ３１は、回路上、いわゆる液晶キャパシタＣｐｘとして機能する。この共通電極３１３には、図７または図８に示すように、共通電圧Ｖｃｏｍが印加される。以上の接続関係から、蓄積キャパシタＣ３１と液晶素子Ｅ３１とは、スイッチングトランジスタＱ３１の出力端子に並列に接続された負荷容量として機能する。なお、共通電圧Ｖｃｏｍは、例えば接地電位ＧＮＤとすることができる。
　ここで、走査線ＬＧに入力された走査信号の電圧レベルＶｇ（走査制御電圧）がハイレベルになると、スイッチングトランジスタＱ３１がオン状態となり、当該スイッチングトランジスタＱ３１を介して液晶素子Ｅ３１の画素電極３１１（例えば図１０参照）に電荷が注入される。この結果、画素電極３１１の電位がデータ信号の電圧レベルＶｄとなり、共通電極３１３（例えば図１０参照）との間に電位差（Ｖｄ－Ｖｃｏｍ）が生じて液晶素子Ｅ３１の分子配列が変化する。
　ここで、蓄積キャパシタＣ３１は、走査線ＬＧの電圧レベルＶｇがローレベルとなってスイッチングトランジスタＱ３１が完全にオフ状態となった後から次に電圧レベルＶｇがハイレベルになってスイッチングトランジスタＱ３１がオン状態となると共に次のデータ信号が入力されるまでの間、画素電極３１１の電位を維持するための働きをする。すなわち、蓄積キャパシタＣ３１は、所定の期間、データ線ＬＤに入力されたデータ信号ＳＤを保持する。
　なお、本実施の形態では、例えば、データ線ＬＤに入力されるデータ信号の極性と容量線ＬＣに入力される容量線駆動信号の電位とが所定期間ごとに反転される、いわゆる反転駆動方式を採用してもよい。反転駆動方式としては、ドット反転駆動方式やライン反転駆動方式などが存在するが、いずれの反転駆動方式を採用することも可能である。
　次に、図９および図１０を用いて、各画素３０１ａのレイアウト構造および層構造を詳細に説明する。図９は、画素３０１ａにおけるアクティブマトリクス基板３０１Ａ（例えば図１０参照）のレイアウト構造を説明するための概略的な平面図である。また、図１０は、画素３０１ａの層構造を説明するための概略的な断面図である。なお、図９では、説明の簡略化のため、透明基板１０、層間絶縁膜４０および５０、ならびに、対向基板３０２Ａなどの構成（例えば図１０参照）を省略する。また、図１０には、図９のＢ－Ｂ’で切断された連続的な端面に対応する画素３０１ａの概略的な層構造を示す。
　図９または図１０に示すように、画素３０１ａは、アレイ基板としてのアクティブマトリクス基板３０１Ａ（例えば図１０参照）と、これと対向する対向基板３０２Ａ（例えば図１０参照）と、アクティブマトリクス基板３０１Ａと対向基板３０２Ａとの間に配置された液晶素子Ｅ３１（例えば図１０参照）と、を備える。アクティブマトリクス基板３０１Ａは、例えば走査線ＬＧと、データ線ＬＤと、容量線ＬＣと、配線Ｌ３１と、スイッチングトランジスタＱ３１と、蓄積キャパシタＣ３１と、を含む。対向基板３０２Ａには、不要な光の漏れを防止するためのブラックマトリクスとしての遮光膜３２１と、画素３０１ａごとに適切な帯域の波長を透過させるためのカラーフィルタ６４と、を備える。液晶素子Ｅ３１は、液晶層３１２をサンドウィッチする画素電極３１１および共通電極３１３とこれらをさらにサンドウィッチする配向膜３１４および３１５とを含み、例えば配線Ｌ３１を介してスイッチングトランジスタＱ３１および蓄積キャパシタＣ３１に接続されるようにアクティブマトリクス基板３０１Ａ上に配置される。なお、対向基板３０２Ａは、アクティブマトリクス基板３０１Ａと共に、液晶素子Ｅ３１をサンドウィッチするように配置される。さらに、アクティブマトリクス基板３０１Ａと液晶素子Ｅ３１と対向基板３０２Ａとで形成される積層構造体は、例えば所定方向に振動している光のみを透過させるための偏光板３３０および３４０でサンドウィッチされる。
　走査線ＬＧ、データ線ＬＤ、容量線ＬＣおよび配線Ｌ３１は、本発明の実施の形態１と同様に、それぞれ例えば、第１配線レイヤ４１、コンタクト内配線４２、第２配線レイヤ４３およびコンタクトプラグ５１のうち少なくとも一部で形成されている。スイッチングトランジスタＱ３１は、走査線ＬＧを構成する第１配線レイヤ４１の一部であるゲート電極１５と、層間絶縁膜４０の一部であるゲート絶縁膜１６と、データ線ＬＤの一部を構成する第２配線レイヤ４３の一部であるソース電極１８ｓと、配線Ｌ３１の一部を構成する第２配線レイヤ４３の一部であるドレイン電極１８ｄと、透明半導体層４４の一部である透明半導体層１７と、よりなる。さらに、蓄積キャパシタＣ３１は、配線Ｌ３１を構成する第１配線レイヤ４１の一部である下部電極３５と、層間絶縁膜４０の一部である容量絶縁膜３６と、容量線ＬＣを構成する第２配線レイヤ４３の一部である上部電極３７と、よりなる。さらにまた、図８に示す各ノードＮ３１、Ｎ３３～Ｎ３５は、それぞれ例えば図９に示す各位置に定義することができる。
　また、本実施の形態によるスイッチングトランジスタＱ３１は、本発明の実施の形態１におけるスイッチングトランジスタＱ１と同様に、いわゆるボトムゲート構造のＴＦＴであるが、本発明はこれに限定されず、例えばトップゲート構造のＴＦＴとしてもよい。さらに、本実施の形態によるアクティブマトリクス基板３０１Ａは、本発明の実施の形態１のアクティブマトリクス基板１０１Ａと同様に、いわゆるアレイ基板と称されるものである。
　透明基板１０上において、各種配線（ＬＧ、ＬＤ、ＬＣ、Ｌ３１等）および各種素子（Ｑ３１、Ｃ３１等）が形成されない領域には、本発明の実施の形態１と同様に、例えば第１配線レイヤ４１の一部が冗長された冗長配線４１ａ（例えば図９参照）が形成されることで、透明基板１０上に形成される層上面の平坦性が向上されている。さらに、本実施の形態において、透明半導体層４４は、各素子（例えばスイッチングトランジスタＱ３１）のチャネル層としてだけでなく、下層に位置する第２配線レイヤ４３やコンタクト内配線４２などが受けるプロセスダメージを低減するための保護膜として機能する。
　また、上記の構成を備えたアクティブマトリクス基板３０１Ａ上の液晶素子Ｅ３１は、例えば、画素電極３１１と、画素電極３１１上の液晶層３１２と、液晶層３１２上の共通電極３１３と、液晶層３１２を上下からサンドウィッチする配向膜３１４および３１５と、よりなる（例えば図１０参照）。なお、液晶素子Ｅ３１において、液晶層３１２の上部に略三角形状の誘電体突起３１６を設けてもよい（例えば図１０参照）。また、液晶素子Ｅ３１に対して光を取り出す側には、光源３５０からの不要な光の漏れを防止するためのブラックマトリクスや、カラーフィルタまたは波長シフタなどの色変換膜を配置することも可能である。本実施の形態では、共通電極３１３と対向基板３０２Ａとの間にブラックマトリクスとしての遮光膜３２１およびカラーフィルタ６４を配置した場合を例に挙げる。
　また、アクティブマトリクス基板３０１Ａおよび対向基板３０２Ａのさらに外側には、これらをサンドウィッチする偏光板３３０および３４０が設けられる。また、光源３５０は、例えばアクティブマトリクス基板３０１Ａ下に配置される。したがって、光源３５０からの光は、偏光板３３０、アクティブマトリクス基板３０１Ａ、液晶素子Ｅ３１、カラーフィルタ６４、対向基板３０２Ａおよび偏光板３４０を介して、ディスプレイパネル３０１の光取出し面である上面３００ａから外部へ出力される。図１０において、発光方向（光の取り出し方向）を白抜き矢印で示してある。
　ここで、第１配線レイヤ４１、層間絶縁膜４０、透明半導体層４４および第２配線レイヤ４３は、本発明の実施の形態１と同様の材料を用いて形成することができる。したがって、スイッチングトランジスタＱ３１および蓄積キャパシタＣ３１も、上記と同様の材料を用いて形成することができる。また、透明基板１０、コンタクト内配線４２、コンタクトプラグ５１および層間絶縁膜５０も、本発明の実施の形態１と同様の材料を用いて形成することができる。
　カラーフィルタ６４には、Ｒ，Ｇ，Ｂそれぞれの画素３０１ａに応じて適切な帯域の波長を透過させるように所定の顔料が混合された感光性樹脂など、種々のフィルタ材料を用いて形成することが可能である。本実施の形態では、それぞれの画素３０１ａに応じて所定の顔料が混合された透明感光性樹脂を用いて形成した場合を例に挙げる。
　アクティブマトリクス基板３０１Ａ上の液晶素子Ｅ３１において、液晶層３１２の母材には、例えば、エステル系、ビフェニル系、フェニルシクロヘキサン系、シクロヘキサン系、フェニルピリミジン系、または、ジオキサン系の材料など、種々の材料を用いることが可能である。液晶層３１２は、上記のような母材に、目的に応じた材料を混合することで形成される。
　画素電極３１１には、例えばＺＴＯやＩＴＯなどのような酸化物導電体材料を用いることができる。本実施の形態では、ＺＴＯの透明導電膜を用いた場合を例に挙げて説明する。さらに、共通電極３１３には、画素電極３１１と同様に、例えばＺＴＯやＩＴＯなどのような酸化物導電体材料を用いることができる。本実施の形態では、ＺＴＯの透明導電膜を用いた場合を例に挙げて説明する。
　配向膜３１４および３１５は、それぞれ、液晶層３１２の分子配列を一定方向へ整列させるための膜であり、液晶層３１２に使用した材料に応じて、適宜、例えばポリイミドなどの材料により形成される。
　誘電体突起３１６は、液晶層３１２にバイアス電圧を印加した際の液晶分子の配列方向を制御するためのものであり、例えば画素電極３１１の中央部と液晶層３１２を挟んで対向するように液晶層３１２上面から内部へ向けて突出して設けられている。このような誘電体突起３１６は、例えば感光性樹脂などの誘電体材料を用いて形成することができる。
　遮光膜３２１は、例えばクロム（Ｃｒ）などのような金属膜やカーボンブラックに代表される遮光性分散顔料が分散されたブラックレジストのような感光性レジスト膜を用いて形成することができる。本実施の形態では、Ｃｒを用いて形成した場合を例に挙げる。
　スペーサ３１７は、アクティブマトリクス基板３０１Ａと対向基板３０２Ａとの間における液晶が封止されるスペースを確保するための部材であり、例えば感光性樹脂などを用いて構成することができる。ただし、これに限定されるものではない。
　また、偏光板３３０および３４０は、光の進行方向に垂直であって特定の方向に強く振動する光を透過させるためのフィルタであり、例えばヨウ素（Ｉ）を吸着させたポリビニルアルコール（ＰＶＡ）などの膜を用いて形成することができる。ただし、これに限定されるものではない。
　また、対向基板３０２Ａは、例えば透明基板３２０よりなる。この透明基板３２０には、例えばガラス基板や石英基板やプラスチック基板など、種々の透明な絶縁性基板を用いることができる。なお、透明基板３２０としてフレキシブルな基板を用いてもよい。
　（製造方法）
　次に、本実施の形態による液晶ディスプレイ装置３００の製造方法を、図面を参照して詳細に説明する。図１１－１および図１１－２、図１２－１から図１２－６、ならびに図１３は、本発明の実施の形態による液晶ディスプレイ装置３００におけるディスプレイパネル３０１の製造方法を示すプロセス図である。なお、図１１－１および図１１－２、図１２－１から図１２－６、ならびに図１３では、図９におけるＢ－Ｂ’と同じ位置で切断された連続的な端面として示す。
　本製造方法では、まず、本発明の実施の形態１において図５－１から図５－６を用いて説明した各工程と同様の工程を用いることで、スイッチングトランジスタＱ３１と蓄積キャパシタＣ３１とを含むアクティブマトリクス基板３０１Ａを製造する。
　次に、アクティブマトリクス基板３０１Ａ上に、例えばスパッタリング法、ＣＶＤ法などを用いてＺＴＯを成膜し、コンタクトプラグ５１と電気的な接点を備える透明なＺＴＯ膜を形成する。続いて、例えばフォトリソグラフィ法を用いて当該ＺＴＯ膜をパターニングすることで、図１１－１に示すように、層間絶縁膜５０上に、コンタクトプラグ５１と電気的に接続された画素電極３１１を形成する。ただし、これに限定されず、例えばゾル・ゲル法を使用した印刷技術やインクジェットプリンティング技術などの塗布プロセス技術を用いて画素電極３１１を形成してもよい。
　次に、画素電極３１１が形成されたアクティブマトリクス基板３０１Ａ上に、例えばポリイミド溶液をスピン塗布し、これを乾燥させて固化した後、例えばラビング法を用いてポリイミド膜を擦ることで、図１１－２に示すように、アクティブマトリクス基板３０１Ａ上に、画素電極３１１を覆う配向膜３１４を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いて配向膜３１４を形成し、これをラビング法などで処理してもよい。
　その後、アクティブマトリクス基板３０１Ａにおける画素３０１ａの配列領域周囲に、液晶材の流れ出しを防止するためのシール材を形成する。なお、必要に応じて、トランスファを塗布するなど、種々の工程を行うことも可能である。
　また、本製造方法では、対向基板３０２Ａ用の透明基板３２０を準備し、該基板の厚み方向と垂直である２つの主面のうち一方の主面（以下、これを上面とする）上に、例えばスパッタリング法、ＣＶＤ法または真空蒸着法などを用いてＣｒを堆積させることで、遮光性を備えたクロム膜を形成する。続いて、例えばフォトリソグラフィ法を用いて当該クロム膜をパターニングすることで、図１２－１に示すように、例えばアクティブマトリクス基板３０１Ａ上の各画素３０１ａを区画する領域に、ブラックマトリクスとしての遮光性を備えた遮光膜３２１を形成する。ただし、これに限定されず、ブラックレジストおよびフォトリソグラフィ法を使用して遮光膜３２１を形成してもよい。
　次に、遮光膜３２１が形成された対向基板３０２Ａ上に、例えばＲ，Ｇ，Ｂに応じて所定の顔料が混合された感光性レジスト液をスピン塗布し、これを露光および現像する工程を繰り返すことで、図１２－２に示すように、Ｒ，Ｇ，Ｂそれぞれの画素３０１ａに応じて、適切な帯域の波長を透過させるカラーフィルタ６４を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いてＲ，Ｇ，Ｂそれぞれの画素３０１ａごとにカラーフィルタ６４を形成してもよい。なお、隣接するカラーフィルタ６４間の境界面下には、例えば遮光膜３２１が位置する。
　次に、カラーフィルタ６４が形成された対向基板３０２Ａ上に、例えばスパッタリング法、ＣＶＤ法などを用いてＺＴＯを成膜することで、透明なＺＴＯ膜を形成する。続いて、例えばフォトリソグラフィ法を用いて余分なＺＴＯ膜を除去することで、図１２－３に示すように、少なくとも画素（３０１ａ）の配列領域と対向する領域全体に共通電極３１３を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いて共通電極３１３を形成してもよい。
　次に、共通電極３１３が形成された対向基板３０２Ａ上に、例えばポリイミド溶液をスピン塗布し、これを乾燥させて固化した後、例えばラビング法を用いてポリイミド膜を擦ることで、図１２－４に示すように、配向膜３１５を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いて配向膜３１５を形成し、これをラビング法などで処理してもよい。
　次に、配向膜３１５が形成された対向基板３０２Ａ上に、感光性レジスト液をスピン塗布し、これを露光および現像した後、形成された樹脂膜のコーナ部分を例えばポストベークの温度を上げることで、図１２－５に示すように、配向膜３１５上に三角形状の誘電体突起３１６を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いて所定形状の誘電体突起３１６を形成してもよいし、フォトリソグラフィ法でハーフトーンマスクを用いてパターンを３次元加工してもよい。
　次に、誘電体突起３１６が形成された対向基板３０２Ａ上に、例えば感光性レジスト液をスピン塗布し、これを露光および現像することで、図１２－６に示すように、対向基板３０２Ａ上の各画素３０１ａを区画する領域の少なくとも一部に、感光性樹脂よりなるスペーサ３１７を形成する。ただし、これに限定されず、例えば上述のような塗布プロセス技術などを用いてスペーサ３１７を形成しても良い。あるいは、球体状のスペーサを散布する方式を用いて液晶層３１２が封止されるスペースを確保しても良い。
　以上のように、画素電極３１１および配向膜３１４が形成されたアクティブマトリクス基板３０１Ａと、遮光膜３２１、カラーフィルタ６４、共通電極３１３、配向膜３１５、誘電体突起３１６およびスペーサ３１７が形成された対向基板３０２Ａと、を製造すると、次に、対向基板３０２Ａにおけるシール材で囲まれた領域に液晶を充填した後、図１３に示すように、当該アクティブマトリクス基板３０１Ａと対向基板３０２Ａとを貼り合わせることで、アクティブマトリクス基板３０１Ａと対向基板３０２Ａとの間に液晶層３１２を封止する。
　次に、例えばヨウ素（Ｉ）が吸着されたポリビニルアルコール（ＰＶＡ）などの偏光板３３０および３４０を用意し、これらで液晶層３１２を封止するアクティブマトリクス基板３０１Ａおよび対向基板３０２Ａをサンドウィッチするように、それぞれを貼り合わせる。これにより、図１０に示す層構造を備えた画素３０１ａを含むディスプレイパネル３０１が製造される。
　その後、以上のように製造したディスプレイパネル３０１を、信号制御部１０２や走査駆動部１０３やデータ駆動部１０４や容量線駆動部３０５やその他の部品が搭載された筐体に取り付けることで、本実施の形態による液晶ディスプレイ装置３００が製造される。
　なお、以上の製造工程には、基板を洗浄する工程等が適宜含まれるが、ここでは説明の簡略化のためにこれらの工程を省略する。
　以上で説明したように、本実施の形態による液晶ディスプレイ装置３００は、ブラックマトリクスとしての遮光膜３２１以外の層全てが光を透過する膜より構成されているため、液晶ディスプレイ装置３００におけるディスプレイパネル３０１の開口率を大幅に向上することが可能である。なお、遮光膜３２１は、必要に応じて適宜形成されるものであるため、ブラックマトリクスを必要としない液晶ディスプレイ装置では、全開口型のディスプレイパネルを実現することも可能である。
　また、このように開口率が向上された構成とすることで、液晶素子Ｅ３１や光源３５０の配置自由度が向上するため、設計自由度の大きな液晶ディスプレイ装置３００を実現することが可能となる。
　さらに、本実施の形態による製造方法では、本発明の実施の形態１または２と同様に、製造過程においてコンタクト内配線４２および第２配線レイヤ４３等が透明半導体層４４で覆われているため、後のエッチング工程などにおける各配線（４２，４３など）が受けるプロセスダメージを低減することが可能となる。
　なお、上記各実施の形態は本発明を実施するための例にすぎず、本発明はこれらに限定されるものではなく、仕様等に応じて種々変形することは本発明の範囲内であり、更に本発明の範囲内において、他の様々な実施の形態が可能であることは上記記載から自明である。
　１０、３２０　透明基板
　１１、２１、１５　ゲート電極
　１２、２２、１６　ゲート絶縁膜
　１３、２３、１７　透明半導体層
　１４ｄ、１８ｄ、２４ｄ　ドレイン電極
　１４ｓ、１８ｓ、２４ｓ　ソース電極
　３１、３５　下部電極
　３２、３６　容量絶縁膜
　３３、３７　上部電極
　４０、５０　層間絶縁膜
　４１　第１配線レイヤ
　４１ａ　冗長配線
　４２　コンタクト内配線
　４３　第２配線レイヤ
　４４　透明半導体層
　５１　コンタクトプラグ
　６１　アノード電極
　６２　有機膜
　６３、６５　カソード電極
　６４　カラーフィルタ
　６６　補助電極
　７０　隔壁
　８０　パッシベーション膜
　１００　有機ＥＬディスプレイ装置
　１００ａ　下面
　１０１、３０１　ディスプレイパネル
　１０１Ａ、３０１Ａ　アクティブマトリクス基板
　１０１ａ、２０１ａ、３０１ａ　画素
　２００ａ、３００ａ　上面
　３００　液晶ディスプレイ装置
　３０２Ａ　対向基板
　３１１　画素電極
　３１２　液晶層
　３１３　共通電極
　３１４、３１５　配向膜
　３１６　誘電体突起
　３１７　スペーサ
　３２１　遮光膜
　３３０、３４０　偏光板
　Ｃ１　キャパシタ
　Ｃ３１　蓄積キャパシタ
　Ｄ１、Ｄ２　有機発光ダイオード
　Ｅ３１　液晶素子
　ＬＤ　データ線
　ＬＧ　走査線
　ＬＰ　駆動線
　ＬＣ　容量線
　Ｌ１、Ｌ２、Ｌ３１　配線
　Ｑ１、Ｑ３１　スイッチングトランジスタ
　Ｑ２　駆動トランジスタ
　ＲＣ　立体配線

Claims (24)

  1. 　複数のトランジスタ素子を備えたアクティブマトリクス基板であって、
    　可視光を透過させることが可能な基板と、
    　前記基板上に形成され、可視光を透過させることが可能な配線と、
    　前記基板の厚み方向からみて前記配線の少なくとも一部と重なり、かつ可視光を透過させることが可能な半導体層と、
    　前記配線および半導体層の少なくとも一部を覆い、可視光を透過させることが可能な絶縁膜と、
    　を備える、アクティブマトリクス基板。
  2. 　前記配線は、主配線と、該主配線から分岐されてなり、該主配線と前記トランジスタ素子とを接続する副配線と、を含む、請求項１記載のアクティブマトリクス基板。
  3. 　前記配線は、無機酸化物導電体材料よりなる、請求項１記載のアクティブマトリクス基板。
  4. 　前記半導体層は、無機酸化物半導体材料よりなる、請求項１記載のアクティブマトリクス基板。
  5. 　前記配線は、亜鉛錫酸化物またはインジウム含有酸化物から構成される導電体材料よりなり、
    　前記半導体層は、前記配線よりもキャリア濃度が低く、亜鉛錫酸化物またはインジウム含有酸化物から構成される半導体材料よりなる、請求項１記載のアクティブマトリクス基板。
  6. 　前記配線の一部が、前記トランジスタ素子における電極として機能している、請求項１記載のアクティブマトリクス基板。
  7. 　前記配線の一部が、前記トランジスタ素子におけるゲート電極、ソース電極およびドレイン電極として機能し、前記絶縁膜の一部が、前記トランジスタ素子におけるゲート絶縁膜として機能する、請求項１記載のアクティブマトリクス基板。
  8. 　第１および第２トランジスタならびにキャパシタを備え、
    　前記配線は、１つ以上の走査線の少なくとも一部と、１つ以上のデータ線の少なくとも一部と、１つ以上の駆動線の少なくとも一部と、を構成し、
    　前記第１トランジスタは、制御端子が前記走査線に接続され、入力端子が前記データ線に接続されており、
    　前記第２トランジスタは、制御端子が前記第１トランジスタの出力端子に接続され、入力端子が前記駆動線に接続されており、
    　前記キャパシタは、一方の電極が前記駆動線に接続され、他方の端子が前記第２トランジスタの制御端子に接続されている、請求項１記載のアクティブマトリクス基板。
  9. 　第１トランジスタおよびキャパシタを備え、
    　前記配線は、１つ以上の走査線の少なくとも一部と、１つ以上のデータ線の少なくとも一部と、１つ以上の容量線の少なくとも一部と、を構成し、
    　前記第１トランジスタは、制御端子が前記走査線に接続され、入力端子が前記データ線に接続されており、
    　前記キャパシタは、一方の端子が前記トランジスタの出力端子に接続されている、請求項１記載のアクティブマトリクス基板。
  10. 　請求項１記載のアクティブマトリクス基板と、
    　前記アクティブマトリクス基板上に形成され、可視光を透過することが可能な第１電極と、
    　前記第１電極上に形成された有機膜と、
    　前記有機膜上に形成された第２電極と、
    　を備える、ディスプレイパネル。
  11. 　前記第２電極は、可視光を透過することが可能である、請求項１０記載のディスプレイパネル。
  12. 　前記第２電極に電気的に接続された補助電極を備える、請求項１１記載のディスプレイパネル。
  13. 　前記補助電極が、可視光を透過することが可能である、請求項１２記載のディスプレイパネル。
  14. 　前記有機膜に対して上層および下層のいずれか一方又は双方に形成されたフィルタ膜を備える、請求項１０記載のディスプレイパネル。
  15. 　請求項１に記載のアクティブマトリクス基板と、
    　可視光を透過することが可能な対向基板と、
    　液晶層と、該液晶層をサンドウィッチする２つの配向膜と、前記液晶層と前記２つの配向膜とよりなる積層体をサンドウィッチする画素電極および共通電極と、を含む液晶素子と、を備え、
    　前記画素電極および共通電極は、可視光を透過することが可能であり、
    　前記画素電極は、前記アクティブマトリクス基板における前記配線と電気的に接続され、
    　前記液晶素子は、前記アクティブマトリクス基板と前記対向基板とでサンドウィッチされている、ディスプレイパネル。
  16. 　前記アクティブマトリクス基板と前記液晶素子と前記対向基板とよりなる積層体をサンドウィッチする２つの偏光板を備える、請求項１５記載のディスプレイパネル。
  17. 　前記共通電極上に形成された遮光膜と、
    　少なくとも前記共通電極上に形成され、所定帯域の波長を透過させるフィルタ膜と、
    　を備える、請求項１５記載のディスプレイパネル。
  18. 　請求項１０記載のディスプレイパネルを備える、表示装置。
  19. 　可視光を透過させることが可能な基板上に、トランジスタ素子を構成する電極を一部に含み、可視光を透過させることが可能な第１配線を形成する第１配線形成工程と、
    　前記基板上に、前記第１配線の少なくとも一部を覆い、前記トランジスタ素子を構成する絶縁膜を一部に含み、可視光を透過させることが可能な第１絶縁膜を形成する第１絶縁膜形成工程と、
    　前記第１絶縁膜上に、前記トランジスタ素子を構成する電極を一部に含み、可視光を透過させることが可能な第２配線を形成する第２配線形成工程と、
    　前記第１絶縁膜上に、前記第２配線の少なくとも一部を覆い、可視光を透過させることが可能な半導体層を形成する半導体層形成工程と、
    　前記第１絶縁膜上に、前記半導体層および前記第２配線の少なくとも一部を覆い、可視光を透過させることが可能な第２絶縁膜を形成する第２絶縁膜形成工程と、
    　を含む、アクティブマトリクス基板の製造方法。
  20. 　前記第２配線を、無機酸化物導電体材料を用いて形成する、請求項１９記載のアクティブマトリクス基板の製造方法。
  21. 　前記半導体層を、無機酸化物半導体材料を用いて形成する、請求項１９記載のアクティブマトリクス基板の製造方法。
  22. 　前記第２配線を、亜鉛錫酸化物またはインジウム含有酸化物から構成される導電体材料を用いて形成し、
    　前記半導体層を、前記配線よりもキャリア濃度を低くすることのできる亜鉛錫酸化物またはインジウム含有酸化物から構成される半導体材料を用いて形成する、請求項１９記載のアクティブマトリクス基板の製造方法。
  23. 　前記半導体層形成工程においては、前記第１絶縁膜上に前記第２配線を覆う半導体膜を形成し、該半導体膜を前記第２配線が露出しないようにエッチングすることで、前記半導体層を形成する、請求項１９記載のアクティブマトリクス基板の製造方法。
  24. 　前記第１配線形成工程、前記第１絶縁膜形成工程、前記第２配線形成工程、前記半導体層形成工程および前記第２絶縁膜形成工程のうち少なくとも一つの工程においては、印刷法またはインクジェットプリンティング法を用いて、前記第１配線、前記第１絶縁膜、前記第２配線、前記半導体層または前記第２絶縁膜を形成する、請求項１９記載のアクティブマトリクス基板の製造方法。
PCT/JP2009/062922 2008-07-25 2009-07-16 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法 WO2010010846A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP09800360A EP2312559A1 (en) 2008-07-25 2009-07-16 Active matrix substrate, display panel, display device, and active matrix substrate manufacturing method
US13/055,100 US20110122344A1 (en) 2008-07-25 2009-07-16 Active matrix substrate, display panel, display device, and method for manufacturing active matrix substrate
CN200980126164.6A CN102084412B (zh) 2008-07-25 2009-07-16 有源矩阵基板、显示面板、显示装置及有源矩阵基板的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008192607A JP4917582B2 (ja) 2008-07-25 2008-07-25 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
JP2008-192607 2008-07-25

Publications (1)

Publication Number Publication Date
WO2010010846A1 true WO2010010846A1 (ja) 2010-01-28

Family

ID=41570311

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/062922 WO2010010846A1 (ja) 2008-07-25 2009-07-16 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法

Country Status (7)

Country Link
US (1) US20110122344A1 (ja)
EP (1) EP2312559A1 (ja)
JP (1) JP4917582B2 (ja)
KR (1) KR20110050434A (ja)
CN (1) CN102084412B (ja)
TW (1) TW201013606A (ja)
WO (1) WO2010010846A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390376A (zh) * 2017-08-04 2019-02-26 佳能株式会社 显示设备及其制造方法、以及电子装置
US11785827B2 (en) 2016-11-10 2023-10-10 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103140A (ja) * 2008-10-21 2010-05-06 Seiko Epson Corp 容量素子及びその製造方法、並びに電気光学装置
TWI467770B (zh) * 2009-10-26 2015-01-01 Prime View Int Co Ltd 顯示器及其薄膜電晶體陣列基板與薄膜電晶體
KR101117737B1 (ko) * 2010-03-02 2012-02-24 삼성모바일디스플레이주식회사 유기 발광 표시 장치
TWI413829B (zh) * 2010-04-20 2013-11-01 Au Optronics Corp 反射式觸控顯示面板及其製造方法
DE102010035814B3 (de) * 2010-08-30 2011-12-29 Grenzebach Maschinenbau Gmbh Vorrichtung und Verfahren zum Betrieb eines Flugsimulators mit besonderer Realitäts-Anmutung
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9230994B2 (en) * 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI475685B (zh) * 2011-12-07 2015-03-01 Innolux Corp 有機發光二極體顯示裝置及其製造方法
JP5636392B2 (ja) * 2012-05-24 2014-12-03 株式会社東芝 表示装置
KR102062841B1 (ko) * 2012-09-19 2020-01-07 삼성디스플레이 주식회사 캐패시터 및 이를 포함하는 유기 발광 표시 장치
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
JP6367655B2 (ja) * 2013-09-13 2018-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102089324B1 (ko) * 2013-09-30 2020-03-16 엘지디스플레이 주식회사 유기전계발광표시장치
TWI566395B (zh) * 2013-11-18 2017-01-11 元太科技工業股份有限公司 有機發光二極體顯示器及其製造方法
KR102156588B1 (ko) * 2014-06-10 2020-09-16 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조방법
KR101797729B1 (ko) * 2014-09-03 2017-11-16 삼성디스플레이 주식회사 디스플레이 장치
WO2016151429A1 (en) * 2015-03-23 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Display panel and information processing device
EP4178317A1 (en) * 2015-07-23 2023-05-10 Seoul Semiconductor Co., Ltd. Display apparatus
EP3176812A1 (en) * 2015-12-02 2017-06-07 ABB Schweiz AG Semiconductor device and method for manufacturing such a semiconductor device
US10818711B2 (en) * 2017-04-24 2020-10-27 California Institute Of Technology Narrowband light filters
JP2019163493A (ja) * 2018-03-19 2019-09-26 住友金属鉱山株式会社 透明酸化物積層膜、透明酸化物積層膜の製造方法、及び透明樹脂基板
WO2020230667A1 (ja) * 2019-05-10 2020-11-19 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
CN110098238A (zh) * 2019-05-15 2019-08-06 武汉华星光电半导体显示技术有限公司 显示面板
CN110570770B (zh) * 2019-09-12 2021-08-13 云谷（固安）科技有限公司 显示面板及显示装置
KR20210086441A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 표시패널과 그 리페어 방법
EP3846216A1 (en) 2019-12-30 2021-07-07 LG Display Co., Ltd. Display panel and repair method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340122A (ja) * 1996-06-07 1996-12-24 Semiconductor Energy Lab Co Ltd 薄膜半導体装置
JP2007073856A (ja) * 2005-09-09 2007-03-22 Sony Corp 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
JP2007171932A (ja) * 2005-12-21 2007-07-05 Samsung Sdi Co Ltd 有機発光表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378280B2 (ja) * 1992-11-27 2003-02-17 株式会社東芝 薄膜トランジスタおよびその製造方法
JP3428338B2 (ja) * 1996-12-27 2003-07-22 シャープ株式会社 液晶表示装置の製造方法
US6362507B1 (en) * 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
KR101201305B1 (ko) * 2005-06-28 2012-11-14 엘지디스플레이 주식회사 평판 표시 장치 및 이의 제조 방법
KR101219046B1 (ko) * 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
JP5278637B2 (ja) * 2006-04-28 2013-09-04 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP5250944B2 (ja) * 2006-04-28 2013-07-31 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP2008076823A (ja) * 2006-09-22 2008-04-03 Toppan Printing Co Ltd 表示装置
KR101409286B1 (ko) * 2007-05-21 2014-06-25 엘지디스플레이 주식회사 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340122A (ja) * 1996-06-07 1996-12-24 Semiconductor Energy Lab Co Ltd 薄膜半導体装置
JP2007073856A (ja) * 2005-09-09 2007-03-22 Sony Corp 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
JP2007171932A (ja) * 2005-12-21 2007-07-05 Samsung Sdi Co Ltd 有機発光表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TOSHIO KAMIYA ET AL.: "Designing of amorphous oxide semiconductors and roomtemperature fabrication of high-performance flexible thin- film transistors", TRANSACTIONS OF THE 19TH ADVANCED TECHNOLOGY AWARD, 9 April 2008 (2008-04-09), Retrieved from the Internet <URL:URL:http://www.fbi- award.jp/sentan/jusyou/2005/toko canon.pdf>

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11785827B2 (en) 2016-11-10 2023-10-10 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
CN109390376A (zh) * 2017-08-04 2019-02-26 佳能株式会社 显示设备及其制造方法、以及电子装置
CN109390376B (zh) * 2017-08-04 2023-05-30 佳能株式会社 显示设备及其制造方法、以及电子装置

Also Published As

Publication number Publication date
KR20110050434A (ko) 2011-05-13
JP4917582B2 (ja) 2012-04-18
JP2010032642A (ja) 2010-02-12
TW201013606A (en) 2010-04-01
EP2312559A1 (en) 2011-04-20
CN102084412B (zh) 2014-09-03
CN102084412A (zh) 2011-06-01
US20110122344A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
JP4917582B2 (ja) アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
JP4909323B2 (ja) アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
US11600234B2 (en) Display substrate and driving method thereof
WO2022057491A1 (zh) 显示基板及其制备方法、显示装置
US11489029B2 (en) Transparent display substrate including capacitor overlapping driving and switching TFTs, and manufacturing method therefor
JP4591451B2 (ja) 半導体装置および表示装置
CN106469745B (zh) 有机发光二极管显示器及其制造方法
KR20200029103A (ko) 디스플레이 장치
KR20180076661A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
KR20190107255A (ko) 표시장치
KR20200031194A (ko) 유기 발광 표시 장치
WO2021083226A1 (zh) 一种显示基板及其制作方法、显示装置
KR20200111845A (ko) 유기 발광 표시 장치
JP5081324B2 (ja) アクティブマトリクス基板、ディスプレイパネル、表示装置およびトランジスタ素子
CN113725233B (zh) 一种透明显示面板、透明显示装置及制作方法
JP2015049949A (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP2008226483A (ja) 有機ｅｌ表示装置
US11538864B2 (en) Double-sided display panel and manufacture method thereof, and double-sided display device
WO2022174692A1 (zh) 显示面板及显示装置
CN112086487B (zh) 一种显示面板及显示设备
KR102657279B1 (ko) 미러 겸용 표시장치
WO2023184402A1 (zh) 显示基板及其制作方法、显示面板
US20240179955A1 (en) Display device
WO2022267556A1 (zh) 显示基板及其制备方法、显示装置
CN114793474A (zh) 显示基板及其制作方法、显示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980126164.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09800360

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13055100

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20117001728

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2009800360

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE