KR20110050434A - 액티브 매트릭스 기판, 디스플레이 패널, 표시 장치 및 액티브 매트릭스 기판의 제조 방법 - Google Patents

액티브 매트릭스 기판, 디스플레이 패널, 표시 장치 및 액티브 매트릭스 기판의 제조 방법 Download PDF

Info

Publication number
KR20110050434A
KR20110050434A KR1020117001728A KR20117001728A KR20110050434A KR 20110050434 A KR20110050434 A KR 20110050434A KR 1020117001728 A KR1020117001728 A KR 1020117001728A KR 20117001728 A KR20117001728 A KR 20117001728A KR 20110050434 A KR20110050434 A KR 20110050434A
Authority
KR
South Korea
Prior art keywords
wiring
active matrix
electrode
matrix substrate
insulating film
Prior art date
Application number
KR1020117001728A
Other languages
English (en)
Inventor
도모노리 마쯔무로
노보루 후꾸하라
아끼라 하세가와
Original Assignee
스미또모 가가꾸 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시키가이샤 filed Critical 스미또모 가가꾸 가부시키가이샤
Publication of KR20110050434A publication Critical patent/KR20110050434A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/01—Function characteristic transmissive

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 액티브 매트릭스 기판 (101A)는 투명 기판 (10)과, 투명 기판 위에 형성된 투명한 배선((LG), (LD), (LP), (L1), (L2) 등)과, 투명한 배선의 적어도 일부를 덮는 투명 반도체층 (44)와, 배선 및 투명 반도체층 (44)의 적어도 일부를 덮는 투명한 절연막((40), (50))을 구비한다. 배선은, 행렬 방향에서 서로 교차하도록 연신된 주배선((41)의 일부 등)과, 이 주배선으로부터 분지되어 각 화소 (101a)에서의 소자에 접속하는 부배선((41)의 일부, (42), (43) 등)을 포함하고, 이들 배선은 예를 들면 ZTO나 ITO 등의 도전체 재료를 사용하여 형성된다.

Description

액티브 매트릭스 기판, 디스플레이 패널, 표시 장치 및 액티브 매트릭스 기판의 제조 방법{ACTIVE MATRIX SUBSTRATE, DISPLAY PANEL, DISPLAY DEVICE, AND ACTIVE MATRIX SUBSTRATE MANUFACTURING METHOD}
본 발명은 액티브 매트릭스 기판, 디스플레이 패널, 표시 장치 및 액티브 매트릭스 기판의 제조 방법에 관한 것이며, 트랜지스터 소자, 특히 박막 트랜지스터(Thin Film Transistor: TFT) 소자를 포함하는 액티브 매트릭스 기판, 디스플레이 패널, 표시 장치 및 액티브 매트릭스 기판의 제조 방법에 관한 것이다.
최근 저소비 전력화, 저구동 전압화 및 공간 절약화 등이 가능하다는 점에서, 액정 디스플레이(Liquid Crystal Display: LCD) 장치나 유기 EL(Electro Luminescence) 디스플레이 장치 등으로 대표되는 평판 디스플레이(Flat Panel Display: FPD) 장치의 개발이 활발히 행해지고 있다.
FPD 장치에서, 예를 들면 액정 디스플레이 장치나 유기 EL 디스플레이 장치 등의 구동 방식에는 크게 나누어 스태틱 구동 방식과 다이나믹 구동 방식이 있지만, 이 중에서도 다이나믹 구동 방식으로 분류되는 액티브 매트릭스 구동 방식은 화소간의 크로스토크를 감소시키고, 보다 명료한 영상 재생이 가능하기 때문에 주목받고 있다.
액티브 매트릭스 구동 방식을 실현할 때에는 일반적으로 1개 이상의 스위칭 소자나 용량 소자 등을 화소마다 구비한, 소위 어레이 기판으로 불리는 회로 기판이 사용된다. 본 설명에서는, 이것을 액티브 매트릭스 기판이라고 부른다.
예를 들면 액정 디스플레이 장치의 경우, 액티브 매트릭스 기판과 대향 기판 사이에 액정 소자가 설치된다. 여기서, 장치 내의 광원으로부터 발한 빛은 액티브 매트릭스 기판과 액정 소자와 대향 기판을 통해 시인되게 되지만, 이 때 액정 소자에 적절하게 전압을 제공하여 이것의 분자 배열을 제어함으로써 영상으로서의 색조, 계조 등이 표현된다.
또한, 예를 들면 유기 EL 디스플레이 장치의 경우, 액티브 매트릭스 기판의 주요면에서의 한쪽면측에 화소마다 유기 발광 다이오드가 설치된다. 여기서, 유기 발광 다이오드로부터의 빛은 액티브 매트릭스 기판을 통해(이면 발광형/바텀 에미션 타입), 또는 액티브 매트릭스 기판을 통하지 않고(상면 발광형/톱 에미션 타입) 시인되게 되지만, 이 때 유기 발광 다이오드에 흐르는 전류량을 제어함으로써 영상으로서의 색조, 계조가 표현된다.
이상과 같은 구성으로부터, 액티브 매트릭스 기판은 액정 디스플레이 장치나 유기 EL 디스플레이 장치 등의 FPD에서의 패널 부분의 두께를 결정하는 중요한 요인이 되었다. 따라서, 이 액티브 매트릭스 기판에서의 스위칭 소자에는, 패널 부분의 박형화를 의식하여 통상적으로 트랜지스터 소자, 특히 TFT 소자 등의 박막 소자가 사용된다.
이러한 가운데 전극 재료나 반도체 재료나 절연막 재료 등의 개발에 따라, 투명한 TFT를 형성하는 것이 가능해졌다(예를 들면, 이하에 나타내는 비특허문헌 1 참조).
카미야 토시오 외, "비정질 산화물 반도체의 설계와 고성능 플렉시블 박막 트랜지스터의 실온 형성", 제19회 선단 기술 대상 응모 논문, [online], [2008년 4월 9일 검색], 인터넷 <URL: http://www.fbi-award.jp/sentan/jusyou/2005/toko_canon.pdf>
여기서, 액정 디스플레이 장치나 유기 EL 디스플레이 장치 등의 성능을 결정하는 하나의 요인으로서, 액티브 매트릭스 기판의 개구율이 존재한다. 이 개구율은 보다 고밀도화나 높은 콘트라스트비 및 휘도 등을 실현하기 위한 중요한 요인이며, 개구율이 크면 클수록 고집적화나 고콘트라스트비나 고휘도 등을 실현하는 것이 가능해진다.
그러나, 상기 종래 기술에서는 액티브 매트릭스 기판에서의 트랜지스터 소자의 투명화는 가능하지만, 배선 부분의 투명화를 실현하기에는 부족하였다. 배선에는, 액정 디스플레이 장치나 유기 EL 디스플레이 장치 등의 소비 전력이나 구동 전압의 감소를 실현하기 위해 어느 정도 큰 단면적이 요구된다. 그 때문에, 배선 부분이 투명하지 않은 것은, 종래의 액티브 매트릭스 기판에서의 개구율의 향상을 제한하고 있었다.
따라서, 본 발명은 상기한 문제에 감안하여 이루어진 것이며, 개구율을 향상시킬 수 있는 액티브 매트릭스 기판, 디스플레이 패널, 표시 장치 및 액티브 매트릭스 기판의 제조 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위해, 본 발명에 따르면,
[1] 복수의 트랜지스터 소자를 구비한 액티브 매트릭스 기판으로서, 가시광을 투과시키는 것이 가능한 기판과, 상기 기판 위에 형성되고, 가시광을 투과시키는 것이 가능한 배선과, 상기 기판의 두께 방향으로부터 보아 상기 배선의 적어도 일부와 중첩되고, 가시광을 투과시키는 것이 가능한 반도체층과, 상기 배선 및 반도체층의 적어도 일부를 덮고, 가시광을 투과시키는 것이 가능한 절연막을 구비하는 액티브 매트릭스 기판,
[2] 상기 [1]에 있어서, 상기 배선은 주배선과, 상기 주배선으로부터 분지되어 이루어지며 상기 주배선과 상기 트랜지스터 소자를 접속하는 부배선을 포함하는 액티브 매트릭스 기판,
[3] 상기 [1] 또는 [2]에 있어서, 상기 배선은 무기 산화물 도전체 재료로 이루어지는 액티브 매트릭스 기판,
[4] 상기 [1] 내지 [3] 중 어느 하나에 있어서, 상기 반도체층은 무기 산화물 반도체 재료로 이루어지는 액티브 매트릭스 기판,
[5] 상기 [1] 내지 [4] 중 어느 하나에 있어서, 상기 배선은 아연 주석 산화물 또는 인듐 함유 산화물로 구성되는 도전체 재료로 이루어지며, 상기 반도체층은 상기 배선보다 캐리어 농도가 낮고, 아연 주석 산화물 또는 인듐 함유 산화물로 구성되는 반도체 재료로 이루어지는 액티브 매트릭스 기판,
[6] 상기 [1] 내지 [5] 중 어느 하나에 있어서, 상기 배선의 일부가 상기 트랜지스터 소자에서의 전극으로서 기능하는 액티브 매트릭스 기판,
[7] 상기 [1] 내지 [6] 중 어느 하나에 있어서, 상기 배선의 일부가 상기 트랜지스터 소자에서의 게이트 전극, 소스 전극 및 드레인 전극으로서 기능하고, 상기 절연막의 일부가 상기 트랜지스터 소자에서의 게이트 절연막으로서 기능하는 액티브 매트릭스 기판,
[8] 상기 [1] 내지 [7] 중 어느 하나에 있어서, 제1 및 제2 트랜지스터 및 캐패시터를 구비하고, 상기 배선은 1개 이상의 주사선의 적어도 일부와, 1개 이상의 데이터선의 적어도 일부와, 1개 이상의 구동선의 적어도 일부를 구성하고, 상기 제1 트랜지스터는 제어 단자가 상기 주사선에 접속되며, 입력 단자가 상기 데이터선에 접속되어 있고, 상기 제2 트랜지스터는 제어 단자가 상기 제1 트랜지스터의 출력 단자에 접속되며, 입력 단자가 상기 구동선에 접속되어 있고, 상기 캐패시터는 한쪽 전극이 상기 구동선에 접속되며, 다른쪽 단자가 상기 제2 트랜지스터의 제어 단자에 접속되어 있는 액티브 매트릭스 기판,
[9] 상기 [1] 내지 [7] 중 어느 하나에 있어서, 제1 트랜지스터 및 캐패시터를 구비하고, 상기 배선은 1개 이상의 주사선의 적어도 일부와, 1개 이상의 데이터선의 적어도 일부와, 1개 이상의 용량선의 적어도 일부를 구성하고, 상기 제1 트랜지스터는 제어 단자가 상기 주사선에 접속되며, 입력 단자가 상기 데이터선에 접속되어 있고, 상기 캐패시터는 한쪽 단자가 상기 트랜지스터의 출력 단자에 접속되어 있는 액티브 매트릭스 기판,
[10] 상기 [1] 내지 [8] 중 어느 하나에 기재된 액티브 매트릭스 기판과, 상기 액티브 매트릭스 기판 위에 형성되며, 가시광을 투과하는 것이 가능한 제1 전극과, 상기 제1 전극 위에 형성된 유기막과, 상기 유기막 위에 형성된 제2 전극을 구비하는 디스플레이 패널,
[11] 상기 [10]에 있어서, 상기 제2 전극은 가시광을 투과하는 것이 가능한 디스플레이 패널,
[12] 상기 [11]에 있어서, 상기 제2 전극에 전기적으로 접속된 보조 전극을 구비하는 디스플레이 패널,
[13] 상기 [12]에 있어서, 상기 보조 전극이 가시광을 투과하는 것이 가능한 디스플레이 패널,
[14] 상기 [10] 내지 [13] 중 어느 하나에 있어서, 상기 유기막에 대하여 상층 및 하층 중 어느 하나 또는 쌍방에 형성된 필터막을 구비하는 디스플레이 패널,
[15] 상기 [1] 내지 [7] 및 [9] 중 어느 하나에 기재된 액티브 매트릭스 기판과, 가시광을 투과하는 것이 가능한 대향 기판과, 액정층과, 상기 액정층을 샌드위칭하는 2개의 배향막과, 상기 액정층과 상기 2개의 배향막을 포함하는 적층체를 샌드위칭하는 화소 전극 및 공통 전극을 포함하는 액정 소자를 구비하며, 상기 화소 전극 및 공통 전극은 가시광을 투과하는 것이 가능하고, 상기 화소 전극은 상기 액티브 매트릭스 기판에서의 상기 배선과 전기적으로 접속되고, 상기 액정 소자는 상기 액티브 매트릭스 기판과 상기 대향 기판으로 샌드위칭되어 있는 디스플레이 패널,
[16] 상기 [15]에 있어서, 상기 액티브 매트릭스 기판과 상기 액정 소자와 상기 대향 기판을 포함하는 적층체를 샌드위칭하는 2개의 편광판을 구비하는 디스플레이 패널,
[17] 상기 [15] 또는 [16]에 있어서, 상기 공통 전극 위에 형성된 차광막과, 적어도 상기 공통 전극 위에 형성되며 소정 대역의 파장을 투과시키는 필터막을 구비하는 디스플레이 패널,
[18] 상기 [10] 내지 [17] 중 어느 하나에 기재된 디스플레이 패널을 구비하는 표시 장치,
[19] 가시광을 투과시키는 것이 가능한 기판 위에 트랜지스터 소자를 구성하는 전극을 일부 포함하고, 가시광을 투과시키는 것이 가능한 제1 배선을 형성하는 제1 배선 형성 공정과, 상기 기판 위에 상기 제1 배선의 적어도 일부를 덮고, 상기 트랜지스터 소자를 구성하는 절연막을 일부 포함하고, 가시광을 투과시키는 것이 가능한 제1 절연막을 형성하는 제1 절연막 형성 공정과, 상기 제1 절연막 위에 상기 트랜지스터 소자를 구성하는 전극을 일부 포함하고, 가시광을 투과시키는 것이 가능한 제2 배선을 형성하는 제2 배선 형성 공정과, 상기 제1 절연막 위에 상기 제2 배선의 적어도 일부를 덮고, 가시광을 투과시키는 것이 가능한 반도체층을 형성하는 반도체층 형성 공정과, 상기 제1 절연막 위에 상기 반도체층 및 상기 제2 배선의 적어도 일부를 덮고, 가시광을 투과시키는 것이 가능한 제2 절연막을 형성하는 제2 절연막 형성 공정을 포함하는 액티브 매트릭스 기판의 제조 방법,
[20] 상기 [19]에 있어서, 상기 제2 배선을 무기 산화물 도전체 재료를 사용하여 형성하는 액티브 매트릭스 기판의 제조 방법,
[21] 상기 [19] 또는 [20]에 있어서, 상기 반도체층을 무기 산화물 반도체 재료를 사용하여 형성하는 액티브 매트릭스 기판의 제조 방법,
[22] 상기 [19] 내지 [21] 중 어느 하나에 있어서, 상기 제2 배선을 아연 주석 산화물 또는 인듐 함유 산화물로 구성되는 도전체 재료를 사용하여 형성하고, 상기 반도체층을, 상기 배선보다 캐리어 농도를 낮출 수 있는 아연 주석 산화물 또는 인듐 함유 산화물로 구성되는 반도체 재료를 사용하여 형성하는 액티브 매트릭스 기판의 제조 방법,
[23] 상기 [19] 내지 [22] 중 어느 하나에 있어서, 상기 반도체층 형성 공정에서, 상기 제1 절연막 위에 상기 제2 배선을 덮는 반도체막을 형성하고, 상기 반도체막을 상기 제2 배선이 노출되지 않도록 에칭함으로써 상기 반도체층을 형성하는 액티브 매트릭스 기판의 제조 방법,
[24] 상기 [19] 내지 [23] 중 어느 하나에 있어서, 상기 제1 배선 형성 공정, 상기 제1 절연막 형성 공정, 상기 제2 배선 형성 공정, 상기 반도체층 형성 공정 및 상기 제2 절연막 형성 공정 중 적어도 하나의 공정에서, 인쇄법 또는 잉크젯 프린팅법을 이용하여 상기 제1 배선, 상기 제1 절연막, 상기 제2 배선, 상기 반도체층 또는 상기 제2 절연막을 형성하는 액티브 매트릭스 기판의 제조 방법
이 제공된다.
본 발명에 따르면, 액티브 매트릭스 기판에서의 배선이 가시광에 대하여 투명하기 때문에 액티브 매트릭스 기판의 개구율을 대폭 향상시키는 것이 가능해진다. 또한, 동일한 이유에 따라 본 발명에 따르면, 개구율이 대폭 향상된 액티브 매트릭스 기판을 제조하는 것이 가능해진다. 또한, 이러한 본 발명에 따른 액티브 매트릭스 기판을 사용함으로써, 개구율이 대폭 향상된 디스플레이 패널 및 표시 장치를 실현하는 것이 가능해진다.
도 1은, 본 발명의 실시 형태 1에 따른 유기 EL 디스플레이 장치의 개략적인 구성을 나타내는 블록도이다.
도 2는, 본 발명의 실시 형태 1에 따른 각 화소의 개략적인 회로 구성을 나타내는 모식도이다.
도 3은, 본 발명의 실시 형태 1에 따른 각 화소에서의 액티브 매트릭스 기판의 레이아웃 구조를 설명하기 위한 개략적인 평면도이다.
도 4는, 본 발명의 실시 형태 1에 따른 각 화소에서의 층 구조를 설명하기 위한 개략적인 단면도이다.
도 5a는, 본 발명의 실시 형태 1에 따른 유기 EL 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 1).
도 5b는, 본 발명의 실시 형태 1에 따른 유기 EL 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 2).
도 5c는, 본 발명의 실시 형태 1에 따른 유기 EL 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 3).
도 5d는, 본 발명의 실시 형태 1에 따른 유기 EL 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 4).
도 5e는, 본 발명의 실시 형태 1에 따른 유기 EL 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 5).
도 5f는, 본 발명의 실시 형태 1에 따른 유기 EL 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 6).
도 5g는, 본 발명의 실시 형태 1에 따른 유기 EL 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 7).
도 5h는, 본 발명의 실시 형태 1에 따른 유기 EL 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 8).
도 5i는, 본 발명의 실시 형태 1에 따른 유기 EL 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 9).
도 5j는, 본 발명의 실시 형태 1에 따른 유기 EL 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 10).
도 6은, 본 발명의 실시 형태 2에 따른 각 화소에서의 층 구조를 설명하기 위한 개략적인 단면도이다.
도 7은, 본 발명의 실시 형태 3에 따른 액정 디스플레이 장치의 개략적인 구성을 나타내는 블록도이다.
도 8은, 본 발명의 실시 형태 3에 따른 각 화소의 개략적인 회로 구성을 나타내는 모식도이다.
도 9는, 본 발명의 실시 형태 3에 따른 각 화소에서의 액티브 매트릭스 기판의 레이아웃 구조를 설명하기 위한 개략적인 평면도이다.
도 10은, 본 발명의 실시 형태 3에 따른 각 화소에서의 층 구조를 설명하기 위한 개략적인 단면도이다.
도 11a는, 본 발명의 실시 형태 3에 따른 액정 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 1).
도 11b는, 본 발명의 실시 형태 3에 따른 액정 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 2).
도 12a는, 본 발명의 실시 형태 3에 따른 액정 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 3).
도 12b는, 본 발명의 실시 형태 3에 따른 액정 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 4).
도 12c는, 본 발명의 실시 형태 3에 따른 액정 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 5).
도 12d는, 본 발명의 실시 형태 3에 따른 액정 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 6).
도 12e는, 본 발명의 실시 형태 3에 따른 액정 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 7).
도 12f는, 본 발명의 실시 형태 3에 따른 액정 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 8).
도 13은, 본 발명의 실시 형태 3에 따른 액정 디스플레이 장치에서의 디스플레이 패널의 제조 방법을 나타내는 공정 단면도이다(그의 9).
이하, 본 발명을 실시하기 위한 최선의 형태를 도면을 참조하여 상세히 설명한다. 또한, 이하의 실시 형태에 의해 본 발명이 한정되지 않는다. 또한, 이하의 설명에서 각 도면은 본 발명의 내용을 이해할 수 있을 정도로 형상, 크기 및 위치 관계를 개략적으로 나타내고 있는 것에 지나지 않으며, 따라서 본 발명은 각 도면에서 예시된 형상, 크기 및 위치 관계로만 한정되지 않는다. 또한, 각 도면에서는 구성의 명료화를 위해, 단면에서의 해칭의 일부가 생략되어 있다. 또한, 하기 예시하는 수치는 본 발명의 바람직한 예에 지나지 않으며, 따라서 본 발명은 예시된 수치로 한정되지 않는다.
<실시 형태 1>
우선, 본 발명의 실시 형태 1에 따른 표시 장치로서, 유기 EL 디스플레이 장치 (100)을 예로 들어 설명한다. 도 1은, 유기 EL 디스플레이 장치 (100)의 개략적인 구성을 나타내는 블록도이다. 또한, 본 실시 형태에서는, 발광 소자(예를 들면 도 4에서의 유기 발광 다이오드 (D1))로부터의 빛을 소자 기판(예를 들면 도 4에서의 액티브 매트릭스 기판 (101A))을 통해 이것의 하면(예를 들면 도 4에서의 하면 (100a))으로부터 외부로 출력하는 것이 가능한, 소위 이면 발광형(바텀 에미션 타입)의 유기 EL 디스플레이 장치 (100)을 예로 든다.
(전체 구성)
도 1에 나타낸 바와 같이, 유기 EL 디스플레이 장치 (100)은 2차원 매트릭스상으로 배열된 화소(PX) (101a)를 포함하는 디스플레이 패널 (101)과, 이것에 접속된 주사 구동부 (103), 데이터 구동부 (104), 용량선 구동부 (105) 및 구동 신호 생성부 (106)과, 각 부를 제어하기 위한 신호 제어부 (102)를 구비한다. 또한, 디스플레이 패널 (101)은, 적색 (R), 녹색 (G) 및 청색 (B)의 3원색 각각에 대한 화소 (101a)를 구비한다.
여기서, 디스플레이 패널 (101)은 주사 구동부 (103)에 접속되며, 각각 주사 신호를 전달하는 주사선 (LG1), (LG2), …, (LGn)(이하, 임의의 주사선을 LG로 함)과, 데이터 구동부 (104)에 접속되며, 각각 데이터 신호를 전달하는 데이터선 (LD1), (LD2), (LD3), …, (LDm)(이하, 임의의 데이터선을 LD로 함)과, 용량선 구동부 (105)에 접속되며, 각각 용량선 구동 신호를 전달하는 용량선 (LC1), (LC2), (LC3), …, (LCm)(이하, 임의의 용량선을 LC로 함)과, 구동 신호 생성부 (106)에 접속되며, 각각 구동 신호를 전달하는 구동선 (LP1), (LP2), (LP3), …, (LPm)(이하, 임의의 구동선을 LP로 함)을 포함한다.
각 주사선 (LG1) 내지 (LGn)은 도면 중 대략 행방향으로 연신하고 있으며, 각 데이터선 (LD1) 내지 (LDm)은 도면 중 대략 열방향으로 연신하고 있다. 따라서, 주사선 (LG1) 내지 (LGn)과 데이터선 (LD1) 내지 (LDm)은, 2차원 매트릭스상으로 교차한다. 각 화소 (101a)는 이 2차원 매트릭스에서의 교차 부분에 각각 배치되며, 대응하는 주사선 (LG) 및 데이터선 (LD)에 접속된다. 또한, 각 용량선 (LC1) 내지 (LCm)은 데이터선 (LD1) 내지 (LDm)과 대략 평행하게 연신하고 있으며, 각 교차 부분에 배치된 화소 (101a)에 접속된다. 마찬가지로 각 구동선 (LP1) 내지 (LPm)은, 데이터선 (LD1) 내지 (LDm)과 대략 평행하게 연신하고 있으며, 각 교차 부분에 배치된 화소 (101a)에 접속된다. 본 실시 형태에서는, 주사선 (LG)와 데이터선 (LD)와 용량선 (LC)와 구동선 (LP) 각각에서, 서로 교차하도록 행렬 방향으로 연신된 배선 부분을 주배선으로 하고, 이 주배선으로부터 분지되어 각 화소 (101a)에서의 스위칭 트랜지스터 (Q1)이나 구동 트랜지스터 (Q2)나 캐패시터 (C1)(예를 들면 도 2 참조) 등의 소자에 접속하는 배선 부분을 부배선으로 한다. 또한, 각 소자간을 접속하는 배선((L1), (L2) 등)을 부배선으로 한다.
신호 제어부 (102)는, 외부로부터 입력된 비디오 신호 (R), (G), (B) 및 그 표시를 제어하기 위한 입력 제어 신호(데이터 인에이블 신호 (DE), 수평 동기 신호 (Hsync), 수직 동기 신호 (Vsync), 메인 클럭 (MCLK) 등)에 기초하여 영상 재생을 제어하기 위한 주사 제어 신호 (CONT1), 데이터 제어 신호 (CONT2), 용량선 제어 신호 (CONT3), 발광 제어 신호 (CONT4) 및 비디오 데이터 신호 (DAT) 등을 생성한다.
생성된 주사 제어 신호 (CONT1)은 주사 구동부 (103)에 입력된다. 주사 제어 신호 (CONT1)은, 후술하는 게이트 온 전압 (Von)의 출력 개시를 지시하는 수직 동기 개시 신호나 게이트 온 전압 (Von)의 출력 타이밍을 제어하는 게이트 클럭 신호나 게이트 온 전압 (Von)의 출력 기간을 제어하는 출력 인에이블 신호 등을 포함한다. 또한, 주사 구동부 (103)에는, 각 화소 (101a)에 포함되는 스위칭 트랜지스터 (Q1)(도 2 참조)을 온ㆍ오프시키기 위한 게이트 온 전압 (Von) 및 게이트 오프 전압 (Voff)도 입력된다. 주사 구동부 (103)은, 주사 제어 신호 (CONT1)에 따라 게이트 온 전압 (Von) 및 게이트 오프 전압 (Voff)로부터 주사 신호를 생성하고, 이것을 주사선 (LG)에 입력한다.
또한, 데이터 제어 신호 (CONT2) 및 비디오 데이터 신호 (DAT)는 데이터 구동부 (104)에 입력된다. 데이터 제어 신호 (CONT2)는, 비디오 데이터 신호 (DAT)의 입력 개시를 지시하는 수평 동기 개시 신호나 데이터선 (LD)에 데이터 신호를 입력하기 위한 로드 신호 등을 포함한다. 데이터 구동부 (104)는 데이터 제어 신호 (CONT2)에 따라 수신한 비디오 데이터 신호 (DAT)를 래치시킨 후, 적절하게 비디오 데이터 신호 (DAT)에 대응한 데이터 신호를 생성하고, 이것을 데이터선 (LD)에 입력한다.
또한, 용량선 제어 신호 (CONT3)은 용량선 구동부 (105)에 입력된다. 용량선 제어 신호 (CONT3)은, 용량선 (LC) 구동용의 용량선 구동 신호를 생성하기 위한 신호이다. 용량선 구동부 (105)는 용량선 제어 신호 (CONT3)에 따라 용량선 (LC)를 구동하기 위한 용량선 구동 신호를 생성하고, 이것을 용량선 (LC)에 입력한다.
또한, 발광 제어 신호 (CONT4)는 구동 신호 생성부 (106)에 입력된다. 발광 제어 신호 (CONT4)는, 유기 발광 다이오드 (D1)(도 2 참조) 구동용의 구동 신호를 생성하기 위한 신호이다. 구동 신호 생성부 (106)은 발광 제어 신호 (CONT4)에 따라 유기 발광 다이오드 (D1)을 발광시키거나, 또는 비발광으로 하기 위한 구동 신호를 생성하고, 이것을 구동선 (LP)에 입력한다.
또한, 구동 신호는, 후술하는 유기 발광 다이오드 (D1)의 애노드에 입력된다. 또한, 유기 발광 다이오드 (D1)의 캐소드에는 공통 전압 (Vcom)이 입력된다(도 2 참조). 따라서, 본 실시 형태에서는, 유기 발광 다이오드 (D1)을 발광시키는 기간의 구동 신호의 전압 레벨을 공통 전압 (Vcom)의 전압 레벨보다 높게 하고, 그 이외의 기간에서의 구동 신호의 전압 레벨을 공통 전압 (Vcom)과 동일하거나 그보다 낮게 함으로써, 유기 발광 다이오드 (D1)의 발광/비발광을 제어한다. 여기서 공통 전압 (Vcom)은, 예를 들면 접지 전위로 할 수 있다. 또한, 구동선 (LP) 대신에 전원선을 사용할 수도 있다. 이 경우, 구동 신호 생성부 (106)은 생략되며, 전원선에 전원 전압이 인가된다.
(화소 구성)
이어서, 도 2를 사용하여 각 화소 (101a)의 개략적인 구성 및 그 동작을 설명한다. 또한, 이하의 설명은, (R), (G), (B) 중 어떠한 화소 (101a)에 대해서도 동일하다.
도 2는, 화소 (101a)의 개략적인 회로 구성을 나타내는 모식도이다. 도 2에 나타낸 바와 같이, 화소 (101a)는 스위칭 트랜지스터 (Q1)과, 구동 트랜지스터 (Q2)와, 캐패시터 (C1)과, 유기 발광 다이오드 (D1)을 포함한다.
스위칭 트랜지스터 (Q1)은 예를 들면 n형의 TFT이며, 그 소스 (S)는 예를 들면 노드 (N4)에서 데이터선 (LD)의 주배선으로부터 분지된 부배선에 접속되며, 드레인 (D)는 노드 (N1)을 포함하는 배선 (L1)을 통해 구동 트랜지스터 (Q2)의 게이트 (G)에 접속된다. 또한, 스위칭 트랜지스터 (Q1)의 게이트 (G)는, 예를 들면 노드 (N3)에서 주사선 (LG)의 주배선으로부터 분지된 부배선에 접속된다. 따라서, 스위칭 트랜지스터 (Q1)은, 주사 신호의 전압 레벨 (Vg)(주사 제어 전압)에 따라 데이터선 (LD) 및 노드 (N1) 사이를 도통시키거나 또는 차단한다.
배선 (L1)에는, 예를 들면 노드 (N1)에서 분지된 배선 부분(이것도 배선 (L1)에 포함함)을 통해 캐패시터 (C1)의 한쪽 단자가 접속된다. 캐패시터 (C1)의 다른쪽 단자는, 예를 들면 노드 (N5)에서 용량선 (LC)의 주배선으로부터 분지된 부배선에 접속된다. 용량선 (LC)에는, 상술한 용량선 구동부 (105)로부터 용량선 구동 신호가 부여된다. 이 용량선 구동 신호의 전압 레벨 (Vc)(용량선 구동 전압)는, 예를 들면 접지 전위로 할 수 있다. 바꾸어 말하면, 용량선 (LC)는 접지선으로 할 수 있다. 이 경우, 용량선 구동부 (105)를 생략할 수 있다.
여기서, 주사선 (LG)에 입력된 주사 신호의 전압 레벨 (Vg)(주사 제어 전압)가 하이 레벨이 되면 스위칭 트랜지스터 (Q1)이 온 상태가 되어, 해당 스위칭 트랜지스터 (Q1)을 통해 구동 트랜지스터 (Q2)의 게이트 (G)에 데이터 신호의 전압 레벨 (Vd)(데이터 구동 전압)에 따른 전하가 주입된다. 그 결과, 구동 트랜지스터 (Q2)가 온 상태가 되어, 노드 (N3) 및 유기 발광 다이오드 (D1) 사이가 도통한다.
여기서, 캐패시터 (C1)은, 주사선 (LG)의 전압 레벨 (Vg)가 로우 레벨이 되어 스위칭 트랜지스터 (Q1)이 완전히 오프 상태가 된 후로부터 이어서 전압 레벨 (Vg)가 하이 레벨이 되어 스위칭 트랜지스터 (Q1)이 온 상태가 됨과 동시에 다음 데이터 신호가 입력될 때까지의 사이에, 구동 트랜지스터 (Q2)에서의 게이트 (G)의 전위를 유지하는 기능을 한다. 즉, 캐패시터 (C1)은 소정의 기간 동안 데이터선 (LD)에 입력된 데이터를 유지한다.
구동 트랜지스터 (Q2)는 예를 들면 n형의 TFT이며, 그 드레인 (D)는 예를 들면 노드 (N6)에서 구동선 (LP)의 주배선으로부터 분지된 부배선에 접속되고, 소스 (S)는 노드 (N2)를 통해 유기 발광 다이오드 (D1)의 애노드에 접속된다. 또한, 유기 발광 다이오드 (D1)의 캐소드에는, 공통 전압 (Vcom)(예를 들면 접지 전위 (GND))이 인가된다. 따라서, 구동 트랜지스터 (Q2)가 온 상태가 되고, 애노드에 전원 전압 VDD가 인가되면 유기 발광 다이오드 (D1)에 전류 (I)가 흐르기 때문에, 유기 발광 다이오드 (D1)이 전류 (I)의 전류량에 따른 휘도로 발광한다. 한편, 구동 트랜지스터 (Q2)가 오프 상태일 때에는 유기 발광 다이오드 (D1)에는 전류가 흐르지 않기 때문에, 발광이 발생하지 않는다.
이어서, 도 3 및 도 4를 사용하여 각 화소 (101a)의 레이아웃 구조 및 층 구조를 상세히 설명한다. 도 3은, 화소 (101a)에서의 액티브 매트릭스 기판 (101A)(예를 들면 도 4 참조)의 레이아웃 구조를 설명하기 위한 개략적인 평면도이다. 또한, 도 4는 화소 (101a)의 층 구조를 설명하기 위한 개략적인 단면도이다. 또한, 도 3에서는 설명의 간략화를 위해, 투명 기판 (10), 층간 절연막 (40) 및 (50) 등의 구성(예를 들면 도 4 참조)을 생략한다. 또한, 도 4는 도 3의 A-A'에서의 절단 단면을 연속적으로 나타낸 화소 (101a)의 개략적인 층 구조이다. 또한, 이하의 설명에서는, 설명의 명확화를 위해 동일한 층에서의 동종의 막에 동일한 부호를 붙인다.
도 3 또는 도 4에 나타낸 바와 같이, 화소 (101a)는 어레이 기판으로서의 액티브 매트릭스 기판 (101A)(예를 들면 도 4 참조)와, 액티브 매트릭스 기판 (101A) 위의 유기 발광 다이오드 (D1)(예를 들면 도 4 참조)을 구비한다. 액티브 매트릭스 기판 (101A)는 예를 들면 주사선 (LG)와, 데이터선 (LD)와, 용량선 (LC)와, 구동선 (LP)와, 배선 (L1) 및 (L2)와, 스위칭 트랜지스터 (Q1)과, 구동 트랜지스터 (Q2)와, 캐패시터 (C1)을 포함한다. 유기 발광 다이오드 (D1)은, 애노드 전극 (61) 및 캐소드 전극 (63)에 샌드위칭된 유기막 (62)를 포함하고, 예를 들면 배선 (L2)를 통해 구동 트랜지스터 (Q2)의 소스 전극 (24s)에 접속된다. 또한, 유기 발광 다이오드 (D1)에 대하여 빛의 취출측에 컬러 필터를 설치할 수도 있다. 또한, 도 4에서 발광 방향(빛의 취출 방향)을 백색 화살표로 나타내었다.
주사선 (LG)는, 예를 들면 투명 기판 (10) 위의 제1 배선층 (41)로 구성된다(예를 들면 도 3 참조). 데이터선 (LD), 용량선 (LC) 및 구동선 (LP)는, 각각 예를 들면 투명 기판 (10) 위의 제1 배선층 (41) 및 층간 절연막 (40) 위의 제2 배선층 (43)과, 층간 절연막 (40)에 형성된 콘택트 내의 콘택트 내 배선 (42)와, 인접하는 화소 (101a) 사이에서의 제1 배선층 (41)을 접속하기 위한 콘택트 내 배선 (42) 및 제2 배선층 (43)으로 이루어지는 입체 배선 (RC)로 구성된다. 배선 (L1) 및 (L2)는, 각각 예를 들면 투명 기판 (10) 위의 제1 배선층 (41) 및 층간 절연막 (40) 위의 제2 배선층 (43)과, 층간 절연막 (40)에 형성된 콘택트홀 내의 콘택트 내 배선 (42)로 구성된다. 또한, 배선 (L2)에는, 예를 들면 구동 트랜지스터 (Q2)의 소스 전극 (24s)에 접속된 제1 배선층 (41)을 유기 발광 다이오드 (D1)의 애노드 전극 (61)에 전기적으로 접속하기 위한 콘택트 플러그 (51)도 포함된다. 또한, 도 2에 나타낸 각 노드 (N1), (N2), (N3), (N4), (N5) 및 (N6)은, 각각 예를 들면 도 3에 나타낸 각 위치에 정의할 수 있다.
제1 배선층 (41)에서 대략 행방향 또는 대략 열방향으로 연신된 부분은, 각각 주사선 (LG), 데이터선 (LD), 용량선 (LC) 또는 구동선 (LP)에서의 주배선 부분에 상당한다. 또한, 주배선 부분으로부터 분지되어 해당 주배선과 각 화소 (101a)에서의 소자((Q1), (Q2), (C1) 등)를 접속하기 위한 부배선 부분에 상당한다.
콘택트 내 배선 (42) 및 제2 배선층 (43)은, 예를 들면 데이터선 (LD), 용량선 (LC) 또는 구동선 (LP)를 층간 절연막 (40) 위에 유도하기 위한 배선, 또는 각 배선((LD), (LC), (LP) 등)과 대략 수직 방향으로 연신된 주사선 (LG)에 걸쳐서 각 배선((LD), (LC), (LP) 등)에서의 주배선간을 전기적으로 접속시키기 위한 입체 배선 (RC)이다. 또한, 본 실시 형태에서는, 콘택트 내 배선 (42) 및 제2 배선층 (43)에서 각 배선((LD), (LC), (LP) 등)을 층간 절연막 (40) 위에 유도하는 부분은 부배선 부분에 포함되며, 주사선 (LG)에 걸치기 위한 부분은 주배선 부분에 포함된다.
이와 같이, 층간 절연막 (40)(예를 들면 도 4 참조) 내에 형성된 콘택트 내 배선 (42)를 사용하여 층간 절연막 (40) 아래의 제1 배선층 (41)과 층간 절연막 (40) 위의 제2 배선층 (43)을 전기적으로 접속함으로써, 각 신호선((LG), (LD), (LC), (LP) 등)을 입체 교차시키는 것이 가능해진다. 이에 따라, 각 배선((LG), (LD), (LC), (LP) 등)의 많은 영역을 단일의 층(본 실시 형태에서 투명 기판 (10) 위의 층)에 형성하는 것이 가능해지기 때문에, 액티브 매트릭스 기판 (101A)에서의 층 구조의 간략화나 배선 레이아웃의 명확화 등이 가능해짐과 동시에, 상층에 형성하는 막 상면의 평탄성을 높이는 것이 가능해진다.
또한, 투명 기판 (10) 위에서 각종 배선((LG), (LD), (LC), (LP), (L1), (L2) 등) 및 각종 소자((Q1), (Q2), (C1) 등)가 형성되지 않는 영역에는, 예를 들면 제1 배선층 (41)의 일부가 용장(冗長)된 용장 배선 (41a)(예를 들면 도 3 참조)가 형성됨으로써, 투명 기판 (10) 위에 형성되는 층 상면의 평탄성이 향상되어 있다.
스위칭 트랜지스터 (Q1)은, 예를 들면 투명 기판 (10) 위의 게이트 전극 (11)과, 게이트 전극 (11)을 덮는 게이트 절연막 (12)와, 게이트 절연막 (12) 위에서의 소스 전극 (14s) 및 드레인 전극 (14d)와, 소스 전극 (14s) 및 드레인 전극 (14d) 사이에서의 게이트 절연막 (12) 위의 투명 반도체층 (13)으로 이루어지는, 소위 바텀 게이트 구조의 박막 트랜지스터(TFT)이다(예를 들면 도 4 참조).
게이트 전극 (11)에는, 예를 들면 주사선 (LG)를 구성하는 제1 배선층 (41)의 일부를 사용할 수 있다. 게이트 절연막 (12)에는, 예를 들면 층간 절연막 (40)의 일부를 사용할 수 있다. 투명 반도체층 (13)에는, 예를 들면 투명 반도체층 (44)의 일부를 사용할 수 있다. 소스 전극 (14s)에는, 예를 들면 데이터선 (LD)의 일부를 구성하는 제2 배선층 (43)의 일부를 사용할 수 있다. 드레인 전극 (14d)에는, 예를 들면 배선 (L1)의 일부를 구성하는 제2 배선층 (43)의 일부를 사용할 수 있다. 단, 본 발명은 이것으로 한정되지 않으며, 예를 들면 게이트 전극 (11)에 제2 배선층 (43)의 일부를 사용하고, 소스 전극 (14s) 및 드레인 전극 (14d)에 각각 제1 배선층 (41)의 일부를 사용한, 소위 톱 게이트 구조의 박막 트랜지스터(TFT)로 할 수도 있다.
마찬가지로 구동 트랜지스터 (Q2)는, 예를 들면 투명 전극 (10) 위의 게이트 전극 (21)과, 게이트 전극 (21)을 덮는 게이트 절연막 (22)와, 게이트 절연막 (22) 위에서의 소스 전극 (24s) 및 드레인 전극 (24d)와, 드레인 전극 (24d) 및 소스 전극 (24s) 사이에서의 게이트 절연막 (22) 위의 투명 반도체층 (23)으로 이루어지는, 소위 바텀 게이트 구조의 박막 트랜지스터(TFT)이다(예를 들면 도 4 참조).
게이트 전극 (21)에는, 예를 들면 배선 (L1)의 일부를 구성하는 제1 배선층 (41)의 일부를 사용할 수 있다. 게이트 절연막 (22)에는, 예를 들면 층간 절연막 (40)의 일부를 사용할 수 있다. 투명 반도체층 (23)에는, 예를 들면 투명 반도체층 (44)의 일부를 사용할 수 있다. 드레인 전극 (24d)에는, 예를 들면 구동선 (LP)의 일부를 구성하는 제2 배선층 (43)의 일부를 사용할 수 있다. 소스 전극 (24s)에는, 예를 들면 배선 (L2)의 일부를 구성하는 제2 배선층 (43)의 일부를 사용할 수 있다. 단, 본 발명은 이것으로 한정되지 않으며, 예를 들면 게이트 전극 (21)에 제2 배선층 (43)의 일부를 사용하고, 드레인 전극 (24d) 및 소스 전극 (24s)에 각각 제1 배선층 (41)의 일부를 사용한, 소위 톱 게이트 구조의 TFT로 할 수도 있다.
또한, 본 실시 형태에 따른 액티브 매트릭스 기판 (101A)는 트랜지스터 소자로서의 TFT를 구비하는, 소위 어레이 기판으로 불리는 것이다.
캐패시터 (C1)은, 예를 들면 투명 기판 (10) 위의 하부 전극 (31)과, 하부 전극 (31) 위의 상부 전극 (33)과, 하부 전극 (31) 및 상부 전극 (33) 사이의 용량 절연막 (32)로 이루어진다(예를 들면 도 4 참조). 하부 전극 (31)에는, 예를 들면 용량선 (LC)의 일부를 구성하는 제1 배선층 (41)의 일부를 사용할 수 있다. 용량 절연막 (32)에는, 예를 들면 층간 절연막 (40)의 일부를 사용할 수 있다. 상부 전극 (33)에는, 예를 들면 구동선 (LP)를 구성하는 제2 배선층 (43)의 일부를 사용할 수 있다.
또한, 액티브 매트릭스 기판 (101A) 위의 유기 발광 다이오드 (D1)은, 예를 들면 애노드 전극 (61)과, 애노드 전극 (61) 위의 유기막 (62)와, 유기막 (62) 위의 캐소드 전극 (63)으로 이루어진다(예를 들면 도 4 참조). 또한, 유기 발광 다이오드 (D1)에 대하여 빛을 취출하는 측의 층에는, 컬러 필터나 파장 시프터 등의 색 변환막을 배치할 수도 있다.
인접하는 화소 (101a) 사이에는, 예를 들면 애노드 전극 (61)과 유기막 (62)를 화소마다 구획하기 위한 격벽 (70)이 형성된다(예를 들면 도 4 참조). 층간 절연막 (50) 위에는, 유기 발광 다이오드 (D1) 및 하층의 각 소자 및 각 배선을 보호하기 위한 패시베이션막 (80)이 형성된다(예를 들면 도 4 참조).
여기서, 투명 기판 (10)에는 유리 기판을 사용할 수 있다. 단, 이것으로 한정되지 않으며, 예를 들면 유리 기판이나 석영 기판이나 플라스틱 기판 등 다양한 투명 절연성 기판을 사용할 수 있다. 또한, 투명 기판 (10)으로서 플렉시블 기판을 사용함으로써, 플렉시블 유기 EL 디스플레이 장치 (100)을 실현하는 것도 가능하다. 또한, 본 발명에서 투명하다는 것은, 적어도 가시광의 대역에 포함되는 파장의 빛에 대하여 투명 또는 반투명한 것을 의미한다.
제1 배선층 (41), 콘택트 내 배선 (42) 및 제2 배선층 (43) 및 콘택트 플러그 (51)은, 아연 주석 산화물(Zinc Tin Oxide: ZTO)을 주성분으로 한 도전체 재료를 사용하여 형성된다. 단, 이것으로 한정되지 않으며, 예를 들면 인듐 함유 산화물(Indium Tin Oxide: ITO, Indium Zinc Oxide: IZO 등)이나 기타 무기 산화물 도전체 재료, 또는 유기물 재료 등 투명 도전성막을 얻을 수 있는 도전체 재료를 사용하여 형성할 수도 있다. 또한, ZTO 재료는, 예를 들면 Zn보다 Sn의 (몰)양을 많게 함으로써(예를 들면, Zn:Sn의 몰비가 1:2 등) 도전체 재료로서의 사용이 가능하다. 또한, 도전체 재료로서의 ITO는 통상적으로 In:Sn의 몰비가 0.9:0.1 정도, 도전체 재료로서의 IZO는 통상적으로 In:Zn의 몰비가 0.9:0.1 정도이다.
특히 ZTO 도전성막은 비정질인 막으로서 형성하는 것이 가능하기 때문에, 플렉시블 제1 배선층 (41), 제2 배선층 (43), 콘택트 내 배선 (42) 및 콘택트 플러그 (51)을 실현하는 것이 가능하다는 이점을 갖는다. 또한, 비정질인 ZTO 도전성막은 저온 형성하는 것이 가능하기 때문에, 예를 들면 플라스틱 기판 등의 고온 내성이 낮은 기판을 투명 기판 (10)으로서 사용한 경우에도 용이하게 형성하는 것이 가능하다는 이점도 갖는다. 이로부터 ZTO 도전성막을 사용하여 제1 배선층 (41), 제2 배선층 (43), 콘택트 내 배선 (42) 및 콘택트 플러그 (51)을 형성하는 것은, 플렉시블 유기 EL 디스플레이 장치 (100)을 형성할 때 적합하다고 할 수 있다.
층간 절연막 (40) 및 (50)에는, 예를 들면 SOG(Spin ON Glass)나 산화규소(SiO2)나 질화규소(SiNX) 등의 규소계 절연물이나 알루미나(Al2O3) 등의 알루미늄 산화물이나 하프니아(HfO2) 등의 하프늄 산화물이나 이트리아(Y2O3) 등의 이트륨 산화물이나 La2O3 등의 란탄 산화물 등, 또는 투명한 감광성 수지 등과 같은 도포 공정에 의한 성막이 가능한 절연물로 이루어지는 투명한 절연성 단층막, 또는 이들을 1개 이상 포함하는 투명한 절연성 다층막을 사용할 수 있다. 본 실시 형태에서는, 층간 절연막 (40)을 예를 들면 알루미나(Al2O3)막과 하프니아(HfO2)막을 포함하는 다층 구조의 절연막으로 형성하고, 층간 절연막 (50)을 예를 들면 감광성 수지로 이루어지는 단층 구조의 절연막으로 형성한다. 또한, 본 실시 형태에서 층간 절연막 (40) 및 (50)은 각 층간을 절연하기 위한 절연막으로서 기능할 뿐만 아니라, 각 층의 평탄성을 확보하기 위한 평탄화막으로서도 기능할 수 있다.
층간 절연막 (40) 위에는, 제2 배선층 (43) 및 콘택트 내 배선 (42)를 덮도록 투명 반도체층 (44)가 형성된다. 투명 반도체층 (44)는, 후술하는 제조 공정에서 예를 들면 에칭 공정시에 하층에 위치하는 제2 배선층 (43)이나 콘택트 내 배선 (42) 등이 받는 공정 손상을 감소시키기 위한 보호막으로서 기능한다. 본 실시 형태에서는, 투명 반도체층 (44)의 예로서 상기 도전체 재료(ZTO 도전체 재료, 인듐 함유 산화물 도전체 재료)로 이루어지는 배선보다 캐리어 농도를 낮출 수 있는 반도체 재료이며, ZTO 또는 인듐 함유 산화물로 구성되는 반도체 재료로 이루어지는 투명 반도체층을 사용한다. 또한, ZTO 재료는, 예를 들면 Sn보다 Zn의 (몰)양을 많게 함으로써(예를 들면, Zn:Sn의 몰비가 2:1 등) 반도체 재료로서의 사용이 가능하다. 또한, 이 ZTO 반도체층의 성막시에는, 분위기의 산소 농도를 증가시킴으로써 반도체층의 캐리어 농도를 낮추는 조정을 행할 수 있다. 또한, 상술한 제1 배선층 (41) 등과 마찬가지로 ZTO 투명 반도체층도 비정질인 막으로서 형성할 수 있기 때문에, 플렉시블 투명 반도체층 (44)를 실현하는 것이 가능해지며, 플렉시블 유기 EL 디스플레이 장치 (100)을 형성할 때 바람직하다. 또한, 본 발명은 이러한 ZTO 반도체 재료로 한정되지 않으며, 인듐 함유 산화물 반도체 재료(예를 들면, In:Zn의 몰비가 4:6인 IZO 등) 등의 투명 무기 산화물 반도체 재료나, 그 이외에 펜타센이나 테트라벤조포르피린의 전구체 등을 포함하는 투명 유기 반도체 재료 등 다양한 투명 반도체 재료를 사용하여 형성할 수 있다.
또한, 본 실시 형태에서는 투명 반도체층 (44)를 형성하는 도전체 재료의 주성분과, 각 소자에서 이 투명 전극과 접촉하는 전극 부분을 형성하는 도전체 재료의 주성분에 동종의 재료를 사용한다. 따라서, 본 실시 형태에서는, 소스 전극 (14s) 및 드레인 전극 (14d), 소스 전극 (24s) 및 드레인 전극 (24d)를 포함하는 제2 배선층 (43)이 ZTO를 주성분으로 하는 ZTO 도전성막으로 형성되며, 투명 반도체층 (44)가 ZTO를 주성분으로 하고, 캐리어 농도가 제2 배선층 (43)의 캐리어 농도보다 낮은 ZTO 반도체막으로 형성된다. 이와 같이 양자를 동종의 재료로 형성함으로써, 예를 들면 스위칭 트랜지스터 (Q1)에서의 소스 전극 (14s) 또는 드레인 전극 (14d)와 투명 반도체층 (13)을 오믹 접촉시키는 것이 가능해진다. 마찬가지로, 구동 트랜지스터 (Q2)에서의 드레인 전극 (24d) 또는 소스 전극 (24s)와 투명 반도체층 (23)을 오믹 접촉시키는 것이 가능해진다. 이에 따라, 각 TFT 소자((Q1), (Q2) 등)에서의 저항 성분이 감소되기 때문에, 각 TFT 소자의 구동 전력을 감소시키는 것이 가능해지고, 결과적으로 유기 EL 디스플레이 장치 (100)의 소비 전력을 감소시키는 것이 가능해진다.
격벽 (70)은, 예를 들면 감광성 수지로 이루어지는 단층 구조의 절연막으로 형성할 수 있다. 단, 이것으로 한정되지 않으며, 예를 들면 SOG나 SiO2, SiNX 등의 규소계 절연물이나 Al2O3 등의 알루미늄 산화물이나 HfO2 등의 하프늄 산화물이나 Y2O3 등의 이트륨 산화물이나 La2O3 등의 란탄 산화물 등, 또는 투명한 감광성 수지등과 같은 도포 공정에 의한 성막이 가능한 절연물로 이루어지는 투명한 절연성 단층막, 또는 이들을 1개 이상 포함하는 투명한 절연성 다층막을 사용할 수 있다.
또한, 스위칭 트랜지스터 (Q1), 구동 트랜지스터 (Q2) 및 캐패시터 (C1)은 상술한 제1 배선층 (41), 제2 배선층 (43) 및 층간 절연막 (40)의 일부를 사용하여 구성하는 것이 가능하기 때문에, 그 재료도 상술한 것과 동일하게 할 수 있다. 단, 각 전극 위에 이것을 저저항화하기 위한 투명한 도전성막을 형성하는 등 적절하게 변형하는 것도 가능하다.
또한, 유기 발광 다이오드 (D1)에서 유기막 (62)는, 예를 들면 정공 주입층, 정공 수송층, 유기 발광층, 전자 수송층, 전자 주입층 및 정공 장벽층을 포함한 다층 구조의 적층막이다. 유기막 (62)에서 유기 발광층의 호스트 재료에는, 폴리플루오렌, 그의 유도체 및 공중합체, 폴리아릴렌, 그의 유도체 및 공중합체, 폴리아릴렌비닐렌, 그의 유도체 및 공중합체나 폴리아릴아민, 그의 유도체 및 공중합체 등과 같은 고분자 재료나, 그 이외에 형광성 또는 인광성의 다양한 저분자 발광 재료 또는 고분자 재료 등 정공 수송층 등과의 조합이나 타깃 파장 등에 따라 다양한 발광 재료를 사용할 수 있다.
광취출측에 배치되는 애노드 전극 (61)에는, 예를 들면 ZTO나 ITO 등과 같은 산화물 도전체 재료, 또는 은(Ag)이나 알루미늄(Al) 등의 금속 재료로 이루어지는 투명 단층막, 또는 이들을 포함하는 다층 구조의 투명 적층막을 사용할 수 있다. 또한, 금속 재료를 사용한 경우, 이것을 포함하는 층은 빛을 투과시키는 정도인 얇은 막이 된다. 본 실시 형태에서는 ZTO/Ag/ZTO의 적층막을 사용하고, 그 중 Ag막을 빛이 투과하는 정도의 박막으로 형성한 경우를 예로 든다. 또한, 캐소드 전극 (63)은, 예를 들면 은(Ag)이나 알루미늄(Al)이나 마그네슘(Mg) 등과 같은 높은 도전성과 반사율을 겸비한 금속 또는 합금 등의 도전체 재료를 사용하여 얻을 수 있다. 본 실시 형태에서는, Mg와 Ag의 합금막을 사용한 경우를 예로 든다.
패시베이션막 (80)은, 예를 들면 CVD법으로 성막된 SiO2막이나 SiNx막 등의 다층막을 사용하여 형성하는 것이 가능하다. 본 실시 형태에서는, SiO2막이나 SiNx막의 다층막을 사용한 경우를 예로 든다.
이상으로부터 분명한 바와 같이, 본 실시 형태에 따른 유기 EL 디스플레이 장치 (100)은 유기막 (62)에 대하여 광취출측인 하면 (100a)측에 위치하는 층이 모두 빛을 투과하는 투명막 또는 반투명막으로 형성되어 있기 때문에, 광취출면인 하면 (100a)의 전체 영역이 개구된, 소위 전체 개구형의 유기 EL 디스플레이 장치 (100)을 실현하는 것이 가능해진다.
(제조 방법)
이어서, 본 실시 형태에 따른 유기 EL 디스플레이 장치 (100)의 제조 방법을 도면을 참조하여 상세히 설명한다. 도 5a 내지 도 5j는, 본 실시 형태에 따른 유기 EL 디스플레이 장치 (100)에서의 디스플레이 패널 (101)의 제조 방법을 나타내는 공정 단면도이다. 또한, 도 5a 내지 도 5j에서는, 도 3에 나타낸 A-A'으로 절단된 연속적인 단면을 나타낸다.
본 제조 방법에서는 우선 투명 기판 (10)을 준비하고, 상기 기판의 두께 방향(기판에 대하여 수직 방향)과 수직인 면인 2개의 주요면 중 한쪽 주요면(이하, 이것을 상면으로 함) 위에 예를 들면 스퍼터링법, CVD(Chemical Vapor Deposition)법 또는 진공 증착법 등을 이용하여 ZTO를 퇴적함으로써, 투명한 비정질상의 ZTO 도전성막을 형성한다. 이어서, 예를 들면 포토리소그래피법(본 명세서에서 "포토리소그래피법"에는 에칭 공정과 같은 패터닝 공정이 포함되는 경우가 있음)을 이용하여 해당 ZTO 도전성막을 패터닝함으로써, 도 5a에 나타낸 바와 같이 투명 기판 (10) 위에 게이트 전극 (11) 및 (21), 하부 전극 (31), 제1 배선층 (41) 및 용장 배선 (41a)(도 3 참조) 등을 형성한다(제1 배선 형성 공정). 단, 이것으로 한정되지 않으며, 예를 들면 졸ㆍ겔법을 사용한 인쇄 기술이나 잉크젯 프린팅 기술 등과 같은 도포 공정 기술 등을 이용하여 게이트 전극 (11) 및 (21), 하부 전극 (31), 제1 배선층 (41) 및 용장 배선 (41a) 등을 형성할 수도 있다.
이어서, 각 전극 및 배선((11), (21), (31), (41), (41a) 등)이 형성된 투명 기판 (10) 상면 위에, 예를 들면 스퍼터링법, CVD법 또는 진공 증착법 등을 이용하여 알루미나(Al2O3)와 하프니아(HfO2)를 순차적으로 퇴적함으로써, 투명한 절연성 적층막으로 이루어지는 층간 절연막 (40)을 형성한다(제1 층간 절연막 형성 공정). 이어서, 예를 들면 포토리소그래피법을 이용하여 해당 층간 절연막 (40)을 패터닝함으로써, 도 5b에 나타낸 바와 같이 층간 절연막 (40) 내에 제1 배선층 (41)의 일부를 노출시키는 콘택트홀 (ap1) 및 (ap2)를 형성한다. 단, 이것으로 한정되지 않으며, 예를 들면 상술한 바와 같은 도포 공정 기술 등을 이용하여 콘택트홀 (ap1) 및 (ap2)를 구비한 층간 절연막 (40)을 형성할 수도 있다. 또한, 본 공정에서 형성된 층간 절연막 (40) 중, 적어도 게이트 전극 (11) 위의 층간 절연막 (40)은 스위칭 트랜지스터 (Q1)의 게이트 절연막 (12)로서 기능하고, 적어도 게이트 전극 (21) 위의 층간 절연막 (40)은 구동 트랜지스터 (Q2)의 게이트 절연막 (22)로서 기능하고, 적어도 하부 전극 (31) 위의 층간 절연막 (40)은 캐패시터 (C1)의 용량 절연막 (32)로서 기능한다. 또한, 콘택트홀 (ap2)는, 이후의 공정에서 제1 배선층 (41)과 전기적으로 접속된 콘택트 플러그 (51)의 일부를 형성하기 위한 콘택트홀이다.
이어서, 콘택트홀 (ap1) 및 (ap2)가 형성된 층간 절연막 (40) 위에, 예를 들면 스퍼터링법, CVD법 또는 진공 증착법 등을 이용하여 ZTO를 퇴적함으로써 투명한 비정질상의 ZTO 도전성막을 형성한다. 이 때, 콘택트홀 (ap2) 내에 ZTO 도전성막이 형성될 수도 있다. 이어서, 예를 들면 포토리소그래피법을 이용하여 해당 ZTO 도전성막을 패터닝함으로써, 도 5c에 나타낸 바와 같이 층간 절연막 (40) 위에 소스 전극 (14s) 및 드레인 전극 (14d), 드레인 전극 (24d) 및 소스 전극 (24s), 상부 전극 (33), 및 제2 배선층 (43) 등을 형성함과 동시에, 층간 절연막 (40)의 콘택트홀 (ap1) 내에 제1 배선층 (41)과 전기적으로 접속된 콘택트 내 배선 (42)를 형성한다(제2 배선 형성 공정). 단, 이것으로 한정되지 않으며, 예를 들면 상술한 바와 같은 도포 공정 기술 등을 이용하여 소스 전극 (14s) 및 드레인 전극 (14d), 드레인 전극 (24d), 소스 전극 (24s), 상부 전극 (33), 콘택트 내 배선 (42) 및 제2 배선층 (43)을 형성할 수도 있다. 또한, 이 공정에서는 콘택트홀 (ap2) 내의 ZTO 도전성막이 완전히 제거되지 않을 수도 있다.
이어서, 각 전극 및 배선((14s), (14d), (24d), (24s), (33), (42), (43) 등)이 형성된 층간 절연막 (40) 위에, 예를 들면 스퍼터링법, CVD법 또는 진공 증착법 등을 이용하여 ZTO를 퇴적함으로써, 캐리어 농도가 ZTO 도전성막의 캐리어 농도보다 낮은 ZTO 반도체막을 형성한다(반도체층 형성 공정). 이 때, 콘택트홀 (ap2) 내에 ZTO 반도체막이 형성될 수도 있다. 또한, 상술한 바와 같이 Zn과 Sn의 몰비의 제어 등을 행함으로써, ZTO 반도체막은 그 캐리어 농도가 제1 배선층 (41)이나 제2 배선층 (43) 등을 구성하는 ZTO 도전성막보다 낮은 투명한 반도체막으로 하는 것이 가능하다. 이어서, 예를 들면 포토리소그래피법을 이용하여 해당 ZTO 반도체막을 패터닝함으로써, 도 5d에 나타낸 바와 같이 층간 절연막 (40) 위에 각 전극 및 배선((14s), (14d), (24d), (24s), (33), (42), (43) 등)을 덮는 투명 반도체층 (44)를 형성한다. 이 때, 콘택트홀 (ap2) 내의 ZTO 반도체막이 완전히 제거될 정도로 오버 에칭되는 것이 바람직하다. 또한, 형성된 투명 반도체층 (44) 중, 적어도 소스 전극 (14s) 및 드레인 전극 (14d) 사이의 투명 반도체층 (44)는 스위칭 트랜지스터 (Q1)의 채널 형성층으로서 기능하는 투명 반도체층 (13)으로서 기능하고, 적어도 드레인 전극 (24d) 및 소스 전극 (24s) 사이의 투명 반도체층 (44)는 구동 트랜지스터 (Q2)의 채널 형성층으로서 기능하는 투명 반도체층 (23)으로서 기능한다.
여기서 본 실시 형태에서는, 투명 반도체층 (44)와 제2 배선층 (43) 및 콘택트 내 배선 (42)가 동종의 재료를 사용하여 형성되어 있기 때문에, 투명 반도체층 (44)와 제2 배선층 (43) 등의 에칭에서의 바람직한 선택비를 얻는 것은 곤란하다. 따라서, 본 실시 형태와 같이 패터닝 후의 투명 반도체층 (44)가 제2 배선층 (43) 및 콘택트 내 배선 (42)를 덮도록 구성함으로써, 에칭 중에 제2 배선층 (43) 및 콘택트 내 배선 (42)가 에칭 분위기 중에 노출되지 않기 때문에, 제2 배선층 (43) 등과의 선택비를 고려하지 않고 투명 반도체층 (44)를 패터닝하는 것이 가능해진다. 단, 이것으로 한정되지 않으며, 예를 들면 상술한 바와 같은 도포 공정 기술 등을 이용하여 투명 반도체층 (44)를 형성할 수도 있다. 이 경우, 형성한 투명 반도체층을 에칭 등에 의해 패터닝할 필요가 없어지기 때문에, 투명 반도체층 (44)는 반드시 제2 배선층 (43) 및 콘택트 내 배선 (42)를 덮고 있지는 않을 수도 있다.
이상과 같이 투명 반도체층((13), (23), (44) 등)을 형성하고, 이어서 투명 반도체층((13), (23), (44) 등)이 형성된 층간 절연막 (40) 위에 예를 들면 감광성 레지스트액을 스핀 도포하고, 이것을 노광 및 현상함으로써, 도 5e에 나타낸 바와 같이 층간 절연막 (40)의 콘택트홀 (ap2)와 연속하는 콘택트홀 (ap3)을 구비하고, 투명한 감광성 수지로 이루어지는 층간 절연막 (50)을 형성한다(제2 층간 절연막 형성 공정). 단, 이것으로 한정되지 않으며, 예를 들면 상술한 바와 같은 도포 공정 기술 등을 이용하여 콘택트홀 (ap3)을 구비한 층간 절연막 (50)을 형성할 수도 있다.
이어서, 콘택트홀 (ap3)이 형성된 층간 절연막 (50) 위에 예를 들면 스퍼터링법, CVD법 또는 진공 증착법 등을 이용하여 ZTO를 퇴적함으로써, 도 5f에 나타낸 바와 같이 적어도 층간 절연막 (50)의 콘택트홀 (ap3) 내 및 층간 절연막 (40)의 콘택트홀 (ap2) 내에 제1 배선층 (41)과 전기적으로 접속된 투명한 비정질상의 콘택트 플러그 (51)을 형성한다. 또한, 이 때 형성되는 층간 절연막 (50) 위의 불필요한 ZTO 도전성막은, 예를 들면 에치백 등의 기술 등을 이용하여 제거된다. 단, 이것으로 한정되지 않으며, 예를 들면 상술한 바와 같은 도포 공정 기술 등을 이용하여 층간 절연막 (40) 및 (50) 내에 콘택트 플러그 (51)을 형성할 수도 있다.
지금까지 설명한 공정을 거침으로써, 본 실시 형태에서는 소위 어레이 기판으로서의 액티브 매트릭스 기판 (101A)가 제조된다.
이어서, 액티브 매트릭스 기판 (101A) 위에, 예를 들면 스퍼터링법, CVD법 또는 진공 증착법 등을 이용하여 ZTO와 Ag와 ZTO를 순차적으로 퇴적함으로써, 콘택트 플러그 (51)과 전기적인 접점을 갖는 투명한 ZTO/Ag/ZTO 적층막을 형성한다. 이어서, 예를 들면 포토리소그래피법을 이용하여 해당 ZTO/Ag/ZTO 적층막을 패터닝함으로써, 도 5g에 나타낸 바와 같이 층간 절연막 (50) 위에 콘택트 플러그 (51)과 전기적으로 접속된 애노드 전극 (61)을 형성한다. 단, 이것으로 한정되지 않으며, 예를 들면 상술한 바와 같은 도포 공정 기술 등을 이용하여 애노드 전극 (61)을 형성할 수도 있다.
이어서, 애노드 전극 (61)이 형성된 액티브 매트릭스 기판 (101A) 위에, 예를 들면 감광성 레지스트액을 스핀 도포하고, 이것을 노광 및 현상함으로써, 도 5h에 나타낸 바와 같이 액티브 매트릭스 기판 (101A) 위의 각 화소 (101a)를 구획하는 영역에 투명한 감광성 수지로 이루어지는 격벽 (70)을 형성한다. 단, 이것으로 한정되지 않으며, 예를 들면 상술한 바와 같은 도포 공정 기술 등을 이용하여 격벽 (70)을 형성할 수도 있다.
이어서, 적어도 애노드 전극 (61) 위에, 예를 들면 기존의 성막 기술을 이용하여 정공 주입층, 정공 수송층, 유기 발광층, 전자 수송층, 전자 주입층 및 정공 장벽층을 순차적으로 적층 형성함으로써, 도 5i에 나타낸 바와 같이 유기막 (62)를 격벽 (70)에 의해 구획된 애노드 전극 (61) 위에 형성한다. 또한, 유기막 (62)에서, 예를 들면 정공 주입층과 정공 수송층과 전자 수송층과 전자 주입층과 정공 장벽층은, 예를 들면 고분자 중합체 용액을 사용한 인쇄 기술이나 잉크젯 프린팅 기술 등과 같은 도포 공정을 이용하여 형성하는 것이 가능하다. 단, 이것으로 한정되지 않으며, 예를 들면 진공 증착법으로 대표되는 섀도우 마스크 증착법이나 전사법으로 대표되는 레이저 열전사법(LITI법), 레이저 재증착법(RIST법, LIPS법) 등을 이용하여 정공 주입층, 정공 수송층, 유기 발광층, 전자 수송층, 전자 주입층 및 정공 장벽층을 순차적으로 성막함으로써 화소 (101a)에 따른 유기막 (62)를 형성할 수도 있다. 또한, 애노드 전극 (61)에 예를 들면 ITO/PEDOT(3,4-에틸렌디옥시티오펜): PSS(폴리스티렌술포네이트) 등과 같은 무기 산화물 도전성막과 도전성고분자 중합체막의 적층막을 사용한 경우, 유기막 (62)를 하층으로부터 예를 들면 정공 주입층/유기 발광층/전자 주입층의 적층막으로 하는 것이 가능하다.
이어서, 유기막 (62) 및 격벽 (70)이 형성된 액티브 매트릭스 기판 (101A) 위 전체에, 예를 들면 진공 증착법 등을 이용하여 Mg와 Ag의 합금 재료를 퇴적함으로써, 도전성을 갖는 합금막을 형성한다. 이 때, 섀도우 마스크법을 이용하여 원하는 영역 이외에 여분의 합금막이 증착되는 것을 방지함으로써, 도 5-11에 나타낸 바와 같이 적어도 화소 (101a)의 배열 영역 전체에 캐소드 전극 (63)을 형성한다. 단, 이것으로 한정되지 않으며, 예를 들면 상술한 바와 같은 도포 공정 기술 등을 이용하여 캐소드 전극 (63)을 형성할 수도 있다.
이어서, 격벽 (70)에 의해 구획된 애노드 전극 (61) 및 유기막 (62)와 캐소드 전극 (63)으로 이루어지는 유기 발광 다이오드 (D1)이 형성된 액티브 매트릭스 기판 (101A) 상면 전체에 CVD법 등을 이용하여 SiO2 및 SiNx의 다층막을 형성함으로써, 하층의 각 소자((Q1), (Q2), (C1), (D1) 등) 및 배선((LG), (LD), (LP), (L1), (L2) 등)을 보호하는 패시베이션막 (80)을 형성한다. 또한, 마지막으로 그의 상면인 기판 (101A)와는 반대측에 기판을 첩부하여 밀봉하거나, 또는 스퍼터링법이나 CVD법에 의해 막을 형성하여 밀봉을 행한다. 이상의 공정을 거침으로써, 도 4에 나타낸 층 구조를 갖는 화소 (101a)를 포함하는 디스플레이 패널 (101)이 제조된다. 이 때, 기판 (101A)와 반대측인 기판으로서는, 유리, PET 등으로 대표되는 투명 중합체 필름, 스퍼터링법이나 CVD법 등으로 필름의 배리어성을 높이기 위해 유기막과 무기막을 교대로 적층한 밀봉막 등을 들 수 있다.
그 후, 이상과 같이 제조한 디스플레이 패널 (101)을 신호 제어부 (102)나 주사 구동부 (103)이나 데이터 구동부 (104)나 용량선 구동부 (105)나 구동 신호 생성부 (106)이나 기타 부품이 탑재된 케이스에 부착함으로써, 본 실시 형태에 따른 유기 EL 디스플레이 장치 (100)이 제조된다.
또한, 이상의 제조 공정에는 기판을 세정하는 공정 등이 적절하게 포함되지만, 여기서는 설명의 간략화를 위해 이들 공정을 생략한다.
이상에서 설명한 바와 같이, 본 실시 형태에 따른 유기 EL 디스플레이 장치 (100)은, 유기막 (62)에 대하여 광취출측인 하면 (100a)측에 있는 층이 모두 빛을 투과하는 막으로 구성되어 있기 때문에, 광취출면이 모두 개구된, 소위 전체 개구 이면 발광형 유기 EL 디스플레이 장치 (100)을 실현할 수 있다.
또한, 이와 같이 광취출면이 모두 개구된 구성으로 함으로써 발광 소자(본 실시 형태에서는 유기 발광 다이오드 (D1))의 배치를 자유롭게 설계하는 것이 가능해지기 때문에, 설계 자유도가 큰 유기 EL 디스플레이 장치 (100)을 실현하는 것이 가능해진다.
또한, 본 실시 형태에 따른 제조 방법에서는, 제조 과정에서 콘택트 내 배선 (42) 및 제2 배선층 (43) 등이 투명 반도체층 (44)로 덮여 있기 때문에, 이후의 에칭 공정 등에서 각 배선((42), (43) 등)이 받는 공정 손상을 감소시키는 것이 가능해진다.
또한, 상기한 실시 형태에서 유기 EL 디스플레이 장치 (100)을 구성하는 각 층을 플렉시블 재료를 사용하여 형성할 수도 있다.
또한, 상기한 본 발명의 실시 형태 1에서는, 발광층(본 실시 형태에서는 유기막 (62))이 유기 재료로 형성된 유기 EL 디스플레이 장치 (100)을 예로 들어 설명했지만, 본 발명은 이것으로 한정되지 않으며, 예를 들면 발광층이 무기 재료로 형성된 무기 EL 디스플레이 장치로 하는 것도 가능하다.
<실시 형태 2>
이어서, 본 발명의 실시 형태 2에 따른 표시 장치로서 유기 EL 디스플레이 장치를 예로 들어 설명한다. 또한, 본 실시 형태에서는, 발광 소자(예를 들면 도 6에서의 유기 발광 다이오드 (D2))로부터의 빛을 디스플레이 패널 (101)의 상면(예를 들면 도 6에서의 상면 (200a)) 및 하면(예를 들면 도 6에서의 하면 (100a)) 양쪽으로부터 외부로 출력하는 것이 가능한 유기 EL 디스플레이 장치를 예로 든다. 즉, 본 실시 형태에 따른 유기 EL 디스플레이 장치는 상면 발광형(톱 에미션 타입)과 이면 발광형을 모두 겸비한, 소위 양면 발광형의 유기 EL 디스플레이 장치이다. 도 6에서, 발광 방향(빛의 취출 방향)을 백색 화살표로 나타내었다. 또한, 이하의 설명에서, 본 발명의 실시 형태 1과 동일한 구성에 대해서는 설명의 명확화를 위해 동일한 부호를 붙이고, 그 상세한 설명을 생략한다.
본 실시 형태에 따른 유기 EL 디스플레이 장치의 기능적인 구성은, 도 1에 나타낸 유기 EL 디스플레이 장치 (100)의 개략적인 기능 블록 구성과 동일하다. 단, 본 실시 형태에서는, 도 1에서의 화소 (101a)가 화소 (201a)로 대체된다. 또한, 화소 (201a)의 개략적인 회로 구성은, 도 2에 나타낸 화소 (101a)의 개략적인 회로 구성과 동일하다. 단, 본 실시 형태에서는, 도 2에서의 유기 발광 다이오드 (D1)이 유기 발광 다이오드 (D2)로 대체된다.
(화소 구성)
이어서, 각 화소 (201a)의 레이아웃 구조 및 층 구조를 상세히 설명한다. 본 실시 형태에 따른 화소 (201a)에서의 액티브 매트릭스 기판 (101A)의 레이아웃 구조는, 도 3에 나타낸 화소 (101a)의 레이아웃 구조와 동일하다. 단, 본 실시 형태에 따른 화소 (201a)의 개략적인 층 구조는 도 6에 나타낸다. 또한, 도 6은, 도 4와 마찬가지로 화소 (201a)를 도 3의 A-A'과 동일한 위치에서 절단한 연속적인 단면으로서 나타내는 개략적인 단면도이다.
도 6과 도 4를 비교한 바 분명한 바와 같이, 본 실시 형태에 따른 유기 EL 디스플레이 장치는 본 발명의 실시 형태 1에 따른 유기 EL 디스플레이 장치 (100)과 동일한 구성에서, 캐소드 전극 (63)(예를 들면 도 4 참조)이 투명한 전극 재료로 형성된 캐소드 전극 (65)로 대체됨과 동시에, 캐소드 전극 (65) 위에 유기 발광 다이오드 (D2)에서의 캐소드의 저항값을 감소시키기 위한 보조 전극 (66)이 설치되어 있다.
캐소드 전극 (65)는, 예를 들면 애노드 전극 (61)과 마찬가지로 가시광을 투과 가능한 전극 재료를 사용하여 형성할 수 있다. 이 전극 재료에는, 예를 들면 ZTO나 ITO 등과 같은 산화물 도전체 재료, 또는 은(Ag)이나 알루미늄(Al) 등의 금속 재료로 이루어지는 투명 단층막, 또는 이들을 포함하는 다층 구조의 투명 적층막을 사용할 수 있다. 또한, 금속 재료를 사용한 경우, 이것을 포함하는 층은 빛을 투과시키는 정도인 얇은 반투과막이 된다. 본 실시 형태에서는 Mg와 Ag 합금막을 사용하고, 빛이 투과될 정도의 박막으로 형성한 경우를 예로 들어 설명한다. 이와 같이, 본 발명의 실시 형태 1에 따른 바텀 에미션형의 구성뿐만 아니라 캐소드 전극 (65)를 투명한 전극으로 구성함으로써, 디스플레이 패널 (101)의 하면 (100a) 및 상면 (200a) 양쪽으로부터 빛을 취출하는 것이 가능한, 소위 양면 발광형의 유기 EL 디스플레이 장치를 실현하는 것이 가능해진다.
또한, 캐소드 전극 (65) 위의 보조 전극 (66)은, 예를 들면 액티브 매트릭스 기판 (101A) 위의 각 화소 (201a)를 구획하는 영역(예를 들면 격벽 (70) 상측)에 형성된다. 이 보조 전극 재료에는, 예를 들면 ZTO나 ITO 등과 같은 무기 산화물 도전체 재료, 또는 은(Ag)이나 알루미늄(Al) 등의 금속 재료로 이루어지는 단층막, 또는 이들을 포함하는 다층 구조의 적층막을 사용할 수 있다. 단, 본 실시 형태와 같이 보조 전극 (66)을 각 화소 (201a)의 각 영역 위에 배치하는 경우, 보조 전극 (66)은 반드시 투명한 전극 재료를 사용하여 형성될 필요는 없고, 예를 들면 Al이나 Ag 등의 높은 도전성을 갖는 재료로 형성하는 것도 가능하다. 본 실시 형태에서는, ZTO로 이루어지는 도전성 단층막을 사용하여 보조 전극 (66)을 형성한 경우를 예로 들어 설명한다. 이와 같이, 유기 발광 다이오드 (D2)에서의 캐소드의 저항값을 감소시키는 보조 전극 (66)을 설치함으로써, 유기 발광 다이오드 (D2)의 구동 전압을 감소시키는 것이 가능해지기 때문에, 결과적으로 유기 EL 디스플레이 장치의 소비 전력을 감소시키는 것이 가능해진다. 또한, 보조 전극 (66)의 재료에 투명 전극 재료를 사용하고 있기 때문에, 하면 (100a)뿐만 아니라 상면 (200a) 전체도 개구된, 소위 양면 전체 개구형의 유기 EL 디스플레이 장치를 실현하는 것이 가능해진다.
(제조 방법)
또한, 본 실시 형태에 따른 유기 EL 디스플레이 장치의 제조 방법은, 본 발명의 실시 형태 1에 따른 유기 EL 디스플레이 장치 (100)의 제조 방법과 동일한 제조 방법에서, 도 5-11에 나타낸 캐소드 전극 (63)의 형성 공정이 투명한 캐소드 전극 (65)의 형성 공정이 됨과 동시에, 캐소드 전극 (65) 위에 보조 전극 (66)을 형성하는 공정이 추가된다. 또한, 다른 제조 공정은, 본 발명의 실시 형태 1에서 도 5a 내지 도 5j 및 도 4를 사용하여 설명한 공정과 동일하기 때문에, 여기서는 상세한 설명을 생략한다.
캐소드 전극 (65)의 형성 공정에서는, 도 5a 내지 도 5i를 사용하여 제조한 액티브 매트릭스 기판 (101A) 위 전체에 예를 들면 진공 증착법 등을 이용하여 Mg와 Ag의 합금 박막을 퇴적함으로써, 캐소드 전극 (65)를 형성한다. 이 때, 섀도우 마스크법을 이용함으로써, 원하는 영역 전체에 캐소드 전극 (65)를 형성한다.
또한, 보조 전극 (66)의 형성 공정에서는 상기 공정과 같이 캐소드 전극 (65)를 형성한 후, 적어도 캐소드 전극 (65) 위에 예를 들면 섀도우 마스크법을 이용한 스퍼터링법, CVD법 또는 진공 증착법 등을 이용하여 ZTO나 ITO 등의 산화물 도전 재료나 Ag, Al, Cu 등의 저저항률의 금속을 퇴적함으로써, 예를 들면 캐소드 전극 (65)의 상면에서의 격벽 (70)의 상측 영역에 보조 전극 (66)을 형성한다.
그 후, 본 발명의 실시 형태 1과 마찬가지로 패시베이션막 (80)을 형성한 후, 제조된 디스플레이 패널 (101)을 신호 제어부 (102)나 주사 구동부 (103)이나 데이터 구동부 (104)나 용량선 구동부 (105)나 구동 신호 생성부 (106)이나 기타 부품이 탑재된 케이스에 부착함으로써, 본 실시 형태에 따른 유기 EL 디스플레이 장치가 제조된다.
또한, 이상의 제조 공정에는 기판을 세정하는 공정 등이 적절하게 포함되지만, 여기서는 설명의 간략화를 위해 이들 공정을 생략한다.
이상에서 설명한 바와 같이, 본 실시 형태에 따른 유기 EL 디스플레이 장치는, 유기막 (62)에 대하여 광취출측인 상면 (200a)측 및 하면 (100a)측에 있는 층이 모두 빛을 투과하는 막으로 구성되어 있기 때문에, 광취출면이 모두 개구된, 소위 전체 개구 양면 발광형 유기 EL 디스플레이 장치를 실현할 수 있다.
또한, 이와 같이 광취출면이 모두 개구된 구성으로 함으로써 발광 소자(본 실시 형태에서는 유기 발광 다이오드 (D2))의 배치를 자유롭게 설계하는 것이 가능해지기 때문에, 설계 자유도가 큰 유기 EL 디스플레이 장치를 실현하는 것이 가능해진다. 또한, 본 실시 형태에 따른 유기 EL 디스플레이 장치는 캐소드 전극 (65)의 저항값을 감소시키기 위한 보조 전극 (66)을 구비하고 있기 때문에, 유기 발광 다이오드 (D2)의 구동 전압을 감소시키는 것이 가능해지고, 그 결과 유기 EL 디스플레이 장치의 소비 전력을 감소시키는 것이 가능해진다. 또한, 본 실시 형태에 따른 유기 EL 디스플레이 장치는, 예를 들면 차량에서의 윈도우나 유리창이나 유리제 수조 등과 같은 투명한 면에 첩부하여 사용하는 디스플레이로서 등 다양한 목적으로 사용하는 것이 가능하다.
또한, 본 실시 형태에 따른 제조 방법에서는, 본 발명의 실시 형태 1과 마찬가지로 제조 과정에서 콘택트 내 배선 (42) 및 제2 배선층 (43) 등이 투명 반도체층 (44)로 덮여 있기 때문에, 이후의 에칭 공정 등에서 각 배선((42), (43) 등)이 받는 공정 손상을 감소시키는 것이 가능해진다.
또한, 상기한 실시 형태에서, 본 발명의 실시 형태 1과 마찬가지로 유기 EL 디스플레이 장치 (100)을 구성하는 각 층을 플렉시블 재료를 사용하여 형성할 수도 있다.
또한, 본 실시 형태는 본 발명의 실시 형태 1과 마찬가지로, 예를 들면 발광층이 무기 재료로 형성된 무기 EL 디스플레이 장치로 하는 것도 가능하다. 또한, 본 실시 형태에서는, 한쪽이 광취출측인 상하 어떠한 측의 층에 예를 들면 반사막(리플렉터)을 설치함으로써, 휘도 등이 향상된 상면 발광형 또는 이면 발광형의 유기 EL 디스플레이 장치를 실현할 수도 있다.
<실시 형태 3>
이어서, 본 발명의 실시 형태 3에 따른 표시 장치로서 액정 디스플레이 장치 (300)을 예로 들어 설명한다. 도 7은, 액정 디스플레이 장치 (300)의 개략적인 구성을 나타내는 블록도이다. 또한, 본 실시 형태에서는, 소위 백 라이트라고 불리는 광원(예를 들면 도 10에서의 광원 (350) 참조)과 액정 소자(예를 들면 도 10에서의 액정 소자 (E31) 참조) 사이에 소자 기판(예를 들면 도 10에서의 액티브 매트릭스 기판 (301A) 참조)이 개재하는 구성의 액정 디스플레이 장치 (300)을 예로 든다. 또한, 본 실시 형태에서 본 발명의 실시 형태 1 또는 2와 동일한 구성에 대해서는, 동일한 부호를 붙임으로써 그 상세한 설명을 생략한다.
(전체 구성)
도 7에 나타낸 바와 같이, 액정 디스플레이 장치 (300)은 2차원 매트릭스상으로 배열된 화소 (PX) (301a)를 포함하는 디스플레이 패널 (301)과, 이것에 접속된 주사 구동부 (103), 데이터 구동부 (104) 및 용량선 구동부 (105)와, 각 부를 제어하기 위한 신호 제어부 (102)를 구비한다. 또한, 디스플레이 패널 (301)은, 적색 (R), 녹색 (G) 및 청색 (B)의 3원색 각각에 대한 화소 (301a)를 구비한다.
여기서 신호 제어부 (102), 주사 구동부 (103), 데이터 구동부 (104) 및 용량선 구동부 (105)의 구성은, 본 발명의 실시 형태 1과 동일하다. 또한, 주사 제어 신호 (CONT1), 데이터 제어 신호 (CONT2), 용량선 제어 신호 (CONT3) 및 비디오 데이터 신호 (DAT)에 대해서도, 적절하게 액정 소자의 구동 방식에 적합한 신호로서 생성되어 출력된다. 단, 본 실시 형태에서는, 구동선 (LP), 구동 신호 생성부 (106) 및 발광 제어 신호 (CONT4)를 생략할 수 있다.
또한, 디스플레이 패널 (301)은, 주사선 (LG)와 데이터선 (LD)와 용량선 (LC)에 접속된다. 또한, 본 실시 형태에서는 주사선 (LG)와 데이터선 (LD)와 용량선 (LC) 각각에서, 서로 교차하도록 연신된 배선 부분을 주배선으로 하고, 이 주배선으로부터 분지되어 각 화소 (301a)에서의 스위칭 트랜지스터 (Q31)이나 축적 캐패시터 (C31)(예를 들면 도 8 참조)에 접속된 배선을 부배선으로 한다. 또한, 각 소자간을 접속하는 배선 부분을 부배선으로 한다. 또한, 다른 구성은 본 발명의 실시 형태 1과 동일하기 때문에, 여기서는 상세한 설명을 생략한다.
(화소 구성)
이어서, 도 8을 사용하여 각 화소 (301a)의 개략적인 구성 및 그 동작을 설명한다. 또한, 이하의 설명은, (R), (G), (B) 중 어떠한 화소 (301a)에 대해서도 동일하다.
도 8은, 화소 (301a)의 개략적인 회로 구성을 나타내는 모식도이다. 도 8에 나타낸 바와 같이, 화소 (301a)는 스위칭 트랜지스터 (Q31)과, 축적 캐패시터 (C31)과, 액정 소자 (E31)을 포함한다.
스위칭 트랜지스터 (Q31)은 예를 들면 n형의 TFT이며, 그 소스 (S)는 예를 들면 노드 (N34)에서 데이터선 (LD)의 주배선으로부터 분지된 부배선에 접속되고, 드레인 (D)는 노드 (N31)을 포함하는 배선 (L31)에 접속된다. 또한, 스위칭 트랜지스터 (Q31)의 게이트 (G)는, 예를 들면 노드 (N33)에서 주사선 (LG)의 주배선으로부터 분지된 부배선에 접속된다. 따라서, 스위칭 트랜지스터 (Q31)은, 주사 신호의 전압 레벨 (Vg)(주사 제어 전압)에 따라 데이터선 (LD) 및 노드 (N31) 사이를 도통시키거나 또는 차단한다.
배선 (L31)에는, 예를 들면 노드 (N31)에서 분지된 배선 부분(이것도 배선 (L31)에 포함함)을 통해 축적 캐패시터 (C31)의 한쪽 단자가 접속된다. 또한, 축적 캐패시터 (C31)의 다른쪽 단자는, 예를 들면 노드 (N35)에서 용량선 (LC)의 주배선으로부터 분지된 부배선에 접속된다. 용량선 (LC)에는, 본 발명의 실시 형태 1과 마찬가지로 용량선 구동부 (105)로부터 출력된 용량선 구동 신호가 부여된다. 이 용량선 구동 신호의 전압 레벨 (Vc)(용량선 구동 전압)는, 예를 들면 접지 전위로 할 수 있다. 예를 들면, 액정 소자 Cpx (E31)과 동일한 공통 전극인 (GND) (Vcom) 단자에 접속된다. 바꾸어 말하면, 용량선 (LC)는 접지선으로 할 수 있다. 이 경우, 용량선 구동부 (105)를 생략할 수 있다.
또한, 배선 (L31)에는 액정 소자 (E31)의 한쪽 전극(예를 들면 도 10에서의 화소 전극 (311))도 접속된다. 액정 소자 (E31)의 다른쪽 전극은, 공통 전극(예를 들면 도 10에서의 공통 전극 (313))이다. 따라서, 액정 소자 (E31)은 회로상, 소위 액정 캐패시터 Cpx로서 기능한다. 이 공통 전극 (313)에는, 도 7 또는 도 8에 나타낸 바와 같이 공통 전압 (Vcom)이 인가된다. 이상의 접속 관계로부터, 축적 캐패시터 (C31)과 액정 소자 (E31)은 스위칭 트랜지스터 (Q31)의 출력 단자에 병렬로 접속된 부하 용량으로서 기능한다. 또한, 공통 전압 (Vcom)은, 예를 들면 접지 전위 (GND)로 할 수 있다.
여기서, 주사선 (LG)에 입력된 주사 신호의 전압 레벨 (Vg)(주사 제어 전압)가 하이 레벨이 되면 스위칭 트랜지스터 (Q31)이 온 상태가 되어, 해당 스위칭 트랜지스터 (Q31)을 통해 액정 소자 (E31)의 화소 전극 (311)(예를 들면 도 10 참조)에 전하가 주입된다. 그 결과, 화소 전극 (311)의 전위가 데이터 신호의 전압 레벨 (Vd)가 되고, 공통 전극 (313)(예를 들면 도 10 참조)과의 사이에 전위차((Vd)-(Vcom))가 발생하여 액정 소자 (E31)의 분자 배열이 변화된다.
여기서, 축적 캐패시터 (C31)은, 주사선 (LG)의 전압 레벨 (Vg)가 로우 레벨이 되어 스위칭 트랜지스터 (Q31)이 완전히 오프 상태가 된 후로부터 이어서 전압 레벨 (Vg)가 하이 레벨이 되어 스위칭 트랜지스터 (Q31)이 온 상태가 됨과 동시에 다음 데이터 신호가 입력될 때까지의 사이에, 화소 전극 (311)의 전위를 유지하기 위한 기능을 한다. 즉, 축적 캐패시터 (C31)은 소정의 기간 동안 데이터선 (LD)에 입력된 데이터 신호 (SD)를 유지한다.
또한, 본 실시 형태에서는, 예를 들면 데이터선 (LD)에 입력되는 데이터 신호의 극성과 용량선 (LC)에 입력되는 용량선 구동 신호의 전위가 소정 기간마다 반전되는, 소위 반전 구동 방식을 이용할 수도 있다. 반전 구동 방식으로서는, 도트 반전 구동 방식이나 라인 반전 구동 방식 등이 존재하지만, 어떠한 반전 구동 방식을 이용하는 것도 가능하다.
이어서, 도 9 및 도 10을 사용하여 각 화소 (301a)의 레이아웃 구조 및 층 구조를 상세히 설명한다. 도 9는, 화소 (301a)에서의 액티브 매트릭스 기판 (301A)(예를 들면 도 10 참조)의 레이아웃 구조를 설명하기 위한 개략적인 평면도이다. 또한, 도 10은, 화소 (301a)의 층 구조를 설명하기 위한 개략적인 단면도이다. 또한, 도 9에서는 설명의 간략화를 위해 투명 기판 (10), 층간 절연막 (40) 및 (50), 및 대향 기판 (302A) 등의 구성(예를 들면 도 10 참조)을 생략한다. 또한, 도 10에서는 도 9의 B-B'으로 절단된 연속적인 단면에 대응하는 화소 (301a)의 개략적인 층 구조를 나타낸다.
도 9 또는 도 10에 나타낸 바와 같이 화소 (301a)는 어레이 기판으로서의 액티브 매트릭스 기판 (301A)(예를 들면 도 10 참조)와, 이것과 대향하는 대향 기판 (302A)(예를 들면 도 10 참조)와, 액티브 매트릭스 기판 (301A)와 대향 기판 (302A) 사이에 배치된 액정 소자 (E31)(예를 들면 도 10 참조)을 구비한다. 액티브 매트릭스 기판 (301A)는, 예를 들면 주사선 (LG)와, 데이터선 (LD)와, 용량선 (LC)와, 배선 (L31)과, 스위칭 트랜지스터 (Q31)과, 축적 캐패시터 (C31)을 포함한다. 대향 기판 (302A)에는, 불필요한 빛의 누설을 방지하기 위한 블랙 매트릭스로서의 차광막 (321)과, 화소 (301a)마다 적절한 대역의 파장을 투과시키기 위한 컬러 필터 (64)를 구비한다. 액정 소자 (E31)은, 액정층 (312)를 샌드위칭하는 화소 전극 (311) 및 공통 전극 (313)과 이들을 추가로 샌드위칭하는 배향막 (314) 및 (315)를 포함하고, 예를 들면 배선 (L31)을 통해 스위칭 트랜지스터 (Q31) 및 축적 캐패시터 (C31)에 접속되도록 액티브 매트릭스 기판 (301A) 위에 배치된다. 또한, 대향 기판 (302A)는, 액티브 매트릭스 기판 (301A)와 함께 액정 소자 (E31)을 샌드위칭하도록 배치된다. 또한, 액티브 매트릭스 기판 (301A)와 액정 소자 (E31)과 대향 기판 (302A)로 형성되는 적층 구조체는, 예를 들면 소정 방향으로 진동하고 있는 빛만을 투과시키기 위한 편광판 (330) 및 (340)으로 샌드위칭된다.
주사선 (LG), 데이터선 (LD), 용량선 (LC) 및 배선 (L31)은, 본 발명의 실시 형태 1과 마찬가지로 각각 예를 들면 제1 배선층 (41), 콘택트 내 배선 (42),제2 배선층 (43) 및 콘택트 플러그 (51) 중 적어도 일부로 형성되어 있다. 스위칭 트랜지스터 (Q31)은, 주사선 (LG)를 구성하는 제1 배선층 (41)의 일부인 게이트 전극 (15)와, 층간 절연막 (40)의 일부인 게이트 절연막 (16)과, 데이터선 (LD)의 일부를 구성하는 제2 배선층 (43)의 일부인 소스 전극 (18s)와, 배선 (L31)의 일부를 구성하는 제2 배선층 (43)의 일부인 드레인 전극 (18d)와, 투명 반도체층 (44)의 일부인 투명 반도체층 (17)로 이루어진다. 또한, 축적 캐패시터 (C31)은, 배선 (L31)을 구성하는 제1 배선층 (41)의 일부인 하부 전극 (35)와, 층간 절연막 (40)의 일부인 용량 절연막 (36)과, 용량선 (LC)를 구성하는 제2 배선층 (43)의 일부인 상부 전극 (37)로 이루어진다. 또한, 도 8에 나타낸 각 노드 (N31), (N33) 내지 (N35)는, 각각 예를 들면 도 9에 나타낸 각 위치에 정의할 수 있다.
또한, 본 실시 형태에 따른 스위칭 트랜지스터 (Q31)은 본 발명의 실시 형태 1에서의 스위칭 트랜지스터 (Q1)과 마찬가지로 소위 바텀 게이트 구조의 TFT이지만, 본 발명은 이것으로 한정되지 않으며, 예를 들면 톱 게이트 구조의 TFT로 할 수도 있다. 또한, 본 실시 형태에 따른 액티브 매트릭스 기판 (301A)는 본 발명의 실시 형태 1의 액티브 매트릭스 기판 (101A)와 마찬가지로, 소위 어레이 기판으로 불리는 것이다.
투명 기판 (10) 위에서 각종 배선((LG), (LD), (LC), (L31) 등) 및 각종 소자((Q31), (C31) 등)가 형성되지 않은 영역에는, 본 발명의 실시 형태 1과 마찬가지로, 예를 들면 제1 배선층 (41)의 일부가 용장된 용장 배선 (41a)(예를 들면 도 9 참조)가 형성됨으로써, 투명 기판 (10) 위에 형성되는 층 상면의 평탄성이 향상되어 있다. 또한, 본 실시 형태에서 투명 반도체층 (44)는 각 소자(예를 들면 스위칭 트랜지스터 (Q31))의 채널층으로서 뿐만 아니라, 하층에 위치하는 제2 배선층 (43)이나 콘택트 내 배선 (42) 등이 받는 공정 손상을 감소시키기 위한 보호막으로서 기능한다.
또한, 상기한 구성을 갖는 액티브 매트릭스 기판 (301A) 위의 액정 소자 (E31)은, 예를 들면 화소 전극 (311)과, 화소 전극 (311) 위의 액정층 (312)와, 액정층 (312) 위의 공통 전극 (313)과, 액정층 (312)를 상하로부터 샌드위칭하는 배향막 (314) 및 (315)로 이루어진다(예를 들면 도 10 참조). 또한, 액정 소자 (E31)에서 액정층 (312)의 상부에 대략 삼각형상의 유전체 돌기 (316)을 설치할 수도 있다(예를 들면 도 10 참조). 또한, 액정 소자 (E31)에 대하여 빛을 취출하는 측에는, 광원 (350)으로부터의 불필요한 빛의 누설을 방지하기 위한 블랙 매트릭스나, 컬러 필터 또는 파장 시프터 등의 색 변환막을 배치하는 것도 가능하다. 본 실시 형태에서는, 공통 전극 (313)과 대향 기판 (302A) 사이에 블랙 매트릭스로서의 차광막 (321) 및 컬러 필터 (64)를 배치한 경우를 예로 든다.
또한, 액티브 매트릭스 기판 (301A) 및 대향 기판 (302A)의 외측에는, 이들을 샌드위칭하는 편광판 (330) 및 (340)이 설치된다. 또한, 광원 (350)은, 예를 들면 액티브 매트릭스 기판 (301A) 아래에 배치된다. 따라서, 광원 (350)으로부터의 빛은 편광판 (330), 액티브 매트릭스 기판 (301A), 액정 소자 (E31), 컬러 필터 (64), 대향 기판 (302A) 및 편광판 (340)을 통해 디스플레이 패널 (301)의 광취출면인 상면 (300a)로부터 외부로 출력된다. 도 10에 발광 방향(빛의 취출 방향)을 백색 화살표로 나타내었다.
여기서, 제1 배선층 (41), 층간 절연막 (40), 투명 반도체층 (44) 및 제2 배선층 (43)은, 본 발명의 실시 형태 1과 동일한 재료를 사용하여 형성할 수 있다. 따라서, 스위칭 트랜지스터 (Q31) 및 축적 캐패시터 (C31)도 상기와 동일한 재료를 사용하여 형성할 수 있다. 또한, 투명 기판 (10), 콘택트 내 배선 (42), 콘택트 플러그 (51) 및 층간 절연막 (50)도 본 발명의 실시 형태 1과 동일한 재료를 사용하여 형성할 수 있다.
컬러 필터 (64)는, (R), (G), (B) 각각의 화소 (301a)에 따라 적절한 대역의 파장을 투과시키도록 소정의 안료가 혼합된 감광성 수지 등 다양한 필터 재료를 사용하여 형성하는 것이 가능하다. 본 실시 형태에서는, 각각의 화소 (301a)에 따라 소정의 안료가 혼합된 투명 감광성 수지를 사용하여 형성한 경우를 예로 든다.
액티브 매트릭스 기판 (301A) 위의 액정 소자 (E31)에서, 액정층 (312)의 모재에는 예를 들면 에스테르계, 비페닐계, 페닐시클로헥산계, 시클로헥산계, 페닐피리미딘계 또는 디옥산계의 재료 등 다양한 재료를 사용하는 것이 가능하다. 액정층 (312)는, 상기한 바와 같은 모재에 목적에 따른 재료를 혼합함으로써 형성된다.
화소 전극 (311)에는, 예를 들면 ZTO나 ITO 등과 같은 산화물 도전체 재료를 사용할 수 있다. 본 실시 형태에서는, ZTO의 투명 도전막을 사용한 경우를 예로 들어 설명한다. 또한, 공통 전극 (313)에는 화소 전극 (311)과 마찬가지로, 예를 들면 ZTO나 ITO 등과 같은 산화물 도전체 재료를 사용할 수 있다. 본 실시 형태에서는, ZTO의 투명 도전막을 사용한 경우를 예로 들어 설명한다.
배향막 (314) 및 (315)는 각각 액정층 (312)의 분자 배열을 일정 방향으로 정렬시키기 위한 막이며, 액정층 (312)에 사용한 재료에 따라 적절하게 예를 들면 폴리이미드 등의 재료에 의해 형성된다.
유전체 돌기 (316)은 액정층 (312)에 바이어스 전압을 인가했을 때의 액정 분자의 배열 방향을 제어하기 위한 것이며, 예를 들면 화소 전극 (311)의 중앙부와 액정층 (312)를 사이에 두고 대향하도록 액정층 (312) 상면으로부터 내부를 향해 돌출되어 설치되어 있다. 이러한 유전체 돌기 (316)은, 예를 들면 감광성 수지 등의 유전체 재료를 사용하여 형성할 수 있다.
차광막 (321)은, 예를 들면 크롬(Cr) 등과 같은 금속막이나 카본 블랙으로 대표되는 차광성 분산 안료가 분산된 블랙 레지스트와 같은 감광성 레지스트막을 사용하여 형성할 수 있다. 본 실시 형태에서는, Cr을 사용하여 형성한 경우를 예로 든다.
스페이서 (317)은 액티브 매트릭스 기판 (301A)와 대향 기판 (302A) 사이에서의 액정이 밀봉되는 스페이스를 확보하기 위한 부재이며, 예를 들면 감광성 수지 등을 사용하여 구성할 수 있다. 단, 이것으로 한정되지 않는다.
또한, 편광판 (330) 및 (340)은 빛의 진행 방향으로 수직이며 특정한 방향으로 강하게 진동하는 빛을 투과시키기 위한 필터이고, 예를 들면 요오드(I)를 흡착시킨 폴리비닐 알코올(PVA) 등의 막을 사용하여 형성할 수 있다. 단, 이것으로 한정되지 않는다.
또한, 대향 기판 (302A)는, 예를 들면 투명 기판 (320)으로 이루어진다. 이 투명 기판 (320)에는, 예를 들면 유리 기판이나 석영 기판이나 플라스틱 기판 등 다양한 투명 절연성 기판을 사용할 수 있다. 또한, 투명 기판 (320)으로서 플렉시블 기판을 사용할 수도 있다.
(제조 방법)
이어서, 본 실시 형태에 따른 액정 디스플레이 장치 (300)의 제조 방법을 도면을 참조하여 상세히 설명한다. 도 11a 및 도 11b, 도 12a 내지 도 12f 및 도 13은, 본 발명의 실시 형태에 따른 액정 디스플레이 장치 (300)에서의 디스플레이 패널 (301)의 제조 방법을 나타내는 공정도이다. 또한, 도 11a 및 도 11b, 도 12a 내지 도 12f 및 도 13에는, 도 9에서의 B-B'과 동일한 위치에서 절단된 연속적인 단면으로서 나타낸다.
본 제조 방법에서는, 우선 본 발명의 실시 형태 1에서 도 5a 내지 도 5f를 사용하여 설명한 각 공정과 동일한 공정을 이용함으로써, 스위칭 트랜지스터 (Q31)과 축적 캐패시터 (C31)을 포함하는 액티브 매트릭스 기판 (301A)를 제조한다.
이어서, 액티브 매트릭스 기판 (301A) 위에 예를 들면 스퍼터링법, CVD법 등을 이용하여 ZTO를 성막하고, 콘택트 플러그 (51)과 전기적인 접점을 갖는 투명한 ZTO막을 형성한다. 이어서, 예를 들면 포토리소그래피법을 이용하여 해당 ZTO막을 패터닝함으로써, 도 11a에 나타낸 바와 같이 층간 절연막 (50) 위에 콘택트 플러그 (51)과 전기적으로 접속된 화소 전극 (311)을 형성한다. 단, 이것으로 한정되지 않으며, 예를 들면 졸ㆍ겔법을 사용한 인쇄 기술이나 잉크젯 프린팅 기술 등의 도포 공정 기술을 이용하여 화소 전극 (311)을 형성할 수도 있다.
이어서, 화소 전극 (311)이 형성된 액티브 매트릭스 기판 (301A) 위에 예를 들면 폴리이미드 용액을 스핀 도포하고, 이것을 건조시켜 고화한 후, 예를 들면 러빙법을 이용하여 폴리이미드막을 문지름으로써, 도 11b에 나타낸 바와 같이 액티브 매트릭스 기판 (301A) 위에 화소 전극 (311)을 덮는 배향막 (314)를 형성한다. 단, 이것으로 한정되지 않으며, 예를 들면 상술한 바와 같은 도포 공정 기술 등을 이용하여 배향막 (314)를 형성하고, 이것을 러빙법 등으로 처리할 수도 있다.
그 후, 액티브 매트릭스 기판 (301A)에서의 화소 (301a)의 배열 영역 주위에 액정재의 유출을 방지하기 위한 밀봉재를 형성한다. 또한, 필요에 따라 트랜스퍼를 도포하는 등 다양한 공정을 행하는 것도 가능하다.
또한, 본 제조 방법에서는, 대향 기판 (302A)용의 투명 기판 (320)을 준비하고, 상기 기판의 두께 방향과 수직인 2개의 주요면 중 한쪽 주요면(이하, 이것을 상면으로 함) 위에 예를 들면 스퍼터링법, CVD법 또는 진공 증착법 등을 이용하여 Cr을 퇴적시킴으로써 차광성을 구비한 크롬막을 형성한다. 이어서, 예를 들면 포토리소그래피법을 이용하여 해당 크롬막을 패터닝함으로써, 도 12a에 나타낸 바와 같이 예를 들면 액티브 매트릭스 기판 (301A) 위의 각 화소 (301a)를 구획하는 영역에 블랙 매트릭스로서의 차광성을 갖는 차광막 (321)을 형성한다. 단, 이것으로 한정되지 않으며, 블랙 레지스트 및 포토리소그래피법을 이용하여 차광막 (321)을 형성할 수도 있다.
이어서, 차광막 (321)이 형성된 대향 기판 (302A) 위에 예를 들면 (R), (G), (B)에 따라 소정의 안료가 혼합된 감광성 레지스트액을 스핀 도포하고, 이것을 노광 및 현상하는 공정을 반복함으로써, 도 12b에 나타낸 바와 같이 (R), (G), (B) 각각의 화소 (301a)에 따라 적절한 대역의 파장을 투과시키는 컬러 필터 (64)를 형성한다. 단, 이것으로 한정되지 않으며, 예를 들면 상술한 바와 같은 도포 공정 기술 등을 이용하여 (R), (G), (B) 각각의 화소 (301a)마다 컬러 필터 (64)를 형성할 수도 있다. 또한, 인접하는 컬러 필터 (64) 사이의 경계면 아래에는, 예를 들면 차광막 (321)이 위치한다.
이어서, 컬러 필터 (64)가 형성된 대향 기판 (302A) 위에, 예를 들면 스퍼터링법, CVD법 등을 이용하여 ZTO를 성막함으로써 투명한 ZTO막을 형성한다. 이어서, 예를 들면 포토리소그래피법을 이용하여 여분의 ZTO막을 제거함으로써, 도 12c에 나타낸 바와 같이 적어도 화소 (301a)의 배열 영역과 대향하는 영역 전체에 공통 전극 (313)을 형성한다. 단, 이것으로 한정되지 않으며, 예를 들면 상술한 바와 같은 도포 공정 기술 등을 이용하여 공통 전극 (313)을 형성할 수도 있다.
이어서, 공통 전극 (313)이 형성된 대향 기판 (302A) 위에 예를 들면 폴리이미드 용액을 스핀 도포하고, 이것을 건조시켜 고화한 후, 예를 들면 러빙법을 이용하여 폴리이미드막을 문지름으로써, 도 12d에 나타낸 바와 같이 배향막 (315)를 형성한다. 단, 이것으로 한정되지 않으며, 예를 들면 상술한 바와 같은 도포 공정 기술 등을 이용하여 배향막 (315)를 형성하고, 이것을 러빙법 등으로 처리할 수도 있다.
이어서, 배향막 (315)가 형성된 대향 기판 (302A) 위에 감광성 레지스트액을 스핀 도포하고, 이것을 노광 및 현상한 후, 형성된 수지막의 코너 부분을 예를 들면 포스트 베이킹의 온도를 높임으로써, 도 12e에 나타낸 바와 같이 배향막 (315) 위에 삼각형상의 유전체 돌기 (316)으로 형성한다. 단, 이것으로 한정되지 않으며, 예를 들면 상술한 바와 같은 도포 공정 기술 등을 이용하여 소정 형상의 유전체 돌기 (316)을 형성할 수도 있고, 포토리소그래피법으로 하프톤 마스크를 사용하여 패턴을 3차원 가공할 수도 있다.
이어서, 유전체 돌기 (316)이 형성된 대향 기판 (302A) 위에 예를 들면 감광성 레지스트액을 스핀 도포하고, 이것을 노광 및 현상함으로써, 도 12f에 나타낸 바와 같이 대향 기판 (302A) 위의 각 화소 (301a)를 구획하는 영역의 적어도 일부에 감광성 수지로 이루어지는 스페이서 (317)을 형성한다. 단, 이것으로 한정되지 않으며, 예를 들면 상술한 바와 같은 도포 공정 기술 등을 이용하여 스페이서 (317)을 형성할 수도 있다. 또는, 구체상의 스페이서를 산포하는 방식을 이용하여 액정층 (312)가 밀봉되는 스페이스를 확보할 수도 있다.
이상과 같이 화소 전극 (311) 및 배향막 (314)가 형성된 액티브 매트릭스 기판 (301A)와, 차광막 (321), 컬러 필터 (64), 공통 전극 (313), 배향막 (315), 유전체 돌기 (316) 및 스페이서 (317)이 형성된 대향 기판 (302A)를 제조하고, 이어서 대향 기판 (302A)에서의 밀봉재로 둘러싸인 영역에 액정을 충전한 후, 도 13에 나타낸 바와 같이 해당 액티브 매트릭스 기판 (301A)와 대향 기판 (302A)를 접합함으로써, 액티브 매트릭스 기판 (301A)와 대향 기판 (302A) 사이에 액정층 (312)를 밀봉한다.
이어서, 예를 들면 요오드(I)가 흡착된 폴리비닐 알코올(PVA) 등의 편광판 (330) 및 (340)을 준비하고, 이들로 액정층 (312)를 밀봉하는 액티브 매트릭스 기판 (301A) 및 대향 기판 (302A)를 샌드위칭하도록 각각을 접합한다. 이에 따라, 도 10에 나타낸 층 구조를 갖는 화소 (301a)를 포함하는 디스플레이 패널 (301)이 제조된다.
그 후, 이상과 같이 제조한 디스플레이 패널 (301)을 신호 제어부 (102)나 주사 구동부 (103)이나 데이터 구동부 (104)나 용량선 구동부 (305)나 기타 부품이 탑재된 케이스에 부착함으로써, 본 실시 형태에 따른 액정 디스플레이 장치 (300)이 제조된다.
또한, 이상의 제조 공정에는 기판을 세정하는 공정 등이 적절하게 포함되지만, 여기서는 설명의 간략화를 위해 이들 공정을 생략한다.
이상에서 설명한 바와 같이, 본 실시 형태에 따른 액정 디스플레이 장치 (300)은 블랙 매트릭스로서의 차광막 (321) 이외의 층이 모두 빛을 투과하는 막으로 구성되어 있기 때문에, 액정 디스플레이 장치 (300)에서의 디스플레이 패널 (301)의 개구율을 대폭 향상시키는 것이 가능하다. 또한, 차광막 (321)은 필요에 따라 적절하게 형성되는 것이기 때문에, 블랙 매트릭스를 필요로 하지 않는 액정 디스플레이 장치에서는 전체 개구형의 디스플레이 패널을 실현하는 것도 가능하다.
또한, 이와 같이 개구율이 향상된 구성으로 함으로써 액정 소자 (E31)이나 광원 (350)의 배치 자유도가 향상되기 때문에, 설계 자유도가 큰 액정 디스플레이 장치 (300)을 실현하는 것이 가능해진다.
또한, 본 실시 형태에 따른 제조 방법에서는, 본 발명의 실시 형태 1 또는 2와 마찬가지로 제조 과정에서 콘택트 내 배선 (42) 및 제2 배선층 (43) 등이 투명 반도체층 (44)로 덮여 있기 때문에, 이후의 에칭 공정 등에서 각 배선((42), (43) 등)이 받는 공정 손상을 감소시키는 것이 가능해진다.
또한, 상기 각 실시 형태는 본 발명을 실시하기 위한 예에 지나지 않으며, 본 발명은 이들로 한정되지 않고, 사양 등에 따라 다양하게 변형되는 것도 본 발명의 범위 내일 뿐만 아니라, 본 발명의 범위 내에서 다른 다양한 실시 형태가 가능하다는 것은 상기 기재로부터 자명하다.
10, 320: 투명 기판
11, 21, 15: 게이트 전극
12, 22, 16: 게이트 절연막
13, 23, 17: 투명 반도체층
14d, 18d, 24d: 드레인 전극
14s, 18s, 24s: 소스 전극
31, 35: 하부 전극
32, 36: 용량 절연막
33, 37: 상부 전극
40, 50: 층간 절연막
41: 제1 배선층
41a: 용장 배선
42: 콘택트 내 배선
43: 제2 배선층
44: 투명 반도체층
51: 콘택트 플러그
61: 애노드 전극
62: 유기막
63, 65: 캐소드 전극
64: 컬러 필터
66: 보조 전극
70: 격벽
80: 패시베이션막
100: 유기 EL 디스플레이 장치
100a: 하면
101, 301: 디스플레이 패널
101A, 301A: 액티브 매트릭스 기판
101a, 201a, 301a: 화소
200a, 300a: 상면
300: 액정 디스플레이 장치
302A: 대향 기판
311: 화소 전극
312: 액정층
313: 공통 전극
314, 315: 배향막
316: 유전체 돌기
317: 스페이서
321: 차광막
330, 340: 편광판
C1: 캐패시터
C31: 축적 캐패시터
D1, D2: 유기 발광 다이오드
E31: 액정 소자
LD: 데이터선
LG: 주사선
LP: 구동선
LC: 용량선
L1, L2, L31: 배선
Q1, Q31: 스위칭 트랜지스터
Q2: 구동 트랜지스터
RC: 입체 배선

Claims (24)

  1. 복수의 트랜지스터 소자를 구비한 액티브 매트릭스 기판으로서,
    가시광을 투과시키는 것이 가능한 기판과,
    상기 기판 위에 형성되고, 가시광을 투과시키는 것이 가능한 배선과,
    상기 기판의 두께 방향으로부터 보아 상기 배선의 적어도 일부와 중첩되고, 가시광을 투과시키는 것이 가능한 반도체층과,
    상기 배선 및 반도체층의 적어도 일부를 덮고, 가시광을 투과시키는 것이 가능한 절연막
    을 구비하는 액티브 매트릭스 기판.
  2. 제1항에 있어서, 상기 배선은 주배선과, 상기 주배선으로부터 분지되어 이루어지며 상기 주배선과 상기 트랜지스터 소자를 접속하는 부배선을 포함하는 액티브 매트릭스 기판.
  3. 제1항에 있어서, 상기 배선은 무기 산화물 도전체 재료로 이루어지는 액티브 매트릭스 기판.
  4. 제1항에 있어서, 상기 반도체층은 무기 산화물 반도체 재료로 이루어지는 액티브 매트릭스 기판.
  5. 제1항에 있어서, 상기 배선은 아연 주석 산화물 또는 인듐 함유 산화물로 구성되는 도전체 재료로 이루어지며,
    상기 반도체층은 상기 배선보다 캐리어 농도가 낮고, 아연 주석 산화물 또는 인듐 함유 산화물로 구성되는 반도체 재료로 이루어지는 액티브 매트릭스 기판.
  6. 제1항에 있어서, 상기 배선의 일부가 상기 트랜지스터 소자에서의 전극으로서 기능하는 액티브 매트릭스 기판.
  7. 제1항에 있어서, 상기 배선의 일부가 상기 트랜지스터 소자에서의 게이트 전극, 소스 전극 및 드레인 전극으로서 기능하고, 상기 절연막의 일부가 상기 트랜지스터 소자에서의 게이트 절연막으로서 기능하는 액티브 매트릭스 기판.
  8. 제1항에 있어서, 제1 및 제2 트랜지스터 및 캐패시터를 구비하고,
    상기 배선은 1개 이상의 주사선의 적어도 일부와, 1개 이상의 데이터선의 적어도 일부와, 1개 이상의 구동선의 적어도 일부를 구성하고,
    상기 제1 트랜지스터는 제어 단자가 상기 주사선에 접속되며, 입력 단자가 상기 데이터선에 접속되어 있고,
    상기 제2 트랜지스터는 제어 단자가 상기 제1 트랜지스터의 출력 단자에 접속되며, 입력 단자가 상기 구동선에 접속되어 있고,
    상기 캐패시터는 한쪽 전극이 상기 구동선에 접속되며, 다른쪽 단자가 상기 제2 트랜지스터의 제어 단자에 접속되어 있는 액티브 매트릭스 기판.
  9. 제1항에 있어서, 제1 트랜지스터 및 캐패시터를 구비하고,
    상기 배선은 1개 이상의 주사선의 적어도 일부와, 1개 이상의 데이터선의 적어도 일부와, 1개 이상의 용량선의 적어도 일부를 구성하고,
    상기 제1 트랜지스터는 제어 단자가 상기 주사선에 접속되며, 입력 단자가 상기 데이터선에 접속되어 있고,
    상기 캐패시터는 한쪽 단자가 상기 트랜지스터의 출력 단자에 접속되어 있는 액티브 매트릭스 기판.
  10. 제1항에 기재된 액티브 매트릭스 기판과,
    상기 액티브 매트릭스 기판 위에 형성되며, 가시광을 투과하는 것이 가능한 제1 전극과,
    상기 제1 전극 위에 형성된 유기막과,
    상기 유기막 위에 형성된 제2 전극
    을 구비하는 디스플레이 패널.
  11. 제10항에 있어서, 상기 제2 전극은 가시광을 투과하는 것이 가능한 디스플레이 패널.
  12. 제11항에 있어서, 상기 제2 전극에 전기적으로 접속된 보조 전극을 구비하는 디스플레이 패널.
  13. 제12항에 있어서, 상기 보조 전극이 가시광을 투과하는 것이 가능한 디스플레이 패널.
  14. 제10항에 있어서, 상기 유기막에 대하여 상층 및 하층 중 어느 하나 또는 쌍방에 형성된 필터막을 구비하는 디스플레이 패널.
  15. 제1항에 기재된 액티브 매트릭스 기판과,
    가시광을 투과하는 것이 가능한 대향 기판과,
    액정층과, 상기 액정층을 샌드위칭하는 2개의 배향막과, 상기 액정층과 상기2개의 배향막을 포함하는 적층체를 샌드위칭하는 화소 전극 및 공통 전극을 포함하는 액정 소자를 구비하며,
    상기 화소 전극 및 공통 전극은 가시광을 투과하는 것이 가능하고,
    상기 화소 전극은 상기 액티브 매트릭스 기판에서의 상기 배선과 전기적으로 접속되고,
    상기 액정 소자는 상기 액티브 매트릭스 기판과 상기 대향 기판으로 샌드위칭되어 있는 디스플레이 패널.
  16. 제15항에 있어서, 상기 액티브 매트릭스 기판과 상기 액정 소자와 상기 대향 기판을 포함하는 적층체를 샌드위칭하는 2개의 편광판을 구비하는 디스플레이 패널.
  17. 제15항에 있어서, 상기 공통 전극 위에 형성된 차광막과,
    적어도 상기 공통 전극 위에 형성되며 소정 대역의 파장을 투과시키는 필터막
    을 구비하는 디스플레이 패널.
  18. 제10항에 기재된 디스플레이 패널을 구비하는 표시 장치.
  19. 가시광을 투과시키는 것이 가능한 기판 위에 트랜지스터 소자를 구성하는 전극을 일부 포함하고, 가시광을 투과시키는 것이 가능한 제1 배선을 형성하는 제1 배선 형성 공정과,
    상기 기판 위에 상기 제1 배선의 적어도 일부를 덮고, 상기 트랜지스터 소자를 구성하는 절연막을 일부 포함하고, 가시광을 투과시키는 것이 가능한 제1 절연막을 형성하는 제1 절연막 형성 공정과,
    상기 제1 절연막 위에 상기 트랜지스터 소자를 구성하는 전극을 일부 포함하고, 가시광을 투과시키는 것이 가능한 제2 배선을 형성하는 제2 배선 형성 공정과,
    상기 제1 절연막 위에 상기 제2 배선의 적어도 일부를 덮고, 가시광을 투과시키는 것이 가능한 반도체층을 형성하는 반도체층 형성 공정과,
    상기 제1 절연막 위에 상기 반도체층 및 상기 제2 배선의 적어도 일부를 덮고, 가시광을 투과시키는 것이 가능한 제2 절연막을 형성하는 제2 절연막 형성 공정
    을 포함하는 액티브 매트릭스 기판의 제조 방법.
  20. 제19항에 있어서, 상기 제2 배선을 무기 산화물 도전체 재료를 사용하여 형성하는 액티브 매트릭스 기판의 제조 방법.
  21. 제19항에 있어서, 상기 반도체층을 무기 산화물 반도체 재료를 사용하여 형성하는 액티브 매트릭스 기판의 제조 방법.
  22. 제19항에 있어서, 상기 제2 배선을 아연 주석 산화물 또는 인듐 함유 산화물로 구성되는 도전체 재료를 사용하여 형성하고,
    상기 반도체층을, 상기 배선보다 캐리어 농도를 낮출 수 있는 아연 주석 산화물 또는 인듐 함유 산화물로 구성되는 반도체 재료를 사용하여 형성하는 액티브 매트릭스 기판의 제조 방법.
  23. 제19항에 있어서, 상기 반도체층 형성 공정에서, 상기 제1 절연막 위에 상기 제2 배선을 덮는 반도체막을 형성하고, 상기 반도체막을 상기 제2 배선이 노출되지 않도록 에칭함으로써 상기 반도체층을 형성하는 액티브 매트릭스 기판의 제조 방법.
  24. 제19항에 있어서, 상기 제1 배선 형성 공정, 상기 제1 절연막 형성 공정, 상기 제2 배선 형성 공정, 상기 반도체층 형성 공정 및 상기 제2 절연막 형성 공정 중 적어도 하나의 공정에서, 인쇄법 또는 잉크젯 프린팅법을 이용하여 상기 제1 배선, 상기 제1 절연막, 상기 제2 배선, 상기 반도체층 또는 상기 제2 절연막을 형성하는 액티브 매트릭스 기판의 제조 방법.
KR1020117001728A 2008-07-25 2009-07-16 액티브 매트릭스 기판, 디스플레이 패널, 표시 장치 및 액티브 매트릭스 기판의 제조 방법 KR20110050434A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-192607 2008-07-25
JP2008192607A JP4917582B2 (ja) 2008-07-25 2008-07-25 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法

Publications (1)

Publication Number Publication Date
KR20110050434A true KR20110050434A (ko) 2011-05-13

Family

ID=41570311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117001728A KR20110050434A (ko) 2008-07-25 2009-07-16 액티브 매트릭스 기판, 디스플레이 패널, 표시 장치 및 액티브 매트릭스 기판의 제조 방법

Country Status (7)

Country Link
US (1) US20110122344A1 (ko)
EP (1) EP2312559A1 (ko)
JP (1) JP4917582B2 (ko)
KR (1) KR20110050434A (ko)
CN (1) CN102084412B (ko)
TW (1) TW201013606A (ko)
WO (1) WO2010010846A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11785827B2 (en) 2016-11-10 2023-10-10 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103140A (ja) * 2008-10-21 2010-05-06 Seiko Epson Corp 容量素子及びその製造方法、並びに電気光学装置
TWI467770B (zh) * 2009-10-26 2015-01-01 Prime View Int Co Ltd 顯示器及其薄膜電晶體陣列基板與薄膜電晶體
KR101117737B1 (ko) * 2010-03-02 2012-02-24 삼성모바일디스플레이주식회사 유기 발광 표시 장치
TWI413829B (zh) * 2010-04-20 2013-11-01 Au Optronics Corp 反射式觸控顯示面板及其製造方法
DE102010035814B3 (de) * 2010-08-30 2011-12-29 Grenzebach Maschinenbau Gmbh Vorrichtung und Verfahren zum Betrieb eines Flugsimulators mit besonderer Realitäts-Anmutung
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9230994B2 (en) * 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI475685B (zh) * 2011-12-07 2015-03-01 Innolux Corp 有機發光二極體顯示裝置及其製造方法
JP5636392B2 (ja) * 2012-05-24 2014-12-03 株式会社東芝 表示装置
KR102062841B1 (ko) 2012-09-19 2020-01-07 삼성디스플레이 주식회사 캐패시터 및 이를 포함하는 유기 발광 표시 장치
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
JP6367655B2 (ja) * 2013-09-13 2018-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102089324B1 (ko) * 2013-09-30 2020-03-16 엘지디스플레이 주식회사 유기전계발광표시장치
TWI566395B (zh) * 2013-11-18 2017-01-11 元太科技工業股份有限公司 有機發光二極體顯示器及其製造方法
KR102156588B1 (ko) * 2014-06-10 2020-09-16 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조방법
KR101797729B1 (ko) * 2014-09-03 2017-11-16 삼성디스플레이 주식회사 디스플레이 장치
WO2016151429A1 (en) 2015-03-23 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Display panel and information processing device
EP4178317A1 (en) * 2015-07-23 2023-05-10 Seoul Semiconductor Co., Ltd. Display apparatus
EP3176812A1 (en) * 2015-12-02 2017-06-07 ABB Schweiz AG Semiconductor device and method for manufacturing such a semiconductor device
WO2018200593A1 (en) * 2017-04-24 2018-11-01 California Institute Of Technology Narrowband light filters
JP6993809B2 (ja) * 2017-08-04 2022-01-14 キヤノン株式会社 表示装置およびその製造方法ならびに電子機器
JP2019163493A (ja) * 2018-03-19 2019-09-26 住友金属鉱山株式会社 透明酸化物積層膜、透明酸化物積層膜の製造方法、及び透明樹脂基板
JP7484078B2 (ja) * 2019-05-10 2024-05-16 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
CN110098238A (zh) 2019-05-15 2019-08-06 武汉华星光电半导体显示技术有限公司 显示面板
CN110570770B (zh) * 2019-09-12 2021-08-13 云谷（固安）科技有限公司 显示面板及显示装置
EP3846216A1 (en) 2019-12-30 2021-07-07 LG Display Co., Ltd. Display panel and repair method thereof
KR20210086441A (ko) 2019-12-30 2021-07-08 엘지디스플레이 주식회사 표시패널과 그 리페어 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378280B2 (ja) * 1992-11-27 2003-02-17 株式会社東芝 薄膜トランジスタおよびその製造方法
JP2916524B2 (ja) * 1996-06-07 1999-07-05 株式会社半導体エネルギー研究所 薄膜半導体装置
JP3428338B2 (ja) * 1996-12-27 2003-07-22 シャープ株式会社 液晶表示装置の製造方法
US6362507B1 (en) * 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
KR101201305B1 (ko) * 2005-06-28 2012-11-14 엘지디스플레이 주식회사 평판 표시 장치 및 이의 제조 방법
JP2007073856A (ja) * 2005-09-09 2007-03-22 Sony Corp 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
KR101219046B1 (ko) * 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
KR100732849B1 (ko) * 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
JP5250944B2 (ja) * 2006-04-28 2013-07-31 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP5278637B2 (ja) * 2006-04-28 2013-09-04 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP2008076823A (ja) * 2006-09-22 2008-04-03 Toppan Printing Co Ltd 表示装置
KR101409286B1 (ko) * 2007-05-21 2014-06-25 엘지디스플레이 주식회사 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11785827B2 (en) 2016-11-10 2023-10-10 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device

Also Published As

Publication number Publication date
JP4917582B2 (ja) 2012-04-18
TW201013606A (en) 2010-04-01
US20110122344A1 (en) 2011-05-26
CN102084412A (zh) 2011-06-01
WO2010010846A1 (ja) 2010-01-28
JP2010032642A (ja) 2010-02-12
EP2312559A1 (en) 2011-04-20
CN102084412B (zh) 2014-09-03

Similar Documents

Publication Publication Date Title
JP4917582B2 (ja) アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
JP4909323B2 (ja) アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
WO2022057491A1 (zh) 显示基板及其制备方法、显示装置
JP4591451B2 (ja) 半導体装置および表示装置
WO2021063025A1 (zh) 透明显示面板、显示装置及其显示面板
US11778886B2 (en) Display substrate and preparation method thereof, and display apparatus
WO2021082648A1 (zh) 一种显示基板及其制作方法、显示装置
WO2021083226A1 (zh) 一种显示基板及其制作方法、显示装置
WO2022166306A1 (zh) 显示基板及其制备方法、显示装置
KR20200111845A (ko) 유기 발광 표시 장치
JP5081324B2 (ja) アクティブマトリクス基板、ディスプレイパネル、表示装置およびトランジスタ素子
WO2022174692A1 (zh) 显示面板及显示装置
JP2006098654A (ja) ディスプレイパネル
CN110197839B (zh) 双面显示面板及其制备方法、双面显示装置
JP2019197621A (ja) 表示装置
CN115295741A (zh) 显示基板及其制备方法、显示装置
WO2021227064A1 (zh) 像素驱动电路、显示面板和电子装置
JP4192879B2 (ja) ディスプレイパネル
CN114793474A (zh) 显示基板及其制作方法、显示装置
KR20190068333A (ko) 표시 장치
CN115812347A (zh) 显示基板及其制备方法、显示装置
CN115529844A (zh) 显示基板及其制备方法、显示装置
KR20240102047A (ko) 표시 장치
CN117837295A (zh) 显示面板及显示装置
CN116456774A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid