JP7484078B2 - 画像表示装置の製造方法および画像表示装置 - Google Patents

画像表示装置の製造方法および画像表示装置 Download PDF

Info

Publication number
JP7484078B2
JP7484078B2 JP2021519381A JP2021519381A JP7484078B2 JP 7484078 B2 JP7484078 B2 JP 7484078B2 JP 2021519381 A JP2021519381 A JP 2021519381A JP 2021519381 A JP2021519381 A JP 2021519381A JP 7484078 B2 JP7484078 B2 JP 7484078B2
Authority
JP
Japan
Prior art keywords
layer
light
insulating film
semiconductor layer
image display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021519381A
Other languages
English (en)
Other versions
JPWO2020230667A1 (ja
JPWO2020230667A5 (ja
Inventor
肇 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Publication of JPWO2020230667A1 publication Critical patent/JPWO2020230667A1/ja
Publication of JPWO2020230667A5 publication Critical patent/JPWO2020230667A5/ja
Application granted granted Critical
Publication of JP7484078B2 publication Critical patent/JP7484078B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明の実施形態は、画像表示装置の製造方法および画像表示装置に関する。
高輝度、広視野角、高コントラストで低消費電力の薄型の画像表示装置の実現が望まれている。このような市場要求に対応するように、自発光素子を利用した表示装置の開発が進められている。
自発光素子として、微細発光素子であるマイクロＬＥＤを用いた表示装置の登場が期待されている。マイクロＬＥＤを用いた表示装置の製造方法として、個々に形成されたマイクロＬＥＤを駆動回路に順次転写する方法が紹介されている。しかしながら、フルハイビジョンや４Ｋ、８Ｋ等と高画質になるにつれて、マイクロＬＥＤの素子数が多くなると、多数のマイクロＬＥＤを個々に形成して、駆動回路等を形成した基板に順次転写するのでは、転写工程に膨大な時間を要する。さらに、マイクロＬＥＤと駆動回路等との接続不良等が発生し、歩留りの低下を生じるおそれがある。
Ｓｉ基板上に発光層を含む半導体層を成長させ、半導体層に電極を形成した後、駆動回路が形成された回路基板に貼り合わせる技術が知られている（たとえば、特許文献１）。
特開２００２－１４１４９２号公報
本発明の一実施形態は、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法および画像表示装置を提供する。
本発明の一実施形態に係る画像表示装置の製造方法は、発光層を含む半導体層を第１基板上に有する基板を準備する工程と、回路素子および第１の配線層を含む回路が形成された第２基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜内で前記回路素子と接続されたプラグを形成する工程と、前記半導体層を前記第２基板に貼り合わせ、前記プラグを前記半導体層に電気的に接続する工程と、前記半導体層を加工して前記プラグに電気的に接続された発光素子を形成する工程と、前記発光素子および前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、前記第２の絶縁膜の一部を除去して前記発光素子の一部を露出させる工程と、前記第２の絶縁膜上に第２の配線層を形成する工程と、を備える。
本発明の一実施形態に係る画像表示装置は、回路素子と、前記回路素子に電気的に接続された第１配線層と、前記回路素子および前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に形成され、前記第１配線層に接続されたプラグと、前記プラグ上に設けられ、前記プラグに接続された第１導電形の第１半導体層と、前記第１半導体層上に設けられた発光層と、前記発光層上に設けられ、前記第１導電形と異なる第２導電形の第２半導体層を含む発光素子と、前記発光素子の少なくとも一部、前記プラグおよび前記第１絶縁膜を覆う第２絶縁膜と、前記発光素子に接続され、前記第２絶縁膜上に設けられた第２配線層と、を備える。
本発明の一実施形態に係る画像表示装置は、回路素子と、前記回路素子に電気的に接続された第１配線層と、前記回路素子および前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に形成されたプラグと、前記プラグ上に設けられ、前記プラグに接続された第１導電形の第１半導体層と、前記第１半導体層上に設けられた発光層と、前記発光層上に設けられ、前記第１導電形と異なる第２導電形の第２半導体層を含む発光素子と、前記発光素子の少なくとも一部、前記プラグおよび前記第１絶縁膜を覆う第２絶縁膜と、前記発光素子に接続され、前記第２絶縁膜上に設けられた第２配線層と、前記第１絶縁膜上に設けられ、前記第１配線層を介して前記回路素子に接続された第３配線層と、を備える。前記第２絶縁膜は、前記発光素子の前記第２半導体層の面を露出させた第１開口と、前記第３配線層の一部を露出させた第２開口と、を有する。第２配線層は、前記第２半導体層であって前記発光素子の前記第１絶縁膜の側の面に対向する発光面と前記第３配線層とを接続する透明電極を含む。
本発明の一実施形態に係る画像表示装置は、複数のトランジスタと、前記複数のトランジスタに電気的に接続された第１配線層と、前記複数のトランジスタおよび前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に形成され、前記第１配線層に接続された複数のプラグと、前記プラグ上に設けられた第１導電形の第１半導体層と、前記第１半導体層上に設けられた発光層と、前記発光層上に設けられ、前記第１導電形とは異なる第２導電形の第２半導体層と、前記第１絶縁膜、前記プラグ、前記第１半導体層および前記発光層を覆うとともに前記第２半導体層の少なくとも一部を覆う第２絶縁膜と、前記複数のトランジスタに応じて前記第２絶縁膜からそれぞれ露出された、前記第２半導体層の複数の露出面上に配設された透明電極に接続された第２配線層と、を備える。
本発明の一実施形態によれば、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法および画像表示装置が実現される。
第１の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置を例示する模式的なブロック図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な斜視図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第２の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第２の実施形態の画像表示装置を例示する模式的なブロック図である。 第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第３の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第４の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第４の実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。 第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第５の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第５の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第５の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第５の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第５の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第５の実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。 第５の実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。 第５の実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。 画素ＬＥＤ素子の特性を例示するグラフである。 第６の実施形態に係る画像表示装置を例示するブロック図である。 第６の実施形態の変形例に係る画像表示装置を例示するブロック図である。 第１～第５の実施形態およびこれらの変形例の画像表示装置を模式的に例示する斜視図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。
（第１の実施形態）
図１は、実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図１には、本実施形態の画像表示装置のサブピクセル２０の構成が模式的に示されている。画像表示装置に表示される画像を構成するピクセル１０は、複数のサブピクセル２０によって構成されている。
以下では、ＸＹＺの３次元座標系を用いて説明することがある。サブピクセル２０は、２次元平面上に配列されている。サブピクセル２０が配列された２次元平面をＸＹ平面とする。サブピクセル２０は、Ｘ軸方向およびＹ軸方向に沿って配列されている。
サブピクセル２０は、ＸＹ平面にほぼ平行な発光面１５３Ｓを有している。発光面１５３Ｓは、主として、ＸＹ平面に直交するＺ軸の正方向に向かって光を出力する。
図１は、サブピクセル２０をＸＺ平面に平行な面で切断した場合の断面を模式的に示している。
図１に示すように、画像表示装置のサブピクセル２０は、トランジスタ１０３と、第１の配線層（第１配線層）１１０と、第１の層間絶縁膜（第１絶縁膜）１１２と、プラグ１１６ｋと、発光素子１５０と、第２の層間絶縁膜（第２絶縁膜）１５６と、第２の配線層（第２配線層）１６０と、を備える。サブピクセル２０は、カラーフィルタ１８０をさらに備える。カラーフィルタ（波長変換部材）１８０は、表面樹脂層１７０上に、透明薄膜接着層１８８を介して設けられている。表面樹脂層１７０は、発光素子１５０、層間絶縁膜１５６および配線層１６０上に設けられている。
トランジスタ１０３は、基板１０２に形成されている。基板１０２には、発光素子１５０の駆動用のトランジスタ１０３のほか、他のトランジスタや抵抗、キャパシタ等の回路素子が形成され、配線等によって回路１０１を構成している。たとえば、トランジスタ１０３は、後述する図４に示された駆動トランジスタ２６に対応し、そのほか選択トランジスタ２４やキャパシタ２８等が回路素子である。以下では、回路１０１は、回路素子が形成された素子形成領域１０４、絶縁層１０５、配線層１１０、配線層１１０と回路素子を接続するビアおよび回路素子間等を絶縁する絶縁膜１０８を含むものとする。基板１０２、回路１０１および層間絶縁膜１１２等のその他の構成要素を含めて回路基板１００と呼ぶことがある。
トランジスタ１０３は、ｐ形半導体領域１０４ｂと、ｎ形半導体領域１０４ｓ，１０４ｄと、ゲート１０７と、を含む。ゲート１０７は、絶縁層１０５を介して、ｐ形半導体領域１０４ｂの上に設けられている。絶縁層１０５は、素子形成領域１０４とゲート１０７とを絶縁するとともに、隣接する他の回路素子との絶縁を十分にとるために設けられている。ゲート１０７に電圧が印加されると、ｐ形半導体領域１０４ｂにチャネルが形成され得る。トランジスタ１０３は、ｎチャネルトランジスタであり、たとえばｎチャネルＭＯＳＦＥＴである。
素子形成領域１０４は、基板１０２に設けられている。基板１０２は、たとえばＳｉ基板である。素子形成領域１０４は、ｐ形半導体領域１０４ｂと、ｎ形半導体領域１０４ｓ，１０４ｄと、を含む。ｐ形半導体領域１０４ｂは、基板１０２の表面付近に設けられている。ｎ形半導体領域１０４ｓ，１０４ｄは、ｐ形半導体領域１０４ｂ内でｐ形半導体領域１０４ｂの表面付近に互いに離隔して設けられている。
基板１０２の表面には、絶縁層１０５が設けられている。絶縁層１０５は、素子形成領域１０４も覆っており、ｐ形半導体領域１０４ｂおよびｎ形半導体領域１０４ｓ，１０４ｄの表面も覆っている。絶縁層１０５は、たとえばＳｉＯ２である。絶縁層１０５は、覆っている領域に応じてＳｉＯ２やＳｉ３Ｎ４等を含む多層の絶縁層であってもよい。絶縁層１０５は、高誘電率を有する絶縁材料の層を含んでもよい。
絶縁層１０５を介して、ｐ形半導体領域１０４ｂの上にゲート１０７が設けられている。ゲート１０７は、ｎ形半導体領域１０４ｓ，１０４ｄの間に設けられている。ゲート１０７は、たとえば多結晶Ｓｉである。ゲート１０７は、多結晶Ｓｉよりも低抵抗のシリサイド等を含んでもよい。
この例では、ゲート１０７および絶縁層１０５は、絶縁膜１０８で覆われている。絶縁膜１０８は、たとえばＳｉＯ２やＳｉ３Ｎ４等である。配線層１１０を形成するのに表面を平坦化するために、さらにＰＳＧ（Phosphorus Silicon Glass）やＢＰＳＧ（Boron Phosphorus Silicon Glass）等の有機絶縁膜を設けるようにしてもよい。
絶縁膜１０８には、ビア１１１ｓ，１１１ｄが形成されている。絶縁膜１０８上には、第１の配線層（第１配線層）１１０が形成されている。第１の配線層１１０は、電位の異なり得る複数の配線を含んでおり、配線１１０ｓ，１１０ｄを含んでいる。なお、このように、図１以降の断面図においては、配線層は、その配線層に含まれる１つの配線の横の位置に符号を表示するものとする。ビア１１１ｓ，１１１ｄは、配線層１１０の配線１１０ｓ，１１０ｄとｎ形半導体領域１０４ｓ，１０４ｄとの間にそれぞれ設けられ、これらを電気的に接続している。配線層１１０およびビア１１１ｓ，１１１ｄは、たとえばＡｌやＣｕ等の金属によって形成されている。配線層１１０およびビア１１１ｓ，１１１ｄは、高融点金属等を含んでもよい。
絶縁膜１０８および配線層１１０上には、さらに第１の層間絶縁膜１１２が設けられている。層間絶縁膜（第１絶縁膜）１１２は、たとえばＰＳＧやＢＰＳＧ等の有機絶縁膜である。第１の層間絶縁膜１１２は、回路基板１００においてその表面を保護する保護膜や、層間絶縁膜１１２上に形成されるプラグ１１６ｋのための平坦化膜としても機能する。
第１の層間絶縁膜１１２上には、さらに平坦化膜１１４が形成されている。平坦化膜１１４は、絶縁性を有する膜または層であり、層間絶縁膜１１２と同様に、たとえばＰＳＧやＢＰＳＧ等の有機絶縁膜やＳＯＧ（Spin On Glass）等の無機絶縁膜等である。
プラグ１１６ｋは、平坦化膜１１４内に埋め込まれている。プラグ１１６ｋおよび平坦化膜１１４は、ＸＹ平面にほぼ平行な同一の平面上の面をそれぞれ有している。
プラグ１１６ｋと配線１１０ｄとの間に接続部１１５ｋが設けられている。接続部１１５ｋは、導電性の部材で形成されており、プラグ１１６ｋおよび配線１１０ｄを電気的に接続している。プラグ１１６ｋおよび接続部１１５ｋは、たとえば、第１の配線層１１０と同じ材料で形成されている。プラグ１１６ｋおよび接続部１１５ｋは、高融点金属を含んでもよい。
図２は、本実施形態の画像表示装置の変形例の一部を例示する模式的な断面図である。
図２に示すように、この変形例のサブピクセル２０ａでは、接続部１１５ｋを介さずに、プラグ１１６ｋを配線１１０ｄに接続する。
図１の場合のように、接続部１１５ｋを設けた場合には、ＸＹ平面視で、プラグ１１６ｋの外周を配線１１０ｄの外周より外側にはみ出す形状にすることが可能である。本変形例のように、ＸＹ平面視で、プラグ１１６ｋを配線１１０ｄの外周より内側にする場合には、接続部１１５ｋを設けずにプラグ１１６ｋを配線１１０ｄの上に直接設けることも可能である。つまり、プラグと接続先の配線との位置関係や、プラグと接続先の配線のそれぞれの形状に応じて接続部を設け、あるいは接続部を設けずに相互に接続することができる。このことは後述する各実施形態や変形例に関しても同様であるが、以下では、特に断らない限り、接続部を設けた場合の構成について説明する。
図１に戻って説明を続ける。
発光素子１５０は、遮光プレート１３０ａを介して、プラグ１１６ｋ上に設けられている。遮光プレート１３０ａについては後述する。発光素子１５０は、ｎ形半導体層（第１半導体層）１５１と、発光層１５２と、ｐ形半導体層（第２半導体層）１５３と、を含む。ｎ形半導体層１５１、発光層１５２およびｐ形半導体層１５３は、層間絶縁膜１１２からＺ軸の正方向に向かってこの順に積層されている。つまり、発光素子１５０の各層は、層間絶縁膜１１２から発光面１５３Ｓに向かって積層されている。ｎ形半導体層１５１は、プラグ１１６ｋに電気的に接続されている。
発光素子１５０は、ＸＹ平面視で、たとえばほぼ正方形または長方形状を有しているが、角部は丸くなっていてもよい。発光素子１５０はＸＹ平面視で、たとえば楕円形状や円形状を有していてもよい。平面視での発光素子の形状や配置等を適切に選定することによって、レイアウトの自由度が向上する。
発光素子１５０には、たとえば、ＩｎＸＡｌＹＧａ１－Ｘ－ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等の窒化物半導体が好適に用いられる。本発明の一実施形態における発光素子１５０は、いわゆる青色発光ダイオードであり、発光素子１５０が発光する光の波長は、たとえば４６７ｎｍ±２０ｎｍ程度である。発光素子１５０が発光する光の波長は、４１０ｎｍ±２０ｎｍ程度の青紫発光としてもよい。発光素子１５０が発光する光の波長は、上述の値に限らず、適切なものとすることができる。
本実施形態では、遮光プレート１３０ａ、プラグ１１６ｋおよび接続部１１５ｋは、発光素子１５０とトランジスタ１０３の主電極のための配線１１０ｄとの間に設けることができる。そのため、発光素子１５０とトランジスタ１０３とは、層間絶縁膜１１２等に深いビアを形成することなく、容易に接続することができる。
第２の層間絶縁膜（第２絶縁膜）１５６は、第１の層間絶縁膜１１２、第３の配線層１３０、発光素子１５０の側面およびバッファ層１４０を覆っている。第２の層間絶縁膜１５６は、好ましくは白色樹脂によって形成されている。白色樹脂は、たとえば有機材料中に適切な粒径に微細化した酸化チタン等の散乱粒子を分散することで実現することができる。層間絶縁膜１５６を白色樹脂とすることによって、発光素子１５０が横方向や下方向に発光する光を反射させて、実質的に発光素子１５０の輝度を向上させることができる。
第２の層間絶縁膜１５６は、黒色樹脂であってもよい。層間絶縁膜１５６を黒色樹脂とすることによって、サブピクセル内における光の散乱が抑制され、迷光がより効果的に抑制される。迷光が抑制された画像表示装置は、よりシャープな画像を表示することが可能である。
層間絶縁膜１５６は、発光素子１５０を保護するとともに、第２の層間絶縁膜１５６上に形成される配線層１６０のために表面を平坦化する機能も有する。
第２の層間絶縁膜１５６は、開口１５８を有している。開口１５８は、発光素子１５０の上方の層間絶縁膜１５６の一部を除去することによって形成されている。開口１５８は、発光面１５３Ｓが層間絶縁膜１５６から露出するように形成されている。発光面１５３Ｓは、ｐ形半導体層１５３の面のうち発光層１５２に接する面に対向する面である。発光面１５３Ｓは、好ましくは粗面加工されている。発光素子１５０は、粗面化されることによって、光の取出効率を向上させることができる。
第２の配線層（第２配線層）１６０は、層間絶縁膜１５６上に設けられている。配線層１６０は、配線１６０ａを含んでいる。この図には示されないが、配線１６０ａは、サブピクセル２０に電源を供給する電源線に接続されている。
この例では、平坦化膜１１４およびプラグ１１６ｋ上に、第３の配線層１３０が設けられている。第３の配線層１３０は、遮光プレート１３０ａを含む。遮光プレート１３０ａは、ｎ形半導体層１５１とプラグ１１６ｋとの間に設けられている。遮光プレート１３０ａは、プラグ１１６ｋとオーミック接続されている。
遮光プレート１３０ａは、サブピクセルごとに設けられており、これら複数の遮光プレート１３０ａは、電気的に絶縁されている。遮光プレート１３０ａ上には発光素子１５０がそれぞれ設けられている。
配線層１３０、すなわち遮光プレート１３０ａは、高導電率を有する材料で形成されている。遮光プレート１３０ａは、たとえば、ＴｉやＡｌ、ＴｉとＳｎとの合金等を含む。ＣｕやＶ等、あるいはＡｇやＰｔ等の高い光反射性を有する貴金属を含んでもよい。遮光プレート１３０ａは、このような高導電率を有する金属材料等で形成されているので、発光素子１５０と回路１０１とを低抵抗で電気的に接続する。
遮光プレート１３０ａの外周は、ＸＹ平面視で発光素子１５０をＺ軸上方から投影したときの外周を含んでいる。これにより、遮光プレート１３０ａは、発光素子１５０の下方への散乱光を発光面１５３Ｓ側に反射して、トランジスタ１０３に到達しないようすることができる。遮光プレート１３０ａの材料を適切に選択することによって、発光素子１５０の下方への光の散乱を発光面１５３Ｓ側に反射させて発光効率を向上させることができる。また、遮光プレート１３０ａが、発光素子１５０の下方への散乱光を遮光することによって、トランジスタ１０３への光の到達が抑制され、トランジスタ１０３の誤動作を防止することもできる。
本実施形態では、発光素子１５０のカソード電極であるｎ形半導体層１５１は、遮光プレート１３０ａ、プラグ１１６ｋおよび接続部１１５ｋを介して、駆動用のトランジスタ１０３のドレイン電極に接続される。
透明電極１５９ａは、配線１６０ａ上に設けられている。透明電極１５９ａは、開口されたｐ形半導体層１５３の発光面１５３Ｓ上にわたって設けられている。透明電極１５９ａは、配線１６０ａと発光面１５３Ｓとの間に設けられ、配線１６０ａとｐ形半導体層１５３とを電気的に接続している。
表面樹脂層１７０は、第２の層間絶縁膜１５６、透明電極１５９ａを含む透明導電膜および第２の配線層１６０を覆っている。表面樹脂層１７０は、透明樹脂であり、層間絶縁膜１５６、透明電極１５９ａおよび配線層１６０等を保護するとともに、カラーフィルタ１８０を接着するための平坦化面を提供する。
カラーフィルタ１８０は、遮光部１８１と色変換部１８２とを含む。色変換部１８２は、発光素子１５０の発光面１５３Ｓの直上に発光面１５３Ｓの形状に応じて設けられている。カラーフィルタ１８０では、色変換部１８２以外の部分は、遮光部１８１とされている。遮光部１８１は、いわゆるブラックマトリクスであり、隣接する色変換部１８２から発光される光の混色等によるにじみを低減し、シャープな画像を表示することを可能にする。
色変換部１８２は、たとえば、１層または２層とされる。図１には、２層の部分が示されている。色変換部１８２が１層であるか２層以上であるかは、サブピクセル２０が発光する光の色、すなわち波長によって決定される。サブピクセル２０の発光色が赤または緑の場合には、色変換部１８２は、好ましくは２層とされる。サブピクセル２０の発光色が青の場合には、好ましくは１層とされる。
色変換部１８２が２層の場合には、発光素子１５０により近い１層目が色変換層１８３であり、２層目がフィルタ層１８４である。つまり、フィルタ層１８４は、色変換層１８３上に積層されている。
色変換層１８３は、発光素子１５０が発光する光の波長を所望の波長に変換する層である。赤色を発光するサブピクセル２０の場合には、発光素子１５０の波長、４６７ｎｍ±２０ｎｍの光を、たとえば６３０ｎｍ±２０ｎｍ程度の波長の光に変換する。緑色を発光するサブピクセル２０の場合には、発光素子１５０の波長、４６７ｎｍ±２０ｎｍの光を、たとえば５３２ｎｍ±２０ｎｍ程度の波長の光に変換する。
フィルタ層１８４は、色変換層１８３で色変換されずに残存した青色発光の波長成分を遮断する。
サブピクセル２０が発光する光の色が青色の場合には、サブピクセル２０は、色変換層１８３を介して光を出力してもよいし、色変換層１８３を介さずにそのまま光を出力するようにしてもよい。発光素子１５０が発光する光の波長が４６７ｎｍ±２０ｎｍ程度の場合には、サブピクセル２０は、色変換層１８３を介さずに光を出力してもよい。発光素子１５０が発光する光の波長を４１０ｎｍ±２０ｎｍとする場合には、出力する光の波長を４６７ｎｍ±２０ｎｍ程度に変換するために、１層の色変換層１８３を設けることが好ましい。
青色のサブピクセル２０の場合であっても、サブピクセル２０は、フィルタ層１８４を有していてもよい。青色のサブピクセル２０にフィルタ層１８４を設けることによって、発光素子１５０の表面で生じる微小な外光反射が抑制される。
（変形例）
サブピクセルの構成の変形例について説明する。
図３Ａおよび図３Ｂは、本実施形態の画像表示装置の変形例の一部をそれぞれ例示する模式的な断面図である。
図３Ａ以降のサブピクセルの断面図では、煩雑さを避けるため、表面樹脂層１７０およびカラーフィルタ１８０の表示が省略されている。特に記載のない場合には、第２の層間絶縁膜および第３の配線層上には、表面樹脂層１７０およびカラーフィルタ１８０が設けられる。後述の他の実施形態およびその変形例の場合についても同様である。
図３Ａの場合には、サブピクセル２０ｂは、発光素子１５０に接続する配線構造が上述の第１の実施形態の場合と相違する。他の構成要素は、上述の第１の実施形態の場合と同一であり、同一の構成要素には同一の符号を付して詳細な説明を適宜省略する。
図３Ａに示すように、サブピクセル２０ｂは、配線１６０ａ１を含む。配線１６０ａ１は、第２の配線層１６０に含まれる配線として形成されている。本変形例では、ｐ形半導体層１５３との電気的接続は、配線１６０ａ１の一端を発光面１５３Ｓの一部に接続することにより行われる。本変形例では、透明電極を含む透明導電膜を形成する工程を省略することができる。
図３Ｂに示すように、サブピクセル２０ｃでは、第２の層間絶縁膜１５６ａが透明樹脂である。層間絶縁膜１５６ａは、発光面１５３Ｓに対応する開口が設けられていない。発光面１５３Ｓは、第２の配線層１６０の配線１６０ａ２に直接接続されている。
発光素子１５０は、層間絶縁膜１５６ａを介して、発光面１５３Ｓから発光する。本変形例では、層間絶縁膜１５６ａに開口を形成し、発光面１５３Ｓを粗面化する工程を省略することができる。
本実施形態では、上述に示したサブピクセル２０，２０ａ～２０ｃの構成のいずれかを含むことができる。また、以下に説明する各実施形態についても、本実施形態の場合と同様にサブピクセルの変形例を適用することができる。
図４は、本実施形態に係る画像表示装置を例示する模式的なブロック図である。
図４に示すように、本実施形態の画像表示装置１は、表示領域２を備える。表示領域２には、サブピクセル２０が配列されている。サブピクセル２０は、たとえば格子状に配列されている。たとえば、サブピクセル２０は、Ｘ軸に沿ってｎ個配列され、Ｙ軸に沿ってｍ個配列される。
ピクセル１０は、異なる色の光を発光する複数のサブピクセル２０を含む。サブピクセル２０Ｒは、赤色の光を発光する。サブピクセル２０Ｇは、緑色の光を発光する。サブピクセル２０Ｂは、青色の光を発光する。３種類のサブピクセル２０Ｒ，２０Ｇ，２０Ｂが所望の輝度で発光することによって、１つのピクセル１０の発光色および輝度が決定される。
１つのピクセル１０は、３つのサブピクセル２０Ｒ，２０Ｇ，２０Ｂを含み、サブピクセル２０Ｒ，２０Ｇ，２０Ｂは、たとえばこの例のように、Ｘ軸上を直線状に配列されている。各ピクセル１０は、同じ色のサブピクセルが同じ列に配列されていてもよいし、この例のように、列ごとに異なる色のサブピクセルが配列されていてもよい。
画像表示装置１は、電源線３および接地線４をさらに有する。電源線３および接地線４は、サブピクセル２０の配列に沿って、格子状に布線されている。電源線３および接地線４は、各サブピクセル２０に電気的に接続され、電源端子３ａとＧＮＤ端子４ａとの間に接続された直流電源から各サブピクセル２０に電力を供給する。電源端子３ａおよびＧＮＤ端子４ａは、電源線３および接地線４の端部にそれぞれ設けられ、表示領域２の外部に設けられた直流電源回路に接続される。電源端子３ａは、ＧＮＤ端子４ａを基準にして正の電圧が供給される。
画像表示装置１は、走査線６および信号線８をさらに有する。走査線６は、Ｘ軸に平行な方向に布線されている。つまり、走査線６は、サブピクセル２０の行方向の配列に沿って布線されている。信号線８は、Ｙ軸に平行な方向に布線されている。つまり、信号線８は、サブピクセル２０の列方向の配列に沿って布線されている。
画像表示装置１は、行選択回路５および信号電圧出力回路７をさらに有する。行選択回路５および信号電圧出力回路７は、表示領域２の外縁に沿って設けられている。行選択回路５は、表示領域２の外縁のＹ軸方向に沿って設けられている。行選択回路５は、各列のサブピクセル２０に走査線６を介して電気的に接続され、各サブピクセル２０に選択信号を供給する。
信号電圧出力回路７は、表示領域２の外縁に沿って設けられている。信号電圧出力回路７は、表示領域２の外縁のＸ軸方向に沿って設けられている。信号電圧出力回路７は、各行のサブピクセル２０に信号線８を介して電気的に接続され、各サブピクセル２０に信号電圧を供給する。
サブピクセル２０は、発光素子２２と、選択トランジスタ２４と、駆動トランジスタ２６と、キャパシタ２８と、を含む。図４において、選択トランジスタ２４はＴ１と表示され、駆動トランジスタ２６はＴ２と表示され、キャパシタ２８はＣｍと表示されることがある。
発光素子２２は、駆動トランジスタ２６と直列に接続されている。本実施形態では、駆動トランジスタ２６はｎチャネルＭＯＳＦＥＴであり、駆動トランジスタ２６の主電極であるドレイン電極に発光素子２２のｎ電極であるカソード電極が接続されている。発光素子２２および駆動トランジスタ２６の直列回路は、電源線３と接地線４との間に接続されている。駆動トランジスタ２６は、図１等におけるトランジスタ１０３に対応し、発光素子２２は、図１等における発光素子１５０に対応する。駆動トランジスタ２６のゲート－ソース間に印加される電圧によって、発光素子２２に流れる電流が決定され、発光素子２２は、発光素子２２に流れる電流に応じた輝度で発光する。
選択トランジスタ２４は、駆動トランジスタ２６のゲート電極と信号線８との間に主電極を介して接続されている。選択トランジスタ２４のゲート電極は、走査線６に接続されている。駆動トランジスタ２６のゲート電極と接地線４との間には、キャパシタ２８が接続されている。
行選択回路５は、ｍ行のサブピクセル２０の配列から、１行を選択して走査線６に選択信号を供給する。信号電圧出力回路７は、選択された行の各サブピクセル２０に必要なアナログ電圧値を有する信号電圧を供給する。選択された行のサブピクセル２０の駆動トランジスタ２６のゲート－ソース間には、信号電圧が印加される。信号電圧は、キャパシタ２８によって保持される。駆動トランジスタ２６は、信号電圧に応じた電流を発光素子２２に流す。発光素子２２は、流れた電流に応じた輝度で発光する。
行選択回路５は、選択する行を順次切り替えて選択信号を供給する。つまり、行選択回路５は、サブピクセル２０が配列された行を走査する。順次走査されたサブピクセル２０の発光素子２２には、信号電圧に応じた電流が流れて発光する。ＲＧＢ各色のサブピクセル２０が発光する発光色および輝度によって決定された発光色および輝度で各ピクセル１０が発光して表示領域２に画像が表示される。
本実施形態の画像表示装置１の製造方法について説明する。
図５Ａ～図１１Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図５Ａに示すように、半導体成長基板１１９４が準備される。半導体成長基板１１９４は、結晶成長用基板（第１基板）１００１上に成長させた半導体層１１５０を有する。結晶成長用基板１００１は、たとえばＳｉ基板やサファイア基板等である。好ましくは、Ｓｉ基板が用いられる。
この例では、結晶成長用基板１００１の一方の面には、バッファ層１１４０が形成されている。バッファ層１１４０は、ＡｌＮ等のナイトライドが好適に用いられる。
半導体成長基板１１９４では、バッファ層１１４０上に、ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１が、バッファ層１１４０側からこの順に積層される。半導体層１１５０の成長には、有機金属気相成長法（Metal Organic Chemical Vapor Deposition、ＭＯＣＶＤ法）が好適に用いられる。半導体層１１５０は、たとえば、ＩｎＸＡｌＹＧａ１－Ｘ－ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等である。
半導体層１１５０の結晶成長用基板１００１の側の面に対向する側の面には、メタル層１１３０が形成される。つまり、メタル層１１３０は、ｎ形半導体層１１５１の発光層１５２が設けられた面に対向する面上に形成される。つまり、メタル層１１３０は、ｎ形半導体層１１５１の開放された面上に形成される。メタル層は、たとえばスパッタ等を用いて形成される。メタル層１１３０は、たとえばＴｉやＡｌ、ＴｉとＳｎとの合金等を含む。ＣｕやＶ等、あるいは、ＡｇやＰｔ等の高い光反射性を有する貴金属を含んでもよい。
図５Ｂに示すように、回路基板１１００が準備される。回路基板（第２基板）１１００は、図１等で説明した回路１０１を含む。半導体成長基板１１９４は、上下を反転される。つまり、図の矢印で示したように、回路基板１１００の一方の面は、半導体層１１５０上に形成されたメタル層１１３０の面に向かい合わせて、両者を貼り合わせる。回路基板１１００の貼り合わせ面は、平坦化膜１１４の露出面および平坦化膜１１４と同一平面に露出されたプラグ１１６ｋの露出面である。
２つの基板を貼り合わせるウェハボンディングでは、たとえば、２つの基板を加熱して熱圧着により２つの基板を貼り合わせる。加熱圧着する際に、低融点金属や低融点合金を用いてもよい。低融点金属は、たとえばＳｎやＩｎ等であり、低融点合金は、たとえばＺｎやＩｎ、Ｇａ、Ｓｎ、Ｂｉ等を主成分とした合金とすることができる。
ウェハボンディングでは、上述のほか、それぞれの基板の貼り合わせ面を化学機械研磨（Chemical Mechanical Polishing、ＣＭＰ）等を用いて平坦化した上で、真空中で貼り合わせ面をプラズマ処理により清浄化して密着させるようにしてもよい。
図６Ａ～図６Ｃには、ウェハボンディング工程における変形例が示されている。ウェハボンディング工程では、図５Ｂの工程に代えて、図６Ａ～図６Ｃのいずれかとしてもよい。
図６Ａに示すように、半導体層１１５０は、結晶成長用基板１００１上に、結晶成長用基板１００１の側から、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３の順に成長、積層される。ｐ形半導体層１１５３の開放された面に支持基板１１９０が接着される。支持基板１１９０は、たとえばＳｉや石英等によって形成されている。その後、結晶成長用基板１００１は、除去される。結晶成長用基板１００１の除去には、たとえばウェットエッチングやレーザリフトオフが用いられる。
結晶成長用基板１００１およびバッファ層１１４０が除去され、開放されたｎ形半導体層１１５１の面には、メタル層１１３０が形成される。
図６Ｂに示すように、回路基板１１００にメタル層１１２０を形成してもよい。この変形例では、メタル層同士を接合するので、それぞれのメタル層で同一の金属材料を用いたり、同一の金属材料を含む合金としたりすることによって、より容易にウェハボンディングを行うことができる。なお、メタル層は、半導体成長基板１１９４側および回路基板１１００側の少なくとも一方に設けられていればよい。
図６Ｃに示すように、結晶成長用基板１００１に半導体層１１５０を結晶成長させる場合には、バッファ層を介さずに半導体成長基板を形成するようにしてもよい。この場合には、ウェハボンディング後にバッファ層を除去する工程を省略することができる。
ウェハボンディングした後の製造工程に戻って説明を続ける。
図７Ａに示すように、結晶成長用基板１００１は、除去される。結晶成長用基板１００１の除去には、たとえばレーザリフトオフやウェットエッチングが用いられる。回路基板１１００は、ウェハボンディングによってメタル層１１３０を介して半導体層１１５０に接合される。
図７Ｂに示すように、メタル層１１３０および半導体層１１５０は、エッチングによって、所望の形状に形成される。メタル層１１３０は、エッチングされて配線層１３０が形成される。この配線層１３０は、遮光プレート１３０ａを含む。遮光プレート１３０ａは、エッチングによって、上述した形状に成形される。半導体層１１５０は、さらにエッチングされ、発光素子１５０の形状に成形される。発光素子１５０の成形には、たとえばドライエッチングプロセスが用いられ、好適には、異方性プラズマエッチング（Reactive Ion Etching、ＲＩＥ）が用いられる。
図７Ｃに示すように、平坦化膜１１４、配線層１３０および発光素子１５０を覆って層間絶縁膜１５６が形成される。層間絶縁膜には、発光素子１５０に対応する位置にエッチングにより開口１５８が形成され、ｐ形半導体層１５３の面が露出される。エッチングは、ウェットエッチングでもよいし、ドライエッチングでもよい。
その後、露出されたｐ形半導体層１５３の発光面１５３Ｓは、発光効率を向上させるために粗面化される。
開口１５８を含めて第２の配線層１６０を成膜し、フォトリソグラフィによって各配線１６０ａ等を形成する。配線１６０ａは、ｐ形半導体層１５３に接続されていない。
配線層１６０、第２の層間絶縁膜１５６およびｐ形半導体層１５３の発光面１５３Ｓを覆う透明導電膜を形成する。透明導電膜は、ＩＴＯ膜やＺｎＯ膜等が好適に用いられる。フォトリソグラフィにより、必要な透明電極１５９ａが形成される。
透明電極１５９ａは、配線１６０ａ上に形成されるとともに、ｐ形半導体層１５３の発光面１５３Ｓ上にも形成されている。したがって、配線１６０ａおよびｐ形半導体層１５３は、電気的に接続される。好ましくは、透明電極１５９ａは、露出されている発光面１５３Ｓの全面を覆うように設けられ、発光面１５３Ｓに接続されている。
以下では、プラグ１１６ｋを形成する工程について説明する。
図８Ａ～図９Ｃには、回路基板１１００にプラグ１１６ｋを形成する工程を説明するための断面図が示されている。
図８Ａに示すように、回路基板１１００が準備され、回路基板１１００では、回路基板１１００の絶縁膜１０８および第１の配線層１１０上を覆う層間絶縁膜１１１２が形成される。
図８Ｂに示すように、層間絶縁膜１１１２ａにコンタクトホールｈ１が形成される。コンタクトホールｈ１の形成する位置は、配線１１０ｄが設けられている位置であり、コンタクトホールｈ１は、配線１１０ｄまでに達する深さに形成される。
図８Ｃに示すように、第１の層間絶縁膜１１２上の全面にわたって、メタル層１１１６を形成する。コンタクトホールｈ１は、メタル層１１１６の形成と同時にメタル層１１１６と同じ導電材料で充填され、接続部１１５ｋが形成される。
なお、接続部１１５ｋを形成しない場合には、図８Ａにおいて準備された回路基板１１００の層間絶縁膜１１１２にプラグ１１６ｋの外周形状に応じた大きなコンタクトホールを形成し、その後コンタクトホールを充填しつつ、メタル層１１１６を形成する。あるいは、配線１１０ｄが露出するまで研削、研磨した後、コンタクトホールを形成することなく、メタル層１１１６を形成する。
図９Ａに示すように、フォトリソグラフィおよびドライエッチによってプラグ１１６ｋおよび接続部１１５ｋを形成する。
図９Ｂに示すように、層間絶縁膜１１２およびプラグ１１６ｋを覆うように、平坦化膜１１１４が塗布され、その後焼成される。
図９Ｃに示すように、プラグ１１６ｋの面が露出するように平坦化膜１１１４の表面が研磨される。平坦化膜１１１４の研磨にはたとえばＣＭＰが用いられる。このようにして、プラグ１１６ｋおよび接続部１１５ｋが形成される。
次に変形例のサブピクセル２０ｂ，２０ｃの製造方法について説明する。
図１０Ａおよび図１０Ｂは、変形例のサブピクセル２０ｂに対応する製造工程を表している。図１１Ａおよび図１１Ｂは、変形例のサブピクセル２０ｃに対応する製造工程を表している。図１０Ａ～図１１Ｂは、図７Ｂの工程の後に実行されて、サブピクセル２０ｂ，２０ｃを形成する工程がそれぞれ示されている。
図１０Ａに示すように、変形例のサブピクセル２０ｂでは、平坦化膜１１４、配線層１３０および発光素子１５０を覆って層間絶縁膜１５６が形成された後、ｐ形半導体層１５３の発光面１５３Ｓを露出するように開口１５８が形成される。
図１０Ｂに示すように、配線層１６０の配線１６０ａ１が形成される。配線１６０ａ１は、透明電極による電気的接続に代えて、ｐ形半導体層１５３の発光面１５３Ｓに接続される。
図１１Ａに示すように、変形例のサブピクセル２０ｃでは、平坦化膜１１４、配線層１３０および発光素子１５０上にわたって、第２の層間絶縁膜１５６ａが形成される。
図１１Ｂに示すように、層間絶縁膜１５６ａには、コンタクトホールが形成された後、第２の配線層１６０が形成される。第２の配線層１６０の配線１６０ａ２は、コンタクトホールを介して、ｐ形半導体層１５３の発光面１５３Ｓに接続される。
このようにして、サブピクセル２０および変形例のサブピクセル２０ｂ，２０ｃが形成される。
サブピクセル２０以外の回路の一部は、回路基板１００中に形成されている。たとえば行選択回路５（図４）は、駆動トランジスタや選択トランジスタ等とともに、回路基板１００中に形成されることができる。つまり、行選択回路５は、上述の製造工程によって同時に組み込まれている場合がある。一方、信号電圧出力回路７は、微細加工による高集積化が可能な製造プロセスによって製造された半導体デバイスに組み込まれることが望ましい。信号電圧出力回路７は、ＣＰＵや他の回路要素とともに別の基板に実装され、たとえば後述するカラーフィルタの組み込みの前に、あるいは、カラーフィルタの組み込みの後に、回路基板１００の配線と相互に接続される。
好ましくは、回路基板１１００は、回路１０１を含むウェハである。回路基板１１００には、１つまたは複数の画像表示装置のための回路１０１が形成されている。あるいは、より大きな画面サイズ等の場合には、１つの画像表示装置を構成するための回路１０１が複数の回路基板１１００に分割されて形成されており、分割された回路のすべてを組み合わせて、１つの画像表示装置を構成するようにしてもよい。
また、好ましくは、結晶成長用基板１００１は、ウェハ状の回路基板１１００と同じ大きさのウェハである。
図１２は、本実施形態の画像表示装置の製造方法を例示する斜視図である。
図１２に示すように、複数の半導体成長基板１１９４を準備して、１つの回路基板１１００に、複数の結晶成長用基板１００１に形成された半導体層１１５０を接合するようにしてもよい。
回路基板１１００には、複数の回路１０１がたとえば格子状に配置されている。回路１０１は、１つの画像表示装置１に必要なすべてのサブピクセル２０等を含んでいる。隣接して配置されている回路１０１の間には、スクライブライン幅の程度の間隔が設けられている。回路１０１の端部および端部付近には、回路素子等は配置されていない。
半導体層１１５０は、その端部が結晶成長用基板１００１の端部と一致するように形成されている。そこで、半導体成長基板１１９４の端部を、回路１０１の端部と一致するように配置し、接合することによって、接合後の半導体層１１５０の端部と回路１０１の端部とを一致させることができる。
結晶成長用基板１００１に半導体層１１５０を成長させるときに、半導体層１１５０の端部およびその近傍では、結晶品位の低下が生じ易い。そのため、半導体層１１５０の端部と回路１０１の端部とを一致させることによって、半導体成長基板１１９４上の半導体層１１５０の端部近傍における結晶品位の低下し易い領域を画像表示装置１の表示領域に使用しないようにすることができる。
あるいは、この逆に、複数の回路基板１１００を準備して、１つの半導体成長基板１１９４の結晶成長用基板１００１上に形成された半導体層１１５０に対して、複数の回路基板１１００を接合するようにしてもよい。
図１３は、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
なお、図１３では、煩雑さを避けるために、回路基板１００内や層間絶縁膜１１２，１５６内等の配線等については、表示が省略されている。また、図１３には、カラーフィルタ１８０等の色変換部材の一部が表示されている。ここでは、プラグ１１６ｋ、接続部１１５ｋ、発光素子１５０、配線層１３０、１６０、層間絶縁膜１５６および表面樹脂層１７０を含む構造物を発光回路部１７２と呼ぶ。また、回路基板１００上に発光回路部１７２を設けた構造物を構造体１１９２と呼ぶ。
図１３に示すように、カラーフィルタ１８０は、一方の面で構造体１１９２に接着される。カラーフィルタ１８０の他方の面は、ガラス基板１８６に接着されている。カラーフィルタ１８０の一方の面には、透明薄膜接着層１８８が設けられており、透明薄膜接着層１８８を介して、構造体１１９２の発光回路部１７２の側の面に接着される。
カラーフィルタ１８０は、この例では、赤色、緑色、青色の順にＸ軸の正方向に色変換部が配列されている。赤色および緑色については、１層目に赤色の色変換層１８３Ｒおよび緑色の色変換層１８３Ｇがそれぞれ設けられており、２層目にフィルタ層１８４がそれぞれ設けられている。青色については、単層の色変換層１８３Ｂが設けられている。各色変換部の間には、遮光部１８１が設けられている。
各色の色変換層１８３Ｒ，１８３Ｇ，１８３Ｂの位置を発光素子１５０の位置に合わせて、カラーフィルタ１８０は、構造体１１９２に貼り付けられる。
図１４Ａ～図１４Ｄは、本実施形態の画像表示装置の製造方法の変形例を示す模式的な断面図である。
図１４Ａ～図１４Ｄには、カラーフィルタをインクジェットで形成する方法が示されている。
図１４Ａに示すように、回路基板１００に発光回路部１７２が貼り付けられた構造体１１９２が準備される。
図１４Ｂに示すように、構造体１１９２上に遮光部１８１が形成される。遮光部１８１は、たとえばスクリーン印刷やフォトリソグラフィ技術等を用いて形成される。
図１４Ｃに示すように、発光色に応じた蛍光体は、インクジェットノズルから噴出され、色変換層１８３を形成する。蛍光体は、遮光部１８１が形成されていない領域を着色する。蛍光体は、たとえば一般的な蛍光体材料や量子ドット蛍光体材料を用いた蛍光塗料が用いられる。量子ドット蛍光体材料を用いた場合には、各発光色を実現できるとともに、単色性が高く、色再現性を高くできるので好ましい。インクジェットノズルによる描画の後、適切な温度および時間で乾燥処理を行う。着色時の塗膜の厚さは、遮光部１８１の厚さよりも薄く設定されている。
すでに説明したように、青色発光のサブピクセルについては、色変換部を形成しない場合があるので、蛍光体は噴出されない。また、青色発光のサブピクセルについて、青色の色変換層を形成する場合には、色変換部は１層でよいので、好ましくは、青色の蛍光体の塗膜の厚さは、遮光部１８１の厚さと同じ程度とされる。
図１４Ｄに示すように、フィルタ層１８４のための塗料は、インクジェットノズルから噴出される。塗料は、蛍光体の塗膜に重ねて塗布される。色変換層１８３およびフィルタ層１８４の合計の厚さは、遮光部１８１の厚さと同じ程度とされる。
このようにして、画像表示装置１を製造することができる。
本実施形態の画像表示装置１の効果について説明する。
本実施形態の画像表示装置１の製造方法では、発光素子１５０を駆動するトランジスタ１０３等の回路素子を含む回路基板１１００（１００）に、発光素子１５０のための発光層１１５２を含む半導体層１１５０を貼り合わせる。その後、半導体層１１５０をエッチングして発光素子１５０を形成する。そのため、回路基板１１００（１００）に個片化された発光素子を個々に転写するのに比べて、発光素子を転写する工程を著しく短縮することができる。
たとえば、４Ｋ画質の画像表示装置では、サブピクセルの数は２４００万個を超え、８Ｋ画質の画像表示装置の場合には、サブピクセルの数は９９００万個を超える。これだけ大量の発光素子を個々に回路基板に実装するのでは、膨大な時間を要することとなり、マイクロＬＥＤによる画像表示装置を現実的なコストで実現することは困難である。また、大量の発光素子を個々に実装したのでは、実装時の接続不良等による歩留りが低下し、さらなるコスト上昇が避けられない。
これに対して、本実施形態の画像表示装置１の製造方法では、半導体層１１５０を個片化する前に、半導体層１１５０全体を回路基板１１００（１００）に貼り付けるので、転写工程が１回で完了する。
回路基板上で、エッチング等により発光素子を直接形成した後に、発光素子と、回路基板１１００（１００）内の回路素子とを、プラグ形成により電気的に接続するので、均一な接続構造を実現することができ、歩留りの低下を抑制することができる。
プラグ１１６ｋの形成による発光素子および回路素子の電気的接続では、層間絶縁膜１１２，１５６を貫通する深いビアを設けることなく、ｎ形半導体層１５１とトランジスタ１０３とを低い抵抗値で電気的に接続することができる。
さらに、半導体層１１５０をあらかじめ個片化したり、回路素子に対応した位置に電極を形成したりすることなく、ウェハレベルで回路基板１１００（１００）に貼り付けるので、アライメントをとる必要がない。そのため、貼り付け工程を短時間で容易に行うことが可能になる。貼り付け時にアライメントをとる必要がないので、発光素子１５０の小型化も容易であり、高精細化されたディスプレイに好適である。
半導体層１１５０を回路基板１１００にウェハボンディングする場合に、本実施形態では、半導体層１１５０に、あらかじめメタル層１１３０が形成されている。そのため、メタル層の材料を適切に選定することによって、容易にウェハボンディングを行うことができる。
ウェハボンディング時に形成されたメタル層は、第３の配線層１３０として、発光素子１５０と外部との接続等に利用することができる。第３の配線層１３０をｎ形半導体層１５１とオーミック接続をとることによって、プラグ１１６ｋとｎ形半導体層１５１とを低い抵抗値で電気的に接続することができる。
第３の配線層１３０は、遮光プレート１３０ａを含むことができるので、発光素子１５０の不要な光の散乱により、トランジスタ１０３等の回路素子が誤動作することを防止することができる。
（第２の実施形態）
図１５は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図１５は、サブピクセル２２０をＸＺ平面に平行な面で切断した場合の断面を模式的に示している。
本実施形態では、発光素子２５０の構成および発光素子２５０を駆動するトランジスタ２０３の構成が上述の他の実施形態の場合と相違する。上述の他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
図１５に示すように、本実施形態の画像表示装置のサブピクセル２２０は、トランジスタ２０３と、発光素子２５０と、を含む。トランジスタ２０３は、基板１０２に形成された素子形成領域２０４に形成されている。素子形成領域２０４は、ｎ形半導体領域２０４ｂとｐ形半導体領域２０４ｓ，２０４ｄとを含む。ｎ形半導体領域２０４ｂは、基板１０２の表面付近に設けられている。ｐ形半導体領域２０４ｓ，２０４ｄは、ｎ形半導体領域２０４ｂ内でｎ形半導体領域２０４ｂの表面付近に互いに離隔して設けられている。
絶縁層１０５を介して、ｎ形半導体領域２０４ｂの上にゲート１０７が設けられている。ゲート１０７は、ｐ形半導体領域２０４ｓ，２０４ｄの間に設けられている。
トランジスタ２０３の上部の構造および配線の構造は、上述した他の実施形態の場合と同じである。本実施形態では、トランジスタ２０３は、ｐチャネルトランジスタであり、たとえばｐチャネルＭＯＳＦＥＴである。
この例では、第１の層間絶縁膜１１２上には、上述の他の実施形態の場合と同様に、第３の配線層および遮光プレートは形成されず、プラグ１１６ａ上に直接、ｐ形半導体層２５３が設けられている。接続部１１５ａは、プラグ１１６ａと配線１１０ｄとの間に設けられている。プラグ１１６ａおよび配線１１０ｄは、接続部１１５ａによって電気的に接続されている。
この例のプラグ１１６ａのように、好ましくは、プラグ１１６ａの外周は、ＸＹ平面視でプラグ１１６ａに投影される発光素子２５０の外周を含むように設定されている。この例のプラグ１１６ａは、遮光プレートを兼ねている。
発光素子２５０は、ｐ形半導体層２５３と、発光層２５２と、ｎ形半導体層２５１と、を含む。発光素子２５０は、ＸＹ平面視で、たとえば、ほぼ正方形または長方形状をしているが、角部は丸くなっていてもよい。
発光素子２５０は、上述の他の実施形態の場合と同じ材料でよい。発光素子２５０は、たとえば４６７ｎｍ±２０ｎｍ程度の青色光あるいは４１０ｎｍ±２０ｎｍの波長の青紫色光を発光する。
発光素子２５０のｎ形半導体層２５１は、上述したとおり、プラグ１１６ａ上に設けられている。好ましくは、プラグ１１６ａとｎ形半導体層２５１とは、オーミック接続されている。
第２の層間絶縁膜（第２絶縁膜）１５６は、第１の層間絶縁膜１１２および発光素子２５０の側面および平坦化膜１１４を覆っている。第２の層間絶縁膜１５６は、開口２５８を有している。開口２５８は、発光素子２５０上に形成されており、層間絶縁膜１５６は、発光素子２５０の発光面２５１Ｓ上に設けられていない。層間絶縁膜１５６は、発光素子２５０が発光する光を反射して開口２５８から効果的に出力されるように、白色樹脂が好適に用いられる。
発光面２５１Ｓは、ｎ形半導体層２５１の面のうち発光層２５２に接する面に対向する面である。発光面２５１Ｓは、粗面化されている。
配線層２６０は、層間絶縁膜１５６上に設けられている。配線層２６０は、配線２６０ｋを含む。配線２６０ｋは、後述する図１６に示されている接地線４に接続されている。配線２６０ｋ上には、透明電極２５９ｋが設けられている。透明電極２５９ｋは、発光面２５１Ｓ上の全面にわたって設けられている。透明電極２５９ｋは、配線２６０ｋと発光面２５１Ｓとの間に設けられており、配線２６０ｋおよび発光面２５１Ｓを電気的に接続している。したがって、ｎ形半導体層２５１は、透明電極２５９ｋおよび配線２６０ｋを介して、接地線に接続されている。
層間絶縁膜１５６および透明電極２５９ｋ上には、表面樹脂層１７０が設けられている。表面樹脂層１７０上には、透明薄膜接着層１８８を介してカラーフィルタ１８０が設けられている。
図１６は、本実施形態に係る画像表示装置を例示する模式的なブロック図である。
図１６に示すように、本実施形態の画像表示装置２０１は、表示領域２、行選択回路２０５および信号電圧出力回路２０７を備える。表示領域２には、上述の他の実施形態の場合と同様に、たとえばサブピクセル２２０が格子状に配列されている。
サブピクセル２２０は、発光素子２２２と、選択トランジスタ２２４と、駆動トランジスタ２２６と、キャパシタ２２８と、を含む。図１６において、選択トランジスタ２２４はＴ１と表示され、駆動トランジスタ２２６はＴ２と表示され、キャパシタ２２８はＣｍと表示されることがある。
本実施形態では、発光素子２２２が接地線４側に設けられており、発光素子２２２に直列に接続された駆動トランジスタ２２６は、電源線３側に設けられている。つまり、駆動トランジスタ２２６は、発光素子２２２よりも高電位側に接続されている。駆動トランジスタ２２６は、ｐチャネルＭＯＳＦＥＴである。
駆動トランジスタ２２６のゲート電極と信号線２０８との間には、選択トランジスタ２２４が接続されている。キャパシタ２２８は、駆動トランジスタ２２６のゲート電極と電源線３との間に接続されている。
行選択回路２０５および信号電圧出力回路２０７は、ｐチャネルＭＯＳＦＥＴである駆動トランジスタ２２６を駆動するために、上述の他の実施形態と異なる極性の信号電圧を、走査線２０６および信号線２０８に供給する。
本実施形態では、駆動トランジスタ２２６の極性がｐチャネルであることから、信号電圧の極性等が上述の他の実施形態の場合と相違する。すなわち、行選択回路２０５は、ｍ行のサブピクセル２２０の配列から、順次１行を選択するように走査線２０６に選択信号を供給する。信号電圧出力回路２０７は、選択された行の各サブピクセル２２０に必要なアナログ電圧値を有する信号電圧を供給する。選択された行のサブピクセル２２０の駆動トランジスタ２２６は、信号電圧に応じた電流を発光素子２２２に流す。発光素子２２２は、流れた電流に応じた輝度で発光する。
本実施形態の画像表示装置２０１の製造方法について説明する。
図１７Ａ～図１８Ｃは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図１７Ａに示すように、本実施形態では、図５Ａにおいてすでに説明した半導体成長基板１１９４とは異なる半導体成長基板１２９４が準備される。半導体成長基板１２９４は、結晶成長用基板１００１上に成長させた半導体層１１５０を有する。半導体層１１５０は、この例では、バッファ層１１４０を介して成長されている。
本実施形態では、半導体成長基板１２９４は、結晶成長用基板１００１の側から、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３の順に積層されている。結晶成長の初期には結晶格子定数の不整合に起因する結晶欠陥が生じ易く、そのような結晶はｎ形を呈する。そのため、本実施形態のようにｎ形半導体層１１５１から積層する方が生産プロセス上のマージンを大きくとれて歩留りを向上し易いという長所がある。
この例では、ｐ形半導体層１１５３の側にメタル層は形成されず、回路基板１１００と接合される。
図１７Ｂに示すように、準備された回路基板１１００には、平坦化膜１１４内にプラグ１１６ａおよび接続部１１５ａが形成される。平坦化膜１１４、プラグ１１６ａおよび接続部１１５ａの形成手順は、図８Ａ～図９Ｃにおいて説明した工程と同様とすることができる。
半導体成長基板１２９４は、上下を反転させて、回路基板１１００に貼り付けられる。図の矢印で示したように、回路基板１１００の一方の面と、半導体層１１５０のｐ形半導体層１１５３の開放された面とを合わせて、両者を貼り付ける。回路基板１１００の貼り合わせ面は、平坦化膜１１４および平坦化膜１１４と同一平面に露出されたプラグ１１６ａの露出面である。
なお、上述のウェハボンディングに際しては、図６Ａ～図６Ｃにおいて説明した変形例の場合と同様にしてもよい。すなわち、すでに図６Ａにおいて説明したように、支持基板に半導体層１１５０を転写後、半導体成長基板１２９４を反転せずに回路基板１１００に貼り付けてもよい。すでに図６Ｂにおいて説明したように、メタル層を半導体層１１５０に設けるようにしてもよい。すでに図６Ｃにおいて説明したように、バッファ層１１４０を介さずに結晶成長させた半導体層１１５０を貼り付けてもよい。
図１８Ａに示すように、半導体層１１５０と回路基板１１００とのウェハボンディング後、結晶成長用基板１００１が除去される。
図１８Ｂに示すように、上述の他の実施形態の場合と同様に、半導体層１１５０はエッチングされて、発光素子２５０が形成される。
図１８Ｃに示すように、バッファ層２４０が除去された後、平坦化膜１１４、プラグ１１６ａおよび発光素子２５０を覆う層間絶縁膜１５６が形成される。層間絶縁膜１５６には、開口２５８が形成され、発光面２５１Ｓが粗面化される。その後、配線２６０ｋを含む第２の配線層２６０が形成され、第２の配線層２６０上にＩＴＯ膜等によって透明電極２５９ｋが形成される。
本実施形態の画像表示装置２０１の効果について説明する。
本実施形態では、上述の他の実施形態の場合と同様の効果を有する。すなわち、回路基板１１００に半導体層１１５０を貼り合わせた後、個別の発光素子２５０をエッチングにより形成するので、発光素子の転写工程を著しく短縮することができる。
上述の他の実施形態の場合の効果に加えて、本実施形態では、ｎ形半導体層２５１を発光面２５１Ｓとすることによって、より容易に粗面化することができ、発光面２５１Ｓに配線２６０ｋを接続することによって、発光効率の高いサブピクセルを形成することができる。
本実施形態では、プラグ１１６ａを遮光プレートとして用いることによって、遮光用のメタル層の形成を省略することができる。
（第３の実施形態）
上述した他の実施形態では、第２の層間絶縁膜１５６上に形成された配線層１６０，２６０によって、発光素子の発光面の側と電源線や接地線等とを電気的に接続する。本実施形態では、発光素子と回路素子との間に形成された配線層３３０によって、発光素子の発光面の側と電源線や接地線等とを電気的に接続する。
図１９は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図１９は、サブピクセル３２０をＸＺ平面に平行な面で切断した場合の断面を模式的に示している。
本実施形態では、発光素子２５０の構成は、第２の実施形態の場合と同じである。すなわち、発光素子２５０は、下層のｐ形半導体層２５３、発光層２５２および発光面２５１Ｓを有するｎ形半導体層２５１を有する。発光素子２５０の駆動用のトランジスタ２０３は、ｐチャネルトランジスタである。上述の他の実施形態と同一の構成要素には、同一の符号を付して、詳細な説明を適宜省略する。
図１９に示すように、本実施形態の画像表示装置のサブピクセル３２０は、トランジスタ２０３と、発光素子２５０と、を含む。トランジスタ２０３は、基板１０２に形成された素子形成領域２０４に形成されている。素子形成領域２０４は、ｎ形半導体領域２０４ｂとｐ形半導体領域２０４ｓ，２０４ｄとを含んでおり、トランジスタ２０３は、ｐチャネルトランジスタである。
回路基板１００におけるトランジスタ２０３の上部の構造および配線の構造は、上述した第２の実施形態の場合と同じである。
第１の層間絶縁膜１１２上には、平坦化膜１１４が形成されている。平坦化膜１１４には、プラグ１１６ａ１が埋め込まれており、プラグ１１６ａ１の平坦化膜１１４からの露出面は、平坦化膜１１４とほぼ同一の平面内に形成されている。この平面は、ＸＹ平面にほぼ平行とされている。プラグ１１６ａ１は、層間絶縁膜１１２に設けられた接続部１１５ａによって、配線１１０ｄに接続されている。
平坦化膜１１４およびプラグ１１６ａ１上には、配線層（第３配線層）３３０が設けられている。配線層３３０は、配線３３０ａ，３３０ｋを含んでいる。配線３３０ａは、プラグ１１６ａ１上に設けられており、配線３３０ａおよびプラグ１１６ａ１は、電気的に接続されている。
配線３３０ａ上には、発光素子２５０が設けられている。発光素子２５０は、配線３３０ａの側から発光面２５１Ｓの側に向かって、ｐ形半導体層２５３、発光層２５２およびｎ形半導体層２５１の順に積層されている。つまり、配線３３０ａ上は、ｐ形半導体層２５３と接続されている。好ましくは、配線３３０ａは、ｐ形半導体層２５３とオーミック接続されており、プラグ１１６ａ１および接続部１１５ａを介して、配線１１０ｄに接続されている。
この例では、配線３３０ａは、遮光プレートとしても機能する。つまり、配線３３０ａの外周は、ＸＹ平面視で配線３３０ａに投影される発光素子２５０の外周を含むように設定されている。
配線３３０ｋは、図１６に示されている接地線４に接続されている。配線３３０ｋは、たとえば配線３３０ａを取り囲むように設けられている。
第２の層間絶縁膜１５６は、平坦化膜１１４、配線層３３０および発光素子２５０上に形成されている。層間絶縁膜１５６は、開口２５８，２６２を有している。開口２５８は、発光素子２５０に対応する位置に設けられており、発光面２５１Ｓを露出するように形成されている。開口２６２は、配線３３０ｋに対応する位置に設けられている。
発光面２５１Ｓ上にわたって透明電極（第２配線層）２５９ｋが設けられている。透明電極２５９ｋは、開口２６２の全面にわたって設けられるとともに、開口２６２から露出された配線３３０ｋ上にわたって設けられている。透明電極２５９ｋは、発光面２５１Ｓと開口２６２との間に設けられており、発光面２５１Ｓおよび配線３３０ｋを電気的に接続している。
このようにして、発光素子２５０のアノード電極であるｐ形半導体層２５３は、駆動用のトランジスタ２０３に接続され、カソード電極であるｎ形半導体層２５１は、接地線に接続される。本実施形態では、ｐチャネルのトランジスタ２０３で発光素子２５０を駆動する。駆動回路は、たとえば図１６に示した回路構成が適用される。
本実施形態の画像表示装置の製造方法について説明する。
図２０Ａ～図２１Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図２０Ａに示すように、結晶成長用基板１００１に半導体層１１５０を成長させて半導体成長基板１２９４を準備する。本実施形態では、半導体成長基板１２９４は、結晶成長用基板１００１にバッファ層１１４０を介して、結晶成長用基板１００１の側からｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３の順に成長させて形成される。
準備された半導体成長基板１２９４には、さらにメタル層１１３０が形成される。メタル層１１３０は、ｐ形半導体層１１５３の発光層１１５２が設けられた面に対向する面に形成される。なお、ｐ形半導体層１１５３とメタル層１１３０との界面に、ホール注入性のある材料を用いた薄膜層を形成することで、発光素子２５０の駆動電圧をより低下させることも可能である。このようなホール注入性のある材料としては、たとえばＩＴＯ膜等が好適に用いられ得る。
図２０Ｂに示すように、回路基板１１００には、平坦化膜１１４内にプラグ１１６ａ１および接続部１１５ａが形成される。平坦化膜１１４、プラグ１１６ａ１および接続部１１５ａの形成手順は、図８Ａ～図９Ｃにおいて説明した場合と同様である。
メタル層１１３０が形成された半導体成長基板１２９４は、上下を反転させて、回路基板１１００に貼り合わせられる。図の矢印で示したように、回路基板１１００の一方の面と、メタル層１１３０とを合わせて、両者を貼り付ける。回路基板１１００の貼り合わせ面は、平坦化膜１１４および平坦化膜１１４と同一平面に露出されたプラグ１１６ａ１の露出面である。
図２１Ａに示すように、回路基板１１００およびメタル層１１３０が形成された半導体成長基板１２９４は貼り合わされた後、結晶成長用基板１００１が除去される。
図２１Ｂに示すように、半導体層１１５０を加工して発光素子２５０が形成される。発光素子２５０は、エッチングによって、形成される。
発光素子２５０が形成された後、メタル層１１３０を加工して第３の配線層３３０が形成される。第３の配線層３３０は、エッチングにより形成される。
図２１Ｃに示すように、配線層３３０、平坦化膜１１４および発光素子２５０の側面を覆うように、第２の層間絶縁膜１５６が形成される。
層間絶縁膜１５６には、開口２５８，２６２が形成される。開口２５８は、ｎ形半導体層２５１に達するまでエッチングされ、発光面２５１Ｓが露出される。開口２６２は、配線３３０ｋに達するまでエッチングされ、配線３３０ｋが露出される。
露出された発光面２５１Ｓおよび配線３３０ｋ上に透明導電膜が形成されて、ｎ形半導体層２５１および配線３３０ｋは、透明電極２５９ｋによって接続される。
本実施形態の画像表示装置の効果について説明する。
本実施形態の画像表示装置は、上述した他の実施形態の場合と同様の効果を奏し、さらに以下の効果を有する。
本実施形態の画像表示装置のサブピクセル３２０は、発光面２５１Ｓ側の電気的接続を透明電極で行い、発光面２５１Ｓに対向する面の側の電気的接続を配線層３３０、プラグ１１６ａ１および接続部１１５ａで行う。そのため、発光面２５１Ｓ側の配線をすべて透明電極とすることができ、発光素子２５０の発光効率を向上させることができると同時に、配線プロセスコストの低減も可能である。
発光面２５１Ｓ側の配線層をすべて透明導電膜による透明電極とし、電源線や接地線等の配線を内層である第３の配線層３３０とすることによって、電源線や接地線等の配線パターンの自由度が向上し、画像表示装置の設計効率を向上させることができる。
（第４の実施形態）
本実施形態では、プラグの構成が上述の他の実施形態の場合と相違している。本実施形態のプラグでは、第３の実施形態の場合の第３の配線層３３０およびプラグ１１６ａ１に相当する部分が一体で形成されている。他の構成要素は、第３の実施形態の場合と同じであり、同一の構成要素に同一の符号を付して詳細な説明を適宜省略する。
図２２は、本実施形態の画像表示装置の一部を例示する模式的な断面図である。
図２２に示すように、本実施形態の画像表示装置のサブピクセル４２０は、配線層と、接続部１１５ａと、を含む。配線層４３０は、プラグ４３０ａを含む。この例では、接続部１１５ａは、プラグ４３０ａと配線１１０ｄとの間に設けられている。プラグ４３０ａは、接続部１１５ａを介して配線１１０ｄに接続されている。プラグ４３０ａ上には、発光素子２５０が設けられ、プラグ４３０ａおよびｐ形半導体層２５３は、電気的に接続されている。
プラグ４３０ａは、遮光プレートとしても機能する。すなわち、プラグ４３０ａの外周は、ＸＹ平面視でプラグ４３０ａに投影された発光素子２５０の外周を含むように設定されている。これによって、発光素子２５０の下方への光の散乱を反射し、発光効率を向上させるとともに、回路素子への光の到達を抑制して、回路素子の誤動作等を防止することができる。
配線層４３０は、配線４３０ｋを含んでおり、配線４３０ｋの一部は、第２の層間絶縁膜１５６に形成された開口２６２から露出されている。開口２６２から露出された配線４３０ｋの一部は、透明電極２５９ｋに覆われている。配線４３０ｋは、透明電極２５９ｋによって、発光面２５１Ｓに電気的に接続されている。なお、配線４３０ｋは、製造方法の説明において後述するように、プラグ４３０ａと同時に形成される。
（サブピクセルの変形例）
図２３は、本変形例の画像表示装置の一部を例示する模式的な断面図である。
上述したサブピクセル４２０では、発光素子２５０の下層に形成されているｐ形半導体層２５３が、プラグ４３０ａおよび接続部１１５ａを介して、ｐチャネルのトランジスタ２０３に接続されている。この変形例では、開口２６２を介して露出された配線４３０ｋは、接続部を介して、ｎチャネルのトランジスタ１０３に接続される。発光面２５１Ｓは開口２６２から露出されたプラグ４３０ａに接続される。このサブピクセル４２０ａの構成は、上述した第３の実施形態のサブピクセル３２０の変形例としても適用することができる。
図２３に示すように、この変形例のサブピクセル４２０ａは、配線４３０ｋと、接続部１１５ｋと、を含む。配線４３０ｋは、接続部１１５ｋを介して配線１１０ｄに接続されている。配線層４３０は、プラグ４３０ａを含んでおり、プラグ４３０ａは、図４において示された電源線３に接続されている。この変形例では、発光素子２５０をｎチャネルのトランジスタ１０３で駆動する図４の駆動回路が適用される。
本実施形態の製造方法について説明する。
図２４Ａ～図２５Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
メタル層１１３０が形成された半導体成長基板１２９４は、図１７Ａにおいて上述したものと同じものが準備される。
図２４Ａに示すように、本実施形態では、準備された回路基板１１００の第１の層間絶縁膜１１１２には、配線１１０ｄまで達するコンタクトホールｈ２が形成され、層間絶縁膜１１１２上の全面にわたって、メタル層４１２０が形成される。メタル層４１２０の形成時にコンタクトホールｈ２も充填される。メタル層４１２０は、上述の他の実施形態の場合と同様に、たとえばスパッタによって形成される。メタル層４１２０は、たとえばＴｉやＡｌ、ＴｉとＳｎとの合金等を含む。ＣｕやＶ等、あるいは、ＡｇやＰｔ等の高い光反射性を有する貴金属を含んでもよい。
メタル層４１２０が形成された後、メタル層４１２０の開放された面は、ＣＭＰ等を用いて研磨され平坦化される。
メタル層４１２０の材料でコンタクトホールｈ２が充填されて接続部１１５ａが形成される。メタル層４１２０は、接続部１１５ａによって、配線１１０ｄに接続される。
メタル層１１３０が形成された半導体成長基板１２９４は、メタル層１１３０を介して、メタル層４１２０および接続部１１５ａが形成された回路基板１１００に貼り合わされる。
図２４Ｂに示すように、結晶成長用基板１００１がレーザ照射等によって剥離、あるいは、ウェットエッチングによって除去される。
図２５Ａに示すように、接合されたメタル層１１３０，４１２０をエッチングしてプラグ４３０ａおよび配線４３０ｋを含む配線層４３０を形成する。
図２５Ｂに示すように、プラグ４３０ａおよび配線４３０ｋを含む配線層４３０は、第２の層間絶縁膜１５６に、発光素子２５０とともに埋め込まれる。層間絶縁膜１５６は、配線層４３０、発光素子２５０の側面および第１の層間絶縁膜１１２を覆うように形成される。
層間絶縁膜１５６は、発光面２５１Ｓに対応する位置に開口２５８が形成され、配線４３０ｋに対応する位置に開口２６２が形成される。その後、開口２５８，２６２から露出された発光面２５１Ｓおよび配線４３０ｋ上には、透明電極２５９ｋが形成され、発光面２５１Ｓおよび配線４３０ｋを電気的に接続する。
サブピクセル４２０ａの製造方法も、上述と同様に行うことができる。
本実施形態の画像表示装置の効果について説明する。
本実施形態の画像表示装置では、上述の他の実施形態における効果に加えて、以下の効果を奏する。すなわち、サブピクセル４２０，４２０ａの形成工程において、半導体層１１５０と回路基板１１００とを接合する前に、回路基板にメタル層を形成して研磨するので、平坦化膜を形成する工程を省略することができる。
プラグ４３０ａは、その外周を、ＸＹ平面視でプラグ４３０ａに投影される発光素子２５０の外周を含むように設定することによって、遮光プレートとして機能させることができる。そのため、遮光プレートを含む配線層を別途形成する工程を省略することができる。
（第５の実施形態）
本実施形態では、発光層を含む単一の半導体層に、複数の発光素子に相当する複数の発光面を形成することによって、より発光効率の高い画像表示装置を実現する。以下の説明では、上述の他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
図２６は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図２６に示すように、画像表示装置は、サブピクセル群５２０を備える。サブピクセル群５２０は、トランジスタ２０３－１，２０３－２と、第１の配線層５１０と、第１の層間絶縁膜１１２と、プラグ５１６ａ１，５１６ａ２と、半導体層５５０と、第２の層間絶縁膜５５６と、第２の配線層５６０と、を含む。
本実施形態では、ｐチャネルのトランジスタ２０３－１，２０３－２をオンすることによって、プラグ５１６ａ１，５１６ａ２を介して半導体層５５０に正孔を注入し、第２の配線層５６０を介して半導体層５５０に電子を注入して、発光層５５２を発光させる。駆動回路は、たとえば図１６に示す回路構成が適用される。上述の他の実施形態を用いて、半導体層のｎ形半導体層とｐ形半導体層を上下入れ替えてもよい。ｎチャネルのトランジスタによって半導体層を駆動する構成とすることもできる。その場合には、駆動回路は、図４の回路構成が適用される。
半導体層５５０は、２つの発光面５５１Ｓ１，５５１Ｓ２を含んでおり、サブピクセル群５２０は実質的に２つのサブピクセルを含む。本実施形態では、上述の他の実施形態の場合と同様に、実質的に２つのサブピクセルを含むサブピクセル群５２０が格子状に配列されることによって、表示領域が形成される。
トランジスタ２０３－１，２０３－２は、素子形成領域２０４－１，２０４－２にそれぞれ形成されている。この例では、素子形成領域２０４－１，２０４－２は、ｎ形の半導体層であり、ｎ形の半導体層に離隔してｐ形の半導体層が形成されている。ｎ形の半導体層はチャネル領域を含んでおり、ｐ形の半導体層は、ソース領域およびドレイン領域をそれぞれ含んでいる。
素子形成領域２０４－１，２０４－２上には、絶縁層１０５が形成され、絶縁層１０５を介して、ゲート１０７－１，１０７－２がそれぞれ形成されている。ゲート１０７－１，１０７－２は、トランジスタ２０３－１，２０３－２のゲートである。トランジスタ２０３－１，２０３－２は、ｐチャネルのトランジスタであり、たとえばｐチャネルＭＯＳＦＥＴである。
２つのトランジスタ２０３－１，２０３－２上には、絶縁膜１０８が覆っている。絶縁膜１０８上に配線層５１０が形成されている。
トランジスタ２０３－１のｐ形の半導体層と配線層５１０との間には、ビア１１１ｓ１，１１１ｄ１がそれぞれ設けられている。トランジスタ２０３－２のｐ形の半導体層と配線層５１０との間には、ビア１１１ｓ２，１１１ｄ２が設けられている。
第１の配線層５１０は、配線５１０ｓ１，５１０ｓ２，５１０ｄ１，５１０ｄ２を含む。配線５１０ｓ１，５１０ｓ２は、ビア１１１ｓ１，１１１ｓ２を介して、トランジスタ２０３－１，２０３－２のソース電極に対応するｐ形の半導体層に電気的にそれぞれ接続されている。配線５１０ｓ１，５１０ｓ２は、図示しないが、電源線に接続されている。
配線５１０ｄ１，５１０ｄ２は、ビア１１１ｄ１，１１１ｄ２を介して、トランジスタ２０３－１，２０３－２のドレイン電極に対応するｐ形の半導体層にそれぞれ接続されている。
第１の層間絶縁膜１１２は、トランジスタ２０３－１，２０３－２、配線層５１０およびプラグ５１６ａ１，５１６ａ２を覆っている。
平坦化膜１１４は、第１の層間絶縁膜１１２上に形成されている。プラグ５１６ａ１，５１６ａ２は、平坦化膜１１４に埋め込まれており、平坦化膜１１４およびプラグ５１６ａ１，５１６ａ２は、ＸＹ平面視で同一の平面にある面を有している。この面は、層間絶縁膜１１２側の面に対向する面である。つまり、プラグ５１６ａ１，５１６ａ２の間には、平坦化膜１１４が設けられている。
プラグ５１６ａ１と配線５１０ｄ１との間には、接続部５１５ａ１が設けられている。接続部５１５ａ１は、プラグ５１６ａ１および配線５１０ｄ１を電気的に接続する。プラグ５１６ａ２と配線５１０ｄ２との間には、接続部５１５ａ２が設けられている。接続部５１５ａ２は、プラグ５１６ａ２および配線５１０ｄ２を電気的に接続する。
半導体層５５０は、平坦化膜１１４およびプラグ５１６ａ１，５１６ａ２上に設けられている。
半導体層５５０は、ｐ形半導体層５５３と、発光層５５２と、ｎ形半導体層５５１と、を含む。半導体層５５０は、層間絶縁膜１１２の側から発光面５５１Ｓ１，５５１Ｓ２の側に向かって、ｐ形半導体層５５３、発光層５５２およびｎ形半導体層５５１の順に積層されている。プラグ５１６ａ１，５１６ａ２は、ｐ形半導体層５５３と接続されている。
第２の層間絶縁膜（第２絶縁膜）５５６は、平坦化膜１１４、プラグ５１６ａ１，５１６ａ２および半導体層５５０上を覆っている。第２の層間絶縁膜５５６は、半導体層５５０の一部を覆っている。好ましくは、第２の層間絶縁膜５５６は、半導体層５５０の発光面（露出面）５５１Ｓ１，５５１Ｓ２を除き、ｎ形半導体層５５１の面を覆っている。層間絶縁膜５５６は、半導体層５５０の側面を覆っている。層間絶縁膜５５６は、好ましくは白色樹脂である。
半導体層５５０のうち層間絶縁膜５５６で覆われていない部分は、開口５５８－１，５５８－２が形成されている。開口５５８－１，５５８－２は、発光面５５１Ｓ１，５５１Ｓ２に対応する位置に形成されている。発光面５５１Ｓ１，５５１Ｓ２は、ｎ形半導体層５５１上の離隔した位置に形成される。発光面５５１Ｓ１は、ｎ形半導体層５５１上のトランジスタ２０３－１により近い位置に設けられている。発光面５５１Ｓ２は、ｎ形半導体層５５１上のトランジスタ２０３－２により近い位置に設けられている。
開口５５８－１，５５８－２は、ＸＹ平面視で、たとえば正方形または長方形状である。方形に限らず、円形、楕円形あるいは六角形等の多角形であってもよい。発光面５５１Ｓ１，５５１Ｓ２もＸＹ平面視で、正方形や長方形、その他の多角形や円形等である。発光面５５１Ｓ１，５５１Ｓ２の形状は、開口５５８－１，５５８－２の形状と相似であってもよいし、異なる形状としてもよい。
第２の配線層５６０は、層間絶縁膜５５６上に設けられている。配線層５６０は、配線５６０ｋを含む。配線５６０ｋは、開口５５８－１，５５８－２の間でｎ形半導体層５５１上に設けられている第２の層間絶縁膜５５６上に設けられている。配線５６０ｋは、図示しないが、接地線に接続されている。なお、図２６では、この配線層５６０の符号を、配線５６０ｋの符号と併記して、配線層５６０が配線５６０ｋを含むことを表している。後述する図２８においても同様である。
透明電極５５９ｋは、開口５５８－１，５５８－２から露出されたｎ形半導体層５５１の発光面５５１Ｓ１，５５１Ｓ２上にわたってそれぞれ設けられている。透明電極５５９ｋは、配線５６０ｋ上に設けられている。透明電極５５９ｋは、発光面５５１Ｓ１と配線５６０ｋとの間に設けられるとともに、発光面５５１Ｓ２と配線５６０ｋとの間に設けられている。透明電極５５９ｋは、発光面５５１Ｓ１，５５１Ｓ２および配線５６０ｋを電気的に接続している。
上述したように、開口５５８－１，５５８－２から露出されている発光面５５１Ｓ１，５５１Ｓ２には、透明電極５５９ｋが接続されている。そのため、透明電極５５９ｋから供給された電子は、それぞれ露出された発光面５５１Ｓ１，５５１Ｓ２からｎ形半導体層５５１に供給される。一方、ｐ形半導体層５５３には、プラグ５１６ａ１，５１６ａ２を介して、正孔がそれぞれ供給される。
トランジスタ２０３－１，２０３－２は、隣接するサブピクセルの駆動トランジスタであり、順次駆動される。したがって、２つのトランジスタ２０３－１，２０３－２のいずれか一方から供給された正孔が発光層５５２に注入され、配線５６０ｋから供給された電子が発光層５５２に注入されて、発光層５５２は発光する。
開口５５８－１および発光面５５１Ｓ１は、ｎ形半導体層５５１がトランジスタ２０３－１により近い位置に設けられている。そのため、トランジスタ２０３－１がオンしたときには、配線５１０ｄ１、接続部５１５ａ１およびプラグ５１６ａ１を介して、正孔が注入されて発光面５５１Ｓ１が発光する。
一方、開口５５８－２および発光面５５１Ｓ２は、ｎ形半導体層５５１がトランジスタ２０３－２により近い位置に設けられている。そのため、トランジスタ２０３－２がオンしたときには、配線５１０ｄ２、接続部５１５ａ２およびプラグ５１６ａ２を介して、発光面５５１Ｓ２が発光する。
本実施形態の画像表示装置の製造方法について説明する。
図２７Ａ～図２８Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図２７Ａに示すように、半導体層１１５０がエピタキシャル成長された結晶成長用基板１００１を含む半導体成長基板１２９４は、準備された回路基板５１００にプラグ５１６ａ１，５１６ａ２および接続部５１５ａ１，５１５ａ２が形成され、ウェハボンディングによって互いに接合される。
回路基板５１００にプラグ５１６ａ１，５１６ａ２および接続部５１５ａ１，５１５ａ２を形成する手順については、上述した図８Ａ～図９Ｃにおいて説明した工程を用いることができる。プラグ５１６ａ１，５１６ａ２の形成工程は、上述した図２４Ａにおいて説明した手順を用いてもよい。なお、回路基板５１００は、回路の構成が上述の他の実施形態の場合と相違するが、他のほとんどの部分ですでに説明した構造と同様である。以下では、符号のみを代えて、詳細な説明を適宜省略する。
図２７Ｂに示すように、プラグ５１６ａ，５１６ａ２が形成された回路基板５１００に半導体層１１５０が接合された後に、結晶成長用基板１００１が除去される。
図２８Ａに示すように、半導体層１１５０はエッチングされて、半導体層５５０が形成される。
図２８Ｂに示すように、平坦化膜１１４、プラグ５１６ａ１，５１６ａ２および半導体層５５０を覆う層間絶縁膜が形成される。
層間絶縁膜５５６上に配線層５６０が形成され、エッチングによって配線５６０ｋ等が形成される。
発光面５５１Ｓ１，５５１Ｓ２に対応する位置の層間絶縁膜５５６を除去することによって、開口５５８－１，５５８－２がそれぞれ形成される。
開口５５８－１，５５８－２によって露出された５５１Ｓ１，５５１Ｓ２は、それぞれ粗面化される。その後、発光面５５１Ｓ１，５５１Ｓ２と配線５６０ｋとを電気的に接続するように、透明電極５５９ｋが形成される。
このようにして、２つの発光面５５１Ｓ１，５５１Ｓ２を共用する半導体層５５０を有するサブピクセル群５２０が形成される。
本実施例では、１つの半導体層５５０に２つの発光面５５１Ｓ１，５５１Ｓ２を設けたが、発光面の数は２つに制限されることはなく、３つあるいはそれ以上の発光面を１つの半導体層５５０に設けることも可能である。一例として、１列あるいは２列分のサブピクセルを、単一の半導体層５５０で実現してもよい。これによって後述するように、発光面１つあたりの発光に寄与しない再結合電流を削減するとともに、より微細な発光素子を実現する効果を増大させることができる。
（変形例）
図２９は、本実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。
本変形例では、発光層５５２上に２つのｎ形半導体層５５５１ａ１，５５５１ａ２を設けた点で上述の第５の実施形態の場合と異なっている。他の点では、第５の実施形態の場合と同じであり、同一の構成要素に同一の符号を付して詳細な説明を適宜省略する。
図２９に示すように、本変形例の画像表示装置は、サブピクセル群５２０ａを備える。サブピクセル群５２０ａは、半導体層５５０ａを含む。半導体層５５０ａは、ｐ形半導体層５５３と、発光層５５２と、ｎ形半導体層５５５１ａ１，５５５１ａ２と、を含む。ｐ形半導体層５５３、発光層５５２およびｎ形半導体層５５５１ａ１，５５５１ａ２は、層間絶縁膜５５６から発光面５５５１Ｓ１，５５５１Ｓ２の側に向かってこの順に積層されている。
ｎ形半導体層５５５１ａ１，５５５１ａ２は、発光層５５２上をＸ軸方向に沿って離隔して配置されている。ｎ形半導体層５５５１ａ１，５５５１ａ２の間には、層間絶縁膜５５６が設けられ、ｎ形半導体層５５５１ａ１，５５５１ａ２は、層間絶縁膜５５６によって分離されている。
ｎ形半導体層５５５１ａ１，５５５１ａ２は、ＸＹ平面視で、ほぼ同一の形状を有しており、その形状は、ほぼ正方形または長方形状であり、他の多角形状や円形等であってもよい。
ｎ形半導体層５５５１ａ１，５５５１ａ２は、発光面５５５１Ｓ１，５５５１Ｓ２をそれぞれ有する。発光面５５５１Ｓ１，５５５１Ｓ２は、開口５５８－１，５５８－２によってそれぞれ露出されたｎ形半導体層５５５１ａ１，５５５１ａ２の面である。
発光面５５５１Ｓ１，５５５１Ｓ２のＸＹ平面視での形状は、第５の実施形態の場合の発光面の形状と同様に、ほぼ同一の形状を有し、ほぼ正方形等の形状を有する。発光面５５５１Ｓ１，５５５１Ｓ２の形状は、本実施形態のような方形に限らず、円形、楕円形あるいは六角形等の多角形であってもよい。発光面５５５１Ｓ１，５５５１Ｓ２の形状は、開口５５８－１，５５８－２の形状と相似であってもよいし、異なる形状としてもよい。
発光面５５５１Ｓ１，５５５１Ｓ２上には、透明電極５５９ｋがそれぞれ設けられている。透明電極５５９ｋは、配線５６０ｋ上にも設けられている。透明電極５５９ｋは、配線５６０ｋと発光面５５５１Ｓ１との間に設けられるとともに、配線５６０ｋと発光面５５５１Ｓ２との間に設けられている。透明電極５５９ｋは、配線５６０ｋおよび発光面５５５１Ｓ１，５５５１Ｓ２を電気的に接続している。
図３０Ａおよび図３０Ｂは、本変形例の画像表示装置の製造方法を例示する模式的な断面図である。
本変形例では、半導体層１１５０に、プラグ５１６ａ１，５１６ａ２および接続部５１５ａ１，５１５ａ２が形成された回路基板５１００を接合するまでは、第５の実施形態の場合の図２７Ａおよび図２７Ｂにおいて説明した工程と同様の工程が適用される。以下では、それ以降の工程について説明する。
図３０Ａに示すように、本変形例では、図２７Ｂにおけるｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１をエッチングして、発光層５５２およびｐ形半導体層５５３を形成した後、さらにエッチングして、２つのｎ形半導体層５５５１ａ１，５５５１ａ２を形成する。
ｎ形半導体層５５５１ａ１，５５５１ａ２は、さらに深いエッチングによって形成されてもよい。たとえば、ｎ形半導体層５５５１ａ１，５５５１ａ２を形成するためのエッチングは、発光層５５２内やｐ形半導体層５５３内に到達する深さまで行ってもよい。このように、ｎ形半導体層を深くエッチングする場合には、ｎ形半導体層１１５１のエッチング位置は、後述するｎ形の半導体層の発光面５５５１Ｓ１，５５５１Ｓ２の外周から１μｍ以上離すことが望ましい。エッチング位置を発光面５５５１Ｓ１，５５５１Ｓ２の外周から離すことによって、再結合電流を抑制することができる。
図３０Ｂに示すように、平坦化膜１１４、プラグ５１６ａ１，５１６ａ２および半導体層５５０ａを覆う層間絶縁膜が形成される。層間絶縁膜５５６上には、配線層５６０が形成され、エッチングによって配線５６０ｋ等が形成される。
層間絶縁膜の発光面５５５１Ｓ１，５５５１Ｓ２に対応する位置に開口５５８－１，５５８－２がそれぞれ形成される。開口５５８－１，５５８－２によって露出されたｎ形の半導体層の発光面５５５１Ｓ１，５５５１Ｓ２は、それぞれ粗面化される。その後、透明電極５５９ｋが形成される。
このようにして、２つの発光面５５５１Ｓ１，５５５１Ｓ２を有するサブピクセル群５２０ａが形成される。
本変形例の場合も、第５の実施形態の場合と同様に、発光面の数は２つに限定されることはなく、３つあるいはそれ以上の発光面を１つの半導体層５５０ａに設けてもよい。
本実施形態の画像表示装置の効果について説明する。
図３１は、画素ＬＥＤ素子の特性を例示するグラフである。
図３１の縦軸は、発光効率［％］を表している。横軸は、画素ＬＥＤ素子に流す電流の電流密度を相対値によって表している。
図３１に示すように、電流密度の相対値が１．０より小さい領域では、画素ＬＥＤ素子の発光効率は、ほぼ一定か、単調に増加する。電流密度の相対値が１．０よりも大きい領域では、発光効率は単調に減少する。つまり、画素ＬＥＤ素子には、発光効率が最大になるような適切な電流密度が存在する。
発光素子から十分な輝度が得られる程度に電流密度を抑制することによって、高効率な画像表示装置を実現することが期待される。しかしながら、低電流密度では、電流密度の低下とともに、発光効率が低下する傾向にあることが、図３１によって示されている。
第１の実施形態から第４の実施形態において説明したように、発光素子は、発光層を含む半導体層１１５０の全層をエッチング等で個別に分離することによって形成される。このとき、発光層とｎ形の半導体層との接合面が端部に露出する。同様に、発光層とｐ形半導体層との接合面が端部に露出する。
このような端部が存在する場合には、端部において電子および正孔が再結合する。一方で、このような再結合は、発光に寄与しない。端部での再結合は、発光素子に流す電流とはほとんど関係なく発生する。再結合は、端部の発光に寄与する接合面の長さに応じて発生するものと考えられる。
同一寸法の立方体形状の発光素子を２個発光させる場合には、端部は、発光素子ごとに四方に形成されるため、合計８つの端部において再結合が発生し得る。
これに対して、本実施形態では、２つの発光面を有する半導体層５５０，５５０ａでは、端部は４つである。開口５５８－１，５５８－２の間の領域は、電子や正孔の注入が少なく、発光にほとんど寄与しないので、発光に寄与する端部は、６個になると考えることができる。このように、本実施形態では、半導体層の端部の数が実質的に低減されることによって、発光に寄与しない再結合を低減し、再結合電流の減少が、駆動電流を引き下げることを可能にする。
高精細化等のために、サブピクセル間の距離を短縮するような場合や電流密度が比較的高い場合等には、第５の実施形態のサブピクセル群５２０では、発光面５５３Ｓ１，５５３Ｓ２の距離が短くなる。この場合に、ｐ形半導体層５５３が共有されていると、隣接する発光面の側に注入された電子の一部が分流して、駆動されていない側の発光面が微発光するおそれがある。変形例では、ｐ形半導体層を発光面ごとに分離しているので、駆動されていない側の発光面に微発光を生じることを低減させることができる。
本実施形態では、発光層を含む半導体層は、第１の層間絶縁膜１１２の側から、ｎ形半導体層、発光層およびｐ形半導体層の順に積層するものであり、ｐ形半導体層の露出面を粗面化して発光効率を向上させる観点からは好ましい。上述した他の実施形態の場合と同様に、ｐ形半導体層とｎ形半導体層の積層順を代えて、ｐ形半導体層、発光層およびｎ形半導体層の順に積層するようにしてもよい。
（第６の実施形態）
上述した画像表示装置は、適切なピクセル数を有する画像表示モジュールとして、たとえばコンピュータ用ディスプレイ、テレビ、スマートフォンのような携帯用端末、あるいは、カーナビゲーション等とすることができる。
図３２は、本実施形態に係る画像表示装置を例示するブロック図である。
図３２には、コンピュータ用ディスプレイの構成の主要な部分が示されている。
図３２に示すように、画像表示装置６０１は、画像表示モジュール６０２を備える。画像表示モジュール６０２は、たとえば上述した第１の実施形態の場合の構成を備えた画像表示装置である。画像表示モジュール６０２は、サブピクセル２０が配列された表示領域２、行選択回路５および信号電圧出力回路７を含む。
画像表示装置６０１は、コントローラ６７０をさらに備えている。コントローラ６７０は、図示しないインタフェース回路によって分離、生成される制御信号を入力して、行選択回路５および信号電圧出力回路７に対して、各サブピクセルの駆動および駆動順序を制御する。
（変形例）
図３３は、本変形例の画像表示装置を例示するブロック図である。
図３３には、高精細薄型テレビの構成が示されている。
図３３に示すように、画像表示装置７０１は、画像表示モジュール７０２を備える。画像表示モジュール７０２は、たとえば上述した第１の実施形態の場合の構成を備えた画像表示装置１である。画像表示装置７０１は、コントローラ７７０およびフレームメモリ７８０を備える。コントローラ７７０は、バス７４０によって供給される制御信号にもとづいて、表示領域２の各サブピクセルの駆動順序を制御する。フレームメモリ７８０は、１フレーム分の表示データを格納し、円滑な動画再生等の処理のために用いられる。
画像表示装置７０１は、Ｉ／Ｏ回路７１０を有する。Ｉ／Ｏ回路７１０は、外部の端末や装置等と接続するためのインタフェース回路等を提供する。Ｉ／Ｏ回路７１０には、たとえば外付けのハードディスク装置等を接続するＵＳＢインタフェースや、オーディオインタフェース等が含まれる。
画像表示装置７０１は、受信部７２０および信号処理部７３０を有する。受信部７２０には、アンテナ７２２が接続され、アンテナ７２２によって受信された電波から必要な信号を分離、生成する。信号処理部７３０は、ＤＳＰ（Digital Signal Processor）やＣＰＵ（Central Processing Unit）等を含んでおり、受信部７２０によって分離、生成された信号は、信号処理部７３０によって、画像データや音声データ等に分離、生成される。
受信部７２０および信号処理部７３０を、携帯電話の送受信用やＷｉＦｉ用、ＧＰＳ受信器等の高周波通信モジュールとすることによって、他の画像表示装置とすることもできる。たとえば、適切な画面サイズおよび解像度の画像表示モジュールを備えた画像表示装置は、スマートフォンやカーナビゲーションシステム等の携帯情報端末とすることができる。
本実施形態の場合の画像表示モジュールは、第１の実施形態の場合の画像表示装置の構成に限らず、その変形例や他の実施形態の場合としてもよい。
図３４は、第１～第５の実施形態およびこれらの変形例の画像表示装置を模式的に例示する斜視図である。
図３４に示すように、第１～第５の実施形態の画像表示装置は、上述したように、回路基板１００上に、多数のサブピクセルを有する発光回路１７２が設けられている。発光回路部１７２上には、カラーフィルタ１８０が設けられている。なお、第６の実施形態においては、回路基板１００、発光回路部１７２およびカラーフィルタ１８０を含む構造物は、画像表示モジュール６０２，７０２とされ、画像表示装置６０１，７０１に組み込まれている。
以上説明した実施形態によれば、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法および画像表示装置を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１，２０１，６０１，７０１ 画像表示装置、２ 表示領域、３ 電源線、４ 接地線、５，２０５ 行選択回路、６，２０６ 走査線、７，２０７ 信号電圧出力回路、８，２０８ 信号線、１０ ピクセル、２０，２０ａ，２０ｂ，２０ｃ サブピクセル、２２，２２２ 発光素子、２４，２２４ 選択トランジスタ、２６，２２６ 駆動トランジスタ、２８，２２８ キャパシタ、１００ 回路基板、１０１ 回路、１０３，２０３，２０３－１，２０３－２ トランジスタ、１０４，２０４，２０４－１，２０４－２ 素子形成領域、１０５ 絶縁層、１０７，１０７－１，１０７－２ ゲート、１０８ 絶縁膜、１１０ 第１の配線層、１１２ 第１の絶縁膜、１１４ 平坦化膜、１１５ａ，１１５ｋ，５１５ａ１，５１５ａ２ 接続部、１１６ａ，１１６ａ１，１１６ｋ プラグ、１３０，３３０ 第３の配線層、１３０ａ 遮光プレート、１５０，２５０ 発光素子、１５６，１５６ａ，５５６ 第２の絶縁膜、１５９ａ，２５９ｋ，５５９ｋ 透明電極、１６０，２６０，３６０，５６０ 第２の配線層、１８０ カラーフィルタ、４３０ 配線層、４３０ａ，４３０ｋ プラグ（配線）、５２０，５２０ａ サブピクセル群、６７０，７７０ コントローラ、１００１ 結晶成長用基板、１１００，５１００ 回路基板、１１３０ メタル層、１１４０ バッファ層、１１５０ 半導体層、１１９０ 支持基板、１１９２ 構造体、１１９４，１２９４ 半導体成長基板

Claims (21)

  1. 発光層を含む半導体層を第１基板上に有する基板を準備する工程と、
    回路素子および第１の配線層を含む回路が形成された第２基板上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜内で前記回路素子と接続されたプラグを形成する工程と、
    前記半導体層を前記第２基板に貼り合わせ、前記プラグを前記半導体層に電気的に接続する工程と、
    前記半導体層を加工して前記プラグに電気的に接続された発光素子を形成する工程と、
    前記発光素子および前記第１の絶縁膜を覆う第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜の一部を除去して前記発光素子の一部を露出させる工程と、
    前記第２の絶縁膜上に第２の配線層を形成する工程と、
    を備えた画像表示装置の製造方法。
  2. 前記半導体層は、前記第１基板の側から、第１導電形の第１半導体層、前記発光層および前記第１導電形とは異なる第２導電形の第２半導体層の順に積層され、
    前記第１導電形は、ｎ形であり、
    前記第２導電形は、ｐ形である請求項１記載の画像表示装置の製造方法。
  3. 前記半導体層を前記第２基板に貼り合わせる前に前記半導体層にメタル層を形成する工程をさらに備えた請求項１または２に記載の画像表示装置の製造方法。
  4. 前記プラグを形成する工程は、前記半導体層を前記第２基板に貼り合わせる前に、前記回路素子に電気的に接続された第１メタル層を形成して前記第１メタル層を平坦化し、前記第１メタル層を加工して前記プラグを形成する工程を含む請求項１または２に記載の画像表示装置の製造方法。
  5. 前記プラグを形成する工程は、前記半導体層を前記第２基板に貼り合わせる前に、前記第１の絶縁膜および前記プラグを一括して平坦化する工程を含む請求項１または２に記載の画像表示装置の製造方法。
  6. 前記半導体層を前記第２基板に貼り合わせた後に前記メタル層を加工して第３の配線層を形成する工程をさらに備えた請求項３～５のいずれか１つに記載の画像表示装置の製造方法。
  7. 前記第２の絶縁膜の一部を除去して前記第２の配線層を露出させる工程
    をさらに備えた請求項６記載の画像表示装置の製造方法。
  8. 前記第２の配線層は、前記発光素子の露出面に接続された配線を含む請求項１～７のいずれか１つに記載の画像表示装置の製造方法。
  9. 前記第１基板は、シリコンまたはサファイアを含む請求項１～８のいずれか１つに記載の画像表示装置の製造方法。
  10. 前記半導体層は、窒化ガリウム系化合物半導体を含み、
    前記第２基板は、シリコンを含む請求項１～９のいずれか１つに記載の画像表示装置の製造方法。
  11. 前記発光素子上に波長変換部材を形成する工程をさらに備えた請求項１～１０のいずれか１つに記載の画像表示装置の製造方法。
  12. 回路素子と、
    前記回路素子に電気的に接続された第１配線層と、
    前記回路素子および前記第１配線層を覆う第１絶縁膜と、
    前記第１絶縁膜上に形成され、前記第１配線層に接続されたプラグと、
    前記プラグ上に設けられ、前記プラグに接続された第１導電形の第１半導体層と、前記第１半導体層上に設けられた発光層と、前記発光層上に設けられ、前記第１導電形と異なる第２導電形の第２半導体層を含む発光素子と、
    前記発光素子の少なくとも一部、前記プラグおよび前記第１絶縁膜を覆う第２絶縁膜と、
    前記発光素子に接続され、前記第２絶縁膜上に設けられた第２配線層と、
    を備えた画像表示装置。
  13. 前記プラグと前記第１半導体層との間に設けられた第３配線層をさらに備えた請求項１２記載の画像表示装置。
  14. 前記第２絶縁膜は、前記発光素子の前記第１絶縁膜の側の面に対向する発光面を露出させる第１開口と、前記第３配線層の一部を露出させる第２開口と、を有し、
    前記第２配線層は、第３配線層と前記発光面とを接続する透明電極を含む請求項１３記載の画像表示装置。
  15. 前記第２絶縁膜は、前記発光素子の前記第１絶縁膜の側の面に対向する発光面を露出させる開口を有し、
    第２配線層と前記発光面とを接続する透明電極をさらに備え、
    前記開口から露出された露出面は、粗面を含む請求項１２記載の画像表示装置。
  16. 回路素子と、
    前記回路素子に電気的に接続された第１配線層と、
    前記回路素子および前記第１配線層を覆う第１絶縁膜と、
    前記第１絶縁膜上に形成されたプラグと、
    前記プラグ上に設けられ、前記プラグに接続された第１導電形の第１半導体層と、前記第１半導体層上に設けられた発光層と、前記発光層上に設けられ、前記第１導電形と異なる第２導電形の第２半導体層を含む発光素子と、
    前記発光素子の少なくとも一部、前記プラグおよび前記第１絶縁膜を覆う第２絶縁膜と、
    前記発光素子に接続され、前記第２絶縁膜上に設けられた第２配線層と、
    前記第１絶縁膜上に設けられ、前記第１配線層を介して前記回路素子に接続された第３配線層と、
    を備え、
    前記第２絶縁膜は、前記発光素子の前記第２半導体層の面を露出させた第１開口と、前記第３配線層の一部を露出させた第２開口と、を有し、
    第２配線層は、前記第２半導体層であって前記発光素子の前記第１絶縁膜の側の面に対向する発光面と前記第３配線層とを接続する透明電極を含む画像表示装置。
  17. 前記第１導電形は、ｐ形であり、
    前記第２導電形は、ｎ形である請求項１２～１６のいずれか１つに記載の画像表示装置。
  18. 前記発光素子は、窒化ガリウム系化合物半導体を含み、
    前記回路素子は、基板に形成され、前記基板は、シリコンを含む請求項１２～１７のいずれか１つに記載の画像表示装置。
  19. 前記発光素子上に波長変換部材をさらに備えた請求項１２～１８のいずれか１つに記載の画像表示装置。
  20. 複数のトランジスタと、
    前記複数のトランジスタに電気的に接続された第１配線層と、
    前記複数のトランジスタおよび前記第１配線層を覆う第１絶縁膜と、
    前記第１絶縁膜上に形成され、前記第１配線層に接続された複数のプラグと、
    前記プラグ上に設けられた第１導電形の第１半導体層と、
    前記第１半導体層上に設けられた発光層と、
    前記発光層上に設けられ、前記第１導電形とは異なる第２導電形の第２半導体層と、
    前記第１絶縁膜、前記プラグ、前記第１半導体層および前記発光層を覆うとともに前記第２半導体層の少なくとも一部を覆う第２絶縁膜と、
    前記複数のトランジスタに応じて前記第２絶縁膜からそれぞれ露出された、前記第２半導体層の複数の露出面上に配設された透明電極に接続された第２配線層と、
    を備えた画像表示装置。
  21. 前記第２半導体層は、前記第２絶縁膜によって分離された請求項２０記載の画像表示装置。
JP2021519381A 2019-05-10 2020-05-01 画像表示装置の製造方法および画像表示装置 Active JP7484078B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019089679 2019-05-10
JP2019089679 2019-05-10
PCT/JP2020/018397 WO2020230667A1 (ja) 2019-05-10 2020-05-01 画像表示装置の製造方法および画像表示装置

Publications (3)

Publication Number Publication Date
JPWO2020230667A1 JPWO2020230667A1 (ja) 2020-11-19
JPWO2020230667A5 JPWO2020230667A5 (ja) 2023-04-20
JP7484078B2 true JP7484078B2 (ja) 2024-05-16

Family

ID=73289065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021519381A Active JP7484078B2 (ja) 2019-05-10 2020-05-01 画像表示装置の製造方法および画像表示装置

Country Status (4)

Country Link
US (1) US20220069187A1 (ja)
JP (1) JP7484078B2 (ja)
CN (1) CN113994485A (ja)
WO (1) WO2020230667A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010032542A (ja) 2002-05-10 2010-02-12 Carl Zeiss Smt Ag 波長≦１００ｎｍで物体を検査する反射型Ｘ線顕微鏡および検査系
JP2011112737A (ja) 2009-11-25 2011-06-09 Oki Data Corp 表示パネル、表示パネルの製造方法、及び表示装置
JP2011134754A (ja) 2009-12-22 2011-07-07 Casio Computer Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2018010309A (ja) 2013-03-15 2018-01-18 アップル インコーポレイテッド 冗長性スキームを備えた発光ダイオードディスプレイ、及び統合欠陥検出検査を備えた発光ダイオードディスプレイを製造する方法
JP2018066953A (ja) 2016-10-21 2018-04-26 株式会社半導体エネルギー研究所 表示装置の作製方法
US20180259570A1 (en) 2017-01-23 2018-09-13 Tesoro Scientific, Inc. Light emitting diode (led) test apparatus and method of manufacture
WO2019053923A1 (ja) 2017-09-13 2019-03-21 シャープ株式会社 Ｌｅｄユニット、画像表示素子およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4917582B2 (ja) * 2008-07-25 2012-04-18 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010032542A (ja) 2002-05-10 2010-02-12 Carl Zeiss Smt Ag 波長≦１００ｎｍで物体を検査する反射型Ｘ線顕微鏡および検査系
JP2011112737A (ja) 2009-11-25 2011-06-09 Oki Data Corp 表示パネル、表示パネルの製造方法、及び表示装置
JP2011134754A (ja) 2009-12-22 2011-07-07 Casio Computer Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2018010309A (ja) 2013-03-15 2018-01-18 アップル インコーポレイテッド 冗長性スキームを備えた発光ダイオードディスプレイ、及び統合欠陥検出検査を備えた発光ダイオードディスプレイを製造する方法
JP2018066953A (ja) 2016-10-21 2018-04-26 株式会社半導体エネルギー研究所 表示装置の作製方法
US20180259570A1 (en) 2017-01-23 2018-09-13 Tesoro Scientific, Inc. Light emitting diode (led) test apparatus and method of manufacture
WO2019053923A1 (ja) 2017-09-13 2019-03-21 シャープ株式会社 Ｌｅｄユニット、画像表示素子およびその製造方法

Also Published As

Publication number Publication date
JPWO2020230667A1 (ja) 2020-11-19
US20220069187A1 (en) 2022-03-03
TW202101414A (zh) 2021-01-01
WO2020230667A1 (ja) 2020-11-19
CN113994485A (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
JP7457255B2 (ja) 画像表示装置の製造方法および画像表示装置
JP7463662B2 (ja) 画像表示装置の製造方法および画像表示装置
US20230006001A1 (en) Method for manufacturing image display device and image display device
JP7432845B2 (ja) 画像表示装置の製造方法および画像表示装置
US20220149113A1 (en) Method for manufacturing image display device and image display device
JP7489605B2 (ja) 画像表示装置の製造方法および画像表示装置
JP7484078B2 (ja) 画像表示装置の製造方法および画像表示装置
TWI842889B (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
JP7428919B2 (ja) 画像表示装置の製造方法および画像表示装置
TWI841730B (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
TWI839491B (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
WO2022196446A1 (ja) 画像表示装置の製造方法および画像表示装置
TW202201774A (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
TW202303544A (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
CN115885332A (zh) 图像显示装置的制造方法以及图像显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230412

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240414

R150 Certificate of patent or registration of utility model

Ref document number: 7484078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150