JP7428919B2 - 画像表示装置の製造方法および画像表示装置 - Google Patents

画像表示装置の製造方法および画像表示装置 Download PDF

Info

Publication number
JP7428919B2
JP7428919B2 JP2021533925A JP2021533925A JP7428919B2 JP 7428919 B2 JP7428919 B2 JP 7428919B2 JP 2021533925 A JP2021533925 A JP 2021533925A JP 2021533925 A JP2021533925 A JP 2021533925A JP 7428919 B2 JP7428919 B2 JP 7428919B2
Authority
JP
Japan
Prior art keywords
light emitting
insulating film
image display
display device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021533925A
Other languages
English (en)
Other versions
JPWO2021014972A1 (ja
Inventor
肇 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Publication of JPWO2021014972A1 publication Critical patent/JPWO2021014972A1/ja
Application granted granted Critical
Publication of JP7428919B2 publication Critical patent/JP7428919B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明の実施形態は、画像表示装置の製造方法および画像表示装置に関する。
高輝度、広視野角、高コントラストで低消費電力の薄型の画像表示装置の実現が望まれている。このような市場要求に対応するように、自発光素子を利用した表示装置の開発が進められている。
自発光素子として、微細発光素子であるマイクロＬＥＤを用いた表示装置の登場が期待されている。マイクロＬＥＤを用いた表示装置の製造方法として、個々に形成されたマイクロＬＥＤを駆動回路に順次転写する方法が紹介されている。しかしながら、フルハイビジョンや４Ｋ、８Ｋ等と高画質になるにつれて、マイクロＬＥＤの素子数が多くなると、多数のマイクロＬＥＤを個々に形成して、駆動回路等を形成した基板に順次転写するのでは、転写工程に膨大な時間を要する。さらに、マイクロＬＥＤと駆動回路等との接続不良等が発生し、歩留りの低下を生じるおそれがある。
Ｓｉ基板上に発光層を含む半導体層を成長させ、半導体層に電極を形成した後、駆動回路が形成された回路基板に貼り合わせる技術が知られている（たとえば、特許文献１）。
特開２００２－１４１４９２号公報
本発明の一実施形態は、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法を提供する。
本発明の一実施形態に係る画像表示装置の製造方法は、発光層を含む半導体層を第１基板上に成長させた第２基板を準備する工程と、透光性基板上に形成された回路素子と、前記回路素子に接続され得る配線層と、前記回路素子および前記配線層を覆う第１絶縁膜と、を含む第３基板を準備する工程と、前記半導体層を、前記第３基板に貼り合わせる工程と、前記半導体層から発光素子を形成する工程と、前記発光素子を覆う第２絶縁膜を形成する工程と、前記第１絶縁膜および前記第２絶縁膜を貫通するビアを形成する工程と、前記発光素子と前記回路素子とを前記ビアを介して電気的に接続する工程と、を備える。前記配線層は、光反射性を有する部分を含む。前記発光素子は、前記部分上に設けられる。前記部分の外周は、平面視で前記部分に投影された前記発光素子の外周を含む。
本発明の一実施形態に係る画像表示装置は、第１面を有する透光性基板と、前記第１面上に設けられた回路素子と、前記回路素子に電気的に接続され得る第１配線層と、前記第１面上で前記回路素子および前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に配設された発光素子と、前記発光素子の少なくとも一部を覆う第２絶縁膜と、前記第２絶縁膜上に配設され、前記発光素子の前記第１絶縁膜の側の面に対向する発光面を含む面に電気的に接続された第２配線層と、前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層および前記第２配線層を電気的に接続する第１ビアと、を備える。前記第１配線層は、光反射性を有する部分を含む。前記発光素子は、前記部分上に設けられる。前記部分の外周は、平面視で前記部分に投影された前記発光素子の外周を含む。
本発明の一実施形態に係る画像表示装置は、可撓性を有し、第１面を有する基板と、前記第１面上に設けられた回路素子と、前記回路素子に電気的に接続され得る第１配線層と、前記第１面上で前記回路素子および前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に配設された発光素子と、前記発光素子の少なくとも一部を覆う第２絶縁膜と、前記第２絶縁膜上に配設され、前記発光素子の前記第１絶縁膜の側の面に対向する発光面を含む面に電気的に接続された第２配線層と、前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層および前記第２配線層を電気的に接続する第１ビアと、を備える。前記第１配線層は、光反射性を有する部分を含む。前記発光素子は、前記部分上に設けられる。前記部分の外周は、平面視で前記部分に投影された前記発光素子の外周を含む。
本発明の一実施形態に係る画像表示装置は、第１面を有する透光性基板と、前記第１面上に設けられた複数のトランジスタと、前記複数のトランジスタに電気的に接続された第１配線層と、前記第１面上で前記複数のトランジスタおよび前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に配設された第１導電形の第１半導体層と、前記第１半導体層上に配設された発光層と、前記発光層上に配設され、前記第１導電形とは異なる第２導電形の第２半導体層と、前記第１絶縁膜、前記発光層および前記第１半導体層を覆うとともに前記第２半導体層の少なくとも一部を覆う第２絶縁膜と、前記複数のトランジスタに応じて前記第２絶縁膜からそれぞれ露出された、前記第２半導体層の複数の発光面上に設けられた透光性電極に接続された第２配線層と、前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層の配線および前記第２配線層の配線を電気的に接続する複数のビアと、を備える。前記第１配線層は、光反射性を有する部分を含む。前記第１半導体層は、前記部分上に設けられる。前記部分の外周は、平面視で前記部分に投影された前記第１半導体層、前記発光層および前記第２半導体層の外周をすべて含む。
本発明の一実施形態によれば、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法および画像表示装置が実現される。
第１の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置を例示する模式的なブロック図である。 第１の実施形態の画像表示装置の一部を例示する模式的な平面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な斜視図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第２の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第３の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第３の実施形態の画像表示装置を例示する模式的なブロック図である。 第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第４の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第５の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第５の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第５の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第５の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第５の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第５の実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。 第５の実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。 第５の実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。 画素ＬＥＤ素子の特性を例示するグラフである。 第６の実施形態に係る画像表示装置を例示するブロック図である。 第６の実施形態の変形例に係る画像表示装置を例示するブロック図である。 第１～第５の実施形態およびこれらの変形例の画像表示装置を模式的に例示する斜視図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。
（第１の実施形態）
図１は、実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図１には、本実施形態の画像表示装置のサブピクセル２０の構成が模式的に示されている。後述する図３に記載される画像表示装置に表示される画像を構成するピクセル１０は、複数のサブピクセル２０によって構成されている。
以下では、ＸＹＺの３次元座標系を用いて説明することがある。サブピクセル２０は、２次元平面上に配列されている。サブピクセル２０が配列された２次元平面をＸＹ平面とする。サブピクセル２０は、Ｘ軸方向およびＹ軸方向に沿って配列されている。図１は、後述の図４のＡＡ’線における矢視断面を表しており、ＸＹ平面に垂直な複数の平面における断面を１つにつなげた断面図としている。他の図においても、図１のように、ＸＹ平面に垂直な複数の平面における断面図では、Ｘ軸およびＹ軸は図示されず、ＸＹ平面に垂直なＺ軸が示されている。つまり、これらの図では、Ｚ軸に垂直な平面がＸＹ平面とされている。
サブピクセル２０は、ＸＹ平面にほぼ平行な発光面１５３Ｓを有している。発光面１５３Ｓは、主として、ＸＹ平面に直交するＺ軸の正方向に向かって光を放射する。
図１に示すように、画像表示装置のサブピクセル２０は、基板１０２と、トランジスタ１０３と、第１の配線層１１０と、第１の層間絶縁膜１１２と、発光素子１５０と、第２の層間絶縁膜１５６と、複数のビア１６１ｄ，１６１ｋ，１６１ｒと、第２の配線層１６０と、を備える。
本実施形態では、トランジスタ１０３を含む回路素子が形成される基板１０２は、透光性基板であり、たとえばガラス基板である。基板１０２は、第１面１０２ａを有しており、第１面１０２ａ上に、トランジスタ１０３として薄膜トランジスタ（Thin Film Transistor、ＴＦＴ）が形成される。発光素子１５０は、ガラス基板上に形成されたＴＦＴによって駆動される。ＴＦＴを含む回路素子を大型のガラス基板上に形成するプロセスは、液晶パネルや有機ＥＬパネル等の製造のために確立しており、既存のプラントを利用することができる利点がある。
サブピクセル２０は、カラーフィルタ１８０をさらに備える。カラーフィルタ（波長変換部材）１８０は、表面樹脂層１７０上に、透明薄膜接着層１８８を介して設けられている。表面樹脂層１７０は、層間絶縁膜１５６および配線層１６０上に設けられている。
トランジスタ１０３は、基板１０２の第１面１０２ａ上に形成されたＴＦＴ下層膜１０６上に形成されている。ＴＦＴ下層膜１０６は、トランジスタ１０３形成時に平坦性を確保するとともに、加熱処理時にトランジスタ１０３のＴＦＴチャネル１０４を汚染等から保護する目的で設けられている。ＴＦＴ下層膜１０６は、たとえばＳｉＯ２等である
基板１０２には、発光素子１５０の駆動用のトランジスタ１０３のほか、他のトランジスタやキャパシタ等の回路素子が形成され、配線等によって回路１０１を構成している。たとえば、トランジスタ１０３は、後述する図３に示された駆動トランジスタ２６に対応し、そのほか選択トランジスタ２４やキャパシタ２８等が回路素子である。
以下では、回路１０１は、ＴＦＴチャネル１０４、絶縁層１０５、絶縁膜１０８、ビア１１１ｓ，１１１ｄおよび配線層１１０を含むものとする。基板１０２、ＴＦＴ下層膜１０６、回路１０１および層間絶縁膜１１２等のその他の構成要素を含めて回路基板１００と呼ぶことがある。
トランジスタ１０３は、この例では、ｐチャネルのＴＦＴである。トランジスタ１０３は、ＴＦＴチャネル１０４と、ゲート１０７と、を含む。ＴＦＴは、好ましくは、低温ポリシリコン（Low Temperature Poly Silicon、ＬＴＰＳ）プロセスによって形成されている。ＴＦＴチャネル１０４は、基板１０２上に形成された多結晶Ｓｉの領域であり、アモルファスＳｉとして形成された領域をレーザ照射でアニーリングすることによって多結晶化され、活性化されている。ＬＴＰＳプロセスによって形成されたＴＦＴは、十分高い移動度を有する。
ＴＦＴチャネル１０４は、領域１０４ｓ，１０４ｉ，１０４ｄを含む。領域１０４ｓ，１０４ｉ，１０４ｄは、いずれもＴＦＴ下層膜１０６上に設けられている。領域１０４ｉは、領域１０４ｓ，１０４ｄ間に設けられている。領域１０４ｓ，１０４ｄは、ホウ素（Ｂ）等のｐ形不純物がドープされており、ビア１１１ｓ，１１１ｄとオーミック接続されている。
ゲート１０７は、絶縁層１０５を介して、ＴＦＴチャネル１０４上に設けられている。絶縁層１０５は、ＴＦＴチャネル１０４とゲート１０７とを絶縁するとともに、隣接する他の回路素子との絶縁をとるために設けられている。領域１０４ｓよりも低い電位がゲート１０７に印加されると、領域１０４ｉにチャネルが形成されることによって、領域１０４ｓ，１０４ｄ間に流れる電流を制御することができる。
絶縁層１０５は、たとえばＳｉＯ２である。絶縁層１０５は、覆っている領域に応じてＳｉＯ２やＳｉ３Ｎ４等を含む多層の絶縁層であってもよい。
ゲート１０７は、たとえば多結晶Ｓｉである。ゲート１０７の多結晶Ｓｉ膜は、一般的なＣＶＤプロセスで作成することができる。
この例では、ゲート１０７および絶縁層１０５は、絶縁膜１０８で覆われている。絶縁膜１０８は、たとえばＳｉＯ２やＳｉ３Ｎ４等である。絶縁膜１０８は、配線層１１０の形成のための平坦化膜として機能する。絶縁膜１０８は、たとえばＳｉＯ２やＳｉ３Ｎ４等を含む多層の絶縁膜である。
ビア１１１ｓ，１１１ｄは、絶縁膜１０８を貫通して設けられている。絶縁膜１０８上には、第１の配線層（第１配線層）１１０が形成されている。第１の配線層１１０は、電位の異なり得る複数の配線を含んでおり、配線１１０ｓ，１１０ｄ，１１０ｒを含んでいる。図１以降の断面図の配線層においては、符号を付すべき配線層に含まれる１つの配線の横の位置にその配線の符号を表示するものとする。
ビア１１１ｓは、配線１１０ｓと領域１０４ｓとの間に設けられ、これらを電気的に接続している。ビア１１１ｄは、配線１１０ｄと領域１０４ｄとの間に設けられ、これらを電気的に接続している。
配線１１０ｓは、この例では、トランジスタ１０３のソース領域である領域１０４ｓを後述する図３に示された電源線３に電気的に接続している。配線１１０ｄは、後述するように、ビア１６１ｄおよび配線１６０ａを介して、発光素子１５０の発光面１５３Ｓ側のｐ形半導体層１５３に電気的に接続されている。
配線１１０ｒ（部分）は、光反射性を有する。配線１１０ｒは、発光素子１５０の直下に設けられている。配線１１０ｒの外周に囲まれた領域は、光反射膜として機能する。好ましくは、配線１１０ｒの外周は、ＸＹ平面視で、配線１１０ｒに投影された発光素子１５０の外周を含む。このため、配線１１０ｒは、発光素子１５０の下方への散乱光を発光面１５３Ｓ側に反射し、発光素子１５０の実質的な発光効率を向上させることができる。
配線層１１０およびビア１１１ｓ，１１１ｄは、たとえばＡｌやＡｌの合金、ＡｌとＴｉ等との積層膜等によって形成されている。たとえば、ＡｌとＴｉの積層膜では、Ｔｉの薄膜上にＡｌが積層され、さらにＡｌ上にＴｉが積層されている。また、配線の表面にＡｇ等の金属の層を設けることによって、光反射性の高い配線とすることができる。
絶縁膜１０８および配線層１１０上には、第１の層間絶縁膜１１２が設けられている。第１の層間絶縁膜（第１絶縁膜）１１２は、たとえばＰＳＧ（Phosphorus Silicon Glass）やＢＰＳＧ（Boron Phosphorus Silicon Glass）等の有機絶縁膜である。層間絶縁膜１１２は、ウェハボンディングにおいて、均一な接合を実現するために設けられている。層間絶縁膜１１２は、回路基板１００の表面を保護する保護膜としても機能する。
発光素子１５０は、ｎ形半導体層（第１半導体層）１５１と、発光層１５２と、ｐ形半導体層（第２半導体層）１５３と、を含む。ｎ形半導体層１５１、発光層１５２およびｐ形半導体層１５３は、層間絶縁膜１１２の側から発光面１５３Ｓの側に向かってこの順に積層されている。
発光素子１５０は、ＸＹ平面視で、たとえばほぼ正方形または長方形状を有しているが、角部は丸くなっていてもよい。発光素子１５０はＸＹ平面視で、たとえば楕円形状や円形状を有していてもよい。平面視での発光素子の形状や配置等を適切に選定することによって、レイアウトの自由度が向上する。ｎ形半導体層１５１は、この例では、層間絶縁膜１１２上をＸ軸方向に延伸する段差部１５１ａを有している。
発光素子１５０には、たとえば、ＩｎＸＡｌＹＧａ１－Ｘ－ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等の窒化物半導体が好適に用いられる。本発明の一実施形態における発光素子１５０は、いわゆる青色発光ダイオードであり、発光素子１５０が発光する光の波長は、たとえば４６７ｎｍ±２０ｎｍ程度である。発光素子１５０が発光する光の波長は、４１０ｎｍ±２０ｎｍ程度の青紫発光としてもよい。発光素子１５０が発光する光の波長は、上述の値に限らず、適切なものとすることができる。
第２の層間絶縁膜（第２絶縁膜）１５６は、第１の層間絶縁膜１１２、導電層１３０および発光素子１５０を覆っている。層間絶縁膜１５６は、たとえば、透明の有機絶縁材料等によって形成されている。透明の樹脂材料としては、ＳＯＧ（Spin On Glass）等のシリコン系樹脂やノボラック型フェノール系樹脂等が用いられる。層間絶縁膜１５６は、たとえば、ＡＬＤ（Atomic-layer-deposition）やＣＶＤで形成されたＳｉＯ２膜等でもよい。層間絶縁膜１５６は、発光素子１５０や導電層１３０等を覆うことによって、これらを塵埃や湿度等の周囲環境等から保護する。層間絶縁膜１５６は、発光素子１５０や導電層１３０等を覆うことによって、これらを他の導電物から絶縁する機能も有する。層間絶縁膜１５６の表面は、層間絶縁膜１５６上に配線層１６０が形成できる程度の平坦性があればよい。
第２の層間絶縁膜１５６を貫通して、ビア１６１ｋが設けられている。ビア１６１ｋの一端は、段差部１５１ａに接続されている。
ビア１６１ｄは、層間絶縁膜１１２，１５６を貫通して設けられている。ビア１６１ｄの一端は、配線１１０ｄに接続されている。ビア１６１ｒは、層間絶縁膜１１２，１５６を貫通して設けられている。ビア１６１ｒの一端は、配線１１０ｒに接続されている。
第２の配線層（第２配線層）１６０は、層間絶縁膜１５６上に設けられている。配線層１６０は、配線１６０ａ，１６０ｋを含んでいる。配線１６０ａは、層間絶縁膜１５６に開口されたコンタクトホールを介して、ｐ形半導体層１５３に接続されている。つまり、配線１６０ａは、発光面１５３Ｓを含む面の一部でｐ形半導体層１５３に電気的に接続されている。発光面１５３Ｓを含む面および発光面１５３Ｓは、たとえば同一平面にある。
配線１６０ａは、ビア１６１ｄの他端に接続されている。したがって、ｐ形半導体層１５３は、配線１６０ａ、ビア１６１ｄおよび配線１１０ｄを介して、トランジスタ１０３のドレイン電極である領域１０４ｄに電気的に接続されている。
配線１６０ｋは、ビア１６１ｋ，１６１ｒの他端に接続されている。配線１６０ｋは、後述する図３に示される接地線４に接続されている。したがって、ｎ形半導体層１５１は、ビア１６１ｋおよび配線１６０ｋを介して、接地線４に接続されている。また、配線１１０ｒは、ビア１６１ｒおよび配線１６０ｋを介して、接地線４に接続されている。
表面樹脂層１７０は、第２の層間絶縁膜１５６および第２の配線層１６０を覆っている。表面樹脂層１７０は、透明樹脂であり、層間絶縁膜１５６および配線層１６０を保護するとともに、カラーフィルタ１８０を接着するための平坦化面を提供する。
カラーフィルタ１８０は、遮光部１８１と色変換部１８２とを含む。色変換部１８２は、発光素子１５０の発光面１５３Ｓの直上に発光面１５３Ｓの形状に応じて設けられている。カラーフィルタ１８０では、色変換部１８２以外の部分は、遮光部１８１とされている。遮光部１８１は、いわゆるブラックマトリクスであり、隣接する色変換部１８２から発光される光の混色等によるにじみを低減し、シャープな画像を表示することを可能にする。
色変換部１８２は、１層または２層とされる。図１には、２層の部分が示されている。１層であるか２層であるかは、サブピクセル２０が発光する光の色、すなわち波長によって決定される。サブピクセル２０の発光色が赤または緑の場合には、色変換部１８２は、好ましくは、後述する色変換層１８３およびフィルタ層１８４との２層とされる。サブピクセル２０の発光色が青の場合には、好ましくは１層とされる。
色変換部１８２が２層の場合には、発光素子１５０により近い１層目が色変換層１８３であり、２層目がフィルタ層１８４である。つまり、フィルタ層１８４は、色変換層１８３上に積層されている。
色変換層１８３は、発光素子１５０が発光する光の波長を所望の波長に変換する層である。赤色を発光するサブピクセル２０の場合には、発光素子１５０の波長、４６７ｎｍ±２０ｎｍの光を、たとえば６３０ｎｍ±２０ｎｍ程度の波長の光に変換する。緑色を発光するサブピクセル２０の場合には、発光素子１５０の波長、４６７ｎｍ±２０ｎｍの光を、たとえば５３２ｎｍ±２０ｎｍ程度の波長の光に変換する。
フィルタ層１８４は、色変換層１８３で色変換されずに残存した青色発光の波長成分を遮断する。
サブピクセル２０が発光する光の色が青色の場合には、サブピクセル２０は、色変換層１８３を介して光を出力してもよいし、色変換層１８３を介さずにそのまま出力するようにしてもよい。発光素子１５０が発光する光の波長が４６７ｎｍ±２０ｎｍ程度の場合には、サブピクセル２０は、色変換層１８３を介さずに光を出力してもよい。発光素子１５０が発光する光の波長を４１０ｎｍ±２０ｎｍとする場合には、出力する光の波長を４６７ｎｍ±２０ｎｍ程度に変換するために、１層の色変換層１８３を設けることが好ましい。
青色のサブピクセル２０の場合であっても、サブピクセル２０は、フィルタ層１８４を有していてもよい。青色のサブピクセル２０にフィルタ層１８４を設けることによって、発光素子１５０の表面で生じる微小な外光反射が抑制される。
（変形例）
サブピクセルの構成の変形例について説明する。
図２Ａおよび図２Ｂは、本実施形態の画像表示装置の変形例の一部をそれぞれ例示する模式的な断面図である。
図２Ａ以降のサブピクセルの断面図では、煩雑さを避けるため、表面樹脂層１７０およびカラーフィルタ１８０の表示が省略されている。以降の図においては、特に記載のない限り、第２の層間絶縁膜１５６，２５６および第２の配線層１６０上には、表面樹脂層１７０およびカラーフィルタ１８０等が設けられる。後述の他の実施形態およびその変形例の場合についても同様である。
図２Ａおよび図２Ｂの場合には、サブピクセル２０ａ，２０ｂは、発光素子１５０ａと配線１６０ａ１，１６０ａ２との接続方法が上述の第１の実施形態の場合と相違する。同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
図２Ａに示すように、サブピクセル２０ａは、発光素子１５０ａと、配線１６０ａ１と、を含む。この変形例では、第１の層間絶縁膜１１２および発光素子１５０ａの少なくとも一部は、第２の層間絶縁膜（第２絶縁膜）２５６で覆われている。第２の層間絶縁膜２５６は、好ましくは白色樹脂である。白色樹脂である層間絶縁膜２５６は、発光素子１５０ａの横方向の出射光やカラーフィルタ１８０の界面等に起因する戻り光を反射して、実質的に発光素子１５０ａの発光効率を向上させることができる。
第２の層間絶縁膜２５６は、黒色樹脂であってもよい。層間絶縁膜２５６を黒色樹脂とすることによって、サブピクセル２０ａ内における光の散乱が抑制され、迷光がより効果的に抑制される。迷光が抑制された画像表示装置は、よりシャープな画像を表示することが可能である。
第２の層間絶縁膜２５６は、開口１５８を有している。開口１５８は、発光素子１５０ａの上方の層間絶縁膜２５６の一部を除去することによって形成されている。配線１６０ａ１は、開口１５８で露出されたｐ形半導体層１５３ａまで延伸されており、ｐ形半導体層１５３ａに接続されている。
ｐ形半導体層１５３ａは、開口１５８により露出された発光面１５３Ｓを有する。発光面１５３Ｓは、ｐ形半導体層１５３ａの面のうち発光層１５２に接する面に対向する面である。発光面１５３Ｓは、好ましくは粗面加工されている。発光素子１５０ａは、発光面１５３Ｓが粗面とされている場合には、光の取出効率を向上させることができる。
図２Ｂに示すように、サブピクセル２０ｂでは、透光性電極１５９ａ，１５９ｋが配線１６０ａ２，１６０ｋ上にそれぞれ設けられている。透光性電極１５９ａは、開口されたｐ形半導体層１５３ａの発光面１５３Ｓまで延伸されている。透光性電極１５９ａは、発光面１５３Ｓ上にわたって設けられている。透光性電極１５９ａは、配線１６０ａ２とｐ形半導体層１５３ａとを電気的に接続する。
発光面１５３Ｓ上に透光性電極１５９ａを設けることによって、透光性電極１５９ａとｐ形半導体層１５３ａとの接続面積を大きくすることができ、発光効率を向上させることができる。発光面１５３Ｓが粗面とされている場合には、発光面１５３Ｓと透光性電極１５９ａとの接続面積を増大させることができ、接触抵抗を低減することができる。
本実施形態では、上述に示したサブピクセル２０，２０ａ，２０ｂの構成のいずれかを含むことができる。
図３は、本実施形態に係る画像表示装置を例示する模式的なブロック図である。
図３に示すように、本実施形態の画像表示装置１は、表示領域２を備える。表示領域２には、サブピクセル２０が配列されている。サブピクセル２０は、たとえば格子状に配列されている。たとえば、サブピクセル２０は、Ｘ軸に沿ってｎ個配列され、Ｙ軸に沿ってｍ個配列される。
ピクセル１０は、異なる色の光を発光する複数のサブピクセル２０を含む。サブピクセル２０Ｒは、赤色の光を発光する。サブピクセル２０Ｇは、緑色の光を発光する。サブピクセル２０Ｂは、青色の光を発光する。３種類のサブピクセル２０Ｒ，２０Ｇ，２０Ｂが所望の輝度で発光することによって、１つのピクセル１０の発光色および輝度が決定される。
１つのピクセル１０は、３つのサブピクセル２０Ｒ，２０Ｇ，２０Ｂを含み、サブピクセル２０Ｒ，２０Ｇ，２０Ｂは、たとえば図３に示す例のように、Ｘ軸上を直線状に配列されている。各ピクセル１０は、同じ色のサブピクセルが同じ列に配列されていてもよいし、この例のように、列ごとに異なる色のサブピクセルが配列されていてもよい。
画像表示装置１は、電源線３および接地線４をさらに有する。電源線３および接地線４は、サブピクセル２０の配列に沿って、格子状に布線されている。電源線３および接地線４は、各サブピクセル２０に電気的に接続され、電源端子３ａとＧＮＤ端子４ａとの間に接続された直流電源から各サブピクセル２０に電力を供給する。電源端子３ａおよびＧＮＤ端子４ａは、電源線３および接地線４の端部にそれぞれ設けられ、表示領域２の外部に設けられた直流電源回路に接続される。電源端子３ａは、ＧＮＤ端子４ａを基準にして正の電圧が供給される。
画像表示装置１は、走査線６および信号線８をさらに有する。走査線６は、Ｘ軸に平行な方向に布線されている。つまり、走査線６は、サブピクセル２０の行方向の配列に沿って布線されている。信号線８は、Ｙ軸に平行な方向に布線されている。つまり、信号線８は、サブピクセル２０の列方向の配列に沿って布線されている。
画像表示装置１は、行選択回路５および信号電圧出力回路７をさらに有する。行選択回路５および信号電圧出力回路７は、表示領域２の外縁に沿って設けられている。行選択回路５は、表示領域２の外縁のＹ軸方向に沿って設けられている。行選択回路５は、各列のサブピクセル２０に走査線６を介して電気的に接続され、各サブピクセル２０に選択信号を供給する。
信号電圧出力回路７は、表示領域２の外縁のＸ軸方向に沿って設けられている。信号電圧出力回路７は、各行のサブピクセル２０に信号線８を介して電気的に接続され、各サブピクセル２０に信号電圧を供給する。
サブピクセル２０は、発光素子２２と、選択トランジスタ２４と、駆動トランジスタ２６と、キャパシタ２８と、を含む。図３において、選択トランジスタ２４はＴ１と表示され、駆動トランジスタ２６はＴ２と表示され、キャパシタ２８はＣｍと表示されることがある。
発光素子２２は、駆動トランジスタ２６と直列に接続されている。本実施形態では、駆動トランジスタ２６はｐチャネルのＴＦＴであり、駆動トランジスタ２６の主電極であるドレイン電極に発光素子２２のｐ形半導体層に接続されたアノード電極が接続されている。発光素子２２および駆動トランジスタ２６の直列回路は、電源線３と接地線４との間に接続されている。駆動トランジスタ２６は、図１等におけるトランジスタ１０３に対応し、発光素子２２は、図１等における発光素子１５０，１５０ａに対応する。発光素子２２に流れる電流は、駆動トランジスタ２６のゲート－ソース間に印加される電圧によって決定され、発光素子２２は、流れる電流に応じた輝度で発光する。
選択トランジスタ２４は、駆動トランジスタ２６のゲート電極と信号線８との間に主電極を介して接続されている。選択トランジスタ２４のゲート電極は、走査線６に接続されている。駆動トランジスタ２６のゲート電極と電源線３との間には、キャパシタ２８が接続されている。
行選択回路５は、ｍ行のサブピクセル２０の配列から、１行を選択して走査線６に選択信号を供給する。信号電圧出力回路７は、選択された行の各サブピクセル２０に必要なアナログ電圧値を有する信号電圧を供給する。選択された行のサブピクセル２０の駆動トランジスタ２６のゲート－ソース間には、信号電圧が印加される。信号電圧は、キャパシタ２８によって保持される。駆動トランジスタ２６は、信号電圧に応じた電流を発光素子２２に流す。発光素子２２は、発光素子２２に流れる電流に応じた輝度で発光する。
行選択回路５は、選択する行を順次切り替えて選択信号を供給する。つまり、行選択回路５は、サブピクセル２０が配列された行を走査する。順次走査されたサブピクセル２０の発光素子２２には、信号電圧に応じた電流が流れて発光する。ＲＧＢ各色のサブピクセル２０が発光する発光色および輝度によって決定された発光色および輝度で各ピクセル１０が発光して表示領域２に画像が表示される。
図４は、本実施形態の画像表示装置の一部を例示する模式的な平面図である。
本実施形態では、図１において説明したように、発光素子２２（１５０）と駆動トランジスタ２６（１０３）が、Ｚ軸方向に積層されており、ビア１６１ｄによって、発光素子２２（１５０）のアノード電極と駆動トランジスタ２６（１０３）のドレイン電極とを電気的に接続している。また、光反射性を有する配線１１０ｒは、ビア１６１ｒによって、図３に示した接地線４に電気的に接続されている。
図４の上部には、第Ｉ層の平面図が模式的に表示され、下部には、第ＩＩ層の平面図が模式的に表示されている。図４では、第Ｉ層を"Ｉ"と表記し、第２層を"ＩＩ"と表記している。第Ｉ層は、発光素子２２（１５０）が形成された層である。すなわち、第Ｉ層は、図１において、第１の層間絶縁膜１１２よりもＺ軸の正側の要素を示しており、要素は、ｎ形半導体層１５１から第２の配線層１６０までの層である。図４では、第２の層間絶縁膜１５６は示されていない。
第ＩＩ層は、図１において、ＴＦＴ下層膜１０６よりもＺ軸の正側の要素を示しており、要素は、トランジスタ１０３から第１の層間絶縁膜１１２までの層である。図４では、基板１０２、絶縁層１０５、絶縁膜１０８および第１の層間絶縁膜１１２は示されていない。
図１の断面図は、第Ｉ層および第ＩＩ層それぞれに一点鎖線の折れ線で示されたＡＡ'線の矢視断面である。
図４に示すように、発光素子１５０は、段差部１５１ａで、図１に示されたビア１６１ｋに接続されている。ビア１６１ｋは、コンタクトホール１６１ｋ１を介して、配線１６０ｋに接続されている。
配線１６０ｋには、コンタクトホール１６１ｒ１が設けられている。配線１６０ｋは、コンタクトホール１６１ｒ１を介して、ビア１６１ｒに接続されている。
また、発光素子１５０は、ｐ形半導体層１５３に設けられたコンタクトホール１６２ａを介して配線１６０ａに接続されており、配線１６０ａは、コンタクトホール１６１ｄ１を介して、ビア１６１ｄに接続されている。
２つの層間絶縁膜１１２，１５６を貫通するビア１６１ｄ，１６１ｒは、図上、二点鎖線で模式的に示されている。
ビア１６１ｒの他端は、第１の層間絶縁膜１１２に設けられたコンタクトホール１６１ｒ２を介して、配線１１０ｒに接続されている。配線１１０ｒは、発光素子１５０の直下に設けられており、第ＩＩ層の図では、配線１１０ｒ内に二点鎖線で発光素子１５０の外周が示されている。
ビア１６１ｄの他端は、第１の層間絶縁膜１１２に設けられたコンタクトホール１６１ｄ２を介して、配線１１０ｄに接続されている。配線１１０ｄは、絶縁膜１０８に開口されたコンタクトホール１１１ｃ１を介して、図１に示したビア１１１ｄに接続され、トランジスタ１０３のドレイン電極に接続される。
このようにして、層間絶縁膜１１２，１５６を貫通するビア１６１ｄ，１６１ｒによって、異なる層である第Ｉ層および第ＩＩ層にそれぞれ形成された発光素子１５０と配線１１０ｒとを電気的に接続し、発光素子１５０とトランジスタ１０３とを電気的に接続することができる。
配線１１０ｒは、光反射膜として機能する。図４を用いて、配線１１０ｒが光反射膜として機能する場合の配線１１０ｒおよび発光素子１５０の配置を説明する。
配線１１０ｒは、ＸＹ平面視で、Ｘ軸方向の長さＬ２およびＹ軸方向の長さＷ２を有する方形である。一方、発光素子１５０は、ＸＹ平面視で、Ｘ軸方向の長さＬ１およびＹ軸方向の長さＷ１を有する方形の底面を有する。
各部の長さは、Ｌ２＞Ｌ１、Ｗ２＞Ｗ１となるように設定されている。配線１１０ｒは、発光素子１５０の直下に設けられており、二点鎖線で示したように、配線１１０ｒの外周は、発光素子１５０の外周を含んでいる。配線１１０ｒの外周が発光素子１５０の外周を含んでいればよく、回路基板１００上のレイアウト等に応じて、配線１１０ｒの形状は、方形である場合に限らず適切な任意の形状とすることができる。
発光素子１５０は、上方に向かって発光するとともに、下方に向かう発光や、層間絶縁膜１１２と表面樹脂層１７０との界面での反射光や散乱光等が存在する。配線１１０ｒは光反射性を有するので、発光素子１５０の下方への散乱光は、配線１１０ｒによって上方に反射される。そのため、発光面１５３Ｓ側へ配光する割合が大きくなり、発光素子１５０の実質的な発光効率が向上する。また、このように配線１１０ｒが設定されることによって、発光素子１５０の下方への光の到達を抑制されるので、回路素子を発光素子１５０の直下近傍に配置する場合でも、回路素子への光の影響を軽減することができる。
配線１１０ｒは、接地線４に接続する場合に限らず、電源線３の電位等他の電位に接続してもよいし、後述する他の実施形態の場合のように、いずれの電位にも接続しなくてもよい。また、発光素子１５０の直下に配置する配線は、この例のように、配線１１０ｒを設ける場合に限らず、回路レイアウトに応じて、他の配線を兼用させるようにしてもよい。たとえば、トランジスタの電極に接続されている配線１１０ｓ，１１０ｄのいずれかの一部を発光素子１５０下に延伸し、その部分のＸＹ平面視での外周が発光素子１５０の外周を含むようにしてもよい。
本実施形態の画像表示装置１の製造方法について説明する。
図５Ａ～図９Ｂは、本実施形態の画像表示装置の製造方法およびその変形例を例示する模式的な断面図である。
図５Ａに示すように、本実施形態の画像表示装置１の製造方法では、半導体成長基板（第２基板）１１９４が準備される。半導体成長基板１１９４は、結晶成長用基板（第１基板）１００１上に成長させた半導体層１１５０を有する。結晶成長用基板１００１は、たとえばＳｉ基板やサファイア基板等である。好ましくは、Ｓｉ基板が用いられる。
半導体成長基板１１９４では、ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１は、結晶成長用基板１００１上に結晶成長用基板１００１側からこの順に積層される。半導体層１１５０の成長には、たとえば気相成長法（Chemical Vapor Deposition、ＣＶＤ法）が用いられ、有機金属気相成長法（Metal Organic Chemical Vapor Deposition、ＭＯＣＶＤ法）が好適に用いられる。半導体層１１５０は、たとえば、ＩｎＸＡｌＹＧａ１－Ｘ－ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等である。
図５Ｂに示すように、回路基板１１００が準備される。回路基板（第３基板）１１００は、図１等で説明した回路１０１を含む。半導体成長基板１１９４は、上下を反転させて、回路基板１１００と貼り合わされる。より詳細には、図の矢印で示したように、回路基板１１００に形成されている層間絶縁膜１１２の露出面と、ｎ形半導体層１１５１の露出面とを向かい合わせて、両者を貼り合わせる。
２つの基板を貼り合わせるウェハボンディングでは、たとえば、２つの基板を加熱して熱圧着により２つの基板を貼り合わせる。加熱圧着する際に、低融点金属や低融点合金を用いてもよい。低融点金属は、たとえばＳｎやＩｎ等であり、低融点合金は、たとえばＺｎやＩｎ、Ｇａ、Ｓｎ、Ｂｉ等を主成分とした合金とすることができる。
ウェハボンディングでは、上述のほか、それぞれの基板の貼り合わせ面を化学機械研磨（Chemical Mechanical Polishing、ＣＭＰ）等を用いて平坦化した上で、真空中で貼り合わせ面をプラズマ処理により清浄化して密着させるようにしてもよい。
図６Ａ～図７Ｂには、ウェハボンディング工程に関する２種類の変形例が示されている。ウェハボンディング工程では、図５Ａおよび図５Ｂの工程に代えて、図６Ａ～図６Ｃの工程とすることができる。また、図５Ａおよび図５Ｂの工程に代えて、図７Ａおよび図７Ｂの工程としてもよい。
図６Ａ～図６Ｃでは、結晶成長用基板１００１に半導体層１１５０を形成した後、半導体層１１５０は、結晶成長用基板１００１とは異なる支持基板１１９０に転写される。
図６Ａに示すように、半導体成長基板１２９４が準備される。半導体成長基板１２９４では、半導体層１１５０は、結晶成長用基板１００１上に、結晶成長用基板１００１の側から、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３の順に成長される。
結晶成長の初期には結晶格子定数の不整合に起因する結晶欠陥が生じ易く、そのような結晶はｎ形を呈する。そのため、この例のように、ｎ形半導体層１１５１から結晶成長用基板１００１に積層する方が生産プロセス上のマージンを大きくとれて歩留りを向上し易いという長所がある。
図６Ｂに示すように、結晶成長用基板１００１上に半導体層１１５０を形成した後、ｐ形半導体層１１５３の露出面に支持基板１１９０が接着される。支持基板１１９０は、たとえばＳｉや石英等によって形成されている。半導体層１１５０に支持基板１１９０が接着された後には、結晶成長用基板１００１は除去される。結晶成長用基板１００１の除去には、たとえばウェットエッチングやレーザリフトオフが用いられる。
図６Ｃに示すように、回路基板１１００が準備される。半導体層１１５０は、ｎ形半導体層１１５１の露出面を介して、回路基板１１００と貼り合わされる。その後、支持基板１１９０は、レーザリフトオフ等によって除去される。
図７Ａおよび図７Ｂに示す例では、結晶成長用基板１００１にバッファ層１１４０を設けた後に、半導体層１１５０は、バッファ層１１４０上に形成される。
図７Ａに示すように、半導体成長基板１１９４ａが準備される。半導体成長基板１１９４ａでは、半導体層１１５０は、バッファ層１１４０を介して、結晶成長用基板１００１上に形成される。半導体層１１５０は、結晶成長用基板１００１上に結晶成長用基板１００１側から、ｐ形半導体層１１５３、発光層１１５２、ｎ形半導体層１１５１の順に積層される。バッファ層１１４０は、結晶成長用基板１００１の一方の面に形成されている。バッファ層１１４０は、ＡｌＮ等のナイトライドが好適に用いられる。バッファ層１１４０を介して、半導体層１１５０を結晶成長させることによって、ＧａＮの結晶と結晶成長用基板１００１との界面での不整合を緩和することができる。
図７Ｂに示すように、回路基板１１００が準備される。１１９４ａは、上下を反転して、ｎ形半導体層１１５１の露出面を介して、回路基板１１００に貼り合わせられる。ウェハボンディング後、結晶成長用基板１００１がレーザリフトオフ等によって除去される。
この例では、結晶成長用基板１００１の除去後にバッファ層１１４０が残るので、以降のいずれかの工程で、バッファ層１１４０が除去される。バッファ層１１４０の除去は、たとえば、発光素子１５０を形成する工程の後に行ってもよいし、発光素子１５０を形成する前に行ってもよい。バッファ層１１４０の除去には、たとえば、ウェットエッチング等が用いられる。
ウェハボンディングした後の製造工程に戻って説明を続ける。
図８Ａに示すように、ウェハボンディングによって回路基板１１００が半導体層１１５０に接合された後、結晶成長用基板１００１は、ウェットエッチングやレーザリフト等によって除去される。
図８Ｂに示すように、半導体層１１５０は、エッチングによって、必要な形状に成形される。発光素子１５０の成形には、たとえばドライエッチングプロセスが用いられ、好適には、異方性プラズマエッチング（Reactive Ion Etching、ＲＩＥ）が用いられる。第１の層間絶縁膜１１２および発光素子１５０を覆って、第２の層間絶縁膜１５６が形成される。
図９Ａに示すように、第２の層間絶縁膜１５６にコンタクトホール１６２ａが形成される。層間絶縁膜１５６を貫通するビアホール１６２ｋが形成される。層間絶縁膜１１２，１５６を貫通するビアホール１６２ｄ，１６２ｒが形成される。コンタクトホールやビアホールの形成には、たとえばＲＩＥ等が用いられる。
なお、前述のように、層間絶縁膜１５６は、発光素子１５０等を覆うことにより、絶縁性が確保されればよい。層間絶縁膜１５６の表面の平坦性は、層間絶縁膜１５６上に第２の配線層１６０を形成できる程度でよく、平坦化工程を行わなくてもかまわない。層間絶縁膜１５６に平坦化工程を施さない場合には、工程数を削減できるほか、発光素子１５０が形成された場所以外では、層間絶縁膜１５６の厚さを薄くすることができるとの利点がある。層間絶縁膜１５６の厚さが薄い箇所では、ビアホール１６２ｋ，１６２ｄ，１６２ｒの深さを浅くすることができる。ビアホールの深さを浅くすることによって、ビアホールの形成される深さにわたって十分な開口径を確保することができるので、ビアによる電気的接続を確保することが容易になる。そのため、電気的特性の不良による歩留りの低下を抑制することができる。
図９Ｂに示すように、コンタクトホール１６２ａおよびビアホール１６２ｄ，１６２ｋ，１６２ｒ内に導電材料が充填される。その後、第２の配線層１６０が形成される。あるいは、コンタクトホール１６２ａおよびビアホール１６２ｄ，１６２ｋ，１６２ｒ内に導電材料が充填され、ビア１６１ｄ、１６１ｋ、１６１ｒが形成されると同時に、第２の配線層１６０が形成されてもよい。
図１０Ａおよび図１０Ｂは、本実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。
図１０Ａおよび図１０Ｂは、図２Ａに示したサブピクセル２０ａを形成するための製造工程を示している。本変形例では、第２の層間絶縁膜２５６を形成し、ビアホールを形成するまでは、第１の実施形態の場合と同一の工程を有している。以下では、図９Ａの工程以降に図１０Ａおよび図１０Ｂの工程が実行されるものとして説明する。
図１０Ａに示すように、第２の層間絶縁膜２５６をエッチングにより開口１５８を形成し、ｐ形半導体層１５３ａの発光面１５３Ｓを露出させる。エッチングは、ウェットエッチングでもよいし、ドライエッチングでもよい。その後、露出されたｐ形半導体層１５３ａの発光面１５３Ｓは、発光効率を向上させるために粗面化される。
図１０Ｂに示すように、開口１５８を含めて配線層を成膜し、フォトリソグラフィによって各配線１６０ａ１，１６０ｋを形成する。配線１６０ａ１は、露出されたｐ形半導体層１５３ａの発光面１５３Ｓに接続されるように形成される。
このようにして、変形例のサブピクセル２０ａが形成される。
図１１Ａおよび図１１Ｂは、本実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。
図１１Ａおよび図１１Ｂは、図２Ｂに示したサブピクセル２０ｂを形成するための製造工程を示している。本変形例では、開口１５８を形成するまでは、上述の変形例の場合と同一の工程を有している。したがって、以下では、図１０Ａ以降に、図１１Ａ、図１１Ｂの工程が実行されるものとして説明する。
図１１Ａに示すように、ｐ形半導体層１５３ａの発光面１５３Ｓを露出するように開口１５８を形成した後、発光面１５３Ｓが粗面化される。層間絶縁膜２５６を貫通するビア１６１ｋが形成され、層間絶縁膜１１２，２５６を貫通するビア１６１ｒが形成される。その後、各配線１６０ａ２，１６０ｋを形成する。この段階では、配線１６０ａ２は、ｐ形半導体層１５３の発光面１５３Ｓに接続されていない。
図１１Ｂに示すように、配線層１６０、第２の層間絶縁膜２５６およびｐ形半導体層１５３ａの発光面１５３Ｓを覆う透光性導電膜を形成する。透光性導電膜は、ＩＴＯ膜やＺｎＯ膜等が好適に用いられる。フォトリソグラフィにより、必要な透光性電極１５９ａ，１５９ｋが形成される。透光性電極１５９ａは、配線１６０ａ２上に形成されるとともに、ｐ形半導体層１５３ａの発光面１５３Ｓ上にも形成されている。したがって、配線１６０ａ２およびｐ形半導体層１５３ａは、電気的に接続される。好ましくは、透光性電極１５９ａは、露出されている発光面１５３Ｓの全面を覆うように設けられ、発光面１５３Ｓに接続されている。
このようにして、変形例のサブピクセル２０ｂが形成される。
サブピクセル２０以外の回路の一部は、回路基板１１００中に形成されている。たとえば図３に示した行選択回路５は、駆動トランジスタや選択トランジスタ等とともに、回路基板１１００中に形成されることができる。つまり、行選択回路５は、上述の製造工程によって同時に組み込まれている場合がある。一方、信号電圧出力回路７は、微細加工による高集積化が可能な製造プロセスによって製造された半導体デバイスに組み込まれることが望ましい。信号電圧出力回路７は、ＣＰＵや他の回路要素とともに別の基板に実装され、たとえば後述するカラーフィルタの組み込みの前に、あるいは、カラーフィルタの組み込みの後に、回路基板１１００の配線と相互に接続される。
たとえば、回路基板１１００は、回路１０１を含むガラス基板を含んでおり、ガラス基板は、ほぼ方形である。回路基板１１００には、１つまたは複数の画像表示装置のための回路１０１が形成されている。あるいは、より大きな画面サイズ等の場合には、１つの画像表示装置を構成するための回路１０１が複数の回路基板１１００に分割されて形成されており、分割された回路のすべてを組み合わせて、１つの画像表示装置を構成するようにしてもよい。
結晶成長用基板１００１には、結晶成長用基板１００１とほぼ同一寸法を有する半導体層１１５０が形成される。たとえば、結晶成長用基板１００１は、方形の回路基板１１００と同じ寸法を有する方形とすることができる。結晶成長用基板は、回路基板１１００と同一形状や、相似の形状に限らず、他の形状であってもよい。たとえば、結晶成長用基板１００１は、方形の回路基板１１００に形成された回路１０１を含むような径を有するほぼ円形のウェハ形状等であってもよい。
図１２は、本実施形態の画像表示装置の製造方法を例示する斜視図である。
図１２に示すように、複数の半導体成長基板１１９４を準備して、１つの回路基板１１００に、複数の結晶成長用基板１００１に形成された半導体層１１５０を接合するようにしてもよい。
回路基板１１００には、１枚の基板１０２に複数の回路１０１がたとえば格子状に配置されている。回路１０１は、１つの画像表示装置１に必要なすべてのサブピクセル２０等を含んでいる。隣接して配置されている回路１０１の間には、スクライブライン幅の程度の間隔が設けられている。回路１０１の端部および端部付近には、回路素子等は配置されていない。
半導体層１１５０は、その端部が結晶成長用基板１００１の端部と一致するように形成されている。そこで、半導体成長基板１１９４の端部を、回路１０１の端部と一致するように配置し、接合することによって、接合後の半導体層１１５０の端部と回路１０１の端部とを一致させることができる。
結晶成長用基板１００１に半導体層１１５０を成長させるときに、半導体層１１５０の端部およびその近傍では、結晶品位の低下を生じ易い。そのため、半導体層１１５０の端部と回路１０１の端部とを一致させることによって、半導体成長基板１１９４上の半導体層１１５０の端部近傍における結晶品位の低下し易い領域を画像表示装置１の表示領域に使用しないようにすることができる。なお、ここで、結晶成長用基板１００１の配置方法にはさまざまな自由度がある。半導体層１１５０の端部が発光素子１５０にかからないように配置することが好ましい。
あるいは、この逆に、複数の回路基板１１００を準備して、１つの半導体成長基板１１９４の結晶成長用基板１００１上に形成された半導体層１１５０に対して、複数の回路基板１１００を接合するようにしてもよい。
図１３は、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
なお、図１３では、煩雑さを避けるために、回路基板１１００内の構造や層間絶縁膜１１２、ビア１６１ｄ，１６１ｋ，１６１ｒ、配線層１６０等については、表示が省略されている。また、図１３には、カラーフィルタ１８０等の色変換部材の一部が表示されている。図１３では、発光素子１５０、層間絶縁膜１５６、表面樹脂層１７０、および表示が省略されているビア等を含む構造物を発光回路部１７２と呼ぶ。また、回路基板１１００上に発光回路部１７２を設けた構造物を構造体１１９２と呼ぶ。
図１３に示すように、カラーフィルタ（波長変換部材）１８０は、一方の面で構造体１１９２に接着される。カラーフィルタ１８０の他方の面は、ガラス基板１８６に接着されている。カラーフィルタ１８０の一方の面には、透明薄膜接着層１８８が設けられており、透明薄膜接着層１８８を介して、構造体１１９２の発光回路部１７２の側の面に接着される。
カラーフィルタ１８０は、この例では、赤色、緑色、青色の順にＸ軸の正方向に色変換部が配列されている。赤色については、１層目に赤色の色変換層１８３Ｒが設けられており、緑色については、１層目に緑色の色変換層１８３Ｇが設けられており、いずれも２層目にはフィルタ層１８４がそれぞれ設けられている。青色については、単層の色変換層１８３Ｂが設けられていてもよいし、フィルタ層１８４が設けられていてもよい。各色変換部の間には、遮光部１８１が設けられている。
各色の色変換層１８３Ｒ，１８３Ｇ，１８３Ｂの位置を発光素子１５０の位置に合わせて、カラーフィルタ１８０は、構造体１１９２に貼り付けられる。
図１４Ａ～図１４Ｄは、本実施形態の画像表示装置の製造方法の変形例を示す模式的な断面図である。
図１４Ａ～図１４Ｄには、カラーフィルタをインクジェットで形成する方法が示されている。
図１４Ａに示すように、回路基板１１００に発光回路部１７２が貼り付けられた構造体１１９２が準備される。
図１４Ｂに示すように、構造体１１９２上に遮光部１８１が形成される。遮光部１８１は、たとえばスクリーン印刷やフォトリソグラフィ技術等を用いて形成される。
図１４Ｃに示すように、発光色に応じた蛍光体は、インクジェットノズルから噴出され、色変換層１８３を形成する。蛍光体は、遮光部１８１が形成されていない領域を着色する。蛍光体は、たとえば一般的な蛍光体材料やペロブスカイト蛍光体材料、量子ドット蛍光体材料を用いた蛍光塗料が用いられる。ペロブスカイト蛍光体材料や量子ドット蛍光体材料を用いた場合には、各発光色を実現できるとともに、単色性が高く、色再現性を高くできるので好ましい。インクジェットノズルによる描画の後、適切な温度および時間で乾燥処理を行う。着色時の塗膜の厚さは、遮光部１８１の厚さよりも薄く設定されている。
すでに説明したように、青色発光のサブピクセルについては、色変換部を形成しない場合には、蛍光体は噴出されない。また、青色発光のサブピクセルについて、青色の色変換層を形成する際に、色変換部は１層でよい場合には、好ましくは、青色の蛍光体の塗膜の厚さは、遮光部１８１の厚さと同じ程度とされる。
図１４Ｄに示すように、フィルタ層１８４のための塗料は、インクジェットノズルから噴出される。塗料は、蛍光体の塗膜に重ねて塗布される。蛍光体および塗料の塗膜の合計の厚さは、遮光部１８１の厚さと同じ程度とされる。
本実施形態の画像表示装置１の効果について説明する。
本実施形態の画像表示装置１の製造方法では、発光素子１５０を駆動するトランジスタ１０３等の回路素子を含む回路基板１１００に、発光素子１５０を形成するための発光層１１５２を含む半導体層１１５０を貼り合わせる。その後、半導体層１１５０をエッチングして発光素子１５０を形成する。そのため、回路基板１１００に個片化された発光素子を個々に転写するのに比べて、発光素子を転写する工程を著しく短縮することができる。
たとえば、４Ｋ画質の画像表示装置では、サブピクセルの数は２４００万個を超え、８Ｋ画質の画像表示装置の場合には、サブピクセルの数は９９００万個を超える。これだけ大量の発光素子を個々に回路基板に実装するのでは、膨大な時間を要することとなり、マイクロＬＥＤによる画像表示装置を現実的なコストで実現することは困難である。また、大量の発光素子を個々に実装したのでは、実装時の接続不良等による歩留りが低下し、さらなるコスト上昇が避けられない。
これに対して、本実施形態の画像表示装置１の製造方法では、半導体層１１５０を個片化する前に、半導体層１１５０全体を回路基板１１００に貼り付けるので、転写工程が１回で完了する。
回路基板上で、エッチング等により発光素子を直接形成した後に、発光素子と、回路基板１１００内の回路素子とを、ビア形成により電気的に接続するので、均一な接続構造を実現することができ、歩留りの低下を抑制することができる。
さらに、半導体層１１５０をあらかじめ個片化したり、回路素子に対応した位置に電極を形成したりすることなく、ウェハレベルで回路基板１１００に貼り付けるので、アライメントをとる必要がない。そのため、貼り付け工程を短時間で容易に行うことが可能になる。貼り付け時にアライメントをとる必要がないので、発光素子１５０の小型化も容易であり、高精細化されたディスプレイに好適である。
本実施形態では、たとえばガラス基板上に形成されたＴＦＴを回路基板１１００とすることができるので、既存のフラットパネルの製造プロセスやプラントを利用することができる。
本実施形態の画像表示装置１では、回路基板１００は、発光素子１５０の直下となる位置に光反射性を有する配線１１０ｒを設けているので、発光素子１５０の下方への散乱光を発光面１５３Ｓ側に配光して、実質的な発光効率を向上させることができる。
（第２の実施形態）
図１５は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図１５は、図４のＡＡ’線に相当する位置における矢視断面を示している。
本実施形態では、第１実施形態の配線１１０ｒは、配線２１０ｒに置き換えられている。この例では、配線２１０ｒには電位が与えられておらず、フローティングとされている。上述した他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
図１５に示すように、本実施形態の画像表示装置のサブピクセル２２０では、第１の配線層１１０は、配線２１０ｒを含む。配線２１０ｒは、発光素子１５０の直下に設けられている。配線２１０ｒは、発光素子１５０の側に凹となる面２１１ｒを有する。好ましくは、第１の実施形態の場合と同様に、配線２１０ｒの外周は、ＸＹ平面視で、配線２１０ｒに投影された発光素子１５０の外周を含んでいる。
配線２１０ｒは、少なくとも面２１１ｒにおいて光反射性を有しており、発光素子１５０の直下に設けられている。そのため、配線２１０ｒは、発光素子１５０の下方への散乱光を上方へ反射することができる。本実施形態では、配線２１０ｒの発光素子１５０側の面２１１ｒは、凹面となっているので、下方への散乱光が、発光素子１５０から広がりながら散乱される場合であっても、より多くの光を発光面１５３Ｓの側に反射することができる。
本実施形態の画像表示装置の製造方法について説明する。
図１６Ａ～図１７Ｃは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図１６Ａ～図１６Ｃでは、第１の配線層１１０の形成工程において、配線２１０ｒの形成工程が示されている。
図１６Ａに示すように、ゲート１０７および絶縁層１０５を覆う絶縁膜１０８が形成された回路基板２１００ａが準備される。回路基板２１００ａでは、配線層は、まだ形成されていない。
図１６Ｂに示すように、絶縁膜１０８上にフォトレジストを塗布し、配線２１０ｒを形成する箇所に開口２０９が設けられたマスク１１０９を形成する。その後、マスク１１０９が形成された回路基板２１００ａは、等方性エッチングによって処理される。等方性エッチングは、ドライエッチングでもよいし、ウェットエッチングでもよい。等方性エッチングでは、マスク１１０９の下方や開口２０９のＸＹ平面視での中央部付近にもエッチングが進ことによって、Ｚ軸の正方向に凹となる凹面２０９ａが形成される。
図１６Ｃに示すように、マスク１１０９を除去し、絶縁膜１０８にビアホールを形成して、ビア１１１ｓ，１１１ｄを形成した後、あるいは、ビア１１１ｓ，１１１ｄを形成すると同時に第１の配線層２１０を形成する。
その後、絶縁膜１０８および配線層２１０を覆う層間絶縁膜１１２が形成される。このようにして、凹面である面２１１ｒを有する配線２１０ｒを形成することができ、配線２１０ｒを含む回路基板２１００が形成される。
図１７Ａに示すように、図１６Ａに示した工程によって形成された回路基板２１００が準備される。回路基板２１００に半導体成長基板１１９４が貼り合わされ、結晶成長用基板が除去される。その後、半導体層がエッチングされて発光素子１５０が形成される。
図１７Ｂに示すように、第１の層間絶縁膜１１２および発光素子１５０を覆う第２の層間絶縁膜１５６が形成された後、第２の層間絶縁膜１５６にコンタクトホール１６２ａおよびビアホール１６２ｋが形成される。コンタクトホール１６２ａおよびビアホール１６２ｋが形成されると同時に、層間絶縁膜１１２，１５６を貫通するビアホール１６２ｄが形成される。ビアホール１６２ｄは、コンタクトホール１６２ａおよびビアホール１６２ｋが形成される前に形成されてもよいし、コンタクトホール１６２ａおよびビアホール１６２ｋが形成された後に形成されてもよい。コンタクトホールやビアホールの形成には、たとえばＲＩＥ等が用いられる。
図１７Ｃに示すように、ビアホール１６２ｄ，１６２ｋ内に導電材料が充填される。その後、第２の配線層１６０が形成される。あるいはビアホール１６２ｄ，１６２ｋの充填と同時に第２の配線層１６０が形成される。
以降、他の実施形態の場合と同様に、カラーフィルタが形成される。
このようにして、本実施形態の画像表示装置を製造することができる。
本実施形態の画像表示装置の効果について説明する。
本実施形態においても、上述の他の実施形態の場合と同様の効果を有する。すなわち、回路基板２１００に半導体層１１５０を貼り合わせた後、個別の発光素子１５０をエッチングにより形成するので、発光素子の転写工程を著しく短縮することができる。
上述の他の実施形態と同様の効果に加えて、本実施形態では、回路基板２１００の第１の配線層２１０は、発光素子１５０の直下に設けられた配線２１０ｒを含んでいる。配線２１０ｒは、発光素子１５０側に凹となる面２１１ｒを有し、配線２１０ｒの外周は、平面視で、配線２１０ｒに投影される発光素子１５０の外周を含んでいる。そのため、発光素子１５０の下方への散乱光が横方向に広がりをもって散乱する場合であっても、面２１１ｒは、散乱光を発光面１５３Ｓの側に反射することができる。したがって、実質的な発光効率が向上される。
（第３の実施形態）
図１８は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
ここで、図１８は、図４のＡＡ’線に相当する位置の矢視断面を示している。
本実施形態では、発光素子２５０の構成および発光素子２５０を駆動するトランジスタ２０３の構成が上述の他の実施形態の場合と相違する。上述の他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
図１８に示すように、本実施形態の画像表示装置のサブピクセル３２０は、トランジスタ２０３と、発光素子２５０と、を含む。
トランジスタ２０３は、この例では、ｎチャネルのＴＦＴである。トランジスタ２０３は、ＴＦＴチャネル２０４と、ゲート１０７と、を含む。ＴＦＴチャネル２０４は、基板１０２上に形成された多結晶Ｓｉの領域であり、アモルファスＳｉとして形成された領域をレーザ照射でアニーリングすることによって多結晶化され、活性化されている。ＴＦＴチャネル２０４は、領域２０４ｓ，２０４ｉ，２０４ｄを含む。領域２０４ｉは、領域２０４ｓ，２０４ｄ間に設けられている。領域２０４ｓ，２０４ｄは、Ｐ等のｎ形不純物がドープされており、ビア１１１ｓ，１１１ｄとオーミック接続されている。
ゲート１０７は、絶縁層１０５を介して、ＴＦＴチャネル２０４上に設けられている。領域２０４ｓよりも高い電位がゲート１０７に印加されると、領域２０４ｉにチャネルが形成されることによって、領域２０４ｓ，２０４ｄ間に流れる電流が制御される。
トランジスタ２０３の上部の構造および配線層の構造は、上述した他の実施形態の場合と同じである。
発光素子２５０は、ｐ形半導体層（第１半導体層）２５３と、発光層２５２と、ｎ形半導体層（第２半導体層）２５１と、を含む。ｐ形半導体層２５３、発光層２５２およびｎ形半導体層２５１は、回路基板１００の第１の層間絶縁膜１１２から発光面２５１Ｓに向かってこの順に積層されている。発光素子２５０は、ＸＹ平面視で、たとえば、ほぼ正方形または長方形状をなしているが、角部は丸くなっていてもよい。発光素子２５０はＸＹ平面視で、たとえば楕円形状や円形状を有していてもよい。平面視での発光素子の形状や配置等を適切に選定することによって、レイアウトの自由度が向上する。ｐ形半導体層２５３は、この例では、第１の層間絶縁膜１１２上をＸ軸方向に延伸する段差部２５３ａを有する。
発光素子２５０は、上述の他の実施形態の場合と同じ材料でよい。発光素子２５０は、たとえば４６７ｎｍ±２０ｎｍ程度の青色光あるいは４１０ｎｍ±２０ｎｍの波長の青紫色光を発光する。
第２の層間絶縁膜（第２絶縁膜）２５６は、第１の層間絶縁膜１１２および発光素子２５０を覆っている。第２の層間絶縁膜２５６は、開口２５８を有している。開口２５８は、発光素子２５０上に形成されており、層間絶縁膜２５６は、発光素子２５０の発光面２５１Ｓ上に設けられていない。層間絶縁膜２５６は、発光素子２５０が発光する光を反射して開口２５８から効果的に出力されるように、白色樹脂が好適に用いられるが、上述した他の実施形態の変形例の場合と同様に、黒色樹脂であってもよい。
発光面２５１Ｓは、ｎ形半導体層２５１の面のうち発光層２５２に接する面に対向する面である。発光面２５１Ｓは、粗面化されている。
層間絶縁膜２５６を貫通して、ビア１６１ａが設けられている。ビア１６１ａの一端は、段差部２５３ａに接続されている。
ビア１６１ｄは、層間絶縁膜１１２，２５６を貫通して設けられている。ビア１６１ｄの一端は、配線１１０ｄに接続されている。
配線層１６０は、第２の層間絶縁膜２５６上に設けられている。配線層１６０は、配線１６０ｋ３，１６０ａ３を含む。第２の層間絶縁膜２５６を貫通するビア１６１ａの一端は段差部２５３ａに接続され、他端は、配線１６０ａ３に接続されている。層間絶縁膜１１２，２５６を貫通するビア１６１ｒの一端は、配線１１０ｒに接続され、他端は、配線１６０ａ３に接続されている。配線１６０ａ３は、後述する図１９の電源線３に接続されている。したがって、ｐ形半導体層２５３は、ビア１６１ａおよび配線１６０ａ３を介して、電源線３に電気的に接続されている。配線１１０ｒは、ビア１６１ｒおよび配線１６０ａ３を介して、電源線３に電気的に接続されている。
配線１６０ｋ３は、ｎ形半導体層２５１に発光面２５１Ｓで接続されている。層間絶縁膜１１２，２５６を貫通するビア１６１ｄの一端は、配線１１０ｄに接続されている。配線１１０ｄは、トランジスタ２０３のドレイン電極に接続されている。ビア１６１ｄの他端は、配線１６０ｋ３に接続されている。したがって、ｎ形半導体層２５１は、配線１６０ｋ３、ビア１６１ｄおよび配線１１０ｄを介して、トランジスタ２０３の主電極に電気的に接続されている。なお、トランジスタ２０３のもう一方の主電極であるソース電極は、配線１１０ｓを介して、後述の図１９の接地線４に接続されている。
なお、この例では、発光面２５１Ｓは、粗面化されている。粗面化工程は省略されてもよい。また、図２Ｂにおいて上述したように、発光面２５１Ｓ上にわたって透光性電極を設け、透光性電極および配線によって、ｎ形半導体層２５１を接地線４に接続するようにしてもよい。さらに、第１の実施形態の場合と同様に、発光面２５１Ｓ上を開口せず、層間絶縁膜を透明樹脂としてもよい。
本実施形態の画像表示装置のサブピクセル３２０では、層間絶縁膜２５６および配線層１６０上に表面樹脂層１７０が設けられ、上述の他の実施形態の場合と同様にカラーフィルタ等の上部構造が形成されている。
図１９は、本実施形態に係る画像表示装置を例示する模式的なブロック図である。
図１９に示すように、本実施形態の画像表示装置３０１は、表示領域２、行選択回路３０５および信号電圧出力回路３０７を備える。表示領域２には、上述の他の実施形態の場合と同様に、たとえばサブピクセル３２０が格子状に配列されている。
ピクセル１０は、上述の他の実施形態の場合と同様に、異なる色の光を発光する複数のサブピクセル３２０を含む。サブピクセル３２０Ｒは、赤色の光を発光する。サブピクセル３２０Ｇは、緑色の光を発光する。サブピクセル３２０Ｂは、青色の光を発光する。３種類のサブピクセル３２０Ｒ，３２０Ｇ，３２０Ｂが所望の輝度で発光することによって、１つのピクセル１０の発光色および輝度が決定される。
１つのピクセル１０は、３つのサブピクセル３２０Ｒ，３２０Ｇ，３２０Ｂからなり、サブピクセル３２０Ｒ，３２０Ｇ，３２０Ｂは、たとえば図１９に示す例のように、Ｘ軸上を直線状に配列されている。各ピクセル１０は、同じ色のサブピクセルが同じ列に配列されていてもよいし、この例のように、列ごとに異なる色のサブピクセルが配列されていてもよい。
サブピクセル３２０は、発光素子３２２と、選択トランジスタ３２４と、駆動トランジスタ３２６と、キャパシタ３２８と、を含む。図１９において、選択トランジスタ３２４はＴ１と表示され、駆動トランジスタ３２６はＴ２と表示され、キャパシタ３２８はＣｍと表示されることがある。
本実施形態では、発光素子３２２が電源線３側に設けられており、発光素子３２２に直列に接続された駆動トランジスタ３２６は、接地線４側に設けられている。つまり、駆動トランジスタ３２６は、発光素子３２２よりも低電位側に接続されている。駆動トランジスタ３２６は、ｎチャネルのトランジスタである。
駆動トランジスタ３２６のゲート電極と信号線３０８との間には、選択トランジスタ３２４が接続されている。キャパシタ３２８は、駆動トランジスタ３２６のゲート電極と接地線４との間に接続されている。
行選択回路３０５および信号電圧出力回路３０７は、ｎチャネルのトランジスタである駆動トランジスタ３２６を駆動するために、上述の他の実施形態と異なる極性の信号電圧を、信号線３０８に供給する。
本実施形態では、駆動トランジスタ３２６の極性がｎチャネルであることから、信号電圧の極性等が上述の他の実施形態の場合と相違する。すなわち、行選択回路３０５は、ｍ行のサブピクセル３２０の配列から、順次１行を選択するように走査線３０６に選択信号を供給する。信号電圧出力回路３０７は、選択された行の各サブピクセル３２０に必要なアナログ電圧値を有する信号電圧を供給する。選択された行のサブピクセル３２０の駆動トランジスタ３２６は、信号電圧に応じた電流を発光素子３２２に流す。発光素子３２２は、流れた電流に応じた輝度で発光する。
本実施形態の画像表示装置の製造方法について説明する。
図２０Ａ～図２１Ｃは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図２０Ａに示すように、本実施形態では、図５Ａにおいて示した半導体成長基板１１９４とは異なる半導体成長基板１２９４を用いる。半導体成長基板１２９４では、半導体層１１５０は、結晶成長用基板１００１上に、結晶成長用基板１００１の側から、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３の順に成長、積層される。
図２０Ｂに示すように、ｐ形半導体層１１５３の開放された面と、回路基板１１００の第１の層間絶縁膜１１２の開放された面とが、貼り合わされる。
ウェハボンディング工程においては、第１の実施形態の場合に説明したように、半導体成長基板１２９４を支持基板に転写後、結晶成長用基板１００１を除去して、貼り合わせてもよい。この場合には、結晶成長用基板１００１には、結晶成長用基板１００１の側から、ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１の順に成長、積層された半導体成長基板１１９４が用いられる。
また、第１の実施形態の場合と同様に、結晶成長用基板１００１に、バッファ層を介して半導体層１１５０を成長させるようにしてもよい。
図２１Ａに示すように、ウェハボンディング後、結晶成長用基板１００１がウェットエッチングまたはレーザリフトオフ等によって除去された後、半導体層１１５０は、異方性エッチング等によってエッチングされ発光素子２５０が形成される。第１の層間絶縁膜１１２および発光素子２５０上に第２の層間絶縁膜２５６が形成される。
図２１Ｂに示すように、第２の層間絶縁膜２５６にビアホール１６２ｄ，１６２ａ３，１６２ｒが形成される。ビアホールの形成には、ＲＩＥ等が用いられる。ＸＹ平面視で、層間絶縁膜２５６の発光素子２５０に対応する箇所に、開口２５８が形成される。この例では、開口２５８によって露出された発光面２５１Ｓは粗面化される。
図２１Ｃに示すように、ビアホール１６２ｄ，１６２ａ３，１６２ｒ内に導電材料が充填される。その後、第２の配線層１６０が形成される。あるいは、ビアホール内に導電材料が充填されると同時に、第２の配線層１６０が形成されてもよい。
以降、上述の他の実施形態の場合と同様に、層間絶縁膜２５６および配線層１６０を覆う表面樹脂層１７０を形成し、カラーフィルタ等の上部構造を形成して、その後、画像表示装置３０１ごとに切断される。このようにして、画像表示装置３０１は製造されることができる。
本実施形態の画像表示装置３０１の効果について説明する。
本実施形態においても、上述の他の実施形態の場合と同様の効果を有する。すなわち、回路基板１１００に半導体層１１５０を貼り合わせた後、個別の発光素子２５０をエッチングにより形成するので、発光素子の転写工程を著しく短縮することができる。
上述の他の実施形態の場合の効果に加えて、本実施形態では、ｎ形半導体層２５１を発光面２５１Ｓとすることによって、より容易に粗面化することができ、発光面２５１Ｓに配線１６０ｋ３を接続することによって、発光効率の高いサブピクセルを形成することができる。発光面を粗面化する場合には、粗面化する半導体層の厚さが厚い方が、より深くエッチングすることができ、接続面積をかせぐことができる。ｎ形半導体層２５１は、低抵抗化し易く、抵抗値を上げずにより厚く形成できるので、より深くまでエッチングすることができるとの利点がある。
（第４の実施形態）
本実施形態の画像表示装置では、ガラス基板に代えて可撓性のある基板上にトランジスタ等の回路素子が形成されている。他の点では、上述した他の実施形態の場合と同様であり、同一の構成要素には同一の符号を付して、詳細な説明を適宜省略する。
図２２は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図２２は、図４に示したＡＡ’線に相当する位置における矢視断面を示している。
図２２に示すように、本実施形態の画像表示装置は、サブピクセル４２０を備える。サブピクセル４２０は、基板４０２を含む。基板４０２は第１面４０２ａを含む。トランジスタ１０３等の回路素子は、第１面４０２ａ上に設けられている。サブピクセル４２０において、回路素子を含む上部構造は、第１面４０２ａ上に形成されている。
基板４０２は、可撓性を有する。基板４０２は、たとえば、ポリイミド樹脂等である。層間絶縁膜１１２，１５６や配線層１１０，１６０等は、基板４０２の可撓性に応じて、ある程度のフレキシビリティを有する材料で形成されることが好ましい。なお、折り曲げ時に最も破壊されるリスクが高いのは、最も長い配線長を有する配線層１１０である。そのため、必要に応じて表面や裏面に追加される複数の保護フィルム等をも含めた中立面が配線層１１０の位置になるように、各種の膜厚と膜質を調整することが望ましい。
この例では、基板４０２上に形成されるトランジスタ１０３および発光素子１５０は、第１の実施形態の場合と同様であり、たとえば、図３の回路構成が適用される。他の実施形態の回路構成を含めた構成が適用できるのは言うまでもない。
本実施形態の画像表示装置の製造方法について説明する。
図２３Ａ～図２３Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図２３Ａに示すように、本実施形態では、上述の他の実施形態の場合と異なる回路基板４１００が準備される。回路基板４１００は、２層の基板１０２，４０２を含む。基板４０２は、基板１０２の第１面１０２ａ上に設けられており、たとえばポリイミド材料を塗布、焼成して形成される。２層の基板１０２，４０２の間には、ＳｉＮｘ等の無機膜をさらに挟んでもよい。ＴＦＴ下層膜１０６や回路１０１および層間絶縁膜１１２は、基板４０２の第１面４０２ａ上に設けられている。基板４０２の第１面４０２ａは、基板１０２が設けられた面に対向する面である。
このような回路基板４１００に、準備された半導体成長基板１１９４の半導体層１１５０を貼り合わせる。その後、上述の他の実施形態の場合と同様に、発光素子１５０、層間絶縁膜１５６および第２の配線層１６０を形成し、さらにカラーフィルタ１８０等の上部構造を形成する。たとえば、すでに説明した図５Ａ～図１４Ｄに対応する製造工程が適用される。
図２３Ｂに示すように、カラーフィルタ等の上部構造が形成された構造体から、基板１０２が除去される。基板１０２の除去には、たとえばレーザリフトオフ等が用いられる。基板１０２の除去は、上述の時点に限らず、他の適切な時点で行うことができる。たとえば、ウェハボンディング後や、カラーフィルタの形成前に基板１０２を除去するようにしてもよい。より早い時点で基板１０２を除去することによって、製造工程中での割れや欠け等の不具合を低減することができる。
本実施形態の画像表示装置の効果について説明する。
基板４０２は、可撓性を有するので、画像表示装置として曲げ加工が可能になり、曲面への貼り付けや、ウェアラブル端末等への利用等を違和感なく実現することができる。
（第５の実施形態）
本実施形態では、発光層を含む単一の半導体層に、複数の発光素子に相当する複数の発光面を形成することによって、より発光効率の高い画像表示装置を実現する。以下の説明では、上述の他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
図２４は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図２４の断面図は、ＸＺ平面に平行な面における断面を示している。
図２４に示すように、画像表示装置は、サブピクセル群５２０を備える。サブピクセル群５２０は、トランジスタ１０３－１，１０３－２と、第１の配線層５１０と、第１の層間絶縁膜１１２と、半導体層５５０と、第２の層間絶縁膜５５６と、第２の配線層５６０と、ビア５６１ｄ１，５６１ｄ２と、を含む。
半導体層５５０は、２つの発光面５５１Ｓ１，５５１Ｓ２を含んでおり、サブピクセル群５２０には実質的に２つのサブピクセルが含まれる。本実施形態では、上述の他の実施形態の場合と同様に、実質的に２つのサブピクセルを含むサブピクセル群５２０が格子状に配列されることによって、表示領域が形成される。
トランジスタ１０３－１，１０３－２は、ＴＦＴチャネル１０４－１，１０４－２にそれぞれ形成されている。この例では、ＴＦＴチャネル１０４－１，１０４－２は、ｐ形にドープされた領域を含んでおり、これらの領域の間にチャネル領域を含む。
ＴＦＴチャネル１０４－１，１０４－２上には、絶縁層１０５が形成され、絶縁層１０５を介して、ゲート１０７－１，１０７－２がそれぞれ形成されている。ゲート１０７－１，１０７－２は、トランジスタ１０３－１，１０３－２のゲートである。この例では、トランジスタ１０３－１，１０３－２は、ｐチャネルのＴＦＴである。
絶縁膜１０８は、２つのトランジスタ１０３－１，１０３－２上を覆っている。絶縁膜１０８上には、第１の配線層５１０が形成されている。
トランジスタ１０３－１のｐ形にドープされた領域と配線層５１０との間には、ビア１１１ｓ１，１１１ｄ１が設けられている。トランジスタ１０３－２のｐ形にドープされた領域と配線層５１０との間には、ビア１１１ｓ２，１１１ｄ２が設けられている。
第１の配線層５１０は、配線５１０ｓ，５１０ｄ１，５１０ｄ２を含む。配線５１０ｓは、ビア１１１ｓ１，１１１ｓ２を介して、トランジスタ１０３－１，１０３－２のソース電極に対応する領域に電気的に接続されている。配線５１０ｓは、たとえば図３の電源線３に接続される。配線５１０ｓ（部分）は、半導体層５５０の直下に設けられている。配線５１０ｓの外周は、ＸＹ平面視で、半導体層５５０を配線５１０ｓに投影したときに、半導体層５５０の外周をすべて含むように設定されている。
配線５１０ｄ１は、ビア１１１ｄ１を介して、トランジスタ１０３－１のドレイン電極に対応する領域に接続されている。配線５１０ｄ２は、ビア１１１ｄ２を介して、トランジスタ１０３－２のドレイン電極に対応する領域に接続されている。
第１の層間絶縁膜１１２は、トランジスタ１０３－１，１０３－２および配線層５１０を覆っている。半導体層５５０は、層間絶縁膜１１２上に設けられている。単一の半導体層５５０は、Ｘ軸方向に沿って配置された２つの駆動用のトランジスタ１０３－１，１０３－２の間に設けられている。
半導体層５５０は、ｐ形半導体層（第１半導体層）５５３と、発光層５５２と、ｎ形半導体層（第２半導体層）５５１と、を含む。半導体層５５０は、層間絶縁膜１１２の側から発光面５５１Ｓ１，５５１Ｓ２の側に向かって、ｐ形半導体層５５３、発光層５５２およびｎ形半導体層５５１の順に積層されている。ｐ形半導体層５５３は、段差部５５３ａ１，５５３ａ２を有する。段差部５５３ａ１はトランジスタ１０３－１の側に設けられており、段差部５５３ａ２はトランジスタ１０３－２の側に設けられている。
第２の層間絶縁膜（第２絶縁膜）５５６は、第１の層間絶縁膜１１２および半導体層５５０を覆っている。層間絶縁膜５５６は、半導体層５５０の一部を覆っている。好ましくは、層間絶縁膜５５６は、半導体層５５０の発光面５５１Ｓ１，５５１Ｓ２を除き、ｎ形半導体層５５１の面を覆っている。層間絶縁膜５５６は、半導体層５５０の側面および段差部５５３ａ１，５５３ａ２を覆っている。層間絶縁膜５５６は、好ましくは白色樹脂である。
半導体層５５０のうち層間絶縁膜５５６で覆われていない部分は、透光性電極５５９ｋが覆っている。透光性電極５５９ｋは、層間絶縁膜５５６の開口５５８－１，５５８－２からそれぞれ露出されたｎ形半導体層５５１の発光面５５１Ｓ１，５５１Ｓ２上に設けられている。透光性電極５５９ｋは、ｎ形半導体層５５１に電気的に接続されている。
ビア５６１ａ１，５６１ａ２は、層間絶縁膜５５６を貫通して設けられている。ビア５６１ａ１，５６１ａ２の一端は、段差部５５３ａ１，５５３ａ２にそれぞれ接続されている。
ビア５６１ｄ１，５６１ｄ２は、層間絶縁膜５５６，１１２を貫通して設けられている。ビア５６１ｄ１，５６１ｄ２の一端は、配線５１０ｄ１，５１０ｄ２にそれぞれ接続されている。
第２の配線層５６０は、層間絶縁膜５５６上に設けられている。配線層５６０は、配線５６０ａ１，５６０ａ２を含む。ビア５６１ｄ１は、配線５１０ｄ１と配線５６０ａ１との間に設けられている。ビア５６１ｄ２は、配線５１０ｄ２と配線５６０ａ２との間に設けられている。ビア５６１ｄ１，５６１ｄ２の他端は、配線５６０ａ１，５６０ａ２にそれぞれ接続されている。
配線５６０ａ１は、ビア５６１ａ１を介してｐ形半導体層５５３に接続されている。配線５６０ａ２は、ビア５６１ａ２を介して、ｐ形半導体層５５３に接続されている。したがって、ｐ形半導体層５５３は、配線５６０ａ１、ビア５６１ｄ１および配線５１０ｄ１を介してトランジスタ１０３－１のドレイン電極に接続される。ｐ形半導体層５５３は、配線５６０ａ２、ビア５６１ｄ２および配線５１０ｄ２を介してトランジスタ１０３－２のドレイン電極に接続される。
配線層５６０は、配線５６０ｋを含む。配線５６０ｋ上には、透光性電極５５９ｋが設けられており、配線５６０ｋと透光性電極５５９ｋとは電気的に接続されている。透光性電極５５９ｋは、開口５５８－１，５５８－２に延伸されている。透光性電極５５９ｋは、開口５５８－１，５５８－２からそれぞれ露出された発光面５５１Ｓ１，５５１Ｓ２の全面にわたって設けられ、発光面５５１Ｓ１，５５１Ｓ２を介して、ｎ形半導体層５５１に電気的に接続されている。配線５６０ａ１，５６０ａ２上にも、透光性電極５５９ａ１，５５９ａ２がそれぞれ設けられている。配線５６０ａ１および透光性電極５５９ａ１は、相互に電気的に接続され、配線５６０ａ２および透光性電極５５９ａ２は、相互に電気的に接続されている。
開口５５８－１は、配線５６０ａ１，５６０ｋの間に設けられている。開口５５８－２は、配線５６０ｋ，５６０ａ２の間に設けられている。配線５６０ｋは、この例では、開口５５８－１，５５８－２の間に設けられている。開口５５８－１，５５８－２は、ＸＹ平面視で、たとえば正方形または長方形状である。方形に限らず、円形、楕円形あるいは六角形等の多角形であってもよい。発光面５５１Ｓ１，５５１Ｓ２もＸＹ平面視で、正方形や長方形、その他の多角形や円形等である。発光面５５１Ｓ１，５５１Ｓ２の形状は、開口５５８－１，５５８－２の形状と相似であってもよいし、異なる形状としてもよい。
上述したように、開口５５８－１，５５８－２から露出されている発光面５５１Ｓ１，５５１Ｓ２には、それぞれ透光性電極５５９ｋが接続されている。そのため、透光性電極５５９ｋから供給された電子は、露出された発光面５５１Ｓ１，５５１Ｓ２からｎ形半導体層５５１に注入される。一方、ｐ形半導体層５５３には、配線５６０ａ１、ビア５６１ｄ１および配線５１０ｄ１を介して、トランジスタ１０３－１から正孔が注入される。また、ｐ形半導体層５５３には、配線５６０ａ２、ビア５６１ｄ２および配線５１０ｄ２を介して、トランジスタ１０３－２から正孔が注入される。
トランジスタ１０３－１，１０３－２は、隣接するサブピクセルの駆動トランジスタであり、順次駆動される。したがって、２つのトランジスタ１０３－１，１０３－２のいずれか一方から注入された正孔が発光層５５２に注入され、配線５６０ｋから注入された電子が発光層５５２に注入されて、発光する。
ここで、開口５５８－１は、配線５６０ｋと配線５６０ａ１との間に設けられている。そのため、トランジスタ１０３－１がオンしたときに、開口５５８－１から露出された発光面５５１Ｓ１は発光する。一方、開口５５８－２は、配線５６０ｋと配線５６０ａ２との間に設けられている。そのため、トランジスタ１０３－２がオンしたときに、開口５５８－２から露出された発光面５５１Ｓ２は発光する。このように、発光層５５２における発光が局在化するのは、ｐ形半導体層５５３およびｎ形半導体層５５１の抵抗によって、半導体層５５０内で、ＸＹ平面に平行な方向に流れるドリフト電流が抑制されるからである。
本実施形態の画像表示装置の製造方法について説明する。
図２５Ａ～図２６Ｂは、実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図２５Ａに示すように、半導体成長基板１２９４ａおよび回路基板５１００が準備される。半導体成長基板１２９４ａは、結晶成長用基板１００１上に、バッファ層１１４０を介して、半導体層１１５０がエピタキシャル成長されている。半導体層１１５０は、バッファ層１１４０の側からｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３の順に積層されている。回路基板５１００は、ガラスからなる基板１０２上にトランジスタ１０３－１，１０３－２や配線層５１０、層間絶縁膜１１２が形成されている。半導体層１１５０のｐ形半導体層１１５３の開放された面は、回路基板５１００の層間絶縁膜１１２の開放された面に接合される。
半導体成長基板等の形成については、上述の他の実施形態やその変形例の場合においてすでに説明した場合と同様であり、詳細な説明を省略する。なお、回路基板５１００についても、回路の構成が上述の他の実施形態の場合と相違し得るが、他のほとんどの部分ですでに説明した構造と同様である。以下では、符号のみを代えて、詳細な説明を適宜省略する。
図２５Ｂに示すように、半導体成長基板１２９４ａおよび回路基板５１００がウェハボンディングされた後、結晶成長用基板１００１がウェットエッチングやレーザリフトオフ等によって除去される。
図２６Ａに示すように、半導体層１１５０は、エッチングされて、ｐ形半導体層５５３の端部が形成される。ｐ形半導体層５５３の端部には、ビア接続用の段差部５５３ａ１，５５３ａ２が形成される。ｐ形半導体層５５３の段差部５５３ａ１，５５３ａ２以外の部分の上には、発光層５５２およびｎ形半導体層５５１が形成される。
図２６Ｂに示すように、第１の層間絶縁膜１１２および半導体層５５０上に第２の層間絶縁膜５５６が形成される。層間絶縁膜５５６には、ビアが形成される。さらに配線層５６０が形成され、エッチングによって配線５６０ａ１，５６０ａ２，５６０ｋ等が形成される。
その後、配線５６０ａ１，５６０ｋの間の部分および配線５６０ａ２，５６０ｋの間の部分に開口５５８－１，５５８－２がそれぞれ形成される。開口５５８－１，５５８－２によって露出されたｎ形の半導体層の発光面５５１Ｓ１，５５１Ｓ２は、それぞれ粗面化される。その後、透光性電極５５９ａ１，５５９ａ２，５５９ｋが形成される。
このようにして、２つの発光面５５１Ｓ１，５５１Ｓ２を共用する半導体層５５０を有するサブピクセル群５２０が形成される。
本実施例では、１つの半導体層５５０に２つの発光面５５１Ｓ１，５５１Ｓ２を設けたが、発光面の数は２つに制限されることはなく、３つあるいはそれ以上の発光面を１つの半導体層５５０に設けることも可能である。一例として、１列あるいは２列分のサブピクセルを、単一の半導体層５５０で実現してもよい。これによって後述するように、発光面１つあたりの発光に寄与しない再結合電流を削減するとともに、より微細な発光素子を実現する効果を増大させることができる。
（変形例）
図２７は、本実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。
本変形例では、発光層５５２上に２つのｎ形半導体層５５５１ａ１，５５５１ａ２を設けた点で上述の第５の実施形態の場合と異なっている。他の点では、第５の実施形態の場合と同じである。
図２７に示すように、本変形例の画像表示装置は、サブピクセル群５２０ａを備える。サブピクセル群５２０ａは、半導体層５５０ａを含む。半導体層５５０ａは、ｐ形半導体層５５３と、発光層５５２と、ｎ形半導体層５５５１ａ１，５５５１ａ２と、を含む。ｐ形半導体層５５３、発光層５５２およびｎ形半導体層５５５１ａ１，５５５１ａ２は、層間絶縁膜１１２から発光面５５５１Ｓ１，５５５１Ｓ２の側に向かってこの順に積層されている。
ｎ形半導体層５５５１ａ１，５５５１ａ２は、発光層５５２上をＸ軸方向に沿って離隔して配置されている。ｎ形半導体層５５５１ａ１，５５５１ａ２の間には、層間絶縁膜５５６が設けられ、ｎ形半導体層５５５１ａ１，５５５１ａ２は、層間絶縁膜５５６によって分離されている。その層間絶縁膜５５６上には、配線５６０ｋが設けられている。
ｎ形半導体層５５５１ａ１，５５５１ａ２は、ＸＹ平面視で、ほぼ同一の形状を有しており、その形状は、ほぼ正方形または長方形状であり、他の多角形状や円形等であってもよい。
ｎ形半導体層５５５１ａ１，５５５１ａ２は、発光面５５５１Ｓ１，５５５１Ｓ２をそれぞれ有する。発光面５５５１Ｓ１，５５５１Ｓ２は、開口５５８－１，５５８－２によってそれぞれ露出されたｎ形半導体層５５５１ａ１，５５５１ａ２の面である。
発光面５５５１Ｓ１，５５５１Ｓ２のＸＹ平面視での形状は、第５の実施形態の場合の発光面の形状と同様に、ほぼ同一の形状を有し、ほぼ正方形等の形状を有する。発光面５５５１Ｓ１，５５５１Ｓ２の形状は、本実施形態のような方形に限らず、円形、楕円形あるいは六角形等の多角形であってもよい。発光面５５５１Ｓ１，５５５１Ｓ２の形状は、開口５５８－１，５５８－２の形状と相似であってもよいし、異なる形状としてもよい。
発光面５５５１Ｓ１上には、透光性電極５５９ｋが設けられている。発光面５５５１Ｓ２上にも透光性電極５５９ｋが設けられている。透光性電極５５９ｋは、配線５６０ｋ上にも設けられており、発光面５５５１Ｓ１，５５５１Ｓ２に接続された透光性電極５５９ｋを介して、ｎ形半導体層５５５１ａ１，５５５１ａ２は、配線５６０ｋに接続されている。配線５６０ｋは、たとえば図３の接地線４に接続されている。
図２８Ａおよび図２８Ｂは、本変形例の画像表示装置の製造方法を例示する模式的な断面図である。
本変形例では、半導体層１１５０を形成するまでは、第５の実施形態の場合の図２５Ａ～図２５Ｂにおいて説明した工程と同様の工程が採用される。以下では、それ以降の工程について説明する。
図２８Ａに示すように、本変形例では、バッファ層１１４０、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３をエッチングして、発光層５５２およびｐ形半導体層５５３を形成した後、さらにエッチングにより２つのｎ形半導体層５５５１ａ１，５５５１ａ２を形成する。バッファ層１１４０は、ｎ形半導体層５５５１ａ１，５５５１ａ２を形成後に除去されてもよい。
図２８Ａの場合には、ｎ形半導体層５５５１ａ１，５５５１ａ２のエッチングは、発光層５５２に到達したところで停止されている。ｎ形半導体層５５５１ａ１，５５５１ａ２のエッチングは、さらに深い位置まで進められてもよい。たとえば、ｎ形半導体層５５５１ａ１，５５５１ａ２を形成するためのエッチングは、発光層５５２内やｐ形半導体層５５３内の深さに到達するまで行ってもよい。このようにｎ形半導体層を深くエッチングする場合には、後述するｎ形の半導体層の発光面５５５１Ｓ１，５５５１Ｓ２は、エッチングされたｎ形半導体層５５５１ａ１，５５５１ａ２の端部から１μｍ以上内側とすることが望ましい。エッチングによって形成されたｎ形半導体層５５５１ａ１，５５５１ａ２の端部の位置を発光面５５５１Ｓ１，５５５１Ｓ２から離すことによって、再結合電流を抑制することができる。
図２８Ｂに示すように、層間絶縁膜１１２および半導体層５５０ａを覆う層間絶縁膜５５６が形成され、その後ビアが形成される。さらに配線層５６０が形成され、エッチングによって配線５６０ａ１，５６０ａ２，５６０ｋ等が形成される。
層間絶縁膜５５６に開口５５８－１，５５８－２がそれぞれ形成される。開口５５８－１，５５８－２によって露出されたｎ形の半導体層の発光面５５５１Ｓ１，５５５１Ｓ２は、それぞれ粗面化される。その後、透光性電極５５９ａ１，５５９ａ２，５５９ｋが形成される。
このようにして、２つの発光面５５５１Ｓ１，５５５１Ｓ２を有するサブピクセル群５２０ａが形成される。
本変形例の場合も、第５の実施形態の場合と同様に、発光面の数は２つに限定されることはなく、３つあるいはそれ以上の発光面を１つの半導体層５５０ａに設けてもよい。
本実施形態の画像表示装置の効果について説明する。
図２９は、画素ＬＥＤ素子の特性を例示するグラフである。
図２９の縦軸は、発光効率［％］を表している。横軸は、画素ＬＥＤ素子に流す電流の電流密度を相対値によって表している。
図２９に示すように、電流密度の相対値が１．０より小さい領域では、画素ＬＥＤ素子の発光効率は、ほぼ一定か、単調に増加する。電流密度の相対値が１．０よりも大きい領域では、発光効率は単調に減少する。つまり、画素ＬＥＤ素子には、発光効率が最大になるような適切な電流密度が存在する。
発光素子から十分な輝度が得られる程度に電流密度を抑制することによって、高効率な画像表示装置を実現することが期待される。しかしながら、低電流密度では、電流密度の低下とともに、発光効率が低下する傾向にあることが、図２９によって示されている。
上述の他の実施形態において説明したように、発光素子１５０，１５０ａ、２５０は、発光層１５２，２５２を含む半導体層１１５０の全層をエッチング等で個別に分離することによって形成される。このとき、発光層１５２，２５２とｎ形半導体層１５１，２５１との接合面が端部に露出する。同様に、発光層１５２，２５２とｐ形半導体層１５３，１５３ａ，２５３との接合面が端部に露出する。
このような端部が存在する場合には、端部において電子および正孔が再結合する。一方で、このような再結合は、発光に寄与しない。端部での再結合は、発光素子に流す電流とはほとんど関係なく発生する。再結合は、端部の発光に寄与する接合面の長さに応じて発生するものと考えられる。
同一寸法の立方体形状の発光素子を２個発光させる場合には、端部は、発光素子ごとに四方に形成されるため、合計８つの端部において再結合が発生し得る。
これに対して、本実施形態では、２つの発光面を有する半導体層５５０，５５０ａの端部は４つである。開口５５８－１，５５８－２の間の領域は、電子や正孔の注入が少なく、発光にほとんど寄与しないので、発光に寄与する端部は、６個になると考えることができる。このように、本実施形態では、半導体層の端部の数が実質的に低減されることによって、発光に寄与しない再結合を低減し、再結合電流の減少が、駆動電流を引き下げることを可能にする。
高精細化等のために、サブピクセル間の距離を短縮するような場合や電流密度が比較的高い場合等には、第５の実施形態のサブピクセル群５２０では、発光面５５１Ｓ１，５５１Ｓ２の距離が短くなる。この場合に、ｎ形半導体層５５１が共有されていると、隣接する発光面の側に注入された電子の一部が分流して、発光面５５５１Ｓ１，５５５１Ｓ２の間で発光層５５２が微発光するおそれがある。変形例では、ｎ形半導体層５５５１ａ１，５５５１ａ２を発光面５５５１Ｓ１，５５５１Ｓ２ごとに分離しているので、発光面５５５１Ｓ１，５５５１Ｓ２の間での発光層５５２の発光を回避することができる。
なお、本実施形態では、半導体層５５０，５５０ａの上層のｎ形半導体層５５１，５５５１ａ１，５５５１ａ２には配線５６０ｋから定電圧を入力し、下層のｐ形半導体層５５３には各トランジスタ１０３－１，１０３－２等から駆動電流を供給している。トランジスタの極性を変更し、配線等の接続を変更することによって、これを逆にすることも可能である。その場合は半導体層５５０，５５０ａの下層のｐ形半導体層５５３には定電圧を入力し、上層のｎ形半導体層５５１，５５５１ａ１，５５５１ａ２には２つのｎチャネルのトランジスタ等から駆動電流を供給することになる。このようにすることによって、回路レイアウトに応じて、いずれかを選択することが可能である。
本実施形態では、発光層を含む半導体層は、層間絶縁膜１１２の側から、ｐ形半導体層、発光層およびｎ形半導体層の順に積層するものであり、ｎ形半導体層の露出面を粗面化して発光効率を向上させる観点からは好ましい。上述した他の実施形態の場合と同様に、ｐ形半導体層とｎ形半導体層の積層順を代えて、ｎ形半導体層、発光層およびｐ形半導体層の順に積層するようにしてもよい。
（第６の実施形態）
上述した画像表示装置は、適切なピクセル数を有する画像表示モジュールとして、たとえばコンピュータ用ディスプレイ、テレビ、スマートフォンのような携帯用端末、あるいは、カーナビゲーション等とすることができる。
図３０は、本実施形態に係る画像表示装置を例示するブロック図である。
図３０には、コンピュータ用ディスプレイの構成の主要な部分が示されている。
図３０に示すように、画像表示装置６０１は、画像表示モジュール６０２を備える。画像表示モジュール６０２は、たとえば上述した第１の実施形態の場合の構成を備えた画像表示装置である。画像表示モジュール６０２は、サブピクセル２０が配列された表示領域２、行選択回路５および信号電圧出力回路７を含む。画像表示装置６０１は、第２～第５の実施形態のいずれかの場合の構成を備えるようにしてもよい。
画像表示装置６０１は、コントローラ６７０をさらに備えている。コントローラ６７０は、図示しないインタフェース回路によって分離、生成される制御信号を入力して、行選択回路５および信号電圧出力回路７に対して、各サブピクセルの駆動および駆動順序を制御する。
（変形例）
図３１は、本変形例の画像表示装置を例示するブロック図である。
図３１には、高精細薄型テレビの構成が示されている。
図３１に示すように、画像表示装置７０１は、画像表示モジュール７０２を備える。画像表示モジュール７０２は、たとえば上述した第１の実施形態の場合の構成を備えた画像表示装置１である。画像表示装置７０１は、コントローラ７７０およびフレームメモリ７８０を備える。コントローラ７７０は、バス７４０によって供給される制御信号にもとづいて、表示領域２の各サブピクセルの駆動順序を制御する。フレームメモリ７８０は、１フレーム分の表示データを格納し、円滑な動画再生等の処理のために用いられる。
画像表示装置７０１は、Ｉ／Ｏ回路７１０を有する。Ｉ／Ｏ回路７１０は、外部の端末や装置等と接続するためのインタフェース回路等を提供する。Ｉ／Ｏ回路７１０には、たとえば外付けのハードディスク装置等を接続するＵＳＢインタフェースや、オーディオインタフェース等が含まれる。
画像表示装置７０１は、受信部７２０および信号処理部７３０を有する。受信部７２０には、アンテナ７２２が接続され、アンテナ７２２によって受信された電波から必要な信号を分離、生成する。信号処理部７３０は、ＤＳＰ（Digital Signal Processor）やＣＰＵ（Central Processing Unit）等を含んでおり、受信部７２０によって分離、生成された信号は、信号処理部７３０によって、画像データや音声データ等に分離、生成される。
受信部７２０および信号処理部７３０を、携帯電話の送受信用やＷｉＦｉ用、ＧＰＳ受信器等の高周波通信モジュールとすることによって、他の画像表示装置とすることもできる。たとえば、適切な画面サイズおよび解像度の画像表示モジュールを備えた画像表示装置は、スマートフォンやカーナビゲーションシステム等の携帯情報端末とすることができる。
本実施形態の場合の画像表示モジュールは、第１の実施形態の場合の画像表示装置の構成に限らず、その変形例や他の実施形態の場合としてもよい。
以上説明した実施形態によれば、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法および画像表示装置を実現することができる。
図３２は、第１～第５の実施形態およびこれらの変形例の画像表示装置を模式的に例示する斜視図である。
図３２に示すように、第１～第５の実施形態の画像表示装置は、上述したように、回路基板１００上に、多数のサブピクセルを有する発光回路１７２が設けられている。発光回路部１７２上には、カラーフィルタ１８０が設けられている。なお、第６の実施形態においては、回路基板１００、発光回路部１７２およびカラーフィルタ１８０を含む構造物は、画像表示モジュール６０２，７０２とされ、画像表示装置６０１，７０１に組み込まれている。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１，２０１，６０１，７０１ 画像表示装置、２ 表示領域、３ 電源線、４ 接地線、５，２０５ 行選択回路、６，２０６ 走査線、７，２０７ 信号電圧出力回路、８，２０８ 信号線、１０ ピクセル、２０，２０ａ，２０ｂ サブピクセル、２２，２２２ 発光素子、２４，２２４ 選択トランジスタ、２６，２２６ 駆動トランジスタ、２８，２２８ キャパシタ、１００ 回路基板、１０１ 回路、１０３，２０３，２０３－１，２０３－２ トランジスタ、１０４，２０４，２０４－１，２０４－２ ＴＦＴチャネル、１０５ 絶縁層、１０７，１０７－１，１０７－２ ゲート、１０８ 絶縁膜、１１０ 第１の配線層、１１２ 第１の層間絶縁膜、１５０，２５０ 発光素子、１５６，２５６，５５６ 第２の層間絶縁膜、１５９，１５９ａ，１５９ｋ，４５９ｋ 透光性電極、１８０ カラーフィルタ、５６０ 配線層、５２０，５２０ａ サブピクセル群、１００１ 結晶成長用基板、１１００，２１００，２１００ａ，４１００，５１００ 回路基板、１１４０ バッファ層、１１５０ 半導体層、１１９０ 支持基板、１１９２ 構造体、１１９４，１２９４ 半導体成長基板

Claims (24)

  1. 発光層を含む半導体層を第１基板上に成長させた第２基板を準備する工程と、
    透光性基板上に形成された回路素子と、前記回路素子に接続され得る配線層と、前記回路素子および前記配線層を覆う第１絶縁膜と、を含む第３基板を準備する工程と、
    前記半導体層を、前記第３基板に貼り合わせる工程と、
    前記半導体層から発光素子を形成する工程と、
    前記発光素子を覆う第２絶縁膜を形成する工程と、
    前記第１絶縁膜および前記第２絶縁膜を貫通するビアを形成する工程と、
    前記発光素子と前記回路素子とを前記ビアを介して電気的に接続する工程と、
    を備え、
    前記配線層は、光反射性を有する部分を含み、
    前記発光素子は、前記部分上に設けられ、
    前記部分の外周は、平面視で前記部分に投影された前記発光素子の外周を含む画像表示装置の製造方法。
  2. 前記第３基板を準備する工程は、前記配線層を形成する前に、前記第３基板上にマスクを設けて等方性エッチングする工程を含み、
    前記マスクは、前記部分が形成される箇所を開口して設けられる請求項１記載の画像表示装置の製造方法。
  3. 前記第３基板は、前記透光性基板と前記回路素子との間に設けられ、可撓性を有する第３基板をさらに含み、
    前記半導体層を前記第３基板に貼り合わせた後に前記透光性基板を除去する工程をさらに備えた請求項１記載の画像表示装置の製造方法。
  4. 前記透光性基板は、ガラス基板である請求項３記載の画像表示装置の製造方法。
  5. 前記半導体層を前記第３基板に貼り合わせる前に前記第１基板を除去する工程をさらに備えた請求項１記載の画像表示装置の製造方法。
  6. 前記半導体層を前記第３基板に貼り合わせた後に前記第１基板を除去する工程をさらに備えた請求項１記載の画像表示装置の製造方法。
  7. 前記発光素子の前記第１絶縁膜の側の面に対向する発光面を前記第２絶縁膜から露出させる工程をさらに備えた請求項１記載の画像表示装置の製造方法。
  8. 露出された前記発光面に透光性電極を形成する工程をさらに備えた請求項７記載の画像表示装置の製造方法。
  9. 前記第１基板は、シリコンまたはサファイアを含む請求項１記載の画像表示装置の製造方法。
  10. 前記半導体層は、窒化ガリウム系化合物半導体を含む請求項１記載の画像表示装置の製造方法。
  11. 前記発光素子上に波長変換部材を形成する工程をさらに備えた請求項１記載の画像表示装置の製造方法。
  12. 第１面を有する透光性基板と、
    前記第１面上に設けられた回路素子と、
    前記回路素子に電気的に接続され得る第１配線層と、
    前記第１面上で前記回路素子および前記第１配線層を覆う第１絶縁膜と、
    前記第１絶縁膜上に配設された発光素子と、
    前記発光素子の少なくとも一部を覆う第２絶縁膜と、
    前記第２絶縁膜上に配設され、前記発光素子の前記第１絶縁膜の側の面に対向する発光面を含む面に電気的に接続された第２配線層と、
    前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層および前記第２配線層を電気的に接続する第１ビアと、
    を備え、
    前記第１配線層は、光反射性を有する部分を含み、
    前記発光素子は、前記部分上に設けられ、
    前記部分の外周は、平面視で前記部分に投影された前記発光素子の外周を含む画像表示装置。
  13. 前記透光性基板は、ガラス基板である請求項１２記載の画像表示装置。
  14. 可撓性を有し、第１面を有する基板と、
    前記第１面上に設けられた回路素子と、
    前記回路素子に電気的に接続され得る第１配線層と、
    前記第１面上で前記回路素子および前記第１配線層を覆う第１絶縁膜と、
    前記第１絶縁膜上に配設された発光素子と、
    前記発光素子の少なくとも一部を覆う第２絶縁膜と、
    前記第２絶縁膜上に配設され、前記発光素子の前記第１絶縁膜の側の面に対向する発光面を含む面に電気的に接続された第２配線層と、
    前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層および前記第２配線層を電気的に接続する第１ビアと、
    を備え、
    前記第１配線層は、光反射性を有する部分を含み、
    前記発光素子は、前記部分上に設けられ、
    前記部分の外周は、平面視で前記部分に投影された前記発光素子の外周を含む画像表示装置。
  15. 前記部分は、前記発光素子の設けられている側に凹となる面を含む請求項１２記載の画像表示装置。
  16. 前記第１絶縁膜および前記第２絶縁膜を貫通し、前記部分および前記第２配線層を電気的に接続する第２ビア
    をさらに備えた請求項１２記載の画像表示装置。
  17. 前記部分は、前記回路素子および前記発光素子から絶縁された請求項１２記載の画像表示装置。
  18. 前記発光素子は、第１導電形の第１半導体層と、前記第１半導体層上に設けられた第１発光層と、前記第１発光層上に設けられ、前記第１導電形と異なる第２導電形の第２半導体層と、を含み、前記第１絶縁膜の側から前記発光面の側に向かって前記第１半導体層、前記第１発光層および前記第２半導体層の順に積層され、
    前記第１導電形は、ｐ形であり、
    前記第２導電形は、ｎ形である請求項１２記載の画像表示装置。
  19. 前記第２絶縁膜は、前記発光面を露出させた開口を含み、
    前記発光面上に設けられた透光性電極をさらに備えた請求項１２記載の画像表示装置。
  20. 前記開口から露出された露出面は、粗面を含む請求項１９記載の画像表示装置。
  21. 前記発光素子は、窒化ガリウム系化合物半導体を含み、
    前記回路素子は、薄膜トランジスタを含む請求項１２記載の画像表示装置。
  22. 前記発光素子上に波長変換部材をさらに備えた請求項１２記載の画像表示装置。
  23. 第１面を有する透光性基板と、
    前記第１面上に設けられた複数のトランジスタと、
    前記複数のトランジスタに電気的に接続された第１配線層と、
    前記第１面上で前記複数のトランジスタおよび前記第１配線層を覆う第１絶縁膜と、
    前記第１絶縁膜上に配設された第１導電形の第１半導体層と、
    前記第１半導体層上に配設された発光層と、
    前記発光層上に配設され、前記第１導電形とは異なる第２導電形の第２半導体層と、
    前記第１絶縁膜、前記発光層および前記第１半導体層を覆うとともに前記第２半導体層の少なくとも一部を覆う第２絶縁膜と、
    前記複数のトランジスタに応じて前記第２絶縁膜からそれぞれ露出された、前記第２半導体層の複数の発光面上に設けられた透光性電極に接続された第２配線層と、
    前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層の配線および前記第２配線層の配線を電気的に接続する複数のビアと、
    を備え、
    前記第１配線層は、光反射性を有する部分を含み、
    前記第１半導体層は、前記部分上に設けられ、
    前記部分の外周は、平面視で前記部分に投影された前記第１半導体層、前記発光層および前記第２半導体層の外周をすべて含む画像表示装置。
  24. 前記第２半導体層は、前記第２絶縁膜によって分離された請求項２３記載の画像表示装置。
JP2021533925A 2019-07-25 2020-07-08 画像表示装置の製造方法および画像表示装置 Active JP7428919B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019136949 2019-07-25
JP2019136949 2019-07-25
PCT/JP2020/026658 WO2021014972A1 (ja) 2019-07-25 2020-07-08 画像表示装置の製造方法および画像表示装置

Publications (2)

Publication Number Publication Date
JPWO2021014972A1 JPWO2021014972A1 (ja) 2021-01-28
JP7428919B2 true JP7428919B2 (ja) 2024-02-07

Family

ID=74193210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021533925A Active JP7428919B2 (ja) 2019-07-25 2020-07-08 画像表示装置の製造方法および画像表示装置

Country Status (5)

Country Link
US (1) US20220149228A1 (ja)
JP (1) JP7428919B2 (ja)
CN (1) CN114175261A (ja)
TW (1) TW202109869A (ja)
WO (1) WO2021014972A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122141A1 (en) 2000-08-23 2003-07-03 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
JP2009094144A (ja) 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
US20120012871A1 (en) 2010-07-15 2012-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Light emitting device
JP2018010309A (ja) 2013-03-15 2018-01-18 アップル インコーポレイテッド 冗長性スキームを備えた発光ダイオードディスプレイ、及び統合欠陥検出検査を備えた発光ダイオードディスプレイを製造する方法
JP2018097367A (ja) 2012-10-04 2018-06-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
JP2018101785A (ja) 2016-12-20 2018-06-28 エルジー ディスプレイ カンパニー リミテッド 発光ダイオードチップ及びこれを含む発光ダイオードディスプレイ装置
WO2018132070A1 (en) 2017-01-13 2018-07-19 Massachusetts Institute Of Technology A method of forming a multilayer structure for a pixelated display and a multilayer structure for a pixelated display
WO2019049360A1 (ja) 2017-09-11 2019-03-14 凸版印刷株式会社 表示装置及び表示装置基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122141A1 (en) 2000-08-23 2003-07-03 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
JP2009094144A (ja) 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
US20120012871A1 (en) 2010-07-15 2012-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Light emitting device
JP2018097367A (ja) 2012-10-04 2018-06-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
JP2018010309A (ja) 2013-03-15 2018-01-18 アップル インコーポレイテッド 冗長性スキームを備えた発光ダイオードディスプレイ、及び統合欠陥検出検査を備えた発光ダイオードディスプレイを製造する方法
JP2018101785A (ja) 2016-12-20 2018-06-28 エルジー ディスプレイ カンパニー リミテッド 発光ダイオードチップ及びこれを含む発光ダイオードディスプレイ装置
WO2018132070A1 (en) 2017-01-13 2018-07-19 Massachusetts Institute Of Technology A method of forming a multilayer structure for a pixelated display and a multilayer structure for a pixelated display
WO2019049360A1 (ja) 2017-09-11 2019-03-14 凸版印刷株式会社 表示装置及び表示装置基板

Also Published As

Publication number Publication date
TW202109869A (zh) 2021-03-01
WO2021014972A1 (ja) 2021-01-28
CN114175261A (zh) 2022-03-11
US20220149228A1 (en) 2022-05-12
JPWO2021014972A1 (ja) 2021-01-28

Similar Documents

Publication Publication Date Title
JP7457255B2 (ja) 画像表示装置の製造方法および画像表示装置
JP7463662B2 (ja) 画像表示装置の製造方法および画像表示装置
CN114342092A (zh) 图像显示装置的制造方法以及图像显示装置
US20220149113A1 (en) Method for manufacturing image display device and image display device
US20230006001A1 (en) Method for manufacturing image display device and image display device
US20220262782A1 (en) Image display device manufacturing method and image display device
JP7432845B2 (ja) 画像表示装置の製造方法および画像表示装置
US20220069187A1 (en) Image display device manufacturing method and image display device
WO2021065917A1 (ja) 画像表示装置の製造方法および画像表示装置
JP7428919B2 (ja) 画像表示装置の製造方法および画像表示装置
CN116235305A (zh) 图像显示装置的制造方法以及图像显示装置
WO2021256190A1 (ja) 画像表示装置の製造方法および画像表示装置
WO2022004308A1 (ja) 画像表示装置の製造方法および画像表示装置
WO2022113950A1 (ja) 画像表示装置の製造方法および画像表示装置
TW202224232A (zh) 圖像顯示裝置之製造方法及圖像顯示裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240108

R151 Written notification of patent or utility model registration

Ref document number: 7428919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151