TW202109869A - 圖像顯示裝置之製造方法及圖像顯示裝置 - Google Patents

圖像顯示裝置之製造方法及圖像顯示裝置 Download PDF

Info

Publication number
TW202109869A
TW202109869A TW109123578A TW109123578A TW202109869A TW 202109869 A TW202109869 A TW 202109869A TW 109123578 A TW109123578 A TW 109123578A TW 109123578 A TW109123578 A TW 109123578A TW 202109869 A TW202109869 A TW 202109869A
Authority
TW
Taiwan
Prior art keywords
light
insulating film
image display
display device
semiconductor layer
Prior art date
Application number
TW109123578A
Other languages
English (en)
Inventor
秋元肇
Original Assignee
日商日亞化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日亞化學工業股份有限公司 filed Critical 日商日亞化學工業股份有限公司
Publication of TW202109869A publication Critical patent/TW202109869A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明提供一種縮短發光元件之轉印步驟、提高良率之圖像顯示裝置之製造方法及圖像顯示裝置。 實施形態之圖像顯示裝置之製造方法具備：準備第2基板之步驟，該第2基板使包含發光層之半導體層於第1基板上生長；準備第3基板之步驟，該第3基板包含形成於透光性基板上之電路元件、可連接於上述電路元件之配線層、及覆蓋上述電路元件及上述配線層之第1絕緣膜；將上述半導體層貼合於上述第3基板之步驟；自上述半導體層形成發光元件之步驟；形成覆蓋上述發光元件之第2絕緣膜之步驟；形成貫通上述第1絕緣膜及上述第2絕緣膜之導通體之步驟；及將上述發光元件與上述電路元件經由上述導通體電性連接之步驟。上述配線層包含具有光反射性之部分。上述發光元件設置於上述部分上。上述部分之外周包含俯視時投影於上述部分之上述發光元件之外周。

Description

圖像顯示裝置之製造方法及圖像顯示裝置
本發明之實施形態係關於一種圖像顯示裝置之製造方法及圖像顯示裝置。
期望實現一種高亮度、廣視角、高對比度且低消耗電力之薄型之圖像顯示裝置。利用自發光元件之顯示裝置之開發正如火如荼，以對應於此種市場要求。
作為自發光元件，期待使用微細發光元件即微LED(Light Emitting Diode：發光二極體)之顯示裝置之登場。作為使用微LED之顯示裝置之製造方法，介紹有一種將各自形成之微LED依序轉印於驅動電路之方法。然而，隨著變為全高清或4K、8K等高畫質，微LED之元件數變多後，由於各自形成多個微LED，並依序轉印於形成有驅動電路等之基板，故轉印步驟需耗費龐大之時間。再者，產生微LED與驅動電路等之連接不良等，而有產生良率降低之虞。
已知有一種技術，其使包含發光層之半導體層於Si基板上生長，於半導體層形成電極後，貼合於形成有驅動電路之電路基板(例如專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2002-141492號公報
[發明所欲解決之問題]
本發明之一實施形態提供一種縮短發光元件之轉印步驟，提高良率之圖像顯示裝置之製造方法。 [解決問題之技術手段]
本發明之一實施形態之圖像顯示裝置之製造方法具備：準備第2基板之步驟，該第2基板使包含發光層之半導體層於第1基板上生長；準備第3基板之步驟，該第3基板包含形成於透光性基板上之電路元件、可連接於上述電路元件之配線層、及覆蓋上述電路元件及上述配線層之第1絕緣膜；將上述半導體層貼合於上述第3基板之步驟；自上述半導體層形成發光元件之步驟；形成覆蓋上述發光元件之第2絕緣膜之步驟；形成貫通上述第1絕緣膜及上述第2絕緣膜之導通體之步驟；及將上述發光元件與上述電路元件經由上述導通體電性連接之步驟。上述配線層包含具有光反射性之部分。上述發光元件設置於上述部分上。上述部分之外周包含俯視時投影於上述部分之上述發光元件之外周。
本發明之一實施形態之圖像顯示裝置具備：透光性基板，其具有第1面；電路元件，其設置於上述第1面上；第1配線層，其可電性連接於上述電路元件；第1絕緣膜，其於上述第1面上覆蓋上述電路元件及上述第1配線層；發光元件，其配設於上述第1絕緣膜上；第2絕緣膜，其覆蓋上述發光元件之至少一部分；第2配線層，其配設於上述第2絕緣膜上，且電性連接於包含上述發光元件之與上述第1絕緣膜側之面對向之發光面之面；及第1導通體，其貫通上述第1絕緣膜及上述第2絕緣膜，且將上述第1配線層及上述第2配線層電性連接。上述第1配線層包含具有光反射性之部分。上述發光元件設置於上述部分上。上述部分之外周包含俯視時投影於上述部分之上述發光元件之外周。
本發明之一實施形態之圖像顯示裝置具備：基板，其具有可撓性，且具有第1面；電路元件，其設置於上述第1面上；第1配線層，其可電性連接於上述電路元件；第1絕緣膜，其於上述第1面上覆蓋上述電路元件及上述第1配線層；發光元件，其配設於上述第1絕緣膜上；第2絕緣膜，其覆蓋上述發光元件之至少一部分；第2配線層，其配設於上述第2絕緣膜上，且電性連接於包含上述發光元件之與上述第1絕緣膜側之面對向之發光面之面；及第1導通體，其貫通上述第1絕緣膜及上述第2絕緣膜，且將上述第1配線層及上述第2配線層電性連接。上述第1配線層包含具有光反射性之部分。上述發光元件設置於上述部分上。上述部分之外周包含俯視時投影於上述部分之上述發光元件之外周。
本發明之一實施形態之圖像顯示裝置具備：透光性基板，其具有第1面；複數個電晶體，其等設置於上述第1面上；第1配線層，其電性連接於上述複數個電晶體；第1絕緣膜，其於上述第1面上覆蓋上述複數個電晶體及上述第1配線層；第1導電型之第1半導體層，其配設於上述第1絕緣膜上；發光層，其配設於上述第1半導體層上；與上述第1導電型不同之第2導電型之第2半導體層，其配設於上述發光層上；第2絕緣膜，其覆蓋上述第1絕緣膜、上述發光層及上述第1半導體層，且覆蓋上述第2半導體層之至少一部分；第2配線層，其連接於設置在上述第2半導體層之複數個發光面上的透光性電極，該複數個發光面對應於上述複數個電晶體而分別自上述第2絕緣膜露出；及複數個導通體，其等貫通上述第1絕緣膜及上述第2絕緣膜，且將上述第1配線層之配線及上述第2配線層之配線電性連接。上述第1配線層包含具有光反射性之部分。上述第1半導體層設置於上述部分上。上述部分之外周包含所有俯視時投影於上述部分之上述第1半導體層、上述發光層及上述第2半導體層之外周。 [發明之效果]
根據本發明之一實施形態，實現縮短發光元件之轉印步驟，提高良率之圖像顯示裝置之製造方法及圖像顯示裝置。
以下，參照圖式且針對本發明之實施形態進行說明。 另，圖式係模式性或概念性者，各部分之厚度與寬度之關係、部分間之大小之比例等未必與現實者相同。又，表示相同部分之情形時，亦有根據圖式將彼此之尺寸或比例表現為不同之情形。 另，於本案說明書與各圖中，對與既有圖式中所述者同樣之要素標註同一符號，並適當省略詳細說明。
(第1實施形態) 圖1係例示實施形態之圖像顯示裝置之一部分之模式性剖視圖。 圖1中模式性顯示本實施形態之圖像顯示裝置之子像素20之構成。構成顯示於後述之圖3所記載之圖像顯示裝置之圖像之像素10由複數個子像素20構成。
於以下，有時使用XYZ之三維座標系統進行說明。子像素20排列於二維平面上。將排列有子像素20之二維平面設為XY平面。子像素20沿X軸方向及Y軸方向排列。圖1係顯示後述之圖4之AA’線之箭視剖面，係將與XY平面垂直之複數個平面中之剖面連接成1個之剖視圖。其他圖中亦如圖1般，與XY平面垂直之複數個平面之剖視圖中，未圖示X軸及Y軸，而顯示與XY平面垂直之Z軸。即，該等圖中，與Z軸垂直之平面設為XY平面。
子像素20具有與XY平面大致平行之發光面153S。發光面153S主要向與XY平面正交之Z軸之正方向放射光。
如圖1所示，圖像顯示裝置之子像素20具備：基板102、電晶體103、第1配線層110、第1層間絕緣膜112、發光元件150、第2層間絕緣膜156、複數個導通體161d、161k、161r、及第2配線層160。
本實施形態中，形成有包含電晶體103之電路元件之基板102為透光性基板，例如玻璃基板。基板102具有第1面102a，於第1面102a上形成有薄膜電晶體(Thin Film Transistor，TFT)作為電晶體103。發光元件150藉由形成於玻璃基板上之TFT驅動。將包含TFT之電路元件形成於大型玻璃基板上之製程係為了製造液晶面板或有機EL面板等而確立，且具有可使用既有之設備之優點。
子像素20進而具備彩色濾光片180。彩色濾光片(波長轉換構件)180經由透明薄膜接著層188設置於表面樹脂層170上。表面樹脂層170設置於層間絕緣膜156及配線層160上。
電晶體103形成於基板102之第1面102a上所形成之TFT下層膜106上。TFT下層膜106係基於形成電晶體103時確保平坦性，且加熱處理時保護電晶體103之TFT通道104免受污染等之目的而設置。TFT下層膜106為例如SiO2 等。
於基板102，除了發光元件150之驅動用電晶體103外，亦形成有其他電晶體或電容器等電路元件，且藉由配線等構成電路101。例如，電晶體103對應於後述之圖3所示之驅動電晶體26，其他之選擇電晶體24或電容器28等為電路元件。
於以下，電路101包含TFT通道104、絕緣層105、絕緣膜108、導通體111s、111d及配線層110。有時包含基板102、TFT下層膜106、電路101及層間絕緣膜112等其他構成要素在內，稱為電路基板100。
電晶體103於該例中為p通道TFT。電晶體103包含TFT通道104與閘極107。TFT較佳藉由低溫多晶矽(Low Temperature Poly Silicon，LTPS)製程形成。TFT通道104為形成於基板102上之多晶Si之區域，藉由以雷射照射對作為非晶Si形成之區域進行退火而使之多晶化、活性化。藉由LTPS製程形成之TFT具有足夠高之移動率。
TFT通道104包含區域104s、104i、104d。區域104s、104i、104d皆設置於TFT下層膜106上。區域104i設置於區域104s、104d間。區域104s、104d摻雜有硼(B)等p型雜質，且與導通體111s、111d歐姆連接。
閘極107經由絕緣層105設置於TFT通道104上。絕緣層105係為了將TFT通道104與閘極107絕緣，且與相鄰之其他電路元件絕緣而設置。若將低於區域104s之電位施加於閘極107，則可藉由於區域104i形成通道而控制於區域104s、104d間流動之電流。
絕緣層105為例如SiO2 。絕緣層105亦可為根據所覆蓋之區域包含SiO2 或Si3 N4 等之多層絕緣層。
閘極107為例如多晶Si。閘極107之多晶Si膜可以一般之CVD(Chemical Vapor Deposition：化學氣相沈積)製程作成。
該例中，閘極107及絕緣層105以絕緣膜108覆蓋。絕緣膜108為例如SiO2 或Si3 N4 等。絕緣膜108作為用以形成配線層110之平坦化膜發揮功能。絕緣膜108為例如包含SiO2 或Si3 N4 等之多層絕緣膜。
導通體111s、111d貫通絕緣膜108而設置。於絕緣膜108上，形成有第1配線層(第1配線層)110。第1配線層110包含電位可不同之複數條配線，包含配線110s、110d、110r。圖1之後之剖視圖之配線層中，於應標註符號之配線層所含之1條配線之附近位置顯示該配線之符號。
導通體111s設置於配線110s與區域104s之間，並將該等電性連接。導通體111d設置於配線110d與區域104d之間，並將該等電性連接。
配線110s於該例中，將電晶體103之源極區域即區域104s電性連接於後述之圖3所示之電源線3。配線110d如後所述，經由導通體161d及配線160a，電性連接於發光元件150之發光面153S側之p型半導體層153。
配線110r(局部)具有光反射性。配線110r設置於發光元件150之正下方。由配線110r之外周包圍之區域作為光反射膜發揮功能。較佳為配線110r之外周包含XY俯視時投影於配線110r之發光元件150之外周。因此，配線110r將朝向發光元件150之下方之散射光反射於發光面153S側，可提高發光元件150實質之發光效率。
配線層110及導通體111s、111d由例如Al或Al之合金、Al與Ti等之積層膜形成。例如，Al與Ti之積層膜中，於Ti之薄膜上積層有Al，進而於Al上積層有Ti。又，藉由於配線之表面設置Ag等金屬之層，可作為光反射性較高之配線。
於絕緣膜108及配線層110上，設置有第1層間絕緣膜112。第1層間絕緣膜(第1絕緣膜)112為例如PSG(Phosphorus Silicon Glass：磷矽玻璃)或BPSG(Boron Phosphorus Silicon Glass：硼磷矽玻璃)等有機絕緣膜。層間絕緣膜112係為了於晶圓接合中實現均一接合而設置。層間絕緣膜112亦作為保護電路基板100之表面之保護膜發揮功能。
發光元件150包含n型半導體層(第1半導體層)151、發光層152、及p型半導體層(第2半導體層)153。n型半導體層151、發光層152及p型半導體層153係自層間絕緣膜112之側朝向發光面153S之側依序積層。
發光元件150於XY俯視時具有例如大致正方形或長方形狀，但角部亦可變圓。發光元件150亦可於XY俯視時具有例如橢圓形狀或圓形狀。藉由適當選定俯視時之發光元件之形狀或配置等，佈局之自由度提高。n型半導體層151於該例中，具有於層間絕緣膜112上沿X軸方向延伸之階差部151a。
較佳對發光元件150使用例如InX AlY Ga1-X-Y N(0≦X、0≦Y、X＋Y＜1)等氮化物半導體。本發明之一實施形態之發光元件150係所謂藍色發光二極體，發光波長150發出之光的波長為例如467 nm±20 nm左右。發光元件150發出之光的波長亦可設為410 nm±20 nm左右之藍紫發光。發光元件150發出之光的波長不限於上述值，可設為適當者。
第2層間絕緣膜(第2絕緣膜)156覆蓋第1層間絕緣膜112、導電層130及發光元件150。層間絕緣膜156由例如透明之有機絕緣材料等形成。作為透明之樹脂材料，使用SOG(Spin On Glass：旋塗玻璃)等矽系樹脂或酚醛清漆型苯酚系樹脂等。層間絕緣膜156亦可為例如以ALD(Atomic-layer-deposition：原子層沈積)或CVD形成之SiO2 膜等。層間絕緣膜156藉由覆蓋發光元件150或導電層130等，而保護該等免受塵埃或濕度等周圍環境等影響。層間絕緣膜156亦具有藉由覆蓋發光元件150或導電層130等，而將該等與其它導電物絕緣之功能。層間絕緣膜156之表面只要具有可於層間絕緣膜156上形成配線層160之程度之平坦性即可。
貫通第2層間絕緣膜156設置有導通體161k。導通體161k之一端連接於階差部151a。
導通體161d貫通層間絕緣膜112、156而設置。導通體161d之一端連接於配線110d。導通體161r貫通層間絕緣膜112、156而設置。導通體161r之一端連接於配線110r。
第2配線層(第2配線層)160設置於層間絕緣膜156上。配線層160包含配線160a、160k。配線160a經由於層間絕緣膜156開口之接觸孔，連接於p型半導體層153。即，配線160a以包含發光面153S之面的一部分與p型半導體層153電性連接。包含發光面153S之面及發光面153S位於例如同一平面。
配線160a連接於導通體161d之另一端。因此，p型半導體層153經由配線160a、導通體161d及配線110d，電性連接於電晶體103之汲極電極即區域104d。
配線160k連接於導通體161k、161r之另一端。配線160k連接於後述之圖3所示之接地線4。因此，n型半導體層151經由導通體161k及配線160k連接於接地線4。又，配線110r經由導通體161r及配線160k連接於接地線4。
表面樹脂層170覆蓋第2層間絕緣膜156及第2配線層160。表面樹脂層170為透明樹脂，保護層間絕緣膜156及配線層160，且提供用以接著彩色濾光片180之平坦化面。
彩色濾光片180包含遮光部181及顏色轉換部182。顏色轉換部182根據發光面153S之形狀，設置於發光元件150之發光面153S之正上方。彩色濾光片180中，顏色轉換部182以外之部分作為遮光部181。遮光部181係所謂黑矩陣，可減少起因於自相鄰之顏色轉換部182發出之光之混色等的滲色，而顯示清晰之圖像。
顏色轉換部182設為1層或2層。圖1中顯示2層之部分。是1層還是2層係根據子像素20發出之光的顏色即波長來決定。子像素20之發光色為紅色或綠色之情形時，顏色轉換部182較佳為後述之顏色轉換層183及濾光片層184之2層。子像素20之發光色為藍色之情形時，較佳為1層。
顏色轉換部182為2層之情形時，更接近發光元件150之第1層為顏色轉換層183，第2層為濾光片層184。即，濾光片層184積層於顏色轉換層183上。
顏色轉換層183係將發光元件150發出之光的波長轉換成期望波長之層。發出紅色之子像素20之情形時，將發光元件150之波長為467 nm±20 nm之光轉換成例如630 nm±20 nm左右波長之光。發出綠色之子像素20之情形時，將發光元件150之波長為467 nm±20 nm之光轉換成例如532 nm±20 nm左右波長之光。
濾光片層184阻斷未經顏色轉換層183轉換顏色而殘留之藍色發光之波長成分。
子像素20發出之光的顏色為藍色之情形時，子像素20可經由顏色轉換層183輸出光，亦可不經由顏色轉換層183而直接輸出。發光元件150發出之光的波長為467 nm±20 nm左右之情形時，子像素20亦可不經由顏色轉換層183而輸出光。將發光元件150發出之光的波長設為410 nm±20 nm之情形時，為了將輸出之光的波長轉換成467 nm±20 nm左右，較佳設置1層顏色轉換層183。
藍色之子像素20之情形時，子像素20亦可具有濾光片層184。藉由於藍色之子像素20設置濾光片層184，抑制於發光元件150之表面產生之微小的外光反射。
(變化例) 針對子像素之構成之變化例進行說明。 圖2A及圖2B分別係例示本實施形態之圖像顯示裝置之變化例之一部分之模式性剖視圖。 圖2A之後的子像素之剖視圖中，為了避免煩雜，省略顯示表面樹脂層170及彩色濾光片180。之後的圖中，只要未特別記載，則於第2層間絕緣膜156、256及第2配線層160上，設置有表面樹脂層170及彩色濾光片180等。關於後述之另一實施形態及其變化例之情形相同樣。
圖2A及圖2B之情形時，子像素20a、20b之發光元件150a與配線160a1、160a2之連接方法與上述第1實施形態之情形不同。對同一構成要素標註同一符號，適當省略詳細說明。 如圖2A所示，子像素20a包含發光元件150a與配線160a1。該變化例中，第1層間絕緣膜112及發光元件150a之至少一部分以第2層間絕緣膜(第2絕緣膜)256覆蓋。第2層間絕緣膜256較佳為白色樹脂。白色樹脂即層間絕緣膜256反射發光元件150a之橫向之出射光或起因於彩色濾光片180之界面等之返回光，可實質上提高發光元件150a之發光效率。
第2層間絕緣膜256亦可為黑色樹脂。藉由將層間絕緣膜256設為黑色樹脂，而抑制子像素20a內之光散射，更有效抑制雜散光。雜散光得到抑制之圖像顯示裝置可顯示更清晰之圖像。
第2層間絕緣膜256具有開口158。開口158藉由將發光元件150a上方之層間絕緣膜256之一部分去除而形成。配線160a1延伸至於開口158露出之p型半導體層153a，並連接於p型半導體層153a。
p型半導體層153a具有藉由開口158而露出之發光面153S。發光面153S係與p型半導體層153a之面中之與發光層152相接之面對向之面。發光面153S較佳進行粗面加工。發光元件150a之發光面153S設為粗面之情形時，可提高光之提取效率。
如圖2B所示，子像素20b中，透光性電極159a、159k分別設置於配線160a2、160k上。透光性電極159a延伸至開口之p型半導體層153a之發光面153S。透光性電極159a遍及發光面153S上而設置。透光性電極159a將配線160a2與p型半導體層153a電性連接。
藉由於發光面153S上設置透光性電極159a，而可增大透光性電極159a與p型半導體層153a之連接面積，可提高發光效率。發光面153S設為粗面之情形時，可增大發光面153S與透光性電極159a之連接面積，可減少接觸電阻。
本實施形態中，可包含上述所示之子像素20、20a、20b之構成之任一者。
圖3係例示本實施形態之圖像顯示裝置之模式性方塊圖。 如圖3所示，本實施形態之圖像顯示裝置1具備顯示區域2。於顯示區域2排列有子像素20。子像素20例如點陣狀排列。例如，子像素20沿X軸排列n個，沿Y軸排列m個。
像素10包含發出不同顏色之光之複數個子像素20。子像素20R發出紅色光。子像素20G發出綠色光。子像素20B發出藍色光。藉由使3種子像素20R、20G、20B以期望之亮度發光，而決定1個像素10之發光顏色及亮度。
1個像素10包含3個子像素20R、20G、20B，子像素20R、20G、20B例如如圖3所示之例，於X軸上直線狀排列。各像素10可將相同顏色之子像素排列於相同行，亦可如該例般，對每行排列不同顏色之子像素。
圖像顯示裝置1進而具有電源線3及接地線4。電源線3及接地線4沿子像素20之排列點陣狀佈線。電源線3及接地線4電性連接於各子像素20，自連接於電源端子3a與GND端子4a間之直流電源對各子像素20供給電力。電源端子3a及GND端子4a分別設置於電源線3及接地線4之端部，連接於顯示區域2之外部所設置之直流電源電路。電源端子3a以GND端子4a為基準供給正電壓。
圖像顯示裝置1進而具有掃描線6及信號線8。掃描線6在與X軸平行之方向佈線。即，掃描線6沿子像素20之列方向之排列佈線。信號線8在與Y軸平行之方向佈線。即，信號線8沿子像素20之行方向之排列佈線。
圖像顯示裝置1進而具有列選擇電路5及信號電壓輸出電路7。列選擇電路5及信號電壓輸出電路7沿顯示區域2之外緣設置。列選擇電路5沿顯示區域2之外緣之Y軸方向設置。列選擇電路5經由掃描線6電性連接於各行之子像素20，對各子像素20供給選擇信號。
信號電壓輸出電路7沿顯示區域2之外緣之X軸方向設置。信號電壓輸出電路7經由信號線8電性連接於各列之子像素20，對各子像素20供給信號電壓。
子像素20包含發光元件22、選擇電晶體24、驅動電晶體26及電容器28。圖3中，選擇電晶體24顯示為T1，驅動電晶體26顯示為T2，電容器28顯示為Cm。
發光元件22與驅動電晶體26串聯連接。本實施形態中，驅動電晶體26為p通道TFT，於驅動電晶體26之主電極即汲極電極連接有連接於發光元件22之p型半導體層之陽極電極。發光元件22及驅動電晶體26之串聯電路連接於電源線3與接地線4之間。驅動電晶體26與圖1等之電晶體103對應，發光元件22與圖1等之發光元件150、150a對應。發光元件22中流動之電流係根據施加於驅動電晶體26之閘極-源極間之電壓而決定，發光元件22以對應於流動之電流之亮度發光。
選擇電晶體24經由主電極而連接於驅動電晶體26之閘極電極與信號線8之間。選擇電晶體24之閘極電極連接於掃描線6。於驅動電晶體26之閘極電極與電源線3之間連接有電容器28。
列選擇電路5自m列之子像素20之排列選擇1列，且對掃描線6供給選擇信號。信號電壓輸出電路7供給具有經選擇之列之各子像素20所需之類比電壓值的信號電壓。對經選擇之列之子像素20之驅動電晶體26之閘極-源極間施加信號電壓。信號電壓由電容器28保持。驅動電晶體26將對應於信號電壓之電流流通於發光元件22。發光元件22以對應於發光元件22中流動之電流之亮度發光。
列選擇電路5依序切換所要選擇之列並供給選擇信號。即，列選擇電路5掃描排列有子像素20之列。於被依序掃描之子像素20之發光元件22中流動對應於信號電壓之電流而發光。各像素10以根據RGB各色之子像素20發出之發光顏色及亮度而決定之發光顏色及亮度進行發光，並於顯示區域2顯示圖像。
圖4係例示本實施形態之圖像顯示裝置之一部分之模式性俯視圖。 本實施形態中，如圖1所說明，發光元件22(150)與驅動電晶體26(103)於Z軸方向積層，且藉由導通體161d，將發光元件22(150)之陽極電極與驅動電晶體26(103)之汲極電極電性連接。又，具有光反射性之配線110r藉由導通體161r而電性連接於圖3所示之接地線4。
於圖4之上部模式性顯示第I層之俯視圖，於下部模式性顯示第II層之俯視圖。於圖4中，將第I層記作“I”，將第2層記作“II”。第I層係形成有發光元件22(150)之層。即，第I層於圖1中顯示較第1層間絕緣膜112更靠Z軸正側之要素，要素係n型半導體層151至第2配線層160之層。圖4中未顯示第2層間絕緣膜156。
第II層於圖1中顯示較TFT下層膜106更靠Z軸正側之要素，要素係電晶體103至第1層間絕緣膜112之層。圖4中未顯示基板102、絕緣層105、絕緣膜108及第1層間絕緣膜112。
圖1之剖視圖係第I層及第II層之各者中以一點鏈線之折線所示之AA’線之箭視剖面。
如圖4所示，發光元件150在階差部151a連接於圖1所示之導通體161k。導通體161k經由接觸孔161k1連接於配線160k。
於配線160k設置有接觸孔161r1。配線160k經由接觸孔161r1連接於導通體161r。
又，發光元件150經由設置於p型半導體層153之接觸孔162a而連接於配線160a，配線160a經由接觸孔161d1而連接於導通體161d。
貫通2個層間絕緣膜112、156之導通體161d、161r於圖上以二點鏈線模式性顯示。
導通體161r之另一端經由設置於第1層間絕緣膜112之接觸孔161r2連接於配線110r。配線110r設置於發光元件150之正下方，於第II層之圖中，於配線110r內以二點鏈線顯示發光元件150之外周。
導通體161d之另一端經由設置於第1層間絕緣膜112之接觸孔161d2連接於配線110d。配線110d經由於絕緣膜108開口之接觸孔111c1連接於圖1所示之導通體111d，且連接於電晶體103之汲極電極。
如此，可藉由貫通層間絕緣膜112、156之導通體161d、161r，將分別形成於不同之層即第I層及第II層之發光元件150與配線110r電性連接，將發光元件150與電晶體103電性連接。
配線110r作為光反射膜發揮功能。使用圖4說明配線110r作為光反射膜發揮功能時之配線110r及發光元件150之配置。 配線110r係於XY俯視時具有X軸方向之長度L2及Y軸方向之長度W2之方形。另一方面，發光元件150具有於XY俯視時具有X軸方向之長度L1及Y軸方向之長度W1之方形之底面。
各部之長度以L2＞L1，W2＞W1之方式設定。配線110r設置於發光元件150之正下方，如二點鏈線所示，配線110r之外周包含發光元件150之外周。配線110r之外周只要包含發光元件150之外周即可，根據電路基板100上之佈局等，配線110r之形狀不限於方形之情形，亦可設為適當之任意形狀。
發光元件150向上方發光且存在向下方之發光、或層間絕緣膜112與表面樹脂層170之界面之反射光或散射光等。由於配線110r具有光反射性，故朝向發光元件150之下方之散射光藉由配線110r而向上方反射。因此，向發光面153S側配光之比例變大，發光元件150之實質性之發光效率提高。又，藉由如此設定有配線110r，抑制光到達至發光元件150之下方，故即使於將電路元件配置於發光元件150之正下方附近之情形時，亦可減輕光對電路元件之影響。
配線110r不限於連接於接地線4之情形，亦可連接於電源線3之電位等其他電位，又可如後述之另一實施形態之情形般，不連接於任一電位。又，配置於發光元件150之正下方之配線不限於如該例般設置配線110r之情形，亦可根據電路佈局，兼作其他配線。例如，將連接於電晶體之電極之配線110s、110d之任一部分延伸至發光元件150下方，並使該部分之XY俯視時之外周可包含發光元件150之外周。
針對本實施形態之圖像顯示裝置1之製造方法進行說明。 圖5A～圖9B係例示本實施形態之圖像顯示裝置之製造方法及其變化例之模式性剖視圖。 如圖5A所示，本實施形態之圖像顯示裝置1之製造方法中，準備半導體生長基板(第2基板)1194。半導體生長基板1194具有於結晶生長用基板(第1基板)1001上生長之半導體層1150。結晶生長用基板1001為例如Si基板或藍寶石基板等。較佳使用Si基板。
半導體生長基板1194中，p型半導體層1153、發光層1152及n型半導體層1151自結晶生長用基板1001側起依序積層於結晶生長用基板1001上。半導體層1150之生長使用例如氣相生長法(Chemical Vapor Deposition，CVD法)，較佳使用有機金屬氣相生長法(Metal Organic Chemical Vapor Deposition，MOCVD法)。半導體層1150為例如InX AlY Ga1-X-Y N(0≦X、0≦Y、X+Y＜1)等。
如圖5B所示，準備電路基板1100。電路基板(第3基板)1100包含圖1等中說明之電路101。使半導體生長基板1194上下反轉，並與電路基板1100貼合。更詳細而言，如圖之箭頭所示，使形成於電路基板1100之層間絕緣膜112之露出面與n型半導體層1151之露出面對向，而將兩者貼合。
將2個基板貼合之晶圓接合中，例如將2個基板加熱藉由熱壓接將2個基板貼合。加熱壓接時，可使用低熔點金屬或低熔點合金。低熔點金屬為例如Sn或In等，低熔點合金可設為例如以Zn或In、Ga、Sn、Bi等為主成分之合金。
晶圓接合中，除上述者以外，亦可使用化學機械研磨(Chemical Mechanical Polishing，CMP)等將各個基板之貼合面平坦化後，於真空中藉由電漿處理清洗貼合面並使之密接。
圖6A～圖7B係顯示晶圓接合步驟相關之2種變化例。晶圓接合步驟中，可取代圖5A及圖5B之步驟，設為圖6A～圖6C之步驟。又，亦可取代圖5A及圖5B之步驟，設為圖7A及圖7B之步驟。
圖6A～圖6C中，於結晶生長用基板1001形成半導體層1150後，半導體層1150被轉印於與結晶生長用基板1001不同之支持基板1190。 如圖6A所示，準備半導體生長基板1294。半導體生長基板1294中，半導體層1150於結晶生長用基板1001上，自結晶生長用基板1001之側起依序生長n型半導體層1151、發光層1152及p型半導體層1153。
結晶生長之初期易產生起因於晶格常數不一致之結晶缺陷，此種結晶呈n型。因此，如該例般，自n型半導體層1151積層於結晶生長用基板1001之方法增大生產製程上之餘裕，而有易提高良率之優點。
如圖6B所示，於結晶生長用基板1001上形成半導體層1150後，將支持基板1190接著於p型半導體層1153之露出面。支持基板1190由例如Si或石英等形成。將支持基板1190接著於半導體層1150後，去除結晶生長用基板1001。結晶生長用基板1001之去除係使用例如濕蝕刻或雷射剝離。
如圖6C所示，準備電路基板1100。半導體層1150經由n型半導體層1151之露出面與電路基板1100貼合。其後，將支持基板1190藉由雷射剝離等予以去除。
圖7A及圖7B所示之例中，於結晶生長用基板1001設置緩衝層1140後，於緩衝層1140上形成半導體層1150。 如圖7A所示，準備半導體生長基板1194a。半導體生長基板1194a中，半導體層1150經由緩衝層1140形成於結晶生長用基板1001上。半導體層1150於結晶生長用基板1001上，自結晶生長用基板1001側起依序積層有p型半導體層1153、發光層1152、n型半導體層1151。緩衝層1140係形成於結晶生長用基板1001之一面。緩衝層1140較佳使用AlN等氮化物。藉由使半導體層1150隔著緩衝層1140結晶生長，可緩和GaN之結晶與結晶生長用基板1001之界面之不一致。
如圖7B所示，準備電路基板1100。半導體生長基板1194a上下反轉，並經由n型半導體層1151之露出面貼合於電路基板1100。晶圓接合後，將結晶生長用基板1001藉由雷射剝離等予以去除。
該例中，由於去除結晶生長用基板1001後仍保留緩衝層1140，故於後續的任一步驟中，將緩衝層1140去除。緩衝層1140之去除可於例如形成發光元件150之步驟後進行，亦可於形成發光元件150前進行。緩衝層1140之去除係使用例如濕蝕刻等。
返回至晶圓接合後之製造步驟繼續說明。 如圖8A所示，藉由晶圓接合將電路基板1100接合於半導體層1150後，將結晶生長用基板1001藉由濕蝕刻或雷射剝離等予以去除。
如圖8B所示，半導體層1150藉由蝕刻形成為所需的形狀。發光元件150之成形使用例如乾蝕刻製程，較佳使用異向性電漿蝕刻(Reactive Ion Etching，RIE)。覆蓋第1層間絕緣膜112及發光元件150形成第2層間絕緣膜156。
如圖9A所示，於第2層間絕緣膜156形成有接觸孔162a。形成貫通層間絕緣膜156之導通孔162k。形成貫通層間絕緣膜112、156之導通孔162d、162r。接觸孔或導通孔之形成係使用例如RIE等。
另，如上所述，層間絕緣膜156藉由覆蓋發光元件150等而確保絕緣性即可。層間絕緣膜156表面之平坦性較佳為可於層間絕緣膜156上形成第2配線層160之程度，亦可不進行平坦化步驟。不對層間絕緣膜156實施平坦化步驟之情形時，除了可削減步驟數外，亦具有可於形成有發光元件150之場所以外，薄化層間絕緣膜156之厚度之優點。於層間絕緣膜156之厚度較薄之部位，可使導通孔162k、162d、162r之深度變淺。藉由使導通孔之深度變淺，而可遍及形成導通孔之深度確保足夠之開口徑，故易於確保導通體之電性連接。因此，可抑制起因於電氣特性之不良之良率降低。
如圖9B所示，於接觸孔162a及導通孔162d、162k、162r內填充有導電材料。其後，形成第2配線層160。或，亦可於接觸孔162a及導通孔162d、162k、162r內填充有導電材料，且於形成導通體161d、161k、161r之同時形成第2配線層160。
圖10A及圖10B係例示本實施形態之變化例之圖像顯示裝置之製造方法之模式性剖視圖。 圖10A及圖10B係顯示用以形成圖2A所示之子像素20a之製造步驟。本變化例中，於形成第2層間絕緣膜256，形成導通孔之前，具有與第1實施形態之情形相同之步驟。於以下，以於圖9A之步驟後執行圖10A及圖10B之步驟進行說明。
如圖10A所示，藉由蝕刻第2層間絕緣膜256而形成開口158，使p型半導體層153a之發光面153S露出。蝕刻可為濕蝕刻，亦可為乾蝕刻。其後，為了提高發光效率，而將露出之p型半導體層153a之發光面153S粗面化。
如圖10B所示，包含開口158在內成膜配線層，藉由光微影形成各配線160a1、160k。配線160a1以連接於露出之p型半導體層153a之發光面153S之方式形成。
如此，形成變化例之子像素20a。
圖11A及圖11B係例示本實施形態之變化例之圖像顯示裝置之製造方法之模式性剖視圖。 圖11A及圖11B係顯示用以形成圖2B所示之子像素20b之製造步驟。本變化例中，於形成開口158之前，具有與上述變化例之情形相同之步驟。因此，於以下，以於圖10A之後執行圖11A、圖11B之步驟進行說明。
如圖11A所示，以露出p型半導體層153a之發光面153S之方式形成開口158後，將發光面153S粗面化。形成貫通層間絕緣膜256之導通體161k，形成貫通層間絕緣膜112、256之導通體161r。其後，形成各配線160a2、160k。該階段中，配線160a2未連接於p型半導體層153之發光面153S。
如圖11B所示，形成覆蓋配線層160、第2層間絕緣膜256及p型半導體層153a之發光面153S之透光性導電膜。透光性導電膜較佳使用ITO膜或ZnO膜。藉由光微影，形成需要之透光性電極159a、159k。透光性電極159a形成於配線160a2上，且亦形成於p型半導體層153a之發光面153S上。因此，將配線160a2及p型半導體層153a電性連接。較佳以覆蓋露出之發光面153S之全面之方式設置透光性電極159a，並將其連接於發光面153S。
如此，形成變化例之子像素20b。
子像素20以外之電路之一部分形成於電路基板1100中。例如，圖3所示之列選擇電路5可與驅動電晶體或選擇電晶體等一起形成於電路基板1100中。即，有藉由上述製造步驟同時組入列選擇電路5之情形。另一方面，較佳為信號電壓輸出電路7被組入於可藉由微細加工而高積體化之製造步驟製造之半導體裝置。信號電壓輸出電路7與CPU(Central Processing Unit：中央處理單元)或其他電路要素一起安裝於另外的基板，例如，於組入後述之彩色濾光片前、或組入彩色濾光片後，與電路基板1100之配線互相連接。
例如，電路基板1100含有包含電路101之玻璃基板，玻璃基板為大致方形。於電路基板1100，形成有1個或複數個圖像顯示裝置所用之電路101。或，於更大畫面尺寸等之情形時，可將用以構成1個圖像顯示裝置之電路101分割形成於複數個電路基板1100，並組合所有經分割之電路而構成1個圖像顯示裝置。
於結晶生長用基板1001，形成具有與結晶生長用基板1001大致相同尺寸之半導體層1150。例如，結晶生長用基板1001可設為具有與方形電路基板1100相同尺寸之方形。結晶生長用基板不限於與電路基板1100相同形狀、或相似之形狀，亦可為其他形狀。例如，結晶生長用基板1001亦可為具有如包含形成於方形電路基板1100之電路101之徑的大致圓形之晶圓形狀等。
圖12係例示本實施形態之圖像顯示裝置之製造方法之立體圖。 如圖12所示，亦可準備複數個半導體生長基板1194，並將形成於複數個結晶生長用基板1001之半導體層1150接合於1個電路基板1100。
電路基板1100中，於1個基板102例如點陣狀配置有複數個電路101。電路101包含1個圖像顯示裝置1所需之所有子像素20等。於相鄰配置之電路101間，設置有線寬左右之間隔。於電路101之端部及端部附近，未配置電路元件等。
半導體層1150形成為其之端部與結晶生長用基板1001之端部一致。因此，藉由將半導體生長基板1194之端部以與電路101之端部一致之方式配置並接合，而可使接合後之半導體層1150之端部與電路101之端部一致。
使半導體層1150於結晶生長用基板1001生長時，於半導體層1150之端部及其附近，易產生結晶品質之降低。因此，藉由使半導體層1150之端部與電路101之端部一致，而可不將半導體生長基板1194上之半導體層1150之端部附近之結晶品質易降低之區域用於圖像顯示裝置1之顯示區域。另，此處，結晶生長用基板1001之配置方法具有各種自由度。較佳配置成半導體層1150之端部不觸及發光元件150。
或，亦可與其相反，準備複數個電路基板1100，且對形成於1個半導體生長基板1194之結晶生長用基板1001上之半導體層1150接合複數個電路基板1100。
圖13係例示本實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 另，圖13中，為了避免煩雜，而對電路基板1100內之構造或層間絕緣膜112、導通體161d、161k、161r、配線層160等省略顯示。又，圖13係顯示彩色濾光片180等之顏色轉換構件之一部分。圖13中，將包含發光元件150、層間絕緣膜156、表面樹脂層170及省略顯示之導通體等之構造物稱為發光電路部172。又，將於電路基板1100上設置有發光電路部172之構造物稱為構造體1192。
如圖13所示，彩色濾光片(波長轉換構件)180以一面接著於構造體1192。彩色濾光片180之另一面接著於玻璃基板186。於彩色濾光片180之一面設置有透明薄膜接著層188，經由透明薄膜接著層188接著於構造體1192之發光電路部172側之面。
彩色濾光片180於該例中依紅色、綠色、藍色之順序於X軸之正方向排列顏色轉換部。關於紅色，於第1層設置有紅色之顏色轉換層183R，關於綠色，於第1層設置有綠色之顏色轉換層183G，皆於第2層分別設置有濾光片層184。關於藍色，可設置單層之顏色轉換層183B，亦可設置濾光片層184。於各顏色轉換部間設置有遮光部181。
使各色之顏色轉換層183R、183G、183B之位置對準發光元件150之位置，而將彩色濾光片180貼附於構造體1192。
圖14A～圖14D係顯示本實施形態之圖像顯示裝置之製造方法之變化例之模式性剖視圖。 圖14A～圖14D係顯示以噴墨形成彩色濾光片之方法。
如圖14A所示，準備於電路基板1100貼附有發光電路部172之構造體1192。
如圖14B所示，於構造體1192上形成有遮光部181。遮光部181使用例如絲網印刷或光微影技術等形成。
如圖14C所示，自噴墨噴嘴噴出對應於發光顏色之螢光體，形成顏色轉換層183。螢光體將未形成遮光部181之區域著色。螢光體使用例如使用一般之螢光體材料或鈣鈦礦螢光體材料、量子點螢光體材料之螢光塗料。使用鈣鈦礦螢光體材料或量子點螢光體材料之情形時，可實現各發光顏色，且單色性較高，且可提高色再現性，因而較佳。利用噴墨噴嘴描繪後，以適當之溫度及時間進行乾燥處理。著色時之塗膜之厚度設定為較遮光部181之厚度更薄。
如已說明，關於藍色發光之子像素，未形成顏色轉換部之情形時，不噴出螢光體。又，關於藍色發光之子像素，形成藍色之顏色轉換層時，顏色轉換部可為1層之情形時，較佳將藍色螢光體之塗膜之厚度設為與遮光部181之厚度相同之程度。
如圖14D所示，自噴墨噴嘴噴出濾光片層184所用之塗料。塗料重疊塗佈於螢光體之塗膜。螢光體及塗料之塗膜之合計厚度設為與遮光部181之厚度相同之程度。
針對本實施形態之圖像顯示裝置1之效果進行說明。 本實施形態之圖像顯示裝置1之製造方法中，將包含用以形成發光元件150之發光層1152之半導體層1150與包含驅動發光元件150之電晶體103等之電路元件之電路基板1100貼合。其後，蝕刻半導體層1150形成發光元件150。因此，與將經單片化之發光元件分別轉印至電路基板1100相比，可顯著縮短轉印發光元件之步驟。
例如，4K畫質之圖像顯示裝置中，子像素之數量超過2400萬個，8K畫質之圖像顯示裝置之情形時，子像素之數量超過9900萬個。將如此大量之發光元件各自安裝於電路基板需要龐大時間，而難以以現實之成本實現微LED之圖像顯示裝置。又，各自安裝大量發光元件時，因安裝時之連接不良等致使良率降低，而無法避免成本之進一步上升。
相對於此，本實施形態之圖像顯示裝置1之製造方法中，由於在將半導體層1150單片化前，便將半導體層1150全體貼附於電路基板1100，故一次完成轉印步驟。
於電路基板上藉由蝕刻等直接形成發光元件後，將發光元件與電路基板1100內之電路元件以形成導通體而電性連接，故可實現均一之連接構造，可抑制良率之降低。
再者，由於不預先將半導體層1150單片化、或不於對應於電路元件之位置形成電極，而以晶圓級別貼附於電路基板1100，故無須對準。因此，可以短時間容易地進行貼附步驟。由於貼附時無須對準，故發光元件150之小型化亦較容易，從而較適於高精細化之顯示器。
本實施形態中，由於可將例如形成於玻璃基板上之TFT設為電路基板1100，故可使用既有之平板面板之製造程序或設備。
本實施形態之圖像顯示裝置1中，電路基板100於成為發光元件150之正下方之位置設置有具有光反射性之配線110r，故可將朝向發光元件150下方之散射光配光於發光面153S側，而提高實質之發光效率。
(第2實施形態) 圖15係例示本實施形態之圖像顯示裝置之一部分之模式性剖視圖。 圖15係顯示相當於圖4之AA’線之位置之箭視剖視圖。 本實施形態中，第1實施形態之配線110r被置換成配線210r。該例中，不對配線210r賦予電位，而將其設為浮動。對與上述之另一實施形態之情形相同之構成要素標註相同符號，適當省略詳細說明。
如圖15所示，本實施形態之圖像顯示裝置之子像素220中，第1配線層110包含配線210r。配線210r設置於發光元件150之正下方。配線210r具有於發光元件150之側凹陷之面211r。較佳為與第1實施形態之情形同樣，配線210r之外周包含XY俯視時投影於配線210r之發光元件150之外周。
配線210r至少於面211r具有光反射性，且設置於發光元件150之正下方。因此，配線210r可將朝向發光元件150下方之散射光向上方反射。本實施形態中，由於配線210r之發光元件150側之面211r為凹陷面，故即使於朝向下方之散射光一面自發光元件150擴散一面散射之情形時，亦可將更多之光反射於發光面153S之側。
針對本實施形態之圖像顯示裝置之製造方法進行說明。 圖16A～圖17C係例示本實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖16A～圖16C中，顯示於第1配線110之形成步驟中，形成配線210r步驟。 如圖16A所示，準備形成有覆蓋閘極107及絕緣層105之絕緣膜108之電路基板2100a。電路基板2100a中，尚未形成配線層。
如圖16B所示，於絕緣膜108上塗佈光阻劑，於供形成配線210r之部位形成設置有開口209之遮罩1109。其後，藉由等向性蝕刻對形成有遮罩1109之電路基板2100a進行處理。等向性蝕刻可為乾蝕刻，亦可為濕蝕刻。等向性蝕刻中，藉由使蝕刻進展至遮罩1109之下方或開口209之XY俯視時之中央部附近，而形成於Z軸之正方向凹陷之凹面209a。
如圖16C所示，將遮罩1109去除，於絕緣膜108形成導通孔，形成導通體111s、111d後、或於形成導通體111s、111d之同時形成第1配線層210。
其後，形成覆蓋絕緣膜108及第1配線層210之層間絕緣膜112。如此，可形成具有凹面即面211r之配線210r，從而形成包含配線210r之電路基板2100。
如圖17A所示，準備藉由圖16A所示之步驟形成之電路基板2100。將半導體生長基板1194貼合於電路基板2100，並去除結晶生長用基板。其後，蝕刻半導體層，形成發光元件150。
如圖17B所示，形成覆蓋第1層間絕緣膜112及發光元件150之第2層間絕緣膜156後，於第2層間絕緣膜156形成接觸孔162a及導通孔162k。於形成接觸孔162a及導通孔162k之同時，形成貫通層間絕緣膜112、156之導通孔162d。導通孔162d可於形成接觸孔162a及導通孔162k前形成，亦可於形成接觸孔162a及導通孔162k後形成。接觸孔或導通孔之形成係使用例如RIE等。
如圖17C所示，於導通孔162d、162k內填充導電材料。其後，形成第2配線層160。或，於填充導通孔162d、162k之同時形成第2配線層160。
以下，與另一實施形態之情形同樣，形成彩色濾光片。
如此，可製造本實施形態之圖像顯示裝置。
針對本實施形態之圖像顯示裝置之效果進行說明。 本實施形態中，亦具有與上述另一實施形態之情形同樣之效果。即，由於將半導體層1150貼合於電路基板2100後，藉由蝕刻形成個別之發光元件150，故可顯著縮短發光元件之轉印步驟。 除了與上述另一實施形態同樣之效果外，本實施形態中，電路基板2100之第1配線層210包含設置於發光元件150之正下方之配線210r。配線210r具有於發光元件150側凹陷之面211r，配線210r之外周包含俯視時投影於配線210r之發光元件150之外周。因此，即使於朝向發光元件150之下方之散射光以橫向擴散而散射之情形時，面211r亦可將散射光反射於發光面153S之側。因此，提高實質之發光效率。
(第3實施形態) 圖18係例示本實施形態之圖像顯示裝置之一部分之模式性剖視圖。 此處，圖18係顯示相當於圖4之AA’線之位置之箭視剖面。 本實施形態中，發光元件250之構成及驅動發光元件250之電晶體203之構成與上述另一實施形態之情形不同。對與上述另一實施形態之情形同樣之構成要素標註相同符號，適當省略詳細說明。
如圖18所示，本實施形態之圖像顯示裝置之子像素320包含電晶體203與發光元件250。
電晶體203於該例中為n通道TFT。電晶體203包含TFT通道204與閘極107。TFT通道204為形成於基板102上之多晶Si之區域，且藉由以雷射照射對作為非晶Si形成之區域進行退火而多晶化、活性化。TFT通道204包含區域204s、204i、204d。區域204i設置於區域204s、204d之間。區域204s、204d摻雜有P等之n型雜質，且與通道111s、111d歐姆連接。
閘極107經由絕緣層105設置於TFT通道204上。若對閘極107施加高於區域204s之電位，則藉由於區域204i形成通道，而控制於區域204s、204d間流動之電流。
電晶體203之上部構造及配線層之構造與上述另一實施形態之情形相同。
發光元件250包含：p型半導體層(第1半導體層)253、發光層252、及n型半導體層(第2半導體層)251。P型半導體層253、發光層252及n型半導體層251自電路基板100之第1層間絕緣膜112向發光面251S依序積層。發光元件250於XY俯視時呈例如大致正方形或長方形狀，但角部亦可圓化。發光元件250亦可於XY俯視時具有例如橢圓形狀或圓形狀。藉由適當選定俯視時之發光元件之形狀或配置等，佈局之自由度提高。p型半導體層253於該例中具有於第1層間絕緣膜112上沿X軸方向延伸之階差部253a。
發光元件250亦可為與上述另一實施形態之情形相同之材料。發光元件250發出例如467 nm±20nm左右之藍色光或410 nm±20nm波長之藍紫色光。
第2層間絕緣膜(第2絕緣膜)256覆蓋第1層間絕緣膜112及發光元件250。第2層間絕緣膜256具有開口258。開口258係形成於發光元件250上，層間絕緣膜256不設置於發光元件250之發光面251S上。層間絕緣膜256較佳使用白色樹脂，以反射發光元件250發出之光並自開口258有效輸出，但亦可與上述之另一實施形態之變化例之情形同樣，為黑色樹脂。
發光面251S係與n型半導體層251之面中之與發光層252相接之面對向之面。發光面251S被粗面化。
貫通層間絕緣膜256設置有導通體161a。導通體161a之一端連接於階差部253a。
導通體161d貫通層間絕緣膜112、256而設置。導通體161d之一端連接於配線110d。
配線層160設置於第2層間絕緣膜256上。配線層160包含配線160k3、160a3。貫通第2層間絕緣膜256之導通體161a之一端連接於階差部253a，另一端連接於配線160a3。貫通層間絕緣膜112、256之導通體161r之一端連接於配線110r，另一端連接於配線160a3。配線160a3連接於後述之圖19之電源線3。因此，p型半導體層253經由導通體161a及配線160a3電性連接於電源線3。配線110r經由導通體161r及配線160a3電性連接於電源線3。
配線160k3以發光面251S連接於於n型半導體層251。貫通層間絕緣膜112、256之導通體161d之一端連接於配線110d。配線110d連接於電晶體203之汲極電極。導通體161d之另一端連接於配線160k3。因此，n型半導體層251經由配線160k3、導通體161d及配線110d，電性連接於電晶體203之主電極。另，電晶體203之另一主電極即源極電極經由配線110s連接於後述之圖19之接地線4。
另，該例中，發光面251S被粗面化。粗面化步驟亦可省略。又，於圖2B中如上所述，可遍及發光面251S上設置透光性電極，且藉由透光性電極及配線，將n型半導體層251連接於接地線4。再者，亦可與第1實施形態之情形同樣，不於發光面251S上開口，而將層間絕緣膜設為透明樹脂。
本實施形態之圖像顯示裝置之子像素320中，於層間絕緣膜256及配線層160上設置有表面樹脂層170，與上述另一實施形態之情形同樣，形成有彩色濾光片等之上部構造。 圖19係例示本實施形態之圖像顯示裝置之模式性方塊圖。 如圖19所示，本實施形態之圖像顯示裝置301具備顯示區域2、列選擇電路305及信號電壓輸出電路307。顯示區域2中，與上述另一實施形態之情形同樣，點陣狀排列有例如子像素320。
像素10與上述另一實施形態之情形同樣地，包含發出不同顏色之光之複數個子像素320。子像素320R發出紅色光。子像素320G發出綠色光。子像素320B發出藍色光。藉由3種子像素320R、320G、320B以期望之亮度發光，而決定1個像素10之發光顏色及亮度。
1個像素10由3個子像素320R、320G、320B構成，子像素320R、320G、320B例如如圖19所示之例般，於X軸上直線狀排列。可將各像素10之相同顏色之子像素排列於相同行，亦可如該例般，於每行排列不同顏色之子像素。
子像素320包含：發光元件322、選擇電晶體324、驅動電晶體326及電容器328。圖19中，有時將選擇電晶體324示為T1，將驅動電晶體326示為T2，將電容器328示為Cm。
本實施形態中，發光元件322設置於電源線3側，串聯連接於發光元件322之驅動電晶體326設置於接地線4側。即，驅動電晶體326連接於較發光元件322更低電位側。驅動電晶體326為n通道電晶體。
於驅動電晶體326之閘極電極與信號線308之間，連接有選擇電晶體324。電容器328連接於驅動電晶體326之閘極電極與接地線4之間。
列選擇電路305及信號電壓輸出電路307為了驅動n通道電晶體即驅動電晶體326，而將與上述另一實施形態不同極性之信號電壓供給於信號線308。
本實施形態中，由於驅動電晶體326之極性為n通道，故信號電壓之極性等與上述另一實施形態之情形不同。即，列選擇電路305以自m列子像素320之排列起依序選擇1列之方式，對掃描線306供給選擇信號。信號電壓輸出電路307供給具有經選擇之列之各子像素320所需之類比電壓值之信號電壓。經選擇之列之子像素320之驅動電晶體326將對應於信號電壓之電流流通於發光元件322。發光元件322以對應於流動之電流之亮度發光。
針對本實施形態之圖像顯示裝置之製造方法進行說明。 圖20A～圖21C係例示本實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 如圖20A所示，本實施形態中，使用與圖5A所示之半導體生長基板1194不同之半導體生長基板1294。半導體生長基板1294中，半導體層1150於結晶生長用基板1001上，自結晶生長用基板1001之側起依序生長並積層n型半導體層1151、發光層1152及p型半導體層1153。
如圖20B所示，將p型半導體層1153之開放之面與電路基板1100之第1層間絕緣膜112之開放的面貼合。
晶圓接合步驟中，如第1實施形態之情形所說明，亦可於將半導體生長基板1294轉印於支持基板後，將結晶生長用基板1001去除並予以貼合。該情形時，對結晶生長用基板1001，使用自結晶生長用基板1001之側起依序生長、積層p型半導體層1153、發光層1152及n型半導體層1151之半導體生長基板1194。
又，亦可與第1實施形態之情形同樣，使半導體層1150隔著緩衝層於結晶生長用基板1001生長。
如圖21A所示，晶圓接合後，將結晶生長用基板1001藉由濕蝕刻或雷射剝離等去除後，藉由異向性蝕刻等蝕刻半導體層1150而形成發光元件250。於第1層間絕緣膜112及發光元件250上形成有第2層間絕緣膜256。
如圖21B所示，於第2層間絕緣膜256形成有導通孔162d、162a3、162r。導通孔之形成係使用RIE等。於XY俯視時，於層間絕緣膜256之對應於發光元件250之部位形成有開口258。該例中，將藉由開口258而露出之發光面251S粗面化。
如圖21C所示，於導通孔162d、162a3、162r內填充有導電材料。其後，形成第2配線層160。或，亦可於在導通孔內填充導電材料之同時，形成第2配線層160。
以下，與上述另一實施形態之情形同樣，形成覆蓋層間絕緣膜256及配線層160之表面樹脂層170，形成彩色濾光片等之上部構造，其後，依每圖像顯示裝置301進行切斷。如此，可製造圖像顯示裝置301。
針對本實施形態之圖像顯示裝置301之效果進行說明。 本實施形態中，亦具有與上述另一實施形態之情形同樣之效果。即，由於將半導體層1150貼合於電路基板1100後，藉由蝕刻形成個別之發光元件250，故可顯著縮短發光元件之轉印步驟。
除了上述另一實施形態時之效果外，本實施形態中，藉由將n型半導體層251設為發光面251S，而可更容易進行粗面化，藉由將配線160k3連接於發光面251S，而可形成發光效率較高之子像素。將發光面粗面化之情形時，待粗面化之半導體層之厚度較厚者可蝕刻得更深，從而可獲取連接面積。由於n型半導體層251易低電阻化，可不提高電阻值而形成為較厚，故有可蝕刻至更深之優點。
(第4實施形態) 本實施形態之圖像顯示裝置中，取代玻璃基板而於具有可撓性之基板上，形成有電晶體等之電路元件。其他點皆與上述另一實施形態之情形同樣，對相同構成要素標註相同符號，適當省略詳細說明。 圖22係例示本實施形態之圖像顯示裝置之一部分之模式性剖視圖。 圖22係顯示相當於圖4所示之AA’線之位置之箭視剖面。
如圖22所示，本實施形態之圖像顯示裝置具備子像素420。子像素420包含基板402。基板402包含第1面402a。電晶體103等電路元件設置於第1面402a上。子像素420中，包含電路元件之上部構造形成於第1面402a上。
基板(第4基板)402具有可撓性。基板402例如為例如聚醯亞胺樹脂等。層間絕緣膜112、156或配線層110、160等較佳根據基板402之可撓性，以具有某程度之可撓性之材料形成。另，彎折時最容易遭破壞風險較高者係具有最長之配線長度之配線層110。因此，期望視需要調整各種膜厚與膜質，以使包含追加於表面或背面之複數層保護膜等在內之中立面位於配線層110之位置。
該例中，形成於基板402上之電晶體103及發光元件150與第1實施形態之情形同樣，適用例如圖3之電路構成。當然，亦可適用包含另一實施形態之電路構成之構成。
針對本實施形態之圖像顯示裝置之製造方法進行說明。 圖23A～圖23B係例示本實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 如圖23A所示，本實施形態中，準備與上述另一實施形態之情形不同之電路基板4100。電路基板4100包含2層基板102、402。基板402設置於基板102之第1面102a上，塗佈例如聚醯亞胺材料並焙燒而形成。亦可於2層基板102、402間進而介插SiNX 等無機膜。TFT下層膜106或電路101及層間絕緣膜112設置於基板402之第1面402a上。基板402之第1面402a係與設置有基板102之面對向之面。
將準備之半導體生長基板1194之半導體層1150與此種電路基板4100貼合。其後，與上述另一實施形態之情形同樣，形成發光元件150、層間絕緣膜156及第2配線層160，進而形成彩色濾光片180等之上部構造。例如，適用對應於已說明之圖5A～圖14D之製造步驟。
如圖23B所示，將基板102自形成有彩色濾光片等之上部構造之構造體去除。基板102之去除係使用例如雷射剝離等。基板102之去除不限於上述時點，亦可於其他適當之時點進行。例如，亦可於濕蝕刻後或形成彩色濾光片前，將基板102去除。藉由於更早之時點將基板102去除，可減少製造步驟中之破裂或缺損等問題。
針對本實施形態之圖像顯示裝置之效果進行說明。 由於基板402具有可撓性，故可作為圖像顯示裝置進行彎曲加工，可無不協調地實現對曲面之貼附、或對穿戴式終端等之使用等。
(第5實施形態) 本實施形態中，藉由於包含發光層之單一半導體層形成相當於複數個發光元件之複數個發光面，而實現發光效率更高之圖像顯示裝置。以下之說明中，對與上述另一實施形態之情形同樣之構成要素標註相同符號，適當省略詳細說明。 圖24係例示本實施形態之圖像顯示裝置之一部分之模式性剖視圖。 圖24之剖視圖係顯示與XZ平面平行之面之剖面。 如圖24所示，圖像顯示裝置具備子像素群520。子像素群520包含：電晶體103-1、103-2、第1配線層510、第1層間絕緣膜112、半導體層550、第2層間絕緣膜556、第2配線層560、及導通體561d1、561d2。
半導體層550包含2個發光面551S1、551S2，子像素群520中實質上包含2個子像素。本實施形態中，與上述另一實施形態之情形同樣，藉由將實質上包含2個子像素之子像素群520點陣狀排列，而形成顯示區域。
電晶體103-1、103-2分別形成於TFT通道104-1、104-2。該例中，TFT通道104-1、104-2包含摻雜p型雜質之區域，於該等區域間包含通道區域。
於TFT通道104-1、104-2上形成有絕緣層105，且介隔絕緣層105分別形成有閘極107-1、107-2。閘極107-1、107-2為電晶體103-1、103-2之閘極。該例中，電晶體103-1、103-2為p通道TFT。
絕緣膜108覆蓋2個電晶體103-1、103-2上。於絕緣膜108上形成有第1配線層510。
於電晶體103-1之摻雜p型雜質之區域與配線層510間，設置有導通體111s1、111d1。於電晶體103-2之摻雜p型雜質之區域與配線層510間，設置有導通體111s2、111d2。
第1配線層510包含配線510s、510d1、510d2。配線510s經由導通體111s1、111s2，電性連接於與電晶體103-1、103-2之源極電極對應之區域。配線510s連接於例如圖3之電源線3。配線510s(局部)設置於半導體層550之正下方。配線510s之外周設定為於XY俯視下，將半導體層550投影於配線510s時，包含所有之半導體層550之外周。
配線510d1經由導通體111d1，連接於與電晶體103-1之汲極電極對應之區域。配線510d2經由導通體111d2，連接於與電晶體103-2之汲極電極對應之區域。
第1層間絕緣膜112覆蓋電晶體103-1、103-2及配線層510。半導體層550設置於層間絕緣膜112上。單一之半導體層550設置於沿X軸方向配置之2個驅動用電晶體103-1、103-2間。
半導體層550包含：p型半導體層(第1半導體層)553、發光層552、及n型半導體層(第2半導體層)551。半導體層550自層間絕緣膜112之側向發光面551S1、551S2之側，依序積層p型半導體層553、發光層552及n型半導體層551。p型半導體層553具有階差部553a1、553a2。階差部553a1設置於電晶體103-1之側，階差部553a2設置於電晶體103-2之側。
第2層間絕緣膜(第2絕緣膜)556覆蓋第1層間絕緣膜112及半導體層550。層間絕緣膜556覆蓋半導體層550之一部分。較佳為層間絕緣膜556覆蓋半導體層550之除發光面551S1、551S2外之n型半導體層551之面。層間絕緣膜556覆蓋半導體層550之側面及階差部553a1、553a2。層間絕緣膜556較佳為白色樹脂。
半導體層550中未被層間絕緣膜556覆蓋之部分覆蓋透光性電極559k。透光性電極559k設置於分別自層間絕緣膜556之開口558-1、558-2露出之n型半導體層551之發光面551S1、551S2上。透光性電極559k電性連接於n型半導體層551。
導通體561a1、561a2貫通層間絕緣膜556而設置。導通體561a1、561a2之一端分別連接於階差部553a1、553a2。
導通體561d1、561d2貫通層間絕緣膜556、112而設置。導通體561d1、561d2之一端分別連接於配線510d1、510d2。
第2配線層560設置於層間絕緣膜556上。配線層560包含配線560a1、560a2。導通體561d1設置於配線510d1與配線560a1間。導通體561d2設置於配線510d2與配線560a2間。導通體561d1、561d2之另一端分別連接於配線560a1、560a2。
配線560a1經由導通體561a1連接於p型半導體層553。配線560a2經由導通體561a2連接於p型半導體層553。因此，p型半導體層553經由配線560a1、導通體561d1及配線510d1，連接於電晶體103-1之汲極電極。p型半導體層553經由配線560a2、導通體561d2及配線510d2，連接於電晶體103-2之汲極電極。
配線層560包含配線560k。於配線560k上設置有透光性電極559k，配線560k與透光性電極559k電性連接。透光性電極559k延伸至開口558-1、558-2。透光性電極559k遍及分別自開口558-1、558-2露出之發光面551S1、551S2之全面而設置，且經由發光面551S1、551S2電性連接於n型半導體層551。於配線560a1、560a2上，亦分別設置有透光性電極559a1、559a2。配線560a1及透光性電極559a1互相電性連接，配線560a2及透光性電極559a2互相電性連接。
開口558-1設置於配線560a1、560k之間。開口558-2設置於配線560k、560a2之間。配線560k於該例中設置於開口558-1、558-2之間。開口558-1、558-2於XY俯視時為例如正方形或長方形狀。不限於方形，亦可為圓形、橢圓形或六角形等多角形。發光面551S1、551S2於XY俯視時亦為正方形或長方形、其他多角形或圓形等。發光面551S1、551S2之形狀可與開口558-1、558-2之形狀相似，亦可為不同之形狀。
如上所述，於自開口558-1、558-2露出之發光面551S1、551S2，分別連接有透光性電極559k。因此，將自透光性電極559k供給之電子自露出之發光面551S1、551S2注入於n型半導體層551。另一方面，自電晶體103-1經由配線560a1、導通體561d1及配線510d1，對p型半導體層553注入電洞。又，自電晶體103-2經由配線560a2、導通體561d2及配線510d2，對p型半導體層553注入電洞。
電晶體103-1、103-2為相鄰之子像素之驅動電晶體，且依序受驅動。因此，自2個電晶體103-1、103-2之任一者注入之電洞被注入於發光層552，自配線560k注入之電子被注入於發光層552並發光。
此處，開口558-1設置於配線560k與配線560a1之間。因此，電晶體103-1接通時，自開口558-1露出之發光面551S1發光。另一方面，開口558-2設置於配線560k與配線560a2之間。因此，電晶體103-2接通時，自開口558-2露出之發光面551S2發光。如此，發光層552中之發光局部化是因為藉由p型半導體層553及n型半導體層551之電阻，半導體層550內，沿與XY平面平行之方向流動之漂移電流得到抑制之故。
針對本實施形態之圖像顯示裝置之製造方法進行說明。 圖25A～圖26B係例示實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 如圖25A所示，準備半導體生長基板1294a及電路基板5100。半導體生長基板1294a於結晶生長用基板1001上，隔著緩衝層1140磊晶生長半導體層1150。半導體層1150自緩衝層1140之側起依序積層n型半導體層1151、發光層1152及p型半導體層1153。電路基板5100於包含玻璃之基板102上，形成有電晶體103-1、103-2或配線層510、層間絕緣膜112。半導體層1150之p型半導體層1153之開放的面與電路基板5100之層間絕緣膜112之開放的面接合。
關於半導體生長基板等之形成，與上述另一實施形態或其之變化例之情形中已說明之情形同樣，省略詳細說明。另，關於電路基板5100，電路之構成與上述另一實施形態之情形不同，但其他大部分與已說明之構造同樣。於以下，僅替換符號，適當省略詳細說明。
如圖25B所示，將半導體生長基板1294a及電路基板5100晶圓接合後，將結晶生長用基板1001藉由濕蝕刻或雷射剝離等予以去除。
如圖26A所示，蝕刻半導體層1150，形成p型半導體層553之端部。於p型半導體層553之端部，形成有導通體連接用階差部553a1、553a2。於p型半導體層553之階差部553a1、553a2以外之部分之上，形成有發光層552及n型半導體層551。
如圖26B所示，於第1層間絕緣膜112及半導體層550上，形成有第2層間絕緣膜556。於層間絕緣膜556形成有導通體。再者，形成配線層560，並藉由蝕刻形成配線560a1、560a2、560k等。
其後，於配線560a1、560k間之部分及配線560a2、560k間之部分，分別形成有開口558-1、558-2。將藉由開口558-1、558-2露出之n型半導體層之發光面551S1、551S2分別粗面化。其後，形成透光性電極559a1、559a2、559k。
如此，形成具有共用2個發光面551S1、551S2之半導體層550之子像素群520。
本變化例中，於1個半導體層550設置有2個發光面551S1、551S2，但發光面之數量不限於2個，亦可將3個或其以上之發光面設置於1個半導體層550。作為一例，可以單一之半導體層550實現1行或2行量之子像素。藉此，如後所述，可削減無益於每一個發光面之發光之再耦合電流，且增大實現更微細之發光元件之效果。
(變化例) 圖27係例示本實施形態之變化例之圖像顯示裝置之一部分之模式性剖視圖。 本變化例中，與上述第5實施形態時之不同點在於，於發光層552上設置有2個n型半導體層5551a1、5551a2。其他點皆與第5實施形態之情形相同。 如圖27所示，本變化例之圖像顯示裝置具備子像素群520a。子像素群520a包含半導體層550a。半導體層550a包含：p型半導體層553、發光層552、及n型半導體層5551a1、5551a2。p型半導體層553、發光層552及n型半導體層5551a1、5551a2自層間絕緣膜112向發光面5551S1、5551S2之側依序積層。
n型半導體層5551a1、5551a2沿X軸方向隔開配置於發光層552上。於n型半導體層5551a1、5551a2間，設置有層間絕緣膜556，n型半導體層5551a1、5551a2藉由層間絕緣膜556而分離。於該層間絕緣膜556上設置有配線560k。
n型半導體層5551a1、5551a2於XY俯視時具有大致相同形狀，該形狀為大致正方形或長方形，亦可為其他多角形狀或圓形等。
n型半導體層5551a1，5551a2各自具有發光面5551S1、5551S2。發光面5551S1、5551S2為藉由開口558-1、558-2分別露出之n型半導體層5551a1，5551a2之面。
發光面5551S1、5551S2之XY俯視時之形狀與第5實施形態時之發光面之形狀同樣，具有大致相同形狀，且具有大致正方形等之形狀。發光面5551S1、5551S2之形狀不限於如本實施形態之方形，亦可為圓形、橢圓形或六角形等多角形。發光面5551S1、5551S2之形狀可與開口558-1、558-2之形狀相似，亦可為不同之形狀。
於發光面5551S1上，設置有透光性電極559k。於發光面5551S2上，亦設置有透光性電極559k。透光性電極559k亦設置於配線560k上，經由連接於發光面5551S1、5551S2之透光性電極559k，n型半導體層5551a1，5551a2連接於配線560k。配線560k連接於例如圖3之接地線4。
圖28A及圖28B係例示本變化例之圖像顯示裝置之製造方法之模式性剖視圖。 本變化例中，於形成半導體層1150之前，採用與第5實施形態時之圖25A～圖25B中說明之步驟同樣之步驟。於以下，針對其以後之步驟進行說明。
如圖28A所示，本變化例中，蝕刻緩衝層1140、n型半導體層1151、發光層1152及p型半導體層1153，形成發光層552及p型半導體層553後，進而藉由蝕刻形成2個n型半導體層5551a1、5551a2。亦可於形成n型半導體層5551a1、5551a2後，將緩衝層1140去除。
圖28A之情形時，n型半導體層5551a1、5551a2之蝕刻於到達至發光層552時停止。n型半導體層5551a1、5551a2之蝕刻亦可進行至更深之位置。例如，用以形成n型半導體層5551a1、5551a2之蝕刻可進行至到達發光層552內或p型半導體層553內之深度。如此較深地蝕刻n型半導體層之情形時，期望後述之n型半導體層之發光面5551S1、5551S2為距離被蝕刻之n型半導體層5551a1、5551a2之端部1 μm以上之內側。藉由使以蝕刻形成之n型半導體層5551a1、5551a2之端部位置離開發光面5551S1、5551S2，而可抑制再耦合電流。
如圖28B所示，形成覆蓋層間絕緣膜112及半導體層550a之層間絕緣膜556，其後形成導通體。再者，形成配線層560，且藉由蝕刻形成配線560a1、560a2、560k。
於層間絕緣膜556分別形成有開口558-1、558-2。將藉由開口558-1、558-2露出之n型半導體層之發光面5551S1、5551S2分別粗面化。其後，形成透光性電極559a1、559a2、559k。
如此，形成具有2個發光面5551S1、5551S2之子像素群520a。
本變化例之情形亦與第5實施形態之情形同樣，發光面之數量不限於2個，亦可將3個或其以上之發光面設置於1個半導體層550a。
針對本實施形態之圖像顯示裝置之效果進行說明。 圖29係例示像素LED元件之特性之圖表。 圖29之縱軸表示發光效率[%]。橫軸藉由相對值表示像素LED元件中流動之電流之電流密度。 如圖29所示，於電流密度之相對值小於1.0之區域中，像素LED元件之發光效率大致固定或單調增加。於電流密度之相對於大於1.0之區域中，發光效率單調減少。即，像素LED元件中，存在如發光效率變為最大之適當之電流密度。
藉由將電流密度抑制為自發光元件獲得足夠亮度之程度，而期待實現高效率之圖像顯示裝置。然而，低電流密度時，藉由圖29顯示電流密度降低且發光效率降低之傾向。
如上述另一實施形態所說明，發光元件150、150a、250藉由將包含發光層152、252之半導體層1150之全層以蝕刻等個別分離而形成。此時，發光層152、252與n型半導體層151、251之接合面於端部露出。同樣地，發光層152、252與p型半導體層153、153a、253之接合面於端部露出。
存在此種端部之情形時，端部中電子及電洞再耦合。另一方面，此種再耦合無益於發光。端部之再耦合與發光元件中流動之電流幾乎獨立地產生。再耦合被認為係根據有助於端部發光之接合面之長度而產生者。
使2個同一尺寸之立方體形狀之發光元件發光之情形時，由於端部依每發光元件形成於四方，故合計8個端部中可產生再耦合。
相對於此，本實施形態中，具有2個發光面之半導體層550、550a之端部為4個。由於開口558-1、558-2間之區域之電子或電洞之注入較少，且幾乎無益於發光，故可認為有助於發光之端部變為6個。如此，本實施形態中，藉由實質減少半導體層之端部之數量，而減少無益於發光之再耦合，且再耦合電流之減少可降低驅動電流。
為了高精細化等，如縮短子像素間之距離之情形或電流密度比較高之情形等時，第5實施形態之子像素群520中，發光面551S1、551S2之距離變短。該情形時，若共用n型半導體層551，則注入於相鄰之發光面側之電子之一部分分流，而有於發光面5551S1、5551S2間發光層552微發光之虞。變化例中，由於將n型半導體層5551a1、5551a2依每發光面5551S1、5551S2分離，故可避免發光面5551S1、5551S2間之發光層552之發光。
另，本實施形態中，自配線560k對半導體層550、550a上層之n型半導體層551、5551a1、5551a2輸入恆定電壓，自各電晶體103-1、103-2等對下層之p型半導體層553供給驅動電流。亦可藉由變更電晶體之極性，變更配線等之連接，而使該等相反。該情形時，對半導體層550、550a下層之p型半導體層553輸入恆定電壓，自2個n通道電晶體等對上層之n型半導體551、5551a1、5551a2供給驅動電流。藉此，可根據電路佈局選擇任一者。
本實施形態中，包含發光層之半導體層係自層間絕緣膜112之側起依序積層p型半導體層、發光層及n型半導體層者，基於將n型半導體層之露出面粗面化，提高發光效率之觀點而言較佳。亦可與上述之另一實施形態之情形同樣，代替p型半導體層與n型半導體層之積層順序，而依n型半導體層、發光層及p型半導體層之順序積層。
(第6實施形態) 上述之圖像顯示裝置可作為具有適當像素數之圖像顯示模組，設為例如電腦用顯示器、電視機、如智慧型手機等之攜帶式終端，或汽車導航等。
圖30係例示本實施形態之圖像顯示裝置之方塊圖。 圖30中顯示電腦用顯示器之構成之主要部分。 如圖30所示，圖像顯示裝置601具備圖像顯示模組602。圖像顯示模組602為例如具備上述之第1實施形態時之構成之圖像顯示裝置。圖像顯示模組602包含排列有子像素20之顯示區域2、列選擇電路5及信號電壓輸出電路7。圖像顯示裝置601亦可具備第2～第5實施形態之任一情形之構成。
圖像顯示裝置601進而具備控制器670。控制器670輸入藉由未圖示之介面電路分離、產生之控制信號，對列選擇電路5及信號電壓輸出電路7控制各子像素之驅動及驅動順序。
(變化例) 圖31係例示本變化例之圖像顯示裝置之方塊圖。 圖31中顯示高精細薄型電視機之構成。 如圖31所示，圖像顯示裝置701具備圖像顯示模組702。圖像顯示模組702為例如具備上述之第1實施形態時之構成之圖像顯示裝置1。圖像顯示裝置701具備控制器770及訊框記憶體780。控制器770基於由匯流排740供給之控制信號，控制顯示區域2之各子像素之驅動順序。訊框記憶體780儲存1訊框量之顯示資料，且將其用於順暢之動態圖像播放等之處理。
圖像顯示裝置701具有I/O(Input/Output：輸入/輸出)電路710。I/O電路710提供用以與外部之終端或裝置等連接之介面電路等。I/O電路710包含例如連接外附之硬碟裝置等之USB(Universal Serial Bus：通用序列匯流排)介面，或音頻介面等。
圖像顯示裝置701具有接收部720及信號處理部730。於接收部720連接有天線722，且自藉由天線722接收到之電波分離、產生必要之信號。信號處理部730包含DSP(Digital Signal Processor：數位信號處理器)或CPU(Central Processing Unit：中央處理單元)等，由接收部720分離、產生之信號藉由信號處理部730，而分離、產生為圖像資料或聲音資料等。
亦可藉由將接收部720及信號處理部730設為攜帶式電話之收發用或WiFi用、GPS(Global Positioning System：全球定位系統)接收器等之高頻通信模組，而作為其他之圖像顯示裝置。例如，具備適當之畫面尺寸及解像度之圖像顯示裝置模組之圖像顯示裝置可作為智慧型手機或汽車導航系統等之攜帶式資訊終端。
本實施形態時之圖像顯示模組不限於第1實施形態時之圖像顯示裝置之構成，亦可設為其之變化例或另一實施形態之情形。
根據以上所說明之實施形態，可實現縮短發光元件之轉印步驟，提高良率之圖像顯示裝置之製造方法及圖像顯示裝置。
圖32係模式性例示第1～第5實施形態及該等之變化例之圖像顯示裝置之立體圖。 如圖32所示，第1～第5實施形態之圖像顯示裝置如上所述，於電路基板100上設置有具有多個子像素之發光電路172。於發光電路部172上，設置有彩色濾光片180。另，第6實施形態中，包含電路基板100、發光電路部172及彩色濾光片180之構造物作為圖像顯示模組602、702，組入於圖像顯示裝置601、701中。
以上，已說明本發明之若干實施形態，但該等實施形態係作為例而提示者，並未意欲限定發明之範圍。該等新穎的實施形態可以其他各種形態實施，於不脫離發明之主旨之範圍內，可進行各種省略、置換、變更。該等實施形態或其之變化包含於發明之範圍或主旨內，且亦包含於申請專利範圍所記載之發明及其等效物之範圍內。又，上述各實施形態可互相組合而實施。
1:圖像顯示裝置 2:顯示區域 3:電源線 3a:電源端子 4:接地線 4a:GND端子 5:列選擇電路 6:掃描線 7:信號電壓輸出電路 8:信號線 10:像素 20:子像素 20a:子像素 20b:子像素 20B:子像素 20G:子像素 20R:子像素 22:發光元件 24:選擇電晶體 26:驅動電晶體 28:電容器 100:電路基板 101:電路 102:基板 102a:第1面 103:電晶體 103-1:電晶體 103-2:電晶體 104:TFT通道 104-1:TFT通道 104-2:TFT通道 104d:區域 104i:區域 104s:區域 105:絕緣層 106:TFT下層膜 107:閘極 107-1:閘極 107-2:閘極 108:絕緣膜 110:第1配線層 110d:配線 110r:配線 110s:配線 111c1:接觸孔 111d:導通體 111d1:導通體 111d2:導通體 111s:導通體 111s1:導通體 111s2:導通體 112:第1層間絕緣膜 150:發光元件 150a:發光元件 151:n型半導體層 151a:階差部 152:發光層 153:p型半導體層 153a:p型半導體層 153S:發光面 156:第2層間絕緣膜 158:開口 159:透光性電極 159a:透光性電極 159k:透光性電極 160:第2配線層 160a:配線 160a1:配線 160a2:配線 160a3:配線 160k:配線 160k3:配線 161a:導通體 161d:導通體 161d1:接觸孔 161d2:接觸孔 161k:導通體 161k1:接觸孔 161r:導通體 161r1:接觸孔 161r2:接觸孔 162a:接觸孔 162a3:導通孔 162d:導通孔 162k:導通孔 162r:導通孔 170:表面樹脂層 172:發光電路部 180:彩色濾光片 181:遮光部 182:顏色轉換部 183:顏色轉換層 183B:顏色轉換層 183G:顏色轉換層 183R:顏色轉換層 184:濾光片層 186:玻璃基板 188:透明薄膜接著層 201:圖像顯示裝置 203:電晶體 203-1:電晶體 203-2:電晶體 204:TFT通道 204-1:TFT通道 204-2:TFT通道 204d:區域 204i:區域 204s:區域 205:列選擇電路 206:掃描線 207:信號電壓輸出電路 208:信號線 209:開口 209a:凹面 210:第1配線層 210r:配線 211r:面 220:子像素 222:發光元件 224:選擇電晶體 226:驅動電晶體 228:電容器 250:發光元件 251:n型半導體層 251S:發光面 252:發光層 253:p型半導體層 253a:階差部 256:第2層間絕緣膜 258:開口 301:圖像顯示裝置 305:列選擇電路 306:掃描線 307:信號電壓輸出電路 308:信號線 320:子像素 320B:子像素 320G:子像素 320R:子像素 322:發光元件 324:選擇電晶體 326:驅動電晶體 328:電容器 402:基板 402a:第1面 420:子像素 459k:透光性電極 510:第1配線層 510d1:配線 510d2:配線 510s:配線 520:子像素群 520a:子像素群 550:半導體層 550a:半導體層 551:n型半導體層 551S1:發光面 551S2:發光面 552:發光層 553:p型半導體層 553a1:階差部 553a2:階差部 556:第2層間絕緣膜 558-1:開口 558-2:開口 559a1: 透光性電極 559a2:透光性電極 559k:透光性電極 560:配線層 560a1:配線 560a2:配線 560k:配線 561a1:導通體 561a2:導通體 561d1:導通體 561d2:導通體 601:圖像顯示裝置 602:圖像顯示模組 670:控制器 701:圖像顯示裝置 702:圖像顯示模組 710:I/O電路 720:接收部 722:天線 730:信號處理部 740:匯流排 770:控制器 780:訊框記憶體 1001:結晶生長用基板 1100:電路基板 1109:遮罩 1140:緩衝層 1150:半導體層 1151:n型半導體層 1152:發光層 1153:p型半導體層 1190:支持基板 1192:構造體 1194:半導體生長基板 1194a:半導體生長基板 1294:半導體生長基板 1294a:半導體生長基板 2100:電路基板 2100a:電路基板 4100:電路基板 5100:電路基板 5551a1:n型半導體層 5551a2:n型半導體層 5551S1:發光面 5551S2:發光面 AA':線 Cm:電容器 I:第I層 II:第2層 L1:長度 L2:長度 T1:選擇電晶體 T2:驅動電晶體 W1:長度 W2:長度 X:方向 Y:方向 Z:方向
圖1係例示第1實施形態之圖像顯示裝置之一部分之模式性剖視圖。 圖2A係例示第1實施形態之圖像顯示裝置之變化例之一部分之模式性剖視圖。 圖2B係例示第1實施形態之圖像顯示裝置之變化例之一部分之模式性剖視圖。 圖3係例示第1實施形態之圖像顯示裝置之模式性方塊圖。 圖4係例示第1實施形態之圖像顯示裝置之一部分之模式性俯視圖。 圖5A係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖5B係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖6A係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖6B係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖6C係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖7A係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖7B係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖8A係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖8B係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖9A係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖9B係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖10A係例示第1實施形態之變化例之圖像顯示裝置之製造方法之模式性剖視圖。 圖10B係例示第1實施形態之變化例之圖像顯示裝置之製造方法之模式性剖視圖。 圖11A係例示第1實施形態之變化例之圖像顯示裝置之製造方法之模式性剖視圖。 圖11B係例示第1實施形態之變化例之圖像顯示裝置之製造方法之模式性剖視圖。 圖12係例示第1實施形態之圖像顯示裝置之製造方法之模式性立體圖。 圖13係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖14A係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖14B係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖14C係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖14D係例示第1實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖15係例示第2實施形態之圖像顯示裝置之一部分之模式性剖視圖。 圖16A係例示第2實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖16B係例示第2實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖16C係例示第2實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖17A係例示第2實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖17B係例示第2實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖17C係例示第2實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖18係例示第3實施形態之圖像顯示裝置之一部分之模式性剖視圖。 圖19係例示第3實施形態之圖像顯示裝置之模式性方塊圖。 圖20A係例示第3實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖20B係例示第3實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖21A係例示第3實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖21B係例示第3實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖21C係例示第3實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖22係例示第4實施形態之圖像顯示裝置之一部分之模式性剖視圖。 圖23A係例示第4實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖23B係例示第4實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖24係例示第5實施形態之圖像顯示裝置之一部分之模式性剖視圖。 圖25A係例示第5實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖25B係例示第5實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖26A係例示第5實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖26B係例示第5實施形態之圖像顯示裝置之製造方法之模式性剖視圖。 圖27係例示第5實施形態之變化例之圖像顯示裝置之一部分之模式性剖視圖。 圖28A係例示第5實施形態之變化例之圖像顯示裝置之製造方法之模式性剖視圖。 圖28B係例示第5實施形態之變化例之圖像顯示裝置之製造方法之模式性剖視圖。 圖29係例示像素LED元件之特性之圖表。 圖30係例示第6實施形態之圖像顯示裝置之方塊圖。 圖31係例示第6實施形態之變化例之圖像顯示裝置之方塊圖。 圖32係模式性例示第1～第5實施形態及該等之變化例之圖像顯示裝置之立體圖。
20:子像素
100:電路基板
101:電路
102:基板
102a:第1面
103:電晶體
104:TFT通道
104d:區域
104i:區域
104s:區域
105:絕緣層
106:TFT下層膜
107:閘極
108:絕緣膜
110:第1配線層
110d:配線
110r:配線
110s:配線
111d:導通體
111s:導通體
112:第1層間絕緣膜
150:發光元件
151:n型半導體層
151a:階差部
152:發光層
153:p型半導體層
153S:發光面
156:第2層間絕緣膜
160:第2配線層
160a:配線
160k:配線
161d:導通體
161k:導通體
161r:導通體
170:表面樹脂層
180:彩色濾光片
181:遮光部
182:色轉換部
183:色轉換層
184:濾光片層
188:透明薄膜接著層
Z:方向

Claims (24)

  1. 一種圖像顯示裝置之製造方法，其具備以下步驟： 準備第2基板，該第2基板使包含發光層之半導體層於第1基板上生長； 準備第3基板，該第3基板包含形成於透光性基板上之電路元件、可連接於上述電路元件之配線層、及覆蓋上述電路元件及上述配線層之第1絕緣膜； 將上述半導體層貼合於上述第3基板； 自上述半導體層形成發光元件； 形成覆蓋上述發光元件之第2絕緣膜； 形成貫通上述第1絕緣膜及上述第2絕緣膜之導通體；及 將上述發光元件與上述電路元件經由上述導通體電性連接；且 上述配線層包含具有光反射性之部分， 上述發光元件設置於上述部分上， 上述部分之外周包含俯視時投影於上述部分之上述發光元件之外周。
  2. 如請求項1之圖像顯示裝置之製造方法，其中準備上述第3基板之步驟包含以下步驟：在形成上述配線層前，於上述第3基板上設置遮罩且進行等向性蝕刻，且 上述遮罩係將供形成上述部分之部位開口而設置。
  3. 如請求項1之圖像顯示裝置之製造方法，其中上述第3基板進而包含設置於上述透光性基板與上述電路元件之間且具有可撓性的第4基板；且該製造方法進而具備： 將上述半導體層貼合於上述第3基板後，去除上述透光性基板之步驟。
  4. 如請求項3之圖像顯示裝置之製造方法，其中上述透光性基板為玻璃基板。
  5. 如請求項1之圖像顯示裝置之製造方法，其進而具備：在將上述半導體層貼合於上述第3基板前，去除上述第1基板之步驟。
  6. 如請求項1之圖像顯示裝置之製造方法，其進而具備：在將上述半導體層貼合於上述第3基板後，去除上述第1基板之步驟。
  7. 如請求項1之圖像顯示裝置之製造方法，其進而具備以下步驟：使上述發光元件之與上述第1絕緣膜側之面對向之發光面自上述第2絕緣膜露出。
  8. 如請求項7之圖像顯示裝置之製造方法，其進而具備於露出之上述發光面形成透光性電極之步驟。
  9. 如請求項1之圖像顯示裝置之製造方法，其中上述第1基板包含矽或藍寶石。
  10. 如請求項1之圖像顯示裝置之製造方法，其中上述半導體層包含氮化鎵系化合物半導體。
  11. 如請求項1之圖像顯示裝置之製造方法，其進而具備於上述發光元件上形成波長轉換構件之步驟。
  12. 一種圖像顯示裝置，其具備： 透光性基板，其具有第1面； 電路元件，其設置於上述第1面上； 第1配線層，其可電性連接於上述電路元件； 第1絕緣膜，其於上述第1面上覆蓋上述電路元件及上述第1配線層； 發光元件，其配設於上述第1絕緣膜上； 第2絕緣膜，其覆蓋上述發光元件之至少一部分； 第2配線層，其配設於上述第2絕緣膜上，且電性連接於包含上述發光元件之與上述第1絕緣膜側之面對向之發光面的面；及 第1導通體，其貫通上述第1絕緣膜及上述第2絕緣膜，且將上述第1配線層及上述第2配線層電性連接；且 上述第1配線層包含具有光反射性之部分， 上述發光元件設置於上述部分上， 上述部分之外周包含俯視時投影於上述部分之上述發光元件之外周。
  13. 如請求項12之圖像顯示裝置，其中上述透光性基板為玻璃基板。
  14. 一種圖像顯示裝置，其具備： 基板，其具有可撓性，且具有第1面； 電路元件，其設置於上述第1面上； 第1配線層，其可電性連接於上述電路元件； 第1絕緣膜，其於上述第1面上覆蓋上述電路元件及上述第1配線層； 發光元件，其配設於上述第1絕緣膜上； 第2絕緣膜，其覆蓋上述發光元件之至少一部分； 第2配線層，其配設於上述第2絕緣膜上，且電性連接於包含上述發光元件之與上述第1絕緣膜側之面對向之發光面的面；及 第1導通體，其貫通上述第1絕緣膜及上述第2絕緣膜，且將上述第1配線層及上述第2配線層電性連接；且 上述第1配線層包含具有光反射性之部分， 上述發光元件設置於上述部分上， 上述部分之外周包含俯視時投影於上述部分之上述發光元件之外周。
  15. 如請求項12之圖像顯示裝置，其中上述部分包含：於設置有上述發光元件之側凹陷之面。
  16. 如請求項12之圖像顯示裝置，其進而具備：第2導通體，其貫通上述第1絕緣膜及上述第2絕緣膜，且將上述部分及上述第2配線層電性連接。
  17. 如請求項12之圖像顯示裝置，其中上述部分與上述電路元件及上述發光元件絕緣。
  18. 如請求項12之圖像顯示裝置，其中上述發光元件包含：第1導電型之第1半導體層；第1發光層，其設置於上述第1半導體層上；及與上述第1導電型不同之第2導電型之第2半導體層，其設置於上述第1發光層上；且自上述第1絕緣膜之側朝向上述發光面之側依序積層上述第1半導體層、上述第1發光層及上述第2半導體層，且 上述第1導電型為p型， 上述第2導電型為n型。
  19. 如請求項12之圖像顯示裝置，其中上述第2絕緣膜包含使上述發光面露出之開口，且該圖像顯示裝置進而具備： 透光性電極，其設置於上述發光面上。
  20. 如請求項19之圖像顯示裝置，其中自上述開口露出之露出面包含粗面。
  21. 如請求項12之圖像顯示裝置，其中上述發光元件包含氮化鎵系化合物半導體，且 上述電路元件包含薄膜電晶體。
  22. 如請求項12之圖像顯示裝置，其中於上述發光元件上進而具備波長轉換構件。
  23. 一種圖像顯示裝置，其具備： 透光性基板，其具有第1面； 複數個電晶體，其等設置於上述第1面上； 第1配線層，其電性連接於上述複數個電晶體； 第1絕緣膜，其於上述第1面上覆蓋上述複數個電晶體及上述第1配線層； 第1導電型之第1半導體層，其配設於上述第1絕緣膜上； 發光層，其配設於上述第1半導體層上； 與上述第1導電型不同之第2導電型之第2半導體層，其配設於上述發光層上； 第2絕緣膜，其覆蓋上述第1絕緣膜、上述發光層及上述第1半導體層，且覆蓋上述第2半導體層之至少一部分； 第2配線層，其連接於設置在上述第2半導體層之複數個發光面上的透光性電極，該複數個發光面對應於上述複數個電晶體而分別自上述第2絕緣膜露出；及 複數個導通體，其等貫通上述第1絕緣膜及上述第2絕緣膜，且將上述第1配線層之配線及上述第2配線層之配線電性連接；且 上述第1配線層包含具有光反射性之部分， 上述第1半導體層設置於上述部分上， 上述部分之外周包含所有俯視時投影於上述部分之上述第1半導體層、上述發光層及上述第2半導體層之外周。
  24. 如請求項23之圖像顯示裝置，其中上述第2半導體層由上述第2絕緣膜予以分離。
TW109123578A 2019-07-25 2020-07-13 圖像顯示裝置之製造方法及圖像顯示裝置 TW202109869A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-136949 2019-07-25
JP2019136949 2019-07-25

Publications (1)

Publication Number Publication Date
TW202109869A true TW202109869A (zh) 2021-03-01

Family

ID=74193210

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109123578A TW202109869A (zh) 2019-07-25 2020-07-13 圖像顯示裝置之製造方法及圖像顯示裝置

Country Status (5)

Country Link
US (1) US20220149228A1 (zh)
JP (1) JP7428919B2 (zh)
CN (1) CN114175261A (zh)
TW (1) TW202109869A (zh)
WO (1) WO2021014972A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562648B1 (en) 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
JP2009094144A (ja) 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
US8476659B2 (en) 2010-07-15 2013-07-02 Tsmc Solid State Lighting Ltd. Light emitting device
DE102012109460B4 (de) * 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
KR101820275B1 (ko) 2013-03-15 2018-01-19 애플 인크. 리던던시 스킴을 갖춘 발광 다이오드 디스플레이 및 통합 결함 검출 테스트를 갖는 발광 다이오드 디스플레이를 제작하는 방법
KR20180071743A (ko) 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
US10847553B2 (en) 2017-01-13 2020-11-24 Massachusetts Institute Of Technology Method of forming a multilayer structure for a pixelated display and a multilayer structure for a pixelated display
JP6451897B1 (ja) * 2017-09-11 2019-01-16 凸版印刷株式会社 表示装置及び表示装置基板

Also Published As

Publication number Publication date
CN114175261A (zh) 2022-03-11
JPWO2021014972A1 (zh) 2021-01-28
US20220149228A1 (en) 2022-05-12
WO2021014972A1 (ja) 2021-01-28
JP7428919B2 (ja) 2024-02-07

Similar Documents

Publication Publication Date Title
JP7457255B2 (ja) 画像表示装置の製造方法および画像表示装置
WO2021006112A1 (ja) 画像表示装置の製造方法および画像表示装置
WO2021065918A1 (ja) 画像表示装置の製造方法および画像表示装置
US20220149113A1 (en) Method for manufacturing image display device and image display device
US20230006001A1 (en) Method for manufacturing image display device and image display device
WO2021065917A1 (ja) 画像表示装置の製造方法および画像表示装置
JP7432845B2 (ja) 画像表示装置の製造方法および画像表示装置
WO2021095603A1 (ja) 画像表示装置の製造方法および画像表示装置
TW202228280A (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
TW202230311A (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
TW202109869A (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
JP7489605B2 (ja) 画像表示装置の製造方法および画像表示装置
JP7484078B2 (ja) 画像表示装置の製造方法および画像表示装置
WO2022004308A1 (ja) 画像表示装置の製造方法および画像表示装置
WO2022113950A1 (ja) 画像表示装置の製造方法および画像表示装置
WO2021256190A1 (ja) 画像表示装置の製造方法および画像表示装置
TW202224232A (zh) 圖像顯示裝置之製造方法及圖像顯示裝置
TW202303544A (zh) 圖像顯示裝置之製造方法及圖像顯示裝置