JPH06275640A - 薄膜トランジスタおよびその作製方法 - Google Patents
薄膜トランジスタおよびその作製方法Info
- Publication number
- JPH06275640A JPH06275640A JP5086749A JP8674993A JPH06275640A JP H06275640 A JPH06275640 A JP H06275640A JP 5086749 A JP5086749 A JP 5086749A JP 8674993 A JP8674993 A JP 8674993A JP H06275640 A JPH06275640 A JP H06275640A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- crystal semiconductor
- wiring
- ldd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title description 11
- 239000010408 film Substances 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 22
- 239000010407 anodic oxide Substances 0.000 claims description 21
- 239000013078 crystal Substances 0.000 claims description 15
- 230000003213 activating effect Effects 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000007743 anodising Methods 0.000 claims description 2
- 239000002253 acid Substances 0.000 claims 2
- 238000005224 laser annealing Methods 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 239000010410 layer Substances 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000000137 annealing Methods 0.000 description 7
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 2
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical group ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 235000002906 tartaric acid Nutrition 0.000 description 2
- 239000011975 tartaric acid Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 150000003481 tantalum Chemical class 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- UBOXGVDOUJQMTN-UHFFFAOYSA-N trichloroethylene Natural products ClCC(Cl)Cl UBOXGVDOUJQMTN-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Abstract
(57)【要約】
【目的】 ＬＤＤ（低濃度ドレイン）構造を有する特性
の優れた結晶性シリコン薄膜トランジスタ（ＴＦＴ）お
よび、そのようなＴＦＴを製造する方法を提供する。 【構成】 島状半導体領域に、ゲイト絶縁膜、ゲイト電
極を形成し、自己整合的に不純物を注入してＬＤＤを形
成する。さらに、ゲイト電極を陽極酸化した後、再び、
不純物を導入して、不純物領域（ソース、ドレイン）を
形成する。その後、島状半導体領域上の陽極酸化物の一
部もしくは全部を除去して、ＬＤＤ領域を露出させ、レ
ーザーもしくはそれと同等な強光を照射することによっ
て、不純物領域（ＬＤＤを含む）を活性化する。
の優れた結晶性シリコン薄膜トランジスタ（ＴＦＴ）お
よび、そのようなＴＦＴを製造する方法を提供する。 【構成】 島状半導体領域に、ゲイト絶縁膜、ゲイト電
極を形成し、自己整合的に不純物を注入してＬＤＤを形
成する。さらに、ゲイト電極を陽極酸化した後、再び、
不純物を導入して、不純物領域（ソース、ドレイン）を
形成する。その後、島状半導体領域上の陽極酸化物の一
部もしくは全部を除去して、ＬＤＤ領域を露出させ、レ
ーザーもしくはそれと同等な強光を照射することによっ
て、不純物領域（ＬＤＤを含む）を活性化する。
Description
【０００１】
【産業上の利用分野】本発明は、非単結晶半導体薄膜を
有する薄膜トランジスタ（ＴＦＴ）およびその作製方法
に関するものである。本発明によって作製される薄膜ト
ランジスタは、ガラス等の絶縁基板上、単結晶シリコン
等の半導体基板上、いずれにも形成される。特に本発明
は、レーザー光もしくはそれと同等な強光の照射（以
後、レーザーアニールという）によるドーピング不純物
の活性化を経て作製される薄膜トランジスタに関する。
有する薄膜トランジスタ（ＴＦＴ）およびその作製方法
に関するものである。本発明によって作製される薄膜ト
ランジスタは、ガラス等の絶縁基板上、単結晶シリコン
等の半導体基板上、いずれにも形成される。特に本発明
は、レーザー光もしくはそれと同等な強光の照射（以
後、レーザーアニールという）によるドーピング不純物
の活性化を経て作製される薄膜トランジスタに関する。
【０００２】
【従来の技術】最近、絶縁基板上に、薄膜状の活性層
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、利用する半導体の材料
・結晶状態によって、アモルファスシリコンＴＦＴや結
晶性シリコンＴＦＴというように区別されている。結晶
性シリコンとは言っても、単結晶ではない非単結晶のも
のである。
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、利用する半導体の材料
・結晶状態によって、アモルファスシリコンＴＦＴや結
晶性シリコンＴＦＴというように区別されている。結晶
性シリコンとは言っても、単結晶ではない非単結晶のも
のである。
【０００３】一般にアモルファス状態の半導体の電界移
動度は小さく、したがって、高速動作が要求されるＴＦ
Ｔには利用できない。また、アモルファスシリコンで
は、Ｐ型の電界移動度は著しく小さいので、Ｐチャネル
型のＴＦＴ（ＰＭＯＳのＴＦＴ）を作製することができ
ず、したがって、Ｎチャネル型ＴＦＴ（ＮＭＯＳのＴＦ
Ｔ）と組み合わせて、相補型のＭＯＳ回路（ＣＭＯＳ）
を形成することができない。
動度は小さく、したがって、高速動作が要求されるＴＦ
Ｔには利用できない。また、アモルファスシリコンで
は、Ｐ型の電界移動度は著しく小さいので、Ｐチャネル
型のＴＦＴ（ＰＭＯＳのＴＦＴ）を作製することができ
ず、したがって、Ｎチャネル型ＴＦＴ（ＮＭＯＳのＴＦ
Ｔ）と組み合わせて、相補型のＭＯＳ回路（ＣＭＯＳ）
を形成することができない。
【０００４】一方、結晶半導体は、アモルファス半導体
よりも電界移動度が大きく、したがって、高速動作が可
能である。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけ
でなく、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯ
Ｓ回路を形成することが可能である。また、より良い特
性を得るには、単結晶半導体のＭＯＳＩＣでおこなわれ
ているようなＬＤＤ（低濃度ドレイン）を設けることが
好ましいと指摘されている。
よりも電界移動度が大きく、したがって、高速動作が可
能である。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけ
でなく、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯ
Ｓ回路を形成することが可能である。また、より良い特
性を得るには、単結晶半導体のＭＯＳＩＣでおこなわれ
ているようなＬＤＤ（低濃度ドレイン）を設けることが
好ましいと指摘されている。
【０００５】
【発明が解決しようとする課題】ＬＤＤ構造を得るため
には、以下のプロセスが必要である。 島状半導体領域、ゲイト絶縁膜の形成 ゲイト電極の形成 低濃度の不純物の導入（イオン注入法もしくはイオ
ンドーピング法による） ＬＤＤ領域のマスクの形成（ゲイト電極を覆う絶縁
膜の異方性エッチングもしくはゲイト電極を陽極酸化等
の選択的酸化法で酸化して得る） 高濃度の不純物の導入（イオン注入法もしくはイオ
ンドーピング法による） 不純物の活性化（レーザーアニールもしくは熱アニ
ールによる）
には、以下のプロセスが必要である。 島状半導体領域、ゲイト絶縁膜の形成 ゲイト電極の形成 低濃度の不純物の導入（イオン注入法もしくはイオ
ンドーピング法による） ＬＤＤ領域のマスクの形成（ゲイト電極を覆う絶縁
膜の異方性エッチングもしくはゲイト電極を陽極酸化等
の選択的酸化法で酸化して得る） 高濃度の不純物の導入（イオン注入法もしくはイオ
ンドーピング法による） 不純物の活性化（レーザーアニールもしくは熱アニ
ールによる）
【０００６】これらのプロセスの中で最大の問題点は
の工程である。レーザーアニールとは、レーザーもしく
はそれと同等な強光を照射することによってアモルファ
スシリコンを活性化させる方法であるが、通常、レーザ
ー光はゲイト電極の上から照射されるので、ＬＤＤ領域
はの工程で形成されたマスクに遮られて十分な活性化
が期待できない。
の工程である。レーザーアニールとは、レーザーもしく
はそれと同等な強光を照射することによってアモルファ
スシリコンを活性化させる方法であるが、通常、レーザ
ー光はゲイト電極の上から照射されるので、ＬＤＤ領域
はの工程で形成されたマスクに遮られて十分な活性化
が期待できない。
【０００７】一方、熱によって半導体中の不純物を活性
化させる方法では、ＬＤＤの領域も十分に活性化され
る。しかし、半導体中の不純物を活性化させるには６０
０℃程度の温度での長時間のアニールか、もしくは１０
００℃以上の高温でのアニールが必要であった。後者の
方法を採用すれば選択できる基板が石英に限られ、基板
コストが非常に高くなった。前者の方法では基板選択の
余地は拡がるが、安価な基板を使用すれば、熱アニール
の際の基板の収縮等が問題となり、マスク合わせ失敗等
による歩留り低下が問題となっている。本発明はこのよ
うな困難な課題に対して解答を与えんとするものであ
る。
化させる方法では、ＬＤＤの領域も十分に活性化され
る。しかし、半導体中の不純物を活性化させるには６０
０℃程度の温度での長時間のアニールか、もしくは１０
００℃以上の高温でのアニールが必要であった。後者の
方法を採用すれば選択できる基板が石英に限られ、基板
コストが非常に高くなった。前者の方法では基板選択の
余地は拡がるが、安価な基板を使用すれば、熱アニール
の際の基板の収縮等が問題となり、マスク合わせ失敗等
による歩留り低下が問題となっている。本発明はこのよ
うな困難な課題に対して解答を与えんとするものであ
る。
【０００８】
【課題を解決するための手段】本発明は、レーザーアニ
ールの前に、ゲイト電極の周囲に形成された陽極酸化物
の一部もしくは全部を除去して、ＬＤＤ領域を露出させ
て、レーザーアニールをおこなうことによって上記課題
を解決する。このとき、ゲイト電極およびゲイト電極と
同じ層内の配線の全ての部分にわたって、陽極酸化物を
除去することは必要ではなく、少なくともＬＤＤ領域の
上に存在する部分の陽極酸化物を除去すればよい。すな
わち、具体的には、島状半導体領域上に存在するゲイト
電極の周囲に存在する陽極酸化物のみを除去すればよ
い。
ールの前に、ゲイト電極の周囲に形成された陽極酸化物
の一部もしくは全部を除去して、ＬＤＤ領域を露出させ
て、レーザーアニールをおこなうことによって上記課題
を解決する。このとき、ゲイト電極およびゲイト電極と
同じ層内の配線の全ての部分にわたって、陽極酸化物を
除去することは必要ではなく、少なくともＬＤＤ領域の
上に存在する部分の陽極酸化物を除去すればよい。すな
わち、具体的には、島状半導体領域上に存在するゲイト
電極の周囲に存在する陽極酸化物のみを除去すればよ
い。
【０００９】陽極酸化物がゲイト電極や同じ層内の配線
の側面だけでなく、上面にも形成されている場合には、
この陽極酸化物は、その上の配線層との電気的な絶縁を
保つうえでも重要な役割を果たすのであるが、通常、こ
のような配線の交差は、島状半導体領域上においてはお
こなわれない。したがって、上記のように、島状半導体
領域状の陽極酸化物を除去したとしても、その他の部分
の陽極酸化物が残存していれば、実用上の層間の電気的
絶縁性を劣化させることはない。以下に実施例を用い
て、より詳細に本発明を説明する。
の側面だけでなく、上面にも形成されている場合には、
この陽極酸化物は、その上の配線層との電気的な絶縁を
保つうえでも重要な役割を果たすのであるが、通常、こ
のような配線の交差は、島状半導体領域上においてはお
こなわれない。したがって、上記のように、島状半導体
領域状の陽極酸化物を除去したとしても、その他の部分
の陽極酸化物が残存していれば、実用上の層間の電気的
絶縁性を劣化させることはない。以下に実施例を用い
て、より詳細に本発明を説明する。
【００１０】
〔実施例１〕 図１に本実施例の作製工程の断面図を示
す。まず、基板（コーニング７０５９）１０上にスパッ
タリング法によって厚さ２０００Åの酸化珪素の下地膜
１１を形成した。さらに、プラズマＣＶＤ法によって、
厚さ５００〜１５００Å、例えば１５００Åの真性（Ｉ
型）のアモルファスシリコン膜を、さらにその上にスパ
ッタリング法によって厚さ２００Åの酸化珪素膜を堆積
した。そして、このアモルファスシリコン膜を窒素雰囲
気中、６００℃、４８時間アニールして結晶化させた。
アニール後、シリコン膜をパターニングして、島状シリ
コン領域１２を形成し、さらに、スパッタリング法によ
って厚さ１０００Åの酸化珪素膜１３をゲイト絶縁膜と
して堆積した。スパッタリングには、ターゲットとして
酸化珪素を用い、スパッタリング時の基板温度は２００
〜４００℃、例えば２５０℃、スパッタリング雰囲気は
酸素とアルゴンで、アルゴン／酸素＝０〜０．５、例え
ば０．１以下とした。
す。まず、基板（コーニング７０５９）１０上にスパッ
タリング法によって厚さ２０００Åの酸化珪素の下地膜
１１を形成した。さらに、プラズマＣＶＤ法によって、
厚さ５００〜１５００Å、例えば１５００Åの真性（Ｉ
型）のアモルファスシリコン膜を、さらにその上にスパ
ッタリング法によって厚さ２００Åの酸化珪素膜を堆積
した。そして、このアモルファスシリコン膜を窒素雰囲
気中、６００℃、４８時間アニールして結晶化させた。
アニール後、シリコン膜をパターニングして、島状シリ
コン領域１２を形成し、さらに、スパッタリング法によ
って厚さ１０００Åの酸化珪素膜１３をゲイト絶縁膜と
して堆積した。スパッタリングには、ターゲットとして
酸化珪素を用い、スパッタリング時の基板温度は２００
〜４００℃、例えば２５０℃、スパッタリング雰囲気は
酸素とアルゴンで、アルゴン／酸素＝０〜０．５、例え
ば０．１以下とした。
【００１１】引き続いて、スパッタリング法によって、
厚さ３０００〜８０００Å、例えば６０００Åのアルミ
ニウム膜（０．１〜２％のシリコンを含む）を堆積し
た。なお、この酸化珪素とアルミニウム膜の成膜工程は
連続的におこなうことが望ましい。そして、アルミニウ
ム膜をパターニングして、ゲイト電極１４と配線１５を
形成した。言うまでもなく、ゲイト電極１４と配線１５
は同じ層内に存在する。（図１（Ａ））
厚さ３０００〜８０００Å、例えば６０００Åのアルミ
ニウム膜（０．１〜２％のシリコンを含む）を堆積し
た。なお、この酸化珪素とアルミニウム膜の成膜工程は
連続的におこなうことが望ましい。そして、アルミニウ
ム膜をパターニングして、ゲイト電極１４と配線１５を
形成した。言うまでもなく、ゲイト電極１４と配線１５
は同じ層内に存在する。（図１（Ａ））
【００１２】次に、プラズマドーピング法によって、シ
リコン領域にゲイト電極をマスクとして不純物（燐）を
注入した。ドーピングガスとして、フォスフィン（ＰＨ
3 ）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋ
Ｖとした。ドーズ量は１×１０13〜８×１０13ｃｍ-2、
例えば、２×１０13ｃｍ-2とした。この結果、Ｎ型の低
濃度不純物領域１６ａ、１６ｂが形成された。（図１
（Ｂ））
リコン領域にゲイト電極をマスクとして不純物（燐）を
注入した。ドーピングガスとして、フォスフィン（ＰＨ
3 ）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋ
Ｖとした。ドーズ量は１×１０13〜８×１０13ｃｍ-2、
例えば、２×１０13ｃｍ-2とした。この結果、Ｎ型の低
濃度不純物領域１６ａ、１６ｂが形成された。（図１
（Ｂ））
【００１３】続いて、酒石酸のエチレングリコール溶液
（１〜５％）に基板を浸漬して、ゲイト電極１４および
配線１５に電流を通じ、ゲイト電極の表面に陽極酸化物
（酸化アルミニウム）層１７を成長させた。ゲイト電極
１４と配線１５を電気的に接続しておけば、同じ厚さの
陽極酸化膜を安定して得られる。陽極酸化物の厚さは１
０００〜５０００Å、特に２０００〜３０００Åが好ま
しかった。ここでは２５００Åとした。
（１〜５％）に基板を浸漬して、ゲイト電極１４および
配線１５に電流を通じ、ゲイト電極の表面に陽極酸化物
（酸化アルミニウム）層１７を成長させた。ゲイト電極
１４と配線１５を電気的に接続しておけば、同じ厚さの
陽極酸化膜を安定して得られる。陽極酸化物の厚さは１
０００〜５０００Å、特に２０００〜３０００Åが好ま
しかった。ここでは２５００Åとした。
【００１４】そして、再び、プラズマドーピング法によ
って、シリコン領域にゲイト電極とその周囲の陽極酸化
物をマスクとして不純物（燐）を注入した。ドーピング
ガスとして、フォスフィン（ＰＨ3 ）を用い、加速電圧
を６０〜９０ｋＶ、例えば８０ｋＶとした。ドーズ量は
１×１０15〜８×１０15ｃｍ-2、例えば、２×１０15ｃ
ｍ-2とした。この結果、Ｎ型の高濃度不純物領域１８
ａ、１８ｂが形成された。また、陽極酸化物がマスクと
なって、一部には先に形成された低濃度不純物領域（Ｌ
ＤＤ）が残存した。（図１（Ｃ））
って、シリコン領域にゲイト電極とその周囲の陽極酸化
物をマスクとして不純物（燐）を注入した。ドーピング
ガスとして、フォスフィン（ＰＨ3 ）を用い、加速電圧
を６０〜９０ｋＶ、例えば８０ｋＶとした。ドーズ量は
１×１０15〜８×１０15ｃｍ-2、例えば、２×１０15ｃ
ｍ-2とした。この結果、Ｎ型の高濃度不純物領域１８
ａ、１８ｂが形成された。また、陽極酸化物がマスクと
なって、一部には先に形成された低濃度不純物領域（Ｌ
ＤＤ）が残存した。（図１（Ｃ））
【００１５】その後、ゲイト電極１４に形成された陽極
酸化物をエッチングした。配線１５に形成された陽極酸
化物はそのまま残しておいた。この結果、陽極酸化物が
存在すれば影になった領域（ＬＤＤ領域を含む。図１
（Ｄ）において矢印で示す）が露出した。この状態で、
レーザー光を照射し、レーザーアニールをおこなった。
レーザーとしてはＫｒＦエキシマーレーザー（波長２４
８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、その他の
レーザー、例えば、ＸｅＦエキシマーレーザー（波長３
５３ｎｍ）、ＸｅＣｌエキシマーレーザー（波長３０８
ｎｍ）、ＡｒＦエキシマーレーザー（波長１９３ｎｍ）
等を用いてもよい。レーザーのエネルギー密度は、２０
０〜５００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 と
し、１か所につき２〜１０ショット、例えば２ショット
照射した。レーザー照射時に、基板を１００〜４５０
℃、例えば２５０℃に加熱した。こうして、不純物の活
性化をおこなった。特に、この場合にはＬＤＤ領域や活
性領域とＬＤＤ領域の境界も活性化された。（図１
（Ｄ））
酸化物をエッチングした。配線１５に形成された陽極酸
化物はそのまま残しておいた。この結果、陽極酸化物が
存在すれば影になった領域（ＬＤＤ領域を含む。図１
（Ｄ）において矢印で示す）が露出した。この状態で、
レーザー光を照射し、レーザーアニールをおこなった。
レーザーとしてはＫｒＦエキシマーレーザー（波長２４
８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、その他の
レーザー、例えば、ＸｅＦエキシマーレーザー（波長３
５３ｎｍ）、ＸｅＣｌエキシマーレーザー（波長３０８
ｎｍ）、ＡｒＦエキシマーレーザー（波長１９３ｎｍ）
等を用いてもよい。レーザーのエネルギー密度は、２０
０〜５００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 と
し、１か所につき２〜１０ショット、例えば２ショット
照射した。レーザー照射時に、基板を１００〜４５０
℃、例えば２５０℃に加熱した。こうして、不純物の活
性化をおこなった。特に、この場合にはＬＤＤ領域や活
性領域とＬＤＤ領域の境界も活性化された。（図１
（Ｄ））
【００１６】続いて、厚さ６０００Åの酸化珪素膜１９
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってＴＦＴ
のソース領域、ドレイン領域の電極・配線２０を形成し
た。最後に、１気圧の水素雰囲気で３５０℃、３０分の
アニールをおこなった。以上の工程によって薄膜トラン
ジスタが完成した。（図１（Ｅ））
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってＴＦＴ
のソース領域、ドレイン領域の電極・配線２０を形成し
た。最後に、１気圧の水素雰囲気で３５０℃、３０分の
アニールをおこなった。以上の工程によって薄膜トラン
ジスタが完成した。（図１（Ｅ））
【００１７】〔実施例２〕 図２に本実施例の作製工程
の断面図を示す。まず、基板（コーニング７０５９）２
１上にスパッタリング法によって厚さ２０００Åの酸化
珪素の下地膜２２を形成した。さらに、プラズマＣＶＤ
法によって、厚さ２００〜１５００Å、例えば５００Å
の真性（Ｉ型）のアモルファスシリコン膜を堆積した。
そして、このシリコン膜をパターニングして、島状シリ
コン膜２３を形成した。さらに、レーザーアニールによ
って、シリコン領域を結晶化させた。レーザーはＫｒＦ
エキシマーレーザーを用いた。レーザーのエネルギー密
度は、２００〜５００ｍＪ／ｃｍ2 、例えば３５０ｍＪ
／ｃｍ2 とし、１か所につき２〜１０ショット、例えば
２ショット照射した。レーザー照射時に、基板を１００
〜４５０℃、例えば３５０℃に加熱した。
の断面図を示す。まず、基板（コーニング７０５９）２
１上にスパッタリング法によって厚さ２０００Åの酸化
珪素の下地膜２２を形成した。さらに、プラズマＣＶＤ
法によって、厚さ２００〜１５００Å、例えば５００Å
の真性（Ｉ型）のアモルファスシリコン膜を堆積した。
そして、このシリコン膜をパターニングして、島状シリ
コン膜２３を形成した。さらに、レーザーアニールによ
って、シリコン領域を結晶化させた。レーザーはＫｒＦ
エキシマーレーザーを用いた。レーザーのエネルギー密
度は、２００〜５００ｍＪ／ｃｍ2 、例えば３５０ｍＪ
／ｃｍ2 とし、１か所につき２〜１０ショット、例えば
２ショット照射した。レーザー照射時に、基板を１００
〜４５０℃、例えば３５０℃に加熱した。
【００１８】さらに、テトラ・エトキシ・シラン（Ｓｉ
（ＯＣ2 Ｈ5 ）4 、ＴＥＯＳ）と酸素を原料として、プ
ラズマＣＶＤ法によって結晶シリコンＴＦＴのゲイト絶
縁膜として、厚さ１０００Åの酸化珪素２４を形成し
た。原料には、上記ガスに加えて、トリクロロエチレン
（Ｃ2 ＨＣｌ3 ）を用いた。成膜前にチャンバーに酸素
を４００ＳＣＣＭ流し、基板温度３００℃、全圧５Ｐ
ａ、ＲＦパワー１５０Ｗでプラズマを発生させ、この状
態を１０分保った。その後、チャンバーに酸素３００Ｓ
ＣＣＭ、ＴＥＯＳを１５ＳＣＣＭ、トリクロロエチレン
を２ＳＣＣＭを導入して、酸化珪素膜の成膜をおこなっ
た。基板温度、ＲＦパワー、全圧は、それぞれ３００
℃、７５Ｗ、５Ｐａであった。成膜完了後、チャンバー
に１００Ｔｏｒｒの水素を導入し、３５０℃で３５分の
水素アニールをおこなった。
（ＯＣ2 Ｈ5 ）4 、ＴＥＯＳ）と酸素を原料として、プ
ラズマＣＶＤ法によって結晶シリコンＴＦＴのゲイト絶
縁膜として、厚さ１０００Åの酸化珪素２４を形成し
た。原料には、上記ガスに加えて、トリクロロエチレン
（Ｃ2 ＨＣｌ3 ）を用いた。成膜前にチャンバーに酸素
を４００ＳＣＣＭ流し、基板温度３００℃、全圧５Ｐ
ａ、ＲＦパワー１５０Ｗでプラズマを発生させ、この状
態を１０分保った。その後、チャンバーに酸素３００Ｓ
ＣＣＭ、ＴＥＯＳを１５ＳＣＣＭ、トリクロロエチレン
を２ＳＣＣＭを導入して、酸化珪素膜の成膜をおこなっ
た。基板温度、ＲＦパワー、全圧は、それぞれ３００
℃、７５Ｗ、５Ｐａであった。成膜完了後、チャンバー
に１００Ｔｏｒｒの水素を導入し、３５０℃で３５分の
水素アニールをおこなった。
【００１９】引き続いて、スパッタリング法によって、
厚さ３０００〜８０００Å、例えば６０００Åのタンタ
ル膜を堆積した。タンタルの代わりにアルミニウム、チ
タン、タングステン、モリブテン、シリコンでもよい。
なお、この酸化珪素２４とタンタル膜の成膜工程は連続
的におこなうことが望ましい。そして、タンタル膜をパ
ターニングして、ＴＦＴのゲイト電極２５を形成した。
（図２（Ａ））
厚さ３０００〜８０００Å、例えば６０００Åのタンタ
ル膜を堆積した。タンタルの代わりにアルミニウム、チ
タン、タングステン、モリブテン、シリコンでもよい。
なお、この酸化珪素２４とタンタル膜の成膜工程は連続
的におこなうことが望ましい。そして、タンタル膜をパ
ターニングして、ＴＦＴのゲイト電極２５を形成した。
（図２（Ａ））
【００２０】次に、イオン注入法によって、アモルファ
スシリコン領域にゲイト電極をマスクとして不純物
（燐）を注入した。加速電圧は８０ｋＶとした。ドーズ
量は２×１０13ｃｍ-2とした。この結果、Ｎ型の低濃度
不純物領域２６ａ、２６ｂが形成された。（図２
（Ｂ））
スシリコン領域にゲイト電極をマスクとして不純物
（燐）を注入した。加速電圧は８０ｋＶとした。ドーズ
量は２×１０13ｃｍ-2とした。この結果、Ｎ型の低濃度
不純物領域２６ａ、２６ｂが形成された。（図２
（Ｂ））
【００２１】次に、このタンタル配線の表面を陽極酸化
して、表面に酸化物（酸化タンタル）層２７を形成し
た。陽極酸化は、酒石酸の１〜５％エチレングリコール
溶液中でおこなった。得られた酸化物層の厚さは２００
０Åであった。そして、再びイオン注入法によって、ゲ
イト電極をマスクとして不純物（燐）を注入した。加速
電圧を８０ｋＶとし、ドーズ量は２×１０15ｃｍ-2とし
た。この結果、Ｎ型の高濃度不純物領域２８ａ、２８ｂ
が形成された。（図２（Ｃ））
して、表面に酸化物（酸化タンタル）層２７を形成し
た。陽極酸化は、酒石酸の１〜５％エチレングリコール
溶液中でおこなった。得られた酸化物層の厚さは２００
０Åであった。そして、再びイオン注入法によって、ゲ
イト電極をマスクとして不純物（燐）を注入した。加速
電圧を８０ｋＶとし、ドーズ量は２×１０15ｃｍ-2とし
た。この結果、Ｎ型の高濃度不純物領域２８ａ、２８ｂ
が形成された。（図２（Ｃ））
【００２２】その後、ゲイト電極上の陽極酸化物２７お
よび酸化珪素膜２４（ただし、ゲイト電極の下部に存在
するものを除く）を除去した。そして、この状態でレー
ザーアニールによって不純物の活性化をおこなった。レ
ーザーとしてはＫｒＦエキシマーレーザー（波長２４８
ｎｍ、パルス幅２０ｎｓｅｃ）を用いた。レーザーのエ
ネルギー密度は、２００〜５００ｍＪ／ｃｍ2 、例えば
２５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０ショッ
ト、例えば２ショット照射した。レーザー照射時に、基
板を１００〜４５０℃、例えば３５０℃に加熱した。こ
うして、不純物の活性化をおこなった。（図２（Ｄ））
よび酸化珪素膜２４（ただし、ゲイト電極の下部に存在
するものを除く）を除去した。そして、この状態でレー
ザーアニールによって不純物の活性化をおこなった。レ
ーザーとしてはＫｒＦエキシマーレーザー（波長２４８
ｎｍ、パルス幅２０ｎｓｅｃ）を用いた。レーザーのエ
ネルギー密度は、２００〜５００ｍＪ／ｃｍ2 、例えば
２５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０ショッ
ト、例えば２ショット照射した。レーザー照射時に、基
板を１００〜４５０℃、例えば３５０℃に加熱した。こ
うして、不純物の活性化をおこなった。（図２（Ｄ））
【００２３】続いて、層間絶縁物として厚さ２０００Å
の酸化珪素膜２９をＴＥＯＳを原料とするプラズマＣＶ
Ｄ法によって形成し、これにコンタクトホールを形成し
て、金属材料、例えば、窒化チタンとアルミニウムの多
層膜によってソース、ドレイン電極・配線３０ａ、３０
ｂを形成した。以上の工程によって半導体回路が完成し
た。（図２（Ｅ））
の酸化珪素膜２９をＴＥＯＳを原料とするプラズマＣＶ
Ｄ法によって形成し、これにコンタクトホールを形成し
て、金属材料、例えば、窒化チタンとアルミニウムの多
層膜によってソース、ドレイン電極・配線３０ａ、３０
ｂを形成した。以上の工程によって半導体回路が完成し
た。（図２（Ｅ））
【００２４】作製された薄膜トランジスタの電界効果移
動度は、ゲイト電圧１０Ｖで７０〜１００ｃｍ2 ／Ｖ
ｓ、しきい値は２．５〜４．０Ｖ、ゲイトに−２０Ｖの
電圧を印加したときのリーク電流は１０-13 Ａ以下であ
った。
動度は、ゲイト電圧１０Ｖで７０〜１００ｃｍ2 ／Ｖ
ｓ、しきい値は２．５〜４．０Ｖ、ゲイトに−２０Ｖの
電圧を印加したときのリーク電流は１０-13 Ａ以下であ
った。
【００２５】
【発明の効果】本発明によって、ＬＤＤ構造を有するＴ
ＦＴを得ることができた。特に本発明の優れている点
は、ＬＤＤ領域の幅を１０Å程度の精度で形成できるこ
とである。すなわち、陽極酸化電圧を制御することによ
ってこのような微細な加工ができる。しかしながら、そ
れにも増して重要なことは本発明では、このようなＬＤ
Ｄの信頼性が格段に向上することである。これは上記に
指摘したように、陽極酸化物によって、レーザー光の影
となるＬＤＤ領域を露出してレーザーアニールをおこな
うことによってもたらされる。このように本発明は工業
上有益な発明である。
ＦＴを得ることができた。特に本発明の優れている点
は、ＬＤＤ領域の幅を１０Å程度の精度で形成できるこ
とである。すなわち、陽極酸化電圧を制御することによ
ってこのような微細な加工ができる。しかしながら、そ
れにも増して重要なことは本発明では、このようなＬＤ
Ｄの信頼性が格段に向上することである。これは上記に
指摘したように、陽極酸化物によって、レーザー光の影
となるＬＤＤ領域を露出してレーザーアニールをおこな
うことによってもたらされる。このように本発明は工業
上有益な発明である。
【図１】 実施例１の作製工程断面図を示す。
【図２】 実施例２の作製工程断面図を示す。
１０・・・基板 １１・・・下地絶縁膜（酸化珪素） １２・・・島状シリコン領域 １３・・・ゲイト絶縁膜（酸化珪素） １４・・・ゲイト電極（アルミニウム） １５・・・配線（アルミニウム） １６・・・低濃度不純物領域（ＬＤＤ） １７・・・陽極酸化物（酸化アルミニウム） １８・・・ソース、ドレイン １９・・・層間絶縁物 ２０・・・金属配線・電極（窒化チタン／アルミニウ
ム）
ム）
Claims (2)
- 【請求項１】 基板上に形成された薄膜状の非単結晶半
導体領域と、その上に形成されたゲイト電極と、該非単
結晶半導体領域以外の基板上に形成され、該ゲイト電極
と同じ層内に形成された配線を有し、該配線の一部は、
その周囲を該配線材料の陽極酸化物によって被覆されて
おり、また、該非単結晶半導体膜は、ソース領域と活性
領域、およびドレイン領域と活性領域の間に低濃度不純
物領域を有することを特徴とする薄膜トランジスタ。 - 【請求項２】 基板上に島状非単結晶半導体領域を形成
する第１の工程と、 前記非単結晶半導体領域を覆って絶縁被膜を、前記絶縁
被膜上に、前記非単結晶半導体領域を横断して薄膜トラ
ンジスタのゲイト電極と、該ゲイト電極と同じ層内の配
線を形成する第２の工程と、 前記ゲイト電極をマスクとして、前記非単結晶半導体領
域にドーピング不純物を添加して低濃度の不純物領域を
形成する第３の工程と、 前記ゲイト電極および前記配線の少なくとも側面を陽極
酸化する第４の工程と、 前記ゲイト電極および陽極酸化物をマスクとして、前記
非単結晶半導体領域にドーピング不純物を添加してソー
ス、ドレイン領域を形成する第５の工程と、 前記ゲイト電極および配線のうち、少なくとも前記非単
結晶半導体領域に存在する部分の陽極酸化物の全部もし
くは一部を除去することによって、前記低濃度不純物領
域を露出させる第６の工程と、 前記非単結晶半導体領域に対して、上方からレーザーも
しくはそれと同等な強光を照射することによって不純物
の活性化をおこなう第７の工程とを有することを特徴と
する薄膜トランジスタの作製方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5086749A JPH06275640A (ja) | 1993-03-22 | 1993-03-22 | 薄膜トランジスタおよびその作製方法 |
| US08/616,765 US5770486A (en) | 1993-03-22 | 1996-03-15 | Method of forming a transistor with an LDD structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5086749A JPH06275640A (ja) | 1993-03-22 | 1993-03-22 | 薄膜トランジスタおよびその作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06275640A true JPH06275640A (ja) | 1994-09-30 |
Family
ID=13895426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5086749A Pending JPH06275640A (ja) | 1993-03-22 | 1993-03-22 | 薄膜トランジスタおよびその作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5770486A (ja) |
| JP (1) | JPH06275640A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW425637B (en) | 1993-01-18 | 2001-03-11 | Semiconductor Energy Lab | Method of fabricating mis semiconductor device |
| TW565939B (en) | 2000-04-07 | 2003-12-11 | Koninkl Philips Electronics Nv | Electronic device manufacture |
| US6391731B1 (en) | 2001-02-15 | 2002-05-21 | Chartered Semiconductor Manufacturing Ltd. | Activating source and drain junctions and extensions using a single laser anneal |
| US7749818B2 (en) * | 2002-01-28 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TWI261358B (en) * | 2002-01-28 | 2006-09-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| TW200302511A (en) * | 2002-01-28 | 2003-08-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US8896065B2 (en) * | 2008-04-14 | 2014-11-25 | Sharp Laboratories Of America, Inc. | Top gate thin film transistor with independent field control for off-current suppression |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5524420A (en) * | 1978-08-10 | 1980-02-21 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Insulated gate type filed effect transistor |
| JPS5688818A (en) * | 1979-12-17 | 1981-07-18 | Hitachi Ltd | Polycrystalline silicon membrane and its production |
| US4722909A (en) * | 1985-09-26 | 1988-02-02 | Motorola, Inc. | Removable sidewall spacer for lightly doped drain formation using two mask levels |
| US5231039A (en) * | 1988-02-25 | 1993-07-27 | Sharp Kabushiki Kaisha | Method of fabricating a liquid crystal display device |
| JP2764727B2 (ja) * | 1988-09-30 | 1998-06-11 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH02307273A (ja) * | 1989-05-23 | 1990-12-20 | Seiko Epson Corp | 薄膜トランジスタ |
| US5278093A (en) * | 1989-09-23 | 1994-01-11 | Canon Kabushiki Kaisha | Method for forming semiconductor thin film |
| EP0456199B1 (en) * | 1990-05-11 | 1997-08-27 | Asahi Glass Company Ltd. | Process for preparing a polycrystalline semiconductor thin film transistor |
| JPH0442579A (ja) * | 1990-06-08 | 1992-02-13 | Seiko Epson Corp | 薄膜トランジスタ及び製造方法 |
| US5112764A (en) * | 1990-09-04 | 1992-05-12 | North American Philips Corporation | Method for the fabrication of low leakage polysilicon thin film transistors |
| JP2838318B2 (ja) * | 1990-11-30 | 1998-12-16 | 株式会社半導体エネルギー研究所 | 感光装置及びその作製方法 |
| US5289030A (en) * | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
| JP2794678B2 (ja) * | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| JP2794499B2 (ja) * | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3277548B2 (ja) * | 1991-05-08 | 2002-04-22 | セイコーエプソン株式会社 | ディスプレイ基板 |
| KR960000225B1 (ko) * | 1991-08-26 | 1996-01-03 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 절연게이트형 반도체장치의 제작방법 |
| US5317432A (en) * | 1991-09-04 | 1994-05-31 | Sony Corporation | Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel |
| JPH0793363B2 (ja) * | 1991-09-25 | 1995-10-09 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその作製方法 |
| JPH0815218B2 (ja) * | 1991-12-03 | 1996-02-14 | 三星電子株式会社 | 半導体装置の製造方法 |
| JP2564725B2 (ja) * | 1991-12-24 | 1996-12-18 | 株式会社半導体エネルギー研究所 | Ｍｏｓ型トランジスタの作製方法 |
| KR940004711Y1 (ko) * | 1992-07-06 | 1994-07-20 | 조길완 | 흘러내림 방지 수단을 구비한 바지 |
| JPH06112223A (ja) * | 1992-09-29 | 1994-04-22 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| US5348897A (en) * | 1992-12-01 | 1994-09-20 | Paradigm Technology, Inc. | Transistor fabrication methods using overlapping masks |
| JPH06232160A (ja) * | 1993-02-01 | 1994-08-19 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
-
1993
- 1993-03-22 JP JP5086749A patent/JPH06275640A/ja active Pending
-
1996
- 1996-03-15 US US08/616,765 patent/US5770486A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5770486A (en) | 1998-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3535205B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3193803B2 (ja) | 半導体素子の作製方法 | |
| JPH08330602A (ja) | 半導体装置の作製方法 | |
| JP3315191B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3369244B2 (ja) | 薄膜トランジスタ | |
| JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
| JP2750380B2 (ja) | 半導体装置の作製方法 | |
| JP3514891B2 (ja) | 半導体装置およびその作製方法 | |
| JPH06275640A (ja) | 薄膜トランジスタおよびその作製方法 | |
| JPH08204208A (ja) | 結晶性シリコン半導体装置の製造方法 | |
| JP3512547B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3031398B2 (ja) | Ｍｉｓトランジスタの作製方法 | |
| JP3602463B2 (ja) | トランジスタの作製方法 | |
| JP3315190B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3535463B2 (ja) | 半導体回路の作製方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP3567937B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3031399B2 (ja) | Ｍｉｓトランジスタの作製方法 | |
| JP3493160B2 (ja) | 半導体装置の作製方法 | |
| JPH06275829A (ja) | 薄膜トランジスタの作製方法 | |
| JP3330923B2 (ja) | 半導体回路の作製方法 | |
| JP2001250960A (ja) | 半導体装置の作製方法 | |
| JP3993185B2 (ja) | トランジスタの作製方法 | |
| JP3330922B2 (ja) | 半導体回路の作製方法 | |
| JP3316203B2 (ja) | 半導体素子の作製方法 |