JPH02307273A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はフラット・ディスプレイ、ＳＯＩ素子（Ｓｅｍ
１ｃｏｎｄｕｃｔｏｒ　ｏｎ　１ｎｓｕｌａｔｏｒ）等
に用いる絶縁性基板上に形成されたＭ膜トランジス多及
びその製造方法に関する。

［従来の技術］ 従来の８膜トランジスタは、例えばＪＡＰＡＮ　ＤＩＳ
ＰＬＡＹ″８６Ｐ１９６〜Ｐ１９９に示されるような構
造であった。

この構造を一般化して、その概要を第２図に示す。

（ａ）図は上視図であり、（ｂ）図はＡＡ’における断
面図である。ガラス等の絶縁基板２０１上に、ドナーあ
るいは、アクセプタとなる不純物を添加した多結晶シリ
コンからなるソース領域２０２及びドレイン領域２０３
が形成されている。これに接して、両者を結ぶように多
結晶シリコン薄膜からなるチャンネル領域２０４が形成
されている。これらを被覆するようにゲート絶縁膜２０
５が設けられ、さらにこれに接してゲート電極２０６が
形成されている。ソース・ドレイン領域に接して配線２
０７が形成され、薄膜トランシタが構成されていた。

［発明が解決しようとする課Ｍ］ しかし、従来の薄膜トランジスタ及びその製造方法は以
下のような問題点を有していた。

第２図（ａ）に薄膜トランジスタの上視図を示し、第３
図（ａ）にその等価口路を示す。

第３図（ａ）に示した寄生容量３０３．３０４は、第２
図（ａ）に示したゲート電極２０６に対してソース領域
２０２、ドレイン領域２０３がゲート絶縁膜２０５を介
して接することにより生じ、第３図（ｂ）に示したゲー
ト電極に対するソース領域、及びドレイン領域の重なり
部３０１．３゜２の面積に比例する。

この寄生容量は薄膜トランジスタの入力容量を増大させ
、本来好ましくないものであるが、この重なり部は薄膜
トランジスタのチャンネル部の半導体層を多結晶シリコ
ン薄膜とし、安価なガラス基板を絶縁基板とするプロセ
スでは、ガラス基板の熱伸縮に対する余裕として非常に
大きな面積が必要となる。

ガラス基板はその軟化点以下の温度でも大きな熱伸縮を
示すことが知られている。ガラス基板の熱伸縮の１例と
して、第４図に＃７０５９　（コーニング社製）の伸縮
を示した。横軸は熱処理温度、縦軸は１０ｃｍ当りの基
板の伸縮を示す。熱処理温度の上昇にともない、急激に
基板が収縮しているのがわかる。この基板の伸縮量に対
して、ゲート電極に対するソース領域、及びドレイン領
域の重なり部の面積はおよそその自乗に比例して増加す
ることになる。

このゲート電極に対するソース領域、及びドレイン領域
の重なり部に起因した寄生容量は薄膜トランジスタを液
晶ディスプレイへ応用した場合、液晶ディスプレイの大
型化を妨げる要因のひとつであった。

本発明は、このような問題点を解決するものであり、そ
の目的とするところはガラス基板の熱伸縮に伴う寄生容
量の増加を回避することにより安価なガラス基板の使用
を可能とし、安価で高性能な′４膜トランジスタ及びそ
の製造方法を提併することにある。

［課題を解決するための手段］ 本発明の薄膜トランジスタは、所定の基板上に、チャン
ネル領域になる半導体層と、該チャンネル領域になる該
半導体層を反覆するゲート絶縁膜と、該ゲート絶縁膜に
接して設けられたゲート電極と、該ゲート電極の化学反
応により形成された絶縁膜と、該ゲート電極に接して設
けられた絶縁膜と、ソース領域及びドレイン領域になる
半導体層と、配線を具備することを特徴とする。

［実施例コ 以下、実施例に基づいて本発明の詳細な説明する。第１
図に本発明による薄膜トランジスタの１例を示す。（ａ
）は上視図で、（ｂ）はＡＡ’における断面図である。

チャンネル領域になる半導体層１０２を所定の形状に加
工した後は、ガラス基板の熱伸縮を無視できる程度の低
温で全ての工程が行われ、ゲート電極とソース・ドレイ
ン領域の重なり部はゲート絶縁膜より厚い絶縁膜で隔て
られていることが特徴である。

以下、詳細は工程を追いながら説明していく。

第５図（ａ）に示したように先ず、絶縁性基板５０１上
にチャンネル領域になる半導体層を形成する。この時の
形成温度は絶縁性基板５０１の軟化点以下であればよく
、その熱伸縮は考慮する必要がない。この半導体膜を所
定の形状に加工することによりチャンネル領域５０２が
形成される。次に第５図（ｂ）に示したように５ｉ０２
等からなる絶縁膜を全面に形成し、さらにＴａからなる
金属薄膜を積層する。さらに３１０２等からなる絶縁膜
を全面に形成する。次に第５図（ｃ）に示したようにＳ
　ｉ　０２等からなる絶縁膜を所定の形状に加工して絶
縁膜５０５を得る。次に絶縁膜５０５をエツチングマス
クとしてＴａからなる金属薄膜を加工しゲート電極５０
４を得る。このゲート電極５０４をエツチングマスクと
して５ｉ０２等からなる絶縁膜を加工し、ゲート絶縁膜
５０３を得る。次に第５図（ｄ）に示したようにこのＴ
ａからなるゲートＴｉ極５０４の表面に陽極酸化法、又
は熱酸化法を用いてＴａの酸化膜からなる絶縁膜５０６
を形成する。次に第５図（ｅ）に示したようにドーパン
トとなる不純物を含む半導体薄膜を形成し、さらに配線
材料となる金属薄膜を積層する。最後に第５図（ｆ）に
示したようにこの積層膜を所定の形状に加工し、ソース
・ドレイン領域５０７、配線５０８とすることにより、
本発明の薄膜トランジスタを得る。

従来の方法では、ゲート電極に対するソース領域、及び
ドレイン領域の重なり部はゲート絶縁膜により隔てられ
ているため非常に大きな寄生容量となっていた。

また、ソース・ドレイン領域が加工された後に、チャン
ネル部となる半導体薄膜を形成するために、その形成温
度はガラスの伸縮が許容できる程度の低温に限定され、
高温で形成するほどゲート電極に対するソース領域、及
びドレイン領域の重なり部を大きくせざるを得なかった
。

本発明によれば、チャンネル部となる半導体薄膜を形成
温度はガラス基板の伸縮により限定されることはない。

このため従来の方法より高温で半導体薄膜の形成を行う
ことが可能となるため、より結晶性に優れた半導体薄膜
をチャンネル部半導体薄ＩＮとして使用することが可能
となる。

絶縁膜はプラズマＣＶＤ法、常圧ＣＶＤ法等により、４
５０℃以下の低温で形成可能である。又、Ｔａ薄膜の形
成はスパッタ法等によって、やはり低温で行うことが可
能である。また、絶縁膜５０５を形成することは、陽極
酸化法によれば室温で行うことが可能であり、熱酸化法
によれば４００°Ｃ程度の低温から可能である。　　ソ
ース領域、及びドレイン領域となる半導体薄膜はプラズ
マＣＶＤ法を用いて低温で形成することが可能である。

又、配線材料はスパッタ法で低温性膜が可能である。

低温で形成されたソース領域、及びドレイン領域となる
半導体薄膜は従来技術で用いられている６００℃以上の
温度を必要とする減圧ＣＶＤ法で形成されたソース領域
、及びドレイン領域となる半導体薄膜よりも高抵抗であ
るが、本発明のように配線と積層されて用いられる場合
は問題とならない。

以上の実施例ではゲート電極となる金属材料としてＴａ
を用いたが、これに限定されるものではなく、低温での
化学反応により絶縁性化合物を形成することが可能な金
属材料であれば使用可能である。又、絶縁性化合物の形
成方法として陽極酸化法、熱酸化法を用いたが、これに
限定されるものではなく、ｏ２プラズマ酸化等低温反応
を用いた方法であれば使用できる。又、絶縁性化合物と
して酸化物について示したが、これに限定されるもので
はなく、例えば窒化物等の絶縁性化合物を用いることも
可能である。

［発明の効果］ 以上述べたように本発明によれば、結晶性に優れた半導
体薄膜をチャンネル部半導体薄膜として使用することに
より、薄膜トランジスタの高性能化が可能となる。

又、結晶性に優れた半導体薄膜を高温で形成するにも関
わらず、ゲート電極に対するソース領域、及びドレイン
領域の重なり部はゲート絶縁膜とは別に形成された厚い
絶縁膜により隔てられているため寄生容量は非常に小さ
い。

従来のようなガラス基板の熱伸縮に伴う寄生容量の増加
の問題は起こらない。従ってフォトリソグラフィの位置
合わせ精度が許す最小の寄生容量が達成でき、薄膜トラ
ンジスタの高性能化が可能となる。

又、本発明の薄膜トランジスタを液晶ディスプレイのア
クティブマトリクス基板の素子として用いた場合、入力
容１が小さいため、高速応答が可能となり、高精細で高
画質な表示品質が得られる。

又、この寄生容量は画素信号の電圧降下を起こす原因と
なり、画質の劣化を引き起こすが、本発明によりこの寄
生容量を小さくすることが可能となるために、フリッカ
−が小さく、コントラスト比が大きくなり、高画質化が
可能となる。

又、液晶ディスプレイが大型化しても、従来に比べ寄生
容量の増加が小さいため、従来より大型化が可能となる
。

又、基板の熱伸縮に対する許容度が大きくなるので従来
より安価なガラス基板の使用が可能となり、安価なディ
スプレイを提供できる。

又、パターンずれにたいする許容度が大きくなるため、
従来よりアライメント精度が劣るが、安価なフォトリソ
グラフィー装置の使用が可能となり、製造コストを小さ
くできる。又、従来のようなきびしい工程管理が不用と
なり、歩留りが大幅に向上する。

又、ロジック回路に応用した場合、高速応答が可能とな
るために優れた回路を提供できる。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は本発明の薄膜トランジスタの構
造を示した図で、第１図（ａ）は主視図で、第１図（ｂ
）は断面図である。 第２図（ａ）、（ｂ）は従来の薄膜トランジスタの構造
を示した図で、第２図（ａ）は主視図で、第２図（ｂ）
は断面図である。 第３図（ａ）は従来の薄膜トランジスタの等価回路を示
した図で、第３図（ｂ）は従来の薄膜トランジスタのゲ
ート電極に対するソース領域、及びドレイン領域の重な
り部を示した図である。 第４図は基板の伸縮を示すグラフである。 第５図（ａ）〜（ｆ）は本発明の薄膜トランジスタの製
造工程の一部を示した図である。 １０１．２０１．５０１・・・絶縁性基板１０２．２０
４．５０２・・・チャンネル領域１０３．２０５．５０
３・・・ゲート絶縁膜１０４．２０６．５０４・　・　
・ゲート電極１０５．５０５・・・・・・・絶縁膜 １０６．５０６　”　”　”　’　Ｔａ２０５１０７．
２０２．２０３．５０７ ・・・ソース、ドレイン領域 １０８．２０７．５０８・・・配線 ／ノｏ４ （α） 第１図 （α） 第２図 （α） 第３図 第４図 （α） （ｋ７） （Ｑ） 第５ト （ε） （子）

Claims (1)

【特許請求の範囲】
1. （１）所定の基板上に、チャンネル領域になる半導体層
   と、該チャンネル領域になる該半導体層を皮覆するゲー
   ト絶縁膜と、該ゲート絶縁膜に接して設けられたゲート
   電極と、該ゲート電極の化学反応により形成された絶縁
   膜と、該ゲート電極に接して設けられた絶縁膜と、ソー
   ス領域及びドレイン領域になる半導体層と、配線を具備
   することを特徴とする薄膜トランジスタ。