CN108866508B - 成膜方法和成膜装置 - Google Patents

成膜方法和成膜装置 Download PDF

Info

Publication number
CN108866508B
CN108866508B CN201810447691.8A CN201810447691A CN108866508B CN 108866508 B CN108866508 B CN 108866508B CN 201810447691 A CN201810447691 A CN 201810447691A CN 108866508 B CN108866508 B CN 108866508B
Authority
CN
China
Prior art keywords
film
gas
substrate
silicon nitride
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810447691.8A
Other languages
English (en)
Other versions
CN108866508A (zh
Inventor
高藤哲也
内田博章
渡边幸夫
里吉务
佐佐木和男
吉田守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Kochi Prefectural University Corp
Original Assignee
Tokyo Electron Ltd
Kochi Prefectural University Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Kochi Prefectural University Corp filed Critical Tokyo Electron Ltd
Publication of CN108866508A publication Critical patent/CN108866508A/zh
Application granted granted Critical
Publication of CN108866508B publication Critical patent/CN108866508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及成膜方法和成膜装置，提供一种针对H原子的阻隔性高的保护膜。成膜方法为形成用于保护在基板上形成的氧化物半导体的保护膜的成膜方法，所述成膜方法包括：第一搬入工序，将形成氧化物半导体之前的基板或形成氧化物半导体之后的基板搬入处理容器内；以及第一成膜工序，在将被搬入到处理容器内的基板加热到250℃以上的温度的状态下，利用包含SiCl4气体、SiF4气体以及处理气体的混合气体的等离子体来形成保护膜，所述处理气体包含氮原子和氧原子中的至少任一者且不含氢原子。

Description

成膜方法和成膜装置
技术领域
本发明的各种方面和实施方式涉及一种成膜方法和成膜装置。
背景技术
近年来，开发了一种利用有机EL(Electro Luminescence：电致发光)元件作为发光元件的的薄型显示器等有机电子元件，并且研究应用薄膜晶体管(TFT：Thin FilmTransistor)来作为有机EL元件的驱动系统。从提高电子迁移率、降低电力消耗等观点出发，TFT的沟道使用由铟(In)、镓(Ga)以及锌(Zn)构成的氧化物半导体、所谓的IGZO。IGZO即使在非晶体状态下也具有比较高的电子迁移率。因此，通过在TFT的沟道中使用IGZO等氧化物半导体，能够实现高速的开关动作。
另外，在TFT中，为了保护沟道不受外界的离子、水分的影响，例如形成氮化硅(SiN)膜等保护膜。在通过等离子体CVD(Chemical Vapor Deposition：化学气相沉积)来形成SiN膜的情况下，作为原料气体大多使用硅烷(SiH4)和氨(NH3)。在作为原料气体使用硅烷和氨的情况下，由于成膜中的氢(H)自由基、H离子引起还原反应，使得氧原子从氧化物半导体脱离。另外，进入SiN膜的H原子由于时间的经过、光照射、温度变化等外在原因而与构成沟道的氧化物半导体中的氧(O)原子发生反应，引起O原子从氧化物半导体脱离。由此，氧化物半导体的特性劣化，使得TFT的特性劣化。
为了防止该情况，已知一种使用氯化硅(SiCl4)气体或氟化硅(SiF4)气体以及不包含H原子的氮(N)含有气体来在氧化物半导体上形成SiN膜来作为保护膜的技术。由此，在保护膜中不存在有H原子，因此能够抑制氧化物半导体的特性劣化。
专利文献1：日本特开2015-12131号公报
发明内容
发明要解决的问题
然而，在TFT中，当在TFT的基板的温度未被恰当地调整的状态下形成保护膜时，有时构成保护膜的原子之间的键合弱，使得保护膜的膜密度等膜质量下降。当保护膜的膜质量下降时，H原子通过的间隙变多。由此，存在损坏保护膜针对H原子的阻隔性的可能性。因此，期待提供一种提高保护膜的膜质量而使得针对H原子的阻隔性高的保护膜。
用于解决问题的方案
公开的成膜方法在一个实施方式中是形成用于保护在基板上形成的氧化物半导体的保护膜的成膜方法，所述成膜方法包括：第一搬入工序，将形成所述氧化物半导体之前的所述基板或形成所述氧化物半导体之后的所述基板搬入到处理容器内；以及第一成膜工序，在将被搬入到所述处理容器内的所述基板加热到250℃以上的温度的状态下，利用包含SiCl4气体、SiF4气体以及处理气体的混合气体的等离子体形成所述保护膜，所述处理气体包含氮原子和氧原子中的至少任一者且不含氢原子。
发明的效果
根据公开的成膜方法的一个方式，起到能够提供一种针对H原子的阻隔性高的保护膜的效果。
附图说明
图1是表示本实施方式所涉及的成膜装置的结构的一例的概要截面图。
图2是表示TFT的结构的一例的截面图。
图3是表示应用了TFT的有机电子元件的结构的一例的截面图。
图4是表示栅绝缘层和钝化层的成膜工艺的一例的流程图。
图5是表示氧化硅膜的成膜时的基板的温度与成膜后的氧化硅膜的膜密度之间的关系的测定结果的图。
图6是表示氧化硅膜的成膜时的基板的温度与成膜后的氧化硅膜的WERR之间的关系的测定结果的图。
图7是表示氮化硅膜的成膜时的基板的温度与成膜后的氮化硅膜的膜密度之间的关系的测定结果的图。
图8是表示氮化硅膜的成膜时的基板的温度与成膜后的氮化硅膜的WERR之间的关系的测定结果的图。
图9是表示基于PBTS法的、TFT的阈值电压的变动量的测定结果的图。
图10是用于说明利用了μ-PCD法的保护膜的阻隔性的验证结果的图。
图11是表示栅绝缘层、钝化层和密封膜的成膜工艺的一例的流程图。
图12是表示TFT的结构的其它例子的截面图。
图13是表示顶栅型的TFT的结构的一例的截面图。
附图标记说明
S：基板；10：成膜装置；11：处理容器；12：载置台；13：天线；14：窗构件；15：气体导入口；16：闸阀；17：排气装置；18：排气口；20a～20d：气体供给源；21a～21d：流量控制器；22a～22d：阀门；23：气体供给管；25：匹配器；26：高频电源；27：控制器；30：TFT；31：底涂层；32：栅电极；33：栅绝缘层；33a：氧化硅膜；33b：氮化硅膜；34：沟道；35：源电极；36：漏电极；37：钝化层；37a：氧化硅膜；37b：氮化硅膜；40：有机电子元件；41：有机平坦化层；42：阳极层；43：堤层；44：有机发光层；45：阴极层；46：密封膜；51：蚀刻阻止层；51a：氧化硅膜；51b：氮化硅膜；52：钝化层；61：底涂层；61a：氧化硅膜；61b：氮化硅膜；62：沟道；63：源电极；64：漏电极；65：栅绝缘层；65a：氧化硅膜；65b：氮化硅膜；66：栅电极；67：层间绝缘膜层；68：源区；69：漏区；70：钝化膜；71：有机平坦化膜；72：像素电极。
具体实施方式
以下参照附图来详细地说明本申请公开的成膜方法和成膜装置的实施方式。此外，设为在各附图中对相同或相当的部分标注相同的标记。
[成膜装置10的结构]
首先，对本实施方式所涉及的成膜装置10的结构进行说明。图1是表示本实施方式所涉及的成膜装置10的结构的一例的概要截面图。本实施方式所涉及的成膜装置10为电感耦合型的等离子体化学气相沉积(ICP-CVD)装置。在图1中，成膜装置10具有大致长方体形状的处理容器11。在处理容器11内配置有将基板S载置于上表面的载置台12。在载置台12内设置有未图示的温度控制机构，由该温度控制机构将载置于载置台12上的基板S的温度控制为规定的温度。
基板S例如为用于FPD(Flat Panel Display：平板显示器)、薄片显示器等的玻璃基板或塑料基板。在处理容器11的上部设置有构成处理容器11的顶部的窗构件14，以与处理容器11的内部的载置台12对置的方式在窗构件14之上配置有天线13。窗构件14例如由电介质等构成，用于隔离处理容器11的内部与外部。此外，窗构件14也可以由多个分割片构成。
在处理容器11的侧壁形成有用于搬入和搬出基板S的开口，该开口被闸阀16关闭。在处理容器11的底部设置有排气口18，排气口18与排气装置17连接。排气装置17经由排气口18来对处理容器11内进行抽真空，将处理容器11的内部减压到规定的压力。
窗构件14经由未图示的绝缘性的构件被支承于处理容器11的侧壁，窗构件14与处理容器11不直接接触，不电导通。另外，窗构件14具有能够至少覆盖被载置于载置台12的基板S的整面的大小。
在处理容器11的侧壁设置有气体导入口15，气体导入口15经由气体供给管23来与阀门22a～22d连接。阀门22a经由流量控制器21a来与气体供给源20a连接。阀门22b经由流量控制器21b来与气体供给源20b连接。阀门22c经由流量控制器21c来与气体供给源20c连接。阀门22d经由流量控制器21d来与气体供给源20d连接。
气体供给源20a为SiCl4气体的供给源。气体供给源20b为SiF4气体的供给源。气体供给源20c为包含氮原子和原子中的至少任一者且不含氢原子的处理气体的供给源。在本实施方式中，气体供给源20c供给O2气体作为处理气体。气体供给源20d为包含氮原子和氧原子中的至少任一者且不含氢原子的处理气体的供给源。在本实施方式中，气体供给源20d供给N2气体作为处理气体。
从气体供给源20a供给来的SiCl4气体由流量控制器21a调整流量，经由阀门22a和气体供给管23来从气体导入口15供给到处理容器11内。另外，从气体供给源20b供给来的SiF4气体由流量控制器21b调整流量，经由阀门22b和气体供给管23来从气体导入口15供给到处理容器11内。另外，从气体供给源20c供给来的O2气体由流量控制器21c调整流量，经由阀门22c和气体供给管23来从气体导入口15供给到处理容器11内。另外，从气体供给源20d供给来的N2气体由流量控制器21d调整流量，经由阀门22d和气体供给管23来从气体导入口15供给到处理容器11内。
天线13由沿窗构件14的上表面配置的环状的导线构成，经由匹配器25来与高频电源26连接。高频电源26向天线13供给规定频率的高频电力，利用流过天线13的高频电流经由窗构件14来使处理容器11的内部产生磁场。利用处理容器11内产生的磁场来在处理容器11内产生感应电场，利用该感应电场使处理容器11内的电子加速。然后，被该感应电场加速的电子与被导入到处理容器11内的气体的分子、原子撞击，由此在处理容器11内产生电感耦合等离子体。
在本实施方式中的成膜装置10中，在形成后述的栅绝缘层的情况下，向处理容器11内供给SiCl4气体、SiF4气体、O2气体，利用电感耦合等离子体来从供给来的气体的混合气体生成阳离子、自由基。然后，利用所生成的阳离子、自由基来在被载置于载置台12的基板S上形成氧化硅膜。接着，向处理容器11内供给SiCl4气体、SiF4气体、N2气体，利用电感耦合等离子体来从供给来的气体的混合气体生成阳离子、自由基。然后，利用所生成的阳离子、自由基来在氧化硅膜上形成氮化硅膜。由此，形成包括氧化硅膜和氮化硅膜的层叠膜即栅绝缘层。栅绝缘层除了作为使沟道产生电场的电容器的原本的功能以外，还具有保护在基板S上形成的氧化物半导体不受水分等的影响的功能。也就是说，栅绝缘层、栅绝缘层中包括的氧化硅膜和氮化硅膜相当于用于保护在基板S上形成的氧化物半导体的保护膜的一例。
另外，在本实施方式中的成膜装置10中，在形成后述的钝化层的情况下，向处理容器11内供给SiCl4气体、SiF4气体、O2气体，利用电感耦合等离子体来从供给来的气体的混合气体生成阳离子、自由基。然后，利用所生成的阳离子、自由基来在被载置于载置台12的基板S上形成氧化硅(SiO)膜。接下来，向处理容器11内供给SiCl4气体、SiF4气体、N2气体，利用电感耦合等离子体来从供给来的气体的混合气体生成阳离子、自由基。然后，利用所生成的阳离子、自由基来在SiO膜上形成氮化硅(SiN)膜。由此，形成包括SiO膜和SiN膜的层叠膜即钝化层。钝化层具有保护在基板S上形成的氧化物半导体不受水分等影响的功能。也就是说，钝化层和钝化层中包括的SiO膜和SiN膜相当于保护在基板S上形成的氧化物半导体的保护膜的一例。
另外，在本实施方式中的成膜装置10中，在形成后述的密封膜的情况下，向处理容器11内供给SiCl4气体、SiF4气体、N2气体，利用电感耦合等离子体来从供给来的气体的混合气体生成阳离子、自由基。然后，利用所生成的阳离子、自由基来在被载置于载置台12的基板S上形成SiN膜即密封膜。
此外，在栅绝缘层或钝化层的成膜中，为了将直接构成氧化硅膜或氮化硅膜的材料气体即SiCl4气体、SiCl4气体、O2气体以及N2气体调整到适当的浓度，并且使得能够容易地进行用于生成电感耦合等离子体的放电等来在成膜处理中起到辅助的效果，可以添加不是直接构成氧化硅膜或氮化硅膜的材料气体的Ar气体等稀有气体。即，包含SiCl4气体、SiF4气体、O2气体的混合气体，也可以包含稀有气体，包含SiCl4气体、SiF4气体、N2气体的混合气体，也可以包含稀有气体。
成膜装置10具备用于控制成膜装置10的各部的动作的控制器27。控制器27分别控制排气装置17、流量控制器21a～21d、阀门22a～22d以及高频电源26。控制器27例如由具有ASIC(Application Specific Integrated Circuit：专用集成电路)、CPU(CentralProcessing Unit：中央处理单元)等各种集成电路、电子电路等的计算机来实现。
[TFT 30的结构]
图2是表示TFT 30的结构的一例的截面图。本实施方式中的TFT 30为底栅型。
TFT 30例如图2所示具备在基板S上形成的底涂层31、在底涂层31之上局部形成的栅电极32、以覆盖底涂层31和栅电极32的方式形成的栅绝缘层33。
另外，例如图2所示，TFT 30具备：以配置于栅电极32的正上方的方式形成于栅绝缘层33之上的沟道34、以及在栅绝缘层33之上分别形成于沟道34的两侧的源电极35和漏电极36。在本实施方式中，沟道34为氧化物半导体。沟道34使用例如由铟(In)、镓(Ga)以及锌(Zn)构成的氧化物半导体、所谓的IGZO。此外，沟道34的材料如果为氧化物半导体即可，不限于IGZO。
在本实施方式中，栅绝缘层33为包括氧化硅膜33a和氮化硅膜33b的层叠膜。在栅绝缘层33中，氮化硅膜33b与沟道34接触。在形成栅绝缘层33的情况下，氧化硅膜33a和氮化硅膜33b使用SiCl4、SiF4气体、不含氢原子的含氧气体或含氮气体来进行成膜。氧化硅膜33a和氮化硅膜33b使用SiCl4、SiF4气体、不含氢原子的含氧气体或含氮气体来进行成膜，因此能够减少成膜后的栅绝缘层33中的H原子的含有量。由此，能够抑制因H原子导致的沟道34的特性劣化。另外，氧化硅膜33a和氮化硅膜33b使用SiCl4、SiF4气体、不含氢原子的含氧气体或含氮气体来进行成膜，因此能够增加成膜后的栅绝缘层33中的F原子的含有量。由此，在对TFT 30实施栅绝缘层33的成膜处理的后工序即退火处理的情况下，栅绝缘层33中的F原子朝向沟道34扩散，沟道34的缺陷被F原子修补。为了抑制因H原子导致的沟道34的特性劣化，并且促进利用F原子对沟道34的修补，栅绝缘层33中包含的氢的浓度优选为1atom％以下，栅绝缘层33中包含的卤素(也就是氟)的浓度优选为1atom％以上。
在上述的实施方式中，对通过在氧化硅膜33a上形成氮化硅膜33b来形成包括氧化硅膜33a和氮化硅膜33b的栅绝缘层33的情况进行了说明，但本发明不限于此。例如，也可以在氮化硅膜33b上形成氧化硅膜33a。在该情况下，氧化硅膜33a与沟道34接触。
另外，例如图2所示，TFT 30具备以覆盖沟道34、源电极35和漏电极36的方式形成在栅绝缘层33之上的钝化层37。在本实施方式中，钝化层37为包括氧化硅膜37a和氮化硅膜37b的层叠膜。在钝化层37中，氧化硅膜37a与沟道34接触。在形成钝化层37的情况下，氧化硅膜37a和氮化硅膜37b使用SiCl4、SiF4气体和不含氢原子的含氧气体或含氮气体来进行成膜。氧化硅膜37a和氮化硅膜37b使用SiCl4、SiF4气体、不含氢原子的含氧气体或含氮气体来进行成膜，因此能够减少成膜后的钝化层37中的H原子的含有量。由此，能够抑制因H原子导致的沟道34的特性劣化。另外，氧化硅膜37a和氮化硅膜37b使用SiCl4、SiF4气体和不含氢原子的含氧气体或含氮气体来进行成膜，因此能够增加成膜后的钝化层37中的F原子的含有量。由此，在对TFT 30实施钝化层37的成膜处理的后工序即退火处理的情况下，钝化层37中的F原子朝向沟道34扩散，沟道34的氧缺陷被F原子修补。为了抑制因H原子导致的沟道34的特性劣化并且促进利用F原子对沟道34的修补，钝化层37中包含的氢的浓度优选为1atom％以下，钝化层37中包含的卤素(也就是氟)的浓度优选为1atom％以上。
在上述的实施方式中，对通过在氧化硅膜37a上形成氮化硅膜37b来形成包括氧化硅膜37a和氮化硅膜37b的钝化层37的情况进行了说明，但本发明不限于此。例如可以在氮化硅膜37b上形成氧化硅膜37a。在该情况下，氮化硅膜37b与沟道34接触。
[应用TFT 30的有机电子元件40的结构]
图3是表示应用了TFT 30的有机电子元件40的结构的一例的截面图。
例如图3所示，有机电子元件40具备TFT 30、形成于TFT 30的钝化层37上的有机平坦化层41、以局部贯通有机平坦化层41和钝化层37并与漏电极36接触的方式形成于有机平坦化层41上的阳极层42、形成于阳极层42上的堤层43、以被相邻的堤层43夹着的方式形成于阳极层42之上的有机发光层44、形成于有机发光层44上的阴极层45。在本实施方式中，有机平坦化层41、阳极层42、堤层43、有机发光层44和阴极层45构成有机EL元件。
另外，例如图3所示，有机电子元件40具备以覆盖有机EL元件的方式形成于堤层43之上的密封膜46。在本实施方式中，密封膜46为例如使用SiCl4气体、SiF4气体、N2气体等不含H原子的含氮气体而形成的氮化硅膜。密封膜46使用SiCl4气体、SiF4气体、不含H原子的含氮气体来进行成膜，因此能够减少成膜后的氮化硅膜中的H原子的含有量。由此，能够抑制因H原子导致的有机EL元件、沟道34的特性劣化。
[栅绝缘层33和钝化层37的成膜工艺]
图4是表示栅绝缘层33和钝化层37的成膜工艺的一例的流程图。图4所示的流程图由控制器27根据规定的程序控制成膜装置10的各部的动作来执行。另外，图4所示的流程图表示图2所示的TFT 30的制造方法的一例。
首先，开放闸阀16，将形成有底涂层31和栅电极32的基板S搬入处理容器11内(S101)。被搬入处理容器11内的基板S载置于载置台12上。在基板S载置于载置台12上之后，关闭闸阀16。形成有底涂层31和栅电极32的基板S为形成氧化物半导体之前的基板的一例。步骤S101为第一搬入工序的一例。
接着，在基板S被加热到250℃以上的温度的状态下，利用包含SiCl4气体、SiF4气体、O2气体的混合气体的等离子体以覆盖底涂层31和栅电极32的方式形成氧化硅膜33a(S102)。具体地说，由载置台12内的温度控制机构将载置于载置台12上的基板S加热到250℃以上的温度。然后，从气体供给源20a、气体供给源20b和气体供给源20c向处理容器11内供给包含SiCl4气体、SiF4气体、O2气体的混合气体。然后，由排气装置17将处理容器11内控制为规定的压力，由高频电源26经由匹配器25来向天线13供给规定的大小的高频电力。由此，在处理容器11内产生感应电场，生成包含SiCl4气体、SiF4气体、O2气体的混合气体的等离子体。然后，利用等离子体中包含的阳离子、自由基，在底涂层31和栅电极32上形成氧化硅膜33a。步骤S102为第一成膜工序和氧化硅膜成膜工序的一例。
接着，在基板S被加热到250℃以上的温度的状态下，利用包含SiCl4气体、SiF4气体、N2气体的混合气体的等离子体以覆盖氧化硅膜33a的方式形成氮化硅膜33b(S103)。具体地说，由载置台12内的温度控制机构将被载置于载置台12上的基板S加热到250℃以上的温度。然后，从气体供给源20a、气体供给源20b和气体供给源20d向处理容器11内供给包含SiCl4气体、SiF4气体和N2气体的混合气体。然后，由排气装置17将处理容器11内控制为规定的压力，由高频电源26经由匹配器25来向天线13供给规定的大小的高频电力。由此，在处理容器11内产生感应电场，生成包含SiCl4气体、SiF4气体、N2气体的混合气体的等离子体。然后，利用等离子体中包含的阳离子、自由基来在氧化硅膜33a上形成氮化硅膜33b。步骤S103为第一成膜工序和氮化硅膜成膜工序的一例。
在底涂层31和栅电极32上形成氧化硅膜33a，并且在氧化硅膜33a上形成氮化硅膜33b，由此形成包括氧化硅膜33a和氮化硅膜33b的栅绝缘层33。另外，在氮化硅膜33b上形成氧化硅膜33a的情况下，切换图4的步骤S102和步骤S103的顺序。
接着，开放闸阀16，将形成有栅绝缘层33的基板S从处理容器11内搬出(S104)。在将基板S从处理容器11内搬出之后，关闭闸阀16。从处理容器11内搬出的基板S被输送向其它装置。然后，在其它装置中，形成沟道34、源电极35和漏电极36。
接着，开放闸阀16，将通过其它装置形成有沟道34、源电极35和漏电极36的基板S搬入到处理容器11内(S105)。被搬入到处理容器11内的基板S载置于载置台12上。在将基板S载置于载置台12上后，关闭闸阀16。通过其它装置形成有沟道34、源电极35和漏电极36的基板S为形成有氧化物半导体后的基板的一例。步骤S105为第一搬入工序的一例。
接着，在将基板S加热到250℃以上的温度的状态下，利用包含SiCl4气体、SiF4气体、O2气体的混合气体的等离子体以覆盖沟道34、源电极35和漏电极36的方式形成氧化硅膜37a(S106)。具体地说，由载置台12内的温度控制机构将载置于载置台12上的基板S加热到250℃以上的温度。然后，从气体供给源20a、气体供给源20b和气体供给源20c向处理容器11内供给包含SiCl4气体、SiF4气体和O2气体的混合气体。然后，由排气装置17将处理容器11内控制为规定的压力，由高频电源26经由匹配器25来向天线13供给规定的大小的高频电力。由此在处理容器11内产生感应电场，生成包含SiCl4气体、SiF4气体、O2气体的混合气体的等离子体。然后，利用等离子体中包含的阳离子、自由基来在沟道34、源电极35和漏电极36上形成氧化硅膜37a。步骤S106为第一成膜工序和氧化硅膜成膜工序的一例。
接着，在基板S被加热到250℃以上的温度的状态下，利用包含SiCl4气体、SiF4气体、N2气体的混合气体的等离子体以覆盖氧化硅膜37a的方式形成氮化硅膜37b(S107)。具体地说，由载置台12内的温度控制机构将被载置于载置台12上的基板S加热到250℃以上的温度。然后，从气体供给源20a、气体供给源20b和气体供给源20d向处理容器11内供给包含SiCl4气体、SiF4气体、N2气体的混合气体。然后，由排气装置17将处理容器11内控制为规定的压力，由高频电源26经由匹配器25来向天线13供给规定的大小的高频电力。由此，在处理容器11内产生感应电场，生成包含SiCl4气体、SiF4气体、N2气体的混合气体的等离子体。然后，利用等离子体中包含的阳离子、自由基来在氧化硅膜37a上形成氮化硅膜37b。步骤S107为第一成膜工序和氮化硅膜成膜工序的一例。
在沟道34、源电极35和漏电极36上形成氧化硅膜37a，并且在氧化硅膜37a上形成氮化硅膜37b，由此形成包括氧化硅膜37a和氮化硅膜37b的钝化层37。另外，在氮化硅膜37b上形成氧化硅膜37a的情况下，切换图4的步骤S106和步骤S107的顺序。
接着，开放闸阀16，将形成有栅绝缘层33和钝化层37的基板S从处理容器11内搬出(S108)。
在上述的实施方式中，在各个栅绝缘层33和钝化层37中应用第一输送工序和第一成膜工序，由此能够形成作为保护膜发挥功能的膜。
[栅绝缘层33的膜质量与基板S的温度之间的关系]
在此，对栅绝缘层33(也就是氧化硅膜33a和氮化硅膜33b)的成膜时的基板S的温度与成膜后的栅绝缘层33的膜质量之间的关系进行说明。图5是表示氧化硅膜33a的成膜时的基板S的温度与成膜后的氧化硅膜33a的膜密度之间的关系的测定结果的图。在图5中，横轴表示基板S的温度[℃]，纵轴表示氧化硅膜33a的膜密度[g/cm3]。
如图5所示，基板S的温度越高则氧化硅膜33a的膜密度越大，在基板S的温度为300℃附近的情况下氧化硅膜33a的膜密度饱和。
图6是表示氧化硅膜33a的成膜时的基板S的温度与成膜后的氧化硅膜33a的湿蚀刻速率比(WERR：Wet Etching Rate Ratio)之间的关系的测定结果的图。在图6中，横轴表示基板S的温度[℃]，纵轴表示氧化硅膜33a的WERR。在此，所谓氧化硅膜33a的WERR为对氧化硅膜33a以及通过热氧化处理法形成的热氧化硅膜以氢氟酸实施湿蚀刻的情况下的、氧化硅膜33a的蚀刻速率相对于热氧化硅膜的蚀刻速率之比。示出氧化硅膜33a的WERR的值越小则氧化硅膜33a的耐腐蚀性越高。
如图6所示，基板S的温度越高则氧化硅膜33a的WERR越小。
根据图5和图6所示的测定结果可知：如果基板S的温度为250℃以上，则氧化硅膜33a的膜密度增大到约2.23g/cm3以上的值，并且氧化硅膜33a的WERR被抑制为约11％以下。
图7是表示氮化硅膜33b的成膜时的基板S的温度与成膜后的氮化硅膜33b的膜密度之间的关系的测定结果的图。在图7中，横轴表示基板S的温度[℃]，纵轴表示氮化硅膜33b的膜密度[g/cm3]。
如图7所示，基板S的温度越高则氮化硅膜33b的膜密度越大，在基板S的温度在300℃附近的情况下氮化硅膜33b的膜密度饱和。
图8是表示氮化硅膜33b的成膜时的基板S的温度与成膜后的氮化硅膜33b的WERR之间的关系的测定结果的图。在图8中，横轴表示基板S的温度[℃]，纵轴表示氮化硅膜33b的WERR。所谓氮化硅膜33b的WERR为对氮化硅膜33b以及通过热氧化处理法形成的热氧化硅膜以氢氟酸实施湿蚀刻的情况下的、氮化硅膜33b的蚀刻速率相对于热氧化硅膜的蚀刻速率的比。示出氮化硅膜33b的WERR的值越小则氮化硅膜33b的耐腐蚀性越高。
如图8所示，基板S的温度越高则氮化硅膜33b的WERR越小，在基板S的温度在300℃附近的情况下氮化硅膜33b的WERR饱和。
根据图7和图8所示的测定结果可知：如果基板S的温度为250℃以上，则氮化硅膜33b的膜密度增大到约2.85g/cm3以上的值，并且氮化硅膜33b的WERR被抑制到约2.0以下。
发明人基于图5～图8的测定结果进行认真研究后获知：在基板S的温度为250℃以上、优选为300℃以上的情况下，氧化硅膜33a和氮化硅膜33b的膜质量(也就是膜密度和WERR)满足预先确定的容许规格。
因此，在本实施方式中，在将基板S加热到250℃以上的温度、优选加热到300℃以上的温度的状态下，形成氧化硅膜33a和氮化硅膜33b。由此，能够提高作为保护膜的栅绝缘层33的膜质量(也就是膜密度和WERR)。当提高保护膜的膜质量时，构成保护膜的原子之间的键合被强化，能够减少保护膜中的、H原子通过的间隙。结果是，能够提供针对H原子的阻隔性高的保护膜。
此外，在上述的说明中，对栅绝缘层33(也就是氧化硅膜33a和氮化硅膜33b)的成膜时的基板S的温度与成膜后的栅绝缘层33的膜质量之间的关系进行了论述。然而，对钝化层37(也就是氧化硅膜37a和氮化硅膜37b)也能够应用与栅绝缘层33相同的论述。即，在将基板S加热到250℃以上的温度、优选加热到300℃以上的温度的状态下，形成氧化硅膜37a和氮化硅膜37b，由此能够提高作为保护膜的钝化层37的膜质量(也就是膜密度和WERR)，结果是能够提供针对H原子的阻隔性高的保护膜。此外，基板S的温度的上限值优选为考虑了基板S的耐热性的前提下的温度，例如约为450℃。
[TFT的阈值电压的变动量]
图9是表示基于PBTS(Positive Bias Temperature Stress：正片亚温度应力)法的、TFT的阈值电压的变动量的测定结果的图。在图9中，“比较例”为与具有利用SiH4气体、O2气体的混合气体形成的SiO膜即钝化层的TFT对应的测定结果。此外，所谓阈值电压是指开始流过漏电流时的栅压。
如图9所示，在使用了SiH4气体/O2气体作为钝化层的成膜时的混合气体的情况下，阈值电压的变动量为3.56V。该阈值电压的变动量不满足预先确定的容许规格。即，认为：在比较例中的气体组合中，在成膜后的钝化层中存在有H原子，因此钝化层中的H原子引起O原子从TFT的沟道(氧化物半导体)脱离，结果是阈值电压的变动量增大了。
相对于此，如本实施方式那样，在使用SiCl4气体/SiF4气体/O2气体以及SiCl4气体/SiF4气体/N2气体作为钝化层的成膜时的混合气体的情况下，阈值电压的变动量为0.11V。该阈值电压的变动量满足预先确定的容许规格。即，认为：在本实施方式的气体的组合中，在成膜后的钝化层中不存在有H原子，因此能够抑制O原子从TFT 30的沟道34(氧化物半导体)脱离，结果是阈值电压的变动量被抑制。
[保护膜的阻隔性的验证]
图10是用于说明利用了μ-PCD(Microwave PhotoConductivity Decay：微波光电导衰减)法的保护膜的阻隔性的验证结果的图。μ-PCD法为对氧化物半导体照射激光束和微波，测定与氧化物半导体中的载体的密度具有相关性的微波的反射波的强度(以下称作“反射波强度”)的方法。在利用了μ-PCD法的验证实验中，对被本实施方式的保护膜(钝化层37)覆盖的氧化物半导体实施利用H2气体的等离子体进行的等离子体处理，对等离子体处理前的氧化物半导体的反射波强度和等离子体处理后的氧化物半导体的反射波强度进行比较。在图10中，“INITIAL”表示利用H2气体的等离子体进行的等离子体处理前的氧化物半导体的反射波强度，“After H plasma”表示利用H2气体的等离子体进行的等离子体处理后的氧化物半导体的反射波强度。
在此，在由于等离子体处理而H原子通过保护膜使得氧化物半导体中的O原子脱离的情况下，氧化物半导体发生导体化，等离子体处理后的氧化物半导体的反射波强度会下降到不能测定的范围。然而，如图10所示，在利用本实施方式的保护膜(钝化层37)覆盖氧化物半导体的情况下，等离子体处理后的氧化物半导体的反射波强度相对于等离子体处理前的氧化物半导体的反射波强度几乎没有变化。即，根据图10所示的验证结果可知：本实施方式的保护膜(钝化层37)能够有效地防止H原子的通过。
[栅绝缘层33、钝化层37和密封膜46的成膜工艺]
图11是表示栅绝缘层33、钝化层37和密封膜46的成膜工艺的一例的流程图。图11所示的流程图由控制器27根据规定的程序控制成膜装置10的各部的动作来执行。另外，图11所示的流程图表示图3所示的有机电子元件40的制造方法的一例。此外，在图11中，步骤S111～S118分别与图4所示的步骤S101～S108对应，因此省略该说明。
在形成有栅绝缘层33和钝化层37的基板S被从处理容器11内搬出之后(S118)，关闭闸阀16。从处理容器11内搬出的基板S被输送向其它装置。然后，在其它装置中形成有机EL元件(也就是有机平坦化层41、阳极层42、堤层43、有机发光层44和阴极层45)。
接着，开放闸阀16，将通过其它装置形成有有机EL元件的基板S搬入到处理容器11内(S119)。将被搬入到处理容器11内的基板S载置于载置台12上。在基板S被载置于载置台12上之后，关闭闸阀16。通过其它装置形成有有机EL元件的基板S为形成有氧化物半导体，形成有保护膜，并且在氧化物半导体和保护膜的上方形成有有机EL元件的基板的一例。步骤S119为第二搬入工序的一例。
接着，在基板S被调整到100℃以下的温度的状态下，利用包含SiCl4气体、SiF4气体、N2气体的混合气体的等离子体以覆盖有机EL元件的方式形成氮化硅膜即密封膜46(S120)。具体地说，由载置台12内的温度控制机构将被载置于载置台12上的基板S加热到100℃以下的温度。然后，从气体供给源20a、气体供给源20b和气体供给源20d向处理容器11内供给包含SiCl4气体、SiF4气体、N2气体的混合气体。然后，由排气装置17将处理容器11内控制为规定的压力，由高频电源26经由匹配器25来向天线13供给规定的大小的高频电力。由此，在处理容器11内产生感应电场，生成包含SiCl4气体、SiF4气体、N2气体的混合气体的等离子体。然后，利用等离子体中包含的阳离子、自由基来在有机EL元件上形成氮化硅膜即密封膜46。步骤S120为第二成膜工序的一例。
接着，开放闸阀16，将形成有栅绝缘层33、钝化层37和密封膜46的基板S从处理容器11内搬出(S121)。
以上，根据本实施方式，在将基板S加热到250℃以上的温度的状态下，利用包含SiCl4气体、SiF4气体、O2气体或N2气体的混合气体的等离子体来形成用于保护氧化物半导体的保护膜。由此，能够提高保护膜的膜质量，从而能够减少保护膜中的、H原子通过的间隙。结果是，能够提供针对H原子的阻隔性高的保护膜。
另外，根据本实施方式，在将在沟道34和保护膜的上方形成有有机EL元件的基板S调整到100℃以下的温度的状态下，利用包含SiCl4气体、SiF4气体、N2气体的混合气体的等离子体以覆盖有机EL元件的方式形成氮化硅膜即密封膜46。由此，能够减少密封膜46中的H原子的含有量。其结果是，能够抑制因H原子导致的有机EL元件、沟道34的特性劣化。并且，能够避免因热导致的有机EL元件的损伤。
[其它]
此外，本发明并不限定于上述的实施方式，能够在其主旨的范围内进行各种变形。
在上述的实施方式中，对保护沟道34的保护膜应用于图2的TFT 30中的栅绝缘层33和钝化层37的情况进行了说明，在具有其它结构的TFT中的其它层中也能够应用本发明。图12是表示TFT的结构的其它例的截面图。
例如图12所示，TFT 50具备：以覆盖沟道34的方式形成的蚀刻阻止层51；以及以覆盖蚀刻阻止层51、源电极35和漏电极36的方式形成的钝化层52。
在TFT 50中，蚀刻阻止层51为包括氧化硅膜51a和氮化硅膜51b的层叠膜。在蚀刻阻止51中，氧化硅膜51a与沟道34接触。
蚀刻阻止层51在与上述的实施方式的钝化层37相同的条件下成膜。即，氧化硅膜51a在与氧化硅膜37a相同的条件(参照图4的步骤S106)下成膜，氮化硅膜51b在与氮化硅膜37b相同的条件(参照图4的步骤S107)下成膜。由此，能够提高作为保护膜的蚀刻阻止层51的膜质量，因此能够减少保护膜中的、H原子通过的间隙。结果是，能够提供一种针对H原子的阻隔性高的保护膜。
另外，在上述的实施方式中，以底栅型的TFT为例进行了说明，但在顶栅型的TFT中也能够应用本发明。图13是表示顶栅型的TFT 60的结构的一例的截面图。
在图13中，大量形成于基板S的TFT 60具备：形成于基板S上的、由氧化硅膜或包括氧化硅膜和氮化硅膜的层叠膜构成的底涂层61、形成于底涂层61上且由IGZO构成的沟道62、分别形成于沟道62的两侧的源区68和漏区69、覆盖沟道62的栅绝缘层65、形成于栅绝缘层65上的栅电极66、覆盖栅电极66的整体、且局部覆盖源区68和漏区69的层间绝缘膜67、形成于源区68之上并贯通层间绝缘膜67来与源区68接触的源极配线63、形成于漏区69之上并且贯通层间绝缘膜67来与漏区69接触的漏极配线64、覆盖源极配线63、漏极配线64的钝化膜70、覆盖钝化膜70的有机平坦化膜71、覆盖有机平坦化膜71的像素电极72。即，TFT 60具有从下方起按照沟道62、栅绝缘层65和栅电极66的顺序层叠而成的层叠结构。
层间绝缘膜67的成膜适合使用成膜装置10。即，通过与之前所记载的底栅型的实施方式的保护膜(栅绝缘层33和钝化层37)相同的方法形成层间绝缘膜67。在形成层间绝缘膜67时，暴露的IGZO膜暴露于含有N2、氟气体的等离子体中，因此导电性提高来构成源区68和漏区69。另一方面，被作为掩膜发挥功能的栅电极66和栅绝缘层65覆盖的IGZO膜不暴露于含有氟气体的等离子体中，因此与暴露的IGZO膜相比导电性不提高，构成沟道62。另外，被栅电极66覆盖的IGZO膜成为沟道62，因此栅电极66的宽度反映到沟道62的宽度中(具体地说，沟道62的宽度在利用掩膜进行的加工精度的范围内与栅电极66的宽度相同)。
暴露的IGZO膜的导电性上升是因为存在于等离子体中的氟自由基等只选择性地导入到IGZO膜中的源区68、漏区69中，导入到IGZO膜中的氟作为施主来发挥作用，使得导入了氟的源区68、漏区69的电阻率选择性地减少。另外，在TFT 60中，氟原子从构成层间绝缘膜67的含氟氮化硅膜扩散到IGZO膜中的沟道62，将作为缺陷存在于沟道62的悬空键封端。由此，修复使TFT 60的电特性不稳定化的沟道62的缺陷，TFT 60的电特性也得到改善。
在TFT 60中，底涂层61为包括氧化硅膜61a和氮化硅膜61b的层叠膜。在底涂层61中，氮化硅膜61b与沟道62接触。
在与之前所记载的底栅型的实施方式的栅绝缘层33相同的条件下形成底涂层61。即，在与底栅型的氧化硅膜33a相同的条件(参照图4的步骤S102)下形成氧化硅膜61a，在与底栅型的氮化硅膜33b相同的条件(图4的步骤S103)下形成氮化硅膜61b。由此，能够提高作为保护膜的底涂层61的膜质量，因此能够减少保护膜中的、H原子通过的间隙。其结果是，能够提供针对H原子的阻隔性高的保护膜。
另外，在TFT 60中，栅绝缘层65为包括氧化硅膜65a和氮化硅膜65b的层叠膜。在栅绝缘层65中，氧化硅膜65a与沟道62接触。
在与之前记载的底栅型的实施方式的钝化层37相同的条件下形成栅绝缘层65。即，在与底栅型的氧化硅膜37a相同的条件(参照图4的步骤S106)下形成氧化硅膜65a，在与底栅型的氮化硅膜37b相同的条件(参照图4的步骤S107)下形成氮化硅膜65b。由此，能够提高作为保护膜的栅绝缘层65的膜质量，因此能够减少保护膜中的、H原子通过的间隙。其结果是，能够提供一种针对H原子的阻隔性高的保护膜。
另外，在上述的实施方式中，对保护膜(也就是栅绝缘层和钝化层)为包括氧化硅膜和氮化硅膜的层叠膜的情况进行了说明，但本发明不限于此。保护膜可以为氮化硅膜、或氧化硅膜、或氮氧化硅膜、或包括氮化硅膜的层叠膜、或包括多个氧化硅膜的层叠膜、或包括多个氮氧化硅膜的层叠膜、或包括氮化硅膜、氧化硅膜和氮氧化硅膜中的至少任两者的层叠膜。另外，在保护膜为包括多个氮化硅膜的层叠膜、或包括多个氧化硅膜的层叠膜、或包括多个氮氧化硅膜的层叠膜的情况下，多个氮化硅膜、或多个氧化硅膜、或多个氮氧化硅膜的卤素的浓度可以不同。
另外，在上述的实施方式中，作为包含氮原子和氧原子中的至少任一者且不含氢原子的处理气体，以O2气体或N2气体为例进行了说明，但本发明不限于此。包含氮原子和氧原子中的至少任一者且不含氢原子的处理气体可以为N2O气体等。
另外，在上述的实施方式中，对利用包含SiCl4气体、SiF4气体、N2的混合气体的等离子体来形成密封膜46的情况进行了说明，但本发明不限于此。密封膜46可以利用包含SiCl4气体和SiF4气体中的至少任一者和N2气体的混合气体的等离子体来进行成膜。
另外，在上述的实施方式中，对利用相同的处理容器11实施第一成膜工序和第二成膜工序的例子进行了说明，但不限于此，也可以利用不同的处理容器11实施第一成膜工序和第二成膜工序，甚至也可以利用不同的处理容器11形成栅绝缘层33和钝化层37。
另外，在上述的实施方式中，对通过利用电感耦合等离子体来作为等离子体源的CVD法进行成膜的成膜装置10为例进行了说明，但本发明不限于此。只要为能够通过利用了等离子体的CVD法进行成膜的成膜装置10即可，等离子体源不限于电感耦合等离子体，例如能够使用电容耦合等离子体、微波等离子体、磁控管等离子体等任意的等离子体源。
另外，上述的实施方式中的成膜方法例如由控制器27执行用于实现该成膜方法的程序来实现。例如经由DVD(Digital Versatile Disc：数字多功能光盘)、PD(Phase changerewritable Disk：相变可擦写磁盘)等光学记录介质、MO(Magneto-Optical disk：磁光盘)等光磁记录介质、磁带介质、磁记录介质或半导体存储器等存储介质来提供用于实现成膜方法的程序。控制器27通过从该存储介质读出程序并执行所读出的程序来控制成膜装置10的各部来实现上述的实施方式中的成膜方法。此外，控制器27也可以从存储该程序的服务器等其它装置经由通信介质来获取该程序以使执行用于实现成膜方法的程序。

Claims (8)

1.一种成膜方法，形成用于保护在基板上形成的氧化物半导体的保护膜，所述保护膜为由多个膜构成的层叠膜，该成膜方法的特征在于，包括：
第一搬入工序，将形成所述氧化物半导体之前的所述基板或形成所述氧化物半导体之后的所述基板搬入到处理容器内；以及
第一成膜工序，与所述氧化物半导体接触来形成所述保护膜，
所述第一成膜工序包括：
氮化硅膜成膜工序，在将所述基板加热到250℃以上的温度的状态下，利用包含SiCl4气体、SiF4气体、N2气体的混合气体的等离子体来形成氮化硅膜作为所述保护膜；以及
氧化硅膜成膜工序，在将所述基板加热到250℃以上的温度的状态下，利用包含SiCl4气体、SiF4气体、O2气体的所述混合气体的等离子体来形成氧化硅膜作为所述保护膜。
2.根据权利要求1所述的成膜方法，其特征在于，
所述混合气体还包含稀有气体。
3.根据权利要求1所述的成膜方法，其特征在于，
在所述氮化硅膜上形成氧化硅膜作为所述保护膜。
4.根据权利要求1所述的成膜方法，其特征在于，
在所述氧化硅膜上形成氮化硅膜作为所述保护膜。
5.根据权利要求1或2所述的成膜方法，其特征在于，
所述保护膜应用于薄膜晶体管中的底涂层、栅绝缘层、蚀刻阻止层以及钝化层中的至少任一者中。
6.根据权利要求1或2所述的成膜方法，其特征在于，
所述保护膜中包含的氢的浓度为1atom％以下，
所述保护膜中包含的卤素的浓度为1atom％以上。
7.根据权利要求1或2所述的成膜方法，其特征在于，还包括：
第二搬入工序，将形成有所述氧化物半导体、形成有所述保护膜、且在所述氧化物半导体和所述保护膜的上方形成有有机电致发光元件的所述基板搬入到所述处理容器内；以及
第二成膜工序，在将被搬入到所述处理容器内的所述基板调整为100℃以下的温度的状态下，利用混合气体的等离子体以覆盖所述有机电致发光元件的方式形成氮化硅膜即密封膜，所述混合气体包含SiCl4气体和SiF4气体中的至少任一者以及不含氢原子的含氮气体。
8.一种成膜装置，其特征在于，具有：
处理容器；
气体供给部，其用于向所述处理容器内供给气体；
等离子体生成部，其用于在所述处理容器内生成气体的等离子体；以及
控制部，其执行根据权利要求1～7中的任一项所记载的成膜方法。
CN201810447691.8A 2017-05-12 2018-05-11 成膜方法和成膜装置 Active CN108866508B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017095481A JP6924943B2 (ja) 2017-05-12 2017-05-12 成膜方法及び成膜装置
JP2017-095481 2017-05-12

Publications (2)

Publication Number Publication Date
CN108866508A CN108866508A (zh) 2018-11-23
CN108866508B true CN108866508B (zh) 2020-11-03

Family

ID=64333271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810447691.8A Active CN108866508B (zh) 2017-05-12 2018-05-11 成膜方法和成膜装置

Country Status (4)

Country Link
JP (1) JP6924943B2 (zh)
KR (1) KR102084309B1 (zh)
CN (1) CN108866508B (zh)
TW (1) TWI772419B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828486B (zh) * 2019-11-19 2023-05-12 云谷（固安）科技有限公司 显示面板的制作方法和显示面板
JP7333758B2 (ja) * 2020-01-23 2023-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7442419B2 (ja) * 2020-10-29 2024-03-04 東京エレクトロン株式会社 有機ｅｌパネルの製造方法
JP2022097012A (ja) 2020-12-18 2022-06-30 日新電機株式会社 薄膜トランジスタの製造方法
JP2022147359A (ja) 2021-03-23 2022-10-06 日新電機株式会社 シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法
JP7461988B2 (ja) 2022-06-22 2024-04-04 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100812A (ja) * 1998-09-17 2000-04-07 Tokyo Electron Ltd シリコンナイトライド膜の成膜方法
CN101084327A (zh) * 2004-12-20 2007-12-05 东京毅力科创株式会社 成膜方法和存储介质
CN104250724A (zh) * 2013-06-28 2014-12-31 东京毅力科创株式会社 多层保护膜的形成方法和多层保护膜的形成装置
CN104271797A (zh) * 2012-03-09 2015-01-07 气体产品与化学公司 显示器件的阻隔材料
CN104576970A (zh) * 2013-10-12 2015-04-29 昆山工研院新型平板显示技术中心有限公司 一种柔性显示装置的制备方法及其制备的柔性显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234430A (ja) * 1989-03-08 1990-09-17 Mitsubishi Electric Corp 半導体装置
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
US9490368B2 (en) * 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8441010B2 (en) * 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6412322B2 (ja) * 2014-03-13 2018-10-24 東京エレクトロン株式会社 半導体デバイス、その製造方法、及びその製造装置
JP6363385B2 (ja) * 2014-04-21 2018-07-25 東京エレクトロン株式会社 封止膜の形成方法及び封止膜製造装置
JP6360770B2 (ja) * 2014-06-02 2018-07-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6392061B2 (ja) * 2014-10-01 2018-09-19 東京エレクトロン株式会社 電子デバイス、その製造方法、及びその製造装置
JP6523071B2 (ja) * 2015-06-19 2019-05-29 東京エレクトロン株式会社 プラズマを用いた成膜方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100812A (ja) * 1998-09-17 2000-04-07 Tokyo Electron Ltd シリコンナイトライド膜の成膜方法
CN101084327A (zh) * 2004-12-20 2007-12-05 东京毅力科创株式会社 成膜方法和存储介质
CN104271797A (zh) * 2012-03-09 2015-01-07 气体产品与化学公司 显示器件的阻隔材料
CN104250724A (zh) * 2013-06-28 2014-12-31 东京毅力科创株式会社 多层保护膜的形成方法和多层保护膜的形成装置
CN104576970A (zh) * 2013-10-12 2015-04-29 昆山工研院新型平板显示技术中心有限公司 一种柔性显示装置的制备方法及其制备的柔性显示装置

Also Published As

Publication number Publication date
JP6924943B2 (ja) 2021-08-25
JP2018195610A (ja) 2018-12-06
KR20180124779A (ko) 2018-11-21
KR102084309B1 (ko) 2020-04-23
TWI772419B (zh) 2022-08-01
CN108866508A (zh) 2018-11-23
TW201907599A (zh) 2019-02-16

Similar Documents

Publication Publication Date Title
CN108866508B (zh) 成膜方法和成膜装置
US11881411B2 (en) High pressure annealing process for metal containing materials
CN107523800B (zh) 成膜方法和tft的制造方法
KR102047591B1 (ko) 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치
KR101851431B1 (ko) 반도체 디바이스, 그 제조 방법, 및 그 제조 장치
KR101973233B1 (ko) 전자 디바이스, 그 제조 방법, 및 그 제조 장치
CN110785866B (zh) 改良的薄膜包封
US20140273342A1 (en) Vth control method of multiple active layer metal oxide semiconductor tft
JPWO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
TWI807070B (zh) 成膜方法及成膜裝置
CN110777358B (zh) 成膜方法和成膜装置
KR102446402B1 (ko) 플라즈마 유발 손상을 감소시키기 위한 프로세스
TW202225454A (zh) 氮化矽膜之成膜方法及成膜裝置
KR20220054439A (ko) 디스플레이 캡슐화 애플리케이션을 위한 고밀도 플라즈마 cvd
JP2008028252A (ja) 半導体層の処理方法、半導体層の処理装置、薄膜トランジスタの製造方法及び薄膜トランジスタの製造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Takafuji Tetsuya

Inventor after: Uchida Hiroaki

Inventor after: Watayasu Yukio

Inventor after: Satoyoshi hiromu

Inventor after: Sasaki Kazuo

Inventor after: Gu Tianshou

Inventor before: Takafuji Tetsuya

Inventor before: Uchida Hiroaki

Inventor before: Watayasu Yukio

Inventor before: Satoyoshi hiromu

Inventor before: Sasaki Kazuo

Inventor before: Ji Tianshou