JP2018195610A - 成膜方法及び成膜装置 - Google Patents

成膜方法及び成膜装置 Download PDF

Info

Publication number
JP2018195610A
JP2018195610A JP2017095481A JP2017095481A JP2018195610A JP 2018195610 A JP2018195610 A JP 2018195610A JP 2017095481 A JP2017095481 A JP 2017095481A JP 2017095481 A JP2017095481 A JP 2017095481A JP 2018195610 A JP2018195610 A JP 2018195610A
Authority
JP
Japan
Prior art keywords
film
gas
substrate
silicon nitride
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017095481A
Other languages
English (en)
Other versions
JP6924943B2 (ja
Inventor
哲也 高藤
Tetsuya Takafuji
哲也 高藤
博章 内田
Hiroaki Uchida
博章 内田
幸夫 渡邉
Yukio Watanabe
幸夫 渡邉
里吉　務
Tsutomu Satoyoshi
務 里吉
和男 佐々木
Kazuo Sasaki
和男 佐々木
守 古田
Mamoru Furuta
守 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Kochi Prefectural PUC
Original Assignee
Tokyo Electron Ltd
Kochi Prefectural PUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Kochi Prefectural PUC filed Critical Tokyo Electron Ltd
Priority to JP2017095481A priority Critical patent/JP6924943B2/ja
Priority to KR1020180054124A priority patent/KR102084309B1/ko
Priority to TW107116052A priority patent/TWI772419B/zh
Priority to CN201810447691.8A priority patent/CN108866508B/zh
Publication of JP2018195610A publication Critical patent/JP2018195610A/ja
Application granted granted Critical
Publication of JP6924943B2 publication Critical patent/JP6924943B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】Ｈ原子に対するバリア性の高い保護膜を提供する。【解決手段】成膜方法は、基板上に形成される酸化物半導体を保護する保護膜の成膜方法であって、酸化物半導体が形成される前の基板又は酸化物半導体が形成された後の基板を処理容器内に搬入する第１の搬入工程と、処理容器内に搬入された基板を２５０℃以上の温度に加熱した状態で、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、窒素原子及び酸素原子の少なくともいずれか一つを含み且つ水素原子を含まない処理ガスとを含む混合ガスのプラズマにより、保護膜を成膜する第１の成膜工程とを含む。【選択図】図１

Description

本発明の種々の側面及び実施形態は、成膜方法及び成膜装置に関するものである。
近年、発光素子である有機ＥＬ（Electro Luminescence）素子を利用した薄型ディスプレイ等の有機電子デバイスの開発が進められており、有機ＥＬ素子の駆動系として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）の適用が検討されている。ＴＦＴのチャネルには、電子移動度の高さや、消費電力の低さ等の観点から、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）からなる酸化物半導体、いわゆるＩＧＺＯが用いられる。ＩＧＺＯは、アモルファス状態であっても比較的高い電子移動度を有する。そのため、ＩＧＺＯ等の酸化物半導体をＴＦＴのチャネルに用いることで、高速のスイッチング動作を実現することが可能となる。
また、ＴＦＴでは、チャネルを外界のイオンや水分から保護するために、例えば窒化珪素（ＳｉＮ）膜等の保護膜が成膜される。ＳｉＮ膜をプラズマＣＶＤ（Chemical Vapor Deposition）により成膜する場合、原料ガスとしては、シラン（ＳｉＨ４）及びアンモニア（ＮＨ３）が用いられることが多い。原料ガスとしてシラン及びアンモニアが用いられた場合、成膜中の水素（Ｈ）ラジカルやＨイオンにより還元反応が起こり、酸化物半導体から酸素原子の脱離を引き起こすとされる。また、ＳｉＮ膜に取り込まれたＨ原子は、時間の経過や、光照射、温度変化等の外的要因により、チャネルを構成する酸化物半導体中の酸素（Ｏ）原子と反応し、酸化物半導体からＯ原子の脱離を引き起こすとされる。これにより、酸化物半導体の特性が劣化し、ＴＦＴの特性が劣化してしまう。
これを防止するために、塩化珪素（ＳｉＣｌ４）ガスまたは弗化珪素（ＳｉＦ４）ガス及びＨ原子を含まない窒素（Ｎ）含有ガスを用いて、酸化物半導体上に、保護膜としてＳｉＮ膜を成膜する技術が知られている。これにより、保護膜中にＨ原子が存在しないため、酸化物半導体の特性劣化を抑えることができる。
特開２０１５−１２１３１号公報
ところで、ＴＦＴにおいて、ＴＦＴの基板の温度が適切に調整されない状態で保護膜が成膜されると、保護膜を構成する原子の間の結合が弱くなり、保護膜の膜密度等の膜質が低下することがある。保護膜の膜質が低下すると、Ｈ原子が通り抜ける隙間が多くなる。これにより、保護膜のＨ原子に対するバリア性が損なわれる可能性がある。このため、保護膜の膜質を向上して、Ｈ原子に対するバリア性の高い保護膜を提供することが期待されている。
開示する成膜方法は、１つの実施態様において、基板上に形成される酸化物半導体を保護する保護膜の成膜方法であって、前記酸化物半導体が形成される前の前記基板又は前記酸化物半導体が形成された後の前記基板を処理容器内に搬入する第１の搬入工程と、前記処理容器内に搬入された前記基板を２５０℃以上の温度に加熱した状態で、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、窒素原子及び酸素原子の少なくともいずれか一つを含み且つ水素原子を含まない処理ガスとを含む混合ガスのプラズマにより、前記保護膜を成膜する第１の成膜工程とを含む。
開示する成膜方法の１つの態様によれば、Ｈ原子に対するバリア性の高い保護膜を提供することができるという効果を奏する。
図１は、本実施形態に係る成膜装置の構成の一例を示す概略断面図である。 図２は、ＴＦＴの構成の一例を示す断面図である。 図３は、ＴＦＴが適用された有機電子デバイスの構成の一例を示す断面図である。 図４は、ゲート絶縁層及びパッシベーション層の成膜手順の一例を示すフローチャートである。 図５は、酸化シリコン膜の成膜時における基板の温度と成膜後の酸化シリコン膜の膜密度との関係の測定結果を示す図である。 図６は、酸化シリコン膜の成膜時における基板の温度と成膜後の酸化シリコン膜のＷＥＲＲとの関係の測定結果を示す図である。 図７は、窒化シリコン膜の成膜時における基板の温度と成膜後の窒化シリコン膜の膜密度との関係の測定結果を示す図である。 図８は、窒化シリコン膜の成膜時における基板の温度と成膜後の窒化シリコン膜のＷＥＲＲとの関係の測定結果を示す図である。 図９は、ＰＢＴＳ法による、ＴＦＴの閾値電圧の変動量の測定結果を示す図である。 図１０は、μ‐ＰＣＤ法を利用した保護膜のバリア性の検証結果を説明するための図である。 図１１は、ゲート絶縁層、パッシベーション層及び封止膜の成膜手順の一例を示すフローチャートである。 図１２は、ＴＦＴの構造の他の例を示す断面図である。 図１３は、トップゲート型のＴＦＴの構成の一例を示す断面図である。
以下、図面を参照して本願の開示する成膜方法及び成膜装置の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付すこととする。
［成膜装置１０の構成］
まず、本実施形態に係る成膜装置１０の構成について説明する。図１は、本実施形態に係る成膜装置１０の構成の一例を示す概略断面図である。本実施形態に係る成膜装置１０は、誘導結合型のプラズマ化学気相堆積（ＩＣＰ−ＣＶＤ）装置である。図１において、成膜装置１０は、略直方体形状の処理容器１１を有する。処理容器１１内には、基板Ｓを上面に載置する載置台１２が配置されている。載置台１２内には、図示しない温度制御機構が設けられており、該温度制御機構により、載置台１２上に載置された基板Ｓの温度が所定の温度に制御される。
基板Ｓは、例えばＦＰＤ（Flat Panel Display）やシートディスプレイ等に用いられるガラス基板またはプラスチック基板である。処理容器１１の上部には、処理容器１１の天井部を構成する窓部材１４が設けられており、窓部材１４の上には、処理容器１１の内部の載置台１２と対向するようにアンテナ１３が配置されている。窓部材１４は、例えば誘電体等で構成されており、処理容器１１の内部と外部とを仕切る。なお、窓部材１４は複数の分割片から構成されてもよい。
処理容器１１の側壁には、基板Ｓを搬入及び搬出するための開口が形成されており、該開口はゲートバルブ１６によって閉じられている。処理容器１１の底部には、排気口１８が設けられており、排気口１８には、排気装置１７が接続されている。排気装置１７は、排気口１８を介して処理容器１１内を真空引きし、処理容器１１の内部を所定の圧力まで減圧する。
窓部材１４は、図示しない絶縁性の部材を介して処理容器１１の側壁に支持されており、窓部材１４と処理容器１１とは直接的に接触せず、電気的に導通しない。また、窓部材１４は、少なくとも載置台１２に載置された基板Ｓの全面を覆うことが可能な大きさを有する。
処理容器１１の側壁にはガス導入口１５が設けられており、ガス導入口１５には、ガス供給管２３を介して、バルブ２２ａ〜２２ｄが接続されている。バルブ２２ａは、流量制御器２１ａを介してガス供給源２０ａに接続されている。バルブ２２ｂは、流量制御器２１ｂを介してガス供給源２０ｂに接続されている。バルブ２２ｃは、流量制御器２１ｃを介してガス供給源２０ｃに接続されている。バルブ２２ｄは、流量制御器２１ｄを介してガス供給源２０ｄに接続されている。
ガス供給源２０ａは、ＳｉＣｌ４ガスの供給源である。ガス供給源２０ｂは、ＳｉＦ４ガスの供給源である。ガス供給源２０ｃは、窒素原子及び酸素原子の少なくともいずれか一つを含み且つ水素原子を含まない処理ガスの供給源である。本実施形態において、ガス供給源２０ｃは、処理ガスとしてＯ２ガスを供給する。ガス供給源２０ｄは、窒素原子及び酸素原子の少なくともいずれか一つを含み且つ水素原子を含まない処理ガスの供給源である。本実施形態において、ガス供給源２０ｄは、処理ガスとしてＮ２ガスを供給する。
ガス供給源２０ａから供給されたＳｉＣｌ４ガスは、流量制御器２１ａによって流量が調整され、バルブ２２ａ及びガス供給管２３を介して、ガス導入口１５から処理容器１１内に供給される。また、ガス供給源２０ｂから供給されたＳｉＦ４ガスは、流量制御器２１ｂによって流量が調整され、バルブ２２ｂ及びガス供給管２３を介して、ガス導入口１５から処理容器１１内に供給される。また、ガス供給源２０ｃから供給されたＯ２ガスは、流量制御器２１ｃによって流量が調整され、バルブ２２ｃ及びガス供給管２３を介して、ガス導入口１５から処理容器１１内に供給される。また、ガス供給源２０ｄから供給されたＮ２ガスは、流量制御器２１ｄによって流量が調整され、バルブ２２ｄ及びガス供給管２３を介して、ガス導入口１５から処理容器１１内に供給される。
アンテナ１３は、窓部材１４の上面に沿って配置される環状の導線からなり、整合器２５を介して高周波電源２６に接続される。高周波電源２６は、所定周波数の高周波電力をアンテナ１３に供給し、アンテナ１３を流れる高周波電流によって、窓部材１４を介して処理容器１１の内部に磁界を発生させる。処理容器１１内に発生した磁界によって、処理容器１１内に誘導電界が発生し、該誘導電界によって処理容器１１内の電子が加速される。そして、該誘導電界によって加速された電子が、処理容器１１内に導入されたガスの分子や原子と衝突することにより、処理容器１１内に誘導結合プラズマが発生する。
本実施形態における成膜装置１０では、後述するゲート絶縁層が成膜される場合、処理容器１１内にＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｏ２ガスとが供給され、供給されたガスの混合ガスから、誘導結合プラズマによって陽イオンやラジカルが生成される。そして、生成された陽イオンやラジカルにより、載置台１２に載置された基板Ｓ上に酸化シリコン膜が成膜される。続いて、処理容器１１内にＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２ガスとが供給され、供給されたガスの混合ガスから、誘導結合プラズマによって陽イオンやラジカルが生成される。そして、生成された陽イオンやラジカルにより、酸化シリコン膜上に窒化シリコン膜が成膜される。これにより、酸化シリコン膜及び窒化シリコン膜を含む積層膜であるゲート絶縁層が成膜される。ゲート絶縁層は、チャネルに電界を発生させるキャパシタとしての本来の機能に加え、基板Ｓ上に形成される酸化物半導体を水分等から保護する機能を有する。つまり、ゲート絶縁層と、ゲート絶縁層に含まれる酸化シリコン膜及び窒化シリコン膜は、基板Ｓ上に形成される酸化物半導体を保護する保護膜の一例に相当する。
また、本実施形態における成膜装置１０では、後述するパッシベーション層が成膜される場合、処理容器１１内にＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｏ２ガスとが供給され、供給されたガスの混合ガスから、誘導結合プラズマによって陽イオンやラジカルが生成される。そして、生成された陽イオンやラジカルにより、載置台１２に載置された基板Ｓ上に酸化シリコン（ＳｉＯ）膜が成膜される。続いて、処理容器１１内にＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２ガスとが供給され、供給されたガスの混合ガスから、誘導結合プラズマによって陽イオンやラジカルが生成される。そして、生成された陽イオンやラジカルにより、ＳｉＯ膜上に窒化シリコン（ＳｉＮ）膜が成膜される。これにより、ＳｉＯ膜及びＳｉＮ膜を含む積層膜であるパッシベーション層が成膜される。パッシベーション層は、基板Ｓ上に形成される酸化物半導体を水分等から保護する機能を有する。つまり、パッシベーション層と、パッシベーション層に含まれるＳｉＯ膜及びＳｉＮ膜とは、基板Ｓ上に形成される酸化物半導体を保護する保護膜の一例に相当する。
また、本実施形態における成膜装置１０では、後述する封止膜が成膜される場合、処理容器１１内にＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２ガスとが供給され、供給されたガスの混合ガスから、誘導結合プラズマによって陽イオンやラジカルが生成される。そして、生成された陽イオンやラジカルにより、載置台１２に載置された基板Ｓ上にＳｉＮ膜である封止膜が成膜される。
なお、ゲート絶縁層又はパッシベーション層の成膜において、酸化シリコン膜又は窒化シリコン膜を直接構成する材料ガスではないが、酸化シリコン膜又は窒化シリコン膜を直接構成する材料ガスであるＳｉＣｌ４ガス、ＳｉＣｌ４ガス、Ｏ２ガス及びＮ２ガスを適度な濃度に調整し、さらに、誘導結合プラズマを生成するための放電を容易に行える様にする等、成膜処理において補助的な役割を果たすために、Ａｒガス等の希ガスを加えてもよい。すなわち、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｏ２ガスとを含む混合ガスが、さらに、希ガスを含んでもよく、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２ガスとを含む混合ガスが、さらに、希ガスを含んでもよい。
成膜装置１０は、成膜装置１０の各部の動作を制御するコントローラ２７を備える。コントローラ２７は、排気装置１７、流量制御器２１ａ〜２１ｄ、バルブ２２ａ〜２２ｄ、及び高周波電源２６を、それぞれ制御する。コントローラ２７は、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）やＣＰＵ（Central Processing Unit）等の各種の集積回路や電子回路等を有するコンピュータにより実現される。
［ＴＦＴ３０の構成］
図２は、ＴＦＴ３０の構成の一例を示す断面図である。本実施形態におけるＴＦＴ３０は、ボトムゲート型である。
ＴＦＴ３０は、例えば図２に示すように、基板Ｓ上に形成されたアンダーコート層３１と、アンダーコート層３１の上に部分的に形成されたゲート電極３２と、アンダーコート層３１及びゲート電極３２を覆うように形成されたゲート絶縁層３３とを備える。
また、ＴＦＴ３０は、例えば図２に示すように、ゲート絶縁層３３の上においてゲート電極３２の直上に配置されるように形成されたチャネル３４と、ゲート絶縁層３３の上においてチャネル３４の両脇にそれぞれ形成されたソース電極３５及びドレイン電極３６とを備える。本実施形態において、チャネル３４は、酸化物半導体である。チャネル３４には、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）からなる酸化物半導体である、いわゆるＩＧＺＯが用いられる。なお、チャネル３４の材料は、酸化物半導体であれば、ＩＧＺＯに限られない。
本実施形態において、ゲート絶縁層３３は、酸化シリコン膜３３ａ及び窒化シリコン膜３３ｂを含む積層膜である。ゲート絶縁層３３において、窒化シリコン膜３３ｂがチャネル３４に接触する。ゲート絶縁層３３が成膜される場合、酸化シリコン膜３３ａ及び窒化シリコン膜３３ｂは、ＳｉＣｌ４と、ＳｉＦ４ガスと、水素原子を含まない酸素含有ガス又は窒素含有ガスとを用いて成膜される。酸化シリコン膜３３ａ及び窒化シリコン膜３３ｂが、ＳｉＣｌ４と、ＳｉＦ４ガスと、水素原子を含まない酸素含有ガス又は窒素含有ガスとを用いて成膜されるため、成膜後のゲート絶縁層３３中のＨ原子の含有量を少なくすることができる。これにより、Ｈ原子によるチャネル３４の特性劣化を抑えることができる。また、酸化シリコン膜３３ａ及び窒化シリコン膜３３ｂが、ＳｉＣｌ４と、ＳｉＦ４ガスと、水素原子を含まない酸素含有ガス又は窒素含有ガスとを用いて成膜されるため、成膜後のゲート絶縁層３３中のＦ原子の含有量を増やすことができる。これにより、ゲート絶縁層３３の成膜処理の後工程であるアニール処理がＴＦＴ３０に施される場合に、ゲート絶縁層３３中のＦ原子がチャネル３４に向けて拡散され、チャネル３４の欠陥がＦ原子によって補修される。Ｈ原子によるチャネル３４の特性劣化を抑えるとともに、Ｆ原子によるチャネル３４の補修を促進するためには、ゲート絶縁層３３に含まれる水素の濃度は、１ａｔｏｍ％以下であることが好ましく、ゲート絶縁層３３に含まれるハロゲン（つまり、フッ素）の濃度は、１ａｔｏｍ％以上であることが好ましい。
上記した実施形態では、窒化シリコン膜３３ｂが酸化シリコン膜３３ａ上に成膜されることにより、酸化シリコン膜３３ａ及び窒化シリコン膜３３ｂを含むゲート絶縁層３３が成膜される場合について説明したが、本発明はこれに限られない。例えば、酸化シリコン膜３３ａが窒化シリコン膜３３ｂ上に成膜されてもよい。この場合、酸化シリコン膜３３ａがチャネル３４に接触する。
また、ＴＦＴ３０は、例えば図２に示すように、ゲート絶縁層３３の上においてチャネル３４、ソース電極３５及びドレイン電極３６を覆うように形成されたパッシベーション層３７を備える。本実施形態において、パッシベーション層３７は、酸化シリコン膜３７ａ及び窒化シリコン膜３７ｂを含む積層膜である。パッシベーション層３７において、酸化シリコン膜３７ａがチャネル３４に接触する。パッシベーション層３７が成膜される場合、酸化シリコン膜３７ａ及び窒化シリコン膜３７ｂは、ＳｉＣｌ４と、ＳｉＦ４ガスと、水素原子を含まない酸素含有ガス又は窒素含有ガスとを用いて成膜される。酸化シリコン膜３７ａ及び窒化シリコン膜３７ｂは、ＳｉＣｌ４と、ＳｉＦ４ガスと、水素原子を含まない酸素含有ガス又は窒素含有ガスとを用いて成膜されるため、成膜後のパッシベーション層３７中のＨ原子の含有量を少なくすることができる。これにより、Ｈ原子によるチャネル３４の特性劣化を抑えることができる。また、酸化シリコン膜３７ａ及び窒化シリコン膜３７ｂは、ＳｉＣｌ４と、ＳｉＦ４ガスと、水素原子を含まない酸素含有ガス又は窒素含有ガスとを用いて成膜されるため、成膜後のパッシベーション層３７中のＦ原子の含有量を増やすことができる。これにより、パッシベーション層３７の成膜処理の後工程であるアニール処理がＴＦＴ３０に施される場合に、パッシベーション層３７中のＦ原子がチャネル３４に向けて拡散され、チャネル３４の酸素欠陥がＦ原子によって補修される。Ｈ原子によるチャネル３４の特性劣化を抑えるとともに、Ｆ原子によるチャネル３４の補修を促進するためには、パッシベーション層３７に含まれる水素の濃度は、１ａｔｏｍ％以下であることが好ましく、パッシベーション層３７に含まれるハロゲン（つまり、フッ素）の濃度は、１ａｔｏｍ％以上であることが好ましい。
上記した実施形態では、窒化シリコン膜３７ｂが酸化シリコン膜３７ａ上に成膜されることにより、酸化シリコン膜３７ａ及び窒化シリコン膜３７ｂを含むパッシベーション層３７が成膜される場合について説明したが、本発明はこれに限られない。例えば、酸化シリコン膜３７ａが窒化シリコン膜３７ｂ上に成膜されてもよい。この場合、窒化シリコン膜３７ｂがチャネル３４に接触する。
［ＴＦＴ３０が適用された有機電子デバイス４０の構成］
図３は、ＴＦＴ３０が適用された有機電子デバイス４０の構成の一例を示す断面図である。
有機電子デバイス４０は、例えば図３に示すように、ＴＦＴ３０と、ＴＦＴ３０のパッシベーション層３７上に形成された有機平坦化層４１と、有機平坦化層４１及びパッシベーション層３７を部分的に貫通してドレイン電極３６に接触するように有機平坦化層４１上に形成されたアノード層４２と、アノード層４２上に形成されたバンク層４３と、アノード層４２の上において隣り合うバンク層４３に挟まれるように形成された有機発光層４４と、有機発光層４４上に形成されたカソード層４５とを備える。本実施形態において、有機平坦化層４１、アノード層４２、バンク層４３、有機発光層４４及びカソード層４５は、有機ＥＬ素子を構成する。
また、有機電子デバイス４０は、例えば図３に示すように、バンク層４３の上において有機ＥＬ素子を覆うように形成された封止膜４６を備える。本実施形態において、封止膜４６は、例えば、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２ガス等のＨ原子を含まない窒素含有ガスとを用いて成膜された窒化シリコン膜である。封止膜４６は、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｈ原子を含まない窒素含有ガスとを用いて成膜されるため、成膜後の窒化シリコン膜中のＨ原子の含有量を少なくすることができる。これにより、Ｈ原子による有機ＥＬ素子やチャネル３４の特性劣化を抑えることができる。
［ゲート絶縁層３３及びパッシベーション層３７の成膜手順］
図４は、ゲート絶縁層３３及びパッシベーション層３７の成膜手順の一例を示すフローチャートである。図４に示すフローチャートは、所定のプログラムに従ってコントローラ２７が成膜装置１０の各部の動作を制御することによって実行される。また、図４に示すフローチャートは、図２に示したＴＦＴ３０の製造方法の一例を示している。
まず、ゲートバルブ１６が解放され、アンダーコート層３１及びゲート電極３２が形成された基板Ｓが処理容器１１内に搬入される（Ｓ１０１）。処理容器１１内に搬入された基板Ｓは、載置台１２上に載置される。載置台１２上に基板Ｓが載置された後、ゲートバルブ１６が閉じられる。アンダーコート層３１及びゲート電極３２が形成された基板Ｓは、酸化物半導体が形成される前の基板の一例である。ステップＳ１０１は、第１の搬入工程の一例である。
次に、基板Ｓが２５０℃以上の温度に加熱された状態で、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｏ２ガスとを含む混合ガスのプラズマにより、アンダーコート層３１及びゲート電極３２を覆うように酸化シリコン膜３３ａが成膜される（Ｓ１０２）。具体的には、載置台１２内の温度制御機構によって、載置台１２上に載置された基板Ｓが２５０℃以上の温度に加熱される。そして、ガス供給源２０ａ、ガス供給源２０ｂ及びガス供給源２０ｃから、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｏ２ガスとを含む混合ガスが処理容器１１内に供給される。そして、排気装置１７により処理容器１１内が所定の圧力に制御され、高周波電源２６によって整合器２５を介してアンテナ１３に所定の大きさの高周波電力が供給される。これにより、処理容器１１内に誘導電界が発生し、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｏ２ガスとを含む混合ガスのプラズマが生成される。そして、プラズマに含まれる陽イオンやラジカルにより、酸化シリコン膜３３ａがアンダーコート層３１及びゲート電極３２上に成膜される。ステップＳ１０２は、第１の成膜工程及び酸化シリコン膜成膜工程の一例である。
次に、基板Ｓが２５０℃以上の温度に加熱された状態で、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２ガスとを含む混合ガスのプラズマにより、酸化シリコン膜３３ａを覆うように窒化シリコン膜３３ｂが成膜される（Ｓ１０３）。具体的には、載置台１２内の温度制御機構によって、載置台１２上に載置された基板Ｓが２５０℃以上の温度に加熱される。そして、ガス供給源２０ａ、ガス供給源２０ｂ及びガス供給源２０ｄから、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２ガスとを含む混合ガスが処理容器１１内に供給される。そして、排気装置１７により処理容器１１内が所定の圧力に制御され、高周波電源２６によって整合器２５を介してアンテナ１３に所定の大きさの高周波電力が供給される。これにより、処理容器１１内に誘導電界が発生し、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２ガスとを含む混合ガスのプラズマが生成される。そして、プラズマに含まれる陽イオンやラジカルにより、窒化シリコン膜３３ｂが酸化シリコン膜３３ａ上に成膜される。ステップＳ１０３は、第１の成膜工程及び窒化シリコン膜成膜工程の一例である。
酸化シリコン膜３３ａがアンダーコート層３１及びゲート電極３２上に成膜され、且つ、窒化シリコン膜３３ｂが酸化シリコン膜３３ａ上に成膜されることにより、酸化シリコン膜３３ａ及び窒化シリコン膜３３ｂを含むゲート絶縁層３３が成膜される。また、酸化シリコン膜３３ａが窒化シリコン膜３３ｂ上に成膜される場合は、図４のステップＳ１０２及びステップＳ１０３の順番が入れ替わる。
次に、ゲートバルブ１６が解放され、ゲート絶縁層３３が成膜された基板Ｓが処理容器１１内から搬出される（Ｓ１０４）。基板Ｓが処理容器１１内から搬出された後、ゲートバルブ１６が閉じられる。処理容器１１内から搬出された基板Ｓは、他の装置へ搬送される。そして、他の装置において、チャネル３４、ソース電極３５及びドレイン電極３６が形成される。
次に、ゲートバルブ１６が解放され、他の装置によってチャネル３４、ソース電極３５及びドレイン電極３６が形成された基板Ｓが処理容器１１内に搬入される（Ｓ１０５）。処理容器１１内に搬入された基板Ｓは、載置台１２上に載置される。載置台１２上に基板Ｓが載置された後、ゲートバルブ１６が閉じられる。他の装置によってチャネル３４、ソース電極３５及びドレイン電極３６が形成された基板Ｓは、酸化物半導体が形成された後の基板の一例である。ステップＳ１０５は、第１の搬入工程の一例である。
次に、基板Ｓが２５０℃以上の温度に加熱された状態で、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｏ２ガスとを含む混合ガスのプラズマにより、チャネル３４、ソース電極３５及びドレイン電極３６を覆うように酸化シリコン膜３７ａが成膜される（Ｓ１０６）。具体的には、載置台１２内の温度制御機構によって、載置台１２上に載置された基板Ｓが２５０℃以上の温度に加熱される。そして、ガス供給源２０ａ、ガス供給源２０ｂ及びガス供給源２０ｃから、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｏ２ガスとを含む混合ガスが処理容器１１内に供給される。そして、排気装置１７により処理容器１１内が所定の圧力に制御され、高周波電源２６によって整合器２５を介してアンテナ１３に所定の大きさの高周波電力が供給される。これにより、処理容器１１内に誘導電界が発生し、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｏ２ガスとを含む混合ガスのプラズマが生成される。そして、プラズマに含まれる陽イオンやラジカルにより、酸化シリコン膜３７ａがチャネル３４、ソース電極３５及びドレイン電極３６上に成膜される。ステップＳ１０６は、第１の成膜工程及び酸化シリコン膜成膜工程の一例である。
次に、基板Ｓが２５０℃以上の温度に加熱された状態で、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２ガスとを含む混合ガスのプラズマにより、酸化シリコン膜３７ａを覆うように窒化シリコン膜３７ｂが成膜される（Ｓ１０７）。具体的には、載置台１２内の温度制御機構によって、載置台１２上に載置された基板Ｓが２５０℃以上の温度に加熱される。そして、ガス供給源２０ａ、ガス供給源２０ｂ及びガス供給源２０ｄから、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２ガスとを含む混合ガスが処理容器１１内に供給される。そして、排気装置１７により処理容器１１内が所定の圧力に制御され、高周波電源２６によって整合器２５を介してアンテナ１３に所定の大きさの高周波電力が供給される。これにより、処理容器１１内に誘導電界が発生し、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２ガスとを含む混合ガスのプラズマが生成される。そして、プラズマに含まれる陽イオンやラジカルにより、窒化シリコン膜３７ｂが酸化シリコン膜３７ａ上に成膜される。ステップＳ１０７は、第１の成膜工程及び窒化シリコン膜成膜工程の一例である。
酸化シリコン膜３７ａがチャネル３４、ソース電極３５及びドレイン電極３６上に成膜され、且つ、窒化シリコン膜３７ｂが酸化シリコン膜３７ａ上に成膜されることにより、酸化シリコン膜３７ａ及び窒化シリコン膜３７ｂを含むパッシベーション層３７が成膜される。また、酸化シリコン膜３７ａが窒化シリコン膜３７ｂ上に成膜される場合は、図４のステップＳ１０６及びステップＳ１０７の順番が入れ替わる。
次に、ゲートバルブ１６が解放され、ゲート絶縁層３３及びパッシベーション層３７が成膜された基板Ｓが処理容器１１内から搬出される（Ｓ１０８）。
上記した実施形態においては、ゲート絶縁層３３及びパッシベーション層３７のそれぞれにおいて第１の搬送工程及び第１の成膜工程を適用することにより、保護膜として機能する膜を成膜することができる。
［ゲート絶縁層３３の膜質と基板Ｓの温度との関係］
ここで、ゲート絶縁層３３（つまり、酸化シリコン膜３３ａ及び窒化シリコン膜３３ｂ）の成膜時における基板Ｓの温度と成膜後のゲート絶縁層３３の膜質との関係について説明する。図５は、酸化シリコン膜３３ａの成膜時における基板Ｓの温度と成膜後の酸化シリコン膜３３ａの膜密度との関係の測定結果を示す図である。図５において、横軸は、基板Ｓの温度［℃］を示し、縦軸は、酸化シリコン膜３３ａの膜密度［ｇ／ｃｍ３］を示す。
図５に示すように、酸化シリコン膜３３ａの膜密度は、基板Ｓの温度が高いほど、大きくなり、基板Ｓの温度が３００℃付近である場合に、飽和した。
図６は、酸化シリコン膜３３ａの成膜時における基板Ｓの温度と成膜後の酸化シリコン膜３３ａのウェットエッチングレート比（ＷＥＲＲ：Wet Etching Rate Ratio）との関係の測定結果を示す図である。図６において、横軸は、基板Ｓの温度［℃］を示し、縦軸は、酸化シリコン膜３３ａのＷＥＲＲを示す。ここで、酸化シリコン膜３３ａのＷＥＲＲとは、酸化シリコン膜３３ａと、熱酸化処理法により成膜された熱酸化シリコン膜とに対してフッ化水素酸でウェットエッチングを施した場合の熱酸化シリコン膜のエッチングレートに対する酸化シリコン膜３３ａのエッチングレートの比である。酸化シリコン膜３３ａのＷＥＲＲの値が小さいほど、酸化シリコン膜３３ａの耐腐食性が高いことを示している。
図６に示すように、酸化シリコン膜３３ａのＷＥＲＲは、基板Ｓの温度が高いほど、小さくなった。
図５及び図６に示した測定結果から明らかなように、基板Ｓの温度が２５０℃以上であれば、酸化シリコン膜３３ａの膜密度が、およそ２．２３ｇ／ｃｍ３以上の値まで増大し、且つ、酸化シリコン膜３３ａのＷＥＲＲがおよそ１１％以下に抑えられた。
図７は、窒化シリコン膜３３ｂの成膜時における基板Ｓの温度と成膜後の窒化シリコン膜３３ｂの膜密度との関係の測定結果を示す図である。図７において、横軸は、基板Ｓの温度［℃］を示し、縦軸は、窒化シリコン膜３３ｂの膜密度［ｇ／ｃｍ３］を示す。
図７に示すように、窒化シリコン膜３３ｂの膜密度は、基板Ｓの温度が高いほど、大きくなり、基板Ｓの温度が３００℃付近である場合に、飽和した。
図８は、窒化シリコン膜３３ｂの成膜時における基板Ｓの温度と成膜後の窒化シリコン膜３３ｂのＷＥＲＲとの関係の測定結果を示す図である。図８において、横軸は、基板Ｓの温度［℃］を示し、縦軸は、窒化シリコン膜３３ｂのＷＥＲＲを示す。窒化シリコン膜３３ｂのＷＥＲＲとは、窒化シリコン膜３３ｂと、熱酸化処理法により成膜された熱酸化シリコン膜とに対してフッ化水素酸でウェットエッチングを施した場合の熱酸化シリコン膜のエッチングレートに対する窒化シリコン膜３３ｂのエッチングレートの比である。窒化シリコン膜３３ｂのＷＥＲＲの値が小さいほど、窒化シリコン膜３３ｂの耐腐食性が高いことを示している。
図８に示すように、窒化シリコン膜３３ｂのＷＥＲＲは、基板Ｓの温度が高いほど、小さくなり、基板Ｓの温度が３００℃付近である場合に、飽和した。
図７及び図８に示した測定結果から明らかなように、基板Ｓの温度が２５０℃以上であれば、窒化シリコン膜３３ｂの膜密度が、およそ２．８５ｇ／ｃｍ３以上の値まで増大し、且つ、窒化シリコン膜３３ｂのＷＥＲＲがおよそ２．０以下に抑えられた。
発明者は、図５〜図８の測定結果を基に鋭意研究を重ねた結果、基板Ｓの温度が２５０℃以上、好ましくは、３００℃以上である場合に、酸化シリコン膜３３ａ及び窒化シリコン膜３３ｂの膜質（つまり、膜密度及びＷＥＲＲ）が予め定められた許容スペックを満たすことが分かった。
そこで、本実施形態では、基板Ｓを２５０℃以上の温度、好ましくは、３００℃以上の温度に加熱した状態で、酸化シリコン膜３３ａ及び窒化シリコン膜３３ｂを成膜する。これにより、保護膜としてのゲート絶縁層３３の膜質（つまり、膜密度及びＷＥＲＲ）を向上することができる。保護膜の膜質が向上すると、保護膜を構成する原子の間の結合が強化され、保護膜においてＨ原子が通り抜ける隙間を少なくすることができる。結果として、Ｈ原子に対するバリア性が高い保護膜を提供することができる。
なお、上記の説明では、ゲート絶縁層３３（つまり、酸化シリコン膜３３ａ及び窒化シリコン膜３３ｂ）の成膜時における基板Ｓの温度と成膜後のゲート絶縁層３３の膜質との関係について議論した。しかしながら、パッシベーション層３７（つまり、酸化シリコン膜３７ａ及び窒化シリコン膜３７ｂ）に対してもゲート絶縁層３３と同様の議論が適用され得る。すなわち、基板Ｓを２５０℃以上の温度、好ましくは、３００℃以上の温度に加熱した状態で、酸化シリコン膜３７ａ及び窒化シリコン膜３７ｂを成膜することにより、保護膜としてのパッシベーション層３７の膜質（つまり、膜密度及びＷＥＲＲ）を向上することができ、結果として、Ｈ原子に対するバリア性が高い保護膜を提供することができる。なお、基板Ｓの温度の上限値は、基板Ｓの耐熱性を考慮した温度であることが好ましく、例えば、およそ４５０℃である。
［ＴＦＴの閾値電圧の変動量］
図９は、ＰＢＴＳ（Positive Bias Temperature Stress）法による、ＴＦＴの閾値電圧の変動量の測定結果を示す図である。図９において、「比較例」は、ＳｉＨ４ガスと、Ｏ２ガスとの混合ガスにより成膜されたＳｉＯ膜であるパッシベーション層を有するＴＦＴに対応する測定結果である。なお、閾値電圧とは、ドレイン電流が流れ始める時のゲート電圧を指す。
図９に示すように、パッシベーション層の成膜時の混合ガスとして、ＳｉＨ４ガス／Ｏ２ガスを用いた場合、閾値電圧の変動量が３．５６Ｖとなった。この閾値電圧の変動量は、予め定められた許容スペックを満たすものではなかった。すなわち、比較例におけるガスの組み合わせでは、成膜後のパッシベーション層中にＨ原子が存在するため、パッシベーション層中のＨ原子がＴＦＴのチャネル（酸化物半導体）からのＯ原子の離脱を引き起こし、結果として、閾値電圧の変動量が増大したと考えられる。
これに対し、本実施形態のように、パッシベーション層の成膜時の混合ガスとして、ＳｉＣｌ４ガス／ＳｉＦ４ガス／Ｏ２ガス、及びＳｉＣｌ４ガス／ＳｉＦ４ガス／Ｎ２ガスを用いた場合、閾値電圧の変動量が０．１１Ｖとなった。この閾値電圧の変動量は、予め定められた許容スペックを満たすものであった。すなわち、本実施形態のガスの組み合わせでは、成膜後のパッシベーション層中にＨ原子が存在しないため、ＴＦＴ３０のチャネル３４（酸化物半導体）からＯ原子の離脱が抑えられ、結果として、閾値電圧の変動量が抑えられたと考えられる。
［保護膜のバリア性の検証］
図１０は、μ‐ＰＣＤ（Microwave PhotoConductivity Decay）法を利用した保護膜のバリア性の検証結果を説明するための図である。μ‐ＰＣＤ法は、酸化物半導体に対してレーザ光及びマイクロ波を照射し、酸化物半導体中のキャリアの密度と相関性を有するマイクロ波の反射波の強度（以下、「反射波強度」と呼ぶ）を測定する手法である。μ‐ＰＣＤ法を利用した検証実験では、本実施形態の保護膜（パッシベーション層３７）によって覆われた酸化物半導体に対して、Ｈ２ガスのプラズマによるプラズマ処理を施し、プラズマ処理前の酸化物半導体の反射波強度と、プラズマ処理後の酸化物半導体の反射波強度とを比較した。図１０において、「ＩＮＩＴＩＡＬ」は、Ｈ２ガスのプラズマによるプラズマ処理前の酸化物半導体の反射波強度を示し、「Ａｆｔｅｒ Ｈ ｐｌａｓｍａ」は、Ｈ２ガスのプラズマによるプラズマ処理後の酸化物半導体の反射波強度を示している。
ここで、プラズマ処理によりＨ原子が保護膜を通り抜けて酸化物半導体中のＯ原子を脱離させた場合、酸化物半導体が導体化して、プラズマ処理後の酸化物半導体の反射波強度が測定不能の範囲まで低下するはずである。しかしながら、図１０に示すように、本実施形態の保護膜（パッシベーション層３７）によって酸化物半導体が覆われた場合、プラズマ処理後の酸化物半導体の反射波強度は、プラズマ処理前の酸化物半導体の反射波強度に対して、ほぼ変化していない。すなわち、図１０に示した検証結果から明らかなように、本実施形態の保護膜（パッシベーション層３７）は、Ｈ原子の通り抜けを効果的に防止することができる。
［ゲート絶縁層３３、パッシベーション層３７及び封止膜４６の成膜手順］
図１１は、ゲート絶縁層３３、パッシベーション層３７及び封止膜４６の成膜手順の一例を示すフローチャートである。図１１に示すフローチャートは、所定のプログラムに従ってコントローラ２７が成膜装置１０の各部の動作を制御することによって実行される。また、図１１に示すフローチャートは、図３に示した有機電子デバイス４０の製造方法の一例を示している。なお、図１１において、ステップＳ１１１〜Ｓ１１８は、図４に示したステップＳ１０１〜Ｓ１０８にそれぞれ対応するので、その説明を省略する。
ゲート絶縁層３３及びパッシベーション層３７が成膜された基板Ｓが処理容器１１内から搬出された後（Ｓ１１８）、ゲートバルブ１６が閉じられる。処理容器１１内から搬出された基板Ｓは、他の装置へ搬送される。そして、他の装置において、有機ＥＬ素子（つまり、有機平坦化層４１、アノード層４２、バンク層４３、有機発光層４４及びカソード層４５）が形成される。
次に、ゲートバルブ１６が解放され、他の装置によって有機ＥＬ素子が形成された基板Ｓが処理容器１１内に搬入される（Ｓ１１９）。処理容器１１内に搬入された基板Ｓは、載置台１２上に載置される。載置台１２上に基板Ｓが載置された後、ゲートバルブ１６が閉じられる。他の装置によって有機ＥＬ素子が形成された基板Ｓは、酸化物半導体が形成され、保護膜が成膜され、且つ、酸化物半導体及び保護膜の上方に有機ＥＬ素子が形成された基板の一例である。ステップＳ１１９は、第２の搬入工程の一例である。
次に、基板Ｓが１００℃以下の温度に調整された状態で、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２ガスとを含む混合ガスのプラズマにより、有機ＥＬ素子を覆うように、窒化シリコン膜である封止膜４６が成膜される（Ｓ１２０）。具体的には、載置台１２内の温度制御機構によって、載置台１２上に載置された基板Ｓが１００℃以下の温度に加熱される。そして、ガス供給源２０ａ、ガス供給源２０ｂ及びガス供給源２０ｄから、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２ガスとを含む混合ガスが処理容器１１内に供給される。そして、排気装置１７により処理容器１１内が所定の圧力に制御され、高周波電源２６によって整合器２５を介してアンテナ１３に所定の大きさの高周波電力が供給される。これにより、処理容器１１内に誘導電界が発生し、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２ガスとを含む混合ガスのプラズマが生成される。そして、プラズマに含まれる陽イオンやラジカルにより、窒化シリコン膜である封止膜４６が有機ＥＬ素子上に成膜される。ステップＳ１２０は、第２の成膜工程の一例である。
次に、ゲートバルブ１６が解放され、ゲート絶縁層３３、パッシベーション層３７及び封止膜４６が成膜された基板Ｓが処理容器１１内から搬出される（Ｓ１２１）。
以上、本実施形態によれば、基板Ｓを２５０℃以上の温度に加熱した状態で、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｏ２ガス又はＮ２ガスとを含む混合ガスのプラズマにより、酸化物半導体を保護する保護膜を成膜する。これにより、保護膜の膜質を向上することができるので、保護膜においてＨ原子が通り抜ける隙間を少なくすることができる。結果として、Ｈ原子に対するバリア性が高い保護膜を提供することができる。
また、本実施形態によれば、チャネル３４及び保護膜の上方に有機ＥＬ素子が形成された基板Ｓを１００℃以下の温度に調整した状態で、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２ガスとを含む混合ガスのプラズマにより、有機ＥＬ素子を覆うように窒化シリコン膜である封止膜４６を成膜する。これにより、封止膜４６中のＨ原子の含有量を少なくすることができる。結果として、Ｈ原子による有機ＥＬ素子やチャネル３４の特性劣化を抑えることができる。さらに、熱による有機ＥＬ素子の損傷を回避することができる。
［その他］
なお、本発明は、上記した実施形態に限定されるものではなく、その要旨の範囲内で種々の変形が可能である。
上記した実施形態では、チャネル３４を保護する保護膜が、図２のＴＦＴ３０における、ゲート絶縁層３３及びパッシベーション層３７に適用される場合について説明したが、他の構造を有するＴＦＴにおける他の層においても、本発明を適用することができる。図１２は、ＴＦＴの構造の他の例を示す断面図である。
ＴＦＴ５０は、例えば図１２に示すように、チャネル３４を覆うように形成されたエッチングストッパ層５１と、エッチングストッパ層５１、ソース電極３５及びドレイン電極３６を覆うように形成されたパッシベーション層５２とを備える。
ＴＦＴ５０において、エッチングストッパ層５１は、酸化シリコン膜５１ａ及び窒化シリコン膜５１ｂを含む積層膜である。エッチングストッパ層５１において、酸化シリコン膜５１ａがチャネル３４に接触する。
エッチングストッパ層５１は、上記した実施形態のパッシベーション層３７と同様の条件で成膜される。すなわち、酸化シリコン膜５１ａは、酸化シリコン膜３７ａと同様の条件（図４のステップＳ１０６参照）で成膜され、窒化シリコン膜５１ｂは、窒化シリコン膜３７ｂと同様の条件（図４のステップＳ１０７参照）で成膜される。これにより、保護膜としてのエッチングストッパ層５１の膜質を向上することができるので、保護膜においてＨ原子が通り抜ける隙間を少なくすることができる。結果として、Ｈ原子に対するバリア性が高い保護膜を提供することができる。
また、上記した実施形態では、ボトムゲート型のＴＦＴを例に説明したが、トップゲート型のＴＦＴにおいても、本発明を適用することができる。図１３は、トップゲート型のＴＦＴ６０の構成の一例を示す断面図である。
図１３において、基板Ｓに多数形成されるＴＦＴ６０は、基板Ｓ上に形成された、酸化シリコン膜、又は酸化シリコン膜及び窒化シリコン膜を含む積層膜からなるアンダーコート層６１と、アンダーコート層６１上に形成され且つＩＧＺＯからなるチャネル６２と、チャネル６２の両脇にそれぞれ形成されるソース領域６８及びドレイン領域６９と、チャネル６２を覆うゲート絶縁層６５と、ゲート絶縁層６５上に形成されたゲート電極６６と、ゲート電極６６の全てやソース領域６８及びドレイン領域６９を部分的に覆う層間絶縁膜６７と、ソース領域６８の上に形成され、層間絶縁膜６７を貫通してソース領域６８と接触するソース配線６３と、ドレイン領域６９の上に形成され、層間絶縁膜６７を貫通してドレイン領域６９と接触するドレイン配線６４と、ソース配線６３やドレイン配線６４を覆うパッシベーション膜７０と、パッシベーション膜７０を覆う有機平坦化膜７１と、有機平坦化膜７１を覆うピクセル電極７２とを備える。すなわち、ＴＦＴ６０は、下方からチャネル６２、ゲート絶縁層６５及びゲート電極６６の順で積層された積層構造を有する。
層間絶縁膜６７の成膜には、成膜装置１０が好適に用いられる。すなわち、層間絶縁膜６７は、先に記載したボトムゲート型の実施形態の保護膜(ゲート絶縁層３３及びパッシベーション層３７)と同様の手法で成膜される。層間絶縁膜６７が成膜される際、露出するＩＧＺＯ膜は、Ｎ２やフッ素ガスを含有するプラズマに晒されるため、導電性が上がってソース領域６８及びドレイン領域６９を構成する。一方、マスクとして機能するゲート電極６６及びゲート絶縁層６５で覆われるＩＧＺＯ膜は、フッ素ガスを含有するプラズマに晒されないため、露出するＩＧＺＯ膜に比べて導電性が上がらず、チャネル６２を構成する。また、ゲート電極６６で覆われたＩＧＺＯ膜がチャネル６２となるため、チャネル６２の幅にはゲート電極６６の幅が反映される（具体的には、チャネル６２の幅はマスクによる加工精度の範囲内でゲート電極６６の幅と同じとなる）。
露出するＩＧＺＯ膜の導電性が上がるのは、プラズマ中に存在するフッ素ラジカル等がＩＧＺＯ膜中のソース領域６８やドレイン領域６９にのみ選択的に導入され、ＩＧＺＯ膜中に導入されたフッ素がドナーとして働き、フッ素が導入されたソース領域６８やドレイン領域６９の抵抗率が選択的に減少するためである。また、ＴＦＴ６０では、層間絶縁膜６７を構成するフッ素含有窒化シリコン膜からフッ素原子がＩＧＺＯ膜中のチャネル６２に拡散し、チャネル６２に欠陥として存在する未結合手を終端する。これにより、ＴＦＴ６０の電気的特性を不安定化させるチャネル６２の欠陥を修復し、ＴＦＴ６０の電気的特性も改善される。
ＴＦＴ６０において、アンダーコート層６１は、酸化シリコン膜６１ａ及び窒化シリコン膜６１ｂを含む積層膜である。アンダーコート層６１において、窒化シリコン膜６１ｂがチャネル６２に接触する。
アンダーコート層６１は、先に記載したボトムゲート型の実施形態のゲート絶縁層３３と同様の条件で成膜される。すなわち、酸化シリコン膜６１ａは、ボトムゲート型の酸化シリコン膜３３ａと同様の条件（図４のステップＳ１０２参照）で成膜され、窒化シリコン膜６１ｂは、ボトムゲート型の窒化シリコン膜３３ｂと同様の条件（図４のステップＳ１０３）で成膜される。これにより、保護膜としてのアンダーコート層６１の膜質を向上することができるので、保護膜においてＨ原子が通り抜ける隙間を少なくすることができる。結果として、Ｈ原子に対するバリア性が高い保護膜を提供することができる。
また、ＴＦＴ６０において、ゲート絶縁層６５は、酸化シリコン膜６５ａ及び窒化シリコン膜６５ｂを含む積層膜である。ゲート絶縁層６５において、酸化シリコン膜６５ａがチャネル６２に接触する。
ゲート絶縁層６５は、先に記載したボトムゲート型の 実施形態のパッシベーション層３７と同様の条件で成膜される。すなわち、酸化シリコン膜６５ａは、ボトムゲート型の酸化シリコン膜３７ａと同様の条件（図４のステップＳ１０６参照）で成膜され、窒化シリコン膜６５ｂは、ボトムゲート型の窒化シリコン膜３７ｂと同様の条件（図４のステップＳ１０７）で成膜される。これにより、保護膜としてのゲート絶縁層６５の膜質を向上することができるので、保護膜においてＨ原子が通り抜ける隙間を少なくすることができる。結果として、Ｈ原子に対するバリア性が高い保護膜を提供することができる。
また、上記した実施形態では、保護膜（つまり、ゲート絶縁層及びパッシベーション層）が、酸化シリコン膜及び窒化シリコン膜を含む積層膜である場合について説明したが、本発明はこれに限られない。保護膜は、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜、複数の窒化シリコン膜を含む積層膜、複数の酸化シリコン膜を含む積層膜、複数の酸窒化シリコン膜を含む積層膜、又は、窒化シリコン膜、酸化シリコン膜及び酸窒化シリコン膜の少なくともいずれか二つを含む積層膜であってもよい。また、保護膜が複数の窒化シリコン膜を含む積層膜、複数の酸化シリコン膜を含む積層膜、又は、複数の酸窒化シリコン膜を含む積層膜である場合に、複数の窒化シリコン膜、複数の酸化シリコン膜、又は、複数の酸窒化シリコン膜は、ハロゲンの濃度が異なってもよい。
また、上記した実施形態では、窒素原子及び酸素原子の少なくともいずれか一つを含み且つ水素原子を含まない処理ガスとして、Ｏ２ガス又はＮ２ガスを例に説明したが、本発明はこれに限られない。窒素原子及び酸素原子の少なくともいずれか一つを含み且つ水素原子を含まない処理ガスは、Ｎ２Ｏガス等であってもよい。
また、上記した実施形態では、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２とを含む混合ガスのプラズマにより、封止膜４６を成膜する場合について説明したが、本発明はこれに限られない。封止膜４６は、ＳｉＣｌ４ガス及びＳｉＦ４ガスの少なくともいずれか一つと、Ｎ２ガスとを含む混合ガスのプラズマにより、成膜されても良い。
また、上記した実施形態では、第１の成膜工程と第２の成膜工程を同一の処理容器１１にて実施する例について説明したが、これに限られず、第１の成膜工程と第２の成膜工程を異なる処理容器１１により実施してもよく、更に、ゲート絶縁層３３とパッシベーション層３７とを異なる処理容器１１で成膜してもよい。
また、上記した実施形態では、プラズマ源として誘導結合プラズマを利用したＣＶＤ法により成膜を行う成膜装置１０を例に説明したが、本発明はこれに限られない。プラズマを用いたＣＶＤ法により成膜を行う成膜装置１０であれば、プラズマ源は誘導結合プラズマに限られず、例えば、容量結合プラズマ、マイクロ波プラズマ、マグネトロンプラズマなど、任意のプラズマ源を用いることができる。
また、上記した実施形態における成膜方法は、例えば、該成膜方法を実現するためのプログラムを、コントローラ２７が実行することによって実現される。成膜方法を実現するためのプログラムは、例えば、ＤＶＤ（Digital Versatile Disc）、ＰＤ（Phase change rewritable Disk）等の光学記録媒体、ＭＯ（Magneto−Optical disk）等の光磁気記録媒体、テープ媒体、磁気記録媒体、または半導体メモリ等の記憶媒体を介して提供される。コントローラ２７は、該記憶媒体からプログラムを読出し、読み出したプログラムを実行することにより、成膜装置１０の各部を制御して、上記した実施形態における成膜方法を実現する。なお、コントローラ２７は、成膜方法を実現するためのプログラムを、該プログラムを記憶するサーバ等の他の装置から、通信媒体を介して該プログラムを取得して実行してもよい。
Ｓ 基板
１０ 成膜装置
１１ 処理容器
１２ 載置台
１３ アンテナ
１４ 窓部材
１５ ガス導入口
１６ ゲートバルブ
１７ 排気装置
１８ 排気口
２０ａ〜２０ｄ ガス供給源
２１ａ〜２１ｄ 流量制御器
２２ａ〜２２ｄ バルブ
２３ ガス供給管
２５ 整合器
２６ 高周波電源
２７ コントローラ
３０ ＴＦＴ
３１ アンダーコート層
３２ ゲート電極
３３ ゲート絶縁層
３３ａ 酸化シリコン膜
３３ｂ 窒化シリコン膜
３４ チャネル
３５ ソース電極
３６ ドレイン電極
３７ パッシベーション層
３７ａ 酸化シリコン膜
３７ｂ 窒化シリコン膜
４０ 有機電子デバイス
４１ 有機平坦化層
４２ アノード層
４３ バンク層
４４ 有機発光層
４５ カソード層
４６ 封止膜
５１ エッチングストッパ層
５１ａ 酸化シリコン膜
５１ｂ 窒化シリコン膜
５２ パッシベーション層
６１ アンダーコート層
６１ａ 酸化シリコン膜
６１ｂ 窒化シリコン膜
６２ チャネル
６３ ソース電極
６４ ドレイン電極
６５ ゲート絶縁層
６５ａ 酸化シリコン膜
６５ｂ 窒化シリコン膜
６６ ゲート電極
６７ 層間絶縁膜層
６８ ソース領域
６９ ドレイン領域
７０ パッシベーション膜
７１ 有機平坦化膜
７２ ピクセル電極

Claims (11)

  1. 基板上に形成される酸化物半導体を保護する保護膜の成膜方法であって、
    前記酸化物半導体が形成される前の前記基板又は前記酸化物半導体が形成された後の前記基板を処理容器内に搬入する第１の搬入工程と、
    前記処理容器内に搬入された前記基板を２５０℃以上の温度に加熱した状態で、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、窒素原子及び酸素原子の少なくともいずれか一つを含み且つ水素原子を含まない処理ガスとを含む混合ガスのプラズマにより、前記保護膜を成膜する第１の成膜工程と
    を含むことを特徴とする成膜方法。
  2. 前記処理ガスは、Ｎ２ガス、Ｏ２ガス又はＮ２Ｏガスであることを特徴とする請求項１に記載の成膜方法。
  3. 前記混合ガスは、さらに、希ガスを含むことを特徴とする請求項１又は２に記載の成膜方法。
  4. 前記保護膜は、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜、複数の窒化シリコン膜を含む積層膜、複数の酸化シリコン膜を含む積層膜、複数の酸窒化シリコン膜を含む積層膜、又は、窒化シリコン膜、酸化シリコン膜及び酸窒化シリコン膜の少なくともいずれか二つを含む積層膜であることを特徴とする請求項１〜３のいずれか一つに記載の成膜方法。
  5. 前記保護膜が、複数の窒化シリコン膜を含む積層膜、複数の酸化シリコン膜を含む積層膜、又は、複数の酸窒化シリコン膜を含む積層膜である場合に、前記複数の窒化シリコン膜、前記複数の酸化シリコン膜、又は、前記複数の酸窒化シリコン膜は、ハロゲンの濃度が異なることを特徴とする請求項４に記載の成膜方法。
  6. 前記第１の成膜工程は、
    前記基板を２５０℃以上の温度に加熱した状態で、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２ガスとを含む前記混合ガスのプラズマにより、前記保護膜として窒化シリコン膜を成膜する窒化シリコン膜成膜工程と、
    前記基板を２５０℃以上の温度に加熱した状態で、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｏ２ガスとを含む前記混合ガスのプラズマにより、前記窒化シリコン膜上に、前記保護膜として酸化シリコン膜を成膜する酸化シリコン膜成膜工程と
    を含むことを特徴とする請求項１〜５のいずれか一つに記載の成膜方法。
  7. 前記第１の成膜工程は、
    前記基板を２５０℃以上の温度に加熱した状態で、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｏ２ガスとを含む前記混合ガスのプラズマにより、前記保護膜として酸化シリコン膜を成膜する酸化シリコン膜成膜工程と、
    前記基板を２５０℃以上の温度に加熱した状態で、ＳｉＣｌ４ガスと、ＳｉＦ４ガスと、Ｎ２ガスとを含む前記混合ガスのプラズマにより、前記酸化シリコン膜上に、前記保護膜として窒化シリコン膜を成膜する窒化シリコン膜成膜工程と
    を含むことを特徴とする請求項１〜５のいずれか一つに記載の成膜方法。
  8. 前記保護膜は、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）における、アンダーコート層、ゲート絶縁層、エッチングストップ層及びパッシベーション層の少なくともいずれか一つに適用されることを特徴とする請求項１〜７のいずれか一つに記載の成膜方法。
  9. 前記保護膜に含まれる水素の濃度は、１ａｔｏｍ％以下であり、
    前記保護膜に含まれるハロゲンの濃度は、１ａｔｏｍ％以上であることを特徴とする請求項１〜８のいずれか一つに記載の成膜方法。
  10. 前記酸化物半導体が形成され、前記保護膜が成膜され、且つ、前記酸化物半導体及び前記保護膜の上方に有機ＥＬ（Electro Luminescence）素子が形成された前記基板を前記処理容器内に搬入する第２の搬入工程と、
    前記処理容器内に搬入された前記基板を１００℃以下の温度に調整した状態で、ＳｉＣｌ４ガス及びＳｉＦ４ガスの少なくともいずれか一つと、水素原子を含まない窒素含有ガスとを含む混合ガスのプラズマにより、前記有機ＥＬ素子を覆うように、窒化シリコン膜である封止膜を成膜する第２の成膜工程と
    をさらに含むことを特徴とする請求項１〜９のいずれか一つに記載の成膜方法。
  11. 処理容器と、
    前記処理容器内にガスを供給するためのガス供給部と、
    前記処理容器内においてガスのプラズマを生成するためのプラズマ生成部と、
    請求項１〜１０のいずれか一つに記載の成膜方法を実行する制御部と
    を有することを特徴とする成膜装置。
JP2017095481A 2017-05-12 2017-05-12 成膜方法及び成膜装置 Active JP6924943B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017095481A JP6924943B2 (ja) 2017-05-12 2017-05-12 成膜方法及び成膜装置
KR1020180054124A KR102084309B1 (ko) 2017-05-12 2018-05-11 성막 방법 및 성막 장치
TW107116052A TWI772419B (zh) 2017-05-12 2018-05-11 成膜方法及成膜裝置
CN201810447691.8A CN108866508B (zh) 2017-05-12 2018-05-11 成膜方法和成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017095481A JP6924943B2 (ja) 2017-05-12 2017-05-12 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
JP2018195610A true JP2018195610A (ja) 2018-12-06
JP6924943B2 JP6924943B2 (ja) 2021-08-25

Family

ID=64333271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017095481A Active JP6924943B2 (ja) 2017-05-12 2017-05-12 成膜方法及び成膜装置

Country Status (4)

Country Link
JP (1) JP6924943B2 (ja)
KR (1) KR102084309B1 (ja)
CN (1) CN108866508B (ja)
TW (1) TWI772419B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828486A (zh) * 2019-11-19 2020-02-21 云谷（固安）科技有限公司 显示面板的制作方法和显示面板
CN113161224A (zh) * 2020-01-23 2021-07-23 东京毅力科创株式会社 成膜方法和成膜装置
KR20230051692A (ko) 2020-12-18 2023-04-18 닛신덴키 가부시키 가이샤 박막 트랜지스터의 제조 방법
KR20230138552A (ko) 2021-03-23 2023-10-05 닛신덴키 가부시키 가이샤 실리콘 산질화막의 성막 방법 및 박막 트랜지스터의 제조 방법
JP7461988B2 (ja) 2022-06-22 2024-04-04 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および表示装置
JP7540867B2 (ja) 2020-11-18 2024-08-27 東京エレクトロン株式会社 窒化シリコン膜の成膜方法及び成膜装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7442419B2 (ja) * 2020-10-29 2024-03-04 東京エレクトロン株式会社 有機ｅｌパネルの製造方法
CN117431525A (zh) * 2022-04-01 2024-01-23 杭州芯傲光电有限公司 氮化硅膜的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234430A (ja) * 1989-03-08 1990-09-17 Mitsubishi Electric Corp 半導体装置
JP2012004549A (ja) * 2010-05-20 2012-01-05 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012033913A (ja) * 2010-07-01 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015176885A (ja) * 2014-03-13 2015-10-05 東京エレクトロン株式会社 半導体デバイス、その製造方法、及びその製造装置
JP2015206076A (ja) * 2014-04-21 2015-11-19 東京エレクトロン株式会社 封止膜の形成方法及び封止膜製造装置
JP2016072570A (ja) * 2014-10-01 2016-05-09 東京エレクトロン株式会社 電子デバイス、その製造方法、及びその製造装置
JP2017011058A (ja) * 2015-06-19 2017-01-12 東京エレクトロン株式会社 プラズマを用いた成膜方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100812A (ja) * 1998-09-17 2000-04-07 Tokyo Electron Ltd シリコンナイトライド膜の成膜方法
JP4865214B2 (ja) * 2004-12-20 2012-02-01 東京エレクトロン株式会社 成膜方法および記憶媒体
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
WO2013134661A1 (en) * 2012-03-09 2013-09-12 Air Products And Chemicals, Inc. Barrier materials for display devices
JP6232219B2 (ja) * 2013-06-28 2017-11-15 東京エレクトロン株式会社 多層保護膜の形成方法
CN104576970A (zh) * 2013-10-12 2015-04-29 昆山工研院新型平板显示技术中心有限公司 一种柔性显示装置的制备方法及其制备的柔性显示装置
JP6360770B2 (ja) * 2014-06-02 2018-07-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234430A (ja) * 1989-03-08 1990-09-17 Mitsubishi Electric Corp 半導体装置
JP2012004549A (ja) * 2010-05-20 2012-01-05 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012033913A (ja) * 2010-07-01 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015176885A (ja) * 2014-03-13 2015-10-05 東京エレクトロン株式会社 半導体デバイス、その製造方法、及びその製造装置
JP2015206076A (ja) * 2014-04-21 2015-11-19 東京エレクトロン株式会社 封止膜の形成方法及び封止膜製造装置
JP2016072570A (ja) * 2014-10-01 2016-05-09 東京エレクトロン株式会社 電子デバイス、その製造方法、及びその製造装置
JP2017011058A (ja) * 2015-06-19 2017-01-12 東京エレクトロン株式会社 プラズマを用いた成膜方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828486A (zh) * 2019-11-19 2020-02-21 云谷（固安）科技有限公司 显示面板的制作方法和显示面板
CN110828486B (zh) * 2019-11-19 2023-05-12 云谷（固安）科技有限公司 显示面板的制作方法和显示面板
CN113161224A (zh) * 2020-01-23 2021-07-23 东京毅力科创株式会社 成膜方法和成膜装置
CN113161224B (zh) * 2020-01-23 2024-03-22 东京毅力科创株式会社 成膜方法和成膜装置
JP7540867B2 (ja) 2020-11-18 2024-08-27 東京エレクトロン株式会社 窒化シリコン膜の成膜方法及び成膜装置
KR20230051692A (ko) 2020-12-18 2023-04-18 닛신덴키 가부시키 가이샤 박막 트랜지스터의 제조 방법
KR20230138552A (ko) 2021-03-23 2023-10-05 닛신덴키 가부시키 가이샤 실리콘 산질화막의 성막 방법 및 박막 트랜지스터의 제조 방법
JP7461988B2 (ja) 2022-06-22 2024-04-04 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および表示装置

Also Published As

Publication number Publication date
JP6924943B2 (ja) 2021-08-25
KR102084309B1 (ko) 2020-04-23
KR20180124779A (ko) 2018-11-21
TWI772419B (zh) 2022-08-01
CN108866508B (zh) 2020-11-03
TW201907599A (zh) 2019-02-16
CN108866508A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
JP6924943B2 (ja) 成膜方法及び成膜装置
KR102047591B1 (ko) 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치
JP6689140B2 (ja) 成膜方法およびｔｆｔの製造方法
US20170365459A1 (en) Method for manufacturing semiconductor device and recording medium
KR101851431B1 (ko) 반도체 디바이스, 그 제조 방법, 및 그 제조 장치
CN105489655B (zh) 电子设备及其制造方法和其制造装置
US9058982B2 (en) Silicon oxynitride film and method for forming same, and semiconductor device
JP7130548B2 (ja) 成膜方法及び成膜装置
KR102217171B1 (ko) 성막 방법 및 성막 장치
US11670722B2 (en) Process to reduce plasma induced damage

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20170830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170901

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20170830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210713

R150 Certificate of patent or registration of utility model

Ref document number: 6924943

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250