KR102084309B1 - 성막 방법 및 성막 장치 - Google Patents

성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR102084309B1
KR102084309B1 KR1020180054124A KR20180054124A KR102084309B1 KR 102084309 B1 KR102084309 B1 KR 102084309B1 KR 1020180054124 A KR1020180054124 A KR 1020180054124A KR 20180054124 A KR20180054124 A KR 20180054124A KR 102084309 B1 KR102084309 B1 KR 102084309B1
Authority
KR
South Korea
Prior art keywords
film
gas
substrate
silicon nitride
protective film
Prior art date
Application number
KR1020180054124A
Other languages
English (en)
Other versions
KR20180124779A (ko
Inventor
데츠야 다카토
히로아키 우치다
사치오 와타나베
츠토무 사토요시
가즈오 사사키
마모루 후루타
Original Assignee
도쿄엘렉트론가부시키가이샤
고치켄 고리쯔 다이가쿠호진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤, 고치켄 고리쯔 다이가쿠호진 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180124779A publication Critical patent/KR20180124779A/ko
Application granted granted Critical
Publication of KR102084309B1 publication Critical patent/KR102084309B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 H 원자에 대한 배리어성이 높은 보호막을 제공한다.
성막 방법은, 기판 상에 형성되는 산화물 반도체를 보호하는 보호막의 성막 방법이며, 산화물 반도체가 형성되기 전의 기판 또는 산화물 반도체가 형성된 후의 기판을 처리 용기 내에 반입하는 제1 반입 공정과, 처리 용기 내에 반입된 기판을 250℃ 이상의 온도로 가열한 상태에서, SiCl4 가스와, SiF4 가스와, 질소 원자 및 산소 원자 중 적어도 어느 하나를 포함하고 또한 수소 원자를 포함하지 않는 처리 가스를 포함하는 혼합 가스의 플라스마에 의해, 보호막을 성막하는 제1 성막 공정을 포함한다.

Description

성막 방법 및 성막 장치{FILM FORMING METHOD AND FILM FORMING APPARATUS}
본 발명의 다양한 측면 및 실시 형태는 성막 방법 및 성막 장치에 관한 것이다.
근년, 발광 소자인 유기 EL(Electro Luminescence) 소자를 이용한 박형 디스플레이 등의 유기 전자 디바이스의 개발이 진행되고 있고, 유기 EL 소자의 구동계로서 박막 트랜지스터(TFT: Thin Film Transistor)의 적용이 검토되고 있다. TFT의 채널에는 높은 전자 이동도나, 낮은 소비 전력 등의 관점에서, 인듐(In), 갈륨(Ga) 및 아연(Zn)으로 이루어지는 산화물 반도체, 소위 IGZO가 사용된다. IGZO는 아몰퍼스 상태에서도 비교적 높은 전자 이동도를 갖는다. 그로 인해, IGZO 등의 산화물 반도체를 TFT의 채널에 사용함으로써 고속의 스위칭 동작을 실현하는 것이 가능해진다.
또한, TFT에서는 채널을 외계의 이온이나 수분으로부터 보호하기 위하여, 예를 들어 질화규소(SiN)막 등의 보호막이 성막된다. SiN막을 플라스마 CVD(Chemical Vapor Deposition)에 의해 성막하는 경우, 원료 가스로는 실란(SiH4) 및 암모니아(NH3)가 사용되는 경우가 많다. 원료 가스로서 실란 및 암모니아가 사용된 경우, 성막 중의 수소(H) 라디칼이나 H 이온에 의해 환원 반응이 일어나, 산화물 반도체로부터 산소 원자의 탈리를 일으키게 된다. 또한, SiN막에 도입된 H 원자는, 시간의 경과나, 광 조사, 온도 변화 등의 외적 요인에 의해, 채널을 구성하는 산화물 반도체 중의 산소(O) 원자와 반응하여 산화물 반도체로부터 O 원자의 탈리를 일으키게 된다. 이에 의해, 산화물 반도체의 특성이 열화되며, TFT의 특성이 열화되어 버린다.
이것을 방지하기 위하여, 염화규소(SiCl4) 가스 또는 불화규소(SiF4) 가스 및 H 원자를 포함하지 않는 질소(N) 함유 가스를 사용하여, 산화물 반도체 상에 보호막으로서 SiN막을 성막하는 기술이 알려져 있다. 이에 의해, 보호막 중에 H 원자가 존재하지 않으므로, 산화물 반도체의 특성 열화를 억제할 수 있다.
일본 특허 공개 제2015-12131호 공보
그런데, TFT에 있어서 TFT의 기판 온도가 적절하게 조정되지 않는 상태로 보호막이 성막되면, 보호막을 구성하는 원자간의 결합이 약해지고, 보호막의 막 밀도 등의 막질이 저하되는 경우가 있다. 보호막의 막질이 저하되면, H 원자가 빠져 나가는 간극이 많아진다. 이에 의해, 보호막의 H 원자에 대한 배리어성이 손상될 가능성이 있다. 이로 인해, 보호막의 막질을 향상시키고, H 원자에 대한 배리어성이 높은 보호막을 제공하는 것이 기대되고 있다.
개시하는 성막 방법은, 하나의 실시 형태에 있어서 기판 상에 형성되는 산화물 반도체를 보호하는 보호막의 성막 방법이며, 상기 산화물 반도체가 형성되기 전의 상기 기판 또는 상기 산화물 반도체가 형성된 후의 상기 기판을 처리 용기 내에 반입하는 제1 반입 공정과, 상기 처리 용기 내에 반입된 상기 기판을 250℃ 이상의 온도로 가열한 상태에서, SiCl4 가스와, SiF4 가스와, 질소 원자 및 산소 원자 중 적어도 어느 하나를 포함하고, 또한 수소 원자를 포함하지 않는 처리 가스를 포함하는 혼합 가스의 플라스마에 의해, 상기 보호막을 성막하는 제1 성막 공정을 포함한다.
개시하는 성막 방법 중 하나의 형태에 따르면, H 원자에 대한 배리어성이 높은 보호막을 제공할 수 있다는 효과를 발휘한다.
도 1은 본 실시 형태에 따른 성막 장치의 구성의 일례를 나타내는 개략 단면도이다.
도 2는 TFT의 구성의 일례를 도시하는 단면도이다.
도 3은 TFT가 적용된 유기 전자 디바이스의 구성의 일례를 도시하는 단면도이다.
도 4는 게이트 절연층 및 패시베이션층의 성막 수순의 일례를 도시하는 흐름도이다.
도 5는 산화 실리콘막의 성막 시에 있어서의 기판의 온도와 성막 후의 산화 실리콘막의 막 밀도의 관계의 측정 결과를 나타내는 도면이다.
도 6은 산화 실리콘막의 성막 시에 있어서의 기판의 온도와 성막 후의 산화 실리콘막의 WERR의 관계의 측정 결과를 나타내는 도면이다.
도 7은 질화 실리콘막의 성막 시에 있어서의 기판의 온도와 성막 후의 질화 실리콘막의 막 밀도의 관계의 측정 결과를 나타내는 도면이다.
도 8은 질화 실리콘막의 성막 시에 있어서의 기판의 온도와 성막 후의 질화 실리콘막의 WERR의 관계의 측정 결과를 나타내는 도면이다.
도 9는 PBTS법에 의한, TFT의 임계값 전압의 변동량의 측정 결과를 나타내는 도면이다.
도 10은 μ-PCD법을 이용한 보호막의 배리어성 검증 결과를 설명하는 도면이다.
도 11은 게이트 절연층, 패시베이션층 및 밀봉막의 성막 수순의 일례를 도시하는 흐름도이다.
도 12는 TFT의 구조의 다른 예를 도시하는 단면도이다.
도 13은 톱 게이트형의 TFT의 구성의 일례를 도시하는 단면도이다.
이하, 도면을 참조하여 본원이 개시하는 성막 방법 및 성막 장치의 실시 형태에 대해 상세히 설명한다. 또한, 각 도면에 있어서 동일하거나 또는 상당 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
[성막 장치(10)의 구성]
먼저, 본 실시 형태에 따른 성막 장치(10)의 구성에 대해 설명한다. 도 1은, 본 실시 형태에 따른 성막 장치(10)의 구성의 일례를 나타내는 개략 단면도이다. 본 실시 형태에 따른 성막 장치(10)는 유도 결합형의 플라스마 화학 기상 퇴적(ICP-CVD)장치이다. 도 1에 있어서, 성막 장치(10)는 대략 직육면체 형상의 처리 용기(11)를 갖는다. 처리 용기(11) 내에는 기판(S)을 상면에 적재하는 적재대(12)가 배치되어 있다. 적재대(12) 내에는 도시되지 않은 온도 제어 기구가 설치되어 있고, 해당 온도 제어 기구에 의해, 적재대(12) 상에 적재된 기판(S)의 온도가 소정의 온도로 제어된다.
기판(S)은, 예를 들어 FPD(Flat Panel Display)나 시트 디스플레이 등에 사용되는 유리 기판 또는 플라스틱 기판이다. 처리 용기(11)의 상부에는, 처리 용기(11)의 천장부를 구성하는 창 부재(14)가 설치되어 있고, 창 부재(14) 상에는, 처리 용기(11)의 내부 적재대(12)와 대향하도록 안테나(13)가 배치되어 있다. 창 부재(14)는 예를 들어 유전체 등으로 구성되어 있고, 처리 용기(11)의 내부와 외부를 구획한다. 또한, 창 부재(14)는 복수의 분할편으로 구성되어도 된다.
처리 용기(11)의 측벽에는, 기판(S)을 반입 및 반출하기 위한 개구가 형성되어 있고, 해당 개구는 게이트 밸브(16)에 의해 폐쇄되어 있다. 처리 용기(11)의 저부에는, 배기구(18)가 설치되어 있고, 배기구(18)에는, 배기 장치(17)가 접속되어 있다. 배기 장치(17)는 배기구(18)를 통해 처리 용기(11) 내를 진공화하고, 처리 용기(11)의 내부를 소정의 압력까지 감압한다.
창 부재(14)는 도시되지 않은 절연성의 부재를 통해 처리 용기(11)의 측벽에 지지되어 있으며, 창 부재(14)와 처리 용기(11)는 직접적으로 접촉하지 않고, 전기적으로 도통하지 않는다. 또한, 창 부재(14)는 적어도 적재대(12)에 적재된 기판(S)의 전체면을 덮는 것이 가능한 크기를 갖는다.
처리 용기(11)의 측벽에는 가스 도입구(15)가 설치되어 있고, 가스 도입구(15)에는 가스 공급관(23)을 통해 밸브(22a 내지 22d)가 접속되어 있다. 밸브(22a)는 유량 제어기(21a)를 통해 가스 공급원(20a)에 접속되어 있다. 밸브(22b)는 유량 제어기(21b)를 통해 가스 공급원(20b)에 접속되어 있다. 밸브(22c)는 유량 제어기(21c)를 통해 가스 공급원(20c)에 접속되어 있다. 밸브(22d)는 유량 제어기(21d)를 통해 가스 공급원(20d)에 접속되어 있다.
가스 공급원(20a)은 SiCl4 가스의 공급원이다. 가스 공급원(20b)은 SiF4 가스의 공급원이다. 가스 공급원(20c)은 질소 원자 및 산소 원자 중 적어도 어느 하나를 포함하고 또한 수소 원자를 포함하지 않는 처리 가스의 공급원이다. 본 실시 형태에 있어서, 가스 공급원(20c)은 처리 가스로서 O2 가스를 공급한다. 가스 공급원(20d)은 질소 원자 및 산소 원자 중 적어도 어느 하나를 포함하고 또한 수소 원자를 포함하지 않는 처리 가스의 공급원이다. 본 실시 형태에 있어서, 가스 공급원(20d)은 처리 가스로서 N2 가스를 공급한다.
가스 공급원(20a)으로부터 공급된 SiCl4 가스는, 유량 제어기(21a)에 의해 유량이 조정되어, 밸브(22a) 및 가스 공급관(23)을 통해 가스 도입구(15)로부터 처리 용기(11) 내에 공급된다. 또한, 가스 공급원(20b)으로부터 공급된 SiF4 가스는 유량 제어기(21b)에 의해 유량이 조정되고, 밸브(22b) 및 가스 공급관(23)을 통해, 가스 도입구(15)로부터 처리 용기(11) 내에 공급된다. 또한, 가스 공급원(20c)으로부터 공급된 O2 가스는, 유량 제어기(21c)에 의해 유량이 조정되어, 밸브(22c) 및 가스 공급관(23)을 통해 가스 도입구(15)로부터 처리 용기(11) 내에 공급된다. 또한, 가스 공급원(20d)으로부터 공급된 N2 가스는, 유량 제어기(21d)에 의해 유량이 조정되어, 밸브(22d) 및 가스 공급관(23)을 통해, 가스 도입구(15)로부터 처리 용기(11) 내에 공급된다.
안테나(13)는 창 부재(14)의 상면에 따라 배치되는 환상의 도선으로 이루어지고, 정합기(25)를 통해 고주파 전원(26)에 접속된다. 고주파 전원(26)은 소정 주파수의 고주파 전력을 안테나(13)에 공급하고, 안테나(13)를 흐르는 고주파 전류에 의해, 창 부재(14)를 통해 처리 용기(11)의 내부에 자계를 발생시킨다. 처리 용기(11) 내에 발생된 자계에 의해, 처리 용기(11) 내에 유도 전계가 발생하고, 해당 유도 전계에 의해 처리 용기(11) 내의 전자가 가속된다. 그리고, 해당 유도 전계에 의해 가속된 전자가, 처리 용기(11) 내에 도입된 가스의 분자나 원자와 충돌함으로써, 처리 용기(11) 내에 유도 결합 플라스마가 발생한다.
본 실시 형태에서의 성막 장치(10)에서는, 후술하는 게이트 절연층이 성막되는 경우, 처리 용기(11) 내에 SiCl4 가스와, SiF4 가스와, O2 가스가 공급되고, 공급된 가스의 혼합 가스로부터, 유도 결합 플라스마에 의해 양이온이나 라디칼이 생성된다. 그리고, 생성된 양이온이나 라디칼에 의해 적재대(12)에 적재된 기판 S 상에 산화 실리콘막이 성막된다. 계속해서, 처리 용기(11) 내에 SiCl4 가스와, SiF4 가스와, N2 가스가 공급되고, 공급된 가스의 혼합 가스로부터, 유도 결합 플라스마에 의해 양이온이나 라디칼이 생성된다. 그리고, 생성된 양이온이나 라디칼에 의해 산화 실리콘막 상에 질화 실리콘막이 성막된다. 이에 의해, 산화 실리콘막 및 질화 실리콘막을 포함하는 적층막인 게이트 절연층이 성막된다. 게이트 절연층은 채널에 전계를 발생시키는 커패시터로서의 본래의 기능 이외에도, 기판 S 상에 형성되는 산화물 반도체를 수분 등으로부터 보호하는 기능을 갖는다. 즉, 게이트 절연층과, 게이트 절연층에 포함되는 산화 실리콘막 및 질화 실리콘막은 기판 S 상에 형성되는 산화물 반도체를 보호하는 보호막의 일례에 상당한다.
또한, 본 실시 형태에서의 성막 장치(10)에서는, 후술하는 패시베이션층이 성막되는 경우, 처리 용기(11) 내에 SiCl4 가스와, SiF4 가스와, O2 가스가 공급되고, 공급된 가스의 혼합 가스로부터, 유도 결합 플라스마에 의해 양이온이나 라디칼이 생성된다. 그리고, 생성된 양이온이나 라디칼에 의해, 적재대(12)에 적재된 기판 S 상에 산화 실리콘(SiO)막이 성막된다. 계속해서, 처리 용기(11) 내에 SiCl4 가스와, SiF4 가스와, N2 가스가 공급되고, 공급된 가스의 혼합 가스로부터, 유도 결합 플라스마에 의해 양이온이나 라디칼이 생성된다. 그리고, 생성된 양이온이나 라디칼에 의해, SiO막 상에 질화 실리콘(SiN)막이 성막된다. 이에 의해, SiO막 및 SiN막을 포함하는 적층막인 패시베이션층이 성막된다. 패시베이션층은, 기판 S 상에 형성되는 산화물 반도체를 수분 등으로부터 보호하는 기능을 갖는다. 즉, 패시베이션층과, 패시베이션층에 포함되는 SiO막 및 SiN막이라 함은, 기판 S 상에 형성되는 산화물 반도체를 보호하는 보호막의 일례에 상당한다.
또한, 본 실시 형태에서의 성막 장치(10)에서는, 후술하는 밀봉막이 성막되는 경우, 처리 용기(11) 내에 SiCl4 가스와, SiF4 가스와, N2 가스가 공급되고, 공급된 가스의 혼합 가스로부터 유도 결합 플라스마에 의해 양이온이나 라디칼이 생성된다. 그리고, 생성된 양이온이나 라디칼에 의해 적재대(12)에 적재된 기판 S 상에 SiN막인 밀봉막이 성막된다.
또한, 게이트 절연층 또는 패시베이션층의 성막에 있어서, 산화 실리콘막 또는 질화 실리콘막을 직접 구성하는 재료 가스는 아니지만, 산화 실리콘막 또는 질화 실리콘막을 직접 구성하는 재료 가스인 SiCl4 가스, SiCl4 가스, O2 가스 및 N2 가스를 적당한 농도로 조정하고, 또한, 유도 결합 플라스마를 생성하기 위한 방전을 용이하게 행할 수 있도록 하는 등, 성막 처리에 있어서 보조적인 역할을 하기 위하여, Ar 가스 등의 희가스를 첨가해도 된다. 즉, SiCl4 가스와, SiF4 가스와, O2 가스를 포함하는 혼합 가스가 희가스를 더 포함해도 되고, SiCl4 가스와, SiF4 가스와, N2 가스를 포함하는 혼합 가스가 희가스를 더 포함해도 된다.
성막 장치(10)는 성막 장치(10)의 각 부의 동작을 제어하는 컨트롤러(27)를 구비한다. 컨트롤러(27)는 배기 장치(17), 유량 제어기(21a 내지 21d), 밸브(22a 내지 22d) 및 고주파 전원(26)을 각각 제어한다. 컨트롤러(27)는 예를 들어ASIC(Application Specific Integrated Circuit)이나 CPU(Central Processing Unit) 등의 각종 집적 회로나 전자 회로 등을 갖는 컴퓨터에 의해 실현된다.
[TFT(30)의 구성]
도 2는, TFT(30)의 구성의 일례를 도시하는 단면도이다. 본 실시 형태에서의 TFT(30)는 보텀 게이트형이다.
TFT(30)는 예를 들어 도 2에 도시된 바와 같이, 기판 S 상에 형성된 언더코팅층(31)과, 언더코팅층(31) 상에 부분적으로 형성된 게이트 전극(32)과, 언더코팅층(31) 및 게이트 전극(32)을 덮도록 형성된 게이트 절연층(33)을 구비한다.
또한, TFT(30)는 예를 들어 도 2에 도시된 바와 같이, 게이트 절연층(33) 상에 있어서 게이트 전극(32)의 바로 위에 배치되도록 형성된 채널(34)과, 게이트 절연층(33) 상에 있어서 채널(34)의 양옆에 각각 형성된 소스 전극(35) 및 드레인 전극(36)을 구비한다. 본 실시 형태에 있어서, 채널(34)는 산화물 반도체이다. 채널(34)에는, 예를 들어 인듐(In), 갈륨(Ga) 및 아연(Zn)으로 이루어지는 산화물 반도체인, 소위 IGZO가 사용된다. 또한, 채널(34)의 재료는 산화물 반도체라면, IGZO에 한정되지 않는다.
본 실시 형태에 있어서, 게이트 절연층(33)는 산화 실리콘막(33a) 및 질화 실리콘막(33b)을 포함하는 적층막이다. 게이트 절연층(33)에 있어서, 질화 실리콘막(33b)이 채널(34)에 접촉한다. 게이트 절연층(33)이 성막되는 경우, 산화 실리콘막(33a) 및 질화 실리콘막(33b)은 SiCl4와, SiF4 가스와, 수소 원자를 포함하지 않는 산소 함유 가스 또는 질소 함유 가스를 사용하여 성막된다. 산화 실리콘막(33a) 및 질화 실리콘막(33b)이 SiCl4와, SiF4 가스와, 수소 원자를 포함하지 않는 산소 함유 가스 또는 질소 함유 가스를 사용하여 성막되기 때문에, 성막 후의 게이트 절연층(33) 중의 H 원자의 함유량을 적게 할 수 있다. 이에 의해, H 원자에 의한 채널(34)의 특성 열화를 억제할 수 있다. 또한, 산화 실리콘막(33a) 및 질화 실리콘막(33b)이 SiCl4와, SiF4 가스와, 수소 원자를 포함하지 않는 산소 함유 가스 또는 질소 함유 가스를 사용하여 성막되기 때문에, 성막 후의 게이트 절연층(33) 중의 F 원자의 함유량을 증가시킬 수 있다. 이에 의해, 게이트 절연층(33)의 성막 처리 후속 공정인 어닐 처리가 TFT(30)에 실시되는 경우에, 게이트 절연층(33) 중의 F 원자가 채널(34)을 향하여 확산되고, 채널(34)의 결함이 F 원자에 의해 보수된다. H 원자에 의한 채널(34)의 특성 열화를 억제함과 함께, F 원자에 의한 채널(34)의 보수를 촉진하기 위해서는, 게이트 절연층(33)에 포함되는 수소의 농도는 1atom％ 이하인 것이 바람직하고, 게이트 절연층(33)에 포함되는 할로겐(즉, 불소)의 농도는 1atom％ 이상인 것이 바람직하다.
상기 실시 형태에서는, 질화 실리콘막(33b)이 산화 실리콘막(33a) 상에 성막됨으로써, 산화 실리콘막(33a) 및 질화 실리콘막(33b)을 포함하는 게이트 절연층(33)이 성막되는 경우에 대해 설명했지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 산화 실리콘막(33a)이 질화 실리콘막(33b) 상에 성막되어도 된다. 이 경우, 산화 실리콘막(33a)이 채널(34)에 접촉한다.
또한, TFT(30)는, 예를 들어 도 2에 도시된 바와 같이, 게이트 절연층(33) 상에 있어서 채널(34), 소스 전극(35) 및 드레인 전극(36)을 덮도록 형성된 패시베이션층(37)을 구비한다. 본 실시 형태에 있어서, 패시베이션층(37)은 산화 실리콘막(37a) 및 질화 실리콘막(37b)을 포함하는 적층막이다. 패시베이션층(37)에 있어서, 산화 실리콘막(37a)이 채널(34)에 접촉한다. 패시베이션층(37)이 성막되는 경우, 산화 실리콘막(37a) 및 질화 실리콘막(37b)은 SiCl4와, SiF4 가스와, 수소 원자를 포함하지 않는 산소 함유 가스 또는 질소 함유 가스를 사용하여 성막된다. 산화 실리콘막(37a) 및 질화 실리콘막(37b)은 SiCl4와, SiF4 가스와, 수소 원자를 포함하지 않는 산소 함유 가스 또는 질소 함유 가스를 사용하여 성막되기 때문에, 성막 후의 패시베이션층(37) 중의 H 원자의 함유량을 적게 할 수 있다. 이에 의해, H 원자에 의한 채널(34)의 특성 열화를 억제할 수 있다. 또한, 산화 실리콘막(37a) 및 질화 실리콘막(37b)은 SiCl4와, SiF4 가스와, 수소 원자를 포함하지 않는 산소 함유 가스 또는 질소 함유 가스를 사용하여 성막되기 때문에, 성막 후의 패시베이션층(37) 중의 F 원자의 함유량을 증가시킬 수 있다. 이에 의해, 패시베이션층(37)의 성막 처리 후속 공정인 어닐 처리가 TFT(30)에 실시되는 경우에, 패시베이션층(37) 중의 F 원자가 채널(34)을 향하여 확산되고, 채널(34)의 산소 결함이 F 원자에 의해 보수된다. H 원자에 의한 채널(34)의 특성 열화를 억제함과 함께, F 원자에 의한 채널(34)의 보수를 촉진하기 위해서는, 패시베이션층(37)에 포함되는 수소의 농도는, 1atom％ 이하인 것이 바람직하고, 패시베이션층(37)에 포함되는 할로겐(즉, 불소)의 농도는, 1atom％ 이상인 것이 바람직하다.
상기 실시 형태에서는, 질화 실리콘막(37b)이 산화 실리콘막(37a) 상에 성막됨으로써, 산화 실리콘막(37a) 및 질화 실리콘막(37b)을 포함하는 패시베이션층(37)이 성막되는 경우에 대해 설명했지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 산화 실리콘막(37a)이 질화 실리콘막(37b) 상에 성막되어도 된다. 이 경우, 질화 실리콘막(37b)이 채널(34)에 접촉한다.
[TFT(30)이 적용된 유기 전자 디바이스(40)의 구성]
도 3은 TFT(30)가 적용된 유기 전자 디바이스(40)의 구성의 일례를 도시하는 단면도이다.
유기 전자 디바이스(40)는 예를 들어 도 3에 도시된 바와 같이, TFT(30)와, TFT(30)의 패시베이션층(37) 상에 형성된 유기 평탄화층(41)과, 유기 평탄화층(41) 및 패시베이션층(37)을 부분적으로 관통하여 드레인 전극(36)에 접촉하도록 유기 평탄화층(41) 상에 형성된 애노드층(42)과, 애노드층(42) 상에 형성된 뱅크층(43)과, 애노드층(42) 상에 있어서 인접하는 뱅크층(43)에 끼워지도록 형성된 유기 발광층(44)과, 유기 발광층(44) 상에 형성된 캐소드층(45)을 구비한다. 본 실시 형태에 있어서, 유기 평탄화층(41), 애노드층(42), 뱅크층(43), 유기 발광층(44) 및 캐소드층(45)은 유기 EL 소자를 구성한다.
또한, 유기 전자 디바이스(40)는 예를 들어 도 3에 도시된 바와 같이, 뱅크층(43) 상에 있어서 유기 EL 소자를 덮도록 형성된 밀봉막(46)을 구비한다. 본 실시 형태에 있어서, 밀봉막(46)은 예를 들어 SiCl4 가스와, SiF4 가스와, N2 가스 등의 H 원자를 포함하지 않는 질소 함유 가스를 사용하여 성막된 질화 실리콘막이다. 밀봉막(46)은 SiCl4 가스와, SiF4 가스와, H 원자를 포함하지 않는 질소 함유 가스를 사용하여 성막되기 때문에, 성막 후의 질화 실리콘막 중의 H 원자의 함유량을 적게 할 수 있다. 이에 의해, H 원자에 의한 유기 EL 소자나 채널(34)의 특성 열화를 억제할 수 있다.
[게이트 절연층(33) 및 패시베이션층(37)의 성막 수순]
도 4는, 게이트 절연층(33) 및 패시베이션층(37)의 성막 수순의 일례를 도시하는 흐름도이다. 도 4에 나타내는 흐름도는 소정의 프로그램에 따라 컨트롤러(27)가 성막 장치(10)의 각 부의 동작을 제어함으로써 실행된다. 또한, 도 4에 나타내는 흐름도는 도 2에 도시된 TFT(30)의 제조 방법의 일례를 나타내고 있다.
먼저, 게이트 밸브(16)가 해방되고, 언더코팅층(31) 및 게이트 전극(32)이 형성된 기판(S)이 처리 용기(11) 내에 반입된다(S101). 처리 용기(11) 내에 반입된 기판(S)은 적재대(12) 상에 적재된다. 적재대(12) 상에 기판(S)이 적재된 후, 게이트 밸브(16)가 폐쇄된다. 언더코팅층(31) 및 게이트 전극(32)이 형성된 기판(S)은, 산화물 반도체가 형성되기 전의 기판의 일례이다. 스텝 S101은, 제1 반입 공정의 일례이다.
이어서, 기판(S)이 250℃ 이상의 온도로 가열한 상태에서, SiCl4 가스와, SiF4 가스와, O2 가스를 포함하는 혼합 가스의 플라스마에 의해, 언더코팅층(31) 및 게이트 전극(32)을 덮도록 산화 실리콘막(33a)이 성막된다(S102). 구체적으로는, 적재대(12) 내의 온도 제어 기구에 의해, 적재대(12) 상에 적재된 기판(S)이 250℃ 이상의 온도로 가열된다. 그리고, 가스 공급원(20a), 가스 공급원(20b) 및 가스 공급원(20c)으로부터, SiCl4 가스와, SiF4 가스와, O2 가스를 포함하는 혼합 가스가 처리 용기(11) 내에 공급된다. 그리고, 배기 장치(17)에 의해 처리 용기(11) 내의 소정의 압력으로 제어되고, 고주파 전원(26)에 의해 정합기(25)를 통해 안테나(13)에 소정의 크기의 고주파 전력이 공급된다. 이에 의해, 처리 용기(11) 내에 유도 전계가 발생하고, SiCl4 가스와, SiF4 가스와, O2 가스를 포함하는 혼합 가스의 플라스마가 생성된다. 그리고, 플라스마에 포함되는 양이온이나 라디칼에 의해, 산화 실리콘막(33a)이 언더코팅층(31) 및 게이트 전극(32) 상에 성막된다. 스텝 S102는, 제1 성막 공정 및 산화 실리콘막 성막 공정의 일례이다.
이어서, 기판(S)이 250℃ 이상의 온도로 가열한 상태에서, SiCl4 가스와, SiF4 가스와, N2 가스를 포함하는 혼합 가스의 플라스마에 의해, 산화 실리콘막(33a)을 덮도록 질화 실리콘막(33b)이 성막된다(S103). 구체적으로는, 적재대(12) 내의 온도 제어 기구에 의해, 적재대(12) 상에 적재된 기판(S)이 250℃ 이상의 온도로 가열한다. 그리고, 가스 공급원(20a), 가스 공급원(20b) 및 가스 공급원(20d)으로부터, SiCl4 가스와, SiF4 가스와, N2 가스를 포함하는 혼합 가스가 처리 용기(11) 내에 공급된다. 그리고, 배기 장치(17)에 의해 처리 용기(11) 내의 소정의 압력으로 제어되고, 고주파 전원(26)에 의해 정합기(25)를 통해 안테나(13)에 소정의 크기의 고주파 전력이 공급된다. 이에 의해, 처리 용기(11) 내에 유도 전계가 발생하고, SiCl4 가스와, SiF4 가스와, N2 가스를 포함하는 혼합 가스의 플라스마가 생성된다. 그리고, 플라스마에 포함되는 양이온이나 라디칼에 의해, 질화 실리콘막(33b)이 산화 실리콘막(33a) 상에 성막된다. 스텝 S103은, 제1 성막 공정 및 질화 실리콘막 성막 공정의 일례이다.
산화 실리콘막(33a)이 언더코팅층(31) 및 게이트 전극(32) 상에 성막되고, 또한, 질화 실리콘막(33b)이 산화 실리콘막(33a) 상에 성막됨으로써, 산화 실리콘막(33a) 및 질화 실리콘막(33b)을 포함하는 게이트 절연층(33)이 성막된다. 또한, 산화 실리콘막(33a)이 질화 실리콘막(33b) 상에 성막되는 경우에는, 도 4의 스텝 S102 및 스텝 S103의 순서가 교체된다.
이어서, 게이트 밸브(16)가 해방되어, 게이트 절연층(33)이 성막된 기판(S)이 처리 용기(11) 내로부터 반출된다(S104). 기판(S)이 처리 용기(11) 내로부터 반출된 후, 게이트 밸브(16)가 폐쇄된다. 처리 용기(11) 내로부터 반출된 기판(S)은, 다른 장치로 반송된다. 그리고, 다른 장치에서 채널(34), 소스 전극(35) 및 드레인 전극(36)이 형성된다.
이어서, 게이트 밸브(16)가 해방되고, 다른 장치에 의해 채널(34), 소스 전극(35) 및 드레인 전극(36)이 형성된 기판(S)이 처리 용기(11) 내에 반입된다(S105). 처리 용기(11) 내에 반입된 기판(S)은 적재대(12) 상에 적재된다. 적재대(12) 상에 기판(S)이 적재된 후, 게이트 밸브(16)가 폐쇄된다. 다른 장치에 의해 채널(34), 소스 전극(35) 및 드레인 전극(36)이 형성된 기판(S)은 산화물 반도체가 형성된 후의 기판의 일례이다. 스텝 S105는, 제1 반입 공정의 일례이다.
이어서, 기판(S)이 250℃ 이상의 온도로 가열한 상태에서, SiCl4 가스와, SiF4 가스와, O2 가스를 포함하는 혼합 가스의 플라스마에 의해, 채널(34), 소스 전극(35) 및 드레인 전극(36)을 덮도록 산화 실리콘막(37a)이 성막된다(S106). 구체적으로는, 적재대(12) 내의 온도 제어 기구에 의해, 적재대(12) 상에 적재된 기판(S)이 250℃ 이상의 온도로 가열된다. 그리고, 가스 공급원(20a), 가스 공급원(20b) 및 가스 공급원(20c)으로부터, SiCl4 가스와, SiF4 가스와, O2 가스를 포함하는 혼합 가스가 처리 용기(11) 내에 공급된다. 그리고, 배기 장치(17)에 의해 처리 용기(11) 내의 소정의 압력으로 제어되고, 고주파 전원(26)에 의해 정합기(25)를 통해 안테나(13)에 소정의 크기의 고주파 전력이 공급된다. 이에 의해, 처리 용기(11) 내에 유도 전계가 발생되고, SiCl4 가스와, SiF4 가스와, O2 가스를 포함하는 혼합 가스의 플라스마가 생성된다. 그리고, 플라스마에 포함되는 양이온이나 라디칼에 의해, 산화 실리콘막(37a)이 채널(34), 소스 전극(35) 및 드레인 전극(36) 상에 성막된다. 스텝 S106은, 제1 성막 공정 및 산화 실리콘막 성막 공정의 일례이다.
이어서, 기판(S)이 250℃ 이상의 온도로 가열한 상태에서, SiCl4 가스와, SiF4 가스와, N2 가스를 포함하는 혼합 가스의 플라스마에 의해, 산화 실리콘막(37a)을 덮도록 질화 실리콘막(37b)이 성막된다(S107). 구체적으로는, 적재대(12) 내의 온도 제어 기구에 의해, 적재대(12) 상에 적재된 기판(S)이 250℃ 이상의 온도로 가열된다. 그리고, 가스 공급원(20a), 가스 공급원(20b) 및 가스 공급원(20d)으로부터, SiCl4 가스와, SiF4 가스와, N2 가스를 포함하는 혼합 가스가 처리 용기(11) 내에 공급된다. 그리고, 배기 장치(17)에 의해 처리 용기(11) 내의 소정의 압력으로 제어되고, 고주파 전원(26)에 의해 정합기(25)를 통해 안테나(13)에 소정의 크기의 고주파 전력이 공급된다. 이에 의해, 처리 용기(11) 내에 유도 전계가 발생되고, SiCl4 가스와, SiF4 가스와, N2 가스를 포함하는 혼합 가스의 플라스마가 생성된다. 그리고, 플라스마에 포함되는 양이온이나 라디칼에 의해, 질화 실리콘막(37b)이 산화 실리콘막(37a) 상에 성막된다. 스텝 S107은, 제1 성막 공정 및 질화 실리콘막 성막 공정의 일례이다.
산화 실리콘막(37a)이 채널(34), 소스 전극(35) 및 드레인 전극(36) 상에 성막되고, 또한, 질화 실리콘막(37b)이 산화 실리콘막(37a) 상에 성막됨으로써, 산화 실리콘막(37a) 및 질화 실리콘막(37b)을 포함하는 패시베이션층(37)이 성막된다. 또한, 산화 실리콘막(37a)이 질화 실리콘막(37b) 상에 성막되는 경우에는, 도 4의 스텝 S106 및 스텝 S107의 순서가 교체된다.
이어서, 게이트 밸브(16)가 해방되고, 게이트 절연층(33) 및 패시베이션층(37)이 성막된 기판(S)이 처리 용기(11) 내로부터 반출된다(S108).
상기 실시 형태에 있어서는, 게이트 절연층(33) 및 패시베이션층(37) 각각에 있어서 제1 반송 공정 및 제1 성막 공정을 적용함으로써, 보호막으로서 기능하는 막을 성막할 수 있다.
[게이트 절연층(33)의 막질과 기판(S)의 온도의 관계]
여기서, 게이트 절연층(33)(즉, 산화 실리콘막(33a) 및 질화 실리콘막(33b))의 성막 시에 있어서의 기판(S)의 온도와 성막 후의 게이트 절연층(33)의 막질의 관계에 대해 설명한다. 도 5는, 산화 실리콘막(33a)의 성막 시에 있어서의 기판(S)의 온도와 성막 후의 산화 실리콘막(33a)의 막 밀도의 관계의 측정 결과를 나타내는 도면이다. 도 5에 있어서, 횡축은 기판(S)의 온도[℃]를 나타내고, 종축은 산화 실리콘막(33a)의 막 밀도 [g/㎤]를 나타낸다.
도 5에 도시된 바와 같이, 산화 실리콘막(33a)의 막 밀도는 기판(S)의 온도가 높을수록 커지고, 기판(S)의 온도가 300℃ 부근인 경우에 포화하였다.
도 6은, 산화 실리콘막(33a)의 성막 시에 있어서의 기판(S)의 온도와 성막 후의 산화 실리콘막(33a)의 습식 에칭 레이트비(WERR: Wet Etching Rate Ratio)의 관계의 측정 결과를 나타내는 도면이다. 도 6에 있어서, 횡축은 기판(S)의 온도[℃]를 나타내고, 종축은 산화 실리콘막(33a)의 WERR을 나타낸다. 여기서, 산화 실리콘막(33a)의 WERR은 산화 실리콘막(33a)과, 열산화 처리법에 의해 성막된 열산화 실리콘막에 대해 불화 수소산에서 습식 에칭을 실시한 경우의 열산화 실리콘막의 에칭 레이트에 대한 산화 실리콘막(33a)의 에칭 레이트의 비이다. 산화 실리콘막(33a)의 WERR의 값이 작을수록, 산화 실리콘막(33a)의 내부식성이 높은 것을 나타내고 있다.
도 6에 도시된 바와 같이, 산화 실리콘막(33a)의 WERR은 기판(S)의 온도가 높을수록 작아졌다.
도 5 및 도 6에 나타낸 측정 결과로부터 명백해진 바와 같이, 기판(S)의 온도가 250℃ 이상이면, 산화 실리콘막(33a)의 막 밀도가 약 2.23g/㎤ 이상의 값까지 증대되며, 또한, 산화 실리콘막(33a)의 WERR이 약11％ 이하로 억제될 수 있었다.
도 7은, 질화 실리콘막(33b)의 성막 시에 있어서의 기판(S)의 온도와 성막 후의 질화 실리콘막(33b)의 막 밀도의 관계의 측정 결과를 나타내는 도면이다. 도 7에 있어서, 횡축은 기판(S)의 온도[℃]를 나타내고, 종축은, 질화 실리콘막(33b)의 막 밀도[g/㎤]를 나타낸다.
도 7에 도시된 바와 같이, 질화 실리콘막(33b)의 막 밀도는 기판(S)의 온도가 높을수록 커지고, 기판(S)의 온도가 300℃ 부근인 경우에 포화되었다.
도 8은, 질화 실리콘막(33b)의 성막 시에 있어서의 기판(S)의 온도와 성막 후의 질화 실리콘막(33b)의 WERR의 관계의 측정 결과를 나타내는 도면이다. 도 8에 있어서, 횡축은 기판(S)의 온도[℃]를 나타내며, 종축은 질화 실리콘막(33b)의 WERR을 나타낸다. 질화 실리콘막(33b)의 WERR은 질화 실리콘막(33b)과 열산화 처리법에 의해 성막된 열산화 실리콘막에 대해 불화 수소산으로 습식 에칭을 실시한 경우의 열산화 실리콘막의 에칭 레이트에 대한 질화 실리콘막(33b)의 에칭 레이트의 비이다. 질화 실리콘막(33b)의 WERR의 값이 작을수록, 질화 실리콘막(33b)의 내부식성이 높은 것을 나타내고 있다.
도 8에 도시된 바와 같이, 질화 실리콘막(33b)의 WERR은 기판(S)의 온도가 높을수록 작아지고, 기판(S)의 온도가 300℃ 부근인 경우에, 포화되었다.
도 7 및 도 8에 나타낸 측정 결과로부터 명백해진 바와 같이, 기판(S)의 온도가 250℃ 이상이면, 질화 실리콘막(33b)의 막 밀도가 약 2.85g/㎤ 이상의 값까지 증대되고, 또한, 질화 실리콘막(33b)의 WERR이 약 2.0 이하로 억제할 수 있었다.
발명자는, 도 5 내지 도 8의 측정 결과를 기초로 예의 연구를 거듭한 결과, 기판(S)의 온도가 250℃ 이상, 바람직하게는 300℃ 이상인 경우에, 산화 실리콘막(33a) 및 질화 실리콘막(33b)의 막질(즉, 막 밀도 및 WERR)이 미리 정해진 허용 스펙을 만족시키는 것을 알 수 있다.
그래서, 본 실시 형태에서는, 기판(S)을 250℃ 이상의 온도, 바람직하게는 300℃ 이상의 온도로 가열한 상태에서, 산화 실리콘막(33a) 및 질화 실리콘막(33b)을 성막한다. 이에 의해, 보호막으로서의 게이트 절연층(33)의 막질(즉, 막 밀도 및 WERR)을 향상시킬 수 있다. 보호막의 막질이 향상되면, 보호막을 구성하는 원자간의 결합이 강화되고 보호막에 있어서 H 원자가 빠져 나가는 간극을 적게 할 수 있다. 결과적으로, H 원자에 대한 배리어성이 높은 보호막을 제공할 수 있다.
또한, 상기의 설명에서는, 게이트 절연층(33)(즉, 산화 실리콘막(33a) 및 질화 실리콘막(33b))의 성막 시에 있어서의 기판(S)의 온도와 성막 후의 게이트 절연층(33)의 막질의 관계에 대해 논의하였다. 그러나, 패시베이션층(37)(즉, 산화 실리콘막(37a) 및 질화 실리콘막(37b))에 대해서도 게이트 절연층(33)과 동일한 논의가 적용될 수 있다. 즉, 기판(S)을 250℃ 이상의 온도, 바람직하게는 300℃ 이상의 온도로 가열한 상태에서, 산화 실리콘막(37a) 및 질화 실리콘막(37b)을 성막함으로써 보호막으로서의 패시베이션층(37)의 막질(즉, 막 밀도 및 WERR)을 향상시킬 수 있으며, 결과적으로, H 원자에 대한 배리어성이 높은 보호막을 제공할 수 있다. 또한, 기판(S)의 온도의 상한값은 기판(S)의 내열성을 고려한 온도인 것이 바람직하고, 예를 들어 약450℃이다.
[TFT의 임계값 전압의 변동량]
도 9는, PBTS(Positive Bias Temperature Stress)법에 의한, TFT의 임계값 전압의 변동량의 측정 결과를 나타내는 도면이다. 도 9에 있어서, 「비교예」는, SiH4 가스와, O2 가스의 혼합 가스에 의해 성막된 SiO막인 패시베이션층을 갖는 TFT에 대응하는 측정 결과이다. 또한, 임계값 전압이라 함은, 드레인 전류가 흐르기 시작할 때의 게이트 전압을 가리킨다.
도 9에 도시된 바와 같이, 패시베이션층의 성막 시의 혼합 가스로서, SiH4 가스/O2 가스를 사용한 경우, 임계값 전압의 변동량이 3.56V가 되었다. 이 임계값 전압의 변동량은, 미리 정해진 허용 스펙을 만족시키는 것이 아니었다. 즉, 비교예에 있어서의 가스의 조합에서는, 성막 후의 패시베이션층 중에 H 원자가 존재하기 때문에, 패시베이션층 중의 H 원자가 TFT의 채널(산화물 반도체)로부터의 O 원자의 이탈을 야기하고, 결과적으로, 임계값 전압의 변동량이 증대되었다고 생각된다.
이에 비해, 본 실시 형태와 같이, 패시베이션층의 성막 시의 혼합 가스로서, SiCl4 가스/SiF4 가스/O2 가스, 및 SiCl4 가스/SiF4 가스/N2 가스를 사용한 경우, 임계값 전압의 변동량이 0.11V가 되었다. 이 임계값 전압의 변동량은, 미리 정해진 허용 스펙을 만족시키는 것이었다. 즉, 본 실시 형태의 가스 조합에서는, 성막 후의 패시베이션층 중에 H 원자가 존재하지 않기 때문에, TFT(30)의 채널(34)(산화물 반도체)로부터 O 원자의 이탈이 억제되어, 결과적으로, 임계값 전압의 변동량이 억제되었다고 생각된다.
[보호막의 배리어성 검증]
도 10은, μ-PCD(Microwave Photo Conductivity Decay)법을 이용한 보호막의 배리어성 검증 결과를 설명하는 도면이다. μ-PCD법은, 산화물 반도체에 대해 레이저광 및 마이크로파를 조사하고, 산화물 반도체 중의 캐리어의 밀도와 상관성을 갖는 마이크로파의 반사파 강도(이하, 「반사파 강도」라고 칭함)를 측정하는 방법이다. μ-PCD법을 이용한 검증 실험에서는, 본 실시 형태의 보호막(패시베이션층(37))에 의해 덮인 산화물 반도체에 대해, H2 가스의 플라스마에 의한 플라스마 처리를 실시하고, 플라스마 처리 전의 산화물 반도체의 반사파 강도와, 플라스마 처리 후의 산화물 반도체의 반사파 강도를 비교하였다. 도 10에 있어서, 「INITIAL」은, H2 가스의 플라스마에 의한 플라스마 처리 전의 산화물 반도체의 반사파 강도를 나타내고, 「After H plasma」는, H2 가스의 플라스마에 의한 플라스마 처리 후의 산화물 반도체의 반사파 강도를 나타내고 있다.
여기서, 플라스마 처리에 의해 H 원자가 보호막을 빠져 나가서 산화물 반도체중의 O 원자를 탈리시킨 경우 산화물 반도체가 도체화하고, 플라스마 처리 후의 산화물 반도체의 반사파 강도가 측정 불능의 범위까지 저하될 것이다. 그러나, 도 10에 도시된 바와 같이, 본 실시 형태의 보호막(패시베이션층(37))에 의해 산화물 반도체가 덮였을 경우, 플라스마 처리 후의 산화물 반도체의 반사파 강도는, 플라스마 처리 전의 산화물 반도체의 반사파 강도에 대해, 거의 변화되고 있지 않다. 즉, 도 10에 도시한 검증 결과로부터 명백해진 바와 같이, 본 실시 형태의 보호막(패시베이션층(37))은 H 원자의 빠져 나감을 효과적으로 방지할 수 있다.
[게이트 절연층(33), 패시베이션층(37) 및 밀봉막(46)의 성막 수순]
도 11은, 게이트 절연층(33), 패시베이션층(37) 및 밀봉막(46)의 성막 수순의 일례를 도시하는 흐름도이다. 도 11에 나타내는 흐름도는, 소정의 프로그램에 따라 컨트롤러(27)가 성막 장치(10)의 각 부의 동작을 제어함으로써 실행된다. 또한, 도 11에 나타내는 흐름도는, 도 3에 도시한 유기 전자 디바이스(40)의 제조 방법의 일례를 나타내고 있다. 또한, 도 11에 있어서, 스텝 S111 내지 S118은, 도 4에 도시한 스텝 S101 내지 S108에 각각 대응하므로, 그 설명을 생략한다.
게이트 절연층(33) 및 패시베이션층(37)이 성막된 기판(S)이 처리 용기(11) 내로부터 반출된 후(S118), 게이트 밸브(16)가 폐쇄된다. 처리 용기(11) 내로부터 반출된 기판(S)은, 다른 장치로 반송된다. 그리고, 다른 장치에 있어서, 유기 EL 소자(즉, 유기 평탄화층(41), 애노드층(42), 뱅크층(43), 유기 발광층(44) 및 캐소드층(45))가 형성된다.
이어서, 게이트 밸브(16)가 해방되고, 다른 장치에 의해 유기 EL 소자가 형성된 기판(S)이 처리 용기(11) 내에 반입된다(S119). 처리 용기(11) 내에 반입된 기판(S)은, 적재대(12) 상에 적재된다. 적재대(12) 상에 기판(S)이 적재된 후, 게이트 밸브(16)가 폐쇄된다. 다른 장치에 의해 유기 EL 소자가 형성된 기판(S)은, 산화물 반도체가 형성되어 보호막이 성막되고, 또한, 산화물 반도체 및 보호막의 상방에 유기 EL 소자가 형성된 기판의 일례이다. 스텝 S119는, 제2 반입 공정의 일례이다.
이어서, 기판(S)이 100℃ 이하의 온도로 조정된 상태에서, SiCl4 가스와, SiF4 가스와, N2 가스를 포함하는 혼합 가스의 플라스마에 의해, 유기 EL 소자를 덮도록, 질화 실리콘막인 밀봉막(46)이 성막된다(S120). 구체적으로는, 적재대(12) 내의 온도 제어 기구에 의해, 적재대(12) 상에 적재된 기판(S)이 100℃ 이하의 온도로 가열된다. 그리고, 가스 공급원(20a), 가스 공급원(20b) 및 가스 공급원(20d)으로부터, SiCl4 가스와, SiF4 가스와, N2 가스를 포함하는 혼합 가스가 처리 용기(11) 내에 공급된다. 그리고, 배기 장치(17)에 의해 처리 용기(11) 내의 소정의 압력으로 제어되고, 고주파 전원(26)에 의해 정합기(25)를 통해 안테나(13)에 소정의 크기의 고주파 전력이 공급된다. 이에 의해, 처리 용기(11) 내에 유도 전계가 발생하고, SiCl4 가스와, SiF4 가스와, N2 가스를 포함하는 혼합 가스의 플라스마가 생성된다. 그리고, 플라스마에 포함되는 양이온이나 라디칼에 의해, 질화 실리콘막인 밀봉막(46)이 유기 EL 소자 상에 성막된다. 스텝 S120은, 제2 성막 공정의 일례이다.
이어서, 게이트 밸브(16)가 해방되고, 게이트 절연층(33), 패시베이션층(37) 및 밀봉막(46)이 성막된 기판(S)이 처리 용기(11) 내로부터 반출된다(S121).
이상, 본 실시 형태에 따르면, 기판(S)을 250℃ 이상의 온도로 가열한 상태에서, SiCl4 가스와, SiF4 가스와, O2 가스 또는 N2 가스를 포함하는 혼합 가스의 플라스마에 의해, 산화물 반도체를 보호하는 보호막을 성막한다. 이에 의해, 보호막의 막질을 향상시킬 수 있으므로, 보호막에 있어서 H 원자가 빠져 나가는 간극을 적게 할 수 있다. 결과적으로, H 원자에 대한 배리어성이 높은 보호막을 제공할 수 있다.
또한, 본 실시 형태에 따르면, 채널(34) 및 보호막의 상방에 유기 EL 소자가 형성된 기판(S)을 100℃ 이하의 온도로 조정된 상태에서, SiCl4 가스와, SiF4 가스와, N2 가스를 포함하는 혼합 가스의 플라스마에 의해, 유기 EL 소자를 덮도록 질화 실리콘막인 밀봉막(46)을 성막한다. 이에 의해, 밀봉막(46) 중의 H 원자의 함유량을 적게 할 수 있다. 결과적으로, H 원자에 의한 유기 EL 소자나 채널(34)의 특성 열화를 억제할 수 있다. 또한, 열에 의한 유기 EL 소자의 손상을 회피할 수 있다.
[기타]
또한, 본 발명은 상기 실시 형태에 한정되는 것은 아니고, 그 요지의 범위 내에서 다양한 변형이 가능하다.
상기 실시 형태에서는, 채널(34)을 보호하는 보호막이, 도 2의 TFT(30)에 있어서의 게이트 절연층(33) 및 패시베이션층(37)에 적용되는 경우에 대해 설명했지만, 다른 구조를 갖는 TFT에 있어서의 다른층에 있어서도, 본 발명을 적용할 수 있다. 도 12는, TFT의 구조의 다른 예를 도시하는 단면도이다.
TFT(50)는 예를 들어 도 12에 도시된 바와 같이, 채널(34)을 덮도록 형성된 에칭 스토퍼층(51)과, 에칭 스토퍼층(51), 소스 전극(35) 및 드레인 전극(36)을 덮도록 형성된 패시베이션층(52)을 구비한다.
TFT(50)에 있어서, 에칭 스토퍼층(51)은 산화 실리콘막(51a) 및 질화 실리콘막(51b)을 포함하는 적층막이다. 에칭 스토퍼층(51)에 있어서, 산화 실리콘막(51a)이 채널(34)에 접촉한다.
에칭 스토퍼층(51)은 상기 실시 형태의 패시베이션층(37)과 동일한 조건으로 성막된다. 즉, 산화 실리콘막(51a)은 산화 실리콘막(37a)과 동일한 조건(도 4의 스텝 S106 참조)으로 성막되고, 질화 실리콘막(51b)은, 질화 실리콘막(37b)과 동일한 조건(도 4의 스텝 S107 참조)으로 성막된다. 이에 의해, 보호막으로서의 에칭 스토퍼층(51)의 막질을 향상시킬 수 있으므로, 보호막에 있어서 H 원자가 빠져 나가는 간극을 적게 할 수 있다. 결과적으로, H 원자에 대한 배리어성이 높은 보호막을 제공할 수 있다.
또한, 상기 실시 형태에서는, 보텀 게이트형의 TFT를 예로 들어 설명했지만, 톱 게이트형의 TFT에 있어서도, 본 발명을 적용할 수 있다. 도 13은, 톱 게이트형의 TFT(60)의 구성의 일례를 도시하는 단면도이다.
도 13에 있어서, 기판 S에 다수 형성되는 TFT(60)는 기판 S 상에 형성된 산화 실리콘막, 또는 산화 실리콘막 및 질화 실리콘막을 포함하는 적층막을 포함하는 언더코팅층(61)과, 언더코팅층(61) 상에 형성되고 또한 IGZO로 이루어지는 채널(62)과, 채널(62)의 양옆에 각각 형성되는 소스 영역(68) 및 드레인 영역(69)과, 채널(62)을 덮는 게이트 절연층(65)과, 게이트 절연층(65) 상에 형성된 게이트 전극(66)과, 게이트 전극(66)의 전부나 소스 영역(68) 및 드레인 영역(69)을 부분적으로 덮는 층간 절연막(67)과, 소스 영역(68) 상에 형성되고, 층간 절연막(67)을 관통하여 소스 영역(68)과 접촉하는 소스 배선(63)과, 드레인 영역(69) 상에 형성되고, 층간 절연막(67)을 관통하여 드레인 영역(69)과 접촉하는 드레인 배선(64)과, 소스 배선(63)이나 드레인 배선(64)을 덮는 패시베이션막(70)과, 패시베이션막(70)을 덮는 유기 평탄화막(71)과, 유기 평탄화막(71)을 덮는 픽셀 전극(72)을 구비한다. 즉, TFT(60)는 하방으로부터 채널(62), 게이트 절연층(65) 및 게이트 전극(66)의 순서로 적층된 적층 구조를 갖는다.
층간 절연막(67)의 성막에는 성막 장치(10)가 적합하게 사용된다. 즉, 층간 절연막(67)은 먼저 기재된 보텀 게이트형의 실시 형태의 보호막(게이트 절연층(33) 및 패시베이션층(37))과 동일한 방법으로 성막된다. 층간 절연막(67)이 성막될 때, 노출되는 IGZO막은, N2이나 불소 가스를 함유하는 플라스마에 노출되기 때문에, 도전성이 상승하여 소스 영역(68) 및 드레인 영역(69)을 구성한다. 한편, 마스크로서 기능하는 게이트 전극(66) 및 게이트 절연층(65)으로 덮이는 IGZO막은, 불소 가스를 함유하는 플라스마에 노출되지 않기 때문에, 노출하는 IGZO막에 비하여 도전성이 상승되지 않고, 채널(62)을 구성한다. 또한, 게이트 전극(66)으로 덮인 IGZO막이 채널(62)이 되기 때문에, 채널(62)의 폭에는 게이트 전극(66)의 폭이 반영된다(구체적으로는, 채널(62)의 폭은 마스크에 의한 가공 정밀도의 범위 내에서 게이트 전극(66)의 폭과 동일해진다).
노출되는 IGZO막의 도전성이 상승하는 것은, 플라스마 중에 존재하는 불소 라디칼 등이 IGZO막 중의 소스 영역(68)이나 드레인 영역(69)에만 선택적으로 도입되고, IGZO막 중에 도입된 불소가 도너로 작용하고, 불소가 도입된 소스 영역(68)이나 드레인 영역(69)의 저항률이 선택적으로 감소되기 때문이다. 또한, TFT(60)에서는, 층간 절연막(67)을 구성하는 불소 함유 질화 실리콘막으로부터 불소 원자가 IGZO막 중의 채널(62)에 확산하고, 채널(62)에 결함으로서 존재하는 미결합손을 종단한다. 이에 의해, TFT(60)의 전기적 특성을 불안정화시키는 채널(62)의 결함을 수복하고, TFT(60)의 전기적 특성도 개선된다.
TFT(60)에 있어서, 언더코팅층(61)은 산화 실리콘막(61a) 및 질화 실리콘막(61b)을 포함하는 적층막이다. 언더코팅층(61)에 있어서, 질화 실리콘막(61b)이 채널(62)에 접촉한다.
언더코팅층(61)은 먼저 기재된 보텀 게이트형의 실시 형태의 게이트 절연층(33)과 동일한 조건으로 성막된다. 즉, 산화 실리콘막(61a)은 보텀 게이트형의 산화 실리콘막(33a)과 동일한 조건(도 4의 스텝 S102 참조)으로 성막되고, 질화 실리콘막(61b)은 보텀 게이트형의 질화 실리콘막(33b)과 동일한 조건(도 4의 스텝 S103)으로 성막된다. 이에 의해, 보호막으로서의 언더코팅층(61)의 막질을 향상시킬 수 있으므로, 보호막에 있어서 H 원자가 빠져 나가는 간극을 적게 할 수 있다. 결과적으로, H 원자에 대한 배리어성이 높은 보호막을 제공할 수 있다.
또한, TFT(60)에 있어서, 게이트 절연층(65)은 산화 실리콘막(65a) 및 질화 실리콘막(65b)를 포함하는 적층막이다. 게이트 절연층(65)에 있어서, 산화 실리콘막(65a)이 채널(62)에 접촉한다.
게이트 절연층(65)은 먼저 기재된 보텀 게이트형의 실시 형태의 패시베이션층(37)과 동일한 조건으로 성막된다. 즉, 산화 실리콘막(65a)은 보텀 게이트형의 산화 실리콘막(37a)과 동일한 조건(도 4의 스텝 S106 참조)으로 성막되고, 질화 실리콘막(65b)은 보텀 게이트형의 질화 실리콘막(37b)과 동일한 조건(도 4의 스텝 S107)으로 성막된다. 이에 의해, 보호막으로서의 게이트 절연층(65)의 막질을 향상시킬 수 있으므로, 보호막에 있어서 H 원자가 빠져 나가는 간극을 적게 할 수 있다. 결과적으로, H 원자에 대한 배리어성이 높은 보호막을 제공할 수 있다.
또한, 상기 실시 형태에서는, 보호막(즉, 게이트 절연층 및 패시베이션층)이 산화 실리콘막 및 질화 실리콘막을 포함하는 적층막인 경우에 대해 설명했지만, 본 발명은 이에 한정되지 않는다. 보호막은 질화 실리콘막, 산화 실리콘막, 산질화 실리콘막, 복수의 질화 실리콘막을 포함하는 적층막, 복수의 산화 실리콘막을 포함하는 적층막, 복수의 산질화 실리콘막을 포함하는 적층막, 또는 질화 실리콘막, 산화 실리콘막 및 산질화 실리콘막 중 적어도 어느 둘을 포함하는 적층막이어도 된다. 또한, 보호막이 복수의 질화 실리콘막을 포함하는 적층막, 복수의 산화 실리콘막을 포함하는 적층막, 또는 복수의 산질화 실리콘막을 포함하는 적층막인 경우에, 복수의 질화 실리콘막, 복수의 산화 실리콘막, 또는 복수의 산질화 실리콘막은 할로겐의 농도가 상이해도 된다.
또한, 상기 실시 형태에서는, 질소 원자 및 산소 원자 중 적어도 어느 하나를 포함하고 또한 수소 원자를 포함하지 않는 처리 가스로서, O2 가스 또는 N2 가스를 예로 들어 설명했지만, 본 발명은 이에 한정되지 않는다. 질소 원자 및 산소 원자 중 적어도 어느 하나를 포함하고 또한 수소 원자를 포함하지 않는 처리 가스는, N2O 가스 등이어도 된다.
또한, 상기 실시 형태에서는, SiCl4 가스와, SiF4 가스와, N2를 포함하는 혼합 가스의 플라스마에 의해, 밀봉막(46)을 성막하는 경우에 대해 설명했지만, 본 발명은 이에 한정되지 않는다. 밀봉막(46)은 SiCl4 가스 및 SiF4 가스 중 적어도 어느 하나와, N2 가스를 포함하는 혼합 가스의 플라스마에 의해 성막되어도 된다.
또한, 상기 실시 형태에서는, 제1 성막 공정과 제2 성막 공정을 동일한 처리 용기(11)로 실시하는 예에 대해 설명했지만, 이에 한정되지 않고, 제1 성막 공정과 제2 성막 공정을 다른 처리 용기(11)에 의해 실시해도 되고, 또한, 게이트 절연층(33)과 패시베이션층(37)을 다른 처리 용기(11)로 성막해도 된다.
또한, 상기 실시 형태에서는, 플라스마원으로서 유도 결합 플라스마를 이용한 CVD법에 의해 성막을 행하는 성막 장치(10)를 예로 들어 설명했지만, 본 발명은 이에 한정되지 않는다. 플라스마를 사용한 CVD법에 의해 성막을 행하는 성막 장치(10)라면, 플라스마원은 유도 결합 플라스마에 한정되지 않고, 예를 들어 용량 결합 플라스마, 마이크로파 플라스마, 마그네트론 플라스마 등, 임의의 플라스마원을 사용할 수 있다.
또한, 상기 실시 형태에서의 성막 방법은, 예를 들어 해당 성막 방법을 실현하기 위한 프로그램을, 컨트롤러(27)가 실행함으로써 실현된다. 성막 방법을 실현하기 위한 프로그램은, 예를 들어 DVD(Digital Versatile Disc), PD(Phase change rewritable Disk) 등의 광학 기록 매체, MO(Magneto-Optical disk) 등의 광자기 기록 매체, 테이프 매체, 자기 기록 매체 또는 반도체 메모리 등의 기억 매체를 통해 제공된다. 컨트롤러(27)는 해당 기억 매체로부터 프로그램을 판독하고, 판독한 프로그램을 실행함으로써, 성막 장치(10)의 각 부를 제어하고, 상기 실시 형태에서의 성막 방법을 실현한다. 또한, 컨트롤러(27)는 성막 방법을 실현하기 위한 프로그램을 해당 프로그램을 기억하는 서버 등의 다른 장치로부터, 통신 매체를 통해 해당 프로그램을 취득하여 실행해도 된다.
S: 기판
10: 성막 장치
11: 처리 용기
12: 적재대
13: 안테나
14: 창 부재
15: 가스 도입구
16: 게이트 밸브
17: 배기 장치
18: 배기구
20a 내지 20d: 가스 공급원
21a 내지 21d: 유량 제어기
22a 내지 22d: 밸브
23: 가스 공급관
25: 정합기
26: 고주파 전원
27: 컨트롤러
30: TFT
31: 언더코팅층
32: 게이트 전극
33: 게이트 절연층
33a: 산화 실리콘막
33b: 질화 실리콘막
34: 채널
35: 소스 전극
36: 드레인 전극
37: 패시베이션층
37a: 산화 실리콘막
37b: 질화 실리콘막
40: 유기 전자 디바이스
41: 유기 평탄화층
42: 애노드층
43: 뱅크층
44: 유기 발광층
45: 캐소드층
46: 밀봉막
51: 에칭 스토퍼층
51a: 산화 실리콘막
51b: 질화 실리콘막
52: 패시베이션층
61: 언더코팅층
61a: 산화 실리콘막
61b: 질화 실리콘막
62: 채널
63: 소스 전극
64: 드레인 전극
65: 게이트 절연층
65a: 산화 실리콘막
65b: 질화 실리콘막
66: 게이트 전극
67: 층간 절연막층
68: 소스 영역
69: 드레인 영역
70: 패시베이션막
71: 유기 평탄화막
72: 픽셀 전극

Claims (11)

  1. 기판 상에 형성되는 산화물 반도체를 보호하는 보호막의 성막 방법이며,
    상기 보호막은 복수의 막으로 구성된 적층막이고,
    상기 산화물 반도체가 형성되기 전의 상기 기판 또는 상기 산화물 반도체가 형성된 후의 상기 기판을 처리 용기 내에 반입하는 제1 반입 공정과,
    상기 산화물 반도체에 접하게 되는 상기 보호막을 성막하는 제1 성막 공정을 포함하고,
    상기 제1 성막 공정은,
    상기 기판을 250℃ 이상의 온도로 가열한 상태에서, SiCl4 가스와, SiF4 가스와, N2 가스를 포함하는 혼합 가스의 플라스마에 의해, 상기 보호막으로서 질화 실리콘막을 성막하는 질화 실리콘막 성막 공정과,
    상기 기판을 250℃ 이상의 온도로 가열한 상태에서, SiCl4 가스와, SiF4 가스와, O2 가스를 포함하는 혼합 가스의 플라스마에 의해, 상기 보호막으로서 산화 실리콘막을 성막하는 산화 실리콘막 성막 공정을 포함하는 것을 특징으로 하는 성막 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 혼합 가스는 희가스를 더 포함하는 것을 특징으로 하는 성막 방법.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 질화 실리콘막 상에, 상기 보호막으로서 산화 실리콘막을 성막하는 것을 특징으로 하는 성막 방법.
  7. 제1항에 있어서, 상기 산화 실리콘막 상에, 상기 보호막으로서 질화 실리콘막을 성막하는 것을 특징으로 하는 성막 방법.
  8. 제1항에 있어서, 상기 보호막은 박막 트랜지스터(TFT: Thin Film Transistor)에 있어서의 언더코팅층, 게이트 절연층, 에칭 스토퍼층 및 패시베이션층 중 적어도 어느 하나에 적용되는 것을 특징으로 하는 성막 방법.
  9. 제1항에 있어서, 상기 보호막에 포함되는 수소의 농도는, 1atom％ 이하이고,
    상기 보호막에 포함되는 할로겐의 농도는, 1atom％ 이상인 것을 특징으로 하는 성막 방법.
  10. 제1항, 제3항 및 제6항 내지 제9항 중 어느 한 항에 있어서, 상기 산화물 반도체가 형성되어 상기 보호막이 성막되고, 또한, 상기 산화물 반도체 및 상기 보호막의 상방에 유기 EL(Electro Luminescence) 소자가 형성된 상기 기판을 상기 처리 용기 내에 반입하는 제2 반입 공정과,
    상기 처리 용기 내에 반입된 상기 기판을 100℃ 이하의 온도로 조정한 상태에서, SiCl4 가스 및 SiF4 가스 중 적어도 어느 하나와, 수소 원자를 포함하지 않는 질소 함유 가스를 포함하는 혼합 가스의 플라스마에 의해, 상기 유기 EL 소자를 덮도록, 질화 실리콘막인 밀봉막을 성막하는 제2 성막 공정을 더 포함하는 것을 특징으로 하는 성막 방법.
  11. 처리 용기와,
    상기 처리 용기 내에 가스를 공급하기 위한 가스 공급부와,
    상기 처리 용기 내에 있어서 가스의 플라스마를 생성하기 위한 플라스마 생성부와,
    제1항, 제3항 및 제6항 내지 제9항 중 어느 한 항에 기재된 성막 방법을 실행하는 제어부를 갖는 것을 특징으로 하는 성막 장치.
KR1020180054124A 2017-05-12 2018-05-11 성막 방법 및 성막 장치 KR102084309B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017095481A JP6924943B2 (ja) 2017-05-12 2017-05-12 成膜方法及び成膜装置
JPJP-P-2017-095481 2017-05-12

Publications (2)

Publication Number Publication Date
KR20180124779A KR20180124779A (ko) 2018-11-21
KR102084309B1 true KR102084309B1 (ko) 2020-04-23

Family

ID=64333271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180054124A KR102084309B1 (ko) 2017-05-12 2018-05-11 성막 방법 및 성막 장치

Country Status (4)

Country Link
JP (1) JP6924943B2 (ko)
KR (1) KR102084309B1 (ko)
CN (1) CN108866508B (ko)
TW (1) TWI772419B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828486B (zh) * 2019-11-19 2023-05-12 云谷（固安）科技有限公司 显示面板的制作方法和显示面板
JP7333758B2 (ja) * 2020-01-23 2023-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7442419B2 (ja) * 2020-10-29 2024-03-04 東京エレクトロン株式会社 有機ｅｌパネルの製造方法
JP2022097012A (ja) 2020-12-18 2022-06-30 日新電機株式会社 薄膜トランジスタの製造方法
JP2022147359A (ja) 2021-03-23 2022-10-06 日新電機株式会社 シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法
JP7461988B2 (ja) 2022-06-22 2024-04-04 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033913A (ja) * 2010-07-01 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234430A (ja) * 1989-03-08 1990-09-17 Mitsubishi Electric Corp 半導体装置
JP2000100812A (ja) * 1998-09-17 2000-04-07 Tokyo Electron Ltd シリコンナイトライド膜の成膜方法
JP4865214B2 (ja) * 2004-12-20 2012-02-01 東京エレクトロン株式会社 成膜方法および記憶媒体
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
US9490368B2 (en) * 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN104271797B (zh) * 2012-03-09 2017-08-25 弗萨姆材料美国有限责任公司 显示器件的阻隔材料
JP6232219B2 (ja) 2013-06-28 2017-11-15 東京エレクトロン株式会社 多層保護膜の形成方法
CN104576970A (zh) * 2013-10-12 2015-04-29 昆山工研院新型平板显示技术中心有限公司 一种柔性显示装置的制备方法及其制备的柔性显示装置
JP6412322B2 (ja) * 2014-03-13 2018-10-24 東京エレクトロン株式会社 半導体デバイス、その製造方法、及びその製造装置
JP6363385B2 (ja) * 2014-04-21 2018-07-25 東京エレクトロン株式会社 封止膜の形成方法及び封止膜製造装置
JP6360770B2 (ja) * 2014-06-02 2018-07-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6392061B2 (ja) * 2014-10-01 2018-09-19 東京エレクトロン株式会社 電子デバイス、その製造方法、及びその製造装置
JP6523071B2 (ja) * 2015-06-19 2019-05-29 東京エレクトロン株式会社 プラズマを用いた成膜方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033913A (ja) * 2010-07-01 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP6924943B2 (ja) 2021-08-25
CN108866508B (zh) 2020-11-03
JP2018195610A (ja) 2018-12-06
KR20180124779A (ko) 2018-11-21
TWI772419B (zh) 2022-08-01
CN108866508A (zh) 2018-11-23
TW201907599A (zh) 2019-02-16

Similar Documents

Publication Publication Date Title
KR102084309B1 (ko) 성막 방법 및 성막 장치
TWI707969B (zh) 用於含金屬材料的高壓退火過程
KR102047591B1 (ko) 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치
CN107523800B (zh) 成膜方法和tft的制造方法
KR101851431B1 (ko) 반도체 디바이스, 그 제조 방법, 및 그 제조 장치
KR101973233B1 (ko) 전자 디바이스, 그 제조 방법, 및 그 제조 장치
US20130078816A1 (en) Substrate Processing Apparatus, Method of Manufacturing Semiconductor Device and Non-Transitory Computer-Readable Recording Medium
JP7130548B2 (ja) 成膜方法及び成膜装置
KR102217171B1 (ko) 성막 방법 및 성막 장치
KR102446402B1 (ko) 플라즈마 유발 손상을 감소시키기 위한 프로세스
TW202225454A (zh) 氮化矽膜之成膜方法及成膜裝置
WO2021050052A1 (en) High density plasma cvd for display encapsulation application

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant