KR102047591B1 - 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치 - Google Patents

다층 보호막의 형성 방법 및 다층 보호막의 형성 장치 Download PDF

Info

Publication number
KR102047591B1
KR102047591B1 KR1020170074889A KR20170074889A KR102047591B1 KR 102047591 B1 KR102047591 B1 KR 102047591B1 KR 1020170074889 A KR1020170074889 A KR 1020170074889A KR 20170074889 A KR20170074889 A KR 20170074889A KR 102047591 B1 KR102047591 B1 KR 102047591B1
Authority
KR
South Korea
Prior art keywords
gas
film
silicon
protective film
forming
Prior art date
Application number
KR1020170074889A
Other languages
English (en)
Other versions
KR20170069991A (ko
Inventor
데츠야 다카토
사치오 와타나베
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170069991A publication Critical patent/KR20170069991A/ko
Application granted granted Critical
Publication of KR102047591B1 publication Critical patent/KR102047591B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H01L51/5253—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L51/5256—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

탈수소 공정을 행할 필요를 없앨 수 있는 다층 보호막의 형성 방법을 제공한다.
IGZO를 포함하는 채널(32)에 접촉함과 함께, 질화규소막(31a, 35b) 및 산화규소막(31b, 35a)을 갖는 게이트 보호막(31)이나 패시베이션층(35)을 형성할 때, 염화규소 가스 및 수소 원자를 포함하지 않는 산소 가스를 사용해서 산화규소막(31b, 35a)을 성막하고, 염화규소 가스 및 수소 원자를 포함하지 않는 질소 함유 가스를 사용해서 질화규소막(31a, 35b)을 성막하고, 산화규소막(31b, 35a)의 성막 및 질화규소막(31a, 35b)의 성막을 연속해서 실행한다.

Description

다층 보호막의 형성 방법 및 다층 보호막의 형성 장치{METHOD OF FORMING MULTI-LAYERED PASSIVATION AND APPARATUS OF FORMING MULTI-LAYERED PASSIVATION}
본 발명은 산화물 반도체를 보호하는 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치에 관한 것이다.
종래, FPD(Flat Panel Display)에는 발광 소자로서 액정 소자가 사용되지만, 박형의 FPD를 실현하기 위해서 액정 소자에는 박형 트랜지스터(TFT:Thin Film Transistor)가 적용된다.
또한, 최근, 시트 디스플레이나 차세대 박형 텔레비전을 실현하기 위해서 유기 EL(Electroluminescence) 소자의 이용이 진행되고 있다. 유기 EL 소자는 자발광형 발광 소자로서, 액정 소자와 달리, 백라이트를 필요로 하지 않기 때문에, 보다 박형의 디스플레이를 실현할 수 있다.
유기 EL 소자는 전류 구동형 소자이며, 유기 EL 소자에 적용되는 TFT에 있어서 고속의 스위칭 동작을 실현할 필요가 있지만, 현재 채널의 구성 재료로서 주로 사용되는 아몰퍼스 실리콘의 전자 이동도는 그다지 높지 않기 때문에, 아몰퍼스 실리콘은 유기 EL을 위한 채널의 구성 재료에는 적합하지 않다.
따라서, 높은 전자 이동도가 얻어지는 산화물 반도체를 채널에 사용하는 TFT가 제안되어 있다. 이러한 TFT에 사용되는 산화물 반도체로서는, 예를 들어 인듐(In), 갈륨(Ga) 및 아연(Zn)의 산화물을 포함하는 IGZO가 알려져 있고(예를 들어, 비특허문헌 1 참조), IGZO는 아몰퍼스 상태에서도 비교적 높은 전자 이동도 (예를 들어, 10㎠/(V·s) 이상)를 갖기 때문에, IGZO 등의 산화물 반도체를 TFT의 채널에 사용하면 고속의 스위칭 동작을 실현할 수 있다.
또한, TFT에서는 채널을 외계의 이온이나 수분으로부터 확실하게 보호하기 위해서, 채널의 보호막을 복수의 막, 예를 들어 질화규소(SiN)막 및 산화규소(SiO2)막으로 구성한다(예를 들어, 특허문헌 1 참조). 그런데, 예를 들어 질화규소막을 플라즈마 CVD(chemical vapor deposition)에 의해 성막하는 경우, 규소원으로서 실란(SiH4)을 사용하고, 질소원으로서 암모니아(NH3)를 사용하는 경우가 많지만, 플라즈마를 사용해서 실란 및 암모니아로부터 질화규소막을 성막할 때, 수소 라디칼이나 수소 이온이 수소 원자로서 질화규소막의 결함에 들어가는 경우가 있다. 즉, 보호막이 수소 원자를 포함하는 경우가 있다.
보호막에 포함된 수소 원자는 산화물 반도체, 예를 들어 IGZO로부터 시간의 경과와 함께 산소 원자를 탈리시켜서 IGZO의 특성을 변화시키기 때문에, 채널의 보호막을 성막한 후, 그 보호막에 열처리를 가하여 수소 원자를 보호막으로부터 적극적으로 탈리시키는 탈수소 공정을 행할 필요가 있다.
일본 등록 특허 제3,148,183호
「가볍고 얇은 시트 디스플레이를 실현하는 산화물 반도체 TFT」, 미우라 겐따로 외, 도시바 리뷰 Vol.67 No.1(2012)
그러나, 탈수소 공정에는 시간을 필요로 하기 때문에, 스루풋이 저하한다는 문제가 있다. 또한, 상술한 바와 같이, 탈수소 공정에서는 보호막에 열 처리를 가하지만, 유기 EL 소자를 시트 디스플레이에 적용할 때, 시트 디스플레이의 기판은 수지로 형성되기 때문에, 기판이 열에 의해 변형, 변질된다고 하는 문제도 있다.
본 발명의 목적은, 탈수소 공정을 행할 필요를 없앨 수 있는 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치를 제공하는 데 있다.
상기 목적을 달성하기 위해서, 청구항 1에 기재된 다층 보호막의 형성 방법에 따르면, 산화물 반도체에 접촉함과 함께, 적어도 질화규소막 및 산화규소막을 포함하는 다층 보호막의 형성 방법이며, 염화규소(SiCl4) 가스 또는 불화규소(SiF4) 가스 및 수소 원자를 포함하지 않는 산소 함유 가스를 사용해서 상기 산화규소막을 성막하는 산화규소막 성막 스텝과, 상기 염화규소 가스 또는 상기 불화규소 가스 및 수소 원자를 포함하지 않는 질소 함유 가스를 사용해서 상기 질화규소막을 성막하는 질화규소막 성막 스텝을 갖고, 상기 산화규소막 성막 스텝 및 상기 질화규소막 성막 스텝을 연속해서 실행하는 것을 특징으로 한다.
청구항 2에 기재된 다층 보호막의 형성 방법은, 청구항 1에 기재된 다층 보호막의 형성 방법에 있어서, 상기 질화규소막 성막 스텝에 앞서서 상기 산화규소막 성막 스텝을 실행하는 것을 특징으로 한다.
청구항 3에 기재된 다층 보호막의 형성 방법은, 청구항 2에 기재된 다층 보호막의 형성 방법에 있어서, 상기 산화규소막 성막 스텝을 상기 질화규소막 성막 스텝으로 전환할 때, 상기 염화규소 가스 또는 상기 불화규소 가스의 공급을 계속하면서, 상기 산소 함유 가스의 공급을 정지하고, 그 후, 상기 질소 함유 가스의 공급을 개시하는 것을 특징으로 한다.
청구항 4에 기재된 다층 보호막의 형성 방법은, 청구항 3에 기재된 다층 보호막의 형성 방법에 있어서, 상기 산화규소막 성막 스텝을 상기 질화규소막 성막 스텝으로 전환할 때, 일단 상기 산화물 반도체가 형성된 기판의 온도를 저하시키는 것을 특징으로 한다.
청구항 5에 기재된 다층 보호막의 형성 방법은, 청구항 1에 기재된 다층 보호막의 형성 방법에 있어서, 상기 산화규소막 성막 스텝에 앞서서 상기 질화규소막 성막 스텝을 실행하는 것을 특징으로 한다.
청구항 6에 기재된 다층 보호막의 형성 방법은, 청구항 5에 기재된 다층 보호막의 형성 방법에 있어서, 상기 질화규소막 성막 스텝을 상기 산화규소막 성막 스텝으로 전환할 때, 상기 염화규소 가스 또는 상기 불화규소 가스의 공급을 계속하면서, 상기 질소 함유 가스의 공급을 정지하고, 그 후, 상기 산소 함유 가스의 공급을 개시하는 것을 특징으로 한다.
청구항 7에 기재된 다층 보호막의 형성 방법은, 청구항 6에 기재된 다층 보호막의 형성 방법에 있어서, 상기 질화규소막 성막 스텝을 상기 산화규소막 성막 스텝으로 전환할 때, 일단 상기 산화물 반도체가 형성된 기판의 온도를 저하시키는 것을 특징으로 한다.
청구항 8에 기재된 다층 보호막의 형성 방법은, 청구항 1 내지 7 중 어느 한 항에 기재된 다층 보호막의 형성 방법에 있어서, 상기 수소 원자를 포함하지 않는 질소 함유 가스는 질소 가스인 것을 특징으로 한다.
청구항 9에 기재된 다층 보호막의 형성 방법은, 청구항 1 내지 8 중 어느 한 항에 기재된 다층 보호막의 형성 방법에 있어서, 상기 수소 원자를 포함하지 않는 산소 함유 가스는 산소 가스인 것을 특징으로 한다.
청구항 10에 기재된 다층 보호막의 형성 방법은, 청구항 1 내지 9 중 어느 한 항에 기재된 다층 보호막의 형성 방법에 있어서, 상기 산화물 반도체는, 인듐, 갈륨 및 아연의 산화물을 포함하는 것을 특징으로 한다.
청구항 11에 기재된 다층 보호막의 형성 방법은, 청구항 1 내지 10 중 어느 한 항에 기재된 다층 보호막의 형성 방법에 있어서, 상기 다층 보호막은, 트랜지스터 구조에서의 언더 코트층, 게이트 보호막, 스토퍼층 및 패시베이션층 중 적어도 1개인 것을 특징으로 한다.
상기 목적을 달성하기 위해서, 청구항 12에 기재된 다층 보호막의 형성 방법은, 산화물 반도체에 접촉함과 함께, 적어도 질소 및 규소를 포함하는 막과 산소 및 규소를 포함하는 막을 포함하는 다층 보호막의 형성 방법이며, 염화규소(SiCl4) 가스 또는 불화규소(SiF4) 가스와, 수소 원자를 포함하지 않는 산소 함유 가스 및 수소 원자를 포함하지 않는 질소 함유 가스 중 적어도 한쪽을 사용하여, 산화규소막, 질화규소막 및 산질화규소막 중 적어도 2개의 막을 포함하는 다층 보호막을 형성하고, 상기 다층 보호막을 구성하는 상기 적어도 2개의 막은 연속된 성막 처리를 실행함으로써 성막되는 것을 특징으로 한다.
상기 목적을 달성하기 위해서, 청구항 13에 기재된 다층 보호막의 형성 장치는, 산화물 반도체에 접촉함과 함께, 적어도 질화규소막 및 산화규소막을 포함하는 다층 보호막의 형성 장치이며, 염화규소 가스 또는 불화규소 가스를 공급하는 규소 함유 가스 공급부와, 수소 원자를 포함하지 않는 산소 함유 가스를 공급하는 산소 함유 가스 공급부와, 수소 원자를 포함하지 않는 질소 함유 가스를 공급하는 질소 함유 가스 공급부를 구비하고, 상기 염화규소 가스 또는 상기 불화규소 가스 및 상기 산소 함유 가스를 공급해서 상기 산화규소막을 성막하고, 상기 염화규소 가스 또는 상기 불화규소 가스 및 상기 질소 함유 가스를 공급해서 상기 질화규소막을 성막하고, 상기 산화규소막의 성막 및 상기 질화규소막의 성막을 연속해서 실행하는 것을 특징으로 한다.
청구항 14에 기재된 다층 보호막의 형성 장치는, 청구항 13에 기재된 다층 보호막의 형성 장치에 있어서, ICP(Inductively Coupled Plasma) 안테나를 구비하고, 상기 ICP 안테나에 의해 생성된 유도 결합 플라즈마에 의해 상기 산화규소막 및 상기 질화규소막을 성막하는 것을 특징으로 한다.
본 발명에 따르면, 산화규소막의 성막에 염화규소 가스 또는 불화규소 가스 및 수소 원자를 포함하지 않는 산소 함유 가스를 사용하고, 질화규소막의 성막에 염화규소 가스 또는 불화규소 가스 및 수소 원자를 포함하지 않는 질소 함유 가스를 사용하므로, 산화규소막이나 질화규소막의 결함에 수소 원자가 들어가지 않아, 다층 보호막은 수소 원자를 포함하지 않는다. 그 결과, 탈수소 공정을 행할 필요를 없앨 수 있다. 또한, 산화규소막의 성막 및 질화규소막의 성막을 연속해서 실행하므로, 다층 보호막에 불필요한 성분이 혼입되는 것을 방지할 수 있다.
도 1은 본 발명의 실시 형태에 따른 다층 보호막의 형성 장치로서의 플라즈마 CVD 성막 장치의 구성을 개략적으로 도시하는 단면도.
도 2는 본 실시 형태에 따른 다층 보호막의 형성 방법이 적용되어 형성되는 보텀 게이트형 TFT의 구성을 나타내는 단면도.
도 3은 본 실시 형태에 따른 다층 보호막의 형성 방법을 나타내는 플로우차트.
도 4는 도 2에서의 게이트 보호막의 적층 구조를 나타내는 확대 단면도.
도 5는 본 실시 형태에 따른 다층 보호막의 형성 방법이 적용되어 형성되는 보텀 게이트형 TFT의 변형예의 구성을 도시하는 단면도.
도 6은 본 실시 형태에 따른 다층 보호막의 형성 방법이 적용되어 형성되는 톱 게이트형 TFT의 구성을 나타내는 단면도.
도 7은 본 실시 형태에 따른 다층 보호막의 형성 방법이 적용되어 형성되는 톱 게이트형 TFT의 변형예의 구성을 도시하는 단면도.
이하, 본 발명의 실시 형태에 대해서 도면을 참조하면서 설명한다.
먼저, 본 발명의 실시 형태에 따른 다층 보호막의 형성 장치에 대해서 설명한다.
도 1은 본 실시 형태에 따른 다층 보호막의 형성 장치로서의 플라즈마 CVD 성막 장치의 구성을 개략적으로 도시하는 단면도이다.
도 1에서, 플라즈마 CVD 성막 장치(10)는, 예를 들어 FPD나 시트 디스플레이용 기판(이하, 간단히 「기판」이라고 함) S를 수용하는 대략 케이싱 형상의 챔버(11)와, 그 챔버(11)의 저부에 배치되어 기판 S를 상면에 적재하는 적재대(12)와, 챔버(11)의 외부에 있어서 챔버(11)의 내부의 적재대(12)와 대향하도록 배치되는 ICP 안테나(13)와, 챔버(11)의 천장부를 구성하고, 적재대(12) 및 ICP 안테나(13) 사이에 개재되는 창 부재(14)를 구비한다.
챔버(11)는 배기 장치(도시 생략)를 갖고, 상기 배기 장치는 챔버(11)를 진공화해서 챔버(11)의 내부를 감압한다. 챔버(11)의 창 부재(14)는 유전체를 포함하고, 챔버(11)의 내부와 외부를 구획한다.
창 부재(14)는 절연 부재(도시 생략)를 통해서 챔버(11)의 측벽에 지지되고, 창 부재(14)와 챔버(11)는 직접적으로 접촉하지 않고, 전기적으로 도통하지 않는다. 또한, 창 부재(14)는 적어도 적재대(12)에 적재된 기판 S의 전체면을 덮는 것이 가능한 크기를 갖는다. 또한, 창 부재(14)는 복수의 분할편으로 구성되어도 된다.
챔버(11)의 측벽에는 3개의 가스 도입구(15, 16, 17)가 설치되고, 가스 도입구(15)는 가스 도입관(22)을 통해서 챔버(11)의 외부에 배치된 규소 함유 가스 공급부(18)에 접속되고, 가스 도입구(16)는 가스 도입관(23)을 통해서 챔버(11)의 외부에 배치된 산소 함유 가스 공급부(19) 및 질소 함유 가스 공급부(20)에 접속되고, 가스 도입구(17)는 가스 도입관(24)을 통해서 챔버(11)의 외부에 배치된 희가스 공급부(21)에 접속된다.
규소 함유 가스 공급부(18)는 가스 도입구(15)를 통해서 챔버(11)의 내부에, 규소 함유 가스, 예를 들어 염화규소(SiCl4) 가스를 공급하고, 산소 함유 가스 공급부(19)는 가스 도입구(16)를 통해서 챔버(11)의 내부에, 수소 원자를 포함하지 않는 산소 함유 가스, 예를 들어 산소 가스를 공급하고, 질소 함유 가스 공급부(20)도 가스 도입구(16)를 통해서 챔버(11)의 내부에, 수소 원자를 포함하지 않는 질소 함유 가스, 예를 들어 질소 가스를 공급하고, 희가스 공급부(21)는 가스 도입구(17)를 통해서 챔버(11)의 내부에, 희가스, 예를 들어 아르곤 가스를 공급한다.
각 가스 도입관(22, 23, 24)은 매스 플로우 컨트롤러나 밸브(모두 도시하지 않음)를 갖고, 가스 도입구(15, 16, 17)로부터 공급되는 각 가스의 유량을 조정한다. 특히, 가스 도입관(23)은 삼방 밸브(도시 생략)를 갖고, 가스 도입구(16)로부터 공급되는 가스를 산소 가스 및 질소 가스 중 어느 하나로 전환한다.
ICP 안테나(13)는 창 부재(14)의 상면을 따라 배치되는 환상의 도선을 포함하고, 정합기(25)를 통해서 고주파 전원(26)에 접속된다. 고주파 전원(26)으로부터의 고주파 전류는 ICP 안테나(13)를 흐르고, 그 고주파 전류는 ICP 안테나(13)에 창 부재(14)를 통해서 챔버(11)의 내부에 자계를 발생시킨다. 상기 자계는 고주파 전류에 기인해서 발생하고 있기 때문에 시간적으로 변화하지만, 시간적으로 변화하는 자계는 유도 전계를 생성하고, 그 유도 전계에 의해 가속된 전자가 챔버(11) 내에 도입된 가스의 분자나 원자와 충돌하여 유도 결합 플라즈마가 발생한다.
플라즈마 CVD 성막 장치(10)에서는, 유도 결합 플라즈마에 의해 챔버(11)의 내부에 공급된 염화규소 가스, 산소 가스 및 아르곤 가스로부터 양이온이나 라디칼을 생성하고, CVD에 의해 기판 S 위에 산화규소막을 성막함과 함께, 챔버(11)의 내부에 공급된 염화규소 가스, 질소 가스 및 아르곤 가스로부터 양이온이나 라디칼을 생성하고, CVD에 의해 기판 S 위에 질화규소막을 성막함으로써, 산화규소막 및 질화규소막을 포함하는 다층 보호막을 형성한다. 또한, 아르곤 가스는, 산화규소막이나 질화규소막을 직접 구성하는 재료 가스는 아니지만, 산화규소막이나 질화규소막을 직접 구성하는 재료 가스인 염화규소 가스, 산소 가스 및 질소 가스를 적당한 농도로 조정하고, 또한, 유도 결합 플라즈마를 생성하기 위한 방전을 용이하게 행할 수 있도록 하는 등, 성막 처리에 있어서 보조적인 역할을 한다.
또한, 플라즈마 CVD 성막 장치(10)는 컨트롤러(27)를 더 구비하고, 상기 컨트롤러(27)는 플라즈마 CVD 성막 장치(10)의 각 구성 요소의 동작을 제어한다.
도 2는 본 실시 형태에 따른 다층 보호막의 형성 방법이 적용되어 형성되는 보텀 게이트형 TFT의 구성을 도시하는 단면도이다.
도 2에서, TFT(28)는 기판 S 위에 성막된 언더 코트층(29)과, 언더 코트층(29) 위에 부분적으로 형성된 게이트 전극(30)과, 언더 코트층(29) 및 게이트 전극(30)을 덮도록 형성된 다층 보호막을 포함하는 게이트 보호막(31)과, 게이트 보호막(31) 위에서 게이트 전극(30) 바로 위에 배치되도록 형성된 채널(32)과, 게이트 보호막(31) 위에서 채널(32)의 양 옆에 각각 형성된 소스 전극(33) 및 드레인 전극(34)과, 채널(32), 소스 전극(33) 및 드레인 전극(34)을 덮도록 형성된 다층 보호막을 포함하는 패시베이션층(35)을 구비한다.
TFT(28)에서는, 채널(32)이 IGZO로 이루어지고, 게이트 보호막(31)이 도면 중 하방으로부터 적층된 질화규소막(31a) 및 산화규소막(31b)을 갖고, 패시베이션층(35)이 도면 중 하방으로부터 적층된 산화규소막(35a) 및 질화규소막(35b)을 갖는다. 게이트 보호막(31)에서는 산화규소막(31b)이 채널(32)에 접촉하고, 패시베이션층(35)에서는 산화규소막(35a)이 채널(32)에 접촉한다.
여기서, 산화규소막(31b), 산화규소막(35a) 및 채널(32)은 모두 산화물을 포함하고, 서로 융합되기 쉽기 때문에, 산화규소막(31b)이나 산화규소막(35a)을 채널(32)에 접촉시킴으로써, 게이트 보호막(31), 채널(32) 및 패시베이션층(35)의 상호 박리를 억제할 수 있다.
또한, 게이트 보호막(31)이나 패시베이션층(35)에서의 적층 형태는 도 2에 도시하는 것에 한정되지 않고, 예를 들어 게이트 보호막(31)에 있어서 도면 중 하방으로부터 산화규소막(31b), 질화규소막(31a)의 순으로 적층해서 질화규소막(31a)을 채널(32)에 접촉시켜도 되고, 패시베이션층(35)에서 도면 중 하방으로부터 질화규소막(35b), 산화규소막(35a)의 순으로 적층해서 질화규소막(35b)을 채널(32)에 접촉시켜도 된다.
도 3은 본 실시 형태에 따른 다층 보호막의 형성 방법을 나타내는 플로우차트이다.
도 3의 플로우차트는, 소정의 프로그램에 따라서 컨트롤러(27)가 플라즈마 CVD 성막 장치(10)의 각 구성 요소의 동작을 제어함으로써 실행된다.
우선, 언더 코트층(29)이 성막되고, 또한 게이트 전극(30)이 형성된 기판 S를 플라즈마 CVD 성막 장치(10)의 챔버(11)의 내부로 반입해서 적재대(12)에 적재한다.
계속해서, 챔버(11)의 내부를 감압해서 그 내부의 진공도가 소정값에 달한 후, 각 가스 도입구(15, 16, 17)로부터 챔버(11)의 내부에 염화규소 가스, 질소 가스 및 아르곤 가스를 공급하고, ICP 안테나(13)에 의해, 챔버(11)의 내부에 유도 전계를 구성해서 유도 결합 플라즈마를 생성하고, 염화규소 가스, 질소 가스 및 아르곤 가스로부터 양이온이나 라디칼을 발생시킴으로써, CVD에 의해 질화규소막(31a)을 언더 코트층(29)이나 게이트 전극(30)을 덮도록 성막한다(스텝 S31)(질화규소막 성막 스텝).
계속해서, 염화규소 가스 및 아르곤 가스의 공급, 및 유도 전계의 생성을 계속하면서, 질소 가스의 공급을 정지하고, 그 후, 산소 가스의 공급을 개시해서 CVD에 의해, 산화규소막(31b)을 질화규소막(31a)을 덮도록 성막한다(스텝 S32)(산화규소막 성막 스텝).
이에 의해, 질화규소막(31a) 및 산화규소막(31b)을 갖는 게이트 보호막(31)을 형성한다. 처리가 질화규소막(31a)의 성막으로부터 산화규소막(31b)의 성막으로 전환되어 산소 가스가 공급될 때, 유도 전계의 생성이 계속되고, 질소 가스도 다소 존재하기 때문에, CVD에 있어서 산소 가스 및 질소 가스로부터 발생한 양이온이나 라디칼의 양쪽이 존재하는 기간이 발생한다. 그 결과, 도 4에 도시한 바와 같이, 게이트 보호막(31)에 있어서 질화규소막(31a) 및 산화규소막(31b) 사이에 극박의 산질화규소막(31c)이 형성되지만, 그 산질화규소막(31c)은 산화규소막(31b) 및 질화규소막(31a)을 서로 융합시키기 때문에, 게이트 보호막(31)에서의 질화규소막(31a) 및 산화규소막(31b)의 층분리를 억제할 수 있다.
계속해서, 기판 S를 플라즈마 CVD 성막 장치(10)로부터 반출해서 다른 성막 장치(도시 생략)에 있어서 채널(32), 소스 전극(33) 및 드레인 전극(34)을 형성한다(스텝 S33).
계속해서, 기판 S를 플라즈마 CVD 성막 장치(10)의 챔버(11)의 내부에 다시 반입해서 적재대(12)에 적재하고, 챔버(11)의 내부를 감압해서 그 내부의 진공도가 소정값에 달한 후, 각 가스 도입구(15, 16, 17)로부터 챔버(11)의 내부에 염화규소 가스, 산소 가스 및 아르곤 가스를 공급하고, 챔버(11)의 내부에 유도 결합 플라즈마를 생성하고, 염화규소 가스, 산소 가스 및 아르곤 가스로부터 양 이온이나 라디칼을 발생시킴으로써, CVD에 의해 산화규소막(35a)을 채널(32), 소스 전극(33) 및 드레인 전극(34)을 덮도록 성막한다(스텝 S34)(산화규소막 성막 스텝).
계속해서, 염화규소 가스 및 아르곤 가스의 공급, 및 유도 전계의 생성을 계속하면서, 산소 가스의 공급을 정지하고, 그 후, 질소 가스의 공급을 개시해서 CVD에 의해, 질화규소막(35b)을 산화규소막(35a)을 덮도록 성막한다(스텝 S35)(질화규소막 성막 스텝).
이에 의해, 산화규소막(35a) 및 질화규소막(35b)을 갖는 패시베이션층(35)을 형성한다. 처리가 산화규소막(35a)의 성막으로부터 질화규소막(35b)의 성막으로 전환되어 질소 가스가 공급될 때, 유도 전계의 생성이 계속되고, 질소 가스도 다소 존재하기 때문에, 이때도, CVD에 있어서 산소 가스 및 질소 가스로부터 발생한 양이온이나 라디칼의 양쪽이 존재하는 기간이 발생한다. 그 결과, 패시베이션층(35)에서 산화규소막(35a) 및 질화규소막(35b) 사이에 극박의 산질화 규소막(도시 생략)이 형성되기 때문에, 패시베이션층(35)에서도 산화규소막(35a) 및 질화규소막(35b)의 층 분리를 억제할 수 있다.
계속해서, 패시베이션층(35)의 형성 후, 본 방법을 종료한다.
본 실시 형태에 따른 다층 보호막의 형성 방법에 따르면, 산화규소막(31b, 35a)의 성막에 수소 원자를 포함하지 않는 염화규소 가스 및 산소 가스를 사용하고, 질화규소막(31a, 35b)의 성막에 수소 원자를 포함하지 않는 염화규소 가스 및 질소 가스를 사용하므로, 산화규소막(31b, 35a)이나 질화규소막(31a, 35b)의 결함에 수소 원자가 들어가지 않아, IGZO로 이루어지는 채널(32)에 접촉하는 게이트 보호막(31)이나 패시베이션층(35)은 수소 원자를 포함하지 않는다. 그 결과, 게이트 보호막(31)이나 패시베이션층(35)의 성막에 있어서 탈수소 공정을 행할 필요를 없앨 수 있다.
또한, 상술한 다층 보호막의 형성 방법에서는, 기판 S를 챔버(11)로부터 반출하지 않고, 질소 가스를 산소 가스로 전환하고, 또는 산소 가스를 질소 가스로 전환함으로써, 질화규소막(31a) 및 산화규소막(31b)의 성막 및 산화규소막(35a) 및 질화규소막(35b)의 성막을 연속해서 실행하므로, 게이트 보호막(31)이나 패시베이션층(35)에 있어서 불필요한 성분이 혼입되는 것을 방지할 수 있음과 함께, 스루풋을 단축할 수 있다.
또한, 상술한 다층 보호막의 형성 방법에서는, 처리가 질화규소막(31a)의 성막으로부터 산화규소막(31b)의 성막으로 전환될 때 및 처리가 산화규소막(35a)의 성막으로부터 질화규소막(35b)의 성막으로 전환될 때, 염화규소 가스 및 아르곤 가스의 공급이 계속되어 규소 함유 가스나 희가스의 전환이 행해지지 않으므로, 스루풋을 보다 단축할 수 있다.
상술한 다층 보호막의 형성 방법에서는, 유도 전계의 생성이 계속되므로, 유도 결합 플라즈마의 소멸이나 재생이 행해지지 않고, 이로써, 플라즈마의 소멸이나 재생에 수반하는 파티클의 발생을 억제할 수 있다.
또한, 상술한 다층 보호막의 형성 방법에서는, 유도 결합 플라즈마에 의해 염화규소 가스, 산소 가스 및 질소 가스로부터 양이온이나 라디칼을 생성하고, CVD에 의해 산화규소막(31b, 35a) 및 질화규소막(31a, 35b)을 성막한다. 유도 결합 플라즈마의 밀도는 높고, 염화규소 가스, 산소 가스 및 질소 가스의 양이온화나 라디칼화가 촉진되기 때문에, 비교적 낮은 온도, 예를 들어 200℃ 이하, 보다 바람직하게는, 150℃ 이하에서 산화규소막(31b, 35a) 및 질화규소막(31a, 35b)의 성막을 행할 수 있다. 그 결과, TFT(28)를 유기 EL에 적용할 때, 시트 디스플레이의 기판 S가 열로 변형, 변질되는 것을 억제할 수 있다.
상술한 다층 보호막의 형성 방법에서는, 규소 함유 가스로서 염화규소 가스를 사용했지만, 규소 함유 가스는 이에 한정되지 않고, 예를 들어 불화규소(SiF4) 가스, 브롬화규소(SiBr4) 가스나 요오드화규소(SiI4) 가스를 사용해도 된다. 또한, 산소 함유 가스로서 산소 가스를 사용했지만, 산소 함유 가스는 이에 한정되지 않고, 예를 들어 오존 가스를 사용해도 된다.
또한, 질소 함유 가스로서 질소 가스를 사용했지만, 질소 함유 가스는 이에 한정되지 않고, 예를 들어 일산화질소 가스, 아산화질소(N2O) 가스, 삼불화질소(NF3) 가스, 삼브롬화 질소(NBr3) 가스, 삼염화질소(NCl3) 가스를 사용해도 된다. 또한, 희가스로서 아르곤 가스를 사용했지만, 희가스는 이에 한정되지 않고, 예를 들어 네온 가스, 크세논 가스, 크립톤 가스를 사용해도 된다.
또한, 유도 결합 플라즈마 이외의 플라즈마를 사용하는 플라즈마 CVD 장치에 의해서도 산화규소막(31b, 35a)이나 질화규소막(31a, 35b)의 성막을 행하는 것은 가능하지만, 염화규소 가스, 불화규소 가스, 브롬화규소 가스 또는 요오드화규소 가스와, 질소 가스에 의해 성막 처리를 행하는 경우, 고밀도한 플라즈마를 생성 가능한 유도 결합 플라즈마를 사용함으로써 보다 우수한 성막 처리를 행할 수 있다. 또한, 본 실시 형태에서는, 창 부재(14)에 유전체를 사용한 유도 결합 플라즈마 CVD 성막 장치를 사용했지만, 복수로 분할한 분할편으로 이루어지는 금속창을 창 부재로서 사용한 유도 결합 플라즈마 CVD 성막 장치를 사용해도 되고, 그 경우, ICP 안테나(13)의 형태는 환상으로 한정되지 않고, 각 분할편을 횡단하는 형태라면, 다른 형태, 예를 들어 직선이어도 상관없다.
상술한 다층 보호막의 형성 방법에서는, 채널(32)을 IGZO로 구성했지만, 채널(32)을 다른 산화물 반도체로 구성해도 된다. 예를 들어, 혼입된 수소 원자에 의해 산소 원자가 탈리해서 특성이 변화하는 산화물 반도체이면, 본 발명을 적용함으로써, IGZO로 채널(32)을 구성하는 경우와 마찬가지의 효과를 가져 올 수 있다. 또한, 상술한 다층 보호막의 형성 방법에서는, 게이트 보호막(31)이나 패시베이션층(35)이 질화규소막 및 산화규소막을 포함하는 2층 구조를 갖지만, 게이트 보호막(31)이나 패시베이션층(35) 등의 다층 보호막의 구조는 2층 구조에 한정되지 않고, 모두 수소 원자를 포함하지 않는 층을 포함하는 3층 이상의 구조여도 상관없다.
또한, 채널(32)에 접촉하는 게이트 보호막(31)이나 패시베이션층(35)은 모두 수소 원자를 포함하지 않지만, 게이트 보호막(31) 및 패시베이션층(35)의 성막 과정에 있어서 양쪽 막에 수소 원자가 포함되지 않도록 하는 것이 곤란하면, 적어도 게이트 보호막(31) 및 패시베이션층(35) 중 어느 하나가 수소 원자를 포함하지 않으면 된다. 이 경우에도, IGZO로부터의 산소 원자의 탈리를 어느 정도 억제할 수 있다.
또한, 본 실시 형태에서는, 게이트 보호막(31)이나 패시베이션층(35)을 형성할 때, 산화규소막(31b, 35a) 대신에 산질화규소막을 성막해도 되고, 또한 질화규소막(31a, 35b) 대신에 산질화규소막을 성막해도 된다.
또한, 상술한 다층 보호막의 형성 방법에 있어서, 처리가 질화규소막(31a)의 성막으로부터 산화규소막(32b)의 성막으로 전환될 때, 또는 처리가 산화규소막(35a)의 성막으로부터 질화규소막(35b)의 성막으로 전환될 때, 일단, 기판 S의 온도를 저하시켜도 되고, 혹은 염화규소 가스의 공급을 정지해도 된다. 나아가서는, 플라즈마의 생성 및 소멸 시에서의 파티클의 발생이 매우 적은 환경 하라면, 상술한 처리의 전환 시에, 일단 유도 결합 플라즈마를 소멸시켜도 된다. 이에 의해, 질화규소막(31a)의 성막 후의 성막 반응을 산화규소막(31b)의 성막까지 억제할 수 있고, 또는 산화규소막(35a)의 성막 후의 성막 반응을 질화규소막(35b)의 성막까지 억제할 수 있고, 산화규소막(31b, 35a) 및 질화규소막(31a, 35b) 사이에 산화규소막이나 질화규소막 이외의 막이 형성되는 것을 억제할 수 있다.
이상, 본 발명에 대해서, 실시 형태를 사용해서 설명했지만, 본 발명은 상술한 실시 형태에 한정되는 것은 아니다.
예를 들어, 상술한 다층 보호막의 형성 방법은, 도 2의 TFT(28)뿐만 아니라, 다른 구성을 갖는 TFT에서의 다층 보호막의 형성에도 적용할 수 있다.
도 5는 본 실시 형태에 따른 다층 보호막의 형성 방법이 적용되어 형성되는 보텀 게이트형 TFT의 변형예의 구성을 나타내는 단면도이다.
도 5에서, TFT(36)는 언더 코트층(29)과, 게이트 전극(30)과, 게이트 보호막(31)과, 채널(32)과, 소스 전극(33) 및 드레인 전극(34)과, 채널(32)을 덮도록 형성된 다층 보호막을 포함하는 에칭 스토퍼층(37)과, 에칭 스토퍼층(37), 소스 전극(33) 및 드레인 전극(34)을 덮도록 형성된 패시베이션층(38)을 구비한다.
TFT(36)에서는, 에칭 스토퍼층(37)은 도면 중 하방으로부터 적층된 산화규소막(37a) 및 질화규소막(37b)을 갖고, 에칭 스토퍼층(37)에서는 산화규소막(37a)이 채널(32)에 접촉한다. 이에 의해, 채널(32) 및 에칭 스토퍼층(37)의 상호 박리를 억제할 수 있다.
또한, 에칭 스토퍼층(37)에서 도면 중 하방으로부터 질화규소막(37b), 산화규소막(37a)의 순으로 적층해서 질화규소막(37b)을 채널(32)에 접촉시켜도 된다.
TFT(36)에서는, 게이트 보호막(31)의 형성에 도 3의 스텝 S31, S32를 적용하고, 에칭 스토퍼층(37)의 형성에 도 3의 스텝 S34, S35와 마찬가지의 처리를 적용한다. 이에 의해, 산화규소막(31b, 37a)의 성막에 수소 원자를 포함하지 않는 염화규소 가스 및 산소 가스를 사용하고, 질화규소막(31a, 37b)의 성막에 수소 원자를 포함하지 않는 염화규소 가스 및 질소 가스를 사용하게 되므로, 산화규소막(31b, 37a)이나 질화규소막(31a, 37b)의 결함에 수소 원자가 들어가지 않아, 채널(32)로부터 산소 원자가 탈리하는 것을 방지할 수 있다.
도 6은 본 실시 형태에 따른 다층 보호막의 형성 방법이 적용되어 형성되는 톱 게이트형 TFT의 구성을 나타내는 단면도이다.
도 6에서, TFT(38)는 기판 S 위에 성막된 다층 보호막을 포함하는 언더 코트층(39)과, 언더 코트층(39) 위에 부분적으로 형성된 채널(40)과, 언더 코트층(39) 위에서 채널(40)의 양옆에 각각 형성된 소스 전극(41) 및 드레인 전극(42)과, 채널(40), 소스 전극(41) 및 드레인 전극(42)을 덮도록 형성된 다층 보호막을 포함하는 게이트 보호막(43)과, 게이트 보호막(43) 위에서 채널(40)의 바로 위에 배치되도록 형성된 게이트 전극(44)과, 게이트 전극(44) 및 게이트 보호막(43)을 덮도록 형성된 패시베이션층(45)을 구비한다.
TFT(38)에서는, 채널(40)이 IGZO로 이루어지고, 언더 코트층(39)이 도면 중 하방으로부터 적층된 질화규소막(39a) 및 산화규소막(39b)을 갖고, 게이트 보호막(43)이 도면 중 하방으로부터 적층된 산화규소막(43a) 및 질화규소막(43b)을 갖는다. 언더 코트층(39)에서는 산화규소막(39b)이 채널(40)에 접촉하고, 게이트 보호막(43)에서는 산화규소막(43a)이 채널(40)에 접촉한다. 이에 의해, 채널(40), 언더 코트층(39) 및 게이트 보호막(43)의 상호 박리를 억제할 수 있다.
또한, 언더 코트층(39)에서 도면 중 하방으로부터 산화규소막(39b), 질화규소막(39a)의 순으로 적층해서 질화규소막(39a)을 채널(40)에 접촉시켜도 되고, 게이트 보호막(43)에 있어서 도면 중 하방으로부터 질화규소막(43b), 산화규소막(43a)의 순으로 적층해서 질화규소막(43b)을 채널(40)에 접촉시켜도 된다.
TFT(38)에서는, 언더 코트층(39)의 형성에 도 3의 스텝 S31, S32와 마찬가지의 처리를 적용하고, 게이트 보호막(43)의 형성에 도 3의 스텝 S34, S35와 마찬가지의 처리를 적용한다. 이에 의해, 산화규소막(39b, 43a)의 성막에 수소 원자를 포함하지 않는 염화규소 가스 및 산소 가스를 사용하고, 질화 규소막(39a, 43b)의 성막에 수소 원자를 포함하지 않는 염화규소 가스 및 질소 가스를 사용하게 되므로, 산화규소막(39b, 43a)이나 질화규소막(39a, 43b)의 결함에 수소 원자가 들어가지 않아, 채널(40)로부터 산소 원자가 탈리하는 것을 방지할 수 있다.
도 7은 본 실시 형태에 따른 다층 보호막의 형성 방법이 적용되어 형성되는 톱 게이트형 TFT의 변형예의 구성을 도시하는 단면도이다.
도 7에서, TFT(46)는 기판 S 위에 성막된 다층 보호막을 포함하는 언더 코트층(39)과, 언더 코트층(39) 위에 부분적으로 형성된 채널(40)과, 채널(40)에 접속된 소스 전극(47) 및 드레인 전극(48)과, 언더 코트층(39) 및 채널(40)을 덮도록 형성된 게이트 보호막(43)과, 게이트 보호막(43) 위에서 채널(40) 위에 배치되도록 형성된 게이트 전극(44)과, 게이트 전극(44) 및 게이트 보호막(43)을 덮도록 형성된 층간 절연막(49)과, 층간 절연막(49), 소스 전극(47) 및 드레인 전극(48)을 덮도록 형성된 패시베이션층(50)을 구비한다.
TFT(46)에서도, TFT(38)와 마찬가지로, 언더 코트층(39)에서는 산화규소막(39b)이 채널(40)에 접촉하고, 게이트 보호막(43)에서는 산화규소막(43a)이 채널(40)에 접촉한다. 이에 의해, 채널(40), 언더 코트층(39) 및 게이트 보호막(43)의 상호 박리를 억제할 수 있다.
또한, TFT(38)와 마찬가지로, 언더 코트층(39)에서 질화규소막(39a)을 채널(40)에 접촉시켜도 되고, 게이트 보호막(43)에서 질화규소막(43b)을 채널(40)에 접촉시켜도 된다.
TFT(46)에서는, TFT(38)와 마찬가지로, 언더 코트층(39)의 형성에 도 3의 스텝 S31, S32와 마찬가지의 처리를 적용하고, 게이트 보호막(43)의 형성에 도 3의 스텝 S34, S35와 마찬가지의 처리를 적용한다. 이에 의해, 산화규소막(39b, 43a)이나 질화규소막(39a, 43b)의 결함에 수소 원자가 들어가지 않아, 채널(40)로부터 산소 원자가 탈리하는 것을 방지할 수 있다.
또한, 본 발명의 목적은, 상술한 실시 형태의 기능을 실현하는 소프트웨어의 프로그램 코드를 기록한 기억 매체를, 컴퓨터, 예를 들어 컨트롤러(27)에 공급하고, 컨트롤러(27)의 CPU가 기억 매체에 저장된 프로그램 코드를 판독해서 실행하는 것에 의해서도 달성된다.
이 경우, 기억 매체로부터 판독된 프로그램 코드 자체가 상술한 실시 형태의 기능을 실현하게 되고, 프로그램 코드 및 그 프로그램 코드를 기억한 기억 매체는 본 발명을 구성하게 된다.
또한, 프로그램 코드를 공급하기 위한 기억 매체로서는, 예를 들어 RAM, NV- RAM, 플로피(등록 상표) 디스크, 하드 디스크, 광자기 디스크, CD-ROM, CD-R, CD-RW, DVD(DVD-ROM, DVD-RAM, DVD-RW, DVD+RW) 등의 광 디스크, 자기 테이프, 불휘발성 메모리 카드, 다른 ROM 등의 상기 프로그램 코드를 기억할 수 있는 것이면 된다. 혹은, 상기 프로그램 코드는 인터넷, 상용 네트워크, 혹은 로컬 에리어 네트워크 등에 접속되는 도시하지 않은 다른 컴퓨터나 데이터베이스 등으로부터 다운로드함으로써 컨트롤러(27)에 공급되어도 된다.
또한, 컨트롤러(27)가 판독한 프로그램 코드를 실행함으로써, 상기 실시 형태의 기능이 실현될 뿐만 아니라, 그 프로그램 코드의 지시에 기초하여, CPU 상에서 가동하고 있는 OS(오퍼레이팅 시스템) 등이 실제 처리의 일부 또는 모두를 행하고, 그 처리에 의해 상술한 실시 형태의 기능이 실현되는 경우도 포함된다.
또한, 기억 매체로부터 판독된 프로그램 코드가, 컨트롤러(27)에 삽입된 기능 확장 보드나 컨트롤러(27)에 접속된 기능 확장 유닛에 구비되는 메모리에 기입된 후, 그 프로그램 코드의 지시에 기초하여, 그 기능 확장 보드나 기능 확장 유닛에 구비되는 CPU 등이 실제 처리의 일부 또는 전부를 행하고, 그 처리에 의해 상술한 실시 형태의 기능이 실현되는 경우도 포함된다.
상기 프로그램 코드의 형태는, 오브젝트 코드, 인터프리터에 의해 실행되는 프로그램 코드, OS에 공급되는 스크립트 데이터 등의 형태를 포함해도 된다.
S : 기판
10 : 플라즈마 CVD 성막 장치
13 : ICP 안테나
18 : 규소 함유 가스 공급부
19 : 산소 함유 가스 공급부
20 : 질소 함유 가스 공급부
28, 36, 38, 46 : TFT
31, 43 : 게이트 보호막
31a, 35b, 37b, 39a, 43b : 질화규소막
31b, 35a, 37a, 39b, 43a : 산화규소막
31c : 산질화규소막
32, 40 : 채널
35 : 패시베이션층
37 : 에칭 스토퍼층
39 : 언더 코트층

Claims (6)

  1. 산화물 반도체에 접촉함과 함께, 적어도 질화규소막 및 산화규소막을 포함하는 다층 보호막의 형성 방법이며,
    염화규소(SiCl4) 가스 또는 불화규소(SiF4) 가스 및 수소 원자를 포함하지 않는 산소 함유 가스를 사용해서 플라즈마를 생성시켜 상기 산화규소막을 성막하는 산화규소막 성막 스텝과,
    상기 염화규소 가스 또는 상기 불화규소 가스 및 수소 원자를 포함하지 않는 질소 함유 가스를 사용해서 플라즈마를 생성시켜 상기 질화규소막을 성막하는 질화규소막 성막 스텝을 갖고,
    상기 산화규소막 성막 스텝에서 상기 질화 규소막 성막 스텝으로 전환할 때 혹은 상기 질화규소막 성막 스텝에서 상기 산화규소막 성막 스텝으로 전환할 때, 상기 염화규소 가스 또는 상기 불화규소 가스 공급을 계속해 플라즈마를 유지하면서, 상기 산소 함유 가스 공급을 정지한 후 상기 질소 함유 가스 공급을 시작하거나 혹은 상기 질소 함유 가스 공급을 정지한 후 상기 산소 함유 가스 공급을 시작하는 것을 특징으로 하는, 다층 보호막의 형성 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 수소 원자를 포함하지 않는 질소 함유 가스는 질소 가스인 것을 특징으로 하는, 다층 보호막의 형성 방법.
  5. 제1항에 있어서,
    상기 수소 원자를 포함하지 않는 산소 함유 가스는 산소 가스인 것을 특징으로 하는, 다층 보호막의 형성 방법.
  6. 산화물 반도체에 접촉함과 함께, 적어도 질소 및 규소를 포함하는 막과 산소 및 규소를 포함하는 막을 포함하는 다층 보호막의 형성 방법이며,
    염화규소(SiCl4) 가스 또는 불화규소(SiF4) 가스와, 수소 원자를 포함하지 않는 산소 함유 가스 및 수소 원자를 포함하지 않는 질소 함유 가스 중 적어도 한쪽을 사용하여 플라즈마를 생성시켜, 산화규소막, 질화규소막 및 산질화규소막 중 적어도 2개의 막을 포함하는 다층 보호막을 형성하고,
    상기 다층 보호막을 구성하는 상기 적어도 2개의 막은 상기 2개의 막 중 한 쪽의 막 제막 스텝에서 다른 한쪽의 막 제막 스텝으로 전환할 때, 상기 염화규소 가스 또는 상기 불화규소 가스 공급을 계속해 플라즈마를 유지하면서, 상기 산소 함유 가스 공급을 정지한 후 상기 질소 함유 가스 공급을 시작하거나 혹은 상기 질소 함유 가스 공급을 정지한 후 상기 산소 함유 가스 공급을 시작하여 연속된 성막 처리를 실행함으로써 성막되는 것을 특징으로 하는, 다층 보호막의 형성 방법.
KR1020170074889A 2013-06-28 2017-06-14 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치 KR102047591B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013136309A JP6232219B2 (ja) 2013-06-28 2013-06-28 多層保護膜の形成方法
JPJP-P-2013-136309 2013-06-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140077930A Division KR20150002498A (ko) 2013-06-28 2014-06-25 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치

Publications (2)

Publication Number Publication Date
KR20170069991A KR20170069991A (ko) 2017-06-21
KR102047591B1 true KR102047591B1 (ko) 2019-11-21

Family

ID=52185967

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140077930A KR20150002498A (ko) 2013-06-28 2014-06-25 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치
KR1020170074889A KR102047591B1 (ko) 2013-06-28 2017-06-14 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140077930A KR20150002498A (ko) 2013-06-28 2014-06-25 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치

Country Status (4)

Country Link
JP (1) JP6232219B2 (ko)
KR (2) KR20150002498A (ko)
CN (1) CN104250724B (ko)
TW (1) TWI665730B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6523071B2 (ja) 2015-06-19 2019-05-29 東京エレクトロン株式会社 プラズマを用いた成膜方法
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
JP6689140B2 (ja) 2016-06-17 2020-04-28 東京エレクトロン株式会社 成膜方法およびｔｆｔの製造方法
JP6924943B2 (ja) 2017-05-12 2021-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7130548B2 (ja) * 2018-07-30 2022-09-05 東京エレクトロン株式会社 成膜方法及び成膜装置
KR102151101B1 (ko) 2018-12-07 2020-09-02 연세대학교 산학협력단 산화물 반도체 박막 트랜지스터
JP7240946B2 (ja) 2019-04-26 2023-03-16 株式会社トリケミカル研究所 酸化珪素膜形成方法
CN110429024B (zh) 2019-08-08 2022-04-15 京东方科技集团股份有限公司 层间绝缘层及薄膜晶体管的制备方法
US11037851B2 (en) * 2019-08-30 2021-06-15 Applied Materials, Inc. Nitrogen-rich silicon nitride films for thin film transistors
JP7333758B2 (ja) 2020-01-23 2023-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7418703B2 (ja) * 2020-07-01 2024-01-22 日新電機株式会社 薄膜トランジスタ
JP2022080422A (ja) * 2020-11-18 2022-05-30 東京エレクトロン株式会社 窒化シリコン膜の成膜方法及び成膜装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256915A (ja) * 2010-05-20 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3148183B2 (ja) 1998-08-31 2001-03-19 日本電気株式会社 半導体装置の製造方法
JP2000114257A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 半導体装置の製造方法
JP4955848B2 (ja) * 2000-02-28 2012-06-20 エルジー ディスプレイ カンパニー リミテッド 電子素子用基板製造方法
JP2002368084A (ja) * 2001-06-12 2002-12-20 Hitachi Ltd 半導体集積回路装置の製造方法
US7696683B2 (en) * 2006-01-19 2010-04-13 Toppan Printing Co., Ltd. Organic electroluminescent element and the manufacturing method
KR101254986B1 (ko) * 2008-09-30 2013-04-16 도쿄엘렉트론가부시키가이샤 질화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 ｃｖｄ 장치
JP2010087187A (ja) * 2008-09-30 2010-04-15 Tokyo Electron Ltd 酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
US8441010B2 (en) * 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20140002616A (ko) * 2010-08-20 2014-01-08 어플라이드 머티어리얼스, 인코포레이티드 수소 미함유 실리콘 함유 유전체막을 형성하기 위한 방법들
JP5604316B2 (ja) * 2011-01-19 2014-10-08 株式会社アルバック 成膜方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256915A (ja) * 2010-05-20 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
CN104250724B (zh) 2018-05-29
JP6232219B2 (ja) 2017-11-15
TW201515106A (zh) 2015-04-16
TWI665730B (zh) 2019-07-11
KR20170069991A (ko) 2017-06-21
CN104250724A (zh) 2014-12-31
KR20150002498A (ko) 2015-01-07
JP2015012131A (ja) 2015-01-19

Similar Documents

Publication Publication Date Title
KR102047591B1 (ko) 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치
TWI655796B (zh) 有機發光二極體元件及於其上形成密封結構的方法
KR101870491B1 (ko) 플라즈마 처리 장치, 기판 처리 시스템, 박막 트랜지스터의 제조 방법 및 기억 매체
JP6924943B2 (ja) 成膜方法及び成膜装置
JP6689140B2 (ja) 成膜方法およびｔｆｔの製造方法
TW201547081A (zh) 密封構造之形成方法、密封構造之製造裝置和有機ｅｌ元件構造、其製造方法及其製造裝置
JP6760439B2 (ja) 薄膜トランジスターの製造方法及び記憶媒体
JP6349796B2 (ja) プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体
KR101926317B1 (ko) 플라즈마를 사용한 성막 방법
WO2021085158A1 (ja) 基板処理方法、基板処理装置及びナノワイヤ又はナノシートのトランジスタの製造方法
JP2015176885A (ja) 半導体デバイス、その製造方法、及びその製造装置
JP7130548B2 (ja) 成膜方法及び成膜装置
KR102217171B1 (ko) 성막 방법 및 성막 장치
TWI831815B (zh) 含氧被處理體之處理方法及處理裝置
JP6763093B2 (ja) 半導体装置の製造方法
KR20220068154A (ko) 질화실리콘막의 성막 방법 및 성막 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right