JP6760439B2 - 薄膜トランジスターの製造方法及び記憶媒体 - Google Patents
薄膜トランジスターの製造方法及び記憶媒体 Download PDFInfo
- Publication number
- JP6760439B2 JP6760439B2 JP2019097999A JP2019097999A JP6760439B2 JP 6760439 B2 JP6760439 B2 JP 6760439B2 JP 2019097999 A JP2019097999 A JP 2019097999A JP 2019097999 A JP2019097999 A JP 2019097999A JP 6760439 B2 JP6760439 B2 JP 6760439B2
- Authority
- JP
- Japan
- Prior art keywords
- treatment
- plasma
- film
- substrate
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
Description
トリートメント処理用プラズマ発生用のガスであるフッ素を含むガスと酸素ガスとの混合ガスを供給し、該混合ガスをプラズマ化したトリートメント処理用プラズマに、前記露出した酸化物半導体を曝すと共に、前記トリートメント処理用プラズマにより前記レジスト膜を除去するプラズマトリートメント処理を行う工程と、を含むことを特徴とする。
(a)前記フッ素を含むガスは、四フッ化炭素(CF4)または六フッ化硫黄(SF6)の少なくとも一方であること。
(b)前記プラズマトリートメント処理を行う工程は、前記基板の温度を25℃以上、250℃以下の温度範囲に調節して行われること。
(c)前記プラズマエッチング処理と、前記プラズマトリートメント処理とは、共通の処理容器にて行われること。または、前記プラズマエッチング処理と、前記プラズマトリートメント処理とは、各々真空搬送室に接続された異なる処理容器にて行われ、前記プラズマエッチング処理された後の基板を、プラズマエッチング処理用の処理容器から、前記真空搬送室を介して、前記プラズマトリートメント処理が行われる処理容器へ搬送する工程を含むこと。
(d)前記プラズマトリートメント処理が行われた後の基板を成膜処理モジュールに搬送し、基板の上面に保護膜を形成する工程を含むこと。前記プラズマトリートメント処理は処理容器にて行われ、該プラズマトリートメント処理用の処理容器と前記成膜処理モジュールとが各々真空搬送室に接続され、前記プラズマトリートメント処理された後の基板を、前記プラズマトリートメント処理が行われた処理容器から、前記真空搬送室を介して、前記成膜処理モジュールへ搬送する工程を含み、前記保護膜は、前記金属膜と前記露出した酸化物半導体の表面を覆うパッシベーション膜であること。
図1は、チャネルエッチ型のボトムゲート型構造のTFT8である。TFT8は、ガラス基板81上にゲート電極82が形成され、その上にSiN膜などからなるゲート絶縁膜83が設けられ、さらにその上層に酸化物半導体からなる酸化物半導体層84が積層されている。次いで、酸化物半導体層84の上層側に金属膜を成膜し、この金属膜をエッチングしてソース電極85a、ドレイン電極85bが形成される。
このため、例えばレジスト膜86の除去後、パッシベーション膜の成膜を行う前に、酸素の存在する雰囲気下で基板Fを加熱するアニール処理を行い、水分の除去や酸素の補填を行ってTFT8の特性を回復させるといった処理工の程追加が必要となってしまう。
また、このトリートメント処理後、他の装置にてレジスト膜86の除去やパッシベーション膜の成膜を行うために、基板Fの大気搬送を行っても水分の吸着を抑えることができるように、基板Fの表面に仮保護膜を形成する手法についても説明する。
図1を用いて説明したTFT8において、電極85よりも下層側の積層体が形成された基板Fの表面に、例えばスパッタリングにより、チタン膜-アルミニウム膜-チタン膜を順次積層して金属膜を成膜する(P1)。次いで、金属膜の表面にレジスト液を塗布してレジスト膜を形成し、その後、電極85の形状に対応するパターニングを行う(P2)。
仮後補膜が形成された基板Fは、他の装置へ大気搬送され、仮保護膜をエッチングして除去した後(P6)、アッシング処理によりレジスト膜86を除去し(P7)、パッシベーション膜の成膜を行う(P8)。
図3の平面図に示すように、基板処理システム1は、基板Fに対して既述のエッチング処理、トリートメント処理及び仮保護膜の成膜処理を実行するマルチチャンバ型の真空処理システムとして構成されている。
このプラズマ処理モジュール3は、導電性材料、例えば、角筒形状に形成され、内壁面が陽極酸化処理されたアルミニウム製であって、気密且つ、電気的に接地された本体容器31を備えている。本体容器31は、例えば一辺が2200mm、他辺が2500mm程度の大きさの角型の基板Fを処理可能なように、例えば横断平面の一辺が2.9m、他辺が3.1m程度の大きさに構成されている。
また、図3、図4に示すように、ガス供給管36には、プラズマ処理モジュール3内のトリートメント処理にてレジスト膜86の一部の除去を進行させるために、水蒸気に加えて酸素ガスを供給する酸素ガス供給部367を接続してもよい。
さらに載置台331に載置された基板Fは、不図示の静電チャックにより吸着保持される。
仮保護膜を構成する材料はシリカ膜に限定されるものではなく、例えば原料ガスである四フッ化ケイ素ガスと、窒化ガスである窒素(N2)ガスなどとを反応させて、窒化ケイ素膜を成膜しても良い。
はじめに、処理対象の基板FをキャリアC1、C2から取り出して、ロードロック室12や真空搬送室13を搬送する(スタート)。しかる後、先行する基板Fの処理を終えた状態のエッチング処理モジュール2に基板Fを搬入し、載置台上に載置する(ステップS101)。しかる後、第2の搬送機構14をエッチング処理モジュール2から退避させてゲートバルブG3を閉じ、エッチング処理が行われる処理室内を真空排気する。このとき処理室内の圧力は0.667〜13.3Pa(5〜100mTorr)の範囲、好適には0.667〜4.00Pa(5〜30mTorr)の範囲の値に調節される。また、圧力調節と並行して基板Fの温度調節を行い、25〜120℃の範囲、好適には25〜80℃の範囲の値に調節する。
次いで、真空搬送室13に基板Fを搬出できるように処理室33内の圧力調節を行った後、ゲートバルブ312を開き、第2の搬送機構14の搬送アームを進入させて基板Fを取り出す。そして、先行する基板Fの処理を終えた状態の成膜処理モジュール4のゲートバルブG5を開いて処理室内に基板Fを搬入する(ステップS105)。しかる後、成膜処理モジュール4から第2の搬送機構14を退避させてゲートバルブG5を閉じ、処理室内を真空排気する。また、排気と並行して基板Fの温度調節を行い、25〜250℃の範囲の値に調節する。
また、仮保護膜87の成膜時と同様に、水素を含まない成膜ガス(例えばシリカ膜を成膜するための四フッ化ケイ素ガスと酸素ガス、窒化ケイ素膜を成膜するための四フッ化ケイ素ガスと窒素ガス)を用いてパッシベーション膜の成膜を行うことにより、酸化物半導体層84への水素の取り込みを抑えることもできる。
一方で、酸化物半導体層84へ酸素を取り込むトリートメント処理と同時に、レジスト膜86の除去を行えば、図2に示した仮保護膜87の成膜(P5)、及びそのエッチング(P6)の工程を省略することができる。
またパッシベーション膜の成膜を行う成膜処理モジュール4aについても四フッ化ケイ素ガスと酸素ガス、窒化ケイ素膜を成膜するための四フッ化ケイ素ガスと窒素ガス)を用いて水素を含まない成膜ガスによるパッシベーション膜の成膜が行われる点は既述の例と同様である。
また本例においても、図10に示した工程を実行する基板処理システム1aを用いてプラズマ化したフッ素含有混合ガスを用いたトリートメント処理を行うにあたり、エッチング処理モジュール2とトリートメント処理モジュール3aとを共通化してもよい。
1 基板処理システム
2 エッチング処理モジュール
3、3a プラズマ処理モジュール
31 本体容器
314 真空排気機構
33 処理室
331 載置台
333 ヒーター
336 直流電源
34 アンテナ部
35 シャワーヘッド
36 ガス供給管
360 水蒸気供給部
362 水蒸気発生部
4、4a 成膜処理モジュール
5 制御部
8 TFT
81 ガラス基板
82 ゲート電極
83 ゲート絶縁膜
84 酸化物半導体層
85 電極
85a ソース電極
85b ドレイン電極
86 レジスト膜
87 仮保護膜
Claims (8)
- 基板上の酸化物半導体の上層側に形成されたアルミニウムを含む金属膜を、該金属膜の上層側に形成されパターニングされたレジスト膜を通して、塩素を含むエッチングガスをプラズマ化したエッチング処理用プラズマによりプラズマエッチング処理し、前記酸化物半導体を露出させる工程と、
トリートメント処理用プラズマ発生用のガスであるフッ素を含むガスと酸素ガスとの混合ガスを供給し、該混合ガスをプラズマ化したトリートメント処理用プラズマに、前記露出した酸化物半導体を曝すと共に、前記トリートメント処理用プラズマにより前記レジスト膜を除去するプラズマトリートメント処理を行う工程と、を含むことを特徴とする薄膜トランジスターの製造方法。 - 前記フッ素を含むガスは、四フッ化炭素(CF4)または六フッ化硫黄(SF6)の少なくとも一方であることを特徴とする請求項1に記載の薄膜トランジスターの製造方法。
- 前記プラズマトリートメント処理を行う工程は、前記基板の温度を25℃以上、250℃以下の温度範囲に調節して行われることを特徴とする請求項1または2に記載の薄膜トランジスターの製造方法。
- 前記プラズマエッチング処理と、前記プラズマトリートメント処理とは、共通の処理容器にて行われることを特徴とする請求項1ないし3のいずれか一つに記載の薄膜トランジスターの製造方法。
- 前記プラズマエッチング処理と、前記プラズマトリートメント処理とは、各々真空搬送室に接続された異なる処理容器にて行われ、前記プラズマエッチング処理された後の基板を、プラズマエッチング処理用の処理容器から、前記真空搬送室を介して、前記プラズマトリートメント処理が行われる処理容器へ搬送する工程を含むことを特徴とする請求項1ないし3のいずれか一つに記載の薄膜トランジスターの製造方法。
- 前記プラズマトリートメント処理が行われた後の基板を成膜処理モジュールに搬送し、基板の上面に保護膜を形成する工程を含むことを特徴とする請求項1ないし5のいずれか一つに記載の薄膜トランジスターの製造方法。
- 前記プラズマトリートメント処理は処理容器にて行われ、該プラズマトリートメント処理用の処理容器と前記成膜処理モジュールとが各々真空搬送室に接続され、前記プラズマトリートメント処理された後の基板を、前記プラズマトリートメント処理が行われた処理容器から、前記真空搬送室を介して、前記成膜処理モジュールへ搬送する工程を含み、
前記保護膜は、前記金属膜と前記露出した酸化物半導体の表面を覆うパッシベーション膜であることを特徴とする請求項6に記載の薄膜トランジスターの製造方法。 - 薄膜トランジスター製造する基板処理装置に用いられるコンピュータプログラムを格納した記憶媒体であって、前記プログラムは請求項1ないし7のいずれか一つに記載された薄膜トランジスターの製造方法を実行するためのステップが組まれていることを特徴とする記憶媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014047803 | 2014-03-11 | ||
JP2014047803 | 2014-03-11 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015030913A Division JP6531422B2 (ja) | 2014-03-11 | 2015-02-19 | プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019135797A JP2019135797A (ja) | 2019-08-15 |
JP6760439B2 true JP6760439B2 (ja) | 2020-09-23 |
Family
ID=54430153
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015030913A Active JP6531422B2 (ja) | 2014-03-11 | 2015-02-19 | プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体 |
JP2019097999A Active JP6760439B2 (ja) | 2014-03-11 | 2019-05-24 | 薄膜トランジスターの製造方法及び記憶媒体 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015030913A Active JP6531422B2 (ja) | 2014-03-11 | 2015-02-19 | プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体 |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP6531422B2 (ja) |
TW (1) | TWI672755B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6854611B2 (ja) * | 2016-01-13 | 2021-04-07 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置及び基板処理システム |
WO2018179251A1 (ja) * | 2017-03-30 | 2018-10-04 | 株式会社日立国際電気 | 半導体装置の製造方法 |
US11282965B2 (en) | 2018-01-19 | 2022-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device |
JP7199174B2 (ja) * | 2018-07-26 | 2023-01-05 | 東京エレクトロン株式会社 | エッチング方法 |
US20230037960A1 (en) * | 2020-01-15 | 2023-02-09 | Tokyo Electron Limited | Film forming method, film forming device, and method for manufacturing semiconductor device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186098A (ja) * | 1994-12-27 | 1996-07-16 | Ryoden Semiconductor Syst Eng Kk | 感光性樹脂の除去方法および除去装置 |
JPH08181148A (ja) * | 1994-12-27 | 1996-07-12 | Kawasaki Steel Corp | 半導体装置の製造方法 |
JP2003179034A (ja) * | 2001-12-12 | 2003-06-27 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US7358192B2 (en) * | 2004-04-08 | 2008-04-15 | Applied Materials, Inc. | Method and apparatus for in-situ film stack processing |
TW200739716A (en) * | 2006-02-27 | 2007-10-16 | Applied Materials Inc | Method for controlling corrosion of a substrate |
JP2010056541A (ja) * | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
CN102210025A (zh) * | 2008-11-07 | 2011-10-05 | 株式会社半导体能源研究所 | 半导体器件 |
TWI585955B (zh) * | 2008-11-28 | 2017-06-01 | 半導體能源研究所股份有限公司 | 光感測器及顯示裝置 |
JP4977230B2 (ja) * | 2010-03-31 | 2012-07-18 | 積水化学工業株式会社 | エッチング方法及び装置 |
JP2013051390A (ja) * | 2011-08-02 | 2013-03-14 | Idemitsu Kosan Co Ltd | 電界効果素子 |
JP6023994B2 (ja) * | 2011-08-15 | 2016-11-09 | Nltテクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
TWI621185B (zh) * | 2011-12-01 | 2018-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
-
2015
- 2015-02-19 JP JP2015030913A patent/JP6531422B2/ja active Active
- 2015-03-10 TW TW104107548A patent/TWI672755B/zh active
-
2019
- 2019-05-24 JP JP2019097999A patent/JP6760439B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
TW201546935A (zh) | 2015-12-16 |
JP2019135797A (ja) | 2019-08-15 |
JP6531422B2 (ja) | 2019-06-19 |
TWI672755B (zh) | 2019-09-21 |
JP2015188068A (ja) | 2015-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6760439B2 (ja) | 薄膜トランジスターの製造方法及び記憶媒体 | |
KR101870491B1 (ko) | 플라즈마 처리 장치, 기판 처리 시스템, 박막 트랜지스터의 제조 방법 및 기억 매체 | |
KR102245729B1 (ko) | 에피택셜 성장 이전에 기판 표면을 사전 세정하기 위한 방법 및 장치 | |
JP6349796B2 (ja) | プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体 | |
US7432201B2 (en) | Hybrid PVD-CVD system | |
US9051655B2 (en) | Boron ionization for aluminum oxide etch enhancement | |
KR102047591B1 (ko) | 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치 | |
KR101817684B1 (ko) | PECVD SiO2 패시베이션을 사용한 IGZO 및 ZNO TFT 제조 방법 | |
US20070017445A1 (en) | Hybrid PVD-CVD system | |
CN112259457B (zh) | 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台 | |
KR20180102207A (ko) | 액정 디스플레이를 위한 높은 커패시턴스의 커패시터를 위한 계면 엔지니어링 | |
JP2016026382A (ja) | 成膜装置 | |
TWI789450B (zh) | 電漿處理裝置 | |
CN107731681B (zh) | 等离子体蚀刻方法和等离子体蚀刻系统 | |
TW201508837A (zh) | 薄膜電晶體製造方法 | |
CN115172163A (zh) | 等离子体蚀刻方法 | |
JP3196506U (ja) | ディフューザー及びこれを用いたpecvd装置 | |
TW201903885A (zh) | 含矽間隔物的選擇性形成 | |
TW202225454A (zh) | 氮化矽膜之成膜方法及成膜裝置 | |
KR20220101830A (ko) | 금속산화물 반도체 물질의 증착 챔버의 세정 방법 | |
KR20220144570A (ko) | 금속산화물 반도체 물질의 증착 챔버의 세정 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200121 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200817 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6760439 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |