JP6760439B2 - 薄膜トランジスターの製造方法及び記憶媒体 - Google Patents

薄膜トランジスターの製造方法及び記憶媒体 Download PDF

Info

Publication number
JP6760439B2
JP6760439B2 JP2019097999A JP2019097999A JP6760439B2 JP 6760439 B2 JP6760439 B2 JP 6760439B2 JP 2019097999 A JP2019097999 A JP 2019097999A JP 2019097999 A JP2019097999 A JP 2019097999A JP 6760439 B2 JP6760439 B2 JP 6760439B2
Authority
JP
Japan
Prior art keywords
treatment
plasma
film
substrate
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019097999A
Other languages
English (en)
Other versions
JP2019135797A (ja
Inventor
元毅 藤永
元毅 藤永
哲也 高藤
哲也 高藤
里吉 務
務 里吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2019135797A publication Critical patent/JP2019135797A/ja
Application granted granted Critical
Publication of JP6760439B2 publication Critical patent/JP6760439B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、基板上に形成される薄膜トランジスターに設けられている酸化物半導体をプラズマ処理する技術に関する。
液晶表示装置(LCD:Liquid Crystal Display)などのFPD(Flat Panel Display)に使用される薄膜トランジスター(TFT:Thin Film Transistor)は、ガラス基板などの基板上に、ゲート電極やゲート絶縁膜、半導体層などをパターニングしながら順次積層していくことにより形成される。
近年、TFTに用いられる半導体層の材料として、キャリア移動度が高く、比較的成膜が容易なIGZO(In−Ga−Zn−O系)など、透明非晶質酸化物半導体(TAOS(Transparent Amorphous Oxide Semiconductor))をはじめとする酸化物半導体が着目されている。
発明者らは、これら酸化物半導体を半導体層(以下、「酸化物半導体層」という)に用いて実際のTFTを製造したとき、しきい値電圧などの特性が低下する場合があることを把握した。
ここで引用文献1には、半導体層として微結晶シリコンを用いたTFTの製造工程において、水を含む雰囲気下で生成するプラズマ(水プラズマ)を用いた処理により、半導体層の表面に酸化膜の絶縁層を形成する技術が記載されている。
また引用文献2には、チャネルエッチ型のTFTの製造工程において、ソース/ドレインの電極をウェットエッチングにより形成し、次いで不純物半導体層のドライエッチングを行った後、露出したアモルファスシリコン(a-Si)の表面を水プラズマで処理することにより、安定した絶縁層を形成すると共に、レジストを除去する技術が記載されている。
しかしながら引用文献1、2に記載されている技術はいずれもシリコンなど、従来の半導体材料の表面を酸化して絶縁層を形成する技術であり、半導体層材料として酸化物半導体を用いたときの特性低下の問題には何ら着目していない。
特開2009−278075号公報:請求項11、段落0040、0070 特開2009−283919号公報:請求項4、段落0062〜0064、0075
本発明はこのような事情に鑑みてなされたものであり、その目的は、酸化物半導体の特性の低下を抑えつつ薄膜トランジスターを製造することが可能なプラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法、及びこの方法を記憶した記憶媒体を提供することにある。
本発明に係る薄膜トランジスターの製造方法は、基板上の酸化物半導体の上層側に形成されたアルミニウムを含む金属膜を、該金属膜の上層側に形成されパターニングされたレジスト膜を通して、塩素を含むエッチングガスをプラズマ化したエッチング処理用プラズマによりプラズマエッチング処理し、前記酸化物半導体を露出させる工程と、
トリートメント処理用プラズマ発生用のガスであるフッ素を含むガスと酸素ガスとの混合ガスを供給し、該混合ガスをプラズマ化したトリートメント処理用プラズマに、前記露出した酸化物半導体を曝すと共に、前記トリートメント処理用プラズマにより前記レジスト膜を除去するプラズマトリートメント処理を行う工程と、を含むことを特徴とする。
前記薄膜トランジスターの製造方法は以下の特徴を備えていても良い。
(a)前記フッ素を含むガスは、四フッ化炭素(CF)または六フッ化硫黄(SF)の少なくとも一方であること。
(b)前記プラズマトリートメント処理を行う工程は、前記基板の温度を25℃以上、250℃以下の温度範囲に調節して行われること。
(c)前記プラズマエッチング処理と、前記プラズマトリートメント処理とは、共通の処理容器にて行われること。または、前記プラズマエッチング処理と、前記プラズマトリートメント処理とは、各々真空搬送室に接続された異なる処理容器にて行われ、前記プラズマエッチング処理された後の基板を、プラズマエッチング処理用の処理容器から、前記真空搬送室を介して、前記プラズマトリートメント処理が行われる処理容器へ搬送する工程を含むこと。
(d)前記プラズマトリートメント処理が行われた後の基板を成膜処理モジュールに搬送し、基板の上面に保護膜を形成する工程を含むこと。前記プラズマトリートメント処理処理容器にて行われ該プラズマトリートメント処理用の処理容器と前記成膜処理モジュールとが各々真空搬送室に接続され、前記プラズマトリートメント処理された後の基板を、前記プラズマトリートメント処理が行われた処理容器から、前記真空搬送室を介して、前記成膜処理モジュールへ搬送する工程を含み、前記保護膜は、前記金属膜と前記露出した酸化物半導体の表面を覆うパッシベーション膜であること。
本発明は、酸化物半導体層の上層側のアルミニウムを含む金属膜を、塩素を含むエッチングガスによりエッチングして当該酸化物半導体が露出した基板に対し、プラズマ発生用のガスとしてフッ素を含むガスと酸素ガスとの混合ガスを用いてプラズマ処理を行い、前記フッ素を含むガスと酸素ガスとの混合ガス由来のプラズマ中に曝すことにより酸化物半導体の特性の低下を抑えつつ薄膜トランジスターを製造することができる。
発明の実施の形態に係るトリートメント処理(プラズマ処理)が適用されるTFTの一例を示す縦断側面図である。 ソース/ドレイン電極を配線する工程の一例を示す工程図である。 前記電極のエッチング処理及びトリートメント処理を行う基板処理システムの平面図である。 前記基板処理システムに設けられているプラズマ処理モジュールの縦断側面図である。 前記基板処理システムにて実行される処理の流れを示すフロー図である。 エッチング処理後の酸化物半導体層の状態を示す模式図である。 トリートメント処理後の酸化物半導体層の状態を示す模式図である。 仮保護膜が形成されたTFTの縦断側面図である。 他の実施形態に係る基板処理システムの平面図である。 ソース/ドレイン電極を配線する他の工程の例を示す工程図である。 フッ素ガスと酸素ガスとの混合ガスによるトリートメント処理後の酸化物半導体層の状態を示す模式図である。
本発明の実施の形態に係るプラズマ処理が適用される基板Fの構成例について図1を参照しながら説明する。図1は、基板Fであるガラス基板81の表面に形成されるTFT8の拡大縦断面を示している。
図1は、チャネルエッチ型のボトムゲート型構造のTFT8である。TFT8は、ガラス基板81上にゲート電極82が形成され、その上にSiN膜などからなるゲート絶縁膜83が設けられ、さらにその上層に酸化物半導体からなる酸化物半導体層84が積層されている。次いで、酸化物半導体層84の上層側に金属膜を成膜し、この金属膜をエッチングしてソース電極85a、ドレイン電極85bが形成される。
酸化物半導体層84を構成する酸化物半導体材料の例としては、既述のIGZOを始めとしたTAOSの他、酸化亜鉛(ZnO)、酸化ニッケル(NiO)、酸化スズ(SnO)、酸化チタン(TiO)、酸化バナジウム(VO)、酸化インジウム(In)、チタン酸ストロンチウム(SrTiO)などを例示することができる。
この酸化物半導体層84の上にソース電極85a、ドレイン電極85bが形成されることにより、酸化物半導体層84の表面が露出した領域がTFT8のチャネル部となる。次いで、表面を保護するため、例えばSiN膜からなる保護膜であるパッシベーション膜が形成される(不図示)。そしてパッシベーション膜の表面に形成されたコンタクトホールを介してソース電極85aやドレイン電極85bがITO(Indium Tin Oxide)などの不図示の透明電極に接続され、この透明電極が駆動回路や駆動電極に接続されてFPDが製造される。
以上に概略構成を説明したTFT8において、ソース電極85a、ドレイン電極85bを形成するための金属膜は、例えば下層側から順に、チタン膜、アルミニウム膜、チタン膜を積層してなるTi/Al/Ti構造の金属膜が用いられる。図1に示すように、当該金属膜の表面にはレジスト膜86がパターニングされ、塩素ガス(Cl)や酸塩化ホウ素(BCl)、四塩化炭素(CCl)などの塩素系のエッチングガスを用いてエッチング処理を行うことによりソース電極85a、ドレイン電極85b、チャネル部の形成が行われる。
上述したTFT8を製造する工程においては、金属膜を形成するための金属材料のスパッタリング、レジスト膜の加熱や電極85(ソース電極85a、ドレイン電極85b)をパターニングする際のエッチングガスとの接触などにより、酸化物半導体層84は、物理的、熱的、化学的な刺激に曝される。この結果、図6に模式的に示すように、酸化物半導体層84に含まれる酸素の一部が脱離し、これがTFT8の特性低下を引き起こす要因となっているのではないかと考えられる(図6中には、酸素欠損部を破線で示してある)。
また、エッチング処理により電極85やチャネル部を形成してから、他の装置にてレジスト膜86の除去やパッシベーション膜の成膜を行うため基板Fを大気搬送すると、酸素欠損部に大気中の水分などが吸着し、さらなる特性低下を引き起こす要因ともなる。
このため、例えばレジスト膜86の除去後、パッシベーション膜の成膜を行う前に、酸素の存在する雰囲気下で基板Fを加熱するアニール処理を行い、水分の除去や酸素の補填を行ってTFT8の特性を回復させるといった処理工の程追加が必要となってしまう。
また、既述のようにアルミニウムを含む金属膜に対し、塩素系のエッチングガスを用いて電極85をパターニングすると、レジスト膜86に塩素が付着し、またエッチングされた電極85自体にも塩素や、塩素とアルミニウムの化合物である塩化アルミニウムが付着する。これら塩素を含む物質が付着した状態のTFT8を大気搬送すると、塩素と大気中の水分とが反応して塩酸が生成され、電極85のコロージョンを引き起こす要因ともなる。
以上に説明した酸素欠損や塩素を含む物質の付着の影響を低減するため、本発明の実施形態においては、エッチング処理により電極85を形成した後の基板Fに対し、プラズマ化した水蒸気を用いたプラズマ処理(以下、「トリートメント処理」という)を行う。
また、このトリートメント処理後、他の装置にてレジスト膜86の除去やパッシベーション膜の成膜を行うために、基板Fの大気搬送を行っても水分の吸着を抑えることができるように、基板Fの表面に仮保護膜を形成する手法についても説明する。
以下、電極85を形成するエッチング処理、その後のトリートメント処理及び基板Fの表面に仮保護膜を形成する成膜処理を実行する基板処理システム1(基板処理装置)、この基板処理システム1に設けられているプラズマ処理モジュール3(プラズマ処理装置、基板処理装置)の構成について図3、図4を参照しながら説明する。
基板処理システム1の具体的構成を説明する前に、図2を参照しながら電極85を形成する工程の概要について説明しておく。
図1を用いて説明したTFT8において、電極85よりも下層側の積層体が形成された基板Fの表面に、例えばスパッタリングにより、チタン膜-アルミニウム膜-チタン膜を順次積層して金属膜を成膜する(P1)。次いで、金属膜の表面にレジスト液を塗布してレジスト膜を形成し、その後、電極85の形状に対応するパターニングを行う(P2)。
しかる後、塩素系のエッチングガスを用いて金属膜のエッチング処理を行い、電極85を形成する(P3)。この後、露出した酸化物半導体層84を水蒸気由来のプラズマに曝すトリートメント処理を行って酸素欠損への酸素の補填、及びさらなる酸素の取り込みや、電極85及びレジスト膜86の表面に付着した塩素を含む物質の除去を行い(P4)、トリートメント処理の後、基板の表面に仮保護膜(保護膜)を形成する(P5)。
仮後補膜が形成された基板Fは、他の装置へ大気搬送され、仮保護膜をエッチングして除去した後(P6)、アッシング処理によりレジスト膜86を除去し(P7)、パッシベーション膜の成膜を行う(P8)。
以上に説明した電極85の形成工程において、以下に説明する基板処理システム1においては、図2中に破線で囲んで示した金属膜のエッチング処理(P3)、水蒸気のプラズマによるトリートメント処理(P4)及び仮保護膜の成膜処理(P5)が実行される。
図3の平面図に示すように、基板処理システム1は、基板Fに対して既述のエッチング処理、トリートメント処理及び仮保護膜の成膜処理を実行するマルチチャンバ型の真空処理システムとして構成されている。
基板処理システム1は第1の搬送機構11を備える。第1の搬送機構11は、不図示のキャリア載置部上に載置され、多数の基板Fを収容したキャリアC1、C2と、常圧雰囲気及び真空雰囲気の間で内部の圧力雰囲気を切り替えることが可能なロードロック室12と、の間で基板Fの受け渡しを行う。ロードロック室12は例えば2段に積層され、各ロードロック室12内には、基板Fを保持するラック122や基板Fの位置調節を行うポジショナー121が設けられている。
ロードロック室12の後段には、例えば平面形状が四角形の真空搬送室13が接続され、この真空搬送室13内には第2の搬送機構14が設けられている。当該真空搬送室13において、ロードロック室12が接続されている側壁面を除く、他の3つの側壁面には、上面側から見て反時計回りにエッチング処理モジュール2、プラズマ処理モジュール3、成膜処理モジュール4が接続されている。
また、第1の搬送機構11側のロードロック室12の開口部、ロードロック室12と真空搬送室13との間、真空搬送室13と各処理モジュール2〜4との間には、ロードロック室12や真空搬送室13、各処理モジュール2〜4を気密にシールし、かつ開閉可能に構成されたゲートバルブG1〜G5が介設されている。
エッチング処理モジュール2は、例えばプラズマエッチング装置として構成され、エッチングガス供給部21から供給された塩素系のエッチングガスをプラズマ(エッチング処理用プラズマ)化して発生した活性種により金属膜のエッチング処理を行う(プラズマエッチング処理)。エッチング処理モジュール2の具体的な構成について、特段の限定はないが、本例の基板処理システム1では、次に説明するプラズマ処理モジュール3(図4)とほぼ同様に構成されるため、ここでの説明を省略する。
プラズマ処理モジュール3は、エッチング処理により電極85やチャネル部が形成され、酸化物半導体層84が露出した基板Fに対して水蒸気のプラズマによるトリートメント処理を実行する。
このプラズマ処理モジュール3は、導電性材料、例えば、角筒形状に形成され、内壁面が陽極酸化処理されたアルミニウム製であって、気密且つ、電気的に接地された本体容器31を備えている。本体容器31は、例えば一辺が2200mm、他辺が2500mm程度の大きさの角型の基板Fを処理可能なように、例えば横断平面の一辺が2.9m、他辺が3.1m程度の大きさに構成されている。
本体容器31の内部空間は、誘電体壁32により上下に区画され、その上方側は誘導結合プラズマ(ICP(Induced Coupled Plasma))を発生させるためのアンテナ部34が配置されるアンテナ室341、下方側は基板Fの処理が行われる処理室33となっている。誘電体壁32は、アルミナ(Al)などのセラミクスや石英などで構成される。本例では本体容器31の下部側部分が処理容器に相当している。
誘電体壁32の下面側には、トリートメント処理に用いるプラズマ発生用の水蒸気を処理室33に供給するためのシャワーヘッド35が嵌め込まれている。シャワーヘッド35は導電性材料である金属、例えば表面が陽極酸化処理されたアルミニウムで構成され、不図示の接地線を介して電気的に接地されている。
シャワーヘッド35の下面には、処理室33へ向けて下方側へと水蒸気を吐出するための多数のガス吐出孔351が設けられている。一方、当該シャワーヘッド35が嵌め込まれている誘電体壁32の中央部には、シャワーヘッド35内の空間に連通するようにガス供給管36が接続されている。ガス供給管36は、本体容器31の天井部を貫通して外側へ延伸され、開閉弁361を介して水蒸気発生部362に接続されている。
水蒸気発生部362は、例えば純水を液体の状態で貯留した純水タンク363に接続されている。また水蒸気発生部362の内部には、純水タンク363から供給された純水を蒸発させるための空間や純水を加熱するための加熱部、シャワーヘッド35へ供給される水蒸気の流量調節を行うマスフローコントローラ(いずれも不図示)などが設けられている。
純水タンク363は、例えば交換式のものが用いられ、水蒸気発生部362へ純水を供給するための純水供給管364及び、純水タンク363内の純水を水蒸気発生部362へ向けて圧送するための窒素ガスなどの圧送ガスを外部の圧送ガス供給源366から受け入れる圧送ガス供給管365に接続される。
交換式の純水タンク363に接続される純水供給管364や圧送ガス供給管365、及び純水を蒸発させてシャワーヘッド35へ供給する水蒸気発生部362は、プラズマ処理モジュール3における水蒸気供給部360を構成している。なお、純水タンク363を固定式として外部から純水を注入する方式を採用しても良いことは勿論である。この場合には、固定式の純水タンク363についても水蒸気供給部360を構成する。水蒸気供給部360は、処理室33内にプラズマ発生用のガスとして水蒸気を供給するガス供給部に相当している。
また、図3、図4に示すように、ガス供給管36には、プラズマ処理モジュール3内のトリートメント処理にてレジスト膜86の一部の除去を進行させるために、水蒸気に加えて酸素ガスを供給する酸素ガス供給部367を接続してもよい。
水蒸気発生部362や酸素ガス供給部367から供給された水蒸気や酸素ガスは、ガス供給管36を介してシャワーヘッド35に供給された後、シャワーヘッド35の空間内に広がり、各ガス吐出孔351を通って処理室33内へ供給される。
誘電体壁32の上方側のアンテナ室341内には、アンテナ部34が配置されている。アンテナ部34は、例えば銅などからなるアンテナ線により構成され、処理室33内に均一な誘導電界を形成するため、当該処理室33に水平に配置される基板Fと対向する領域に複数配置されている(アンテナ部34の配置手法の一例としては特開2013−162035を参照)。
アンテナ部34は、給電部371や整合器372を介して高周波電源373に接続され、高周波電源373からは例えば周波数が13.56MHzの高周波電力が供給される。これにより、処理室33内に誘導電界が生成され、この誘導電界によりシャワーヘッド35から供給された水蒸気がプラズマ化される。アンテナ部34、給電部371や高周波電源373などは、本実施の形態のプラズマ発生部に相当する。
処理室33内には、誘電体壁32を挟んでアンテナ部34と対向するように、基板Fの載置台331が設けられている。載置台331は、導電性材料、例えば表面が陽極酸化処理されたアルミニウムで構成されている。載置台331には、例えば抵抗発熱体により構成され、直流電源336に接続されたヒーター333が設けられており、不図示の温度検出部による温度検出結果に基づいて載置台331上の基板Fを加熱することができる。さらに、載置台331には、冷媒を通流させるための不図示の冷媒流路が形成され、基板Fの過大な温度上昇を抑えることもできる。
また、真空雰囲気となる処理室33内にて、上述のヒーター333や冷媒流路を利用した基板Fの温度調節を行うため、載置台331の基板Fの裏面には、不図示のガス流路を介して、熱伝達用のガスであるヘリウムガスが供給される。
さらに載置台331に載置された基板Fは、不図示の静電チャックにより吸着保持される。
載置台331は絶縁体製のカバー332内に収納され、さらに、中空の支柱335に支持されている。支柱335は本体容器31の底面を貫通し、その下端部は不図示の昇降機構に接続されていて、載置台331を上下方向に移動させることができる。載置台331を収納するカバー332と本体容器31の底部との間には、支柱335を包囲し、本体容器31の気密状態を維持するためのベローズ334が配設されている。また処理室33の側壁には、基板Fを搬入出するための搬入出口311およびそれを開閉するゲートバルブ312(図3のゲートバルブG4)が設けられている。
処理室33の底部には、排気管313を介して真空ポンプなどの真空排気機構314が接続される。この真空排気機構314により、処理室33内が排気され、トリートメント処理の実施期間中、処理室33内を所定の真空雰囲気に調節することができる。真空排気機構314に接続された排気管313は、本実施の形態の真空排気部に相当している。
次に、図3に示した成膜処理モジュール4について説明すると、その構成について特段の限定はないが、本例においては、成膜ガス供給部41から供給された成膜ガスに対して、図4に示したプラズマ処理モジュール3と同様の構成を備える成膜処理モジュール4によって成膜ガスを活性化させ、基板F上に仮保護膜を成膜する。
ここで成膜処理モジュール4に設けられている成膜ガス供給部41については以下に説明する特徴がある。例えば、仮保護膜としてシリカ膜を成膜する場合を例に挙げると、図3に示すように成膜ガス供給部41にはケイ素の原料となる原料ガスの供給を行う原料ガス供給部411と、原料ガスを酸化する酸化ガスの供給を行う酸化ガス供給部412とが設けられている。成膜ガス(原料ガス、酸化ガス)の具体例としては、原料ガスとして四フッ化ケイ素(SiF)ガスや四塩化ケイ素(SiCl)を供給し、酸化ガスとして酸素(O)ガスを供給する場合が挙げられる。
例えば、CVD法によってシリカ膜を成膜することが可能な原料ガスとしてはTEOS(Tetraethyl Orthosilicate)などの有機シリコン化合物が知られているが、原料ガス中に水素が含まれていると、成膜された仮保護膜中に水素が取り込まれる要因となる。仮保護膜は、エッチング処理によりチャネル部が露出した酸化物半導体層84の上面に直接成膜されるところ、この仮保護膜中に水素が含まれていると、大気搬送時における水分の吸着の問題と同様に、酸化物半導体層84を劣化させ、TFT8の特性を低下させる要因となることを発明者らは把握している。
そこで本例のプラズマ処理モジュール3においては、水素を含まない四フッ化ケイ素を原料ガスとして用いることにより、仮保護膜中に含まれる水素の量を低減し、TFT8の特性低下の要因となる酸化物半導体層84への水素取り込みを抑えている。
仮保護膜を構成する材料はシリカ膜に限定されるものではなく、例えば原料ガスである四フッ化ケイ素ガスと、窒化ガスである窒素(N)ガスなどとを反応させて、窒化ケイ素膜を成膜しても良い。
以上に説明した構成を備える基板処理システム1各処理モジュール2〜4は、図3、図4に示すようにその全体の動作を統括制御する制御部5と接続されている。制御部5は不図示のCPUと記憶部とを備えたコンピュータからなり、記憶部には基板処理システム1や各処理モジュール3〜5の作用、即ちキャリアC1、C2から取り出した基板Fを、ロードロック室12や真空搬送室13を介して処理モジュール2〜4に順次、搬入し、金属膜のエッチング処理やその後のトリートメント処理、仮保護膜の成膜処理を実行してから、基板Fを元のキャリアC1、C2へ戻す動作などについてのステップ(命令)群が組まれたプログラムが記録されている。このプログラムは、例えばハードディスク、コンパクトディスク、マグネットオプティカルディスク、メモリーカード等の記憶媒体に格納され、そこからコンピュータにインストールされる。
以上の構成を備えた基板処理システム1、及び各処理モジュール2〜4の作用について図5のフロー図を参照しながら説明する。
はじめに、処理対象の基板FをキャリアC1、C2から取り出して、ロードロック室12や真空搬送室13を搬送する(スタート)。しかる後、先行する基板Fの処理を終えた状態のエッチング処理モジュール2に基板Fを搬入し、載置台上に載置する(ステップS101)。しかる後、第2の搬送機構14をエッチング処理モジュール2から退避させてゲートバルブG3を閉じ、エッチング処理が行われる処理室内を真空排気する。このとき処理室内の圧力は0.667〜13.3Pa(5〜100mTorr)の範囲、好適には0.667〜4.00Pa(5〜30mTorr)の範囲の値に調節される。また、圧力調節と並行して基板Fの温度調節を行い、25〜120℃の範囲、好適には25〜80℃の範囲の値に調節する。
処理室33内の基板Fの温度の調節を完了したら、エッチングガス供給部21から例えば2000〜6000ml/分(0℃、1気圧基準、以下同じ)の範囲、好適には3000〜5000ml/分の範囲の流量で塩素系のエッチングガスを供給する。このとき真空排気機構314により、処理室33内が排気され、処理室33内が所定の圧力の真空雰囲気に調節される。そして、プラズマ発生部を構成するアンテナ部に高周波電力を供給し、ICPを発生させて金属膜のエッチング処理を行う(ステップS102)。
こうして予め設定した時間だけエッチング処理を行ったら、エッチングガスの供給、及びアンテナ部への電力の供給を停止し、エッチング処理を終える。このエッチング処理により図1に示した電極85が形成され、また金属膜の一部が除去されて酸化物半導体層84が露出することによりチャネル部が形成される。
また、電極膜の一部が除去されて露出した酸化物半導体層84においては、図6を用いて説明したように、これまでの処理の結果、酸化物半導体層84に含まれる酸素の一部が脱離し、酸素欠損が生じた状態となっている。さらに既述のように、アルミニウムを含む金属膜を塩素系のエッチングガスでエッチング処理したことにより、電極85及びその上層側のレジスト膜86には、エッチングガスに含まれている塩素や、塩素とアルミニウムの反応で生成した塩化アルミニウムなどの塩素を含む物質が付着している。
そこで、酸素欠損が発生した箇所に酸素を供給すると共に、酸化物半導体層84への酸素の取り込みをさらに促進し、加えて、塩素を含む物質を除去するために、プラズマ化した水蒸気により、基板Fに対してトリートメント処理(露出した酸化物半導体層84を水蒸気由来のプラズマに曝す処理)を行う。
エッチング処理モジュール2にてエッチング処理が終了すると、処理室内の圧力を調整し、ゲートバルブG3を開いて第2の搬送機構14を進入させ、基板Fを取り出す。そして、先行する基板Fの処理を終えた状態のプラズマ処理モジュール3のゲートバルブ312(G4)を開いて処理室33内に基板Fを搬入し(ステップS103)、載置台331上に基板Fを載置して吸着固定すると共に、載置台331の高さ位置を調節する。
処理室33から第2の搬送機構14の搬送アームを退避させ、ゲートバルブ312を閉じたら、処理室33内の圧力を0.667〜66.7Pa(5〜500mTorr)の範囲、好適には6.67〜40.0Pa(50〜300mTorr)の範囲の値に調節する。また、圧力調節と並行して基板Fの温度調節を行い、25〜250℃の範囲、好適には80〜250℃の範囲の値に調節する。
処理室33内の基板Fの温度の調節を完了したら、水蒸気供給部360から、例えば2000〜10000ml/分の範囲、好適には4000〜10000ml/分の範囲の流量でプラズマ用のガスとして水蒸気を供給する。また、レジスト膜86の一部の除去を進行させるため、水蒸気に加えて酸素ガスを供給する場合には、酸素ガス供給部367から、例えば2000〜10000ml/分の範囲、好適には4000〜10000ml/分の範囲の流量で酸素ガスを供給する。このとき真空排気機構314により、処理室33内が排気され、処理室33内が所定の圧力の真空雰囲気に調節される。そして高周波電源373から各アンテナ部34へ高周波電力を供給し、ICPを発生させて基板Fのトリートメント処理を実行する(ステップS104)。
プラズマによって水分子を活性化することにより、活性種中に含まれる酸素が酸化物半導体層84の酸素欠損に取り込まれて酸素が補填される(図7)。さらに、活性化した酸素を酸素欠損よりも過剰に供給することにより、酸化物半導体層84の表面に、酸素濃度の高い膜、いわば「酸化皮膜」を形成することができる。酸素欠損に酸素を補填することにより、劣化した酸化物半導体層84を回復させると共に、酸素濃度の高い領域を形成することにより、後段で実施される基板Fの処理における酸素の離脱の影響を抑え、また酸化物半導体層84への水分の吸着を抑制することができる。
上述のトリートメント処理において、プラズマ発生用のガスとして水蒸気を用いることにより、比較的酸化力が強いOHラジカルなどの活性種を利用することが可能となり、酸化物半導体層84への酸素の取り込みを効果的に促進することができると考えられる。なお、水蒸気はプラズマ化しているので、大気中を搬送する場合とは異なり、水分子がそのままの状態で酸化物半導体層84へ吸着することはほとんどない。また、酸化物半導体層84へ酸素が取り込まれる量に比べて、水素の取り込み量は少なく、酸素の取り込みにより酸化物半導体層84を回復させる効果と、水素の取り込みによる劣化とを比較すると、回復効果の方が大きい。
さらに、プラズマによって活性化した水蒸気に含まれる水素は、レジスト膜86や電極85に付着している塩素や塩化アルミニウムと反応し、塩化水素が生成されてレジスト膜86や電極85から除去される。また、プラズマ発生用のガスである水蒸気に加えて酸素ガスを供給することにより、レジスト膜86の表面を一部、酸化(燃焼)させて除去することで、レジスト膜86の表面よりも内側に入り込んでいた塩素を露出させ、水素と反応させて除去することができる。
ここで本トリートメント処理においては、エッチング処理時の圧力雰囲気(0.667〜13.3Pa(5〜100mTorr))に比べて処理室33内の圧力雰囲気(0.667〜66.7Pa(5〜500mTorr))を高めに設定し、またICPを利用した処理を行うことで、より良好な塩素除去効果が得られることを実験的に確認している。なお、各処理時の圧力の違いが塩素の除去効果に与える影響の具体的なメカニズムは明らかでない。
こうして予め設定した時間だけトリートメント処理を行ったら、水蒸気、酸素ガスの供給、及びアンテナ部34への電力の供給を停止する。
次いで、真空搬送室13に基板Fを搬出できるように処理室33内の圧力調節を行った後、ゲートバルブ312を開き、第2の搬送機構14の搬送アームを進入させて基板Fを取り出す。そして、先行する基板Fの処理を終えた状態の成膜処理モジュール4のゲートバルブG5を開いて処理室内に基板Fを搬入する(ステップS105)。しかる後、成膜処理モジュール4から第2の搬送機構14を退避させてゲートバルブG5を閉じ、処理室内を真空排気する。また、排気と並行して基板Fの温度調節を行い、25〜250℃の範囲の値に調節する。
処理室33内の基板Fの温度の調節を完了したら、成膜ガス供給部41から例えば四フッ化ケイ素ガス、及び酸素ガスを供給する。このとき真空排気機構314により、処理室33内が排気され、処理室33内が所定の圧力の真空雰囲気に調節される。そして、プラズマ発生部を構成するアンテナ部に高周波電力を供給し、ICPを発生させて基板Fの表面にシリカ膜からなる仮保護膜を成膜する(図5のステップS106)。
予め設定した時間だけ成膜処理を行ったら、成膜ガスの供給、及びアンテナ部への電力の供給を停止し、成膜処理を終える。この成膜処理により、図8に示すように、基板Fの表面は仮保護膜87によって覆われた状態となるので、基板Fを大気搬送する際における酸化物半導体層84への水分の吸着を抑えることができる。
そして処理室内の圧力を調整し、ゲートバルブG5を開いて第2の搬送機構14を進入させ、基板Fを取り出し、真空搬送室13からロードロック室12へと、搬入時とは反対の経路で基板Fを搬送し、元のキャリアC1、C2へ基板Fを格納する。キャリアC1、C2内の基板Fの処理が完了したら、レジスト膜86の除去、及びパッシベーション膜の成膜が行われる装置へ向けてキャリアC1、C2を搬送する(ステップS107、エンド)。
これらレジスト膜86の除去や、パッシベーション膜の成膜が行われる装置についても例えば図3に示した例と同様のマルチチャンバ型の真空処理システム(基板処理システム)が用いられる。そしてこの基板処理システムにおいては、図2中に一点鎖線で囲んで示す仮保護膜87のエッチング処理(P6)、アッシング処理によるレジスト膜86の除去(P7)、パッシベーション膜の成膜処理(P8)が真空搬送室に接続された各処理モジュール内で実行される。
このため、仮保護膜87を除去した後、パッシベーション膜を成膜するまでの期間中に、露出した酸化物半導体層84が大気雰囲気に曝されないので、酸化物半導体層84への水分の吸着を抑えることができる。
また、仮保護膜87の成膜時と同様に、水素を含まない成膜ガス(例えばシリカ膜を成膜するための四フッ化ケイ素ガスと酸素ガス、窒化ケイ素膜を成膜するための四フッ化ケイ素ガスと窒素ガス)を用いてパッシベーション膜の成膜を行うことにより、酸化物半導体層84への水素の取り込みを抑えることもできる。
本実施の形態に係るプラズマ処理モジュール3によれば以下の効果がある。酸化物半導体層84の上層側の金属膜をエッチングして当該酸化物半導体層84が露出した基板に対し、プラズマ発生用のガスとして水蒸気を用いてプラズマ処理を行うことにより、酸化物半導体層84に酸素を取り込むので、酸化物半導体層84の特性の低下を抑えつつTFT8を製造することができる。
ここで、図3に示した基板処理システム1においては、エッチング処理の際に用いたレジスト膜86の除去を行わず、他の装置に基板Fを搬送してレジスト膜86の除去を行っている。このため、大気搬送時における酸化物半導体層84への水分の吸着を抑える目的で基板Fの表面に仮保護膜87を形成している。
一方で、酸化物半導体層84へ酸素を取り込むトリートメント処理と同時に、レジスト膜86の除去を行えば、図2に示した仮保護膜87の成膜(P5)、及びそのエッチング(P6)の工程を省略することができる。
図9に示した基板処理システム1aは、プラズマ処理モジュール3aにおいてエッチング処理後の基板Fに対するトリートメント処理及びアッシングによるレジスト膜86の除去を行う構成となっている(図10のP4’)。また、成膜処理モジュール4aにおいては、レジスト膜86が除去された基板Fに対して保護膜であるパッシベーション膜を形成する(P8)。
プラズマ処理モジュール3aは、例えば図4を用いて説明した例と同様の構成を備えるものを使用することができるが、レジスト膜86の除去を行うため、既述のトリートメント処理の後に酸素ガス供給部367から単独で供給された酸素ガスをプラズマ化してアッシング処理を実行するようにレシピが設定されている点が図4に示した例と異なる。
またパッシベーション膜の成膜を行う成膜処理モジュール4aについても四フッ化ケイ素ガスと酸素ガス、窒化ケイ素膜を成膜するための四フッ化ケイ素ガスと窒素ガス)を用いて水素を含まない成膜ガスによるパッシベーション膜の成膜が行われる点は既述の例と同様である。
さらにまた、エッチング処理とトリートメント処理(レジスト膜の除去を行う場合を含む)とは、別々のモジュール2、3(3a)にて実行する場合に限定されるものではない。例えば、ICP発生用のアンテナ部34などを備えた共通の処理モジュールにエッチングガス供給部21と水蒸気供給部360や酸素ガス供給部367とを接続し、共通の処理室33内でこれらの処理を連続して行ってもよい。
次に、第2の実施形態として、既述の水蒸気に替えて、フッ素を含むガス(以下「フッ素含有ガス」という)と酸素ガスとの混合ガス(以下、「フッ素含有混合ガス」という)をプラズマ(トリートメント処理用プラズマ)化させ、このプラズマ化したフッ素含有混合ガスによりトリートメント処理(プラズマトリートメント処理)を行う例について説明する。フッ素含有ガスの例としては、四フッ化炭素(CF)、六フッ化硫黄(SF)を例示することができる。

プラズマ化したフッ素含有混合ガスにより行われるトリートメント処理は、図2に示したP4のトリートメント処理、または図10に示したP4’のトリートメント処理及びアッシングによるレジスト膜86の除去のいずれにも適用することがきる。
また本例においても、図10に示した工程を実行する基板処理システム1aを用いてプラズマ化したフッ素含有混合ガスを用いたトリートメント処理を行うにあたり、エッチング処理モジュール2とトリートメント処理モジュール3aとを共通化してもよい。
フッ素含有混合ガスのガス供給部の構成例としては、図4に示すプラズマ処理モジュール3の水蒸気供給部360に替えて、フッ素含有ガスを貯留したフッ素含有ガス貯溜部と、酸素ガスを貯溜した酸素ガス貯留部とをガス混合器に並列に接続した構成を挙げることができる。当該ガス混合器にて混合されたフッ素含有混合ガスが、シャワーヘッド35へと供給される。フッ素含有ガス貯溜部や酸素ガス貯留部には、各々マスフローメータなどの流量調節部が設けられ、フッ素含有ガスは、500〜2000ml/分(0°、1気圧基準、以下同じ)、好適には500〜1000ml/分の流量範囲で供給される。また、酸素ガスは、5000〜100000ml/分、好適には5000〜20000ml/分の流量範囲で供給される。
プラズマ化したフッ素含有混合ガスを用いたトリートメント処理時の圧力条件は、0.667〜66.7Pa(5〜500mTorr)、より好適には6.67〜40Pa(50〜300mTorr)の範囲である。また、このトリートメント処理時における基板Fの温度は、25〜250℃、好適には80〜250℃の温度範囲に調節される。
プラズマ化したフッ素含有混合ガスを用いたトリートメント処理の作用について述べると、プラズマによってフッ素含有混合ガスを活性化することにより、酸素欠損が発生した酸化物半導体層84(図6)が、活性種中に含まれるフッ素によってフッ素終端され、また酸素欠損に酸素が補填されることにより、酸化物半導体層84の表面に、フッ素濃度及び酸素濃度が高い膜、いわば「フッ素含有酸化被膜」を形成することができる(図11)。「フッ素含有酸化被膜」を形成することにより、劣化した酸化物半導体層84を回復させると共に、フッ素濃度及び酸素濃度の高い領域を形成するので、後段で実施される基板Fの処理における酸素の離脱の影響を抑え、また酸化物半導体層84への水分の吸着を抑制することができる。
さらに、フッ素含有ガスである四フッ化炭素や六フッ化硫黄は、レジスト膜86や電極85に付着している塩素や塩化アルミニウム中の塩素を、フッ素含有ガスに含有されるフッ素と置換することで除去する。また、上述のフッ素含有ガスはレジスト膜86をエッチングする作用もあるので、レジスト膜86の表面を一部、除去することで、レジスト膜86の表面よりも内側に入り込んでいた塩素を露出させ、除去することもできる。
ここでプラズマ処理モジュール3などに設けられるプラズマ発生部の構成についても、ICPを発生させるアンテナ部34を用いる例に限られるものではない。例えば平行平板電極間に高周波電力を印加して容量結合型のプラズマを発生させてトリートメント処理やエッチング処理、成膜処理を行っても良い。
さらには、成膜処理モジュール4、4aは、例えば載置台上に載置された基板Fをヒーターにより加熱して成膜ガスを反応させ、成膜処理を行う熱CVD装置として構成してもよいしプラズマ化や加熱以外の方法で成膜ガスを活性化して良い。また、成膜手法もCVDに限らず、複数種類の反応ガスをウエハに対して順番に供給して反応生成物を堆積させるいわゆるALD(Atomic Layer Deposition)法やMLD(Molecular Layer Deposition)法を採用しても良い。
これらに加え、電極85を形成するための金属膜は、アルミニウムを含む金属にて構成する場合に限定されない。例えばモリブデン(Mo)や銅(Cu)などを用いてもよい。酸化物半導体層84の上層側に、Mo及びCuの金属膜をこの順に積層する場合を例に挙げると、最上層のCu金属膜のウェットエッチングを他の装置で行った後、Mo金属膜のドライエッチング、その後の酸化物半導体層84のトリートメント処理などが図1、9に示した基板処理システム1、1aにて実行される。この場合は、六フッ化硫黄(SF)や四フッ化炭素(CF)など、塩素を含まないエッチングガスを利用することができるので、塩素を含む物質がコロージョンを引き起こすといった問題は小さい。しかしながら、酸化物半導体層84における酸素欠損や、酸化物半導体層84を大気搬送する際の水分の吸着と行った課題は依然として残るので、本実施の形態のトリートメント処理を採用することによるTFT8の性能向上の効果は得られる。
F 基板
1 基板処理システム
2 エッチング処理モジュール
3、3a プラズマ処理モジュール
31 本体容器
314 真空排気機構
33 処理室
331 載置台
333 ヒーター
336 直流電源
34 アンテナ部
35 シャワーヘッド
36 ガス供給管
360 水蒸気供給部
362 水蒸気発生部
4、4a 成膜処理モジュール
5 制御部
8 TFT
81 ガラス基板
82 ゲート電極
83 ゲート絶縁膜
84 酸化物半導体層
85 電極
85a ソース電極
85b ドレイン電極
86 レジスト膜
87 仮保護膜

Claims (8)

  1. 基板上の酸化物半導体の上層側に形成されたアルミニウムを含む金属膜を、該金属膜の上層側に形成されパターニングされたレジスト膜を通して、塩素を含むエッチングガスをプラズマ化したエッチング処理用プラズマによりプラズマエッチング処理し、前記酸化物半導体を露出させる工程と、
    トリートメント処理用プラズマ発生用のガスであるフッ素を含むガスと酸素ガスとの混合ガスを供給し、該混合ガスをプラズマ化したトリートメント処理用プラズマに、前記露出した酸化物半導体を曝すと共に、前記トリートメント処理用プラズマにより前記レジスト膜を除去するプラズマトリートメント処理を行う工程と、を含むことを特徴とする薄膜トランジスターの製造方法。
  2. 前記フッ素を含むガスは、四フッ化炭素(CF)または六フッ化硫黄(SF)の少なくとも一方であることを特徴とする請求項1に記載の薄膜トランジスターの製造方法。
  3. 前記プラズマトリートメント処理を行う工程は、前記基板の温度を25℃以上、250℃以下の温度範囲に調節して行われることを特徴とする請求項1または2に記載の薄膜トランジスターの製造方法。
  4. 前記プラズマエッチング処理と、前記プラズマトリートメント処理とは、共通の処理容器にて行われることを特徴とする請求項1ないし3のいずれか一つに記載の薄膜トランジスターの製造方法。
  5. 前記プラズマエッチング処理と、前記プラズマトリートメント処理とは、各々真空搬送室に接続された異なる処理容器にて行われ、前記プラズマエッチング処理された後の基板を、プラズマエッチング処理用の処理容器から、前記真空搬送室を介して、前記プラズマトリートメント処理が行われる処理容器へ搬送する工程を含むことを特徴とする請求項1ないし3のいずれか一つに記載の薄膜トランジスターの製造方法。
  6. 前記プラズマトリートメント処理が行われた後の基板を成膜処理モジュールに搬送し、基板の上面に保護膜を形成する工程を含むことを特徴とする請求項1ないしのいずれか一つに記載の薄膜トランジスターの製造方法。
  7. 前記プラズマトリートメント処理処理容器にて行われ該プラズマトリートメント処理用の処理容器と前記成膜処理モジュールとが各々真空搬送室に接続され、前記プラズマトリートメント処理された後の基板を、前記プラズマトリートメント処理が行われた処理容器から、前記真空搬送室を介して、前記成膜処理モジュールへ搬送する工程を含み、
    前記保護膜は、前記金属膜と前記露出した酸化物半導体の表面を覆うパッシベーション膜であることを特徴とする請求項に記載の薄膜トランジスターの製造方法。
  8. 薄膜トランジスター製造する基板処理装置に用いられるコンピュータプログラムを格納した記憶媒体であって、前記プログラムは請求項1ないしのいずれか一つに記載された薄膜トランジスターの製造方法を実行するためのステップが組まれていることを特徴とする記憶媒体。
JP2019097999A 2014-03-11 2019-05-24 薄膜トランジスターの製造方法及び記憶媒体 Active JP6760439B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014047803 2014-03-11
JP2014047803 2014-03-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015030913A Division JP6531422B2 (ja) 2014-03-11 2015-02-19 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2019135797A JP2019135797A (ja) 2019-08-15
JP6760439B2 true JP6760439B2 (ja) 2020-09-23

Family

ID=54430153

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015030913A Active JP6531422B2 (ja) 2014-03-11 2015-02-19 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体
JP2019097999A Active JP6760439B2 (ja) 2014-03-11 2019-05-24 薄膜トランジスターの製造方法及び記憶媒体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015030913A Active JP6531422B2 (ja) 2014-03-11 2015-02-19 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体

Country Status (2)

Country Link
JP (2) JP6531422B2 (ja)
TW (1) TWI672755B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6854611B2 (ja) * 2016-01-13 2021-04-07 東京エレクトロン株式会社 基板処理方法、基板処理装置及び基板処理システム
WO2018179251A1 (ja) * 2017-03-30 2018-10-04 株式会社日立国際電気 半導体装置の製造方法
US11282965B2 (en) 2018-01-19 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
JP7199174B2 (ja) * 2018-07-26 2023-01-05 東京エレクトロン株式会社 エッチング方法
US20230037960A1 (en) * 2020-01-15 2023-02-09 Tokyo Electron Limited Film forming method, film forming device, and method for manufacturing semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186098A (ja) * 1994-12-27 1996-07-16 Ryoden Semiconductor Syst Eng Kk 感光性樹脂の除去方法および除去装置
JPH08181148A (ja) * 1994-12-27 1996-07-12 Kawasaki Steel Corp 半導体装置の製造方法
JP2003179034A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 半導体集積回路装置の製造方法
US7358192B2 (en) * 2004-04-08 2008-04-15 Applied Materials, Inc. Method and apparatus for in-situ film stack processing
TW200739716A (en) * 2006-02-27 2007-10-16 Applied Materials Inc Method for controlling corrosion of a substrate
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN102210025A (zh) * 2008-11-07 2011-10-05 株式会社半导体能源研究所 半导体器件
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
JP4977230B2 (ja) * 2010-03-31 2012-07-18 積水化学工業株式会社 エッチング方法及び装置
JP2013051390A (ja) * 2011-08-02 2013-03-14 Idemitsu Kosan Co Ltd 電界効果素子
JP6023994B2 (ja) * 2011-08-15 2016-11-09 Nltテクノロジー株式会社 薄膜デバイス及びその製造方法
TWI621185B (zh) * 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法

Also Published As

Publication number Publication date
TW201546935A (zh) 2015-12-16
JP2019135797A (ja) 2019-08-15
JP6531422B2 (ja) 2019-06-19
TWI672755B (zh) 2019-09-21
JP2015188068A (ja) 2015-10-29

Similar Documents

Publication Publication Date Title
JP6760439B2 (ja) 薄膜トランジスターの製造方法及び記憶媒体
KR101870491B1 (ko) 플라즈마 처리 장치, 기판 처리 시스템, 박막 트랜지스터의 제조 방법 및 기억 매체
KR102245729B1 (ko) 에피택셜 성장 이전에 기판 표면을 사전 세정하기 위한 방법 및 장치
JP6349796B2 (ja) プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体
US7432201B2 (en) Hybrid PVD-CVD system
US9051655B2 (en) Boron ionization for aluminum oxide etch enhancement
KR102047591B1 (ko) 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치
KR101817684B1 (ko) PECVD SiO2 패시베이션을 사용한 IGZO 및 ZNO TFT 제조 방법
US20070017445A1 (en) Hybrid PVD-CVD system
CN112259457B (zh) 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
KR20180102207A (ko) 액정 디스플레이를 위한 높은 커패시턴스의 커패시터를 위한 계면 엔지니어링
JP2016026382A (ja) 成膜装置
TWI789450B (zh) 電漿處理裝置
CN107731681B (zh) 等离子体蚀刻方法和等离子体蚀刻系统
TW201508837A (zh) 薄膜電晶體製造方法
CN115172163A (zh) 等离子体蚀刻方法
JP3196506U (ja) ディフューザー及びこれを用いたpecvd装置
TW201903885A (zh) 含矽間隔物的選擇性形成
TW202225454A (zh) 氮化矽膜之成膜方法及成膜裝置
KR20220101830A (ko) 금속산화물 반도체 물질의 증착 챔버의 세정 방법
KR20220144570A (ko) 금속산화물 반도체 물질의 증착 챔버의 세정 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200817

R150 Certificate of patent or registration of utility model

Ref document number: 6760439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250