TW201546935A - 電漿處理裝置、基板處理系統、薄膜電晶體之製造方法及記憶媒體 - Google Patents

電漿處理裝置、基板處理系統、薄膜電晶體之製造方法及記憶媒體 Download PDF

Info

Publication number
TW201546935A
TW201546935A TW104107548A TW104107548A TW201546935A TW 201546935 A TW201546935 A TW 201546935A TW 104107548 A TW104107548 A TW 104107548A TW 104107548 A TW104107548 A TW 104107548A TW 201546935 A TW201546935 A TW 201546935A
Authority
TW
Taiwan
Prior art keywords
plasma
substrate
gas
processing
film
Prior art date
Application number
TW104107548A
Other languages
English (en)
Other versions
TWI672755B (zh
Inventor
Motoki Fujinaga
Tetsuya Takato
Tsutomu Satoyoshi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201546935A publication Critical patent/TW201546935A/zh
Application granted granted Critical
Publication of TWI672755B publication Critical patent/TWI672755B/zh

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一種可一邊抑制氧化物半導體之特性下 降,一邊製造薄膜電晶體的電漿處理裝置等。 電漿處理裝置(2),係對形成有薄膜電 晶體(8)的基板(F)執行電漿處理,進行前述電漿處理之處理容器(31),係具備有:載置台(331),其係載置有上層側之金屬膜被蝕刻處理,而氧化物半導體層(84)露出之狀態的基板(F)。真空排氣部(314),係對處理容器(31)內進行真空排氣,且從氣體供給部(360)供給作為電漿產生用之氣體的水蒸氣或包含有氟之氣體與氧氣的混合氣體。電漿產生部(34),係將前述電漿產生用之氣體電漿化,而執行電漿處理(該電漿處理,係指將氧化物半導體層(84)曝露於來自水蒸氣或來自包含有氟之氣體與氧氣之混合氣體的電漿之處理)。

Description

電漿處理裝置、基板處理系統、薄膜電晶體之製造方法及記憶媒體
本發明,係關於對設置於薄膜電晶體(該薄膜電晶體,係形成於基板上)之氧化物半導體進行電漿處理的技術。
在液晶顯示裝置(LCD:Liquid Crystal Display)等之FPD(Flat Panel Display)所使用之例如薄膜電晶體(TFT:Thin Film Transistor),係藉由一邊在玻璃基板等的基板上將閘極電極或閘極絕緣膜、半導體層等圖案化,一邊依序進行層疊的方式而形成。
近年來,作為TFT所使用之半導體層的材料,著眼於以載子移動率高且比較容易成膜之IGZO(In-Ga-Zn-O系)等、透明非晶質氧化物半導體(TAOS(Transparent Amorphous Oxide Semiconductor))為代表的氧化物半導體。
發明者們掌握到,在將該些氧化物半導體使用於半導體層(以下,稱為「氧化物半導體層」)而實際製造TFT時,有臨限值電壓等之特性下降的情形。
在此,在引用文獻1中,係記載有如下述技術:在使用作為半導體層之微結晶矽之TFT的製造工程中,藉由使用了在包含水之環境下而生成之電漿(水電漿)的處理,在半導體層之表面形成氧化膜的絕緣層。
又,在引用文獻2中,係記載有如下述技術:在通道蝕刻型之TFT的製造工程中,藉由濕蝕刻形成源極/汲極之電極,接下來,進行雜質半導體層之乾蝕刻之後,藉由以水電漿來處理露出之非晶矽(a-Si)之表面的方式,形成穩定的絕緣層,並且去除光阻劑。
然而,引用文獻1、2所記載之技術,係皆為對矽等、以往之半導體材料之表面進行氧化而形成絕緣層的技術,絲毫未著眼於使用作為半導體層材料之氧化物半導體時之特性下降的問題。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2009-278075號公報:申請專利範圍第11項、第0040、0070段
[專利文獻2]日本特開2009-283919號公報:申請專利範圍第4項、第0062~0064、0075段
本發明,係有鑑於像這樣之情事而進行研究者,其目的,係提供一種可一邊抑制氧化物半導體之特性下降,一邊製造薄膜電晶體之電漿處理裝置、基板處理系統、薄膜電晶體之製造方法及記憶該方法之記憶媒體。
本發明之電漿處理裝置,係在對形成有薄膜電晶體之基板執行電漿處理的電漿處理裝置,其特徵係,具備有:處理容器,具備載置有基板(該基板,係呈形成於氧化物半導體之上層側的金屬膜被蝕刻處理,而前述氧化物半導體露出之狀態)的載置台,且對前述基板進行電漿處理;真空排氣部,對前述處理容器內進行真空排氣;氣體供給部,對前述處理容器內供給作為電漿產生用之氣體的水蒸氣、或包含氟之氣體與氧氣的混合氣體;及電漿產生部,用以將供給至前述處理容器內之電漿產生用的氣體電漿化,前述電漿處理,係指將前述露出之氧化物半導體曝露於來自前述水蒸氣之電漿,或者來自包含有氟之氣體與氧氣的混合氣體之電漿中的處理。
前述電漿處理裝置,係亦可具備以下特徵。
(a)前述載置台,係具備有:溫度調節部,其係在執行電漿處理中,將前述基板之溫度調節為25℃以上、 250℃以下的溫度範圍。
(b)在前述金屬膜之上層側,係形成有已被圖案化的光阻膜,且為了促進前述光阻膜之去除,而具備有用以除了前述電漿產生用氣體外,更供給氧氣的氧氣供給部。
(c)前述金屬膜,係包含有鋁,且藉由包含有氯之蝕刻氣體進行蝕刻處理。
(d)前述電漿產生部,係具備有用以使感應耦合型電漿產生的天線部。
(e)前述氣體供給部,係供給作為電漿產生用氣體之水蒸氣的水蒸氣供給部,該水蒸氣供給部,係具備有:水蒸氣產生部,其係使以液體狀態所供給的水氣化,而以水蒸氣狀態供給至前述處理容器。
(f)為了在前述電漿處理之前,於前述處理容器內進行前述金屬膜之蝕刻處理,而具備有將蝕刻氣體供給至該處理容器內的蝕刻氣體供給部,且藉由前述電漿產生部來將從該蝕刻氣體供給部所供給的蝕刻氣體電漿化,進行前述金屬膜之蝕刻處理。
本發明,係對於基板(該基板,係對氧化物半導體層之上層側的金屬膜進行蝕刻而露出該氧化物半導體),使用作為電漿產生用之氣體的水蒸氣或包含有氟之氣體與氧氣的混合氣體,進行電漿處理,且將其曝露於來自前述水蒸氣之電漿,或者來自包含有氟之氣體與氧氣的 混合氣體之電漿中,藉由此,可一邊抑制氧化物半導體之特性下降,一邊製造薄膜電晶體。
F‧‧‧基板
1‧‧‧基板處理系統
2‧‧‧蝕刻處理模組
3、3a‧‧‧電漿處理模組
31‧‧‧本體容器
314‧‧‧真空排氣機構
33‧‧‧處理室
331‧‧‧載置台
333‧‧‧加熱器
336‧‧‧直流電源
34‧‧‧天線部
35‧‧‧噴頭
36‧‧‧氣體供給管
360‧‧‧水蒸氣供給部
362‧‧‧水蒸氣產生部
4、4a‧‧‧成膜處理模組
5‧‧‧控制部
8‧‧‧TFT
81‧‧‧玻璃基板
82‧‧‧閘極電極
83‧‧‧閘極絕緣膜
84‧‧‧氧化物半導體層
85‧‧‧電極
85a‧‧‧源極電極
85b‧‧‧汲極電極
86‧‧‧光阻膜
87‧‧‧暫時保護膜
[圖1]表示應用發明之實施形態之加工處理(電漿處理)之TFT之一例的縱剖側視圖。
[圖2]表示對源極/汲極電極進行佈線之工程之一例的工程圖。
[圖3]進行前述電極之蝕刻處理及加工處理之基板處理系統的平面圖。
[圖4]設置於前述基板處理系統之電漿處理模組的縱剖側視圖。
[圖5]表示在前述基板處理系統所執行之處理之流程的流程圖。
[圖6]表示蝕刻處理後之氧化物半導體層之樣態的示意圖。
[圖7]表示加工處理後之氧化物半導體層之樣態的示意圖。
[圖8]形成有暫時保護膜之TFT的縱剖側視圖。
[圖9]其他實施形態之基板處理系統的平面圖。
[圖10]表示對源極/汲極電極進行佈線之其他工程之一例的工程圖。
[圖11]表示藉由氟氣與氧氣之混合氣體進行加工處 理後之氧化物半導體層之狀態的示意圖。
參閱圖1,說明應用本發明之實施形態之電漿處理之基板F的構成例。圖1,係表示形成於作為基板F之玻璃基板81之表面之TFT8的放大縱剖面。
圖1,係通道蝕刻型之下閘極型構造的TFT8。TFT8,係在玻璃基板81上形成有閘極電極82,且在其上設置有由SiN膜等所構成的閘極絕緣膜83,而且在其上層層疊有由氧化物半導體所構成的氧化物半導體層84。接下來,在氧化物半導體層84之上層側形成金屬膜,對該金屬膜進行蝕刻,而形成有源極電極85a、汲極電極85b。
作為構成氧化物半導體層84之氧化物半導體材料的例子,係除了以已述之IGZO為代表的TAOS以外,也可例示氧化鋅(ZnO)、氧化鎳(NiO)、氧化錫(SnO2)、氧化鈦(TiO2)、氧化釩(VO2)、氧化銦(In2O3)、鈦酸鍶(SrTiO3)等。
藉由在該氧化物半導體層84上形成有源極電極85a、汲極電極85b的方式,露出了氧化物半導體層84之表面的區域會成為TFT8之通道部。接下來,為了保護表面,而形成有作為由例如SiN膜所構成之保護膜的鈍化膜(未圖示)。而且,經由形成於鈍化膜之表面的接觸孔,源極電極85a或汲極電極85b是連接於ITO(Indium Tin Oxide)等之未圖示的透明電極,該透明電極是連接於驅動電路或驅動電極,而予以製造FPD。
以上在對概略構成進行了說明的TFT8中,用於形成源極電極85a、汲極電極85b的金屬膜,係使用例如從下層側依序層疊鈦膜、鋁膜、鈦膜而成之Ti/Al/Ti構造的金屬膜。如圖1所示,在該金屬膜的表面,係光阻膜86被圖案化,使用氯氣(Cl2)或酸氯化硼(BCl3)、四氯化碳(CCl4)等之氯系蝕刻氣體來進行蝕刻處理,藉由此,進行源極電極85a、汲極電極85b、通道部之形成。
在製造上述之TFT8的工程中,係因用以形成金屬膜之金屬材料的濺鍍、光阻膜之加熱或將電極85(源極電極85a、汲極電極85b)圖案化時之與蝕刻氣體的接觸等,氧化物半導體層84被曝露於物理、熱、化學刺激。該結果,如圖6所示意的,吾人認為可能是因包含於氧化物半導體層84之氧氣的一部分脫離,而此會成為引起TFT8之特性下降的要因(在圖6中,係以虛線表示氧缺損部分)。
又,在藉由蝕刻處理來形成電極85或通道部之後,當為了在其他裝置進行光阻膜86之去除或鈍化膜之成膜而大氣搬送基板F時,則大氣中的水分等會吸附於氧缺損部分,而亦形成為引起特性更下降之要因。
因此,在進行例如光阻膜86之去除後、鈍化膜之成膜之前,必須追加如下述這樣的處理工程:進行在存在有氧氣的環境下加熱基板F的退火處理,且進行水分之去除 或氧氣之填補,而使TFT8之特性回復。
又,如已述,當對包含有鋁之金屬膜,使用氯系蝕刻氣體,而將電極85圖案化時,在氯附著於光阻膜86,又氯或作為氯與鋁之化合物的氯化鋁會附著於已被蝕刻的電極85本身。當大氣搬送附著有包含該些氯之物質之狀態的TFT8時,則亦成為氯與大氣中的水分產生反應而生成鹽酸,引起電極85之侵蝕的要因。
為了減低以上所說明之氧缺損或附著有包含氯之物質所造成的影響,而在本發明之實施形態中,對藉由蝕刻處理形成電極85後的基板F,進行使用電漿化後之水蒸氣的電漿處理(以下,稱為「加工處理」)。
又,亦說明關於為了在該加工處理後,在其他裝置進行光阻膜86之去除或鈍化膜之成膜,而即使進行基板F之大氣搬送,亦可抑制水分之吸附,從而在基板F之表面形成暫時保護膜的手法。
以下,參閱圖3、圖4,說明關於形成電極85的蝕刻處理、之後的加工處理及執行在基板F之表面形成暫時保護膜之成膜處理的基板處理系統1(基板處理裝置)、設置於該基板處理裝置1之電漿處理模組3(電漿處理裝置、基板處理裝置)的構成。
在說明基板處理系統1之具體構成之前,參閱圖2,事先說明關於形成電極85之工程的概要。
在使用圖1所說明的TFT8中,在形成有比電極85更往下層側之層疊體的基板F表面,藉由例如濺鍍來依序 層疊鈦膜-鋁膜-鈦膜而形成金屬膜(P1)。接下來,對金屬膜之表面塗佈光阻液,而形成光阻膜,然後,對應於電極85之形狀進行圖案化(P2)。
然後,使用氯系蝕刻氣體來進行金屬膜之蝕刻處理,而形成電極85(P3)。之後,進行將露出之氧化物半導體層84曝露於來自水蒸氣之電漿的加工處理,且進行氧填補至氧缺損,及進一步摻入氧或去除包含附著於電極85及光阻膜86之表面之氯的物質(P4),而在加工處理之後,於基板之表面形成暫時保護膜(保護膜)(P5)。
形成有暫時保護膜的基板F,係在被大氣搬送至其他裝置,且將暫時保護膜進行蝕刻而去除之後(P6),藉由灰化處理來去除光阻膜86(P7),進行鈍化膜之成膜(P8)。
在以上所說明之電極85的形成工程中,在以下所說明的基板處理系統1中,係執行圖2中以虛線包圍所示之金屬膜的蝕刻處理(P3)、藉由水蒸氣之電漿進行加工處理(P4)及暫時保護膜之成膜處理(P5)。
如圖3之平面圖所示,基板處理系統1,係構成為對基板F執行已述之蝕刻處理、加工處理及暫時保護膜之成膜處理的多腔室型真空處理系統。
基板處理系統1,係具備有第1搬送機構11。第1搬送機構11,係在載體C1、C2(該載體,係載置於未圖示之載體載置部上,且收容有多數個基板F)與 裝載鎖定室12(該裝載鎖定室,係可在常壓環境及真空環境之間,切換內部之壓力環境)之間進行基板F之收授。裝載鎖定室12,係例如層疊為2段,在各裝載鎖定室12內,係設置有保持基板F的齒條122或進行基板F之位置調節的定位器121。
在裝載鎖定室12之後段,係連接有例如平面形狀為四方形的真空搬送室13,在該真空搬送室13內,係設置有第2搬送機構14。在該真空搬送室13中,除了連接有裝載鎖定室12的側壁面外,在其他3個側壁面,係從上面側觀看,逆時鐘地連接有蝕刻處理模組2、電漿處理模組3、成膜處理模組4。
又,在第1搬送機構11側之裝載鎖定室12的開口部、裝載鎖定室12與真空搬送室13之間、真空搬送室13與各處理模組2~4之間,係介設有閘閥G1~G5,該閘閥,係構成為氣密地將各處理模組2~4密封,且可進行開關。
蝕刻處理模組2,係構成為例如電漿蝕刻裝置,而藉由活性種(該活性種,係將從蝕刻氣體供給部21所供給的氯系蝕刻氣體電漿化而產生),進行金屬膜之蝕刻處理。關於蝕刻處理模組2之具體的構成,並不特別進行限定,但在本例的基板處理系統1中,係構成為與接下來說明之電漿處理模組3(圖4)大致相同,因而省略在此的說明。
電漿處理模組3,係藉由蝕刻處理而形成有電 極85或通道部,且對露出了氧化物半導體層84的基板F,藉由水蒸氣之電漿進行加工處理。
該電漿處理模組3,係具備有本體容器31,該本體容器,係導電性材料,例如形成為角筒形狀且內壁面被陽極氧化處理的鋁製,氣密且電性接地。本體容器31,係構成例如橫剖平面的一邊為2.9m、另一邊為3.1m左右的大小,可處理例如一邊為2200mm、另一邊為2500mm左右之大小的矩形基板F。
本體容器31的內部空間,係藉由介電質壁32上下區隔,其上方側係形成為配置有用以使感應耦合電漿(ICP(Induced Coupled Plasma))產生之天線部34的天線室341,下方側係形成為進行基板F之處理的處理室33。介電質壁32,係由氧化鋁(Al2O3)等的陶瓷或石英等所構成。在本例中,本體容器31之下部側部分,係相當於處理容器。
在介電質壁32的下面側,係嵌入有用以將使用於加工處理之電漿產生用之水蒸氣供給至處理室33的噴頭35。噴頭35,係由作為導電性材料的金屬,例如表面被陽極氧化處理的鋁所構成,且經由未圖示的接地線來電性接地。
在噴頭35的下面,係設置有用以朝向處理室33,而將水蒸氣吐出至下方側的多數個氣體吐出孔351。另一方面,在嵌入有該噴頭35之介電質壁32的中央部,係以與噴頭35內之空間連通的方式,連接有氣體供給管 36。氣體供給管36,係貫通本體容器31之頂部而延伸至外側,且經由開關閥361,連接於水蒸氣產生部362。
水蒸氣產生部362,係連接於純水儲槽363,該純水儲槽,係以液體狀態儲存有例如純水。又,在水蒸氣產生部362之內部,係設置有用以使從純水儲槽363所供給之純水蒸發的空間,或用以加熱純水的加熱部、進行供給至噴頭35之水蒸氣之流量調節的質流控制器(皆未圖示)等。
純水儲槽363,係使用例如交換式者,且連接於純水供給管364(該純水供給管,係用以將純水供給至水蒸氣產生部362)及壓送氣體供給管365(該壓送氣體供給管,係從外部之壓送氣體供給源366,接收用以將純水儲槽363內的純水朝向水蒸氣產生部362壓送之氮氣等的壓送氣體)。
連接於交換式之純水儲槽363的純水供給管364或壓送氣體供給管365,及使純水蒸發而供給至噴頭35的水蒸氣產生部362,係構成電漿處理模組3之水蒸氣供給部360。另外,當然亦可採用將純水儲槽363設成為固定式,而從外部注入純水的方式。在該情況下,關於固定式之純水儲槽363,亦構成水蒸氣供給部360。水蒸氣供給部360,係相當於將作為電漿產生用氣體之水蒸氣供給至處理室33內的氣體供給部。
又,如圖3、圖4所示,在氣體供給管36,係為了使去除光阻膜86之一部分在電漿處理模組3內之加工處理 進行,而亦可連接氧氣供給部367(該氧氣供給部,係除了水蒸氣外,更供給氧氣)。
從水蒸氣產生部362或氧氣供給部367所供給之水蒸氣或氧氣,係在經由氣體供給管36被供給至噴頭35之後,在噴頭35之空間內擴散,而通過各氣體吐出孔351被供給至處理室33內。
在介電質壁32之上方側的天線室341內,係配置有天線部34。天線部34,係藉由天線線(該天線線,係由例如銅等所構成)所構成,且為了在處理室33內形成均勻的感應電場,而在與水平地配置於該處理室33之基板F相對向的區域配置有複數個(作為天線部34之配置手法之一例,係參閱日本特開2013-162035)。
天線部34,係經由供電部371或匹配器372而連接於高頻電源373,且從高頻電源373供給有例如頻率為13.56MHz的高頻電力。藉此,在處理室33內生成感應電場,藉由該感應電場,從噴頭35所供給的水蒸氣被電漿化。天線部34、供電部371或高頻電源373等,係相當於本實施形態之電漿產生部。
在處理室33內,係以隔著介電質壁32而與天線部34相對向的方式,設置有基板F之載置台331。載置台331,係由導電性材料,例如表面被陽極氧化處理的鋁所構成。在載置台331,係設置有加熱器333(該加熱器,係藉由例如電阻發熱體所構成,且連接於直流電源336),並可根據未圖示之溫度檢測部的溫度檢測結果, 來加熱載置台331上的基板F。而且,在載置台331,係形成有用以使冷媒流通之未圖示的冷媒流路,從而亦可抑制基板F之過高的溫度上升。
又,為了在形成為真空環境之處理室33內,利用上述加熱器333或冷媒流路進行基板F的溫度調節,而在載置台331之基板F的背面,係經由未圖示的氣體流路,供給有作為熱傳達用氣體的氦氣。
而且,載置於載置台331的基板F,係藉由未圖示之靜電夾盤來予以吸附保持。
載置台331,係被收納於絕緣體製的蓋體332內,而且,被支撐於中空的支柱335。支柱335,係貫通本體容器31之底面,其下端部,係連接於未圖示的升降機構,而可使載置台331往上下方向移動。在收納載置台331的蓋體332與本體容器31的底部之間,係配設有用以包圍支柱335,而維持本體容器31之氣密狀態的波紋管334。又,在處理室33之側壁,係設置有用以將基板F搬入搬出的搬入搬出口311及將其加以開關的閘閥312(圖3之閘閥G4)。
在處理室33之底部,係經由排氣管313,連接有真空泵等之真空排氣機構314。藉由該真空排氣機構314對處理室33內進行排氣,而在實施加工處理的期間中,可將處理室33內調節為預定的真空環境。連接於真空排氣機構314的排氣管313,係相當於本實施形態之真空排氣部。
接下來,說明關於圖3所示之成膜處理模組4,關於其構成並不特別限定,在本例中,係對於從成膜氣體供給部41所供給的成膜氣體,藉由具備有與圖4所示之電漿處理模組3相同構成的成膜處理模組4來使成膜氣體活性化,而在基板F上形成暫時保護膜。
在此,關於設置於成膜處理模組4之成膜氣體供給部41,係具有以下所說明的特徵。例如,列舉出形成作為暫時保護膜之二氧化矽膜的情形為例,如圖3所示,在成膜氣體供給部41,係設置有:原料氣體供給部411,進行形成為矽之原料的原料氣體之供給;及氧化氣體供給部412,進行將原料氣體氧化之氧化氣體的供給。作為成膜氣體(原料氣體、氧化氣體)之具體例,係可列舉出供給作為原料氣體之四氟化矽(SiF4)氣體或四氯化矽(SiCl4)、供給作為氧化氣體之氧氣(O2)的情形。
例如,作為可藉由CVD法形成二氧化矽膜的原料氣體,雖係已知TEOS(Tetraethyl Orthosilicate)等的有機矽化合物,但當原料氣體中包含有氫時,則成為氫被摻入已成膜之暫時保護膜中的要因。發明者們掌握到:當藉由蝕刻處理,在露出了通道部之氧化物半導體層84的上面直接形成暫時保護膜,而該暫時保護膜中包含有氫時,則與大氣搬送時之水分吸附的問題相同,成為使氧化物半導體層84劣化,而使TFT8之特性下降的要因。
在此,在本例之電漿處理模組3中,係藉由使用不包含有氫之四氟化矽作為原料氣體的方式,來降低 包含於暫時保護膜中之氫的量,從而抑制成為TFT8之特性下降的要因即氫摻入氧化物半導體層84。
構成暫時保護膜之材料,係不限定於二氧化矽膜者,亦可使例如作為原料氣體的四氟化矽氣體與作為氮化氣體的氮氣(N2)等產生反應,而形成氮化矽膜。
具備有以上說明之構成的基板處理系統1各處理模組2~4,係如圖3、圖4所示,與整合控制其全體動作的控制部5連接。控制部5,係由具備有未圖示之CPU與記憶部的電腦所構成,在記憶部,係記錄有程式,該程式,係編有關於基板處理系統1或各處理模組3~5之作用,亦即將從載體C1、C2取出的基板F經由裝載鎖定室12或真空搬送室13,依序搬入至處理模組2~4,從而執行金屬膜之蝕刻處理或之後的加工處理、暫時保護膜之成膜處理後,使基板F返回原來之載體C1、C2之動作等的步驟(命令)群。該程式,係儲存於例如硬碟、光碟、磁光碟、記憶卡等之記憶媒體,且由該些被安裝於電腦。
參閱圖5之流程圖,說明具備有以上構成之基板處理系統1及各處理模組2~4的作用。
一開始,將處理對象之基板F從載體C1、C2取出,且搬送裝載鎖定室12或真空搬送室13(開始)。然後,將基板F搬入至結束先行之基板F之處理後之狀態的蝕刻處理模組2,並載置於載置台(步驟S101)。然後,使第2搬送機構14從蝕刻處理模組2退避並將閘閥G3關閉,而對執行蝕刻處理的處理室內進行真空排氣。此時,處理 室內之壓力,係調節為0.667~13.3Pa(5~100mTorr)之範圍,較佳的係0.667~4.00Pa(5~30mTorr)之範圍的值。又,與壓力調節並行地進行基板F之溫度調節,從而調節為25~120℃之範圍,較佳的係25~80℃之範圍的值。
在完成處理室33內之基板F的溫度調節後,從蝕刻氣體供給部21,以例如2000~6000ml/分(0℃,1氣壓基準,以下相同)之範圍,較佳的係3000~5000ml/分之範圍的流量,供給氯系蝕刻氣體。此時,藉由真空排氣機構314,對處理室33內進行排氣,從而使處理室33內被調節為預定壓力的真空環境。而且,將高頻電力供給至構成電漿產生部的天線部,使ICP產生而進行金屬膜之蝕刻處理(步驟S102)。
在像這樣僅以預先設定的時間進行蝕刻處理後,停止蝕刻氣體之供給及向天線部供給電力,而結束蝕刻處理。藉由該蝕刻處理而形成有圖1所示的電極85,又去除金屬膜之一部分,且藉由氧化物半導體層84露出的方式,而形成有通道部。
又,在電極膜之一部分被去除而露出的氧化物半導體層84中,係如使用圖6所說明的,至此為止之處理的結果,形成為包含於氧化物半導體層84之氧氣的一部分脫離,而生成氧缺損之狀態。而且,如前述,以氯系蝕刻氣體來對包含有鋁之金屬膜進行蝕刻處理,藉由此,包含於蝕刻氣體之氯或包含有氯化鋁(該氯化鋁,係由氯與鋁之反應而生成)等之氯的物質,會附著於電極 85及其上層側的光阻膜86。
因此,為了將氧氣供給至發生了氧缺損的部位,並且進一步促進氧氣摻入氧化物半導體層84,而且去除包含有氯之物質,而藉由電漿化後的水蒸氣,來對基板F進行加工處理(將已露出之氧化物半導體層84曝露於來自水蒸氣之電漿的處理)。
當蝕刻處理模組2之蝕刻處理結束時,則調整處理室內之壓力,並將閘閥G3開啟,使第2搬送機構14進入,而取出基板F。而且,將結束先行之基板F之處理後之狀態之電漿處理模組3的閘閥312(G4)開啟,而將基板F搬入至處理室33內(步驟S103),並將基板F載置並吸附固定於載置台331上,並且調節載置台331之高度位置。
在從處理室33使第2搬送機構14之搬送臂退避,而將閘閥312關閉後,將處理室33內之壓力調節為0.667~66.7Pa(5~500mTorr)之範圍,較佳的係6.67~40.0Pa(50~300mTorr)之範圍的值。又,與壓力調節並行地進行基板F之溫度調節,從而調節為25~250℃之範圍,較佳的係80~250℃之範圍的值。
在完成處理室33內之基板F的溫度調節後,從水蒸氣供給部360,以例如2000~10000ml/分之範圍,較佳的係4000~10000ml/分之範圍的流量,供給作為電漿用氣體的水蒸氣。又,為了進行光阻膜86之一部分之去除,在除了水蒸氣外,更供給氧氣的情況下,係從氧氣供 給部367,以例如2000~10000ml/分之範圍,較佳的係4000~10000ml/分之範圍的流量,來供給氧氣。此時,藉由真空排氣機構314,對處理室33內進行排氣,從而使處理室33內被調節為預定壓力的真空環境。而且,從高頻電源373將高頻電力供給至各天線部34,使ICP產生而執行基板F之加工處理(步驟S104)。
藉由電漿使水分子活性化,藉由此,包含於活性種中的氧氣會被摻入氧化物半導體層84之氧缺損,而填補氧氣(圖7)。而且,藉由供給超過氧缺損之量的已活性化之氧氣的方式,可在氧化物半導體層84之表面,形成氧氣濃度高的膜,亦即「氧化皮膜」。藉由將氧氣填補於氧缺損的方式,使劣化的氧化物半導體層84回復,並且藉由形成氧氣濃度高之區域的方式,可抑制後段所實施之基板F之處理中氧氣脫離的影響,又可抑制水分吸附於氧化物半導體層84。
吾人認為,在上述的加工處理中,藉由使用作為電漿產生用氣體之水蒸氣的方式,可利用氧化力比較強之OH自由基等的活性種,且能夠有效地促進氧氣摻入至氧化物半導體層84。另外,由於水蒸氣正進行電漿化,故不同於在大氣中搬送的情形,且水分子,係維持原狀態而幾乎不會吸附於氧化物半導體層84。又,相較於氧氣被摻入至氧化物半導體層84的量,氫之摻入量較少,且當比較因摻入氧而使氧化物半導體層84回復的效果與因摻入氫所造成之劣化時,回復效果者較大。
而且,包含於藉由電漿而活性化之水蒸氣的氫,係與附著於光阻膜86或電極85的氯或氯化鋁產生反應,而生成氯化氫,從光阻膜86或電極85予以去除。又,藉由除了作為電漿產生用氣體的水蒸氣外,更供給氧氣之方式,使光阻膜86之表面的一部分氧化(燃燒)並去除,藉由此,可使摻入至比光阻膜86之表面更往內側的氯露出,而使其與氫產生反應並去除。
在此,經實驗確認,在本加工處理中,相較於蝕刻處理時之壓力環境(0.667~13.3Pa(5~100mTorr)),藉由將處理室33內的壓力環境(0.667~66.7Pa(5~500mTorr))設定成高壓,又進行利用了ICP之處理的方式,可獲得更良好的氯去除效果。另外,並不清楚各處理時之不同壓力對於氯之去除效果所造成之影響的具體機制。
在像這樣僅以預先設定的時間進行加工處理後,停止水蒸氣、氧氣之供給及向天線部34供給電力。
接下來,在以可將基板F搬出至真空搬送室13的方式,來進行處理室33內的壓力調節後,將閘閥312開啟,使第2搬送機構14之搬送臂進入,而取出基板F。而且,將結束先行之基板F之處理後之狀態的成膜處理模組4之閘閥G5開啟,並將基板F搬入至處理室內(步驟S105)。然後,從成膜處理模組4,使第2搬送機構14退避,並將閘閥G5關閉,而對處理室內進行真空排氣。又,與排氣並行地進行基板F之溫度調節,從而調節為 25~250℃之範圍的值。
在完成處理室33內之基板F的溫度調節後,從成膜氣體供給部41供給例如四氟化矽氣體及氧氣。此時,藉由真空排氣機構314,對處理室33內進行排氣,從而使處理室33內被調節為預定壓力的真空環境。而且,將高頻電力供給至構成電漿產生部的天線部,使ICP產生而在基板F之表面形成由二氧化矽膜所構成的暫時保護膜(圖5之步驟S106)。
在僅以預先設定的時間進行成膜處理後,停止成膜氣體之供給及向天線部供給電力,而結束成膜處理。藉由該成膜處理,如圖8所示,由於基板F之表面會成為被暫時保護膜87覆蓋的狀態,因此,在大氣搬送基板F時可抑制水分吸附於氧化物半導體層84。
而且,調整處理室內之壓力,將閘閥G5開啟,使第2搬送機構14進入,並取出基板F,且以與搬入時相反的路徑,將基板F從真空搬送室13搬送至裝載鎖定室12,而將基板F收納於原來的載體C1、C2。在完成載體C1、C2內之基板F的處理後,將載體C1、C2朝向進行光阻膜86之去除及鈍化膜之成膜的裝置搬送(步驟S107,結束)。
關於進行該些光阻膜86之去除或鈍化膜之成膜的裝置,亦使用與例如圖3所示之例子相同之多腔室型真空處理系統(基板處理系統)。而且,在該基板處理系統中,係在連接於真空搬送室的各處理模組內執行下述處 理:圖2中以一點鏈線包圍所示之暫時保護膜87的蝕刻處理(P6);藉由灰化處理進行光阻膜86之去除(P7);及鈍化膜之成膜處理(P8)。
因此,在去除暫時保護膜87之後,在直至形成鈍化膜為止的期間中,由於露出之氧化物半導體層84未曝露於大氣環境,因此,可抑制水分吸附於氧化物半導體層84。
又,可與形成暫時保護膜87時相同地,使用不包含有氫之成膜氣體(用以形成例如二氧化矽膜之四氟化矽氣體與氧氣、用以形成氮化矽膜之四氟化矽氣體與氮氣)而進行鈍化膜之成膜,藉由此,可抑制氫摻入至氧化物半導體層84。
根據本實施形態之電漿處理模組3,具有以下的效果。由於對基板(該基板,係將氧化物半導體層84之上層側的金屬膜蝕刻,而露出該氧化物半導體層84),使用作為電漿產生用氣體之水蒸氣來進行電漿處理的方式,將氧氣摻入至氧化物半導體層84,因此,可一邊抑制氧化物半導體層84的特性下降,一邊製造TFT8。
在此,在圖3所示的基板處理系統1中,係不進行去除蝕刻處理時所使用的光阻膜86,而是將基板F搬送至其他裝置進行去除光阻膜86。因此,以抑制在大氣搬送時水分吸附於氧化物半導體層84為目的,在基板F的表面形成暫時保護膜87。
另一方面,只要與將氧氣摻入至氧化物半導體層84 的加工處理同時地進行去除光阻膜86,則可省略圖2所示之暫時保護膜87的成膜(P5)及其蝕刻(P6)的工程。
圖9所示之基板處理系統1a,係形成為下述構成:在電漿處理模組3a中,對蝕刻處理後的基板F,進行加工處理及藉由灰化去除光阻膜86(圖10之P4’)。又,在成膜處理模組4a中,係對去除了光阻膜86的基板F,形成作為保護膜的鈍化膜(P8)。
電漿處理模組3a,雖係可使用具備有與使用例如圖4所說明之例子相同的構成者,但下述觀點係與圖4所示的例子不同:為了進行去除光阻膜86,而在前述之加工處理之後,以將從氧氣供給部367所單獨供給的氧氣電漿化,並執行灰化處理的方式,來加以設定處理配方。
又,下述觀點係與前述的例子相同:關於進行鈍化膜之成膜的成膜處理模組4a,亦使用四氟化矽氣體與氧氣、用以形成氮化矽膜之四氟化矽氣體與氮氣,而藉由不包含有氫之成膜氣體進行鈍化膜之成膜。
而且,蝕刻處理與加工處理(包含進行去除光阻膜的情形),係並不限定於各別在模組2、3(3a)所執行的情形。例如,亦可將蝕刻氣體供給部21與水蒸氣供給部360或氧氣供給部367連接於具備有ICP產生用天線部34等之共用的處理模組,且在共用的處理室33內連續進行該些處理。
接下來,作為第2實施形態,說明關於下述 例子:取代前述的水蒸氣,使包含有氟之氣體(以下稱為「含氟氣體」)與氧氣的混合氣體(以下稱為「含氟混合氣體」)電漿化,且藉由該電漿化後的含氟混合氣體進行加工處理。作為含氟氣體的例子,係可例示四氟化碳(CF4)、六氟化硫(SF6)。
藉由電漿化後的含氟混合氣體所進行之加工處理,係亦可應用於圖2所示之P4的加工處理,或圖10所示之P4’的加工處理及藉由灰化進行去除光阻膜86的任一。
又,在本例中,亦可在使用執行圖10所示之工程的基板處理系統1a來進行加工處理(該加工處理,係使用電漿化後的含氟混合氣體)時,將蝕刻處理模組2與加工處理模組3a共用化。
作為含氟混合氣體之氣體供給部的構成例,係可列舉出下述構成:取代圖4所示之電漿處理模組3的水蒸氣供給部360,將儲存有含氟氣體的含氟氣體儲存部與儲存有氧氣的氧氣儲存部並列地連接於氣體混合器。在該氣體混合器所混合的含氟混合氣體會被供給至噴頭35。在含氟氣體儲存部或氧氣儲存部,係各別設置有質量流量計等之流量調節部,且以500~2000ml/分(0℃,1氣壓基準,以下相同),較佳的係500~1000ml/分的流量範圍來供給含氟氣體。又,以5000~100000ml/分,較佳的係5000~20000ml/分的流量範圍來供給氧氣。
使用電漿化後之含氟混合氣體之加工處理時 的壓力條件,係0.667~66.7Pa(5~500mTorr),更佳的係6.67~40Pa(50~300mTorr)之範圍。又,該加工處理時之基板F的溫度,係被調節為25~250℃,較佳的係80~250℃的溫度範圍。
若針對使用電漿化後之含氟混合氣體之加工處理的作用來進行敍述,則藉由電漿將含氟混合氣體活性化,藉由此,產生了氧缺損的氧化物半導體層84(圖6)會因包含於活性種中的氟而被氟終端,又氧氣被填補於氧缺損,藉由此,在氧化物半導體層84的表面,可形成氟濃度及氧氣濃度高的膜,亦即「含氟氧化被膜」(圖11)。藉由形成「含氟氧化被膜」的方式,由於可使已劣化的氧化物半導體層84回復,並且形成氟濃度及氧氣濃度高的區域,因此,可抑制在後段所實施之基板F的處理中之氧氣脫離的影響,又抑制水分吸附於氧化物半導體層84。
而且,作為含氟氣體之四氟化碳或六氟化硫,係以與含氟氣體所含有之氟置換的方式,來去除附著於光阻膜86或電極85之氯或氯化鋁中的氯。又,由於上述之含氟氣體,係亦具有對光阻膜86進行蝕刻的作用,因此,亦可以去除光阻膜86之表面之一部分的方式,使摻入至比光阻膜86之表面更往內側的氯露出並去除。
在此,關於設置於電漿處理模組3等之電漿產生部的構成,亦不限於使用使ICP產生之天線部34的例子。例如,亦可對平行板電極間施加高頻電力,使電容 耦合型之電漿產生,而進行加工處理或蝕刻處理、成膜處理。
而且,成膜處理模組4、4a,係例如亦可構成為藉由加熱器來加熱被載置於載置台上的基板F,使成膜氣體反應,而進行成膜處理的熱CVD裝置,或者可利用電漿化或除了加熱外的方法將成膜氣體活性化。又,成膜手法亦不限於CVD,亦可採用對晶圓依序供給複數個種類之反應氣體,而使反應生成物沈積之所謂的ALD(Atomic Layer Deposition)法或MLD(Molecular Layer Deposition)法。
除了該些之外,用以形成電極85的金屬膜,係不限定於由包含鋁之金屬所構成的情形。亦可使用例如鉬(Mo)或銅(Cu)等。若舉出在氧化物半導體層84之上層側,依序層疊Mo及Cu之金屬膜的情形為例,則在其他裝置進行最上層之Cu金屬膜的濕蝕刻之後,在圖1、9所示之基板處理系統1、1a執行Mo金屬膜之乾蝕刻、之後的氧化物半導體層84之加工處理等。該情況,係由於可利用六氟化硫(SF6)或四氟化碳(CF4)等、不包含有氯的蝕刻氣體,因此,包含有氯之物質所引起侵蝕這樣的問題小。然而,由於仍殘有氧化物半導體層84之氧缺損或大氣搬送氧化物半導體層84時之進行水分吸附的課題,因此,藉由採用本實施形態之加工處理,可獲得TFT8之性能提升的效果。
3‧‧‧電漿處理模組
5‧‧‧控制部
31‧‧‧本體容器
32‧‧‧介電質壁
33‧‧‧處理室
34‧‧‧天線部
35‧‧‧噴頭
36‧‧‧氣體供給管
311‧‧‧搬入搬出口
312‧‧‧閘閥
313‧‧‧排氣管
314‧‧‧真空排氣機構
331‧‧‧載置台
332‧‧‧蓋體
333‧‧‧加熱器
334‧‧‧波紋管
335‧‧‧支柱
336‧‧‧直流電源
341‧‧‧天線室
351‧‧‧氣體吐出孔
360‧‧‧水蒸氣供給部
361‧‧‧開關閥
362‧‧‧水蒸氣產生部
363‧‧‧純水儲槽
364‧‧‧純水供給管
365‧‧‧壓送氣體供給管
366‧‧‧壓送氣體供給源
367‧‧‧氧氣供給部
371‧‧‧供電部
372‧‧‧匹配器
373‧‧‧高頻電源
F‧‧‧基板

Claims (20)

  1. 一種電漿處理裝置,係在對形成有薄膜電晶體之基板執行電漿處理的電漿處理裝置,其特徵係,具備有:處理容器,具備載置有基板(該基板,係呈形成於氧化物半導體之上層側的金屬膜被蝕刻處理,而前述氧化物半導體露出之狀態)的載置台,且對前述基板進行電漿處理;真空排氣部,對前述處理容器內進行真空排氣;氣體供給部,對前述處理容器內供給作為電漿產生用之氣體的水蒸氣、或包含氟之氣體與氧氣的混合氣體;及電漿產生部,用以將供給至前述處理容器內之電漿產生用的氣體電漿化,前述電漿處理,係指將前述露出之氧化物半導體曝露於來自前述水蒸氣之電漿,或者來自包含有氟之氣體與氧氣的混合氣體之電漿中的處理。
  2. 如申請專利範圍第1項之電漿處理裝置,其中,前述載置台,係具備有:溫度調節部,其係在執行電漿處理中,將前述基板之溫度調節為25℃以上、250℃以下的溫度範圍。
  3. 如申請專利範圍第1或2項之電漿處理裝置,其中,在前述金屬膜之上層側,係形成有已被圖案化的光阻膜,且為了促進前述光阻膜之去除,而具備有用以除了前述電漿產生用之氣體外,更供給氧氣的氧氣供給部。
  4. 如申請專利範圍第1~3項中任一項之電漿處理裝置,其中,前述金屬膜,係包含有鋁,且藉由包含有氯之蝕刻氣體進行蝕刻處理。
  5. 如申請專利範圍第1~4項中任一項之電漿處理裝置,其中,前述電漿產生部,係具備有用以使感應耦合型電漿產生的天線部。
  6. 如申請專利範圍第1~5項中任一項之電漿處理裝置,其中,前述氣體供給部,係供給作為電漿產生用氣體之水蒸氣的水蒸氣供給部,該水蒸氣供給部,係具備有:水蒸氣產生部,其係使以液體狀態所供給的水氣化,而以水蒸氣狀態供給至前述處理容器。
  7. 如申請專利範圍第1~6項中任一項之電漿處理裝置,其中,為了在前述電漿處理之前,於前述處理容器內進行前述金屬膜之蝕刻處理,而具備有將蝕刻氣體供給至該處理容器內的蝕刻氣體供給部,且藉由前述電漿產生部來將從該蝕刻氣體供給部所供給的蝕刻氣體電漿化,進行前述金屬膜之蝕刻處理。
  8. 一種基板處理系統,其特徵係,具備有:真空搬送室,在真空環境下搬送基板;蝕刻處理模組,被連接於前述真空搬送室,且用以將 蝕刻氣體供給至基板(該基板,係在金屬膜之上層側形成有已被圖案化的光阻膜),而對前述金屬膜進行蝕刻;申請專利範圍第1~6項中任一項之電漿處理裝置,被連接於前述真空搬送室,且用以對前述金屬膜已被蝕刻的基板,進行前述電漿處理;及成膜處理模組,用以在進行了前述電漿處理之基板的上面,形成保護膜。
  9. 一種基板處理系統,其特徵係,具備有:真空搬送室,在真空環境下搬送基板;申請專利範圍第7項之電漿處理裝置,被連接於前述真空搬送室,且用以在將蝕刻氣體供給至基板(該基板,係在金屬膜之上層側形成有已被圖案化的光阻膜),而進行將前述金屬膜加以蝕刻的蝕刻處理之後,對該基板進行前述電漿處理;及成膜處理模組,用以在進行了前述電漿處理之基板的上面,形成保護膜。
  10. 如申請專利範圍第8或9項之基板處理系統,其中,前述保護膜,係在前述基板殘存有前述光阻膜的狀態下而形成,且為了去除該光阻膜,而用以保護從基板處理系統所搬出之基板之前述氧化物半導體的暫時保護膜。
  11. 如申請專利範圍第8或9項之基板處理系統,其中,前述電漿處理裝置,係為了去除前述光阻膜,而具備 有用以除了前述電漿產生用氣體外,更供給氧氣的氧氣供給部,前述保護膜,係在去除前述光阻膜之後而形成。
  12. 一種薄膜電晶體之製造方法,其特徵係,包含有:將基板(該基板,係呈形成於上面的金屬膜被蝕刻,而形成於該金屬膜之下層側的氧化物半導體露出之狀態)配置於處理容器內的工程;對前述處理容器內進行真空排氣,並且將作為電漿產生用氣體之水蒸氣或包含有氟之氣體與氧氣之混合氣體供給至該處理容器內的工程;及將供給至前述處理容器內的電漿產生用氣體電漿化,進行電漿處理(該電漿處理,係指將前述露出之氧化物半導體曝露於來自前述水蒸氣之電漿,或者來自包含有氟之氣體與氧氣的混合氣體之電漿中的處理)之工程。
  13. 如申請專利範圍第12項之薄膜電晶體之製造方法,其中,進行前述電漿處理之工程,係將該基板之溫度調節為25℃以上、250℃以下的溫度範圍而進行。
  14. 如申請專利範圍第12或13項之薄膜電晶體之製造方法,其中,在前述金屬膜之上層側,係形成有已被圖案化的光阻膜,且為了促進前述光阻膜之去除,而包含有除了前述電漿產生用氣體外,更供給氧氣的工程。
  15. 如申請專利範圍第12~14項中任一項之薄膜電晶體之製造方法,其中,前述金屬膜,係包含有鋁,且藉由包含有氯之蝕刻氣體進行蝕刻處理。
  16. 如申請專利範圍第12~15項中任一項之薄膜電晶體之製造方法,其中,在將前述已被蝕刻處理之基板配置於處理容器內的工程之前,包含有:將基板(該基板,係在前述金屬膜之上層側,形成有已被圖案化的光阻膜)配置於蝕刻處理用之處理容器內的工程;對搬入有前述基板之蝕刻處理用的處理容器內進行真空排氣,並且對該處理容器內供給包含有氯之蝕刻氣體的工程;及將供給至前述蝕刻處理用之處理容器內的蝕刻氣體電漿化,而進行前述金屬膜之蝕刻處理的工程。
  17. 如申請專利範圍第16項之薄膜電晶體之製造方法,其中,前述蝕刻處理用之處理容器,與進行前述電漿處理之處理容器為共通。
  18. 如申請專利範圍第16項之薄膜電晶體之製造方法,其中,包含有下述工程:前述蝕刻處理用之處理容器,與進行前述電漿處理之處理容器,係各別連接於真空搬送室, 且將前述蝕刻處理後的基板,從蝕刻處理用之處理容器經由前述真空搬送室,搬送至進行前述電漿處理之處理容器。
  19. 如申請專利範圍第12~18項中任一項之薄膜電晶體之製造方法,其中,包含有下述工程:將進行前述蝕刻處理後的基板搬送至成膜處理模組,在基板之上面形成保護膜。
  20. 一種記憶媒體,係儲存有在進行薄膜電晶體製造之基板處理裝置所使用的電腦程式,該記憶媒體,其特徵係,前述程式,係編有步驟以執行申請專利範圍第12~19項中任一項之薄膜電晶體之製造方法。
TW104107548A 2014-03-11 2015-03-10 電漿處理裝置、基板處理系統、薄膜電晶體之製造方法及記憶媒體 TWI672755B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-047803 2014-03-11
JP2014047803 2014-03-11
JP2015-030913 2015-02-19
JP2015030913A JP6531422B2 (ja) 2014-03-11 2015-02-19 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体

Publications (2)

Publication Number Publication Date
TW201546935A true TW201546935A (zh) 2015-12-16
TWI672755B TWI672755B (zh) 2019-09-21

Family

ID=54430153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104107548A TWI672755B (zh) 2014-03-11 2015-03-10 電漿處理裝置、基板處理系統、薄膜電晶體之製造方法及記憶媒體

Country Status (2)

Country Link
JP (2) JP6531422B2 (zh)
TW (1) TWI672755B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282965B2 (en) 2018-01-19 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6854611B2 (ja) * 2016-01-13 2021-04-07 東京エレクトロン株式会社 基板処理方法、基板処理装置及び基板処理システム
WO2018179251A1 (ja) * 2017-03-30 2018-10-04 株式会社日立国際電気 半導体装置の製造方法
JP7199174B2 (ja) * 2018-07-26 2023-01-05 東京エレクトロン株式会社 エッチング方法
KR102639411B1 (ko) * 2020-01-15 2024-02-26 도쿄엘렉트론가부시키가이샤 성막 방법, 성막 장치 및 반도체 장치의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186098A (ja) * 1994-12-27 1996-07-16 Ryoden Semiconductor Syst Eng Kk 感光性樹脂の除去方法および除去装置
JPH08181148A (ja) * 1994-12-27 1996-07-12 Kawasaki Steel Corp 半導体装置の製造方法
JP2003179034A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 半導体集積回路装置の製造方法
US7358192B2 (en) * 2004-04-08 2008-04-15 Applied Materials, Inc. Method and apparatus for in-situ film stack processing
TW200739716A (en) * 2006-02-27 2007-10-16 Applied Materials Inc Method for controlling corrosion of a substrate
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101711249B1 (ko) * 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
JP4977230B2 (ja) * 2010-03-31 2012-07-18 積水化学工業株式会社 エッチング方法及び装置
JP2013051390A (ja) * 2011-08-02 2013-03-14 Idemitsu Kosan Co Ltd 電界効果素子
JP6023994B2 (ja) * 2011-08-15 2016-11-09 Nltテクノロジー株式会社 薄膜デバイス及びその製造方法
TWI621183B (zh) * 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282965B2 (en) 2018-01-19 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device

Also Published As

Publication number Publication date
JP6760439B2 (ja) 2020-09-23
JP2019135797A (ja) 2019-08-15
TWI672755B (zh) 2019-09-21
JP2015188068A (ja) 2015-10-29
JP6531422B2 (ja) 2019-06-19

Similar Documents

Publication Publication Date Title
KR101870491B1 (ko) 플라즈마 처리 장치, 기판 처리 시스템, 박막 트랜지스터의 제조 방법 및 기억 매체
JP6760439B2 (ja) 薄膜トランジスターの製造方法及び記憶媒体
JP7483839B2 (ja) エアギャップの形成方法
TWI647762B (zh) 電漿處理裝置、薄膜電晶體之製造方法及記憶媒體
US9051655B2 (en) Boron ionization for aluminum oxide etch enhancement
TWI555876B (zh) 電漿cvd裝置、微晶半導體層的製造方法、及薄膜電晶體的製造方法
TWI514475B (zh) 形成無氫含矽介電層的方法
KR102047591B1 (ko) 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치
KR102717556B1 (ko) 액정 디스플레이를 위한 높은 커패시턴스의 커패시터를 위한 계면 엔지니어링
TWI840273B (zh) 用於顯示器應用之堆疊結構
CN107622945A (zh) 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
WO2020077980A1 (zh) 显示面板、等离子体蚀刻方法以及系统
TW201631653A (zh) 蝕刻方法
TW201820638A (zh) 薄膜電晶體結構、對應的裝置結構及用以形成混合膜堆疊之方法
TW201721713A (zh) 被處理體之處理方法
CN107731681B (zh) 等离子体蚀刻方法和等离子体蚀刻系统
TWI840259B (zh) 薄膜電晶體結構、用以形成用於顯示裝置之複合膜層之方法、及用於顯示裝置中的裝置結構
CN115172163A (zh) 等离子体蚀刻方法
TWM497672U (zh) 鋅減量之噴頭
JP7540867B2 (ja) 窒化シリコン膜の成膜方法及び成膜装置
KR20220156674A (ko) 반응성 가스 전구체를 사용한 프로세싱 챔버로부터의 하이-k 막들의 선택적 인-시튜 세정