TWI555876B - 電漿ｃｖｄ裝置、微晶半導體層的製造方法、及薄膜電晶體的製造方法 - Google Patents

電漿ｃｖｄ裝置、微晶半導體層的製造方法、及薄膜電晶體的製造方法 Download PDF

Info

Publication number
TWI555876B
TWI555876B TW102137477A TW102137477A TWI555876B TW I555876 B TWI555876 B TW I555876B TW 102137477 A TW102137477 A TW 102137477A TW 102137477 A TW102137477 A TW 102137477A TW I555876 B TWI555876 B TW I555876B
Authority
TW
Taiwan
Prior art keywords
frequency power
electrode
high frequency
power source
reaction chamber
Prior art date
Application number
TW102137477A
Other languages
English (en)
Other versions
TW201402860A (zh
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201402860A publication Critical patent/TW201402860A/zh
Application granted granted Critical
Publication of TWI555876B publication Critical patent/TWI555876B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C23C16/545—Apparatus specially adapted for continuous coating for coating elongated substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Plasma Technology (AREA)

Description

電漿CVD裝置、微晶半導體層的製造方法、及薄膜電晶體的製造方法
本發明係關於一種利用電漿的薄膜形成技術及元件製造技術。
使用薄膜電晶體(下面也記為“TFT”)的液晶顯示器的市場不斷得到擴大。TFT是一種場效應電晶體，其中由薄膜形成構成通道形成區域的半導體層，該半導體層由非晶矽形成或由多晶矽形成。
由於面板尺寸的大型化以及像素的高密度化，非晶矽TFT有向像素的寫入時間不足的問題。與非晶矽TFT相比，多晶矽TFT的電場效應遷移率高，因此多晶矽TFT被認為能解決上述問題(例如，參照專利檔1)。
除了上述的兩種半導體層之外，已知的還有由微晶矽半導體形成通道形成區域的TFT(例如，參照專利檔2、非專利檔1)。微晶矽與非晶矽相同，也藉由利用電漿 CVD(化學氣相澱積)法製造。例如，作為利用電漿CVD法的微晶矽層的製造方法，有利用30MHz或以上的VHF(Very High Frequency)帶的高頻率的發明(參照專利檔3)。
液晶顯示器藉由在被稱為母玻璃的大面積基板上加工多個面板之後，最終分斷為適合於電視裝置或個人計算機的螢幕的尺寸來製造。藉由從一個母玻璃提取多個面板，而降低每一個面板的成本。在液晶顯示器的市場上螢幕尺寸(面板尺寸)進入大螢幕時代，並且銷售價格急劇下降。為了提高生產率以對應螢幕的大型化和價格的下降，母玻璃的大面積化也被推動。
被稱為第一代的1991年前後的典型的玻璃基板的尺寸為300mm×400mm。之後，母玻璃的尺寸一味擴大，第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(730mm×920mm)、第五代(1000mm×1200mm)、第六代(2450mm×1850mm)、第七代(1870mm×2200mm)、第八代(2000mm×2400mm)、第九代(2450mm×3050mm)、第十代(2850mm×3050mm)陸續出現。
專利檔1日本專利申請公開2000-150888號公報
專利檔2美國專利檔第5，591，987號
專利檔3日本專利第3201492號公報
非專利檔1 Toshiaki Arai之外、SID 07 DIGEST，2007第1370-1373頁
但是，多晶矽需要受激准分子雷射退火，因而需要大幅度改變製造非晶矽的生產線。因此需要另外的設備投資，這樣從生產成本的角度來看多晶矽TFT面板就不能抗衡非晶矽TFT面板。另一方面，在使用非晶矽TFT的情況下，由於面板尺寸的大型化以及像素的高密度化，解決向像素的寫入時間不足等的問題是很困難的。
在此，雖然如上述所示那樣研究微晶矽TFT的適用，但是若母玻璃，即澱積微晶矽層的玻璃基板大面積化，則電漿CVD裝置的電極面積也大型化。在此情況下，在玻璃基板的尺寸超過第六代之後，電漿CVD裝置的電極的尺寸相近於高頻率電源的頻率的波長。當採用27MHz的電源頻率時波長為1100mm，當採用60MHz的電源頻率時波長為500mm，當採用120MHz的電源頻率時波長為250mm。
在此情況下，表面駐波的影響變得明顯，因此電漿CVD裝置的反應室內的電漿密度分佈變得不均勻，而導致形成在玻璃基板上的薄膜的膜質以及厚度的面內均勻性被損壞的問題。
因此，本發明的目的在於藉由使用電漿CVD裝置在大面積的玻璃基板上形成面內均勻性高的薄膜。另外，本發明的目的還在於作為薄膜形成微晶半導體，並提供微晶半導體至少包含於通道形成區域的一部分的TFT或包括 該TFT的半導體裝置。
在本發明中，對設置在反應室內的生成輝光放電電漿的電極供給頻率不同的兩種以上的高頻電力。高頻電力為交流電力。藉由供給頻率不同的高頻電力而生成輝光放電電漿，來形成由半導體或絕緣體構成的薄膜。高頻電力之一種(第一高頻電力)是不呈現表面駐波效應的頻帶的電力，其應用波長大約為10m以上的高頻率作為波長。再者，對第一高頻電力施加其波長短於第一高頻電力，也就是其頻率更高的第二高頻電力。
本發明的宗旨之一在於當製造構成TFT的絕緣層及半導體層時，可以自由地轉換以下兩種情況，即對設置在反應室內的生成輝光放電電漿的電極供給頻率不同的兩種以上的高頻電力的情況和供給一種頻率的高頻電力的情況。當藉由供給頻率不同的高頻電力生成輝光放電電漿時，高頻電力之一種(第一高頻電力)是不呈現表面駐波效應的頻帶的電力，其應用大約10m以上的高頻率作為波長。再者，對第一高頻電力施加其波長短於第一高頻電力，也就是，其頻率更高的第二高頻電力該第二高頻電力的。
藉由對電漿CVD裝置的電極重疊施加上述頻率不同(波長不同)的高頻電力，可以不產生電漿的表面駐波效應，來可以實現電漿的均勻化，而且可以實現電漿的高密度化。
另外，藉由供給上述頻率不同的兩種以上的高頻電 力，可以在大面積的基板上形成均勻性高的薄膜。藉由供給沒有表面駐波的影響的高頻電力和屬於比其更高的頻率的VHF帶的高頻電力來生成電漿，可以利用電漿CVD法在其長邊超過2000mm的大面積基板上形成具有均勻性並膜質優越的薄膜。為了在超過2000mm的大面積基板上形成薄膜，電漿CVD裝置所具備的電極的一邊為2000mm或更大。
藉由自由地轉換以下兩種情況，即對設置在反應室內的生成輝光放電電漿的電極供給頻率不同的兩種以上的高頻電力的情況和供給一種頻率的高頻電力的情況，來可以自由地分別使用優先膜質的步驟和優先成膜速度的步驟。
100‧‧‧反應室
101‧‧‧電極
102‧‧‧電極
103‧‧‧高頻電力供給裝置
104‧‧‧高頻電源
105‧‧‧高頻電源
106‧‧‧匹配器
107‧‧‧匹配器
108‧‧‧氣體供給單元
109‧‧‧排氣單元
110‧‧‧汽缸
111‧‧‧壓力調節閥
112‧‧‧停止閥
113‧‧‧質量流量控制器
114‧‧‧基板加熱器
115‧‧‧加熱控制器
116‧‧‧絕緣材料
117‧‧‧蝶閥
118‧‧‧導氣閥
119‧‧‧渦輪分子泵
120‧‧‧乾燥泵
121‧‧‧低溫泵
122‧‧‧裝載/卸載室
123‧‧‧公共腔
124‧‧‧盒子
125‧‧‧閘門閥
126‧‧‧搬送機構
127‧‧‧轉換開關
130‧‧‧高頻電力
131‧‧‧高頻電力
132‧‧‧高頻電力
200‧‧‧步驟
201‧‧‧預塗步驟
202‧‧‧基板搬入步驟
203‧‧‧基底預處理步驟
204‧‧‧成膜處理步驟
205‧‧‧基板搬出步驟
206‧‧‧清洗步驟
207‧‧‧虛線
300‧‧‧元件基板
301‧‧‧閘電極
302‧‧‧電容電極
303‧‧‧閘極絕緣層
304‧‧‧微晶矽層
305‧‧‧非晶矽層
306‧‧‧雜質半導體層
307‧‧‧半導體層
309‧‧‧導電膜
310‧‧‧導電膜
311‧‧‧導電膜
312‧‧‧保護絕緣膜
313‧‧‧接觸孔
314‧‧‧接觸孔
315‧‧‧像素電極
100a‧‧‧反應室
100b‧‧‧反應室
100c‧‧‧反應室
100d‧‧‧反應室
101a‧‧‧電極
101b‧‧‧電極
108a‧‧‧氣體供給單元
108b‧‧‧氣體供給單元
108f‧‧‧氣體供給單元
108g‧‧‧氣體供給單元
108i‧‧‧氣體供給單元
108n‧‧‧氣體供給單元
204a‧‧‧成膜處理步驟
204b‧‧‧成膜處理步驟
303a‧‧‧閘極絕緣層
303b‧‧‧閘極絕緣層
308a‧‧‧佈線
308b‧‧‧佈線
308c‧‧‧電容電極
圖1是說明多個高頻電力施加到一個電極的反應室的結構的圖；圖2是表示當使第一高頻電源的高頻電力和第二高頻電源的高頻電力重疊時的波形的實例的模式圖；圖3是表示當使第一高頻電源的高頻電力和第二高頻電源的高頻電力重疊時的波形的實例的模式圖；圖4是表示在多個高頻電力施加到一個電極的反應室中的電極結構的其他實例的圖；圖5是說明形成微晶矽層的步驟的時序圖的實例；圖6是表示具備多個反應室的多室電漿CVD裝置的結構的圖； 圖7是表示具備多個反應室的多室電漿CVD裝置的結構的圖；圖8是表示在實施方式3中，由使用微晶半導體層形成通道的TFT構成的顯示裝置的一個製造步驟的平面圖；圖9是表示在實施方式3中，由使用微晶半導體層形成通道的TFT構成的顯示裝置的一個製造步驟的平面圖；圖10是表示在實施方式3中由使用微晶半導體層形成通道的TFT構成的顯示裝置的一個製造步驟的平面圖；圖11是表示在實施方式3中由使用微晶半導體層形成通道的TFT構成的顯示裝置的一個製造步驟的平面圖；圖12是表示在實施方式3中由使用微晶半導體層形成通道的TFT構成的顯示裝置的一個製造步驟的截面圖；圖13是表示在實施方式3中由使用微晶半導體層形成通道的TFT構成的顯示裝置的一個製造步驟的截面圖；圖14是表示在實施方式3中由使用微晶半導體層形成通道的TFT構成的顯示裝置的一個製造步驟的截面圖；圖15是表示在實施方式3中由使用微晶半導體層形 成通道的TFT構成的顯示裝置的一個製造步驟的截面圖；圖16是表示在實施方式3中由使用微晶半導體層形成通道的TFT構成的顯示裝置的一個製造步驟的截面圖；圖17是說明多個高頻電力施加到一個電極的反應室的結構的圖；圖18是表示在多個高頻電力施加到一個電極的反應室中的電極結構的其他實例的圖；圖19是說明形成微晶矽層的步驟的時序圖的實例；圖20是表示當使第一高頻電源的高頻電力和第二高頻電源的高頻電力重疊時的波形的實例的模式圖；圖21是表示具備多個反應室的多室電漿CVD裝置的結構的圖；圖22是表示在實施方式3中，由使用微晶半導體層形成通道的TFT構成的顯示裝置的一個製造步驟的平面圖；圖23是表示在實施方式3中，由使用微晶半導體層形成通道的TFT構成的顯示裝置的一個製造步驟的平面圖；圖24是表示在實施方式3中由使用微晶半導體層形成通道的TFT構成的顯示裝置的一個製造步驟的平面圖；圖25是表示在實施方式3中由使用微晶半導體層形 成通道的TFT構成的顯示裝置的一個製造步驟的平面圖；圖26是表示在實施方式3中由使用微晶半導體層形成通道的TFT構成的顯示裝置的一個製造步驟的截面圖；圖27是表示在實施方式3中由使用微晶半導體層形成通道的TFT構成的顯示裝置的一個製造步驟的截面圖；圖28是表示在實施方式3中由使用微晶半導體層形成通道的TFT構成的顯示裝置的一個製造步驟的截面圖；圖29是表示在實施方式3中由使用微晶半導體層形成通道的TFT構成的顯示裝置的一個製造步驟的截面圖；圖30是表示在實施方式3中由使用微晶半導體層形成通道的TFT構成的顯示裝置的一個製造步驟的截面圖。
下面，關於本發明的實施方式參照附圖給予說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明可以以多個不同形式來實施，其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在本 實施方式所記載的內容中。另外，在以下說明的本發明的結構中，在不同附圖中共同使用相同參考符號來表示相同部分。
實施方式1
圖1表示被施加頻率不同的高頻電力的電漿CVD裝置的一個構成例。反應室100由鋁或不銹鋼等具有剛性的材料形成，並其內部構成為可以真空排氣。在反應室100中具備有第一電極101和第二電極102。第一電極101和第二電極102配置為彼此相對。
第一電極101聯結有高頻電力供給裝置103。第二電極102接收接地電位，並其形狀是可以裝載基板的形狀。第一電極101由絕緣材料116與反應室100絕緣分離，並構成為不漏失高頻電力。注意，在圖1中表示採用電容耦合型(平行平板型)結構的第一電極101和第二電極102，但是只要是藉由施加兩種以上的不同高頻電力可以在反應室100內部生成輝光放電電漿的結構，就可以採用感應耦合型等其他結構。
高頻電力供給裝置103包括可以施加交流電力的第一高頻電源104和第二高頻電源105、以及分別對應於它們的第一匹配器106和第二匹配器107。從第一高頻電源104和第二高頻電源105輸出的高頻電力一起供給給第一電極101。也可以在第一匹配器106或/及第二匹配器107的輸出一側設置帶通濾波器，以便防止導入另一方的高頻 電力。
第一高頻電源104所供給的高頻電力的交流電力應用具有大約10m以上的波長的高頻，並且應用HF帶的3MHz以上且30MHz以下，典型為13.56MHz的頻率。第二高頻電源105所供給的交流電力應用VHF帶的大於30MHz且300MHz以下，即其波長大約小於10m(不包括10m)的高頻。
第一高頻電源104所供給的交流電力的波長具有第一電極101的一邊的3倍以上的長度，第二高頻電源105所供給的交流電力的波長應用短於第一高頻電源104所供給的交流電力的波長。即，藉由將不引起表面駐波的高頻電力供給到第一電極101而生成輝光放電電漿，同時供給屬於VHF帶的高頻電力，來實現輝光放電電漿的高密度化。其結果，可以在其長邊超過2000mm的大面積基板上形成具有均勻性並膜質優越的薄膜。
圖2表示當使第一高頻電源104的高頻電力130和第二高頻電源105的高頻電力131重疊時的波形的實例。藉由對應用HF帶(典型為13.56MHz)的頻率的第一高頻電源104的輸出波形重疊應用VHF帶的頻率的第二高頻電源105的輸出波形，可以實現電漿的高密度化，並且可以提高電漿密度的面內均勻性而不引起表面駐波。
圖3作為示意圖表示一個當應用脈衝振盪的電源作為第二高頻電力105，並且應用脈衝振盪的高頻電力132和第一高頻電源104的高頻電力130時的實例。藉由以脈衝 供給VHF帶的高頻電力可以防止澱積成膜時在氣相中粉體異常成長。為了抑制粉體的成長，應該考慮到氣體分子的平均逗留時間，而將脈衝的振盪頻率設定為約1kHz以上且100kHz以下即可。
第一電極101也聯結到氣體供給單元108。氣體供給單元108由填充反應氣體的汽缸110、壓力調節閥111、停止閥112、質量流量控制器113等構成。在反應室100內第一電極101的相對於基板的面被加工為簇射板狀，而設有多個孔。供給給第一電極的反應氣體從內部的空心結構經過該孔而供給到反應室100內。
圖4表示第一電極101的其他結構。第一電極101由接受從第一高頻電源104供給的高頻電力的第一電極101a和接受從第二高頻電源105供給的高頻電力的第一電極101b構成。第一電極101a和第一電極101b中間夾著絕緣材料116配置為上下。第一電極101a和第一電極101b分別在相對於基板的面上設有細孔並形成為彼此咬合的梳狀，並且為了防止彼此接觸，鄰接為上下的梳狀的電極由絕緣材料116彼此分離。圖4所示的結構可以代替圖1所示的第一電極101，並可以獲得相同的效果。
連接到反應室100的排氣單元109具備進行真空排氣和在導入反應氣體的情況下控制反應室100內保持預定的壓力的功能。作為排氣單元109的結構包括蝶閥117、導氣閥(conductance valve)118、渦輪分子泵119、乾燥泵120等。在並聯配置蝶閥117和導氣閥118的情況下，藉 由關閉蝶閥117而使導氣閥118工作，可以控制反應氣體的排氣速度而將反應室100的壓力保持為預定的範圍。另外，藉由使傳導性高的蝶閥117工作，可以進行高真空排氣。
在進行作為真空度低於10-5Pa的壓力的超高真空排氣的情況下，最好同時使用低溫泵121。採用將兩個渦輪分子泵119串聯並進行真空排氣的結構也有效。另外，在作為最終真空度進行排氣到超高真空的程度的情況下，可以對反應室100的內壁進行鏡面加工，並設置用於烘烤的加熱器以減少源於內壁的氣體釋放。
由加熱控制器115控制溫度的基板加熱器114設置在第二電極102中。在基板加熱器114設置在第二電極102中的情況下，採用熱傳導加熱方式。例如，基板加熱器114由套管加熱器構成。
可以適當地設定第一電極101和第二電極102之間的間隔。由波紋管改變反應室100內的第二電極102的高度來調節該間隔。
藉由利用根據本實施方式的電漿CVD裝置的反應室，可以形成以氧化矽和氮化矽為代表的絕緣層、以微晶矽層和非晶矽層為代表的半導體層、其他使用於TFT及光電轉換裝置等的各種薄膜。尤其是在其長邊超過2000mm的大面積基板上形成上述薄膜的情況下有效。當在超過2000mm的大面積基板上形成薄膜時，設置在電漿CVD裝置中的矩形狀的電極的一邊為2000mm或更大。矩 形狀只要具有其一邊為2000mm或更長的形狀，就可以採用任意形狀，也記為大致矩形。下面，對形成薄膜的方法將參照圖5以時間序列進行說明。
圖5是說明形成微晶矽層的步驟的時序圖，它表示一個代表性的實例。圖5的說明從對在大氣壓下的反應室進行真空排氣的步驟200開始，以時間序列示出之後進行的預塗步驟201、基板搬入步驟202、基底預處理步驟203、成膜處理步驟204、基板搬出步驟205、清洗步驟206的每個處理。
首先，將反應室內真空排氣到預定的真空度。在進行作為真空度排氣到低於10-5Pa的壓力的超高真空排氣的情況下，進行使用渦輪分子泵的排氣，而且利用低溫泵進行真空排氣。另外，最好對反應室進行加熱處理以對內壁進行脫氣處理。另外，當進行真空排氣時，藉由使加熱基板的加熱器也工作，而使溫度穩定化。基板的加熱溫度為100℃以上且300℃以下，最好為120℃以上且220℃以下。
在預塗步驟201中，最好將氬等稀有氣體供給給反應室並進行電漿處理，以便去除吸附到反應室的內壁的氣體(氧及氮等大氣成分，或在清洗反應室時使用的蝕刻氣體)。藉由該處理可以降低最終真空度。在預塗步驟201中，包括使用與將要在基板上澱積的膜同種的膜覆蓋反應室的內壁的處理。因為本實施方式表示形成微晶矽層的步驟，所以進行作為內壁覆蓋膜形成矽層的處理。在預塗步 驟201中供給矽烷之後，施加高頻電力生成輝光放電電漿。矽烷和氧、水分等起反應，因此藉由導入矽烷而且生成輝光放電電漿，可以去除反應室內的氧、水分。
在預塗步驟201之後，進入基板搬入步驟202。將要澱積微晶矽層的基板保管在真空排氣了的裝載室，所以即使搬入基板，也不會使真空度明顯惡化。
在澱積微晶矽層的情況下，基底預處理步驟203是特別有效的處理並最好進行該處理。這是因為如下緣故：在藉由利用電漿CVD法在成為被澱積表面的玻璃基板表面、絕緣層的表面或非晶矽的表面上形成微晶矽層的情況下，由於雜質或晶格不匹配等原因，會在澱積初期步驟中形成非晶層，但是上述基底預處理可以防止該現象。最好進行基底預處理步驟203的處理，以便盡可能地減薄或如果可能則消除在澱積初期步驟中形成的非晶層的厚度。作為基底預處理最好進行稀有氣體電漿處理或氫電漿處理或進行該兩種處理。作為稀有氣體電漿處理最好使用氬、氪、氙等質量數大的稀有氣體元素。這是因為由於濺射法的效果可以去除附著於被澱積表面的氧、水分、有機物、金屬元素等的緣故。氫電漿處理對如下步驟有效：由氫自由基去除吸附於表面的上述雜質；由對於絕緣層或非晶矽層的蝕刻作用清洗這些的表面。另外，藉由進行稀有氣體電漿處理和氫電漿處理的雙方，有促進微晶核生成的作用。
從促進微晶核的生成的觀點來看，如圖5中的虛線 207所示那樣，直到微晶矽層的澱積初期步驟維持供給氬等的稀有氣體是有效的。
形成微晶矽層的成膜處理步驟204是在基底預處理步驟203之後連續地進行的處理。微晶矽層藉由供給反應氣體並輝光放電電漿形成。作為反應氣體，可以使用矽烷及氫、矽烷及稀有氣體、或矽烷、氫、以及稀有氣體。矽烷被氫及/或稀有氣體稀釋到10倍至2000倍。因此需要大量的氫及/或稀有氣體。在採用雜質半導體的情況下，除了矽烷之外還添加有摻雜劑氣體。基板的加熱溫度為100℃以上且300℃以下，最好為120℃以上且220℃以下。為了以氫使微晶矽層的成長表面惰性化並促進微晶矽的成長，最好在基板的加熱溫度為120℃以上且220℃以下的情況下進行澱積成膜。
藉由如本實施方式所示重疊施加HF帶的3MHz以上且30MHz以下，典型為13.56MHz的第一高頻電力和大於30MHz且300MHz以下的VHF帶的第二高頻電力來生成輝光放電電漿。藉由在供給不引起表面駐波的高頻電力的第一高頻電力來生成輝光放電電漿的同時，供給屬於VHF帶的第二高頻電力來實現電漿的高密度化，因此可以在其長邊超過2000mm的大面積基板上形成具有均勻性並膜質優越的薄膜。為了在超過2000mm的大面積基板上形成薄膜，電漿CVD裝置所具備的電極的一邊為2000mm或更大。
藉由預先進行預塗步驟201的處理，可以防止構成反 應室的金屬作為雜質而包含在微晶矽中。即，藉由以矽覆蓋反應室內，可以防止反應室內被電漿侵蝕，並且可以降低包含在微晶矽中的金屬等的雜質濃度。
在成膜處理步驟204中可以添加氦用作反應氣體。氦具有在所有的氣體中最高的離子化能量即24.5eV，並且在較低於該離子化能量的大約20eV的能級中具有亞穩狀態。因此在維持放電時，離子化的能量只需要差值的大約4eV，而可以維持穩定的放電。另外，其放電開始電壓，氦也示出在所有的氣體中最低的值。根據如上所述的特性，氦可以穩定地維持電漿。另外，即使澱積微晶矽層的基板的面積增大，也可以實現電漿密度的均勻化並澱積具有均勻性的微晶矽層。
在完成微晶矽的成膜之後，停止矽烷、氫等的反應氣體及高頻電力的供給，而推移到基板搬出步驟205。在繼續對另一個基板進行成膜處理的情況下，回到基板搬入步驟202而進行相同的處理。當需要去除附著於反應室內的附著膜或粉末時，進行清洗步驟206的處理。
在清洗步驟206中，供給以NF3、SF6為代表的蝕刻氣體進行電漿蝕刻。另外，也可以供給即使不利用電漿也可以蝕刻的氣體如ClF3。在清洗步驟206中，最好關斷基板加熱器114的電源並降低溫度而進行該處理。這是為了抑制由於蝕刻的反應副生成物的生成的緣故。完成清洗步驟206之後回到預塗步驟201，之後進行相同的處理即可。
雖然在本實施方式中，參照圖5說明了微晶矽層的成膜方法，但是本實施方式不局限於此，若更換反應氣體，則可以形成各種薄膜。作為半導體層可以形成非晶矽、非晶矽鍺、非晶碳化矽、微晶矽鍺、微晶碳化矽等的膜而代替本實施方式。作為絕緣層，可以形成氧化矽、氮化矽、氧氮化矽、氮氧化矽等的膜而代替本實施方式。
注意，氧氮化矽是指其中氧的含量多於氮的含量且作為其濃度範圍包括如55原子%至65原子%的氧、1原子%至20原子%的氮、25原子%至35原子%的Si、0.1原子%至10原子%的氫(及/或OH基)。另外，氮氧化矽是指其中氮的含量多於氧的含量且作為其濃度範圍包括如15原子%至30原子%的氧、20原子%至35原子%的氮、25原子%至35原子%的Si、15原子%至25原子%的氫(及/或OH基)。
如上所述，根據本發明可以在大面積的基板上形成具有高均勻性的薄膜。
實施方式2
本發明表示一個將作為實施方式1所示的應用反應室的電漿CVD裝置適用於形成構成TFT的閘極絕緣層及半導體層的結構的實例。
圖6表示具備多個反應室的多室電漿CVD裝置的實例。該裝置具備公共腔123、裝載/卸載室122、第一反應室100a、第二反應室100b、第三反應室100c。嵌裝於裝 載/卸載室122的盒子(cassette)124的基板具有利用公共腔123的搬送機構126搬送/搬入到各反應室的板料送進方式的結構。公共腔123和各室之間設置有閘門閥125，以便各反應室內進行的處理互不干涉。
各反應室根據所形成的薄膜的種類區分。例如，第一反應室100a是用作形成閘極絕緣層等絕緣層的反應室，第二反應室100b是用作形成構成通道的微晶半導體層的反應室，第三反應室100c是用作形成構成源極及汲極的一導電型的雜質半導體層的反應室。當然，反應室的個數不局限於此，根據需要可以增減。另外，既可以如上所述那樣在一個反應室內形成一種膜，又可以採用在一個反應室內形成多種膜的結構。
各反應室連接有渦輪分子泵119和乾燥泵120作為排氣單元。排氣單元不局限於這些真空泵的組合，只要是能夠排氣到大約10-1Pa至10-5Pa的真空度，就可以應用其他真空泵。另外，形成微晶半導體層的第二反應室100b聯結有低溫泵121以真空排氣到超高真空的程度。在真空泵和各反應室之間設置有蝶閥117，由此可以遮斷真空排氣。另外，若在真空泵和各反應室之間設置有導氣閥118，則由此可以控制排氣速度而調節各反應室內的壓力。
氣體供給單元108由填充以矽烷為代表的半導體材料氣體或稀有氣體等的反應氣體的汽缸110、壓力調節閥111、停止閥112、質量流量控制器113等構成。氣體供 給單元108g連接到第一反應室100a並供給用來形成閘極絕緣層的氣體。氣體供給單元108i連接到第二反應室100b並供給用來形成微晶半導體層的氣體。氣體供給單元108n連接到第三反應室100c並供給如用來形成n型半導體層的氣體。氣體供給單元108a供給氬，並且氣體供給單元108f是供給用於反應室內的清洗的蝕刻氣體的機構，這些單元作為各反應室公共路線而構成。
各反應室聯結有用來生成輝光放電電漿的高頻電力供給單元103。高頻電力供給單元103包括高頻電源和匹配器。與實施方式1相同，聯結到第二反應室100b的高頻電力供給單元103藉由由第一高頻電源104和第二高頻電源105、第一匹配器106和第二匹配器107構成，可以形成具有高均勻性的薄膜。當這種具備高頻電力供給單元的反應室的結構應用於各種玻璃基板的尺寸(稱為第一代的300mm×400mm，第三代的550mm×650mm、第四代的730mm×920mm、第五代的1000mm×1200mm、第六代的2450mm×1850mm、第七代的1870mm×2200mm、第八代的2000mm×2400mm、第九代的2450mm×3050mm、第十代的2850mm×3050mm等)時，就可以在各種尺寸的基板上形成具有高均勻性的薄膜。
圖7表示對圖6的多室電漿CVD裝置的結構追加第四反應室100d的結構。第四反應室100d聯結有氣體供給單元108b。另外，高頻電力供給單元、排氣單元的結構與圖6的結構相同。各反應室可以根據所形成的薄膜的種 類而區別使用。例如，第一反應室100a作為形成閘極絕緣層等絕緣層的反應室，第二反應室100b作為形成形成通道的微晶半導體層的反應室，第四反應室100d作為形成保護用來形成通道的半導體層的緩衝層的反應室，第三反應室100c作為形成形成源極及汲極的一導電型的雜質半導體層的反應室而分別被利用。每個薄膜具有最合適的成膜溫度，因此藉由個別區分使用反應室，來可以容易管理成膜溫度。而且，可以反復地形成相同種類的膜，因此可以排除殘留雜質物的影響。
如本實施方式所示那樣，藉由利用圖6或圖7所示的多個反應室並且在公共腔中彼此聯結，來可以在不接觸於大氣的狀態下連續地層疊多個不同的層。下面，對使用這種電漿CVD裝置的TFT的製造步驟進行說明。
實施方式3
在本實施方式中，作為設置在顯示裝置的像素的TFT的方式例示出一個藉由利用實施方式1及實施方式2所說明的電漿CVD裝置使用微晶矽層形成通道形成區域的TFT的製造方法的實例。
圖8、圖9、圖10、圖11表示像素的平面圖，圖12、圖13、圖14、圖15、圖16表示對應於沿上述附圖中的A-B線的截面圖。在下面說明中，適當地參照這些平面圖和截面圖進行說明。
(1)形成閘電極及電容電極
對用來製造TFT的元件基板300應用玻璃基板等的具有絕緣表面的平板狀的基板。在元件基板300上形成閘電極301、電容電極302(圖8、圖12)。
閘電極301和電容電極302由金屬材料形成。作為金屬材料可以使用鋁、鉻、鈦、鉭、鉬、銅等。閘電極301和電容電極302最好使用鋁或鋁和阻擋金屬的疊層結構體而形成。作為阻擋金屬，可以使用鈦、鉬、鉻等高熔點金屬。最好設置阻擋金屬，以便防止形成鋁的小丘和氧化。
(2)形成閘極絕緣層、微晶矽層、雜質半導體層
在形成閘電極301和電容電極302之後，在元件基板300上形成閘極絕緣層303、微晶矽層304、雜質半導體層306(圖13)。藉由利用實施方式1或實施方式2所說明的電漿CVD裝置，可以在不接觸於大氣的狀態下連續地層疊上述薄膜的每個層的介面。
閘極絕緣層303由氮化矽、氧化矽、氮氧化矽、氧氮化矽、氮化鋁、氮氧化鋁等的絕緣材料形成。對於閘極絕緣層303的形成，最好如在實施方式1中參照圖5所說明的那樣進行基底預處理步驟203，然後進行成膜處理步驟204。首先，將形成有閘電極301和電容電極302的元件基板300搬入到如圖6所示的結構的反應室。反應室內最好預先被塗敷與閘極絕緣層相同種類的膜。這是為了防止反應室內壁的金屬雜質物等混入於閘極絕緣層303中。
閘極絕緣層303以矽烷等的氫化矽氣體和氧或含有氮的氣體為反應氣體而形成。並且，藉由重疊施加HF帶(3MHz以上且30MHz以下，典型為13.56MHz)和VHF帶(大於30MHz且300MHz以下)的高頻電力來生成輝光放電電漿。藉由施加頻帶不同的高頻電力，可以提高電漿密度和元件基板300的面內均勻性。閘極絕緣層303的成膜溫度最好為200℃以上且400℃以下，藉由提高電漿密度可以形成緻密並耐壓性高的絕緣層。
作為閘極絕緣層303的實例，有如下結構，即在閘電極301及電容電極302上設置氮化矽(或氮氧化矽)作為第一閘極絕緣層303a，在其上設置氧化矽(或氧氮化矽)作為第二閘極絕緣層303b。如此，藉由由多個層形成閘極絕緣層303，可以使閘極絕緣層303具有多個功能。就是說，藉由設置氮化矽(或氮氧化矽)作為第一閘極絕緣層303a，可以防止來自元件基板300的雜質擴散並且作為其他效果還可以防止閘電極301等的氧化。另外，當作為閘電極301使用鋁時，可以防止形成鋁的小丘。藉由設置氧化矽(或氧氮化矽)作為第二閘極絕緣層303b，有如下效果，即提高與在其上形成的微晶矽層的密接性並緩和第一閘極絕緣層303a的應力畸變的影響。第一閘極絕緣層303a最好以10nm至100nm的厚度形成，並且第二絕緣層303b最好以50nm至150nm的厚度而形成。
微晶矽層304最好如參照圖5進行說明的那樣進行基 底預處理步驟203，然後進行形成微晶矽的成膜處理步驟204。在此情況下，閘極絕緣層303相當於微晶矽層304的基底。當形成微晶矽層304時，氧阻礙晶化，並且若進入矽層中，會起到施主的作用。因此在基底為氧化矽時，也可以形成5nm至10nm的氮化矽作為閘極絕緣層303的最表面的層。在任何情況下，最好藉由作為基底預處理步驟203進行稀有氣體電漿處理、氫電漿處理、或使用該兩種處理的電漿處理，去除閘極絕緣層303表面的水分或附著雜質物。
微晶矽層304藉由混合矽烷等的氫化矽氣體和氫及/或稀有氣體並且利用輝光放電電漿形成，該輝光放電電漿藉由重疊施加HF帶(3MHz以上且30MHz以下，典型為13.56MHz)和VHF帶(大於30MHz且300MHz以下)的高頻電力來生成。作為典型的氫化矽氣體，可以舉出SiH4或Si2H6。另外，作為鹵化矽氣體或鹵化氫氣體，可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等。矽烷等被氫及/或稀有氣體稀釋到10倍至2000倍。因此需要大量的氫及/或稀有氣體。基板的加熱溫度為100℃以上且300℃以下，最好為120℃以上且220℃以下。為了以氫使微晶矽層的成長表面惰性化並促進微晶矽的成長，最好在基板的加熱溫度為120℃以上且220℃以下的範圍進行澱積成膜。
微晶矽層304的厚度為50nm至500nm(最好為100nm至250nm)的厚度即可。注意，預先在反應室的內側塗上矽層等與微晶矽層304相同或類似的種類的膜。因 此，可以減少反應室內壁的脫氣的比率，並可以防止來自反應室內壁的金屬雜質物等的污染。另外，最好在生成電漿之前進行藉由導入矽烷而與處理室中的殘留氧、水分等起反應，來提高清洗度的處理。
另外，藉由在矽烷等氣體中混合CH4、C2H6等的碳的氫化物、GeH4、GeF4等的氫化鍺、氟化鍺，來將能帶寬度調節為1.5eV以上且2.4eV以下，或者0.9eV以上且1.1eV以下。若對構成微晶矽層的矽，添加碳或鍺，則可以改變TFT的溫度特性。
雜質半導體層306添加有以控制價電子為目的的一導電型雜質物。在雜質半導體層306為n型的情況下，添加有磷或砷，在雜質半導體層306為p型的情況下，添加有硼。雜質半導體層306的典型例子是非晶矽層或微晶矽層。雜質半導體層306的成膜也最好如參照圖5進行的說明那樣首先進行基底預處理步驟203，然後進行形成微晶矽的澱積成膜處理步驟204。
(3)加工半導體層
在元件基板300的大約整個面上形成的微晶矽層304和雜質半導體層306被蝕刻加工為預定的圖案。將微晶矽層304及雜質半導體層306蝕刻加工為至少與閘電極301的一部分或全部重疊(參照圖9、圖14)。藉由採用這種結構，可以對TFT的通道部進行遮光，而不受到光的影響，並且可以使閘電壓均勻地作用到微晶矽層304。藉由 將微晶矽層304及雜質半導體層306的端部加工為錐狀，有如下效果，即改善在該上層形成的佈線層的臺階覆蓋性，並且減小流過半導體層的端部的漏電流。注意，藉由在相當於閘電極301及電容電極302和在之後的步驟中製造的佈線層的交叉部的位置上重疊閘電極301及電容電極302地設置半導體層307，可以改善在該交叉部中的該佈線層的臺階覆蓋性。
(4)形成佈線層和保護層
形成向與閘電極301交叉的方向延伸的佈線層及保護絕緣膜312(參照圖10、圖15)。佈線層具有接受TFT的源極或汲極一側的電位的佈線308a、連接於像素電極並接受TFT的汲極或源極一側的電位的佈線308b、以及電容電極308c。
佈線308a、佈線308b、以及電容電極308c最好使用鋁、銅、或添加有提高耐熱性的元素或防止小丘的產生的元素(矽、鈦、釹、鈧等)的鋁形成。利用濺射法或蒸鍍法形成鋁等，並且利用光蝕刻形成為預定的圖案。具體而言，在元件基板300的整個表面上形成導電層之後，利用光蝕刻形成預定的抗蝕劑掩模並進行蝕刻來形成佈線308a、佈線308b、以及電容電極308c。可以應用乾蝕刻或濕蝕刻來進行蝕刻。利用此時製造的抗蝕劑掩模蝕刻雜質半導體層306。該蝕刻也可以蝕刻微晶矽層304的一部分。佈線308a和佈線308b與雜質半導體層306接觸並在 微晶矽層304上彼此分離。藉由蝕刻去除佈線層308a和佈線308b之間的雜質半導體層306，形成TFT的通道形成區域。
另外，也可以藉由使用導電奈米膏如銀、銅等並利用絲網印刷法、噴墨法、或奈米壓印法形成佈線308a、佈線308b、以及電容電極308c。
佈線308a、佈線308b、以及電容電極308c既可以由上述的鋁、銅等形成，又可以採用組合導電材料的疊層結構，該導電材料用作提高與基底的密接性並防止雜質的擴散的阻擋層。例如，由鉬、鉻、鈦、鉭、氮化鈦等的高熔點金屬形成用作阻擋層的第一導電膜309，由上述鋁等形成第二導電膜310，由與第一導電膜309相等的高熔點金屬形成第三導電膜311(參照圖15)。
以覆蓋微晶矽層304、佈線308a、佈線308b、以及電容電極308c等的方式形成保護絕緣膜312。保護絕緣膜312最好使用氮化矽、氮氧化矽而形成。對保護絕緣膜312形成使佈線308b開口的接觸孔313、以及使電容電極308c開口的接觸孔314。
(5)形成像素電極
在保護絕緣膜312上形成像素電極315(參照圖11、圖16)。在接觸孔313中像素電極315連接到佈線308b，並且在接觸孔314中像素電極315連接到電容電極308c。像素電極由氧化銦錫、氧化鋅、氧化錫等具有透光 性的電極材料形成。另外，也可以由有機導電材料形成。
藉由對像素電極315提供槽縫可以控制液晶的取向。這種結構適用於VA(Vertical Alignment；垂直配向)型的液晶。VA型液晶是一種控制液晶顯示面板的液晶分子的排列的方式。VA型液晶顯示是當不被施加電壓時液晶分子朝向垂直於面板表面的方向的方式。藉由貼合相對基板且在之間設置液晶層可以完成液晶顯示裝置。注意，像素電極315的結構是任意的，根據用途可以適當地改變。
雖然本實施方式例示出液晶顯示面板的像素的結構，但若藉由相同的步驟，則也可以適用於電致發光顯示面板。
如此，在元件基板300上形成TFT和與其連接的像素電極315、以及保持電容部。根據本實施方式，藉由使用微晶矽形成TFT的通道，可以抑制TFT的閾值電壓的變動，而確保顯示裝置的工作穩定性。微晶矽層可以利用電漿CVD法而製造，不需要多晶矽所需要的雷射晶化等步驟，因此不會降低生產率。
實施方式4
圖17表示被施加頻率不同的高頻電力的電漿CVD裝置的一個結構例。下面省略與圖1所示的電漿裝置重複部分的說明。
與圖1相同的反應室100設置有第一電極101、第二電極102。與圖1相同，第一電極101聯結有高頻電力供 給單元103，第二電極102接受接地電位，並其形狀是可以裝載基板的形狀。其他結構也與圖1相同。
在高頻電力供給單元103所具有的第一匹配器106及第二匹配器107和第一電極101之間分別設置有轉換開關127。轉換開關127轉換第一高頻電源104及第二高頻電源105和第一電極101的連接。即，藉由轉換開關127工作，可以選擇如下兩種狀態：第一高頻電源104和第二高頻電源105雙方的輸出供給給第一電極101的狀態；第一高頻電源104和第二高頻電源105中的任一方的輸出供給給第一電極101的狀態。由該轉換開關127可以在同一個反應室內生成電漿密度不同的輝光放電電漿。
與圖1相同，第一高頻電源104所供給的高頻電力的交流電力應用其波長大約為10m以上的高頻，並且應用HF帶的3MHz以上且30MHz以下，典型為13.56MHz的頻率。與圖1相同，第二高頻電源105所供給的交流電力應用其波長大約為10m以上的VHF帶的高頻，並且應用30MHz以上且300MHz以下高頻電力。其結果，藉由將不引起表面駐波的HF帶的高頻電力供給給第一電極101來生成輝光放電電漿，同時供給屬於VHF帶的高頻電力而實現輝光放電電漿的高密度化，來可以在長邊超過2000mm的大面積基板上形成膜質優越的薄膜。
在連續地形成如微晶半導體層和非晶半導體層那樣種類不同的薄膜的情況下，也可以由轉換開關127遮斷第二高頻電源105所供給的高頻電力，而僅利用第一高頻電源 104所供給的高頻電力繼續形成膜。藉由操作轉換開關127，可以高效地形成具有高均勻性的薄膜。
與圖1相同，第一電極101也聯結到氣體供給單元108，在反應室100內第一電極101的相對於基板的面被加工為簇射板狀，而設有多個孔。
圖18表示第一電極101的另外一種結構。第一電極101由從第一高頻電源104接受高頻電力的第一電極(a)101a和從第二高頻電源105接受高頻電力的第一電極(b)101b構成。第一電極101a和第一電極101b中間夾著絕緣材料116配置為上下。第一電極101(a)a和第一電極(b)101b在相對於基板的面上設有細孔並形成為彼此咬合的梳狀，並且為了防止彼此接觸，鄰接為上下的形成為梳狀的電極由絕緣材料116彼此分離。圖18所示的結構可以代替圖17所示的第一電極101，並可以獲得相同的效果。
與圖1同樣，連接到反應室100的排氣單元109具備進行真空排氣和在導入反應氣體的情況下控制反應室100內保持預定的壓力的功能。排氣單元109的結構與圖1所示的結構相同。
與圖1相同，由加熱控制器115控制溫度的基板加熱器114設置在第二電極102中。
藉由利用根據本實施方式的電漿CVD裝置的反應室，可以形成以氧化矽和氮化矽為代表的絕緣層、以微晶矽層和非晶矽層為代表的半導體層、其他使用於TFT及 光電轉換裝置等的各種薄膜。藉由利用根據本實施方式的電漿CVD裝置的反應室尤其是在其長邊超過2000mm的大面積基板上形成上述薄膜的情況下有效。下面，對形成薄膜的方法將參照圖19以時間序列進行說明。
圖19是說明連續形成微晶矽層和非晶矽層的步驟的時序圖，它表示一個代表性的實例。圖19的說明從對在大氣壓下的反應室進行真空排氣的步驟200開始，並且以時間序列示出之後進行的預塗步驟201、基板搬入步驟202、基底預處理步驟203、第一成膜處理步驟204a、第二成膜處理步驟204b、基板搬出步驟205、清洗步驟206的每個處理。下面省略與圖5所示的時序圖重複部分的說明。
首先，與圖5相同，將反應室內真空排氣到預定的真空度，然後進行預塗步驟201的處理。在預塗步驟201中，在供給矽烷之後，藉由施加供給HF帶的高頻電力的第一高頻電力來生成輝光放電電漿。藉由供給HF帶的高頻電力生成輝光放電電漿，可以在不引起電漿駐波效應的狀態下將矽層附著在反應室內。
在預塗步驟201之後，與圖5相同地進行基板搬入步驟202的處理，然後進入基底預處理步驟203。與圖5相同，在形成微晶矽層的情況下，基底預處理步驟203是特別有效的處理而最好進行該處理，從促進微晶核的生成的觀點來看，如圖19中的虛線207所示那樣，在微晶矽層的澱積初期步驟中維持供給氬等的稀有氣體是有效的。
形成微晶矽層的第一成膜處理步驟204a是繼基底預處理203之後進行的處理。與圖5相同，微晶矽層藉由供給反應氣體生成輝光放電電漿而形成。
藉由如本實施方式所示那樣重疊施加HF帶的3MHz以上且30MHz以下，典型為13.56MHz的第一高頻電力和大於30MHz且300MHz以下的VHF帶的第二高頻電力來生成輝光放電電漿。藉由在供給不引起表面駐波的高頻電力的第一高頻電力來生成輝光放電電漿時，同時供給屬於VHF帶的第二高頻電力來實現電漿的高密度化，因此可以在其長邊超過2000mm的大面積基板上形成具有均勻性並膜質優越的薄膜。
藉由使氫自由基作用到微晶矽的成長表面，可以蝕刻在微晶矽層的成長初期步驟中大量析出的非晶成分，而提高微晶矽的比率。另外，由VHF帶的高頻電力激發的氫或稀有氣體的激發種作用到微晶矽的成長表面，而促進晶化。
與圖5相同，藉由預先進行預塗步驟201的處理，可以防止構成反應室的金屬作為雜質而包含在微晶矽中。
另外，與圖5相同，在第一成膜處理步驟204a中可以添加氦用作反應氣體。
在完成微晶矽的成膜之後，進入第二成膜處理步驟204b。在第二成膜處理步驟204b中，改變矽烷和氫的流量比(降低對於矽烷的氫的稀釋比率)，或者遮斷氫的供給而進行非晶矽層的成膜。隨著該處理，如圖20所示遮 斷VHF帶的第二高頻電力的供給，而繼續進行HF帶的第一高頻電力的供給。藉由該處理，可以連續形成微晶矽層和非晶矽層。
在完成第二成膜處理步驟204b之後，停止矽烷、氫等的反應氣體及高頻電力的供給，經過與圖5相同的基板搬出步驟205，進入清洗步驟206。
雖然在本實施方式中，參照圖19說明了微晶矽層和非晶矽層的成膜方法，但是本實施方式不局限於此，若更換反應氣體，則可以形成各種薄膜。作為半導體層可以形成非晶矽、非晶矽鍺、非晶碳化矽、微晶矽鍺、微晶碳化矽等的膜而代替本實施方式。作為絕緣層，可以形成氧化矽、氮化矽、氧氮化矽、氮氧化矽等的膜而代替本實施方式。
如上所述，根據本發明可以在大面積的基板上形成具有高均勻性的薄膜。
實施方式5
作為實施方式1所示的應用反應室的電漿CVD裝置的實例，本發明示出一個適合於形成構成TFT的閘極絕緣層及半導體層的結構的實例。下面省略與圖6所示的電漿CVD裝置重複部分的說明。
圖21表示具備多個反應室的多室電漿CVD裝置的實例。該裝置具備與圖6相同的公共腔123、裝載/卸載室122、第一反應室100a、第二反應室100b、第三反應室 100c。與圖6相同，各反應室根據所形成的薄膜的種類區分。
各反應室連接有與圖6相同的渦輪分子泵119和乾燥泵120作為排氣單元，並且形成微晶半導體層的第二反應室100b聯結有真空排氣到超高真空的低溫泵121。
氣體供給單元108由填充以矽烷為代表的半導體材料氣體或稀有氣體等的反應氣體的汽缸110、壓力調節閥111、停止閥112、質量流量控制器113等構成。氣體供給單元108i連接到第二反應室100b並供給用來形成微晶半導體層或非晶半導體層的氣體。
與圖6相同，各反應室聯結有用來生成輝光放電電漿的高頻電力供給單元103。如本實施方式所示那樣，藉由設置轉換開關127，可以在同一個反應室內生成電漿密度等不同的輝光放電電漿。
如本實施方式所示那樣，藉由利用圖21所示的多個反應室並且在公共腔中彼此聯結，來可以在不接觸於大氣的狀態下連續地層疊多個不同的層。下面，對使用這種電漿CVD裝置的TFT的製造步驟進行說明。
實施方式6
在本實施方式中，作為設置在顯示裝置的像素的TFT的方式表示一個藉由利用實施方式4及實施方式5所說明的電漿CVD裝置使用微晶矽層形成構成通道形成區域的TFT的製造方法的實例。
圖22、圖23、圖24、圖25表示像素的平面圖，圖26、圖27、圖28、圖29、圖30表示對應於沿上述附圖中的A-B線的截面圖。在下面說明中，適當地參照這些平面圖和截面圖而進行說明。下面省略與圖8至圖16所示的TFT的製造方法重複部分的說明。
(1)形成閘電極及電容電極
在元件基板300上形成閘電極301和電容電極302(圖22、圖26)。
(2)形成閘極絕緣層、微晶矽層、非晶矽層、雜質半導體層
在形成閘電極301和電容電極302之後，在元件基板300上形成閘極絕緣層303、微晶矽層304、非晶矽層305、雜質半導體層306(圖27)。藉由利用實施方式4或實施方式5所說明的電漿CVD裝置，可以在不接觸於大氣的狀態下連續地層疊每個層的介面。
閘極絕緣層303藉由重疊施加HF帶(3MHz以上且30MHz以下，典型為13.56MHz)和VHF帶(大於30MHz且300MHz以下)的高頻電力生成輝光放電電漿來形成。藉由施加頻帶不同的高頻電力，可以提高電漿密度和元件基板300的面內均勻性。
微晶矽層304最好如參照圖19進行的說明那樣進行基底預處理步驟203，然後進行形成微晶矽的第一成膜處 理步驟204a。
微晶矽層304藉由混合矽烷等的氫化矽氣體和氫及/或稀有氣體並且利用輝光放電電漿形成，該生成輝光放電電漿藉由重疊施加HF帶(3MHz以上且30MHz以下，典型為13.56MHz)和VHF帶(大於30MHz且300MHz以下)的高頻電力來生成。
在完成微晶矽的成膜之後，如參照圖19進行的說明那樣，進行第二成膜處理步驟204b。在第二成膜處理步驟204b中，改變矽烷和氫的流量比(降低對於矽烷的氫的稀釋比率)，或者遮斷氫的供給而進行非晶矽層305的成膜。非晶矽層305的厚度形成為150nm至400nm。在此情況下，如圖20所示遮斷VHF帶的第二高頻電力的供給，而繼續進行HF帶的第一高頻電力的供給。藉由該處理，可以連續形成微晶矽層304和非晶矽層305。
雜質半導體層306添加有以控制價電子為目的的一導電型雜質物。雜質半導體層306也如參照圖19進行的說明那樣最好進行基底預處理步驟203，然後進行第一成膜處理步驟204a或第二成膜處理步驟204b。
(3)加工半導體層
在元件基板300的大約整個面上形成的微晶矽層304和雜質半導體層306被蝕刻加工為預定的圖案(參照圖23、圖28)。
(4)形成佈線層和保護層
形成向與閘電極301交叉的方向延伸的佈線層及保護絕緣膜312(參照圖24、圖29)。佈線層具有接受TFT的源極或汲極一側的電位的佈線308a、連接於像素電極並接受TFT的汲極或源極一側的電位的佈線308b、以及電容電極308c。
佈線308a、佈線308b、以及電容電極308c也可以採用組合導電材料的疊層結構，該導電材料用作提高與基底的密接性並防止雜質的擴散的阻擋層。例如，由鉬、鉻、鈦、鉭、氮化鈦等的高熔點金屬形成用作阻擋層的第一導電膜309，由鋁等形成第二導電膜310，由與第一導電膜309相等的導電材料形成第三導電膜311(參照圖29)。
藉由在元件基板300的整個表面上形成導電層之後，利用光蝕刻形成所希望的抗蝕劑掩模並進行蝕刻來形成佈線308a、佈線308b、以及電容電極308c。利用此時製造的抗蝕劑掩模蝕刻雜質半導體層306來形成TFT的通道形成區域。在該區域中非晶矽層305的一部分被蝕刻，因此其厚度薄於與雜質半導體層306重疊的區域。該蝕刻也可以蝕刻微晶矽層304的一部分。
非晶矽層305藉由覆蓋微晶矽層304來防止微晶矽層304的氧化。由此，可以在閘極絕緣層303上保持已為成膜狀態的高品質的微晶矽層304。藉由重疊HF帶和VHF帶的不同高頻電力而在閘極絕緣層303上形成的微晶矽層304成為通道形成區域，因此有助於提高TFT的電場效應 遷移率。另外，微晶矽層304上的非晶矽層305藉由夾在TFT的源區域和汲區域之間，有助於減小截止電流。
以覆蓋微晶矽層304、非晶矽層305、佈線308a、佈線308b、以及電容電極308c等的方式形成保護絕緣膜312。
(5)形成像素電極
在保護絕緣膜312上形成像素電極315(參照圖25、圖30)。
如此，在元件基板300上形成TFT和與其連接的像素電極315、以及保持電容部。根據本實施方式，藉由使用微晶矽形成TFT的通道，可以抑制TFT的閾值電壓的變動，而確保顯示裝置的工作穩定性。微晶矽層可以利用電漿CVD法而製造，不需要多晶矽所需要的雷射晶化等步驟，因此不會降低生產率。
本申請基於2007年8月17日在日本專利局提交的日本專利申請序列號2007-212848以及2007-212946，在此引用其全部內容作為參考。
100‧‧‧反應室
101‧‧‧電極
102‧‧‧電極
103‧‧‧高頻電力供給裝置
104‧‧‧高頻電源
105‧‧‧高頻電源
106‧‧‧匹配器
107‧‧‧匹配器
108‧‧‧氣體供給單元
109‧‧‧排氣單元
110‧‧‧汽缸
111‧‧‧壓力調節閥
112‧‧‧停止閥
113‧‧‧質量流量控制器
114‧‧‧基板加熱器
115‧‧‧加熱控制器
116‧‧‧絕緣材料
117‧‧‧蝶閥
118‧‧‧導氣閥
119‧‧‧渦輪分子泵
120‧‧‧乾燥泵
121‧‧‧低溫泵

Claims (8)

  1. 一種電漿CVD裝置，包括：反應室；設置在所述反應室內的電極；將具有10m或以上的波長的頻率的第一交流電力施加到所述電極的第一高頻電源；以及將具有小於10m的波長的頻率的第二交流電力施加到所述電極的第二高頻電源，其中藉由對所述電極重疊施加所述第一高頻電源的輸出和所述第二高頻電源的輸出生成輝光放電電漿，且其中所述電極大致為矩形並至少其一邊為2000mm或以上。
  2. 如申請專利範圍第1項之電漿CVD裝置，其中所述第二高頻電源進行脈衝振盪。
  3. 一種電漿CVD裝置，包括：反應室；設置在所述反應室內的電極；將3MHz至30MHz的高頻電力施加到所述電極的第一高頻電源；以及將大於30MHz且300MHz或以下的高頻電力施加到所述電極的第二高頻電源，其中藉由對所述電極重疊施加所述第一高頻電源的輸出和所述第二高頻電源的輸出生成輝光放電電漿，且其中所述電極大致為矩形並至少其一邊為2000mm或 以上。
  4. 如申請專利範圍第3項之電漿CVD裝置，其中所述第二高頻電源進行脈衝振盪。
  5. 一種電漿CVD裝置，包括：反應室；設置在所述反應室內的電極；將具有10m或以上的波長的頻率的第一交流電力施加到所述電極的第一高頻電源；將具有小於10m的波長的頻率的第二交流電力施加到所述電極的第二高頻電源；以及選擇如下兩種狀態的開關，即重疊施加所述第一高頻電源的輸出和所述第二高頻電源的輸出的狀態；以及僅施加所述第一高頻電源的所述輸出的狀態，其中藉由對所述電極重疊施加所述第一高頻電源的輸出和所述第二高頻電源的輸出生成輝光放電電漿，且其中所述電極大致為矩形並至少其一邊為2000mm或以上。
  6. 如申請專利範圍第5項之電漿CVD裝置，其中所述電極由接受從所述第一高頻電源供給的高頻電力的電極(a)和接受從所述第二高頻電源供給的高頻電力的電極(b)構成，且其中所述電極(a)和所述電極(b)形成為彼此咬合的梳狀。
  7. 一種電漿CVD裝置，包括：反應室； 設置在所述反應室內的電極；將3MHz至30MHz的高頻電力施加到所述電極的第一高頻電源；將大於30MHz且300MHz或以下的高頻電力施加到所述電極的第二高頻電源；以及選擇如下兩種狀態的開關，即重疊施加所述第一高頻電源的輸出和所述第二高頻電源的輸出的狀態；以及僅施加所述第一高頻電源的所述輸出的狀態，其中藉由對所述電極重疊施加所述第一高頻電源的輸出和所述第二高頻電源的輸出生成輝光放電電漿，且其中所述電極大致為矩形並至少其一邊為2000mm或以上。
  8. 如申請專利範圍第7項之電漿CVD裝置，其中所述電極由接受從所述第一高頻電源供給的高頻電力的電極(a)和接受從所述第二高頻電源供給的高頻電力的電極(b)構成，且其中所述電極(a)和所述電極(b)形成為彼此咬合的梳狀。
TW102137477A 2007-08-17 2008-08-07 電漿ｃｖｄ裝置、微晶半導體層的製造方法、及薄膜電晶體的製造方法 TWI555876B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007212946 2007-08-17
JP2007212848 2007-08-17

Publications (2)

Publication Number Publication Date
TW201402860A TW201402860A (zh) 2014-01-16
TWI555876B true TWI555876B (zh) 2016-11-01

Family

ID=40363297

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102137477A TWI555876B (zh) 2007-08-17 2008-08-07 電漿ｃｖｄ裝置、微晶半導體層的製造方法、及薄膜電晶體的製造方法
TW097130076A TWI475128B (zh) 2007-08-17 2008-08-07 電漿cvd裝置、微晶半導體層的製造方法、及薄膜電晶體的製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW097130076A TWI475128B (zh) 2007-08-17 2008-08-07 電漿cvd裝置、微晶半導體層的製造方法、及薄膜電晶體的製造方法

Country Status (5)

Country Link
US (2) US7842586B2 (zh)
JP (2) JP5058909B2 (zh)
KR (1) KR101512761B1 (zh)
CN (1) CN101368267B (zh)
TW (2) TWI555876B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560049B1 (ko) * 1997-05-10 2006-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막방법
US8247315B2 (en) * 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
TWI556309B (zh) 2009-06-19 2016-11-01 半導體能源研究所股份有限公司 電漿處理裝置，形成膜的方法，和薄膜電晶體的製造方法
US8258025B2 (en) * 2009-08-07 2012-09-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and thin film transistor
US9177761B2 (en) 2009-08-25 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus, method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
JP5698950B2 (ja) 2009-10-23 2015-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
TWI407578B (zh) * 2009-12-31 2013-09-01 Metal Ind Res Anddevelopment Ct Chemical vapor deposition process
JP5752447B2 (ja) * 2010-03-15 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
CN102206815B (zh) * 2010-03-30 2014-01-22 鸿富锦精密工业（深圳）有限公司 等离子体镀膜装置
US8440548B2 (en) 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
JP5948040B2 (ja) 2010-11-04 2016-07-06 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法及び半導体装置の作製方法
US8815635B2 (en) 2010-11-05 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of photoelectric conversion device
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
US8828859B2 (en) * 2011-02-11 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor film and method for manufacturing semiconductor device
WO2013024234A1 (en) * 2011-08-16 2013-02-21 P2I Ltd Plasma processing apparatus
KR101932169B1 (ko) * 2012-03-23 2018-12-27 삼성디스플레이 주식회사 기판 처리 장치 및 방법
DE112013002407B4 (de) * 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI495746B (zh) * 2013-11-13 2015-08-11 Mingdao University 沉積系統
KR102236381B1 (ko) * 2014-07-18 2021-04-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN104532192B (zh) * 2014-12-19 2018-01-30 深圳市华星光电技术有限公司 蒸镀装置
FR3035122B1 (fr) * 2015-04-20 2017-04-28 Coating Plasma Ind Procede de traitement de surface d'un film en mouvement et installation pour la mise en oeuvre de ce procede
JP6515050B2 (ja) * 2016-03-15 2019-05-15 東芝デバイス＆ストレージ株式会社 半導体製造装置
KR20190003646A (ko) * 2016-04-29 2019-01-09 레트로-세미 테크놀로지스, 엘엘씨 분할 전극을 가지는 플라즈마 반응기
KR20190003972A (ko) * 2016-04-29 2019-01-10 레트로-세미 테크놀로지스, 엘엘씨 분할 전극을 가지는 플라즈마 반응기
JP7072572B2 (ja) * 2016-12-27 2022-05-20 エヴァテック・アーゲー Ｒｆ容量結合二重周波数エッチング反応器
US10247865B2 (en) * 2017-07-24 2019-04-02 Viavi Solutions Inc. Optical filter
US10395894B2 (en) * 2017-08-31 2019-08-27 Lam Research Corporation Systems and methods for achieving peak ion energy enhancement with a low angular spread
CN107991289A (zh) * 2017-11-17 2018-05-04 浙江全世科技有限公司 一种等离子体高度调整装置及方法
JP7130548B2 (ja) * 2018-07-30 2022-09-05 東京エレクトロン株式会社 成膜方法及び成膜装置
US10861722B2 (en) * 2018-11-13 2020-12-08 Applied Materials, Inc. Integrated semiconductor processing
JP2022519663A (ja) * 2019-02-06 2022-03-24 エヴァテック・アーゲー イオンを生成する方法および装置
KR20220069148A (ko) * 2020-11-19 2022-05-27 삼성전자주식회사 반도체 소자의 제조 장치 및 반도체 소자의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591987A (en) * 1980-03-03 1997-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor MIS field effect transistor with semi-amorphous semiconductor material
US5779807A (en) * 1996-10-29 1998-07-14 Applied Materials, Inc. Method and apparatus for removing particulates from semiconductor substrates in plasma processing chambers
JP2000150888A (ja) * 1998-11-10 2000-05-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタの形成方法及び薄膜トランジスタ
JP3201492B2 (ja) * 1992-03-27 2001-08-20 キヤノン株式会社 非晶質シリコン膜の製造方法、非晶質窒化シリコン膜の製造方法、微結晶シリコン膜の製造方法、及び非単結晶半導体装置
US7051672B2 (en) * 2004-02-17 2006-05-30 Syngenta Participations Ag System for providing beneficial insects or mites

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
JPS6187371A (ja) 1984-10-05 1986-05-02 Hitachi Ltd 薄膜半導体装置
US4971667A (en) * 1988-02-05 1990-11-20 Semiconductor Energy Laboratory Co., Ltd. Plasma processing method and apparatus
US5256509A (en) * 1989-11-20 1993-10-26 Semiconductor Energy Laboratory Co., Ltd. Image-forming member for electrophotography and manufacturing method for the same
JPH03201492A (ja) 1989-12-28 1991-09-03 Toshiba Corp レーザ発振器の光量制御装置
EP0473988A1 (en) 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
KR930011413B1 (ko) * 1990-09-25 1993-12-06 가부시키가이샤 한도오따이 에네루기 겐큐쇼 펄스형 전자파를 사용한 플라즈마 cvd 법
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US6709907B1 (en) * 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
JP2924441B2 (ja) 1992-04-27 1999-07-26 日本電気株式会社 薄膜トランジスタ及びその製造方法
US5688330A (en) * 1992-05-13 1997-11-18 Ohmi; Tadahiro Process apparatus
JPH06326026A (ja) 1993-04-13 1994-11-25 Applied Materials Inc 半導体装置の薄膜形成方法
US5571571A (en) 1993-06-16 1996-11-05 Applied Materials, Inc. Method of forming a thin film for a semiconductor device
WO1995018460A1 (en) * 1993-12-27 1995-07-06 Kabushiki Kaisha Toshiba Thin film formation method
JP3152829B2 (ja) 1994-01-18 2001-04-03 株式会社東芝 半導体装置の製造方法
JPH07254592A (ja) 1994-03-16 1995-10-03 Fujitsu Ltd 半導体装置の製造方法
JP2984537B2 (ja) * 1994-03-25 1999-11-29 キヤノン株式会社 光起電力素子
JPH0897199A (ja) * 1994-09-22 1996-04-12 Toshiba Corp 絶縁膜の形成方法
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JP2661594B2 (ja) * 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JP3581546B2 (ja) 1997-11-27 2004-10-27 キヤノン株式会社 微結晶シリコン膜形成方法および光起電力素子の製造方法
JPH11246971A (ja) * 1998-03-03 1999-09-14 Canon Inc 微結晶シリコン系薄膜の作製方法及び作製装置
US7091605B2 (en) * 2001-09-21 2006-08-15 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2001077366A (ja) * 1999-08-20 2001-03-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法
JP3538088B2 (ja) 1999-10-25 2004-06-14 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタおよびその製造方法
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
JP2001267310A (ja) 2000-03-17 2001-09-28 Tokyo Electron Ltd プラズマ成膜方法及びその装置
JP2001326217A (ja) * 2000-05-15 2001-11-22 Hitachi Ltd プラズマ処理装置
JP4296371B2 (ja) * 2000-07-24 2009-07-15 日本電気株式会社 多結晶シリコン膜の成膜方法とその成膜装置
JP3897582B2 (ja) * 2000-12-12 2007-03-28 キヤノン株式会社 真空処理方法、真空処理装置、半導体装置の製造方法および半導体装置
JP2002246368A (ja) * 2001-02-14 2002-08-30 Anelva Corp ウェハー表面径方向均一プラズマを用いるウェハー処理システム
JP2002246605A (ja) 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 液晶表示用薄膜トランジスタの製造方法
US6777037B2 (en) * 2001-02-21 2004-08-17 Hitachi, Ltd. Plasma processing method and apparatus
JP3637291B2 (ja) * 2001-05-01 2005-04-13 三菱重工業株式会社 プラズマ化学蒸着装置における高周波プラズマの大面積均一化方法及び装置
JP2003007682A (ja) 2001-06-25 2003-01-10 Matsushita Electric Ind Co Ltd プラズマ処理装置用の電極部材
JP4035298B2 (ja) * 2001-07-18 2008-01-16 キヤノン株式会社 プラズマ処理方法、半導体装置の製造方法および半導体装置
JP2003041369A (ja) * 2001-07-30 2003-02-13 Canon Inc 真空処理方法および真空処理装置
JP4137419B2 (ja) * 2001-09-28 2008-08-20 東京エレクトロン株式会社 プラズマ処理装置
TW577176B (en) * 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
JP3846881B2 (ja) * 2003-04-04 2006-11-15 日本エー・エス・エム株式会社 プラズマ処理装置及びシリコン酸化膜を形成する方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
WO2005083410A1 (ja) * 2004-02-26 2005-09-09 Origin Electric Company, Limited 酸性液漏れセンサ
JP4577114B2 (ja) 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
JP2007159372A (ja) * 2005-12-08 2007-06-21 Sumitomo Wiring Syst Ltd ケーブルのガイド装置
JP2007049171A (ja) 2006-08-30 2007-02-22 Chi Mei Electronics Corp 微結晶薄膜トランジスタを用いた画像表示装置
JP5331389B2 (ja) * 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
US8101444B2 (en) * 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591987A (en) * 1980-03-03 1997-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor MIS field effect transistor with semi-amorphous semiconductor material
JP3201492B2 (ja) * 1992-03-27 2001-08-20 キヤノン株式会社 非晶質シリコン膜の製造方法、非晶質窒化シリコン膜の製造方法、微結晶シリコン膜の製造方法、及び非単結晶半導体装置
US5779807A (en) * 1996-10-29 1998-07-14 Applied Materials, Inc. Method and apparatus for removing particulates from semiconductor substrates in plasma processing chambers
JP2000150888A (ja) * 1998-11-10 2000-05-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタの形成方法及び薄膜トランジスタ
US7051672B2 (en) * 2004-02-17 2006-05-30 Syngenta Participations Ag System for providing beneficial insects or mites

Also Published As

Publication number Publication date
CN101368267B (zh) 2013-05-22
US7842586B2 (en) 2010-11-30
CN101368267A (zh) 2009-02-18
TWI475128B (zh) 2015-03-01
JP2012256905A (ja) 2012-12-27
US8368075B2 (en) 2013-02-05
KR101512761B1 (ko) 2015-04-16
TW201402860A (zh) 2014-01-16
KR20090018574A (ko) 2009-02-20
US20090047774A1 (en) 2009-02-19
JP2009071280A (ja) 2009-04-02
US20110056435A1 (en) 2011-03-10
JP5058909B2 (ja) 2012-10-24
TW200927985A (en) 2009-07-01
JP5393853B2 (ja) 2014-01-22

Similar Documents

Publication Publication Date Title
TWI555876B (zh) 電漿ｃｖｄ裝置、微晶半導體層的製造方法、及薄膜電晶體的製造方法
TWI437642B (zh) 半導體裝置的製造方法
JP6154880B2 (ja) 表示装置の作製方法
TWI447915B (zh) 半導體裝置的製造方法
JP5478380B2 (ja) プラズマ成膜装置
JP5530860B2 (ja) 半導体装置の作製方法
US8178398B2 (en) Manufacturing method of display device
KR101870491B1 (ko) 플라즈마 처리 장치, 기판 처리 시스템, 박막 트랜지스터의 제조 방법 및 기억 매체
KR101752646B1 (ko) 미결정 반도체막 및 박막 트랜지스터의 제작 방법
JP6760439B2 (ja) 薄膜トランジスターの製造方法及び記憶媒体
JP4126517B2 (ja) 気相加工装置
JP2008218796A (ja) 薄膜トランジスタの製造装置及びその製造方法
US20100173448A1 (en) High frequency plasma enhanced chemical vapor deposition
JP2005252012A (ja) 成膜方法、半導体素子の形成方法、半導体装置、及び表示装置
US11670722B2 (en) Process to reduce plasma induced damage
JP2012238637A (ja) スパッタリング方法およびスパッタリング装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees