JP5393853B2 - プラズマｃｖｄ装置 - Google Patents

プラズマｃｖｄ装置 Download PDF

Info

Publication number
JP5393853B2
JP5393853B2 JP2012166463A JP2012166463A JP5393853B2 JP 5393853 B2 JP5393853 B2 JP 5393853B2 JP 2012166463 A JP2012166463 A JP 2012166463A JP 2012166463 A JP2012166463 A JP 2012166463A JP 5393853 B2 JP5393853 B2 JP 5393853B2
Authority
JP
Japan
Prior art keywords
electrode
frequency power
reaction chamber
layer
microcrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012166463A
Other languages
English (en)
Other versions
JP2012256905A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012166463A priority Critical patent/JP5393853B2/ja
Publication of JP2012256905A publication Critical patent/JP2012256905A/ja
Application granted granted Critical
Publication of JP5393853B2 publication Critical patent/JP5393853B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C23C16/545—Apparatus specially adapted for continuous coating for coating elongated substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Plasma Technology (AREA)

Description

本発明はプラズマを利用した薄膜形成技術及び素子作製技術に関する。
薄膜トランジスタ（以下、「ＴＦＴ」とも記す）を用いた液晶ディスプレイの市場が拡大
している。ＴＦＴは電界効果トランジスタの一種であり、チャネル形成領域を形成する半
導体層が薄膜で形成されており、半導体層が非晶質シリコンで形成されるものと、多結晶
シリコンで形成されるものがある。
非晶質シリコンＴＦＴは、パネルサイズの大型化や画素の高密度化により、画素への書込
時間が不足することが問題となっている。これまでは、多結晶シリコンＴＦＴは非晶質シ
リコンＴＦＴに比べて電界効果移動度が高いことから、前述の問題を解決するものとされ
てきた（例えば、特許文献１参照）。
上記２種類の半導体層の他にも、微結晶シリコン半導体でチャネル形成領域を形成するＴ
ＦＴが知られている（例えば、特許文献２、非特許文献１参照）。微結晶シリコンは、非
晶質シリコンと同様にプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により作製される。例えば、プラズマＣＶＤ法による微結晶シリコン層の作製
方法として、３０ＭＨｚ以上のＶＨＦ（Ｖｅｒｙ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）帯の
高周波を利用する発明がある（特許文献３参照）。
ところで液晶ディスプレイは、マザーガラスと呼ばれる大面積ガラス基板上で複数のパネ
ルを加工した後、最終的にテレビやパーソナルコンピュータの画面に合わせた寸法に分断
して製造されている。１枚のマザーガラスから複数のパネルを取り出すようにして、パネ
ル１枚当たりのコストを低減するためである。液晶ディスプレイの市場では、画面サイズ
（パネルサイズ）の大型化と販売価格の低下が急激に進んでいる。大型化と価格低下に対
応して生産性を向上するために、マザーガラスの大面積化が進められている。
第１世代と呼ばれる１９９１年頃の代表的なガラス基板のサイズは３００ｍｍ×４００ｍ
ｍであった。その後、マザーガラスのサイズは、第２世代（４００ｍｍ×５００ｍｍ）、
第３世代（５５０ｍｍ×６５０ｍｍ）、第４世代（７３０ｍｍ×９２０ｍｍ）、第５世代
（１０００ｍｍ×１２００ｍｍ）、第６世代（２４５０ｍｍ×１８５０ｍｍ）、第７世代
（１８７０ｍｍ×２２００ｍｍ）、第８世代（２０００ｍｍ×２４００ｍｍ）、第９世代
（２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２８５０ｍｍ×３０５０ｍｍ）と一途に
大面積化が図られている。
特開２０００−１５０８８８号公報 米国特許第５，５９１，９８７号 特許第３２０１４９２号公報
トシアキ・アライ（Ｔｏｓｈｉａｋｉ Ａｒａｉ）他、エス・アイ・ディー ０７ ダイジェスト（ＳＩＤ ０７ ＤＩＧＥＳＴ）、２００７、ｐ．１３７０−１３７３
しかしながら、多結晶シリコンはエキシマレーザアニールが必要であり、非晶質シリコン
ＴＦＴで完成された生産ラインを大幅に変更する必要があった。そのため、新たな設備投
資が必要であることから、生産コストの面で非晶質シリコンＴＦＴパネルに対抗すること
ができなかった。一方、非晶質シリコンＴＦＴではパネルサイズの大型化や画素の高密度
化により、画素への書込時間が不足するといった問題を解決することが困難であった。
そこで上述のように微結晶シリコンＴＦＴの適用が検討されるが、マザーガラス、即ち微
結晶シリコン層を堆積するガラス基板が大面積化すると、プラズマＣＶＤ装置の電極面積
は大型化することとなる。この場合、ガラス基板の大きさが第６世代を超える当たりから
、プラズマＣＶＤ装置の電極の大きさが、高周波電源の周波数の波長に近くなってくる。
波長を例示すると、電源周波数が２７ＭＨｚの場合１１００ｍｍであり、６０ＭＨｚの場
合５００ｍｍ、１２０ＭＨｚの場合２５０ｍｍとなる。
このような場合、表面定在波の影響が顕著に現れるようになり、プラズマＣＶＤ装置の反
応室内のプラズマ密度分布が不均一になり、ガラス基板に形成される薄膜の膜質や厚さの
面内均一性が損なわれるといったことが問題となる。
そこで本発明は、プラズマＣＶＤ装置を用いて、大面積のガラス基板上に面内均一性の高
い薄膜を形成することを目的の一とする。また本発明は、薄膜として微結晶半導体を形成
し、微結晶半導体が少なくともチャネル形成領域の一部に含まれるＴＦＴ若しくは該ＴＦ
Ｔを含む半導体装置を提供することを目的の一とする。
本発明は、反応室内に設けられた、グロー放電プラズマを生成する電極に、周波数の異な
る二以上の高周波電力を供給する。高周波電力は交流電力である。周波数の異なる高周波
電力を供給してグロー放電プラズマを生成し、半導体若しくは絶縁体でなる薄膜を形成す
る。高周波電力の一は表面定在波効果が現れない周波数帯の電力であり、波長として概ね
１０ｍ以上の高周波が適用される。このような高周波電力に、波長がそれより短い、つま
り周波数の大きな第２の高周波電力を加える。
本発明は、ＴＦＴを構成する絶縁層及び半導体層を作製する際、反応室内に設けられた、
グロー放電プラズマを生成する電極に、周波数の異なる二以上の高周波電力を供給する場
合と、一の周波数の高周波電力を供給する場合とを自在に切替可能とすることを発明の要
旨の一とする。周波数の異なる高周波電力を供給してグロー放電プラズマを生成する際、
高周波電力の一は表面定在波効果が現れない周波数帯の電力であり、波長として概ね１０
ｍ以上の高周波が適用される。このような高周波電力に、波長がそれより短い、つまり周
波数が大きな第２の高周波電力を加える。
このような周波数の異なる（波長が異なる）高周波電力をプラズマＣＶＤ装置の電極に重
畳印加することで、プラズマの表面定在波効果が生じず、プラズマの均一化を図ることが
でき、さらにはプラズマの高密度化を図ることができる。
またこのような周波数の異なる二以上の高周波電力を供給することで、大面積の基板上に
均一性の高い薄膜を形成することができる。表面定在波の影響が出ない高周波電力と、そ
れよりも周波数の高いＶＨＦ帯に属する高周波電力を供給してプラズマを生成することで
、長辺が２０００ｍｍを超える大面積基板に均質で膜質の良い薄膜をプラズマＣＶＤ法に
より形成することが可能となる。２０００ｍｍを超える大面積基板に対して薄膜を成膜す
るには、プラズマＣＶＤ装置に備えられた電極の一辺は２０００ｍｍ、若しくはそれ以上
となる。
反応室内にグロー放電プラズマを生成する電極に周波数の異なる二以上の高周波電力を供
給する場合と、一の周波数の高周波電力を供給する場合とを自在に切替可能とすることで
、膜質を優先させるプロセスと、成膜速度を優先させるプロセスとを自在に使い分けるこ
とができる。
複数の高周波電力が一の電極に印加される反応室の構成を説明する図。 第１の高周波電源の高周波電力と、第２の高周波電源の高周波電力を重畳させた場合の波形の一例を示す模式図。 第１の高周波電源の高周波電力と、第２の高周波電源の高周波電力を重畳させた場合の波形の一例を示す模式図。 複数の高周波電力が一の電極に印加される反応室における電極構造の他の一例を示す図。 微結晶シリコン層を形成する工程を説明するタイムチャートの一例。 複数の反応室を備えたマルチ・チャンバ・プラズマＣＶＤ装置の構成を示す図。 複数の反応室を備えたマルチ・チャンバ・プラズマＣＶＤ装置の構成を示す図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す平面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す平面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す平面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す平面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 複数の高周波電力が一の電極に印加される反応室の構成を説明する図。 複数の高周波電力が一の電極に印加される反応室における電極構造の他の一例を示す図。 微結晶シリコン層を形成する工程を説明するタイムチャートの一例。 第１の高周波電源の高周波電力と、第２の高周波電源の高周波電力を重畳させた場合の波形の一例を示す模式図。 複数の反応室を備えたマルチ・チャンバ・プラズマＣＶＤ装置の構成を示す図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す平面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す平面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す平面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す平面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。 実施の形態３における微結晶半導体層でチャネルを形成するＴＦＴにより構成される表示装置の一製造工程を示す断面図。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細をさま
ざまに変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す
実施の形態の記載内容に限定して解釈されるものではない。以下に説明する本発明の構成
において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
図１は周波数の異なる高周波電力が印加されるプラズマＣＶＤ装置の一構成例を示す。反
応室１００はアルミニウム又はステンレスなど剛性のある素材で形成され、内部を真空排
気できるように構成されている。反応室１００には第１の電極１０１と第２の電極１０２
が備えられている。第１の電極１０１と第２の電極１０２とは対向するように配置されて
いる。
第１の電極１０１には高周波電力供給手段１０３が連結されている。第２の電極１０２は
接地電位が与えられ、基板を載置できるような形状となっている。第１の電極１０１は絶
縁材１１６により反応室１００と絶縁分離され、高周波電力が漏洩しないように構成され
ている。なお、図１では、第１の電極１０１と第２の電極１０２について容量結合型（平
行平板型）の構成を示しているが、異なる二以上の高周波電力を印加して反応室１００の
内部にグロー放電プラズマを生成できるものであれば、誘導結合型など他の構成を適用す
ることもできる。
高周波電力供給手段１０３は、交流電力を印加することのできる第１の高周波電源１０４
と第２の高周波電源１０５、及びそれらに対応して第１の整合器１０６と第２の整合器１
０７が含まれている。第１の高周波電源１０４と第２の高周波電源１０５から出力される
高周波電力は、共に第１の電極１０１に供給される。第１の整合器１０６又は／及び第２
の整合器１０７の出力側には、他方の高周波電力が流入しないように帯域通過フィルタを
設けても良い。
第１の高周波電源１０４が供給する交流電力は、波長として概ね１０ｍ以上の高周波が適
用され、ＨＦ帯である３ＭＨｚ以上３０ＭＨｚ以下、代表的には１３．５６ＭＨｚの周波
数が適用される。第２の高周波電源１０５が供給する交流電力は、ＶＨＦ帯の周波数であ
り、３０ＭＨｚより大きく３００ＭＨｚ以下、すなわち波長が概ね１０ｍ未満の高周波電
力が適用される。
第１の高周波電源１０４が供給する交流電力の波長は、第１の電極１０１の一辺の長さの
３倍以上を有し、第２の高周波電源１０５が供給する高周波電力の波長は、それよりも短
い波長を適用する。すなわち表面定在波の影響が出ない高周波電力を第１の電極１０１に
供給してグロー放電プラズマを生成しつつ、ＶＨＦ帯に属する高周波電力も供給してグロ
ー放電プラズマの高密度化を図ることができる。その結果、長辺が２０００ｍｍを超える
大面積基板に均質で膜質の良い薄膜を形成することが可能となる。
図２は第１の高周波電源１０４の高周波電力１３０と、第２の高周波電源１０５の高周波
電力１３１を重畳させた場合の波形の一例を示す。ＨＦ帯（代表的には１３．５６ＭＨｚ
）の周波数が適用される第１の高周波電源１０４の出力波形に、ＶＨＦ帯の周波数が適用
される第２の高周波電源１０５の出力波形が重畳されることで、プラズマの高密度化を図
り、表面定在波の影響を無くしてプラズマ密度の面内均一性を高めることができる。
図３は第２の高周波電源１０５としてパルス発振する電源を用い、パルス発振の高周波電
力１３２と、第１の高周波電源１０４の高周波電力１３０を用いた場合の一例を概念図と
して示している。ＶＨＦ帯の高周波電力をパルスで供給することで、成膜時において気相
中で粉体が異常成長することを防ぐことができる。粉体の成長を抑えるためには、気体分
子の平均滞留時間を考慮すべきであり、パルスの発振周波数を概略１ｋＨｚ以上１００ｋ
Ｈｚ以下とすれば良い。
第１の電極１０１はガス供給手段１０８にも連結されている。ガス供給手段１０８は、反
応ガスが充填されるシリンダ１１０、圧力調整弁１１１、ストップバルブ１１２、マスフ
ローコントローラ１１３などで構成されている。反応室１００内において、第１の電極１
０１は基板と対向する面がシャワー板状に加工され、複数の穴が設けられている。第１の
電極１０１に供給される反応ガスは、内部の中空構造からこの穴を経て反応室１００内に
供給される。
図４は第１の電極１０１の他の構成を示す。第１の電極１０１は、第１の高周波電源１０
４から高周波電力が供給される第１の電極１０１ａと、第２の高周波電源１０５から高周
波電力が供給される第１の電極１０１ｂとで構成されている。第１の電極１０１ａと第１
の電極１０１ｂとは絶縁材１１６を介して上下に配置されている。第１の電極１０１ａと
第１の電極１０１ｂは、それぞれ基板と対向する面には細孔が設けられ、互いにかみ合う
ように櫛歯状に形成され、上下に隣接する櫛歯状に形成された電極間は接触しないように
絶縁材１１６によって分離されている。図４に示す構成は、図１で示す第１の電極１０１
と置き換えることが可能であり、同様な効果を得ることができる。
反応室１００に接続される排気手段１０９は真空排気と、反応ガスを流す場合において反
応室１００内を所定の圧力に保持するように制御する機能が含まれている。排気手段１０
９の構成としては、バタフライバルブ１１７、コンダクタンスバルブ１１８、ターボ分子
ポンプ１１９、ドライポンプ１２０などが含まれる。バタフライバルブ１１７とコンダク
タンスバルブ１１８を並列に配置する場合には、バタフライバルブ１１７を閉じてコンダ
クタンスバルブ１１８を動作させることで、反応ガスの排気速度を制御して反応室１００
の圧力を所定の範囲に保つことができる。また、コンダクタンスの大きいバタフライバル
ブ１１７を動作させることで高真空排気が可能となる。
真空度として１０−５Ｐａよりも低い圧力の超高真空排気する場合には、クライオポンプ
１２１を併用することが好ましい。ターボ分子ポンプを２台直列に連結して真空排気する
ことも有効である。その他、到達真空度として超高真空まで排気する場合には、反応室１
００の内壁を鏡面加工し、内壁からのガス放出を低減するためにベーキング用のヒータを
設けても良い。
ヒータコントローラ１１５により温度制御される基板加熱ヒータ１１４は、第２の電極１
０２に設けられている。基板加熱ヒータ１１４が第２の電極１０２に設けられる場合、熱
伝導加熱方式が採用される。例えば、基板加熱ヒータ１１４はシースヒータで構成される
。
第１の電極１０１と第２の電極１０２との間隔は適宜変更できるようになっている。この
間隔の調節は、反応室１００内で第２の電極１０２の高さ変更ができるようにベローズを
用いて構成されている。
本形態に係るプラズマＣＶＤ装置の反応室を用いることで、酸化シリコン、窒化シリコン
に代表される絶縁層、微結晶シリコン層、非晶質シリコン層に代表される半導体層、その
他ＴＦＴ及び光電変換装置などで使用される各種薄膜の形成が可能となる。特に長辺が２
０００ｍｍを超える大面積基板に前記薄膜を形成する場合において有用である。２０００
ｍｍを超える大面積基板に対して薄膜を成膜するには、プラズマＣＶＤ装置に備えられた
矩形状の電極の一辺は２０００ｍｍ、若しくはそれ以上となる。矩形状とは２０００ｍｍ
、若しくはそれ以上の一辺を有する形状であれば、任意の形状でよく、これを略矩形とも
記す。以下に、薄膜を形成する方法について図５を参照して時系列的に説明する。
図５は微結晶シリコン層を形成する工程を説明するタイムチャートであり、代表的な一例
を示す。図５の説明は反応室を大気圧から真空排気する段階２００から示されており、そ
の後に行われるプレコート段階２０１、基板搬入段階２０２、下地前処理段階２０３、成
膜処理段階２０４、基板搬出段階２０５、クリーニング段階２０６の各処理が時系列的に
示されている。
まず、反応室内を所定の真空度まで真空排気する。真空度として１０−５Ｐａよりも低い
圧力の超高真空排気する場合には、ターボ分子ポンプによる排気を行い、さらにクライオ
ポンプを使って真空排気する。また、反応室を加熱処理して内壁からの脱ガス処理を行う
ことが好ましい。また真空排気の際、基板を加熱するヒータも動作させて温度を安定化さ
せる。基板の加熱温度は１００℃以上３００℃以下、好ましくは１２０℃以上２２０℃以
下で行う。
プレコート段階２０１では、反応室の内壁に吸着した気体（酸素及び窒素などの大気成分
、若しくは反応室のクリーニングに使用したエッチングガス）を除去するためにアルゴン
などの希ガスを供給してプラズマ処理をすることが好ましい。この処理により到達真空度
を下げることができる。プレコート段階２０１には、反応室の内壁を基板上に堆積される
べき膜と同種の膜で被覆する処理が含まれている。本形態は微結晶シリコン層を形成する
工程を示すため、内壁被覆膜としてシリコン層を形成する処理を行う。プレコート段階２
０１はシランが供給された後、高周波電力を印加してグロー放電プラズマを生成する。シ
ランは酸素、水分等と反応するので、シランを流し、さらにシランプラズマを生成するこ
とで反応室内の酸素、水分を除去することができる。
プレコート段階２０１の後、基板搬入段階２０２が行われる。微結晶シリコン層が堆積さ
れるべき基板は、真空排気されたロード室に保管されているので、基板を搬入したとして
も真空度が著しく悪化することはない。
下地前処理段階２０３は、微結晶シリコン層を堆積する場合において、特に有効な処理で
あり行うことが好ましい。被堆積表面となるガラス基板表面、絶縁層の表面若しくは非晶
質シリコンの表面上に微結晶シリコン層をプラズマＣＶＤ法で成膜する場合には、不純物
や格子不整合などの要因により堆積初期段階において非晶質層が形成されてしまうが、こ
れを防ぐことができるためである。堆積初期段階において形成される非晶質層の厚さを極
力低減し、可能であれば無くすために下地前処理段階２０３を行うことが好ましい。下地
前処理としては希ガスプラズマ処理、水素プラズマ処理若しくはこの両者を併用して行う
ことが好ましい。希ガスプラズマ処理としては、アルゴン、クリプトン、キセノンなど質
量数の大きい希ガス元素を用いることが好ましい。被堆積表面に付着した酸素、水分、有
機物、金属元素などをスパッタリングの効果で除去することができるためである。水素プ
ラズマ処理は、水素ラジカルにより、表面に吸着した前記不純物の除去と、絶縁層若しく
は非晶質シリコン層に対するエッチング作用によりこれらの表面を洗浄するのに有効であ
る。また、希ガスプラズマ処理と水素プラズマ処理を併用することにより微結晶核生成を
促進する作用がある。
微結晶核の生成を促進させるという意味においては、図５中の破線２０７で示すように、
微結晶シリコン層の成膜初期段階にまで、アルゴンなどの希ガスを供給し続けることは有
効である。
微結晶シリコン層を形成する成膜処理段階２０４は、下地前処理段階２０３に続いて行わ
れる処理である。微結晶シリコン層は、反応ガスを供給してグロー放電プラズマにより成
膜する。反応ガスとして、シラン及び水素、シラン及び希ガス、又はシラン、水素、及び
希ガスを用いることができる。シランは水素及び／又は希ガスで１０倍から２０００倍に
希釈される。そのため多量の水素及び／又は希ガスが必要とされる。不純物半導体とする
場合には、シランに加えドーピングガスが添加される。基板の加熱温度は１００℃以上３
００℃以下、好ましくは１２０℃以上２２０℃以下で行う。微結晶シリコン層の成長表面
を水素で不活性化し、微結晶シリコンの成長を促進するためには１２０℃以上２２０℃以
下で成膜を行うことが好ましい。
グロー放電プラズマの生成は、本形態で示されるようにＨＦ帯である３ＭＨｚ以上３０Ｍ
Ｈｚ以下、代表的には１３．５６ＭＨｚの第１の高周波電力と、３０ＭＨｚより大きく３
００ＭＨｚ以下のＶＨＦ帯の第２の高周波電力とが重畳印加することで行われる。表面定
在波の影響が出ない高周波電力である第１の高周波電力を供給してグロー放電プラズマを
生成するとともに、ＶＨＦ帯に属する第２の高周波電力を供給してプラズマの高密度化を
図ることで長辺が２０００ｍｍを超える大面積基板に均質で膜質の良い薄膜を形成するこ
とが可能となる。２０００ｍｍを超える大面積基板に対して薄膜を成膜するには、プラズ
マＣＶＤ装置に備えられた電極の一辺は２０００ｍｍ、若しくはそれ以上となる。
プレコート段階２０１の処理をしておくことで、微結晶シリコン層中に反応室を構成する
金属を不純物として取り込んでしまうのを防ぐことができる。すなわち、反応室内をシリ
コンで被覆しておくことで、反応室内がプラズマにより食刻されるのを防ぐことができ、
微結晶シリコン層中に含まれてしまう金属等の不純物濃度を低減することができる。
成膜処理段階２０４においては、反応ガスとしてヘリウムを加えても良い。ヘリウムは２
４．５ｅＶとすべての気体中で最も高いイオン化エネルギーを持ち、そのイオン化エネル
ギーよりも少し低い、約２０ｅＶの準位に準安定状態があるので、放電持続中においては
、イオン化するエネルギーには、差分となる約４ｅＶしか必要せず、安定した放電が持続
できる。また放電開始電圧も全ての気体中最も低い値を示す。このような特性から、ヘリ
ウムはプラズマを安定的に維持することができる。また、微結晶シリコン層を堆積する基
板の面積が大きくなってもプラズマ密度の均一化を図ることができ、均一な微結晶シリコ
ン層を堆積することができる。
微結晶シリコンの成膜が終了した後、シラン、水素などの反応ガス及び高周波電力の供給
を止めて基板搬出段階２０５となる。引き続き別基板に対して成膜処理を行う場合には、
基板搬入段階２０２に戻り同じ処理が行われる。反応室内に付着した被膜や粉末を除去す
るには、クリーニング段階２０６を行う。
クリーニング段階２０６では、ＮＦ３、ＳＦ６に代表されるエッチングガスを供給してプ
ラズマエッチングを行う。また、ＣｌＦ３のようにプラズマを利用しなくてもエッチング
が可能なガスを供給してもよい。クリーニング段階２０６においては基板加熱ヒータ１１
４の電源を切って、温度を下げて行うことが好ましい。エッチングによる反応副生成物の
生成を抑えるためである。クリーニング段階２０６終了後はプレコート段階２０１に戻り
、以下同様の処理を行えば良い。
本形態では図５を参照して微結晶シリコン層の成膜方法について説明したが、本形態はこ
れに限定されず、反応ガスを替えれば各種薄膜を形成することができる。半導体層として
、非晶質シリコン、非晶質シリコンゲルマニウム、非晶質シリコンカーバイト、微結晶シ
リコンゲルマニウム、微結晶シリコンカーバイトなどの成膜に本形態を置き換えることが
できる。絶縁層としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シ
リコンなどの成膜に本形態を置き換えることができる。
なお、酸化窒化シリコンとは、窒素よりも酸素の含有量が多いものであって、例えば濃度
範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、
水素（及び／又はＯＨ基）が０．１〜１０原子％の範囲で含まれるものをいう。また、窒
化酸化シリコンとは、その組成として酸素よりも窒素の含有量が多いものであって、例え
ば濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５
原子％、水素（及び／又はＯＨ基）が１５〜２５原子％の範囲で含まれるものをいう。
以上のように本形態によれば大面積の基板上に均一性の高い薄膜を形成することができる
。
（実施の形態２）
本形態は実施の形態１で示される反応室が適用されるプラズマＣＶＤ装置の一例として、
ＴＦＴを構成するゲート絶縁層及び半導体層の成膜に適した構成の一例を示す。
図６は複数の反応室を備えたマルチ・チャンバ・プラズマＣＶＤ装置の一例を示す。この
装置は共通室１２３、ロード／アンロード室１２２、第１反応室１００ａ、第２反応室１
００ｂ、第３反応室１００ｃを備えた構成となっている。ロード／アンロード室１２２の
カセット１２４に装填される基板は、共通室１２３の搬送機構１２６によって各反応室に
搬出入される枚葉式の構成である。共通室１２３と各室の間にはゲートバルブ１２５が備
えられ、各反応室で行われる処理が、相互に干渉しないように構成されている。
各反応室は形成する薄膜の種類によって区分されている。例えば、第１反応室１００ａは
ゲート絶縁層などの絶縁層を成膜し、第２反応室１００ｂはチャネルを形成する微結晶半
導体層を成膜し、第３反応室１００ｃはソース及びドレインを形成する一導電型の不純物
半導体層を成膜する反応室として充当される。勿論、反応室の数はこれに限定されるわけ
ではなく、必要に応じて増減することができる。また上述したように一の反応室で一の膜
を成膜するようにしても良いし、一の反応室で複数の膜を成膜するように構成とすること
もできる。
各反応室には排気手段としてターボ分子ポンプ１１９とドライポンプ１２０が接続されて
いる。排気手段はこれらの真空ポンプの組み合わせに限定されるものではなく、概略１０
−１Ｐａから１０−５Ｐａの真空度にまで排気できるものであれば他の真空ポンプを適用
することができる。また、微結晶半導体層を形成する第２反応室１００ｂは超高真空まで
真空排気するものとして、クライオポンプ１２１が連結されている。真空ポンプと各反応
室との間にはバタフライバルブ１１７が設けられていてもよく、これによって真空排気を
遮断させることができる。また、真空ポンプと各反応室との間にはコンダクタンスバルブ
１１８が設けられていてもよく、これによって排気速度を制御して、それぞれの反応室の
圧力を調節することができる。
ガス供給手段１０８はシランに代表される半導体材料ガス、若しくは希ガスなどが充填さ
れるシリンダ１１０、圧力調整弁１１１、ストップバルブ１１２、マスフローコントロー
ラ１１３などで構成されている。ガス供給手段１０８ｇは第１反応室１００ａに接続され
、ゲート絶縁層を成膜するためのガスを供給する。ガス供給手段１０８ｉは第２反応室１
００ｂに接続され、微結晶半導体層を成膜するためのガスを供給する。ガス供給手段１０
８ｎは第３反応室１００ｃに接続され、例えばｎ型半導体層を成膜するためのガスを供給
する。ガス供給手段１０８ａはアルゴンを供給し、ガス供給手段１０８ｆは反応室内のク
リーニングに用いるエッチングガスを供給する系統であり、これらは各反応室共通のライ
ンとして構成されている。
各反応室にはグロー放電プラズマを形成するための高周波電力供給手段１０３が連結され
ている。高周波電力供給手段１０３は高周波電源と整合器が含まれる。第２の反応室１０
０ｂに連結された高周波電力供給手段１０３は、実施の形態１と同様に、第１の高周波電
源１０４と第２の高周波電源１０５、第１の整合器１０６と第２の整合器１０７で構成す
ることにより、均一性の高い薄膜を形成することができる。このような高周波電力供給手
段を備えた反応室の構成を、各種ガラス基板のサイズ（第１世代と呼ばれる３００ｍｍ×
４００ｍｍ、第３世代の５５０ｍｍ×６５０ｍｍ、第４世代の７３０ｍｍ×９２０ｍｍ、
第５世代の１０００ｍｍ×１２００ｍｍ、第６世代の２４５０ｍｍ×１８５０ｍｍ、第７
世代の１８７０ｍｍ×２２００ｍｍ、第８世代の２０００ｍｍ×２４００ｍｍ、第９世代
の２４５０×３０５０ｍｍ、第１０世代の２８５０ｍｍ×３０５０ｍｍなど）に合わせれ
ば、どのようなサイズの基板に対しても均一性の高い薄膜を形成することができる。
図７は、図６のマルチ・チャンバ・プラズマＣＶＤ装置の構成に、第４反応室１００ｄを
追加した構成を示す。第４反応室１００ｄには、ガス供給手段１０８ｂが連結されている
。その他、高周波電力供給手段、排気手段の構成は同様である。各反応室は形成する薄膜
の種類によって使い分けることが可能である。例えば、第１反応室１００ａはゲート絶縁
層などの絶縁層を成膜し、第２反応室１００ｂはチャネルを形成する微結晶半導体層を成
膜し、第４反応室１００ｄではチャネル形成用の半導体層を保護するバッファ層を形成し
、第３反応室１００ｃはソース及びドレインを形成する一導電型の不純物半導体層を成膜
する反応室として用いることができる。それぞれの薄膜は最適な成膜温度があるので、反
応室を個別に分けておくことで成膜温度を管理することが容易となる。さらに、同じ膜種
を繰り返し成膜することができるので、残留不純物の影響を排除することができる。
本形態で示すように、図６又は図７で示す反応室を複数個用い、共通室で連結することに
より複数の異なる層を大気に触れさせることなく連続して積層することが可能となる。以
下、このようなプラズマＣＶＤ装置を用いたＴＦＴの製造工程について説明する。
（実施の形態３）
本形態では実施の形態１及び２で説明するプラズマＣＶＤ装置を用いて微結晶シリコン層
でチャネル形成領域が形成されるＴＦＴの作製方法の一例を、表示装置の画素に設けるＴ
ＦＴの形態として例示する。
図８、図９、図１０、図１１は画素の平面図を示し、当該図中に示すＡ−Ｂ切断線に対応
する断面図を図１２、図１３、図１４、図１５、図１６に示す。以下の説明ではこれら平
面図と断面図を適宜参照して説明する。
（１）ゲート電極及び容量電極の形成
ＴＦＴが作製される素子基板３００は、ガラス基板等の絶縁表面を有する平板状の基板が
適用される。素子基板３００には、ゲート電極３０１、容量電極３０２が形成される（図
８、図１２）。
ゲート電極３０１と容量電極３０２は金属材料で形成される。金属材料としてはアルミニ
ウム、クロム、チタン、タンタル、モリブデン、銅などが適用される。ゲート電極３０１
と容量電極３０２の好適例は、アルミニウム又はアルミニウムとバリア金属の積層構造体
によって形成される。バリア金属としては、チタン、モリブデン、クロムなどの高融点金
属が適用される。バリア金属はアルミニウムのヒロック防止、酸化防止のために設けるこ
とが好ましい。
（２）ゲート絶縁層、微結晶シリコン層、不純物半導体層の形成
ゲート電極３０１と容量電極３０２を形成した後、ゲート絶縁層３０３、微結晶シリコン
層３０４、不純物半導体層３０６を素子基板３００上に形成する（図１３）。これらの薄
膜は、実施の形態１及び２で説明するプラズマＣＶＤ装置を用いることで、各層界面を大
気に触れさせることなく連続して積層させることが可能である。
ゲート絶縁層３０３は、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリ
コン、窒化アルミニウム、窒化酸化アルミニウムなどの絶縁材料で形成する。ゲート絶縁
層３０３の成膜は、実施の形態１において図５を参照して説明したように下地前処理段階
２０３を行い、続いて成膜処理段階２０４を行うことが好ましい。まず、図６で示すよう
な構成の反応室にゲート電極３０１と容量電極３０２が形成された素子基板３００を搬入
する。反応室内は予めゲート絶縁層と同種の皮膜でコーティングされていることが好まし
い。反応室内壁の金属不純物等がゲート絶縁層３０３中に混入しないようにするためであ
る。
ゲート絶縁層３０３は、シランなどの水素化珪素気体と、酸素若しくは窒素含有気体を反
応ガスとして形成される。そして、ＨＦ帯（３ＭＨｚ以上３０ＭＨｚ以下、代表的には１
３．５６ＭＨｚ）とＶＨＦ帯（３０ＭＨｚより大きく３００ＭＨｚ以下）の高周波電力を
重畳印加してグロー放電プラズマを生成する。周波数帯の異なる高周波電力を印加するこ
とで、プラズマ密度を高めると共に素子基板３００における面内均一性を高めることがで
きる。ゲート絶縁層３０３の成膜温度は２００℃以上４００℃以下で行うことが好ましく
、プラズマ密度が高められることにより緻密で耐圧の高い絶縁層を形成することができる
。
ゲート絶縁層３０３の一例は、ゲート電極３０１及び容量電極３０２上に第１ゲート絶縁
層３０３ａとして窒化シリコン（又は窒化酸化シリコン）を設け、その上に第２ゲート絶
縁層３０３ｂとして酸化シリコン（又は酸化窒化シリコン）を設ける構成がある。このよ
うにゲート絶縁層３０３を複数の層で形成することで、複数の機能をゲート絶縁層３０３
に付与することができる。すなわち、第１ゲート絶縁層３０３ａとして窒化シリコン（又
は窒化酸化シリコン）を設けることで素子基板３００からの不純物拡散を防止し、他の効
果としてゲート電極３０１などの酸化防止を図ることができる。また、ゲート電極３０１
としてアルミニウムを使用する場合には、アルミニウムのヒロックを防止することができ
る。第２ゲート絶縁層３０３ｂとして酸化シリコン（又は酸化窒化シリコン）を設けるこ
とで、その上に形成される微結晶シリコン層との密着性を高め、第１ゲート絶縁層３０３
ａの応力歪みの影響を緩和する効果がある。第１ゲート絶縁層３０３ａは１０ｎｍ〜１０
０ｎｍ、第２ゲート絶縁層３０３ｂは５０ｎｍ〜１５０ｎｍの厚さで形成することが好ま
しい。
微結晶シリコン層３０４の成膜は、図５を参照して説明したように下地前処理段階２０３
を行い、続いて微結晶シリコンの成膜を行う成膜処理段階２０４を行うことが好ましい。
この場合、微結晶シリコン層３０４の下地に相当するものはゲート絶縁層３０３である。
微結晶シリコン層３０４の成膜に当たって、酸素は結晶化を阻害し、シリコン層中に取り
込まれた場合にはドナーとして作用するので、下地が酸化シリコンなどである場合には、
ゲート絶縁層３０３の最表面の層として５ｎｍ〜１０ｎｍの窒化シリコンを形成しておい
ても良い。いずれにしても、下地前処理段階２０３として希ガスプラズマ処理、水素プラ
ズマ処理若しくはこの両者を併用したプラズマ処理を行うことにより、ゲート絶縁層３０
３表面の水分や吸着不純物を除去しておくことが好ましい。
微結晶シリコン層３０４は、シランなどの水素化珪素気体と、水素及び／又は希ガスとを
混合して、ＨＦ帯（３ＭＨｚ以上３０ＭＨｚ以下、代表的には１３．５６ＭＨｚ）とＶＨ
Ｆ帯（３０ＭＨｚより大きく３００ＭＨｚ以下程度まで）の高周波電力を重畳印加して生
成されるグロー放電プラズマを利用して成膜する。代表的な水素化珪素気体としては、Ｓ
ｉＨ４若しくはＳｉ２Ｈ６である。その他、ハロゲン化珪素気体若しくはハロゲン水素化
珪素気体としてＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いること
ができる。シラン等は、水素及び／又は希ガスで１０倍から２０００倍に希釈される。そ
のため多量の水素及び／又は希ガスが必要とされる。基板の加熱温度は１００℃以上３０
０℃以下、好ましくは１２０℃以上２２０℃以下で行う。微結晶シリコン層の成長表面を
水素で不活性化し、微結晶シリコンの成長を促進するためには１２０℃以上２２０℃以下
で成膜を行うことが好ましい。
微結晶シリコン層３０４の厚さは５０ｎｍ〜５００ｎｍ（好ましくは１００ｎｍ〜２５０
ｎｍ）の厚さとすれば良い。なお、反応室の内側には、シリコン層など微結晶シリコン層
３０４と同じ種類若しくは類似する種類の膜をコーティングしておいても良い。それによ
り、反応室内壁からの脱ガスの割合が低減し、反応室内壁からの金属不純物などの汚染を
防ぐことができる。また、プラズマを生成する前に、シランを流して処理室中の残留酸素
、水分等と反応させて清浄度を高める処置を行うことが望ましい。
また、シラン等のガス中にＣＨ４、Ｃ２Ｈ６などの炭素の水素化物、ＧｅＨ４、ＧｅＦ４
などの水素化ゲルマニウム、フッ化ゲルマニウムを混合して、エネルギーバンド幅を１．
５ｅｖ以上２．４ｅＶ以下、若しくは０．９ｅｖ以上１．１ｅＶ以下に調節しても良い。
微結晶シリコン層を構成するシリコンに、炭素又はゲルマニウムを加えるとＴＦＴの温度
特性を変えることができる。
不純物半導体層３０６は、価電子制御を目的とした一導電型不純物が添加されている。不
純物半導体層３０６をｎ型とする場合にはリン又は砒素が添加され、ｐ型の場合には硼素
が添加される。不純物半導体層３０６の代表例は、非晶質シリコン層又は微結晶シリコン
層である。不純物半導体層３０６の成膜も実施の形態１において図５を参照して説明した
ように、下地前処理段階２０３を行い、続いて成膜処理段階２０４を行うことが好ましい
。
（３）半導体層の加工
素子基板３００の略全面に形成された微結晶シリコン層３０４と不純物半導体層３０６は
所定のパターンにエッチング加工される。微結晶シリコン層３０４及び不純物半導体層３
０６は、ゲート電極３０１と少なくとも一部、又は全部が重畳するようにエッチング加工
する（図９、図１４参照）。このような構造とすることで、ＴＦＴのチャネル部の遮光を
行うことができ、光の影響を受けることなく、ゲート電圧を微結晶シリコン層３０４に均
一に作用させることができる。微結晶シリコン層３０４及び不純物半導体層３０６の端部
はテーパ状に加工することで、この上層に形成する配線層の段差被覆性を改善し、また半
導体層の端部を流れるリーク電流を低減する効果がある。なお、ゲート電極３０１及び容
量電極３０２と、後の工程で作製される配線層との交差部に相当する位置に、ゲート電極
３０１及び容量電極３０２に重ねて半導体層３０７を設けておくことで、当該交差部にお
ける当該配線層の段差被覆性を改善することができる。
（４）配線層と保護層の形成
ゲート電極３０１と交差する方向に延びた配線層及び保護絶縁膜３１２を形成する（図１
０、図１５参照）。配線層は、ＴＦＴのソース若しくはドレイン側の電位が付与される配
線３０８ａ、画素電極と接続しＴＦＴのドレイン若しくはソース側の電位が付与される配
線３０８ｂ、及び容量電極３０８ｃを有している。
配線３０８ａ、配線３０８ｂ及び容量電極３０８ｃは、アルミニウム、若しくは銅、耐熱
性向上元素若しくはヒロック防止元素（シリコン、チタン、ネオジム、スカンジウムなど
）が添加されたアルミニウムを用いて形成することが好ましい。アルミニウムなどをスパ
ッタリング法若しくは蒸着法で形成し、フォトリソグラフィーにより所定のパターンに形
成する。具体的には、導電層を素子基板３００の全面に形成した後、フォトリソグラフィ
ーにより所定のレジストマスクを形成し、エッチングを行うことにより形成される。エッ
チングはドライエッチング又はウエットエッチングにより行うことができる。このとき作
製したレジストマスクを利用して、不純物半導体層３０６をエッチングする。このエッチ
ングにより微結晶シリコン層３０４の一部が食刻されても良い。配線３０８ａと配線３０
８ｂは、不純物半導体層３０６と接し、微結晶シリコン層３０４上で離間している。配線
３０８ａと配線３０８ｂの間にある不純物半導体層３０６をエッチングで除去することに
より、ＴＦＴのチャネル形成領域が形成される。
また配線３０８ａ、配線３０８ｂ及び容量電極３０８ｃは、銀、銅などの導電性ナノペー
ストを用いてスクリーン印刷法、インクジェット法、ナノインプリント法を用いて形成し
ても良い。
配線３０８ａ、配線３０８ｂ及び容量電極３０８ｃは上述のアルミニウム、銅などで形成
すれば良いが、下地との密着性向上と拡散を防ぐバリア層として機能する導電性材料を組
み合わせた積層構造としても良い。例えば、バリア層として機能する第１導電膜３０９を
モリブデン、クロム、チタン、タンタル、窒化チタン等の高融点金属で形成し、第２導電
膜３１０を上述のアルミニウム等で形成し、第３導電膜３１１を第１導電膜３０９と同等
の高融点金属で形成する（図１５参照）。
保護絶縁膜３１２は、微結晶シリコン層３０４、配線３０８ａ、配線３０８ｂ及び容量電
極３０８ｃなどを被覆するように形成する。保護絶縁膜３１２は、窒化シリコン、窒化酸
化シリコンで形成することが好ましい。保護絶縁膜３１２には配線３０８ｂを開口するコ
ンタクトホール３１３、容量電極３０８ｃを開口するコンタクトホール３１４を形成する
。
（５）画素電極の形成
画素電極３１５を保護絶縁膜３１２上に形成する（図１１、図１６）。画素電極３１５は
コンタクトホール３１３で配線３０８ｂと、コンタクトホール３１４で容量電極３０８ｃ
と接続する。画素電極３１５は酸化インジウムスズ、酸化亜鉛、酸化スズなどの透光性を
有する電極材料で形成する。また有機導電性材料で形成しても良い。
画素電極３１５にはスリットを設けることで液晶の配向を制御することができる。このよ
うな構成は、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型液晶において適用される
。ＶＡ型液晶とは、液晶パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型液
晶は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式で
ある。対向基板を貼り合わせ、その間に液晶層を設けることで液晶表示装置を完成させる
ことができる。なお、画素電極３１５の構成は任意であり、用途に応じて適宜変更するこ
とができる。
本形態は液晶パネルの画素の構成を例示するが、同様の工程に従えばエレクトロルミネセ
ンス表示パネルにも適用することができる。
このようにして、素子基板３００上にＴＦＴとそれに接続する画素電極３１５、及び保持
容量部が形成される。本形態によれば、ＴＦＴのチャネルが微結晶シリコンで形成される
ことにより、ＴＦＴのしきい値電圧の変動が抑えられ、表示装置の動作安定性を確保する
ことができる。微結晶シリコン層はプラズマＣＶＤ法により作製可能であり、ポリシリコ
ンのようにレーザ結晶化のような工程が必要ないので生産性を損なうことがない。
（実施の形態４）
図１７は周波数の異なる高周波電力が印加されるプラズマＣＶＤ装置の一構成例を示す。
図１に示したプラズマＣＶＤ装置と重複する点の説明は省略する。
図１と同様な反応室１００に、第１の電極１０１、及び第２の電極１０２が設けられてい
る。図１と同様に、第１の電極１０１には高周波電力供給手段１０３が連結され、第２の
電極１０２は接地電位が与えられ、基板を載置できるような形状となっている。その他の
構成も図１と同様である。
高周波電力供給手段１０３が有する第１の整合器１０６及び第２の整合器１０７と、第１
の電極１０１との間にはそれぞれ切替スイッチ１２７が設けられている。切替スイッチ１
２７は、第１の高周波電源１０４及び第２の高周波電源１０５と第１の電極１０１との接
続を切り替える。すなわち、切替スイッチ１２７が動作することにより、第１の高周波電
源１０４と第２の高周波電源１０５の双方の出力が第１の電極１０１に供給される状態と
、第１の高周波電源１０４と第２の高周波電源１０５のいずれか一方の出力が第１の電極
１０１に供給される状態とを選択することができる。この切替スイッチ１２７により同一
の反応室内でプラズマ密度などが異なるグロー放電プラズマを生成することができる。
図１と同様に、第１の高周波電源１０４が供給する交流電力は、波長として概ね１０ｍ以
上の高周波が適用され、ＨＦ帯である３ＭＨｚ以上３０ＭＨｚ以下、代表的には１３．５
６ＭＨｚの周波数が適用される。図１と同様に、第２の高周波電源１０５が供給する交流
電力は、ＶＨＦ帯の周波数であり波長が概ね１０ｍ未満の高周波が適用され、３０ＭＨｚ
より大きく３００ＭＨｚ以下の高周波電力が適用される。その結果、表面定在波の影響が
出ないＨＦ帯の高周波電力を第１の電極１０１に供給してグロー放電プラズマを生成する
とともに、ＶＨＦ帯に属する高周波電力を供給してグロー放電プラズマの高密度化を図る
ことで長辺が２０００ｍｍを超える大面積基板に均質で膜質の良い薄膜を形成することが
可能となる。
微結晶半導体層と非晶質半導体層のように種類の異なる薄膜を連続して形成する場合には
、切替スイッチ１２７により、第２の高周波電源１０５からの高周波電力の供給を遮断し
て、第１の高周波電源１０４から供給される高周波電力のみで成膜を続けても良い。切替
スイッチ１２７の操作により、均一性の高い薄膜を効率良く形成することができる。
図１と同様に、第１の電極１０１はガス供給手段１０８にも連結され、反応室１００内に
おいて、第１の電極１０１は基板と対抗する面がシャワー板状に加工され、複数の穴が設
けられている。
図１８は第１の電極１０１の他の構成を示す。第１の電極１０１は、第１の高周波電源１
０４から高周波電力が供給される第１の電極（ａ）１０１ａと、第２の高周波電源１０５
から高周波電力が供給される第１の電極（ｂ）１０１ｂとで構成されている。第１の電極
１０１ａと第１の電極１０１ｂとは絶縁材１１６を介して上下に配置されている。第１の
電極（ａ）１０１ａと第１の電極（ｂ）１０１ｂは基板と対向する面には細孔が設けられ
、互いにかみ合うように櫛歯状に形成され、上下に隣接する櫛歯状に形成された電極間は
接触しないように絶縁材１１６によって分離されている。図１８に示す構成は、図１７で
示す第１の電極１０１と置き換えることが可能であり、同様な効果を得ることができる。
図１と同様に、反応室１００に接続される排気手段１０９は真空排気と、反応ガスを流す
場合において反応室１００内を所定の圧力に保持するように制御する機能が含まれている
。排気手段１０９の構成は図１と同様である。
図１と同様に、ヒータコントローラ１１５により温度制御される基板加熱ヒータ１１４は
、第２の電極１０２に設けられている。
本形態に係るプラズマＣＶＤ装置の反応室を用いることで、酸化シリコン、窒化シリコン
に代表される絶縁層、微結晶シリコン、非晶質シリコンに代表される半導体層、その他Ｔ
ＦＴ及び光電変換装置などで使用される各種薄膜の形成が可能となる。特に長辺が２００
０ｍｍを超える大面積基板に前記薄膜を形成する場合において有用である。以下に、薄膜
を形成する方法について図１９を参照して時系列的に説明する。
図１９は微結晶シリコン層と非晶質シリコン層とを連続して形成する工程を説明するタイ
ムチャートであり、代表的な一例を示す。図１９の説明は反応室を大気圧から真空排気す
る段階２００から示されており、その後に行われるプレコート段階２０１、基板搬入段階
２０２、下地前処理段階２０３、第１の成膜処理段階２０４ａ、第２の成膜処理段階２０
４ｂ、基板搬出段階２０５、クリーニング段階２０６の各処理が時系列的に示されている
。図５に示したタイムチャートと重複する点の説明は省略する。
まず、図５と同様に反応室内を所定の真空度まで真空排気し、プレコート段階２０１に入
る。プレコート段階２０１において、シランが供給された後、ＨＦ帯の高周波電力を供給
する第１の高周波電力を印加してグロー放電プラズマを生成する。ＨＦ帯の高周波電力を
供給してグロー放電プラズマを生成することにより、プラズマ定在波効果の影響を受ける
ことなく、反応室内にシリコン層を付着させることができる。
プレコート段階２０１の後、図５と同様に基板搬入段階２０２が行われ、下地前処理段階
２０３となる。下地前処理段階２０３は、図５と同様に、微結晶シリコン層を形成する場
合において、特に有効な処理であり行うことが好ましく、微結晶核の生成を促進させると
いう意味においては、図１９中の破線２０７で示すように、微結晶シリコン層の成膜初期
段階においてアルゴンなどの希ガスを供給し続けることは有効である。
微結晶シリコン層を形成する第１の成膜処理段階２０４ａは、下地前処理段階２０３に続
いて行われる。微結晶シリコン層は、図５と同様に反応ガスを供給してグロー放電プラズ
マにより成膜する。
グロー放電プラズマの生成は、本形態で示されるように、ＨＦ帯である３ＭＨｚ以上３０
ＭＨｚ以下、代表的には１３．５６ＭＨｚの第１の高周波電力と、３０ＭＨｚより大きく
３００ＭＨｚ以下のＶＨＦ帯の第２の高周波電力が重畳印加することで行われる。表面定
在波の影響が出ない高周波電力として第１の高周波電力を供給してグロー放電プラズマを
生成するとともに、ＶＨＦ帯に属する第２の高周波電力を供給してプラズマの高密度化を
図ることで長辺が２０００ｍｍを超える大面積基板に均質で膜質の良い薄膜を形成するこ
とが可能となる。
水素ラジカルを微結晶シリコンの成長表面に作用させることにより、微結晶シリコン層の
成長初期段階に多く析出する非晶質成分をエッチングし、微結晶の割合を高めることがで
きる。また、ＶＨＦ帯の高周波電力により励起される水素又は希ガスの励起種が微結晶シ
リコンの成長表面に作用して結晶化が促進される。
図５と同様に、プレコート段階２０１の処理をしておくことで、微結晶シリコン層中に反
応室を構成する金属を不純物として取り込んでしまうのを防ぐことができる。
また第１の成膜処理段階２０４ａにおいては、図５と同様に反応ガスにヘリウムを加えて
も良い。
微結晶シリコンの成膜が終了した後、第２の成膜処理段階２０４ｂを行う。第２の成膜処
理段階２０４ｂでは、シランと水素の流量比を変化させて（シランに対する水素の希釈割
合を下げて）、或いは水素の供給を遮断して非晶質シリコン層の成膜を行う。それに伴っ
て図２０でも示すようにＶＨＦ帯の第２の高周波電力の供給を遮断して、ＨＦ帯の第１の
高周波電力の供給を続ける。このような処理により、微結晶シリコン層と非晶質シリコン
層を連続して形成することができる。
第２の成膜処理段階２０４ｂが終わった後、シラン、水素などの反応ガス及び高周波電力
の供給を止めて、図５と同様な基板搬出段階２０５を経て、クリーニング段階２０６とな
る。
本形態では図１９を参照して微結晶シリコン層と非晶質シリコン層の成膜方法について説
明したが、本形態はこれに限定されず、反応ガスを替えれば各種薄膜を形成することがで
きる。半導体層としては、非晶質シリコン、非晶質シリコンゲルマニウム、非晶質シリコ
ンカーバイト、微結晶シリコンゲルマニウム、微結晶シリコンカーバイトなどの成膜に本
形態を置き換えることができる。絶縁層としては、酸化シリコン、窒化シリコン、酸化窒
化シリコン、窒化酸化シリコンなどの成膜に本形態を置き換えることができる。
以上のように本形態によれば大面積の基板上に均一性の高い薄膜を形成することができる
。
（実施の形態５）
本形態は実施の形態１で示される反応室が適用されるプラズマＣＶＤ装置の一例として、
ＴＦＴを構成するゲート絶縁層及び半導体層の成膜に適した構成の一例を示す。図６に示
したプラズマＣＶＤ装置と重複する点の説明は省略する。
図２１は複数の反応室を備えたマルチ・チャンバ・プラズマＣＶＤ装置であって、図６と
同様な共通室１２３と、ロード／アンロード室１２２、第１反応室１００ａ、第２反応室
１００ｂ、第３反応室１００ｃを備えた構成となっている。図６と同様に各反応室は形成
する薄膜の種類によって区分されている。
各反応室には排気手段として、図６と同様なターボ分子ポンプ１１９とドライポンプ１２
０が接続されており、微結晶半導体層を形成する第２反応室１００ｂは超高真空まで真空
排気するものとして、クライオポンプ１２１が連結されている。
ガス供給手段１０８は、図６と同様なシランに代表される半導体材料ガス若しくは希ガス
などプロセスに用いるガスが充填されるシリンダ１１０、ストップバルブ１１２、マスフ
ローコントローラ１１３などで構成されている。ガス供給手段１０８ｉは第２反応室１０
０ｂに接続され、微結晶半導体層や非晶質半導体層を成膜するためのガスを供給する。
図６と同様に、各反応室にはグロー放電プラズマを形成するための高周波電力供給手段１
０３が連結されている。本形態のように切替スイッチ１２７を設けることにより、同一の
反応室内でプラズマ密度などが異なるグロー放電プラズマを生成することができる。
本形態で示すように、図２１で示す反応室を複数個用い、共通室で連結することにより複
数の異なる層を大気に触れさせることなく連続して積層することが可能となる。以下、こ
のようなプラズマＣＶＤ装置を用いたＴＦＴの製造工程について説明する。
（実施の形態６）
本形態では実施の形態４及び５で説明するプラズマＣＶＤ装置を用いて微結晶シリコン層
でチャネル形成領域が形成されるＴＦＴの作製方法の一例を、表示装置の画素に設けるＴ
ＦＴの形態として例示する。
図２２、図２３、図２４、図２５は画素の平面図を示し、当該図中に示すＡ−Ｂ切断線に
対応する断面図を図２６、図２７、図２８、図２９、図３０に示す。以下の説明ではこれ
ら平面図と断面図を適宜参照して説明する。図８乃至図１６に示したＴＦＴの作製方法と
重複する点の説明は省略する。
（１）ゲート電極及び容量電極の形成
素子基板３００には、ゲート電極３０１と容量電極３０２が形成される（図２２、図２６
）。
（２）ゲート絶縁層、微結晶シリコン層、非晶質シリコン層、不純物半導体層の形成
ゲート電極３０１と容量電極３０２を形成した後、ゲート絶縁層３０３、微結晶シリコン
層３０４、非晶質シリコン層３０５、不純物半導体層３０６を素子基板３００上に形成す
る（図２７）。これらの薄膜は、実施の形態４及び５で説明するプラズマＣＶＤ装置を用
いることで、各層界面を大気に触れさせることなく連続して積層させることが可能である
。
ゲート絶縁層３０３は、ＨＦ帯（３ＭＨｚ以上３０ＭＨｚ以下、代表的には１３．５６Ｍ
Ｈｚ）とＶＨＦ帯（３０ＭＨｚより大きく３００ＭＨｚ以下）の高周波電力を重畳印加し
てグロー放電プラズマにより形成する。周波数帯の異なる高周波電力を印加することで、
プラズマ密度を高めると共に素子基板３００における面内均一性を高めることができる。
微結晶シリコン層３０４の成膜は、図１９を参照して説明したように下地前処理段階２０
３を行い、続いて微結晶シリコンの成膜を行う第１の成膜処理段階２０４ａを行うことが
好ましい。
微結晶シリコン層３０４は、シランなどの水素化珪素気体、と水素及び／又は希ガスを混
合して、ＨＦ帯（３ＭＨｚ以上３０ＭＨｚ以下、代表的には１３．５６ＭＨｚ）とＶＨＦ
帯（３０ＭＨｚより大きく３００ＭＨｚ以下程度まで）の高周波電力を重畳印加して生成
されるグロー放電プラズマを利用して成膜する。
微結晶シリコンの成膜が終了した後、図１９を参照して説明したように第２の成膜処理段
階２０４ｂを行う。第２の成膜処理段階２０４ｂでは、シランと水素の流量比を変化させ
て（シランに対する水素の希釈割合を下げて）、或いは水素の供給を遮断して非晶質シリ
コン層３０５の成膜を行う。非晶質シリコン層３０５は１５０ｎｍ〜４００ｎｍの厚さに
成膜する。この場合、図２０で示すようにＶＨＦ帯の第２の高周波電力の供給を遮断して
、ＨＦ帯の第１の高周波電力の供給を続ける。このような処理により微結晶シリコン層３
０４と非晶質シリコン層３０５を連続して形成することができる。
不純物半導体層３０６は、価電子制御を目的とした一導電型不純物が添加されている。不
純物半導体層３０６の成膜も実施の形態４において図１９を参照して説明したように、下
地前処理段階２０３を行い、続いて第１の成膜処理段階２０４ａ若しくは第２の成膜処理
段階２０４ｂを行うことが好ましい。
（３）半導体層の加工
素子基板３００の略全面に形成された微結晶シリコン層３０４、非晶質シリコン層３０５
及び不純物半導体層３０６は所定のパターンにエッチング加工される（図２３、図２８参
照）。
（４）配線層と保護層の形成
ゲート電極３０１と交差する方向に延びた配線層及び保護絶縁膜３１２を形成する（図２
４、図２９参照）。配線層は、ＴＦＴのソース若しくはドレイン側の電位が付与される配
線３０８ａ、画素電極と接続しＴＦＴのドレイン若しくはソース側の電位が付与される配
線３０８ｂ、及び容量電極３０８ｃを有している。
配線３０８ａ、配線３０８ｂ及び容量電極３０８ｃは、下地との密着性向上と拡散を防ぐ
バリア層として機能する導電性材料を組み合わせた積層構造としても良い。例えば、バリ
ア層として機能する第１導電膜３０９をモリブデン、クロム、チタン、タンタル、窒化チ
タン等の高融点金属で形成し、第２導電膜３１０を上述のアルミニウム等で形成し、第３
導電膜３１１を第１導電膜３０９と同等の導電性材料で形成する（図２９参照）。
配線３０８ａ、配線３０８ｂ及び容量電極３０８ｃは前記導電層を素子基板３００の全面
に形成した後、フォトリソグラフィーにより所定のレジストマスクを形成し、エッチング
を行うことにより形成される。このとき作製したレジストマスクを利用して、不純物半導
体層３０６をエッチングして、ＴＦＴのチャネル形成領域が形成される。非晶質シリコン
層３０５はこの領域で一部がエッチングされ、膜厚が不純物半導体層３０６と重なる領域
よりも薄くなっている。このエッチングにより微結晶シリコン層３０４の一部が食刻され
ても良い。
非晶質シリコン層３０５は微結晶シリコン層３０４を被覆することにより、微結晶シリコ
ン層３０４の酸化を防止する。それによって、成膜された状態の高品質な微結晶シリコン
層３０４をゲート絶縁層３０３上に保持することができる。ＨＦ帯とＶＨＦ帯の異なる高
周波電力を重畳してゲート絶縁層３０３上に形成された微結晶シリコン層３０４は、チャ
ネル形成領域となるので、ＴＦＴの電界効果移動度を高めることに寄与する。また、微結
晶シリコン層３０４上の非晶質シリコン層３０５はＴＦＴのソース領域とドレイン領域の
間に介在することによりオフ電流を低減するのに寄与する。
保護絶縁膜３１２は、微結晶シリコン層３０４、非晶質シリコン層３０５、配線３０８ａ
、配線３０８ｂ及び容量電極３０８ｃなどを被覆するように形成する。
（５）画素電極の形成
画素電極３１５を保護絶縁膜３１２上に形成する（図２５、図３０）。
このようにして、素子基板３００上にＴＦＴとそれに接続する画素電極３１５、及び保持
容量部が形成される。本形態によれば、ＴＦＴのチャネルが微結晶シリコンで形成される
ことにより、ＴＦＴのしきい値電圧の変動が抑えられ、表示装置の動作安定性を確保する
ことができる。微結晶シリコン層はプラズマＣＶＤ法により作製可能であり、ポリシリコ
ンのようにレーザ結晶化のような工程が必要ないので生産性を損なうことがない。

Claims (2)

  1. 反応室を有し、
    前記反応室の内側に第１の電極Ａを有し、
    前記反応室の内側に第１の電極Ｂを有し、
    前記反応室の内側に第２の電極を有し、
    波長が１０ｍ以上の高周波電力を前記第１の電極Ａに供給することができる第１の電源を有し、
    波長が１０ｍ未満の高周波電力を前記第１の電極Ｂに供給することができる第２の電源を有し、
    前記第１の電極Ａ及び前記第１の電極Ｂと連結されたガス供給手段を有し、
    前記第１の電極Ａ及び前記第１の電極Ｂは、前記第２の電極の上方に位置し、
    前記第２の電極は、基板を載置することができる形状を有し、
    前記第２の電極は、接地されており、
    前記第２の電極は、ヒータを有し、
    前記第１の電極Ａは第１の電極Ｂと接触していないことを特徴とするプラズマＣＶＤ装置。
  2. 請求項１において、
    前記反応室は、アルミニウム又はステンレスを有し、
    前記第１の電極Ａ及び前記第１の電極Ｂは、前記反応室と絶縁分離されていることを特徴とするプラズマＣＶＤ装置。
JP2012166463A 2007-08-17 2012-07-27 プラズマｃｖｄ装置 Expired - Fee Related JP5393853B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012166463A JP5393853B2 (ja) 2007-08-17 2012-07-27 プラズマｃｖｄ装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007212946 2007-08-17
JP2007212848 2007-08-17
JP2007212848 2007-08-17
JP2007212946 2007-08-17
JP2012166463A JP5393853B2 (ja) 2007-08-17 2012-07-27 プラズマｃｖｄ装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008194452A Division JP5058909B2 (ja) 2007-08-17 2008-07-29 プラズマｃｖｄ装置及び薄膜トランジスタの作製方法

Publications (2)

Publication Number Publication Date
JP2012256905A JP2012256905A (ja) 2012-12-27
JP5393853B2 true JP5393853B2 (ja) 2014-01-22

Family

ID=40363297

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008194452A Expired - Fee Related JP5058909B2 (ja) 2007-08-17 2008-07-29 プラズマｃｖｄ装置及び薄膜トランジスタの作製方法
JP2012166463A Expired - Fee Related JP5393853B2 (ja) 2007-08-17 2012-07-27 プラズマｃｖｄ装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008194452A Expired - Fee Related JP5058909B2 (ja) 2007-08-17 2008-07-29 プラズマｃｖｄ装置及び薄膜トランジスタの作製方法

Country Status (5)

Country Link
US (2) US7842586B2 (ja)
JP (2) JP5058909B2 (ja)
KR (1) KR101512761B1 (ja)
CN (1) CN101368267B (ja)
TW (2) TWI555876B (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560049B1 (ko) * 1997-05-10 2006-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막방법
US8247315B2 (en) * 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
TWI556309B (zh) 2009-06-19 2016-11-01 半導體能源研究所股份有限公司 電漿處理裝置，形成膜的方法，和薄膜電晶體的製造方法
US8258025B2 (en) * 2009-08-07 2012-09-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and thin film transistor
US9177761B2 (en) 2009-08-25 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus, method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
JP5698950B2 (ja) 2009-10-23 2015-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5706670B2 (ja) * 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
TWI407578B (zh) * 2009-12-31 2013-09-01 Metal Ind Res Anddevelopment Ct Chemical vapor deposition process
JP5752447B2 (ja) * 2010-03-15 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
CN102206815B (zh) * 2010-03-30 2014-01-22 鸿富锦精密工业（深圳）有限公司 等离子体镀膜装置
US8440548B2 (en) 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
US8895116B2 (en) 2010-11-04 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of crystalline semiconductor film and manufacturing method of semiconductor device
US8815635B2 (en) 2010-11-05 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of photoelectric conversion device
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
US8828859B2 (en) * 2011-02-11 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor film and method for manufacturing semiconductor device
CN104040678A (zh) * 2011-08-16 2014-09-10 P2I有限公司 等离子体处理设备
KR101932169B1 (ko) * 2012-03-23 2018-12-27 삼성디스플레이 주식회사 기판 처리 장치 및 방법
CN104285302B (zh) 2012-05-10 2017-08-22 株式会社半导体能源研究所 半导体装置
TWI495746B (zh) * 2013-11-13 2015-08-11 Mingdao University 沉積系統
KR102236381B1 (ko) * 2014-07-18 2021-04-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN104532192B (zh) * 2014-12-19 2018-01-30 深圳市华星光电技术有限公司 蒸镀装置
FR3035122B1 (fr) * 2015-04-20 2017-04-28 Coating Plasma Ind Procede de traitement de surface d'un film en mouvement et installation pour la mise en oeuvre de ce procede
JP6515050B2 (ja) * 2016-03-15 2019-05-15 東芝デバイス＆ストレージ株式会社 半導体製造装置
KR20190003972A (ko) * 2016-04-29 2019-01-10 레트로-세미 테크놀로지스, 엘엘씨 분할 전극을 가지는 플라즈마 반응기
WO2017189221A1 (en) * 2016-04-29 2017-11-02 Retro-Semi Technologies, Llc Plasma reactor having divided electrodes
WO2018121896A1 (en) * 2016-12-27 2018-07-05 Evatec Ag Rf capacitive coupled dual frequency etch reactor
US10247865B2 (en) * 2017-07-24 2019-04-02 Viavi Solutions Inc. Optical filter
US10395894B2 (en) * 2017-08-31 2019-08-27 Lam Research Corporation Systems and methods for achieving peak ion energy enhancement with a low angular spread
CN107991289A (zh) * 2017-11-17 2018-05-04 浙江全世科技有限公司 一种等离子体高度调整装置及方法
JP7130548B2 (ja) * 2018-07-30 2022-09-05 東京エレクトロン株式会社 成膜方法及び成膜装置
US10861722B2 (en) * 2018-11-13 2020-12-08 Applied Materials, Inc. Integrated semiconductor processing
WO2020161139A2 (en) * 2019-02-06 2020-08-13 Evatec Ag Method of producing ions and apparatus
KR20220069148A (ko) * 2020-11-19 2022-05-27 삼성전자주식회사 반도체 소자의 제조 장치 및 반도체 소자의 제조 방법

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
JPS6187371A (ja) 1984-10-05 1986-05-02 Hitachi Ltd 薄膜半導体装置
KR920003431B1 (ko) * 1988-02-05 1992-05-01 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 플라즈마 처리 방법 및 장치
US5256509A (en) * 1989-11-20 1993-10-26 Semiconductor Energy Laboratory Co., Ltd. Image-forming member for electrophotography and manufacturing method for the same
JPH03201492A (ja) * 1989-12-28 1991-09-03 Toshiba Corp レーザ発振器の光量制御装置
EP0473988A1 (en) 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
KR930011413B1 (ko) * 1990-09-25 1993-12-06 가부시키가이샤 한도오따이 에네루기 겐큐쇼 펄스형 전자파를 사용한 플라즈마 cvd 법
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US6709907B1 (en) * 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
JP3201492B2 (ja) 1992-03-27 2001-08-20 キヤノン株式会社 非晶質シリコン膜の製造方法、非晶質窒化シリコン膜の製造方法、微結晶シリコン膜の製造方法、及び非単結晶半導体装置
JP2924441B2 (ja) 1992-04-27 1999-07-26 日本電気株式会社 薄膜トランジスタ及びその製造方法
US5688330A (en) * 1992-05-13 1997-11-18 Ohmi; Tadahiro Process apparatus
JPH06326026A (ja) 1993-04-13 1994-11-25 Applied Materials Inc 半導体装置の薄膜形成方法
US5571571A (en) * 1993-06-16 1996-11-05 Applied Materials, Inc. Method of forming a thin film for a semiconductor device
KR100241817B1 (ko) * 1993-12-27 2000-02-01 니시무로 타이죠 박막형성법
JP3152829B2 (ja) 1994-01-18 2001-04-03 株式会社東芝 半導体装置の製造方法
JPH07254592A (ja) 1994-03-16 1995-10-03 Fujitsu Ltd 半導体装置の製造方法
JP2984537B2 (ja) * 1994-03-25 1999-11-29 キヤノン株式会社 光起電力素子
JPH0897199A (ja) * 1994-09-22 1996-04-12 Toshiba Corp 絶縁膜の形成方法
TW303526B (ja) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JP2661594B2 (ja) * 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
US5779807A (en) * 1996-10-29 1998-07-14 Applied Materials, Inc. Method and apparatus for removing particulates from semiconductor substrates in plasma processing chambers
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JP3581546B2 (ja) 1997-11-27 2004-10-27 キヤノン株式会社 微結晶シリコン膜形成方法および光起電力素子の製造方法
JPH11246971A (ja) * 1998-03-03 1999-09-14 Canon Inc 微結晶シリコン系薄膜の作製方法及び作製装置
JP2000150888A (ja) 1998-11-10 2000-05-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタの形成方法及び薄膜トランジスタ
US7091605B2 (en) * 2001-09-21 2006-08-15 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2001077366A (ja) * 1999-08-20 2001-03-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法
JP3538088B2 (ja) 1999-10-25 2004-06-14 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタおよびその製造方法
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
JP2001267310A (ja) * 2000-03-17 2001-09-28 Tokyo Electron Ltd プラズマ成膜方法及びその装置
JP2001326217A (ja) * 2000-05-15 2001-11-22 Hitachi Ltd プラズマ処理装置
JP4296371B2 (ja) * 2000-07-24 2009-07-15 日本電気株式会社 多結晶シリコン膜の成膜方法とその成膜装置
JP3897582B2 (ja) * 2000-12-12 2007-03-28 キヤノン株式会社 真空処理方法、真空処理装置、半導体装置の製造方法および半導体装置
JP2002246368A (ja) * 2001-02-14 2002-08-30 Anelva Corp ウェハー表面径方向均一プラズマを用いるウェハー処理システム
JP2002246605A (ja) 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 液晶表示用薄膜トランジスタの製造方法
US6777037B2 (en) * 2001-02-21 2004-08-17 Hitachi, Ltd. Plasma processing method and apparatus
JP3637291B2 (ja) * 2001-05-01 2005-04-13 三菱重工業株式会社 プラズマ化学蒸着装置における高周波プラズマの大面積均一化方法及び装置
JP2003007682A (ja) 2001-06-25 2003-01-10 Matsushita Electric Ind Co Ltd プラズマ処理装置用の電極部材
JP4035298B2 (ja) * 2001-07-18 2008-01-16 キヤノン株式会社 プラズマ処理方法、半導体装置の製造方法および半導体装置
JP2003041369A (ja) * 2001-07-30 2003-02-13 Canon Inc 真空処理方法および真空処理装置
JP4137419B2 (ja) * 2001-09-28 2008-08-20 東京エレクトロン株式会社 プラズマ処理装置
TW577176B (en) * 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
JP3846881B2 (ja) * 2003-04-04 2006-11-15 日本エー・エス・エム株式会社 プラズマ処理装置及びシリコン酸化膜を形成する方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
US7051672B2 (en) * 2004-02-17 2006-05-30 Syngenta Participations Ag System for providing beneficial insects or mites
EP1722217B1 (en) * 2004-02-26 2011-04-13 Origin Electric Company Ltd Acid liquid leak sensor
JP4577114B2 (ja) 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
JP2007159372A (ja) * 2005-12-08 2007-06-21 Sumitomo Wiring Syst Ltd ケーブルのガイド装置
JP2007049171A (ja) 2006-08-30 2007-02-22 Chi Mei Electronics Corp 微結晶薄膜トランジスタを用いた画像表示装置
JP5331389B2 (ja) * 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
US8101444B2 (en) * 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP5058909B2 (ja) 2012-10-24
TWI475128B (zh) 2015-03-01
TW201402860A (zh) 2014-01-16
KR20090018574A (ko) 2009-02-20
JP2012256905A (ja) 2012-12-27
CN101368267B (zh) 2013-05-22
TW200927985A (en) 2009-07-01
US7842586B2 (en) 2010-11-30
CN101368267A (zh) 2009-02-18
TWI555876B (zh) 2016-11-01
US20110056435A1 (en) 2011-03-10
KR101512761B1 (ko) 2015-04-16
US20090047774A1 (en) 2009-02-19
JP2009071280A (ja) 2009-04-02
US8368075B2 (en) 2013-02-05

Similar Documents

Publication Publication Date Title
JP5393853B2 (ja) プラズマｃｖｄ装置
JP6154880B2 (ja) 表示装置の作製方法
KR100932815B1 (ko) 저온 폴리-실리콘 박막 트랜지스터를 위한 다층 고품질게이트 유전체
US7011866B1 (en) Method and apparatus for film deposition
KR101817684B1 (ko) PECVD SiO2 패시베이션을 사용한 IGZO 및 ZNO TFT 제조 방법
JP5478380B2 (ja) プラズマ成膜装置
TWI437642B (zh) 半導體裝置的製造方法
JP5216446B2 (ja) プラズマｃｖｄ装置及び表示装置の作製方法
KR101870491B1 (ko) 플라즈마 처리 장치, 기판 처리 시스템, 박막 트랜지스터의 제조 방법 및 기억 매체
JP4126517B2 (ja) 気相加工装置
US20100173448A1 (en) High frequency plasma enhanced chemical vapor deposition
KR20220020379A (ko) 박막 트랜지스터 구조들을 위한 유도 결합 고밀도 플라즈마 막들을 형성하는 방법
JP2005252012A (ja) 成膜方法、半導体素子の形成方法、半導体装置、及び表示装置
US11670722B2 (en) Process to reduce plasma induced damage
JP2012238637A (ja) スパッタリング方法およびスパッタリング装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131015

R150 Certificate of patent or registration of utility model

Ref document number: 5393853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees