JP7199174B2 - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP7199174B2
JP7199174B2 JP2018140008A JP2018140008A JP7199174B2 JP 7199174 B2 JP7199174 B2 JP 7199174B2 JP 2018140008 A JP2018140008 A JP 2018140008A JP 2018140008 A JP2018140008 A JP 2018140008A JP 7199174 B2 JP7199174 B2 JP 7199174B2
Authority
JP
Japan
Prior art keywords
gas
etching
wiring layer
chamber
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018140008A
Other languages
English (en)
Other versions
JP2020017646A (ja
Inventor
悠 依田
喬史 神戸
久 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018140008A priority Critical patent/JP7199174B2/ja
Priority to TW108124624A priority patent/TWI813722B/zh
Priority to KR1020190088687A priority patent/KR102281211B1/ko
Priority to CN201910681549.4A priority patent/CN110783260B/zh
Publication of JP2020017646A publication Critical patent/JP2020017646A/ja
Application granted granted Critical
Publication of JP7199174B2 publication Critical patent/JP7199174B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Magnetic Heads (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本開示の種々の側面および実施形態は、エッチング方法に関する。
ＦＰＤ（Flat Panel Display）に使用される薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）は、ガラス基板などの基板上に、ゲート配線層やゲート絶縁層、半導体層などをパターニングしながら順次積層していくことにより形成される。ＴＦＴのチャネルには、電子移動度の高さや、消費電力の低さ等の観点から、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）からなる酸化物半導体が用いられる。このような酸化物半導体は、アモルファス状態であっても比較的高い電子移動度を有する。そのため、酸化物半導体をＴＦＴのチャネルに用いることで、高速のスイッチング動作を実現することが可能となる。
例えば、バックチャネルエッチ型のボトムゲート構造のＴＦＴでは、ガラス基板上にゲート配線層、ゲート絶縁層、および酸化物半導体が順次形成された後、酸化物半導体の上に、配線層が形成される。そして、その配線層をプラズマ等でエッチングすることにより、ソース配線およびドレイン配線が形成される。ソース配線およびドレイン配線となる配線層としては、例えばチタン（Ｔｉ）層、アルミニウム（Ａｌ）層、およびＴｉ層が積層された金属層が多用されており、その場合のエッチングガスとしては、Ｃｌ２ガス等の塩素含有ガスが用いられる。また、配線層のエッチングでは、エッチングによる反応副生成物を抑制するために、Ｃｌ２ガスにＢＣｌ３ガスが添加されることがある。
特開平１０－３３５３１３号公報
ところで、配線層のエッチングでは、配線層が徐々に削れてゆき、配線層の下層の酸化物半導体が徐々に露出する。配線層にソースやドレインなどを形成し、これらの電気的な導通を遮断するためには、配線層の下層の酸化物半導体が十分に露出するまで配線層のエッチングが継続される。そのため、酸化物半導体が十分に露出するまでは、配線層のエッチングにより酸化物半導体の表面がプラズマに晒されることになる。配線層のエッチングにＢＣｌ３ガスが用いられると、酸化物半導体中の酸素原子がプラズマに含まれるホウ素原子と結びつき、酸化物半導体から離脱する。これにより、酸化物半導体の絶縁性能が低下し、酸化物半導体の特性が劣化する。
本開示の一側面は、エッチング方法であって、供給工程と、第１のエッチング工程と、停止工程と、第２のエッチング工程とを含む。供給工程では、半導体素子を形成するために、酸化物半導体上にＡｌを含む配線層が積層された構造を有する被処理基板が収容されたチャンバ内に、還元性ガスおよび塩素含有ガスが供給される。第１のエッチング工程では、チャンバ内に供給された還元性ガスおよび塩素含有ガスから成る混合ガスを含む処理ガスのプラズマにより、配線層がエッチングされる。停止工程では、第１のエッチング工程により配線層が所定の厚さまでエッチングされた場合に、チャンバ内への還元性ガスの供給が停止される。第２のエッチング工程では、チャンバ内に供給された塩素含有ガスを含む処理ガスのプラズマにより、配線層がさらにエッチングされる。
本開示の種々の側面および実施形態によれば、配線層のエッチングに使用されるガスによる酸化物半導体の特性劣化を抑制することができる。
図１は、本開示の第１の実施形態におけるエッチング装置の一例を示す概略断面図である。 図２は、ボトムゲート構造のＴＦＴである半導体素子の配線形成工程の一例を示す模式図である。 図３は、ボトムゲート構造のＴＦＴである半導体素子の配線形成工程の一例を示す模式図である。 図４は、処理ガス毎の半導体層の抵抗値および半導体層のエッチングレートの一例を示す図である。 図５は、第１の実施形態におけるＢＣｌ３ガスの供給停止のタイミングの一例を説明するための図である。 図６は、第１の実施形態におけるエッチング処理の一例を示すフローチャートである。 図７は、本開示の第２の実施形態におけるエッチング装置の一例を示す概略断面図である。 図８は、第２の実施形態におけるＢＣｌ３ガスの供給停止のタイミングの一例を説明するための図である。 図９は、第２の実施形態におけるエッチング処理の一例を示すフローチャートである。 図１０は、制御装置のハードウェアの一例を示す図である。
以下に、開示するエッチング方法の実施形態について、図面を参照しながら詳細に説明する。なお、以下の本実施形態により、開示されるエッチング方法が限定されるものではない。
（第１の実施形態）
［エッチング装置１の構成］
図１は、本開示の第１の実施形態におけるエッチング装置１の一例を示す概略断面図である。エッチング装置１は、本体１０および制御装置２０を有する。エッチング装置１は、被処理基板Ｇ上に形成された複数の半導体素子の配線層をプラズマによりエッチングする装置である。本実施形態において、被処理基板Ｇは、例えばＦＰＤパネル用のガラス基板であり、エッチング装置１によるエッチング処理を含む種々の工程を経て、被処理基板Ｇ上に複数のＴＦＴが形成される。なお、以下では、被処理基板Ｇ上に形成されるそれぞれのＴＦＴを、半導体素子Ｄと記載する。
本体１０は、例えば、内壁面が陽極酸化処理されたアルミニウム等によって形成された角筒形状の気密なチャンバ１０１を有する。チャンバ１０１は接地されている。チャンバ１０１は、誘電体壁１０２により上下に区画されており、誘電体壁１０２の上面側が、アンテナが収容されるアンテナ室１０３となっており、誘電体壁１０２の下面側が、プラズマが生成される処理室１０４となっている。誘電体壁１０２はＡｌ２Ｏ３等のセラミックスまたは石英等で構成されており、処理室１０４の天井壁を構成する。
チャンバ１０１におけるアンテナ室１０３の側壁１０３ａと処理室１０４の側壁１０４ａとの間には内側に突出する支持棚１０５が設けられており、誘電体壁１０２は、当該支持棚１０５によって支持されている。
誘電体壁１０２の下側部分には、処理ガスを処理室１０４内に供給するための長尺のシャワー筐体１１１が配置されている。シャワー筐体１１１は、誘電体壁１０２を支持する支持梁を兼ねており、例えば、複数のサスペンダ（図示せず）によりチャンバ１０１の天井に吊された状態となっている。
シャワー筐体１１１は、例えば表面が陽極酸化処理されたアルミニウム等の導電性材料で構成されている。シャワー筐体１１１の内部には水平方向に広がるガス拡散室１１２が形成されており、ガス拡散室１１２には、下方に向かって延びる複数のガス吐出孔１１２ａが連通している。
シャワー筐体１１１には、ガス拡散室１１２に連通するようにガス供給管１２４が設けられている。ガス供給管１２４は、チャンバ１０１の天井からチャンバ１０１の外部へ貫通し、ガス供給機構１２０に接続されている。
ガス供給機構１２０は、ガス供給源１２１ａ、ガス供給源１２１ｂ、ＭＦＣ（Mass Flow Controller）１２２ａ、ＭＦＣ１２２ｂ、バルブ１２３ａ、およびバルブ１２３ｂを有する。ＭＦＣ１２２ａは、例えばＣｌ２ガスを供給するガス供給源１２１ａに接続され、ガス供給源１２１ａから供給されるガスの流量を制御する。バルブ１２３ａは、ＭＦＣ１２２ａによって流量が制御されたガスのガス供給管１２４への供給および供給停止を制御する。Ｃｌ２ガスは、塩素含有ガスの一例である。
ＭＦＣ１２２ｂは、例えばＢＣｌ３ガスを供給するガス供給源１２１ｂに接続され、ガス供給源１２１ｂから供給されるガスの流量を制御する。バルブ１２３ｂは、ＭＦＣ１２２ｂによって流量が制御されたガスのガス供給管１２４への供給および供給停止を制御する。ＢＣｌ３ガスは、還元性ガスの一例である。
ガス供給機構１２０から供給されたガスは、ガス供給管１２４を介して、シャワー筐体１１１内のガス拡散室１１２に供給され、ガス拡散室１１２内を拡散する。そして、ガス拡散室１１２内を拡散したガスは、シャワー筐体１１１の下面のガス吐出孔１１２ａから処理室１０４内の空間へ吐出される。
アンテナ室１０３内には、アンテナ１１３が配設されている。アンテナ１１３は、銅やアルミニウム等の導電性の高い金属により形成されたアンテナ線１１３ａを有する。アンテナ線１１３ａは、環状や渦巻状等の任意の形状に形成される。アンテナ１１３は絶縁部材で構成されたスペーサ１１７により誘電体壁１０２から離間している。
アンテナ線１１３ａの端子１１８には、アンテナ室１０３の上方へ延びる給電部材１１６の一端が接続されている。給電部材１１６の他端には、給電線１１９の一端が接続されており、給電線１１９の他端には、整合器１１４を介して高周波電源１１５が接続されている。高周波電源１１５は、整合器１１４、給電線１１９、給電部材１１６、および端子１１８を介して、アンテナ１１３に、例えば１３．５６ＭＨｚの周波数の高周波電力を供給する。これにより、アンテナ１１３の下方にある処理室１０４内に誘導電界が形成され、この誘導電界により、シャワー筐体１１１から供給されたガスがプラズマ化され、処理室１０４内に誘導結合プラズマが生成される。
処理室１０４内の底壁には、絶縁性部材により矩形状に形成されたスペーサ１２６を介して、被処理基板Ｇを載置する載置台１３０が設けられている。載置台１３０は、スペーサ１２６の上に設けられた基材１３１と、基材１３１の上に設けられた静電チャック１３２と、絶縁性部材で形成され、基材１３１および静電チャック１３２の側壁を覆う保護部材１３３とを有する。基材１３１および静電チャック１３２は被処理基板Ｇの形状に対応した矩形状をなし、載置台１３０の全体が四角板状または柱状に形成されている。スペーサ１２６および保護部材１３３は、アルミナ等の絶縁性セラミックスで構成されている。
静電チャック１３２は、基材１３１の上面に設けられている。静電チャック１３２は、セラミックス溶射膜からなる誘電体層１４５と、誘電体層１４５の内部に設けられた電極１４６とを有する。電極１４６は、例えば板状、膜状、格子状、網状等種々の形態をとることができる。電極１４６には、給電線１４７を介して直流電源１４８が接続されており、直流電源１４８から供給された直流電圧が印加される。直流電源１４８から給電線１４７を介して電極１４６に印加される直流電圧は、スイッチ（図示せず）により制御される。直流電源１４８から印加される直流電圧により、電極１４６にクーロン力等の静電吸着力が発生し、静電チャック１３２上に載置された被処理基板Ｇが静電チャック１３２の上面に吸着保持される。静電チャック１３２の誘電体層１４５としては、Ａｌ２Ｏ３やＹ２Ｏ３等を用いることができる。
基材１３１には、給電線１５１を介して整合器１５２および高周波電源１５３が接続されている。高周波電源１５３は、整合器１５２および給電線１５１を介して基材１３１に、所定の周波数の高周波電力を供給する。給電線１５１および整合器１５２を介して基材１３１に高周波電力が供給されることにより、基材１３１の上方に配置された被処理基板Ｇにイオンが引き込まれる。高周波電源１５３によって基材１３１に供給される高周波電力の周波数は、例えば５０ｋＨｚ～１０ＭＨｚの範囲の周波数であり、例えば３．２ＭＨｚである。
なお、載置台１３０の基材１３１内には、被処理基板Ｇの温度を制御するための温度調節機構および温度センサ（いずれも図示せず）が設けられている。また、本体１０には、静電チャック１３２から被処理基板Ｇへの熱伝達量を調節するための例えばＨｅガス等の伝熱ガスを、被処理基板Ｇと静電チャック１３２との間に供給する伝熱ガス供給機構（図示せず）が設けられている。さらに、載置台１３０には、被処理基板Ｇの受け渡しを行うための複数の昇降ピン（図示せず）が静電チャック１３２の上面に対して突没可能に設けられている。
処理室１０４の側壁１０４ａには、被処理基板Ｇを搬入および搬出するための開口１５５が設けられており、開口１５５はゲートバルブＶによって開閉可能となっている。ゲートバルブＶが開かれることにより、開口１５５を介して被処理基板Ｇの搬入および搬出が可能となる。
処理室１０４の底壁の縁部または隅部には複数の排気口１５９が形成されており、各排気口１５９には排気機構１６０が設けられている。排気機構１６０は、排気口１５９に接続された排気管１６１と、開度を調整することにより処理室１０４内の圧力を制御するＡＰＣ（Auto Pressure Controller）バルブ１６２と、処理室１０４内を排気するための真空ポンプ１６３とを有する。真空ポンプ１６３により処理室１０４内が排気され、ＡＰＣバルブ１６２の開度が調整されることにより、処理室１０４内の圧力が所定の圧力に維持される。
制御装置２０は、メモリおよびプロセッサを有する。制御装置２０内のプロセッサは、制御装置２０内のメモリに格納されたプログラムを読み出して実行することにより、本体１０の各部を制御する。制御装置２０によって行われる具体的な処理については、後述する。
［半導体素子Ｄの形成過程］
ここで、被処理基板Ｇ上に形成される半導体素子Ｄの形成過程の一部について説明する。図２および図３は、ボトムゲート構造のＴＦＴである半導体素子Ｄの配線形成工程の一例を示す模式図である。被処理基板Ｇ上の半導体素子Ｄの配線形成工程では、まず、ガラス基板などの基板上にゲート配線（図示せず）が形成され、ゲート配線上にゲート絶縁膜３０が積層される。そして、例えば図２に示すように、ゲート絶縁膜３０上に半導体層３１が積層される。本実施形態において、半導体層３１は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）からなる酸化物半導体である。酸化物半導体である半導体層３１は、ＴＦＴのチャネルを構成する。
そして、半導体層３１が所定の形状にパターニングされた後、半導体層３１を覆うように、Ａｌを含む配線層３２が積層される。配線層３２は、例えば図２に示すように、Ｔｉを含むＴｉ層３２０上に、Ａｌを含むＡｌ層３２１が積層され、Ａｌ層３２１上に、Ｔｉを含むＴｉ層３２２が積層されることにより形成される。Ｔｉ層３２０は、第１の配線層の一例であり、Ａｌ層３２１は、第２の配線層の一例である。そして、配線層３２上に、フォトレジスト３３が積層され、ソース配線およびドレイン配線を所定の形状にエッチングするためにフォトレジスト３３がパターニングされる。
次に、ＢＣｌ３ガスおよびＣｌ２ガスを含む混合ガスのプラズマを用いて、フォトレジスト３３に覆われていない配線層３２がエッチングにより除去され、例えば図３に示すように、ソース配線およびドレイン配線が形成される。このとき、配線層３２がエッチングされることにより、半導体層３１が露出し、半導体層３１の表面３１ａがプラズマに晒される。
本実施形態では、処理ガスとしてＢＣｌ３ガスおよびＣｌ２ガスを含む混合ガスのプラズマを用いて配線層３２のエッチングが開始される。ここで、半導体層３１の表面３１ａが露出しても、還元性ガスを含む混合ガスのプラズマを用いて配線層３２のエッチングが継続されると、還元性ガスに触れる半導体層３１の表面３１ａが還元され、半導体層３１の表面３１ａから酸素原子が離脱する。これにより、半導体層３１の抵抗値が低下して導体化し、半導体層３１の性能が劣化する。
ここで、半導体層３１がプラズマに晒された場合の影響を検証するため、プラズマに一定時間晒された場合の半導体層３１の抵抗値を、処理ガス毎に測定したところ、例えば図４のようになった。併せて、半導体層３１のプラズマによるエッチングレートについても測定した。図４は、処理ガス毎の半導体層３１の抵抗値および半導体層３１のエッチングレートの一例を示す図である。
例えば図４に示されるように、半導体層３１がＣｌ２ガスのプラズマに一定時間晒されても、半導体層３１の抵抗値は、オーバーレンジ（Ｏ．Ｒ．）、具体的には１０００ＭΩ以上であり、良好に半導体としての性能が維持されている。一方、半導体層３１がＣｌ２ガスおよびＢＣｌ３ガスを含む混合ガスのプラズマに一定時間晒された場合には、半導体層３１の抵抗値は、約９００ｋΩ程度まで低下した。ＢＣｌ３ガスに含まれるホウ素原子によって半導体層３１を形成する酸化物が還元され、半導体層３１が導体化して半導体層３１の抵抗値が低下したためと考えられる。
なお、処理ガスとしてＣｌ２ガスを用いた場合、および、Ｃｌ２ガスおよびＢＣｌ３ガスを含む混合ガスを用いた場合のいずれにおいても、半導体層３１のエッチングレートは、２０ｎｍ／ｍｉｎ前後の値であり、ほぼ同程度であった。また、還元性のあるＢＣｌ３ガスが含まれていなければ、半導体層３１がＣｌ２ガスおよびＡｒガスを含む混合ガスのプラズマに一定時間晒されても、半導体層３１は良好に半導体としての性能が維持されていた。また、処理ガスとしてＣｌ２ガスおよびＡｒガスを含む混合ガスを用いた場合も、半導体層３１のエッチングレートは２０ｎｍ／ｍｉｎ前後の値であり、処理ガスとしてＣｌ２ガスを用いた場合と同程度であった。従って、半導体層３１の導体化を避けるためにガスを切り替えても、特には削れ量が増えるという心配はない。なお、それぞれのガスに対するＡｌ層のエッチングレートも半導体層３１のエッチングレートと同程度である。
このように、半導体層３１がＣｌ２ガスおよびＢＣｌ３ガスを含む混合ガスのプラズマに晒された場合には、ＢＣｌ３ガスに含まれるホウ素原子によって半導体層３１の性能が劣化する。そこで、本実施形態のエッチング装置１は、半導体層３１の性能劣化を抑制するために、配線層３２のエッチングにおいて、半導体層３１の表面３１ａが露出する前に、ＢＣｌ３ガスの供給を停止する。そして、エッチング装置１は、ＢＣｌ３ガスを含まないＣｌ２ガスのプラズマを用いて、残りの厚さの配線層３２のエッチングを行う。これにより、配線層３２のエッチングに使用されるガスによる半導体層３１の特性劣化を抑制することができる。
なお、配線層３２のエッチングを最初からＣｌ２ガスのみを用いて行うことも考えられるが、Ｃｌ２ガスにＢＣｌ３ガスが添加されることにより、チャンバ１０１内の部材に付着する反応副生成物（いわゆるデポ）が抑制される。チャンバ１０１内の部材に付着するデポが少なければ、チャンバ１０１内のクリーニングの頻度を低くすることができ、処理のスループットを向上させることができる。そのため、半導体層３１の表面３１ａが配線層３２で覆われている間は、極力ＢＣｌ３ガスを含む混合ガスのプラズマを用いて配線層３２をエッチングすることが好ましい。
また、ＢＣｌ３ガスの供給を停止しても、チャンバ１０１内からＢＣｌ３ガスの分子がなくなるまでには多少の時間がかかる。そのため、半導体層３１が露出する直前でＢＣｌ３ガスの供給を停止したとしても、チャンバ１０１内に残留するＢＣｌ３ガスの分子により、半導体層３１の表面３１ａが還元される場合がある。そのため、本実施形態のエッチング装置１では、配線層３２が所定の厚さになった段階でＢＣｌ３ガスの供給が停止される。「所定の厚さ」は、例えば、ＢＣｌ３ガスの供給が停止されてから、処理ガスがＣｌ２ガスおよびＢＣｌ３ガスを含む混合ガスからＢＣｌ３ガスを含まないガスに置換されるのに要する置換時間内にエッチングされる配線層３２の厚さよりも厚い。
ここで、被処理基板Ｇ上には、全面にわたり複数の半導体素子Ｄが形成されるため、配線層３２は被処理基板Ｇの全面にわたって均一にエッチングされることが望ましい。しかし、チャンバ１０１内では、配線層３２のエッチングレートが比較的高い領域と比較的低い領域とが存在する。そのため、チャンバ１０１内において配線層３２のエッチングレートが高い領域では、エッチングレートが低い領域よりも、早期に半導体層３１が露出する。そのため、「所定の厚さ」は、チャンバ１０１内においてエッチングレートが最も高い領域において、上記の置換時間内にエッチングされる配線層３２の厚さよりも厚いことが好ましい。これにより、被処理基板Ｇ上の全ての領域において半導体層３１が露出する前に、チャンバ１０１内のガスをＣｌ２ガスおよびＢＣｌ３ガスを含む混合ガスからＢＣｌ３ガスを含まないガスに置換することができる。
［ＢＣｌ３ガスの制御タイミング］
本実施形態の制御装置２０は、例えば図５に示されるようにＢＣｌ３ガスの供給を制御する。図５は、第１の実施形態におけるＢＣｌ３ガスの停止タイミングの一例を説明するための図である。例えば図５において、時刻ｔ0は、エッチングにより被処理基板Ｇ上の全ての配線層３２のエッチングが完了する時刻である。また、時刻ｔ1は、エッチングレートが最も高い領域において半導体層３１の表面３１ａが露出する時刻である。また、時刻ｔ3は、ＢＣｌ３ガスの供給が停止される時刻であり、時刻ｔ2は、時刻ｔ3から置換時間Δｔeが経過した後の時刻である。
本実施形態において、制御装置２０は、期間Δｔaにおいて被処理基板Ｇ上の配線層３２をプラズマによりエッチングする。その際、制御装置２０は、配線層３２のエッチングの開始から時刻ｔ3までの期間Δｔbでは、Ｃｌ２ガスおよびＢＣｌ３ガスを含む混合ガスのプラズマを用いてエッチングを行う。そして、制御装置２０は、時刻ｔ3においてＢＣｌ３ガスの供給を停止する。時刻ｔ3以降の期間Δｔcでは、主にＣｌ２ガスのプラズマにより配線層３２のエッチングが行われる。
時刻ｔ3においてＢＣｌ３ガスの供給が停止されると、例えば図５に示されるように、チャンバ１０１内のＢＣｌ３ガスの分子の濃度は徐々に減少し、時刻ｔ3から置換時間Δｔeが経過した時刻ｔ2においてチャンバ１０１内のＢＣｌ３ガスの分子の濃度が０になる。そして、時刻ｔ3から、置換時間Δｔeよりも長い期間Δｔdが経過した時刻ｔ1において、エッチングレートが最も高い領域の半導体層３１の表面３１ａが露出する。そのため、チャンバ１０１内にＢＣｌ３ガスの分子が残留している状態で、半導体層３１の表面３１ａが露出することを防止することができる。
ここで、Ｃｌ２ガスおよびＢＣｌ３ガスを含む混合ガスのプラズマを用いてエッチングを始めてから期間Δｔbが経過した時刻ｔ3では、エッチングレートが最も高い領域の配線層３２は、「所定の厚さ」までエッチングされている。そして、時刻ｔ3においてＢＣｌ３ガスの供給が停止された後は、エッチングレートが最も高い領域では、期間Δｔd内に「所定の厚さ」の配線層３２がエッチングされ、時刻ｔ1において半導体層３１の表面３１ａが露出する。期間Δｔd内にエッチングされる配線層３２の「所定の厚さ」は、エッチングレートが最も高い領域において、置換時間Δｔe内にエッチングされる配線層３２の厚さよりも厚い。これにより、エッチングレートが最も高い領域において半導体層３１の表面３１ａが露出する前に、ガスの置換を完了することができる。
なお、期間ΔｔbおよびΔｔcの長さは、Ｔｉ層３２２、Ａｌ層３２１、およびＴｉ層３２０の厚さと、それぞれの層のエッチングレートとの関係によって決まる。そのため、Ａｌ層３２１がエッチングされている途中でＢＣｌ３ガスの供給が停止される場合や、Ｔｉ層３２０がエッチングされている途中でＢＣｌ３ガスの供給が停止される場合があり得る。期間ΔｔbおよびΔｔcの値は、実験等により予め決定され、制御装置２０のメモリ内に予め格納される。
［エッチング処理］
図６は、第１の実施形態におけるエッチング処理の一例を示すフローチャートである。図６に例示されたエッチング処理は、制御装置２０の制御により実行される。図６に示された処理は、エッチング方法の一例である。
まず、ゲートバルブＶが開かれ、複数の半導体素子Ｄが例えば図２のような形成過程にある状態の被処理基板Ｇが処理室１０４内に搬入される（Ｓ１００）。そして、被処理基板Ｇが、静電チャック１３２上に載置され、ゲートバルブＶが閉じられる。そして、制御装置２０は、図示しないスイッチを制御して直流電源１４８からの直流電圧を給電線１４７を介して電極１４６に印加させる。これにより、被処理基板Ｇが静電チャック１３２の上面に吸着保持される。そして、制御装置２０は、図示しない温度調整機構を制御して、被処理基板Ｇを所定の温度に調節する。
次に、制御装置２０は、ＡＰＣバルブ１６２および真空ポンプ１６３を制御し、処理室１０４内を所定の真空度まで排気する。そして、制御装置２０は、バルブ１２３ａを開き、ガス供給源１２１ａから供給されるＣｌ２ガスが所定の流量となるようにＭＦＣ１２２ａを制御する。また、制御装置２０は、バルブ１２３ｂを開き、ガス供給源１２１ｂから供給されるＢＣｌ３ガスが所定の流量となるようにＭＦＣ１２２ｂを制御する。これにより、ガス供給管１２４を介して、処理室１０４内にＣｌ２ガスおよびＢＣｌ３ガスの供給が開始される（Ｓ１０１）。ステップＳ１０１は、供給工程の一例である。
次に、制御装置２０は、高周波電源１１５を制御して、例えば１３．５６ＭＨｚの高周波電力をアンテナ１１３に印加させる。これにより、アンテナ１１３の周りに発生した磁界が誘電体壁１０２を透過して、アンテナ１１３の下方の処理室１０４内に到達し、到達した磁界によって処理室１０４内に誘導電界が発生する。これにより、誘導電界によって処理室１０４内の電子が加速され、加速された電子が、処理室１０４内に導入されたＣｌ２ガスおよびＢＣｌ３ガスの分子や原子と衝突することにより、処理室１０４内に誘導結合プラズマが生成される（Ｓ１０２）。
そして、制御装置２０は、高周波電源１５３を制御して、例えば３．２ＭＨｚの高周波電力を基材１３１に供給させる。これにより、被処理基板Ｇ上にイオンが引き込まれ、被処理基板Ｇ上の配線層３２のエッチングが開始される。
本実施形態のエッチング装置１は、一例として、Ｇ４．５世代のサイズ（例えば、７３０ｍｍ×９２０ｍｍ）の被処理基板Ｇを処理する。ステップＳ１０２において開始されるプラズマエッチング処理の主な条件は、例えば以下の通りである。
処理室１０４内の圧力：１０～２０ｍＴ
プラズマ生成用の高周波電力：２ｋ～４ｋＷ
バイアス生成用の高周波電力：１ｋ～３ｋＷ
Ｃｌ２ガスの流量：４００～１０００ｓｃｃｍ
ＢＣｌ３ガスの流量：２００～６００ｓｃｃｍ
なお、Ｇ６世代のサイズ（例えば、１５００ｍｍ×１８５０ｍｍ）の被処理基板Ｇを処理するエッチング装置１では、プラズマ生成用の高周波電力、バイアス生成用の高周波電力、Ｃｌ２ガスの流量、およびＢＣｌ３ガスの流量が、それぞれ上記の４倍の値となる。
次に、制御装置２０は、配線層３２のエッチングの開始から所定時間Δｔbが経過したか否かを判定する（Ｓ１０３）。配線層３２のエッチングの開始から所定時間Δｔbが経過すると、配線層３２の厚さが「所定の厚さ」となる。所定時間Δｔbが経過するまで行われる配線層３２のプラズマエッチング処理は、第１のエッチング工程の一例である。配線層３２のエッチングの開始から所定時間Δｔbが経過していない場合（Ｓ１０３：Ｎｏ）、即ち、配線層３２の厚さが「所定の厚さ」になっていない場合、制御装置２０は、再びステップＳ１０３の処理を実行する。
一方、配線層３２のエッチングの開始から所定時間Δｔbが経過した場合（Ｓ１０３：Ｙｅｓ）、即ち、配線層３２の厚さが「所定の厚さ」となった場合、制御装置２０は、バルブ１２３ｂを閉じる。これにより、ガス供給源１２１ｂからのＢＣｌ３ガスの供給が停止される（Ｓ１０４）。ステップＳ１０４は、停止工程の一例である。それ以降の配線層３２のエッチングは、主にＣｌ２ガスのプラズマにより行われる。
次に、制御装置２０は、ＢＣｌ３ガスの供給が停止されてから所定時間Δｔcが経過したか否かを判定する（Ｓ１０５）。ＢＣｌ３ガスの供給が停止されてから所定時間Δｔcが経過するまで行われる配線層３２のプラズマエッチング処理は、第２のエッチング工程の一例である。ＢＣｌ３ガスの供給が停止されてから所定時間Δｔcが経過していない場合（Ｓ１０５：Ｎｏ）、即ち、被処理基板Ｇ上の少なくとも一部の領域の配線層３２のエッチングが完了していない場合、制御装置２０は、再びステップＳ１０５の処理を実行する。
一方、ＢＣｌ３ガスの供給が停止されてから所定時間Δｔcが経過した場合（Ｓ１０５：Ｙｅｓ）、即ち、被処理基板Ｇ上の全ての領域の配線層３２のエッチングが完了した場合、制御装置２０は、バルブ１２３ａを閉じるように制御する。これにより、ガス供給源１２１ａからのＣｌ２ガスの供給が停止される（Ｓ１０６）。
次に、制御装置２０は、高周波電源１１５および高周波電源１５３からの高周波電力の供給を停止することにより、処理室１０４内でのプラズマの生成を停止する（Ｓ１０７）。そして、制御装置２０は、ＡＰＣバルブ１６２および真空ポンプ１６３の動作を停止させる。そして、制御装置２０は、図示しないスイッチを制御して直流電源１４８から電極１４６への直流電圧の印加を停止させ、図示しない複数の昇降ピンを上昇させる。そして、ゲートバルブＶが開かれて、被処理基板Ｇが処理室１０４内から搬出される（Ｓ１０８）。
以上、第１の実施形態について説明した。本実施形態におけるエッチング方法は、供給工程と、第１のエッチング工程と、停止工程と、第２のエッチング工程とを含む。供給工程では、半導体素子Ｄを形成するために、半導体層３１上にＡｌを含む配線層３２が積層された構造を有する被処理基板Ｇが収容されたチャンバ１０１内に、還元性ガスの一例であるＢＣｌ３ガス、および、塩素含有ガスの一例であるＣｌ２ガスが供給される。第１のエッチング工程では、チャンバ内に供給されたＢＣｌ３ガスおよびＣｌ２ガスから成る混合ガスを含む処理ガスのプラズマにより、配線層３２がエッチングされる。停止工程では、第１のエッチング工程により配線層３２が所定の厚さまでエッチングされた場合に、チャンバ１０１内へのＢＣｌ３ガスの供給が停止される。第２のエッチング工程では、チャンバ１０１内に供給されたＣｌガスを含む処理ガスのプラズマにより、配線層がさらにエッチングされる。これにより、配線層３２のエッチングに使用されるガスによる半導体層３１の特性劣化を抑制することができる。
また、本実施形態において、「所定の厚さ」は、ＢＣｌ３ガスの供給が停止されてからＢＣｌ３ガスを含む処理ガスがＢＣｌ３ガスを含まないガスに置換されるのに要する時間内に配線層３２がエッチングされる厚さよりも厚い。これにより、半導体層３１の表面３１ａがＢＣｌ３ガスに晒されることを防止することができる。
また、本実施形態において、Ｃｌ２ガスおよびＢＣｌ３ガスを含む混合ガスのプラズマにより配線層３２が所定の厚さになるまでエッチングされるのに要する時間として予め混合ガス処理時間が設定され、第１のエッチング工程が混合ガス処理時間実行された後に停止工程が実行される。これにより、半導体層３１の表面３１ａがＢＣｌ３ガスに晒されることを防止するためのＢＣｌ３ガスの供給停止を容易に実現することができる。
（第２の実施形態）
第１の実施形態では、Ｃｌ２ガスおよびＢＣｌ３ガスを含む混合ガスのプラズマを用いて配線層３２のエッチングが開始され、配線層３２の厚さが所定の厚さになる時刻ｔ3において、ＢＣｌ３ガスの供給が停止される。即ち、第１の実施形態では、プラズマを用いた処理時間に基づいて、ＢＣｌ３ガスの供給停止が制御される。これに対し、第２の実施形態では、プラズマから発せられる特定の波長の光の強度の変化に基づいて、ＢＣｌ３ガスの供給停止が制御される。
［エッチング装置１の構成］
図７は、本開示の第２の実施形態におけるエッチング装置１の一例を示す概略断面図である。なお、以下に説明する点を除き、図７において、図１と同じ符号を付した構成は、図１における構成と同一または同様の機能を有するため説明を省略する。
本実施形態のエッチング装置１において、処理室１０４の側壁１０４ａには、例えば石英等により形成された窓１０６が設けられている。処理室１０４内で生成されたプラズマ中のイオンやラジカル等が発する光は、窓１０６を介して処理室１０４の外部へ放射される。窓１０６の外部には、発光モニタ１７０が設けられている。発光モニタ１７０は、窓１０６から漏れた光を受光し、受光した光に基づいて、プラズマ中のそれぞれの元素に特有の波長の光の強度を測定する。制御装置２０は、発光モニタ１７０によって測定された特定の波長の光の強度の変化に基づいて、ＢＣｌ３ガスの停止タイミングを制御する。
図８は、第２の実施形態におけるＢＣｌ３ガスの停止タイミングの一例を説明するための図である。なお、図８において、期間Δｔa～Δｔeおよび時刻ｔ0～ｔ3は、図５を用いて説明された期間Δｔa～Δｔeおよび時刻ｔ0～ｔ3と同様である。
例えば図８に示されるように、配線層３２のエッチングが始まると、まずＴｉ層３２２のエッチングにより、Ｔｉ層３２２から離脱したＴｉ元素を含む反応生成物が処理室１０４内に漂い始め、Ｔｉ元素に対応する波長の光の発光強度が増加する。また、Ｔｉ層３２２のエッチングによってＣｌ元素が消費され、Ｃｌ元素に対応する波長の光の強度が減少する。
そして、エッチングレートが最も高い領域においてＡｌ層３２１が露出すると、処理室１０４内においてＴｉ元素に対応する波長の光の発光強度が減少に転じると共に、Ａｌ元素の波長に対応する光の発光強度が増加し始める。また、Ｔｉ層３２２のエッチングによって消費されるＣｌ元素の量と、Ａｌ層３２１のエッチングによって消費されるＣｌ元素の量とは異なる。そのため、Ａｌ層３２１のエッチングの開始に伴って、Ｃｌ元素に対応する光の発光強度が変化（例えばさらに減少）する。
そして、エッチングレートが最も低い領域においてもＡｌ層３２１が露出すると、処理室１０４内においてＴｉ元素に対応する波長の光の発光強度が最小となり、Ａｌ元素の波長に対応する光の発光強度が最大となる。
そして、さらにエッチングが進み、エッチングレートが最も高い領域においてＴｉ層３２０が露出すると、Ａｌ元素に対応する波長の光の発光強度が減少に転じると共に、Ｔｉ元素の波長に対応する光の発光強度が再び増加し始める。また、Ｔｉ層３２０のエッチングの開始に伴って、Ｃｌ元素に対応する光の発光強度が増加する。
そして、エッチングレートが最も低い領域においてもＴｉ層３２０が露出すると、処理室１０４内においてＡｌ元素に対応する波長の光の発光強度が最小となり、Ｔｉ元素の波長に対応する光の発光強度が最大となる。
そして、さらにエッチングが進み、エッチングレートが最も高い領域において半導体層３１が露出し始める時刻ｔ1において、Ｔｉ元素に対応する波長の光の発光強度が減少に転じる。また、消費されるＣｌ元素が減少するため、Ｃｌ元素に対応する光の発光強度がさらに増加し始める。
そして、全ての配線層３２のエッチングが終了した時刻ｔ0において、Ｔｉ元素に対応する波長の光の発光強度が最小となり、Ｃｌ元素の波長に対応する光の発光強度が最大となる。なお、説明を簡単にするため、Ｃｌ２ガスとＢＣｌ３ガスの比の変化を考慮せずに説明を行ったが、途中でＢＣｌ３の供給を停止した場合も傾向的には変わらない。
本実施形態においても、エッチングレートが最も高い領域において半導体層３１が露出し始める時刻ｔ1より前に、チャンバ１０１内のガスがＣｌ２ガスおよびＢＣｌ３ガスを含む混合ガスからＢＣｌ３ガスを含まないガスに置換される。具体的には、時刻ｔ1よりも期間Δｔd前の時刻ｔ3においてＢＣｌ３ガスの供給が停止される。期間Δｔdは、チャンバ１０１内のガスがＣｌ２ガスおよびＢＣｌ３ガスを含む混合ガスからＢＣｌ３ガスを含まないガスに置換される置換時間Δｔeよりも長い。
ここで、エッチングレートが最も高い領域のＴｉ層３２０のエッチングに要する時間が、ガスの置換時間よりも長い場合には、Ｔｉ元素に対応する波長の光の発光強度が再び増加に転じた時刻ｔ3において、ＢＣｌ３ガスの供給が停止される。これにより、半導体層３１の表面３１ａが露出する前に、ガスの置換を完了することができる。なお、Ａｌ元素に対応する波長の光の発光強度が減少に転じた時刻や、Ｃｌ元素に対応する波長の光の発光強度が増加に転じた時刻が時刻ｔ3として検出されてもよい。
なお、エッチングレートが最も高い領域のＴｉ層３２０のエッチングに要する時間がガスの置換時間よりも短い場合には、Ｔｉ元素に対応する波長の光の発光強度が最小になった時刻ｔ4から所定時間が経過した時刻が時刻ｔ3として検出されてもよい。
［エッチング処理］
図９、第２の実施形態におけるエッチング処理の一例を示すフローチャートである。図９に例示されたエッチング処理は、制御装置２０の制御により実行される。なお、図９において、図６と同じ符号が付された処理は、図６において説明された処理と同様であるため、説明を省略する。
ステップＳ１０２において処理室１０４内にプラズマが生成された後、制御装置２０は、発光モニタ１７０によって測定された特定の波長の光の発光強度に基づいて、特定の波長の光の発光強度が所定の変化を示したか否かを判定する（Ｓ１１０）。制御装置２０は、例えばＴｉ元素に対応する波長の光の発光強度が再び増加に転じたか否かを判定することにより、特定の波長の光の発光強度が所定の変化を示したか否かを判定する。特定の波長の光の発光強度が所定の変化を示していない場合（Ｓ１１０：Ｎｏ）、再びステップＳ１１０の処理が実行される。一方、特定の波長の光の発光強度が所定の変化を示した場合（Ｓ１１０：Ｙｅｓ）、ステップＳ１０４に示された処理が実行される。
以上、第２の実施形態について説明した。本実施形態において、停止工程では、Ｃｌ２ガスおよびＢＣｌ３ガスを含む混合ガスのプラズマから発せられる光に含まれる特定の波長の光の発光強度が所定の変化を示した場合に、チャンバ１０１内へのＢＣｌ３ガスの供給が停止される。これにより、実際の配線層３２のエッチングの進行状況に応じてＢＣｌ３ガスの供給停止を制御することができる。
［制御部のハードウェア］
上記した第１および第２の実施形態におけるエッチング装置１の制御装置２０は、例えば図１０に示されるようなハードウェアにより実現される。図１０は、制御装置２０のハードウェアの一例を示す図である。制御装置２０は、例えば図１０に示されるように、ＣＰＵ（Central Processing Unit）２１、ＲＡＭ（Random Access Memory）２２、ＲＯＭ（Read Only Memory）２３、および補助記憶装置２４を備える。また、制御装置２０は、例えば図１０に示されるように、通信インターフェイス（Ｉ／Ｆ）２５、入出力インターフェイス（Ｉ／Ｆ）２６、およびメディアインターフェイス（Ｉ／Ｆ）２７を備える。ＣＰＵ２１は、プロセッサの一例であり、ＲＡＭ２２、ＲＯＭ２３、および補助記憶装置２４は、メモリの一例である。
ＣＰＵ２１は、ＲＯＭ２３または補助記憶装置２４に格納されたプログラムに基づいて動作し、各部の制御を行う。ＲＯＭ２３は、制御装置２０の起動時にＣＰＵ２１によって実行されるブートプログラムや、制御装置２０のハードウェアに依存するプログラム等を格納する。
補助記憶装置２４は、例えばＨＤＤ（Hard Disk Drive）またはＳＳＤ（Solid State Drive）等であり、ＣＰＵ２１によって実行されるプログラムおよび当該プログラムによって使用されるデータ等を格納する。ＣＰＵ２１は、補助記憶装置２４内に格納されたプログラムを、例えば補助記憶装置２４から読み出してＲＡＭ２２上にロードし、ロードされたプログラムを実行する。通信Ｉ／Ｆ２５は、通信ケーブルを介して本体１０の各部から信号を受信してＣＰＵ２１へ送り、ＣＰＵ２１が生成した信号を、通信ケーブルを介して本体１０の各部へ送信する。
ＣＰＵ２１は、入出力Ｉ／Ｆ２６を介して、ディスプレイ等の出力装置、および、キーボードやマウス等の入力装置を制御する。ＣＰＵ２１は、入出力Ｉ／Ｆ２６を介して、入力装置からデータを取得する。また、ＣＰＵ２１は、生成したデータを、入出力Ｉ／Ｆ２６を介して出力装置へ出力する。
メディアＩ／Ｆ２７は、記録媒体２８に格納されたプログラムまたはデータ等を読み取り、補助記憶装置２４に格納する。記録媒体２８は、例えばＤＶＤ（Digital Versatile Disc）、ＰＤ（Phase change rewritable Disk）等の光学記録媒体、ＭＯ（Magneto-Optical disk）等の光磁気記録媒体、テープ媒体、磁気記録媒体、または半導体メモリ等である。なお、制御装置２０は、補助記憶装置２４に格納されるプログラム等を、他の装置から、通信回線等を介して取得し、取得したプログラム等を補助記憶装置２４に格納してもよい。
［その他］
なお、本願に開示された技術は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
例えば、上記した各実施形態では、Ｃｌ２ガスおよびＢＣｌ３ガスを含む混合ガスのプラズマを用いて配線層３２のエッチングが行われ、配線層３２が所定の厚さになった場合にＢＣｌガスの供給が停止されるが、開示の技術はこれに限られない。例えば、Ｃｌ２ガスおよびＢＣｌ３ガスを含む混合ガスのプラズマを用いて配線層３２のエッチングが行われ、配線層３２が所定の厚さになった場合にＢＣｌガスの供給が停止されると共に、ＢＣｌ３ガスに代えて不活性ガスが処理室１０４内に供給されてもよい。即ち、ＢＣｌガスの供給が停止された後は、塩素含有ガスと不活性ガスを含む混合ガスのプラズマを用いて配線層３２のエッチングが行われることになる。
Ｃｌ２ガスにＡｒガス等の不活性ガスが添加されることにより、エッチングにより形成される溝の形状制御等が可能になる。不活性ガスとしては、例えばＡｒガスやＮ２ガス等が挙げられる。なお、例えば図４に例示されたように、Ｃｌ２ガスにＡｒガス等の不活性ガスが添加された場合であっても、半導体層３１の抵抗値の低下は見られず、半導体層３１のエッチングレートについても、処理ガスとしてＣｌ２ガスを用いた場合と同程度である。
また、上記した各実施形態では、還元性ガスの一例としてＢＣｌ３ガスを例に説明したが、開示の技術はこれに限られず、還元性のガスとしては、ＢＣｌ３ガス以外に、ＨＣｌガス等が用いられてもよい。
また、上記した各実施形態では、エッチング時間の経過により「所定の厚さ」への到達の有無を判定したが、開示の技術はこれに限られない。例えば、機械的手法（例えば、触針式段差計）、光学的手法（例えば、光学式膜厚測定器）、固有振動数による手法（例えば、水晶振動子）などで直接的若しくは間接的に膜厚を計測し「所定の厚さ」への到達の有無を判定してもよい。
また、上記した各実施形態におけるエッチング装置１は、被処理基板ＧとしてＦＰＤパネルに用いられるガラス基板を例に説明したが、開示の技術はこれに限られず、被処理基板Ｇは、例えばシリコンウエハ等の半導体基板であってもよい。
また、上記した各実施形態では、プラズマ源の一例として誘導結合プラズマを用いて被処理基板Ｇが処理されるが、開示の技術はこれに限られず、誘導結合プラズマ以外のプラズマ源を用いて被処理基板Ｇを処理する装置についても開示の技術を適用できる。誘導結合プラズマ以外のプラズマ源としては、例えば、容量結合型プラズマ（ＣＣＰ）、マイクロ波励起表面波プラズマ（ＳＷＰ）、電子サイクロトン共鳴プラズマ（ＥＣＰ）、およびヘリコン波励起プラズマ（ＨＷＰ）等が挙げられる。
なお、今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は多様な形態で具現され得る。また、上記の実施形態は、添付の特許請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
Ｄ 半導体素子
Ｇ 被処理基板
１ エッチング装置
１０ 本体
１０１ チャンバ
１０２ 誘電体壁
１０３ アンテナ室
１０４ 処理室
１０６ 窓
１１１ シャワー筐体
１１２ ガス拡散室
１１３ アンテナ
１１５ 高周波電源
１２０ ガス供給機構
１２１ ガス供給源
１３０ 載置台
１３１ 基材
１３２ 静電チャック
１５３ 高周波電源
１６０ 排気機構
１７０ 発光モニタ
２０ 制御装置
３０ ゲート絶縁膜
３１ 半導体層
３２ 配線層
３２０ Ｔｉ層
３２１ Ａｌ層
３２２ Ｔｉ層
３３ フォトレジスト

Claims (6)

  1. 半導体素子を形成するために、酸化物半導体上にＡｌを含む配線層が積層された構造を有する被処理基板が収容されたチャンバ内に、還元性ガスおよび塩素含有ガスを供給する供給工程と、
    前記チャンバ内に供給された前記還元性ガスおよび前記塩素含有ガスから成る混合ガスを含む処理ガスのプラズマにより、前記配線層をエッチングする第１のエッチング工程と、
    前記第１のエッチング工程により前記配線層が所定の厚さまでエッチングされた場合に、前記チャンバ内への前記還元性ガスの供給を停止する停止工程と、
    前記チャンバ内への供給が継続された前記塩素含有ガスを含む処理ガスのプラズマにより、前記配線層をさらにエッチングする第２のエッチング工程と
    を含み、
    前記配線層は、
    前記酸化物半導体の上に隣接して積層されるＴｉを含む第１の配線層と、
    前記第１の配線層の上に隣接して積層されるＡｌを含む第２の配線層と、を有し、
    前記所定の厚さは、
    前記チャンバ内において前記還元性ガスの供給が停止されてから前記処理ガスの前記還元性ガスが除去されるのに要する時間内に前記配線層がエッチングされる厚さよりも厚いことを特徴とするエッチング方法。
  2. 前記混合ガスを含む前記処理ガスのプラズマにより前記配線層が前記所定の厚さになるまでエッチングされるのに要する時間として予め混合ガス処理時間が設定され、
    前記停止工程は、
    前記第１のエッチング工程が前記混合ガス処理時間実行された後に、実行されることを特徴とする請求項１に記載のエッチング方法。
  3. 前記停止工程では、
    前記処理ガスのプラズマから発せられる光に含まれる特定の波長の光の発光強度が所定の変化を示した場合に、前記チャンバ内への前記還元性ガスの供給が停止されることを特徴とする請求項１に記載のエッチング方法。
  4. 前記還元性ガスは、ＢＣｌ３ガスであり、
    前記塩素含有ガスは、Ｃｌ２ガスであることを特徴とする請求項１から３のいずれか一項に記載のエッチング方法。
  5. 前記停止工程では、
    前記第１のエッチング工程により前記配線層が所定の厚さまでエッチングされた場合に、前記還元性ガスに代えて不活性ガスが前記チャンバ内へ供給され、
    前記第２のエッチング工程では、前記チャンバ内に供給された前記塩素含有ガスおよび前記不活性ガスを含む前記処理ガスのプラズマにより、前記配線層がさらにエッチングされることを特徴とする請求項１から４のいずれか一項に記載のエッチング方法。
  6. 前記酸化物半導体は、ＴＦＴ（Thin Film Transistor）のチャネルを構成することを特徴とする請求項１から５のいずれか一項に記載のエッチング方法。
JP2018140008A 2018-07-26 2018-07-26 エッチング方法 Active JP7199174B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018140008A JP7199174B2 (ja) 2018-07-26 2018-07-26 エッチング方法
TW108124624A TWI813722B (zh) 2018-07-26 2019-07-12 蝕刻方法
KR1020190088687A KR102281211B1 (ko) 2018-07-26 2019-07-23 에칭 방법
CN201910681549.4A CN110783260B (zh) 2018-07-26 2019-07-26 蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018140008A JP7199174B2 (ja) 2018-07-26 2018-07-26 エッチング方法

Publications (2)

Publication Number Publication Date
JP2020017646A JP2020017646A (ja) 2020-01-30
JP7199174B2 true JP7199174B2 (ja) 2023-01-05

Family

ID=69384115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018140008A Active JP7199174B2 (ja) 2018-07-26 2018-07-26 エッチング方法

Country Status (4)

Country Link
JP (1) JP7199174B2 (ja)
KR (1) KR102281211B1 (ja)
CN (1) CN110783260B (ja)
TW (1) TWI813722B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023070771A (ja) 2021-11-10 2023-05-22 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002072230A (ja) 2000-08-30 2002-03-12 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
JP2002184762A (ja) 2000-12-15 2002-06-28 Sharp Corp プラズマプロセス方法
JP2012084852A (ja) 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2015188068A (ja) 2014-03-11 2015-10-29 東京エレクトロン株式会社 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体
JP2016021470A (ja) 2014-07-14 2016-02-04 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04103123A (ja) * 1990-08-23 1992-04-06 Nec Corp 配線形成方法
US5202291A (en) * 1990-09-26 1993-04-13 Intel Corporation High CF4 flow-reactive ion etch for aluminum patterning
JPH04288827A (ja) * 1991-03-18 1992-10-13 Sony Corp ドライエッチング方法
JPH0567612A (ja) * 1991-09-06 1993-03-19 Nippon Telegr & Teleph Corp <Ntt> 配線層形成法
JP3360404B2 (ja) * 1994-04-01 2002-12-24 ソニー株式会社 プラズマエッチング方法
JP2953974B2 (ja) * 1995-02-03 1999-09-27 松下電子工業株式会社 半導体装置の製造方法
JPH09232284A (ja) * 1996-02-22 1997-09-05 Hitachi Ltd Ａｌ配線のエッチング方法及びエッチング装置
US5827437A (en) * 1996-05-17 1998-10-27 Lam Research Corporation Multi-step metallization etch
JPH10335313A (ja) 1997-06-03 1998-12-18 Hitachi Ltd プラズマエッチング方法
JP4583533B2 (ja) * 1999-12-27 2010-11-17 株式会社半導体エネルギー研究所 金属配線の形成方法
JP2002237485A (ja) * 2001-02-08 2002-08-23 Sony Corp 半導体装置の製造方法
US7390708B2 (en) * 2006-10-23 2008-06-24 Interuniversitair Microelektronica Centrum (Imec) Vzw Patterning of doped poly-silicon gates
WO2008142911A1 (en) * 2007-05-18 2008-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2009032794A (ja) * 2007-07-25 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR101611643B1 (ko) * 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI462180B (zh) * 2009-06-26 2014-11-21 United Microelectronics Corp 蝕刻複合膜的方式
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN106415801B (zh) * 2014-06-03 2019-12-13 夏普株式会社 半导体装置及其制造方法
JP6785101B2 (ja) * 2016-09-09 2020-11-18 東京エレクトロン株式会社 プラズマエッチング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002072230A (ja) 2000-08-30 2002-03-12 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
JP2002184762A (ja) 2000-12-15 2002-06-28 Sharp Corp プラズマプロセス方法
JP2012084852A (ja) 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2015188068A (ja) 2014-03-11 2015-10-29 東京エレクトロン株式会社 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体
JP2016021470A (ja) 2014-07-14 2016-02-04 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
KR102281211B1 (ko) 2021-07-22
TW202007795A (zh) 2020-02-16
CN110783260A (zh) 2020-02-11
TWI813722B (zh) 2023-09-01
KR20200012749A (ko) 2020-02-05
CN110783260B (zh) 2023-07-14
JP2020017646A (ja) 2020-01-30

Similar Documents

Publication Publication Date Title
US9396962B2 (en) Etching method
US9275836B2 (en) Plasma processing apparatus and plasma processing method
US9478387B2 (en) Plasma processing apparatus
US20080066868A1 (en) Focus ring and plasma processing apparatus
TWI430360B (zh) Plasma etching method and plasma etching device
US8404595B2 (en) Plasma processing method
KR20170074784A (ko) 에칭 방법
US20120241412A1 (en) Plasma processing apparatus and plasma processing method
US9355861B2 (en) Semiconductor device manufacturing method and computer-readable storage medium
US10453699B2 (en) Etching method and etching apparatus
KR20170118663A (ko) 플라즈마 처리 장치, 플라즈마 처리 방법 및 기록 매체
US11251052B2 (en) Plasma processing method and plasma processing apparatus
JP7199174B2 (ja) エッチング方法
KR100880746B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억매체 및 처리 레시피가 기억된 기억 매체
US10991551B2 (en) Cleaning method and plasma processing apparatus
KR101828082B1 (ko) 표면 평탄화 방법
JP6878154B2 (ja) エッチング方法およびエッチング装置
KR20180094801A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TW202025392A (zh) 蝕刻方法及半導體裝置的製造方法
JP7479207B2 (ja) エッチング方法及び基板処理装置
US20080176408A1 (en) Method and apparatus for manufacturing semiconductor devices, control program and computer-readable storage medium
WO2023120679A1 (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220921

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220921

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221003

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221220

R150 Certificate of patent or registration of utility model

Ref document number: 7199174

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150