JP2016021470A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2016021470A
JP2016021470A JP2014144183A JP2014144183A JP2016021470A JP 2016021470 A JP2016021470 A JP 2016021470A JP 2014144183 A JP2014144183 A JP 2014144183A JP 2014144183 A JP2014144183 A JP 2014144183A JP 2016021470 A JP2016021470 A JP 2016021470A
Authority
JP
Japan
Prior art keywords
layer
display device
electrode
taper
tapered portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014144183A
Other languages
English (en)
Other versions
JP6326312B2 (ja
Inventor
功 鈴村
Isao Suzumura
功 鈴村
有親 石田
Arichika Ishida
有親 石田
典弘 植村
Norihiro Uemura
典弘 植村
秀和 三宅
Hidekazu Miyake
秀和 三宅
博都 三宅
Hiroto Miyake
博都 三宅
陽平 山口
Yohei Yamaguchi
陽平 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2014144183A priority Critical patent/JP6326312B2/ja
Priority to US14/793,106 priority patent/US9964824B2/en
Priority to CN201510411819.1A priority patent/CN105261653B/zh
Publication of JP2016021470A publication Critical patent/JP2016021470A/ja
Application granted granted Critical
Publication of JP6326312B2 publication Critical patent/JP6326312B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Theoretical Computer Science (AREA)

Abstract

【課題】一態様における課題は、加工形状の均一化、カバレッジ性の向上、量産性の向上を図ることが可能な表示装置を提供することにある。
【解決手段】実施形態に係る表示装置は、絶縁基板１５の上に設けられた薄膜トランジスタＴＲを備えている。薄膜トランジスタは、ゲート電極ＧＥと、ゲート電極上に設けられた絶縁層１２と、絶縁層上に、ゲート電極に少なくとも一部を重畳して設けられた半導体層ＳＣと、半導体層の少なくとも一部に接して設けられたソース電極ＳＥおよびドレイン電極ＤＥと、を有する。ソース電極、ドレイン電極は、それぞれ、半導体層側に位置する下層、Ａｌを主成分とする中間層、および上層の積層構造を有している。ソース電極、ドレイン電極の側壁は、上層側の第１テーパー部２２ａと、下層側の第２テーパー部２２ｂと、第２テーパー部に接する側壁保護膜２４と、を有し、第１テーパー部のテーパー角は、第２テーパー部のテーパー角よりも小さい。
【選択図】図３

Description

本発明の実施形態は、薄膜トランジスタを有する表示装置に関する。
近年、半導体装置として薄膜トランジスタを備えた表示装置が実用化されている。表示装置の一例として、液晶表示装置や有機エレクトロルミネッセンス表示装置等が挙げられる。
このような表示装置は、複数の薄膜トランジスタ、信号線、ゲート線、ソース・ドレイン電極等の配線部、パッシベーション膜等が作りこまれたアレイ基板を備えている。薄膜トランジスタおよび種々の配線部は、フォトリソグラフィ、ドライエッチング等により、所定の形状にパターニングされる。
特開平７−１１１２６５号公報 特開２０００−２３２０９６号公報
表示装置の製造工程において、大判基板上に表示装置用のアレイ基板を形成する場合、加工の面内均一性が低下する。例えば、エッチングを行うチャンバ内において、排気の影響等により、大判基板の中央部と周辺部とで、ラジカル種やイオン種の密度分布が生じやすい（比率の相違が生じ易い）。このため、大判基板の中央部と周辺部とで、配線、電極等の加工形状が異なり易い。
また、エッチング工程において、大判基板では、仕様上、ラジカル、イオンを基板側に引っ張り難く、また、被エッチング部の側壁への再堆積が少なく、サイドエッチングが進行しやすい。すなわち、エッチング面のテーパー角が小さくなり易い。あるいは、再堆積がムラになり易く、更に、側壁が荒れ易い。このような理由から、エッチングにおいて、設計通りの加工形状を得ることが難しい。
この発明の実施形態の課題は、加工形状の均一化、カバレッジ性の向上、量産性の向上を図ることが可能な表示装置を提供することにある。
実施形態に係る表示装置は、ゲート電極と、前記ゲート電極上に設けられた絶縁層と、前記絶縁層上に、前記ゲート電極に少なくとも一部を重畳して設けられた半導体層と、前記半導体層の少なくとも一部に接して設けられたソース電極およびドレイン電極と、を有する薄膜トランジスタを備えている。ソース電極およびドレイン電極は、それぞれ、前記半導体層側に位置する下層、Ａｌを主成分とする中間層、および上層を含む積層構造を有している。ソース電極およびドレイン電極の側壁は、前記上層側の第１テーパー部と、前記下層側の第２テーパー部と、前記第２テーパー部に接する側壁保護膜と、を有し、前記第１テーパー部のテーパー角は、前記第２テーパー部のテーパー角よりも小さい。
図１は、第１の実施形態に係る表示装置の一構成例を概略的に示す図。 図２は、図１に示した表示装置に適用するアレイ基板の一構成例を概略的に示す平面図。 図３は、図２の線Ａ−Ａに沿ったアレイ基板の断面図。 図４は、前記アレイ基板の製造工程を示す断面図。 図５は、前記アレイ基板の製造工程を示す断面図。 図６は、前記アレイ基板の製造工程を示す断面図。 図７は、テーパー部のテーパー角と側壁保護膜の膜厚との関係を概略的に示す図。 図８は、第２の実施形態に係る表示装置におけるアレイ基板の断面図。 図９は、第３の実施形態に係る表示装置におけるアレイ基板の断面図。
以下、図面を参照しながら、この発明の実施形態について詳細に説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更であって容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（第１の実施形態）
図１は、第１の実施形態の表示装置の一構成例を概略的に示す図である。ここでは、アレイ基板を有する表示装置として、液晶表示装置を例に説明する。液晶表示装置１は、例えばスマートフォン、タブレット端末、携帯電話機、ノートブックタイプＰＣ、携帯型ゲーム機、電子辞書、或いはテレビ装置などの各種の電子機器に組み込んで使用することができる。
図１に示すように、液晶表示装置１は、ガラス板等の光透過性を有する絶縁基板１５と、絶縁基板１５上に設けられ、画像を表示する表示部（アクティブエリア）ＡＣＴと、表示部ＡＣＴを駆動する駆動回路ＧＤ、ＳＤと、を備えている。表示部ＡＣＴは、マトリクス状に配置された複数の表示画素ＰＸを備えている。
表示部ＡＣＴには、ゲート配線Ｇ（Ｇ１〜Ｇｎ）、容量線Ｃ（Ｃ１〜Ｃｎ）、ソース配線Ｓ（Ｓ１〜Ｓｍ）、電源配線ＶＣＳなどが形成されている。各ゲート配線Ｇは、表示部ＡＣＴの外側に引き出され、ゲート駆動回路ＧＤに接続されている。各ソース配線Ｓは、表示部ＡＣＴの外側に引き出され、ソース駆動回路ＳＤに接続されている。容量線Ｃは、補助容量電圧が印加される電源配線ＶＣＳと電気的に接続されている。
駆動回路ＧＤ、ＳＤは、表示部ＡＣＴの外側で絶縁基板１５上に一体的に形成され、これらの駆動回路ＧＤ、ＳＤにコントローラ１１が接続されている。
各表示画素ＰＸは、液晶容量ＣＬＣ、薄膜トランジスタ（ＴＦＴ）ＴＲ、液晶容量ＣＬＣと並列の蓄積容量ＣＳなどを備えている。液晶容量ＣＬＣは、薄膜トランジスタＴＲに接続された画素電極ＰＥと、コモン電位の給電部ＶＣＯＭと電気的に接続された共通電極ＣＥと、画素電極ＰＥと共通電極ＣＥとの間に介在する液晶層とを備えている。
薄膜トランジスタＴＲは、ゲート配線Ｇ及びソース配線Ｓに電気的に接続されている。ゲート配線Ｇには、ゲート駆動回路ＧＤから、薄膜トランジスタＴＲをオンオフ制御するための制御信号が供給される。ソース配線Ｓには、ソース駆動回路ＳＤから、映像信号が供給される。薄膜トランジスタＴＲは、ゲート配線Ｇに供給された制御信号に基づいてオンした際、ソース配線Ｓに供給された映像信号に応じた画素電位を画素電極ＰＥに書き込む。コモン電位の共通電極ＣＥと画素電位の画素電極ＰＥとの間の電位差により、液晶層に印加される電圧が制御される。
蓄積容量ＣＳは、液晶層に印加される電圧を一定期間保持するものであって、絶縁層を介して対向する一対の電極で構成されている。例えば、蓄積容量ＣＳは、画素電極と同電位の第１電極と、容量線Ｃの一部あるいは容量線Ｃと電気的に接続された第２電極と、第１電極と第２電極との間に介在する絶縁層と、で構成されている。
ゲート駆動回路ＧＤおよびソース駆動回路ＳＤは、それぞれスイッチング素子として機能する複数の薄膜トランジスタ（ＴＦＴ）ＴＲを備えている。
図２は、図１に示した液晶表示装置１に適用可能なアレイ基板の一構成例を概略的に示す平面図、図３は、図２の線Ａ−Ａに沿ったアレイ基板の断面図である。
アレイ基板ＳＵＢ１は、ガラス基板や樹脂基板などの光透過性を有する絶縁基板１５を用いて形成されている。アレイ基板ＳＵＢ１は、絶縁基板１５の上に、各表示画素ＰＸを構成する薄膜トランジスタＴＲ、蓄積容量ＣＳ、ゲート配線Ｇ、ソース配線Ｓ、画素電極、並びに、ゲート駆動回路ＧＤおよびソース駆動回路ＳＤを構成する複数の薄膜トランジスタＴＲを備えている。ここでは、半導体装置として機能する薄膜トランジスタＴＲに着目して詳細に説明する。
図２および図３に示す構成例では、薄膜トランジスタＴＲは、例えば、ボトムゲートチャネルエッチ型のトランジスタとして構成されている。すなわち、絶縁基板１５の内面１０Ａ上にゲート電極ＧＥが形成されている。薄膜トランジスタＴＲを構成するゲート電極ＧＥは、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、クロム（Ｃｒ）のなどの金属材料あるいはこれらの金属材料を含む合金などによって形成されている。ゲート電極ＧＥは、例えばゲート電極ＧＥと同一層に設けられたゲート配線Ｇあるいは駆動回路の制御配線と電気的に接続されている。ゲート電極ＧＥは、例えば、矩形状にパターニングされている。
ゲート電極ＧＥおよび絶縁基板１５の内面１０Ａを覆ってゲート絶縁層１２が形成されている。ゲート絶縁層１２は、例えば酸化シリコン（ＳｉＯｘ）を主成分とする酸化シリコン層を含んでいる。本実施形態において、ゲート絶縁層１２は、その全体が、酸化シリコン層により形成されている。なお、ゲート絶縁層１２は、酸化シリコン（ＳｉＯｘ）を主成分とする酸化シリコン層と、他の絶縁層、例えば窒化シリコン（ＳｉＮｘ）との積層膜で構成してもよい。積層膜で形成する場合、ゲート絶縁層１２は、酸化シリコン層が半導体層と接するように形成することが望ましい。なお、本実施形態において、層とは、膜あるいはフィルムを含む概念として用いている。
ゲート絶縁層１２上には、薄膜トランジスタＴＲを構成する半導体層として、例えば、酸化物半導体層ＳＣが形成されている。酸化物半導体層ＳＣは、その少なくとも一部がゲート電極ＧＥと重なるように設けられ、本実施形態では、半導体層ＳＣ全体がゲート電極ＧＥに重畳している。
このような酸化物半導体層ＳＣは、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）の少なくとも１つを含む酸化物によって形成されている。酸化物半導体層ＳＣを形成する代表的な例としては、例えば、酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ）、酸化インジウムガリウム（ＩｎＧａＯ）、酸化インジウム亜鉛（ＩｎＺｎＯ）、酸化亜鉛スズ（ＺｎＳｎＯ）、酸化亜鉛（ＺｎＯ）などが挙げられる。
酸化物半導体層ＳＣは、例えば、ほぼ矩形の島状にパターニングされ、比較的高抵抗なチャネル領域を構成している。チャネル領域は、チャネル長Ｌを有している。また、酸化物半導体層ＳＣと同様に、ゲート絶縁層１２の上に図示しない画素電極が形成される。
薄膜トランジスタＴＲは、酸化物半導体層ＳＣの少なくとも一部に接して設けられたソース電極ＳＥおよびドレイン電極ＤＥを有している。ソース電極ＳＥ及びドレイン電極ＤＥの一方は、ゲート絶縁層１２上に形成されたソース配線Ｓに電気的に接続され、ここでは、ソース配線Ｓと同一層で形成されている。ソース電極ＳＥは、ゲート絶縁層１２上に形成され、一部が酸化物半導体層ＳＣのソース領域ＳＣＳ上に重畳している。
ソース電極ＳＥ及びドレイン電極ＤＥの他方は、ゲート絶縁層１２上に形成され、一部が酸化物半導体層ＳＣのドレイン領域ＳＤＣ上に重畳している。ドレイン電極ＤＥは、チャネル長Ｌに相当する距離だけ離間してソース電極ＳＥに対向している。また、ドレイン電極ＤＥは、画素電極に電気的に接続される。
ソース電極ＳＥ、ドレイン電極ＤＥ、およびソース配線Ｓは、金属多層膜で構成されている。本実施形態において、ソース電極ＳＥ、ドレイン電極ＤＥ、およびソース配線Ｓは、それぞれ、Ｔｉ、ＴｉＮ等のＴｉを主成分とする金属材料からなる下層（第１層）２０ａと、Ａｌ、ＡｌＳｉ、ＡｌＮｄ，ＡｌＣｕ等のＡｌを主成分とする金属材料からなる中間層（第２層）２０ｂと、Ｔｉを主成分とする金属材料からなる上層（第３層）２０ｃとの積層構造（Ｔｉ系／Ａｌ系／Ｔｉ系）を有している。中間層２０ｂは、下層２０ａおよび上層２０ｃに比較して、充分に厚く形成されている。ソース電極ＳＥおよびドレイン電極ＤＥは、下層２０ａ側が酸化物半導体層ＳＣに接して形成され、ソース配線Ｓは、下層２０ａ側がゲート絶縁層１２に接して設けられている。
図２および図３に示すように、ソース電極ＳＥ、ドレイン電極ＤＥ、およびソース配線Ｓは、それぞれ側壁、すなわち、ゲート絶縁層１２および酸化物半導体層ＳＣに対して起立している側壁を有している。各側壁は、上層２０ｃから中間層２０ｂまで延びる第１テーパー部２２ａと、中間層２０ｂから下層２０ａまで延びる第２テーパー部２２ｂと、を有している。第１テーパー部２２ａと第２テーパー部２２ｂとの境界（切り替わり位置）Ｂは、中間層２０ｂ中に位置している。更に、第２テーパー部２２ｂ上に側壁保護膜２４が形成され、第２テーパー部２２ｂを覆っている。
第１テーパー部２２ａのテーパー角θ１（絶縁基板１５の内面１０Ａと平行な平面に対する傾斜角度）は、４０°未満、例えば、３０°に形成されている。第２テーパー部２２ｂのテーパー角θ２は、テーパー角θ１よりも大きく形成され、４０°以上、７０°以下、例えば、６０°に設定されている。側壁保護膜２４は、第２テーパー部２２ｂ上に堆積形成され、エッチング時に生成されるＣＨ系物質等により形成されている。側壁保護膜２４は、第２テーパー部２２ｂの過度のサイドエッチングを抑制し、第２テーパー部の低テーパー化を防止する。
アレイ基板ＳＵＢ１上にパッシベーション膜（保護層）ＰＡが形成され、ソース配線Ｓ、ソース電極ＳＥ、ドレイン電極ＤＥ、酸化物半導体層ＳＣの全体を覆っている。このパッシベーション膜ＰＡは、無機膜、オレフィン樹脂、アクリル樹脂、シロキサン樹脂などを用い、ＣＶＤ（化学蒸着）法により形成することができる。
なお、パッシベーション膜ＰＡの膜厚は、ソース電極ＳＥ、ドレイン電極ＤＥ、ソース配線Ｓを構成している金属多層膜（Ｔｉ系／Ａｌ系／Ｔｉ系）の膜厚の３倍以上に形成されている。
次に、本実施形態の表示装置に適用するアレイ基板ＳＵＢ１の製造方法についてその一例を説明する。
図４に示すように、絶縁基板１５の内面１０Ａ上に、例えば、スパッタリングによりゲート層を成膜し、このゲート層をパターニングすることにより、ゲート配線Ｇおよびゲート電極ＧＥを形成する。ここでは、絶縁基板１５として、透明なガラス基板を用いた。ゲート層は、例えば、Ｍｏ系材料を用いた。
続いて、ゲート電極ＧＥに重ねて絶縁基板１５の内面１０Ａ上にゲート絶縁層１２を成膜する。このゲート絶縁層１２は、例えば、プラズマＣＶＤ法などを用いて、酸化シリコン（ＳｉＯｘ）により形成した。
次いで、例えば、スパッタリングによりゲート絶縁層１２の上に酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ）からなる半導体層を成膜した後、島状にパターニングして複数の酸化物半導体層ＳＣを形成する。なお、図示しないが、酸化物半導体層ＳＣを形成する際、ゲート絶縁層１２上に画素電極を同時に形成してもよい。
その後、スパッタリング等により、ゲート絶縁層１２および酸化物半導体層ＳＣに重ねて、金属膜を成膜する。この金属膜は、例えば、Ｔｉ系の下層２０ａ、Ａｌ系の中間層２０ｂ、Ｔｉ系の上層２０ｃを有する金属多層膜を用いる。
続いて、成膜された金属多層膜をパターニングしてソース電極ＳＥ、ドレイン電極ＤＥ、ソース配線Ｓを形成する。この場合、図４に示すように、所望パターンを有するフォトレジストＰＲを金属多層膜上に形成する。フォトレジストＰＲは、例えば、オレフィン樹脂などの感光性絶縁材料を金属多層膜上に塗布した後、フォトマスクを介した露光及び現像処理を伴うフォトリソグラフィプロセスを用いてパターニングすることで形成される。フォトレジストＰＲは、ソース電極ＳＥ、ドレイン電極ＤＥ、ソース配線Ｓの形成領域の直上に位置するパターンを有し、酸化物半導体層ＳＣのチャネル領域の直上には配置されていない。
次いで、フォトレジストＰＲをマスクとして、金属多層膜を一括してパターニングする。パターニングは、例えばプラズマドライエッチング法の一種である反応性イオンエッチング法（ＲＩＥ）を用い、２段階のエッチングで行う。第１段階のエッチングでは、エッチングガスとして、三塩化ホウ素（ＢＣｌ3）、塩素（Ｃｌ2）の混合ガスを用い、Ｃｌ2の流量比を高めに設定する。さらに窒素（Ｎ2）を混合しても良い。図５に示すように、第１段階のエッチングでは、金属多層膜の上層２０ｃおよび中間層２０ｂの途中まで、ハーフエッチングする。エッチングにより形成された一部側壁は、テーパー角が４５°以下の第１テーパー部となる。
続いて、図６に示すように、連続する第２段階のエッチングにより、金属多層膜の下層２０ａまでフルエッチチングする。第２段階のエッチングでは、エッチングガスとして、三塩化ホウ素（ＢＣｌ3）、塩素（Ｃｌ2）に側壁保護膜形成用の添加ガスを混合したものを用いる。添加ガスとしては、例えば三フッ化メタン（ＣＨＦ3）等が好ましい。また、混合ガスに窒素（Ｎ2）を添加しても良い。第２段階のエッチングにより、中間層２０ｂおよび下層２０ａをエッチングし、ソース・ドレイン電極およびソース配線の側壁を形成する。この際、各側壁に、下層２０ａ側に位置する第２テーパー部２２ｂ、および上層２０ｃ側に位置する第１テーパー部２２ａが形成される。第２テーパー部２２ｂは、テーパー角が６０°程度であり、第１テーパー部２２ａは、エッチングが進行し、テーパー角が３０°程度となる。
また、第２段階のエッチング過程で、添加ガス（ＣＨＦ3）、Ｎ２は、プラズマ解離反応によりＣＨ系、ＡｌＦｘ、ＡｌＮｘ等の物質を生成し、この生成された物質が第２テーパー部２２ｂ上に堆積して側壁保護膜２４を形成する。側壁保護膜２４を形成することにより、第２テーパー部２２ｂの過度のサイドエッチングを抑制し、第２テーパー部２２ｂを所望のテーパー角に維持することができる。なお、第１テーパー部２２ａは、テーパー角が３０°〜４５°程度と小さいため、生成物質が堆積してもエッチングにより直ぐに除去され、側壁保護膜が形成され難い。
図７は、側壁のテーパー部のテーパー角と側壁保護膜の厚さとの関係を模式的に示している。この図から、テーパー角が大きくなる程、堆積形成される側壁保護膜の膜厚が厚くなることが分かる。ドライエッチングにおいて、イオンはステージのバイアスに引っ張られるため、金属多層膜の側壁部に入射しにくい。テーパー角が大きい程、側壁部へのイオンの入射が少なくなるため、側壁保護膜は形成され易くなる。このことからも、テーパー角の大きい第２テーパー部２２ｂ上には側壁保護膜２４が形成され、テーパー角の小さい第１テーパー部２２ａには側壁保護膜がほとんど形成されないことが分かる。
このような２段階のエッチングにより、第１テーパー部２２ａおよび第２テーパー部２２ｂを有する側壁で規定されたソース電極ＳＥ、ドレイン電極ＤＥ、ソース配線Ｓが形成される。エッチング完了後、フォトレジストＰＲを除去する。次いで、アレイ基板ＳＵＢ１上にパッシベーション膜（保護層）ＰＡを形成し、ソース配線Ｓ、ソース電極ＳＥ、ドレイン電極ＤＥ、酸化物半導体層ＳＣ等を含むアレイ基板全体をパッシベーション膜で覆う。パッシベーション膜ＰＡは、無機膜、オレフィン樹脂、アクリル樹脂、シロキサン樹脂などを用いる。パッシベーション膜ＰＡの膜厚は、ソース電極ＳＥ、ドレイン電極ＤＥ、ソース配線Ｓを構成している金属多層膜（Ｔｉ系／Ａｌ系／Ｔｉ系）の膜厚の３倍以上とすることが望ましい。
以上の工程により、薄膜トランジスタＴＲを備えたアレイ基板ＳＵＢ１が製造される。
以上のように構成された表示装置およびアレイ基板によれば、電極および配線の側壁は、上層側の第１テーパー部２２ａと下層側の第２テーパー部２２ｂとを有し、第１テーパー部のテーパー角は第２テーパー部のテーパー角よりも小さく形成されている。更に、第２テーパー部上に側壁保護膜２４を設けている。このような側壁保護膜２４を設けることにより、第２テーパー部２２ｂのサイドエッチング量のバラツキを低減し、電極および配線を所望形状および均一な形状に加工することができる。これにより、アレイ基板の量産性が向上する。同時に、側壁荒れ、特に、第２テーパー部２２ｂの荒れを抑制することができる。
また、側壁保護膜２４を設けることにより、オーバーエッチング時間の延長が可能となる。エッチング時間を延長することにより、Ｔｉ残渣の発生を抑制することができ、電極および配線をより正確な形状に加工可能となる。
配線および電極の側壁において、第１テーパー部２２ａと第２テーパー部２２ｂとの切り替わり部（境界）ＢがＴｉ系の上層２０ｃ中に設けられている場合、すなわち、第１テーパー部に比較して第２テーパー部の厚さ（高さ）が大きい場合、パッシベーション膜ＰＡによるカバレッジ性が低下し易く、“す”が入りやすい。一方、テーパー切り替わり部Ｂが下層２０ａ中に設けられている場合、第１テーパー部２２ａの膜厚が大きくなることから、第１テーパー部２２ａのサイドエッチが大きく進行し、金属多層膜からなる配線および電極のＣＤロスに伴う配線抵抗増加が生じやすい等の問題がある。
これに対して、本実施形態によれば、第１テーパー部２２ａと第２テーパー部２２ｂとの切り替わり部Ｂが金属多層膜の中間層２０ｂに位置するように第１テーパー部と第２テーパー部の膜厚を設定している。これにより、上記問題が生じにくい。
側壁が立っていると、すなわち、テーパー角が大きいと、側壁の肩部でパッシベーション膜ＰＡの段切れ、未付着等が発生し易くなる。しかし、本実施形態によれば、側壁の上層側に第１テーパー部２２ａを設け、そのテーパー角を第２テーパー部２２ｂのテーパー角よりも小さく、ここでは、テーパー角を４５°以下、好ましくは、４０°以下とすることにより、パッシベーション膜ＰＡを配線上および電極上に密着させ、アレイ基板全体を確実に覆うことができる。これにより、パッシベーション膜ＰＡのカバレッジ性が向上する。また、第１テーパー部２２ａのテーパー角を４０°以下と低テーパー化することにより、第１テーパー部に側壁保護膜が堆積されにくい。一方、第２テーパー部２２ｂは、テーパー角を４０°以上、好ましくは、４５°以上７０°以下とすることにより、側壁保護物質が堆積し易く（残り易く）、側壁保護膜を安定して形成することができる。但し、酸化物半導体層ＳＣは水素（Ｈ）によって還元され易いため、側壁保護膜の形成は必要最小限にすることが望ましい。
本実施形態によれば、配線および電極を構成するＴｉ／Ａｌ／Ｔｉの金属多層膜の膜厚を、パッシベーション膜ＰＡの膜厚の１／３以上に形成した場合でも、すなわち、金属積層膜が比較的厚い場合でも、パッシベーション膜ＰＡによるカバレッジ性を高く維持することができる。
以上のことから、本実施形態によれば、加工形状の均一化、カバレッジ性の向上、量産性の向上した表示装置が得られる。
次に、他の実施形態に係る表示装置のアレイ基板について説明する。なお、以下に説明する他の実施形態において、前述した第１の実施形態と同一の部分には、同一の参照符号を付してその詳細な説明を省略し、第１の実施形態と異なる部分を中心に詳しく説明する。
（第２の実施形態）
図８は、第２の実施形態に係る表示装置のアレイ基板を示す断面図である。
図８に示すように、薄膜トランジスタＴＲを構成する酸化物半導体層ＳＣ上に設けられたソース電極ＳＥおよびドレイン電極ＤＥ、並びに、ゲート絶縁層１２上に設けられたソース配線Ｓは、それぞれ側壁を有している。各側壁は、上層２０ｃから中間層２０ｂまで延びる第１テーパー部２２ａと、中間層２０ｂから下層２０ａまで延びる第２テーパー部２２ｂと、を有している。第１テーパー部２２ａと第２テーパー部２２ｂとの境界（切り替わり位置）Ｂは、中間層２０ｂ中に位置している。更に、第２テーパー部２２ｂ上に側壁保護膜２４が形成され、第２テーパー部２２ｂを覆っている。
本実施形態によれば、側壁保護膜２４は、第２テーパー部２２ｂの内、中間層２０ｂの側壁のみに形成されている。ただし、下層２０ａの内、中間層２０ｂ側の端部（境界部）であれば、側壁保護膜２４を形成してもよい。
第１テーパー部２２ａのテーパー角は、４０°未満、例えば、３０°に形成されている。第２テーパー部２２ｂのテーパー角は、第１テーパー部のテーパー角よりも大きく形成され、４０°以上、７０°以下、例えば、６０°に設定されている。側壁保護膜２４は、例えば、ＣＨ系物質で形成され、エッチング時に、第２テーパー部２２ｂの上に堆積形成される。
アレイ基板ＳＵＢ１の製造方法についてその一例を説明する。ここでは、エッチング工程について説明する。
配線材料である金属多層膜として、例えば、Ｔｉ系の下層２０ａ、Ａｌ系の中間層２０ｂ、Ｔｉ系の上層２０ｃを絶縁基板１５上に積層形成した後、図示しないフォトレジストをマスクとして、金属多層膜を一括してパターニングする。パターニングは、プラズマドライエッチング法を用い、３段階で金属多層膜をエッチングすることにより行う。
第１段階のエッチングにおいて、エッチングガスとしては、三塩化ホウ素（ＢＣｌ3）、塩素（Ｃｌ2）の混合ガスを用い、Ｃｌ2の流量比を高めに設定する。さらに窒素（Ｎ2）を混合しても良い。第１段階のエッチングでは、金属多層膜の上層２０ｃおよび中間層２０ｂの途中まで、ハーフエッチングする。エッチングにより形成された一部側壁は、テーパー角が４５°以下の第１テーパー部となる。
第１段階のエッチングに連続して第２段階のエッチングにより、金属多層膜の中間層２０ｂおよび下層２０ａの境界付近までハーフエッチする。第２段階のエッチングにおいて、エッチングガスとして、三塩化ホウ素（ＢＣｌ3）、塩素（Ｃｌ2）に側壁保護膜形成用の添加ガスを混合したものを用いる。添加ガスとしては、例えば三フッ化メタン（ＣＨＦ3）等が好ましい。また、混合ガスに窒素（Ｎ2）を添加しても良い。第２段階のエッチングにより、中間層２０ｂおよび下層２０ａの境界部をエッチングし、第２テーパー部２２ｂを形成する。第２テーパー部２２ｂは、テーパー角が６０°程度であり、第１テーパー部２２ａは、エッチングが進行し、テーパー角が３０°程度となる。
また、第２段階のエッチング過程で、添加ガス（ＣＨＦ3）、Ｎ２は、プラズマ解離反応によりＣＨ系、ＡｌＦｘ、ＡｌＮｘ等の物質を生成し、この生成された物質が第２テーパー部２２ｂ上に堆積して側壁保護膜２４を形成する。側壁保護膜２４を形成することにより、第２テーパー部２２ｂのサイドエッチングを抑制し、第２テーパー部２２ｂを所望のテーパー角に維持することができる。なお、第１テーパー部２２ａは、テーパー角が３０°程度と小さいため、生成物質が堆積してもエッチングにより直ぐに除去され、側壁保護膜を形成しにくい。
続いて、第３段階のエッチングにより、残りの下層２０ａをエッチングする。第３段階のエッチングでは、エッチングガスとして、三フッ化メタン（ＣＨＦ3）の添加を停止し、三塩化ホウ素（ＢＣｌ3）、塩素（Ｃｌ2）の混合ガスを用い、Ｃｌ2の流量比を高めに設定する。さらに窒素（Ｎ2）を混合しても良い。第３段階のエッチング（非側壁保護プロセス）により、側壁保護物質を生成することなく、下層２０ｃがエッチングされる。
エッチング完了後、フォトレジストを除去する。次いで、アレイ基板ＳＵＢ１上にパッシベーション膜（保護層）ＰＡを形成し、ソース配線Ｓ、ソース電極ＳＥ、ドレイン電極ＤＥ、酸化物半導体層ＳＣの全体をパッシベーション膜で覆う。以上の工程により、薄膜トランジスタＴＲを備えたアレイ基板ＳＵＢ１が製造される。
上記のように構成された第２の実施形態に係る表示装置によれば、前述した第１の実施形態と同様の作用効果が得られる。本実施形態によれば、Ａｌ系の中間層２０ｂの側壁に側壁保護膜を設けることにより、Ｔｉ系の下層２０ａよりもサイドエッチングが進行し易い中間層を保護することができる。また、下層２０ａのエッチングに側壁保護プロセスを用いる必要がないため、すなわち、三フッ化メタン（ＣＨＦ3）を用いていないため、酸化物半導体層ＳＣが水素（Ｈ）によって還元されることを抑制できる。
（第３の実施形態）
図９は、第３の実施形態に係る表示装置のアレイ基板を示す断面図である。
図９に示すように、薄膜トランジスタＴＲを構成する酸化物半導体層ＳＣ上に設けられたソース電極ＳＥおよびドレイン電極ＤＥ、並びに、ゲート絶縁層１２上に設けられたソース配線Ｓは、それぞれ側壁を有している。各側壁は、上層２０ｃから中間層２０ｂまで延びる第１テーパー部２２ａと、中間層２０ｂから下層２０ａまで延びる第２テーパー部２２ｂと、を有している。第１テーパー部２２ａと第２テーパー部２２ｂとの境界（切り替わり位置）Ｂは、中間層２０ｂ中に位置している。更に、第２テーパー部２２ｂ上に側壁保護膜２４が形成され、第２テーパー部２２ｂを覆っている。
本実施形態によれば、ソース電極ＳＥ、ドレイン電極ＤＥ、およびソース配線Ｓを形成する金属多層膜において、下層２０ａおよび上層２０ｃは、ＭｏＣｒ、ＭｏＷ等のＭｏ系金属で形成されて、中間層２０ｂはＡｌ系金属により形成されている。また、側壁保護膜２４は、第２テーパー部２２ｂの内、中間層２０ｂの側壁のみに形成されている。
第１テーパー部２２ａのテーパー角は、４０°未満、例えば、３０°に形成されている。第２テーパー部２２ｂのテーパー角は、第１テーパー部のテーパー角よりも大きく形成され、４０°以上、７０°以下、例えば、６０°に設定されている。側壁保護膜２４は、例えば、ＣＨ系物質で形成され、エッチング時、第２テーパー部２２ｂの中間層２０ｃ上に堆積形成される。
アレイ基板ＳＵＢ１の製造方法についてその一例を説明する。ここでは、エッチング工程について説明する。
配線材料である金属多層膜として、Ｍｏ系の下層２０ａ、Ａｌ系の中間層２０ｂ、Ｍｏ系の上層２０ｃを絶縁基板１５上に積層形成した後、図示しないフォトレジストをマスクとして、金属多層膜を一括してパターニングする。パターニングは、プラズマドライエッチング法を用い、３段階で金属多層膜をエッチングすることにより行う。
第１段階のエッチングでは、エッチングガスとして、例えば、六フッ化硫黄（ＳＦ6）および酸素（Ｏ2）の混合ガスを用い、上層２０ｃをエッチングする。第２段階のエッチングでは、エッチングガスとして、三塩化ホウ素（ＢＣｌ3）、塩素（Ｃｌ2）に側壁保護膜形成用の添加ガスを混合したものを用いて、中間層２０ｂをエッチングする。また、混合ガスに窒素（Ｎ2）を添加しても良い。これにより、第１テーパー部２２ａおよび第２テーパー部２２ｂを有する側壁を形成する。
また、第２段階のエッチング過程で、添加ガス（ＣＨＦ3）、Ｎ２は、プラズマ解離反応によりＣＨ系、ＡｌＦｘ、ＡｌＮｘ等の物質を生成し、この生成された物質が第２テーパー部２２ｂ上に堆積して側壁保護膜２４を形成する。側壁保護膜２４を形成することにより、第２テーパー部２２ｂを形成する中間層２０ｂのサイドエッチングを抑制し、第２テーパー部を所望のテーパー角に維持する。第２テーパー部２２ｂは、テーパー角が６０°程度であり、第１テーパー部２２ａは、エッチングが進行し、テーパー角が３０°程度となる。
第３段階のエッチングでは、エッチングガスとして、例えば、六フッ化硫黄（ＳＦ6）および酸素（Ｏ2）の混合ガスを用い、下層２０ａをエッチングする。これにより、側壁保護膜２４から酸化物半導体層ＳＣあるいはゲート絶縁層１２まで延びる第２テーパー部を下層２０ａに形成する。
上記のように構成された第３の実施形態に係る表示装置によれば、前述した第２の実施形態と同様の作用効果が得られる。本実施形態によれば、Ａｌ系の中間層２０ｂの側壁に側壁保護膜を設けることにより、Ｍｏ系の下層２０ａよりもサイドエッチングが進行し易い中間層を保護することができる。また、下層２０ａのエッチングに側壁保護プロセスを用いる必要がないため、すなわち、三フッ化メタン（ＣＨＦ3）を用いていないため、水素（Ｈ）による酸化物半導体層ＳＣの還元を抑制することができる。
以上のことから、第２および第３の実施形態においても、加工形状の均一化、カバレッジ性の向上、量産性の向上した表示装置が得られる。
上述した実施形態においては、薄膜トランジスタを含む表示装置の開示例として液晶表示装置を示したが、その他の適用例として、有機ＥＬ表示装置、その他の自発光型表示装置、或いは電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型の表示装置から大型の表示装置まで、特に限定することなく上記実施形態と同様の構成或いは製造工程を適用可能であることは言うまでもない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明の実施形態として上述した各構成及び製造工程を基にして、当業者が適宜設計変更して実施し得る全ての構成及び製造工程も、本発明の要旨を包含する限り、本発明の範囲に属する。また、上述した実施形態によりもたらされる他の作用効果について本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものついては、当然に本発明によりもたらされるものと解される。
１…表示装置、１５…絶縁基板、ＳＵＢ１…アレイ基板、ＡＣＴ…表示部、
Ｇ…ゲート配線、Ｓ…ソース配線、ＴＲ…薄膜トランジスタ、ＰＸ…表示画素、
ＧＥ…ゲート電極、ＳＣ…半導体層、ＳＥ…ソース電極、１２…ゲート絶縁層、
ＤＥ…ドレイン電極、２０ａ…下層（第１層）、
２０ｂ…中間層（第２層）、２０ｃ…上層（第３層）、２２ａ…第１テーパー部、
２２ｂ…第２テーパー部、２４…側壁保護膜、ＰＡ…パッシベーション膜（保護層）、
ＰＲ…フォトレジスト

Claims (8)

  1. ゲート電極と、
    前記ゲート電極上に設けられた絶縁層と、
    前記絶縁層上に、前記ゲート電極に少なくとも一部を重畳して設けられた半導体層と、
    前記半導体層の少なくとも一部に接して設けられたソース電極およびドレイン電極と、を有する薄膜トランジスタを備え、
    前記ソース電極およびドレイン電極は、それぞれ、前記半導体層側に位置する下層、Ａｌを主成分とする中間層、および上層を含む積層構造を有し、
    前記ソース電極およびドレイン電極の側壁は、前記上層側の第１テーパー部と、前記下層側の第２テーパー部と、前記第２テーパー部に接する側壁保護膜と、を有し、前記第１テーパー部のテーパー角は、前記第２テーパー部のテーパー角よりも小さい表示装置。
  2. 前記第１テーパー部と前記第２テーパー部との切り替わり部は、前記中間層内に位置している請求項１に記載の表示装置。
  3. 前記第１テーパー部のテーパー角は、４０°以下である請求項１又は２に記載の表示装置。
  4. 前記第２テーパー部のテーパー角は４０°以上７０°以下である請求項１ないし３のいずれか１項に記載の表示装置。
  5. 前記側壁保護膜は、前記第２テーパー部の内、前記中間層および前記下層の中間層側端部に接して設けられている請求項１ないし４のいずれか１項に記載に表示装置。
  6. 前記ソース電極、ドレイン電極および半導体層を覆う保護層を備え、前記ソース電極およびドレイン電極は、前記保護層の膜厚の１／３以上の膜厚を有する請求項１ないし５のいずれか１項に記載の表示装置。
  7. 前記上層および下層は、Ｔｉ系金属あるいはＭｏ系金属で形成されている請求項１ないし６のいずれか１項に記載の表示装置。
  8. 前記半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の少なくとも１つを含む酸化物によって形成された酸化物半導体層である請求項１ないし７のいずれか１項に記載の表示装置。
JP2014144183A 2014-07-14 2014-07-14 表示装置 Active JP6326312B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014144183A JP6326312B2 (ja) 2014-07-14 2014-07-14 表示装置
US14/793,106 US9964824B2 (en) 2014-07-14 2015-07-07 Display device
CN201510411819.1A CN105261653B (zh) 2014-07-14 2015-07-14 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014144183A JP6326312B2 (ja) 2014-07-14 2014-07-14 表示装置

Publications (2)

Publication Number Publication Date
JP2016021470A true JP2016021470A (ja) 2016-02-04
JP6326312B2 JP6326312B2 (ja) 2018-05-16

Family

ID=55068012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014144183A Active JP6326312B2 (ja) 2014-07-14 2014-07-14 表示装置

Country Status (3)

Country Link
US (1) US9964824B2 (ja)
JP (1) JP6326312B2 (ja)
CN (1) CN105261653B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018041890A (ja) * 2016-09-09 2018-03-15 東京エレクトロン株式会社 プラズマエッチング方法
JP2020017646A (ja) * 2018-07-26 2020-01-30 東京エレクトロン株式会社 エッチング方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101865346B1 (ko) * 2015-11-13 2018-06-07 주식회사 모다이노칩 음향 출력 장치
US20210294138A1 (en) * 2016-09-27 2021-09-23 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
JP2018132589A (ja) * 2017-02-14 2018-08-23 株式会社ジャパンディスプレイ 表示装置
KR102341854B1 (ko) * 2017-12-27 2021-12-23 삼성디스플레이 주식회사 표시장치의 제조방법
JP7037688B1 (ja) 2021-01-19 2022-03-16 健二 香取 エネルギー変換素子およびこれを用いた温度調節装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330428A (ja) * 1989-06-28 1991-02-08 Hitachi Ltd 半導体装置の製造方法
JPH07297185A (ja) * 1994-04-20 1995-11-10 Matsushita Electric Ind Co Ltd 金属配線およびそれを用いた薄膜トランジスタとｔｆｔ液晶表示装置と金属配線の形成方法
JPH07312425A (ja) * 1994-05-18 1995-11-28 Hitachi Ltd 薄膜トランジスタ、それに関連するテーパエッチング方法および多層膜形成方法ならびに画像表示装置
JP2000284326A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd 液晶表示装置とその製造方法
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP2004165289A (ja) * 2002-11-11 2004-06-10 Sharp Corp アクティブマトリクス基板、その製造方法および表示装置
JP2005340800A (ja) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd 配線基板及び半導体装置、並びにその作製方法
US20110133177A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Element, Semiconductor Device, And Method For Manufacturing The Same
JP2012169610A (ja) * 2011-01-28 2012-09-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111265A (ja) 1993-10-13 1995-04-25 Sony Corp 配線の形成方法
JP4123620B2 (ja) 1999-02-12 2008-07-23 ヤマハ株式会社 配線形成法
US20030122987A1 (en) * 2001-12-28 2003-07-03 Myung-Joon Kim Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof
TW200531284A (en) 2003-07-29 2005-09-16 Samsung Electronics Co Ltd Thin film array panel and manufacturing method thereof
KR100543001B1 (ko) 2003-09-03 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치
KR101486974B1 (ko) * 2008-01-02 2015-01-29 삼성디스플레이 주식회사 표시장치 및 그 제조방법
TWI574423B (zh) * 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101056428B1 (ko) * 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2013004606A (ja) 2011-06-14 2013-01-07 Rohm Co Ltd 半導体装置およびその製造方法
CN104685635B (zh) 2012-10-01 2017-05-17 夏普株式会社 半导体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330428A (ja) * 1989-06-28 1991-02-08 Hitachi Ltd 半導体装置の製造方法
JPH07297185A (ja) * 1994-04-20 1995-11-10 Matsushita Electric Ind Co Ltd 金属配線およびそれを用いた薄膜トランジスタとｔｆｔ液晶表示装置と金属配線の形成方法
JPH07312425A (ja) * 1994-05-18 1995-11-28 Hitachi Ltd 薄膜トランジスタ、それに関連するテーパエッチング方法および多層膜形成方法ならびに画像表示装置
JP2000284326A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd 液晶表示装置とその製造方法
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP2004165289A (ja) * 2002-11-11 2004-06-10 Sharp Corp アクティブマトリクス基板、その製造方法および表示装置
JP2005340800A (ja) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd 配線基板及び半導体装置、並びにその作製方法
US20110133177A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Element, Semiconductor Device, And Method For Manufacturing The Same
JP2011139055A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体素子、半導体装置及びそれらの作製方法
JP2012169610A (ja) * 2011-01-28 2012-09-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018041890A (ja) * 2016-09-09 2018-03-15 東京エレクトロン株式会社 プラズマエッチング方法
JP2020017646A (ja) * 2018-07-26 2020-01-30 東京エレクトロン株式会社 エッチング方法
JP7199174B2 (ja) 2018-07-26 2023-01-05 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
JP6326312B2 (ja) 2018-05-16
CN105261653B (zh) 2018-07-17
US20160012782A1 (en) 2016-01-14
CN105261653A (zh) 2016-01-20
US9964824B2 (en) 2018-05-08

Similar Documents

Publication Publication Date Title
JP6326312B2 (ja) 表示装置
TW508628B (en) Liquid crystal display device and manufacturing method thereof
KR102248645B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US9508867B2 (en) Thin film transistor, array substrate, method of fabricating same, and display device
JP6330207B2 (ja) 表示装置及び薄膜トランジスタ基板
KR20090058099A (ko) 박막 트랜지스터 기판
US9496284B2 (en) Display panel and display apparatus including the same
US9893092B2 (en) Thin-film transistor array substrate having oxide semiconductor with channel region between conductive regions
US9461075B2 (en) Array substrate and manufacturing method thereof, and display device
KR102221845B1 (ko) 표시 기판 및 그의 제조방법
US11204532B2 (en) Wiring structure, display substrate, display device and method for fabricating display substrate
JP2013051328A (ja) アクティブマトリックス型表示素子およびその製造方法
US20160358937A1 (en) Array Substrate and Manufacturing Method Thereof and Display Panel
US9496290B2 (en) Display substrate, display device and method for manufacturing display substrate
KR102218725B1 (ko) 이중 광 차단층을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판
US11282965B2 (en) Fabrication method of semiconductor device
KR20160025671A (ko) 표시 기판 및 그의 제조방법
US9613860B2 (en) Method of manufacturing thin-film transistor
US9577113B2 (en) Semiconductor device and method for manufacturing same
TWI542016B (zh) 薄膜電晶體及顯示面板
KR102117454B1 (ko) 산화물 박막 트랜지스터를 구비한 평판 표시 장치 및 그 제조방법
CN109073944B (zh) 阵列基板及其制造方法、显示面板和显示设备
CN106292109B (zh) 阵列基板、显示面板及其制造方法、显示装置
KR102127235B1 (ko) 디스플레이 장치의 박막 트랜지스터 기판과 이의 제조방법
US11327369B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180416

R150 Certificate of patent or registration of utility model

Ref document number: 6326312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250