KR101486974B1 - 표시장치 및 그 제조방법 - Google Patents

표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101486974B1
KR101486974B1 KR20080000211A KR20080000211A KR101486974B1 KR 101486974 B1 KR101486974 B1 KR 101486974B1 KR 20080000211 A KR20080000211 A KR 20080000211A KR 20080000211 A KR20080000211 A KR 20080000211A KR 101486974 B1 KR101486974 B1 KR 101486974B1
Authority
KR
South Korea
Prior art keywords
insulating film
film pattern
concavo
electrode
pattern
Prior art date
Application number
KR20080000211A
Other languages
English (en)
Other versions
KR20090074433A (ko
Inventor
박대진
김규영
전형일
배주한
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR20080000211A priority Critical patent/KR101486974B1/ko
Priority to US12/143,996 priority patent/US7989813B2/en
Publication of KR20090074433A publication Critical patent/KR20090074433A/ko
Priority to US13/181,372 priority patent/US8399271B2/en
Application granted granted Critical
Publication of KR101486974B1 publication Critical patent/KR101486974B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Abstract

표시장치는 기판 상에 형성되며, 요철 형상을 갖는 제 1 절연막 패턴, 상기 제 1 절연막 패턴의 상부 및 측면을 커버하고, 요철 형상을 갖는 제 1 유지 전극, 상기 제 1 유지 전극 상에 형성된 제 2 절연막, 상기 제 1 유지 전극에 대응하는 제 2 절연막 상부에 형성된 제 2 유지 전극을 포함한다. 요철 형상을 갖는 절연막 패턴을 먼저 형성함으로써, 게이트 배선 및 게이트 전극을 형성하면서 동시에 절연막 패턴 상에 요철 형성을 갖는 유지 전극을 형성할 수 있다. 또한, 상기 요철 형상을 갖는 절연막 패턴 그리고 게이트 전극 및 유지 전극 형성을 위한 희생 절연막 패턴을 임프린트 공정을 통해 형성된다. 따라서, 게이트 전극 및 유지 전극을 형성하기 위한 사진 식각 공정을 줄일 수 있다.
방향 제어 전극, 화소 전극, 수직 배향, 절개부

Description

표시장치 및 그 제조방법 {DISPLAY AND MANUFACTURING METHOD OF THE SAME}
본 발명은 표시장치 및 그 제조방법에 관한 것으로, 구체적으로 유지 커패시터를 갖는 표시장치 및 그 제조방법에 관한 것이다.
일반적인 액정 표시장치는 한 프레임 동안 화소 전압을 유지하기 위해 유지 커패시터를 구비하고 있다. 통상 유지 커패시터의 제 1 유지 전극은 게이트 배선 및 게이트 전극과 동시에 형성된다. 따라서, 유지 커패시터의 제 1 유지 전극은 차광성 금속으로 형성되며 화소 전극과 중첩하기 때문에, 유지 커패시터의 전극 면적은 화소의 개구율에 영향을 미친다.
유지 커패시터의 정전용량을 유지하면서 전체 커패시터의 면적을 줄이기 위해, 유지 커패시터의 전극들 간격을 줄이는 방법, 유지 커패시터의 전극들에 요철 형상을 부가하여 전극 표면의 단면적을 증가시키는 방법 및 유지 커패시터의 전극들 사이에 개재된 절연막을 고유전율을 갖는 절연막으로 변경하는 방법들이 연구되고 있다.
그러나, 상술한 방법들에는 종래 표시 장치의 제조공정과 최소한 동일한 수의 사진식각 공정을 가지면서도 효율적인 유지 커패시터를 형성해야 하는 기술적 제한이 있다.
따라서, 본 발명은 공정을 단순화하면서 효율적인 유지 커패시터를 갖는 표시장치를 제공한다.
또한, 본 발명은 상술한 유지 커패시터를 갖는 표시장치의 제조방법을 제공한다.
본 발명의 일 실시예에 따른 표시장치는 기판 상에 형성되며, 요철 형상을 갖는 제 1 절연막 패턴, 상기 제 1 절연막 패턴의 상부 및 측면을 커버하는, 요철 형상을 갖는 제 1 유지 전극, 상기 유지 전극 상에 형성된 제 2 절연막, 상기 유지 전극에 대응하는 제 2 절연막 상부에 형성된 제 2 유지 전극을 포함한다.
상기 제 2 유지 전극은 상기 제 1 유지 전극에 대응하는 요철 형상을 가질 수 있다.
본 발명의 다른 실시예에 따른 표시장치는 기판 상에 형성되며, 요철 형상을 갖는 제 1 절연막 패턴, 상기 기판 상에 형성된 게이트 전극, 상기 게이트 전극과 동일한 물질로 형성되며 상기 절연막 패턴의 상부 및 측면을 커버하는 제 1 유지 전극, 상기 게이트 전극 및 유지 전극 상에 형성된 제 2 절연막, 상기 게이트 전극에 대응하는 제 2 절연막 상부에 형성된 반도체 패턴, 상기 반도체 패턴 상에 형성된 소스 및 드레인 전극, 상기 소스 및 드레인 전극 그리고 상기 반도체 패턴의 상 부에 형성된 제 3 절연막을 포함한다.
한편, 상기 제 3 절연막 상부에 형성되며, 상기 드레인 전극과 전기적으로 연결된 화소전극을 더 포함할 수 있다. 게다가, 상기 화소 전극은 상기 제 1 유지 전극에 대응하는 위치에서 요철 형상을 가질 수 있다.
또한, 상기 드레인 전극은 상기 제 1 유지 전극에 대응하는 위치까지 연장되어 형성될 수 있으며, 연장된 전극은 요철 형상을 가질 수 있다.
본 발명의 일 실시예에 따른 표시장치 제조방법은 기판 상에 제 1 절연막을 형성하는 단계, 상기 제 1 절연막을 패터닝하여, 요철 형상을 갖는 요철 절연막 패턴 및 상기 요철 절연막 패턴보다 두꺼운 두께를 갖는 희생 절연막 패턴을 형성하는 단계,상기 요철 절연막 패턴의 상부 및 측면, 그리고 희생 절연막 패턴의 상부에 금속층을 형성하는 단계, 상기 희생 절연막 패턴을 제거함으로써, 상기 요철 절연막 패턴의 상부 및 측면커버하고, 요철 형상을 갖는 제 1 유지 전극을 형성하는 단계, 상기 제 1 유지 전극 상에 제 2 절연막을 형성하는 단계, 상기 제 1 유지 전극에 대응하는 상기 제 2 절연막 상부에 제 2 유지 전극을 형성하는 단계를 포함한다.
상기 제 2 유지 전극은 상기 제 1 유지 전극에 대응하는 요철 형상을 가지며 형성될 수 있다.
본 발명의 다른 실시예에 따른 표시장치 제조방법은 기판 상에 제 1 절연막을 형성하는 단계, 상기 제 1 절연막을 패터닝하여, 상기 기판의 일부를 노출하는 개구 패턴, 요철 형상을 갖는 요철 절연막 패턴 및 상기 요철 절연막 패턴보다 두 꺼운 두께를 갖는 희생 절연막 패턴을 형성하는 단계, 상기 노출된 기판의 상부, 상기 요철 절연막 패턴의 상부 및 측면 그리고 희생 절연막 패턴의 상부에 금속층을 형성하는 단계, 상기 희생 절연막 패턴을 제거함으로써, 상기 요철 절연막 패턴의 상부 및 측면을 커버하고, 요철 형상을 갖는 제 1 유지 전극 및 상기 노출된 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 및 제 1 유지 전극 상에 제 2 절연막을 형성하는 단계, 상기 게이트 전극에 대응하는 제 2 절연막 상부에 반도체 패턴을 형성하는 단계, 상기 반도체 패턴 상에 소스 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극 그리고 반도체 패턴 상에 제 3 절연막을 형성하는 단계를 포함한다.
상기 제 1 절연막을 패터닝하여, 요철 절연막 패턴, 희생 절연막 패턴 및 개구 패턴을 형성하는 단계는 개구패턴, 요철 절연막 패턴 및 희생 절연막 패턴에 대응하는 패턴을 갖는 몰드를 기판상에 형성된 제 1 절연막의 상부에서 가압하는 단계, 상기 몰드를 제거한 후 제 1 절연막의 두께를 감소시켜, 기판 상에 독립된 요철 절연막 패턴, 희생 절연막 패턴 및 개구 패턴을 형성하는 단계를 포함한다.
한편, 상기 표시장치 제조방법은 상기 제 3 절연막 상부에 상기 드레인 전극과 전기적으로 연결된 화소전극을 형성하는 단계를 더 포함할 수 있다. 게다가, 상기 화소 전극은 상기 제 1 유지 전극에 대응하는 위치에서 요철 형상을 가질 수 있다.
또한, 상기 드레인 전극은 상기 제 1 유지 전극에 대응하는 위치까지 연장될 수 있으며, 연장된 전극은 요철 형상을 가지며 형성될 수 있다.
상술한 바에 따르면, 기판 상에 요철 형상을 갖는 절연막 패턴을 먼저 형성함으로써, 게이트 배선 및 게이트 전극을 형성하면서 동시에 상기 절연막 패턴 상에 요철 형성을 갖는 유지 커패시터용 유지 전극을 형성할 수 있다. 게다가 상기 요철 형상을 갖는 절연막 패턴 그리고 게이트 전극 및 유지 전극 형성을 위한 희생 절연막 패턴을 임프린트 공정을 통해 형성함으로써, 게이트 전극 및 유지 전극을 형성하기 위한 사진 식각 공정을 생략할 수 있다. 따라서, 표시 장치용 어레이 기판의 제조 공정을 단순화할 수 있다.
본 발명의 실시예들은 상호간에 제한 없이 결합되거나 수정될 수 있다.
이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 설명한다. 한편, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 도면의 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께 및 크기를 확대하여 나타내었다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시장치용 어레이 기판을 나타낸 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ'의 단면도이다.
도 1 및 2를 참조하면, 표시장치의 어레이 기판은 제 1 기판(10) 상에 서로 교차 형성된 게이트 배선(90)과 데이터 배선(92), 게이트 배선(90)과 데이터 배선(92)에 전기적으로 연결된 박막트랜지스터(T) 및 박막트랜지스터(T)와 전기적으로 연결된 화소전극(140)을 포함한다. 또한, 상기 어레이 기판은 화소 전극(140)과 중첩하여 배치된 유지 배선(130)을 더 포함하며 박막트랜지스터(T)의 한 전극이 상기 유지 배선(130)과 일체로 형성된 제 1 유지전극(134)까지 연장하여 유지 커패시터(Cst)를 형성한다. 경우에 따라, 상기 박막 트랜지스터(T)의 일 전극을 대신하여 상기 커패시터는 제 1 유지전극(134)와 화소 전극(140)의 중첩으로 형성될 수도 있다.
도 1에 도시되지 않았지만, 본 발명에 따른 표시장치는 상기 어레이 기판과 마주하여 위치하는 제 2 기판 및 제 1 기판과 제 2 기판 사이에 개재된 액정층을 더 포함할 수 있다. 제 2 기판에는 게이트 배선(90) 및 데이터 배선(92)에 대응하는 위치에 형성되는 차광물질패턴(Black Matrix) 및 화소전극(140)에 대응하는 공통전극을 포함할 수 있다. 또한, 제 2 기판에는 화소전극(140)에 대응하는 위치에 형성되는 컬러필터를 더 포함할 수 있다. 경우에 따라, 컬러필터는 제 1 기판(10)에 형성될 수 있으며, 이러한 경우 화소전극(140) 하부에 컬러필터가 형성될 수 있다.
이와 같은 액정 표시장치는 화소전극(140)과 공통전극 사이에 개재된 액정층에 전계를 인가함으로써 액정층에 입사된 광의 편광 특성을 변화시킬 수 있다. 구체적으로, 제 1기판과 제 2 기판의 외측에 각각 편광판을 구비하여, 특정 편광축을 갖는 광을 액정층에 입사시킨다. 그리고 액정층에 인가된 전계에 따라 광의 편광 특성을 변화시킨 후 액정층에서부터 출사되는 광을 다른 편광판을 통해 제어함으로써 광의 세기를 조절할 수 있다. 이를 통해 표시장치는 특정 계조를 갖는 이미지를 표현할 수 있다. 따라서, 화소 전극과 대응하는 공통전극의 영역에서 최대한 많은 광을 투과 시킬수록, 달리 말하면 유지 전극의 면적이 작을수록 화소 전극을 투과하는 광량이 많아지므로 표시장치의 표시 효율은 높아질 수 있다.
한편, 화소전극(140)과 박막트랜지스터(T)는 이들 사이의 막들을 관통하여 형성된 컨택부(117)를 통해 서로 전기적으로 연결된다. 상기 박막트랜지스터(T)와 화소전극(140) 사이에는 보호 절연막(136)이 개재될 수 있다. 보호 절연막(136)은 박막트랜지스터(T)의 채널영역 반도체 층(112)과 직접 접촉되어 형성될 수 있다.
화소전극(140)은 투명한 도전 물질, 예컨대 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어 질 수 있으며, 게이트 배선(90), 데이터 배선(92) 및 유지배선(130)은 다양한 도전 물질, 예전대 크롬, 알루미늄, 몰리브덴, 티타늄, 구리, 은 또는 이들의 합금이나 이들의 다중 배선층으로 형성될 수 있다.
도 2를 참조하면, 제 1 기판(10) 상에 요철 형상을 갖는 절연막(50)이 형성되고 그 상부에 제 1 유지 전극(134)이 위치한다. 제 1 유지 전극(134)은 게이트 전극(90)과 동일한 물질로 하나의 동일한 공정을 통해 형성되며, 상기 제 1 유지 전극(134)은 상기 절연막(50)의 상부 및 측면 그리고 기판(10)의 일부분까지 연장되어 형성된다. 이 실시예에 있어서, 상기 절연막(50)은 유기 절연막일 수 있다.
상기 게이트 전극(90) 및 제 1 유지 전극(134)을 포함하여 상기 기판(10) 상에 게이트 절연막(100)이 위치하며 그 상부에 반도체 패턴(112)이 위치한다. 게이트 절 연막(100)은 질화규소막 또는 산화규소막 등 무기 절연막일 수 있다. 한편, 반도체 패턴(112)은 게이트 전극(90)에 대응하는 위치에 형성된다. 하부에서 조사되는 입사 광을 고려하여, 반도체 패턴(112) 은 게이트 전극(90)의 내측에 위치할 수 있으며, 경우에 따라, 상부에 형성된 소스/드레인 전극(114, 116)을 따라 게이트 전극(90)의 외측으로 반도체 패턴(112)이 연장될 수 있다.
상기 소스/드레인 전극(114, 116)은 반도체 패턴(112)의 상부 및 게이트 절연막(100) 상부에 형성되며, 박막트랜지스터(T)의 채널 간격만큼 서로 이격하여 상기 게이트 전극(90)의 상부에 배치된다. 상기 드레인 전극(116)은 상기 게이트 절연막(100)을 사이에 두고 상기 제 1 유지 전극(134)의 상부까지 연장되어 상기 유지 커패시터(Cst)의 제 2 유지 전극(135)으로 작용한다. 제 1 유지 전극(134)에 대응하는 위치에 형성된 제 2 유지 전극(135)도 요철 형상을 가질 수 있다. 이와 같은 제 2 유지 전극(135)의 요철 형상은 동시에 외부 광을 반사하는 반사부로 작용할 수 있다. 도면에 도시되지 않았지만, 상기 소스/드레인 전극(114, 116)은 반도체 층과 실질적으로 동일한 패턴을 가지며 형성될 수 있으며, 이 경우 화소전극(140)이 상기 유지 커패시터(Cst)의 제 2 유지 전극(135)으로 작용한다.
상기 소스/드레인 전극(114, 116), 반도체 패턴(112) 및 게이트 절연막(100)의 상부에 보호 절연막(136)을 형성한다. 보호 절연막(136)은 게이트 절연막(100)과 동일한 물질로 형성하거나, 무기절연막 및 유기절연막의 이중층으로 형성될 수도 있다. 상기 보호 절연막(136)이 유기절연막으로 형성되는 경우, 화소전극(140)은 게이트 배선(90) 또는/및 데이터 배선(92)과 중첩하여 형성될 수 있다.
상기 보호 절연막(136) 상부에 화소 전극(140)을 형성하며, 상기 화소 전극(140)은 보호 절연막(136)을 관통하여 형성된 컨택부(117)를 경유하여 상기 드레인 전극(116)으로부터 연장하여 형성된 제 2 유지 전극(135)를 통해 상기 드레인 전극(116)과 전기적으로 연결된다. 상기 컨택부(117)는 제 1 유지전극(134)에 대응하는 위치에 형성될 수 있다.
상술한 바와 같이, 유지 커패시터(Cst)의 제 1 유지 전극(134)의 표면을 요철 형상을 갖도록 형성하면, 유지 커패시터(Cst)의 제 1 유지 전극(134) 및 제 2 유지 전극(136)의 면적이 증가된다. 그 결과 유지 커패시터(Cst)의 정전용량을 유지하면서 전체 면적을 줄일 수 있고 부가적으로 제 2 유지 전극(136)은 반사부로 작용할 수도 있다.
도 3 내지 6은 본 발명의 일 실시예에 따른 표시장치용 어레이 기판의 형성방법을 설명하기 위한 공정도이다.
도 3을 참조하면, 제 1 기판(10) 상에 제 1 절연막(50)을 형성한다. 제 1 절연막(50)은 광경화성 또는/및 열경화성 폴리머 등 외부의 특정 자극에 의해 경화되는 유기 절연막이다.
한편, 상기 제 1 절연막(50)에 대향하여 몰드(60)를 배치한다. 몰드(60)에는 상기 제 1 절연막(50)에 형성하고자 하는 패턴에 대응되는 패턴이 형성되어 있다. 즉, 몰드(60)은 요철 절연막 패턴, 희생 절연막 패턴 및 기판을 노출하기 위한 개구 패턴에 대응하는 패턴을 갖는다.
게다가, 몰드(60)는 경화 후 제 1 절연막 패턴의 경도(Hardness)보다 작은 경도를 갖는 재질로 만들어 질 수 있다.
몰드(60)를 제 1 절연막(50)이 형성된 제 1 기판(10)을 향하여 가압한 후 UV 또는/및 열을 가하여 제 1 절연막 패턴(50)을 경화한다. 이후 몰드(60)을 분리한 후, 잔막 제거를 위한 애싱(Ashing) 공정을 수행한다. 이를 통해, 몰드(60)를 상기 기판(10)으로부터 분리 후 형성된 제 1 절연막 패턴(50)의 두께가 전체적으로 줄어드는 동시에, 제 1 절연막 패턴(50)의 경계 부근에서 언더컷이 발생된다. 이러한 언더컷에 의해 도 4에 도시된 바와 같이 제 1 절연막 패턴(50)의 경계는 역경사 구조를 갖는다.
한편, 몰드(60)의 경도가 경화된 제 1 절연막 패턴(50)의 경도보다 작은 경우, 몰드(60)에 형성된 패턴의 경계 자체가 제 1 절연막 패턴(50)의 역경사를 만들 수 있도록 경사져 있을 수 있다. 이러한 경우, 역경사를 갖는 제 1 절연막 패턴(50)이 경화된 후, 몰드(60)를 분리하더라도, 제 1 절연막 패턴(50)에 손상이 발생하지 않는다.
애싱 공정 후, 도 4와 같은 구조를 갖는 제 1 절연막 패턴(50)이 형성된다. 제 1 절연막 패턴(50)은 기판을 노출하는 개구패턴(P1), 요철 절연막 패턴(P3) 그리고 희생 절연막 패턴(P2)으로 이루어져 있다. 상기 개구 패턴(P1)은 희생 절연막 패턴(P3)에 의해 둘러 쌓여 기판을 노출하는 부분이다. 희생 절연막 패턴(P2)은 요철 절연막 패턴(P3)의 두께보다 두껍게 형성한다.
도 5를 참조하면, 상기 개구패턴(P1), 희생 절연막 패턴(P2) 및 요철 절연막 패턴(P3)상에 배선층(89)을 형성한다. 배선층(89)은 금속층으로 몰리브덴, 크롬, 알루미늄, 티타늄, 텅스텐 또는 이들의 합금이나 다층 배선으로 형성된다. 상기 요철 절연막 패턴(P3)은 두께가 얇기 때문에, 배선층(89)은 요철 절연막 패턴(P3)의 상부 및 측면 그리고 기판(P10)의 일부분까지 연장되어 형성될 수 있다. 하지만 희생 절연막 패턴(P2)은 두께가 두껍고 그 경계가 역 경사를 갖기 때문에, 배선층(89)은 희생 절연막 패턴(P2)의 상부에 주로 형성되며, 그 결과 다른 요철 절연막 패턴(P3)이나 기판(10)상에 형성된 배선층(89)과 분리된다.
이때, 요철 절연막 패턴(P3) 상에 형성된 배선층(89)은 요철 절연막 패턴(P3)에 대응하는 요철 형상을 갖는다.
도 6을 참조하면, 상기 희생 절연막 패턴(P2)을 제거하면 기판(10) 상에 형성된 게이트 전극/배선(90) 및 요철 절연막 패턴(P3) 상에 형성된 제 1 유지 전극(50)은 잔존하지만, 희생 절연막 패턴(P2) 상에 형성된 배선층(89)은 제거된다. 이는 희생 절연막 패턴(P2)의 측면이 외부에 노출되어 있어서, 식각 물질 등의 침투에 의해 희생 절연막 패턴(P2) 전체가 제거되고 그 결과 희생 절연막 패턴(P2) 상에 형성된 배선층(89)도 희생 절연막 패턴(P2)와 함께 기판(10)으로부터 분리되어 제거되기 때문이다.
이와 같이 도 3 내지 도 6의 방법을 통해 별도의 사진/식각 공정 없이 게이트 전극/배선(90) 및 제 1 유지 전극(134)을 형성하면서도, 제 1 유지 전극(134)은 그 하부의 제 1 절연막 패턴(50)에 대응하는 요철 형상을 가질 수 있다.
이후 도 2를 참조하면, 상기 게이트 전극/배선(90) 및 제 1 유지 전극(50) 상에 게이트 절연막(100), 반도체층(112), 소스/드레인 전극(114, 116), 보호 절연 막(136) 및 화소전극(140)을 순차로 형성하여 표시장치의 어레이 기판을 제조 할 수 있다.
도 7은 본 발명의 다른 일 실시예에 따른 표시 장치의 배치도이다. 이 실시예에 있어서, 도 2에 도시된 어레이 기판과 동일한 참조 번호는 동일한 구성을 나타내고 이에 대한 상세한 설명은 생략한다.
도 2에서 설명한 것과 같이 상기 드레인 전극(116)은 제 1 유지전극(134)의 상부까지 연장되지 않을 수 있다. 이 경우, 상기 화소 전극(140)은 상기 제1 유지 전극(134)이 형성되지 않은 영역에서 상기 보호 절연막(136)을 관통하여 형성된 컨택부를 통해 상기 드레인 전극(116)과 전기적으로 연결된다. 또한, 상기 드레인 전극(116)은 반도체 층(112)과 실질적으로 동일한 패턴을 가지며 형성될 수 있다. 또한, 상기 게이트 절연막(100) 및 보호 절연막(136)을 사이에 두고 상기 제 1 유지 전극(134)과 중첩되도록 형성된 상기 화소전극(140)이 상기 유지 커패시터(Cst)의 제 2 유지전극(135)으로 작용할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치용 어레이 기판을 나타낸 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ'의 단면도이다.
도 3 내지 6은 본 발명의 일 실시예에 따른 표시장치용 어레이 기판의 형성방법을 설명하기 위한 공정도이다.
도 7은 본 발명의 다른 일 실시예에 따른 표시 장치용 어레이 기판을 나타낸 단면도이다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 기판 상에 제 1 절연막을 형성하는 단계
    상기 제 1 절연막을 패터닝하여, 요철 형상을 갖는 요철 절연막 패턴 및 상기 요철 절연막 패턴보다 두꺼운 두께를 갖는 희생 절연막 패턴을 형성하는 단계
    상기 요철 절연막 패턴의 상부 및 측면, 그리고 희생 절연막 패턴의 상부에 금속층을 형성하는 단계
    상기 희생 절연막 패턴을 제거하여 상기 요철 절연막 패턴의 상부 및 측면을 커버하고 요철 형상을 갖는 제 1 유지 전극을 형성하는 단계
    상기 제 1 유지 전극 상에 제 2 절연막을 형성하는 단계 및
    상기 제 1 유지 전극에 대응하는 상기 제 2 절연막 상부에 제 2 유지 전극을 형성하는 단계를 포함하는 표시장치의 제조방법.
  8. 제 7 항에 있어서, 상기 요철 절연막 패턴 및 상기 희생 절연막 패턴을 형성하는 단계는,
    상기 요철 절연막 패턴 및 상기 희생 절연막 패턴에 대응하는 패턴을 갖는 몰드를 상기 기판상에 형성된 상기 제 1 절연막의 상부에 가압하는 단계 및
    상기 몰드를 제거한 후 제 1 절연막의 두께를 감소시키는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  9. 제 8 항에 있어서, 상기 제 2 유지 전극은 요철 형상을 갖는 것을 특징으로 하는 표시장치의 제조방법.
  10. 기판 상에 제 1 절연막을 형성하는 단계
    상기 제 1 절연막을 패터닝하여, 상기 기판의 일부를 노출하는 개구 패턴, 요철 형상을 갖는 요철 절연막 패턴 및 상기 요철 절연막 패턴보다 두꺼운 두께를 갖는 희생 절연막 패턴을 형성하는 단계
    상기 노출된 기판의 상부, 상기 요철 절연막 패턴의 상부 및 측면 그리고 희생 절연막 패턴의 상부에 금속층을 형성하는 단계
    상기 희생 절연막 패턴을 제거하여 상기 요철 절연막 패턴의 상부 및 측면을 커버하고, 요철 형상을 갖는 제 1 유지 전극 및 상기 노출된 기판 상부에 게이트 전극을 형성하는 단계
    상기 게이트 전극 및 제 1 유지 전극 상에 제 2 절연막을 형성하는 단계
    상기 게이트 전극에 대응하는 제 2 절연막 상부에 반도체 패턴을 형성하는 단계
    상기 반도체 패턴 상에 소스 및 드레인 전극을 형성하는 단계 및
    상기 소스 및 드레인 전극 그리고 반도체 패턴 상에 제 3 절연막을 형성하는 단계를 포함하는 표시장치의 제조방법.
  11. 제 10항에 있어서, 상기 제 3 절연막 상부에 상기 드레인 전극과 전기적으로 연결된 화소전극을 형성하는 단계를 더 포함하되,
    상기 화소 전극은 상기 제 1 유지 전극에 대응하는 위치에서 요철 형상을 갖는 것을 특징으로 하는 표시장치의 제조방법.
  12. 제 10 항에 있어서, 상기 드레인 전극은 상기 제 1 유지 전극에 대응하는 위치까지 연장되는 것을 특징으로 하는 표시장치의 제조방법.
  13. 제 12 항에 있어서, 상기 제 1 유지 전극에 대응하는 위치까지 연장된 상기 드레인 전극은 요철 형상을 갖는 것을 특징으로 하는 표시장치의 제조방법.
  14. 제 11 항에 있어서, 상기 개구 패턴, 상기 요철 절연막 패턴 및 상기 희생 절연막 패턴을 형성하는 단계는,
    상기 개구 패턴, 상기 요철 절연막 패턴 및 상기 희생 절연막 패턴에 대응하는 패턴을 갖는 몰드를 기판상에 형성된 제 1 절연막의 상부에 가압하는 단계 및
    상기 몰드를 제거한 후 제 1 절연막의 두께를 감소시키는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
KR20080000211A 2008-01-02 2008-01-02 표시장치 및 그 제조방법 KR101486974B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20080000211A KR101486974B1 (ko) 2008-01-02 2008-01-02 표시장치 및 그 제조방법
US12/143,996 US7989813B2 (en) 2008-01-02 2008-06-23 Display apparatus with storage electrodes having concavo-convex features
US13/181,372 US8399271B2 (en) 2008-01-02 2011-07-12 Display apparatus with storage electrodes having concavo-convex features

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080000211A KR101486974B1 (ko) 2008-01-02 2008-01-02 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090074433A KR20090074433A (ko) 2009-07-07
KR101486974B1 true KR101486974B1 (ko) 2015-01-29

Family

ID=40797007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080000211A KR101486974B1 (ko) 2008-01-02 2008-01-02 표시장치 및 그 제조방법

Country Status (2)

Country Link
US (2) US7989813B2 (ko)
KR (1) KR101486974B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10303315B2 (en) 2016-04-22 2019-05-28 Samsung Display Co., Ltd. Flexible display device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120055706A1 (en) * 2010-09-03 2012-03-08 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR101933718B1 (ko) * 2012-03-27 2018-12-28 리쿠아비스타 비.브이. 전기 습윤 표시장치
KR20150069386A (ko) * 2013-12-13 2015-06-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
JP6257428B2 (ja) * 2014-04-15 2018-01-10 株式会社ジャパンディスプレイ 電極基板、表示装置、入力装置および電極基板の製造方法
JP6326312B2 (ja) * 2014-07-14 2018-05-16 株式会社ジャパンディスプレイ 表示装置
JP6403000B2 (ja) * 2014-11-10 2018-10-10 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の製造方法
KR20180038600A (ko) * 2016-10-06 2018-04-17 삼성디스플레이 주식회사 표시 장치
KR102531126B1 (ko) * 2017-06-14 2023-05-11 삼성디스플레이 주식회사 단위 화소 및 이를 포함하는 유기 발광 표시 장치
JP2019091346A (ja) * 2017-11-16 2019-06-13 株式会社ジャパンディスプレイ 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000001610A (ko) * 1998-06-12 2000-01-15 김영환 모폴로지 형성방법 및 이를 이용한 반사형 액정표시장치의 형성방법
KR20040040211A (ko) * 2002-11-06 2004-05-12 삼성전자주식회사 반사-투과형 액정 표시 장치 및 이의 제조 방법
KR20070054516A (ko) * 2005-11-23 2007-05-29 삼성에스디아이 주식회사 액정표시장치 어레이 기판 및 그 제조방법
KR20070074491A (ko) * 2006-01-06 2007-07-12 세이코 엡슨 가부시키가이샤 전기 광학 장치, 그 제조 방법, 및 전자 기기

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4431272A (en) * 1980-05-08 1984-02-14 Kabushiki Kaisha Suwa Seikosha Liquid crystal display device
KR100268069B1 (ko) * 1995-12-11 2000-10-16 마찌다 가쯔히꼬 반사판, 반사판이 결합된 반사형 액정 표시 장치 및 그 제조 방 법
JP4223094B2 (ja) * 1998-06-12 2009-02-12 株式会社半導体エネルギー研究所 電気光学表示装置
JP2000002872A (ja) * 1998-06-16 2000-01-07 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
KR20000031459A (ko) * 1998-11-06 2000-06-05 윤종용 반사형 액정표시장치 및 그의 제조방법
WO2001082273A1 (fr) * 2000-04-21 2001-11-01 Seiko Epson Corporation Dispositif electro-optique
TW514760B (en) * 2001-03-30 2002-12-21 Au Optronics Corp Thin film transistor and its manufacturing method
JP2004061775A (ja) * 2002-07-26 2004-02-26 Alps Electric Co Ltd アクティブマトリクス型表示装置
TW200413803A (en) * 2003-01-30 2004-08-01 Ind Tech Res Inst Organic transistor array substrate and its manufacturing method, and LCD including the organic transistor array substrate
JP2005148217A (ja) 2003-11-12 2005-06-09 Seiko Epson Corp 電気光学装置及び電気光学装置の製造方法
KR20060109638A (ko) 2005-04-18 2006-10-23 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR101174164B1 (ko) * 2005-12-29 2012-08-14 엘지디스플레이 주식회사 반사투과형 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000001610A (ko) * 1998-06-12 2000-01-15 김영환 모폴로지 형성방법 및 이를 이용한 반사형 액정표시장치의 형성방법
KR20040040211A (ko) * 2002-11-06 2004-05-12 삼성전자주식회사 반사-투과형 액정 표시 장치 및 이의 제조 방법
KR20070054516A (ko) * 2005-11-23 2007-05-29 삼성에스디아이 주식회사 액정표시장치 어레이 기판 및 그 제조방법
KR20070074491A (ko) * 2006-01-06 2007-07-12 세이코 엡슨 가부시키가이샤 전기 광학 장치, 그 제조 방법, 및 전자 기기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10303315B2 (en) 2016-04-22 2019-05-28 Samsung Display Co., Ltd. Flexible display device
US10514809B2 (en) 2016-04-22 2019-12-24 Samsung Display Co., Ltd. Flexible display device

Also Published As

Publication number Publication date
KR20090074433A (ko) 2009-07-07
US8399271B2 (en) 2013-03-19
US7989813B2 (en) 2011-08-02
US20090166637A1 (en) 2009-07-02
US20110266956A1 (en) 2011-11-03

Similar Documents

Publication Publication Date Title
KR101486974B1 (ko) 표시장치 및 그 제조방법
JP4275649B2 (ja) 保持容量電極ラインを有しない液晶表示装置
US9711542B2 (en) Method for fabricating display panel
JP4299584B2 (ja) 液晶表示装置
KR101423113B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
JP4564473B2 (ja) 液晶表示装置の製造方法
KR102554120B1 (ko) 액정 표시 장치
US7643114B2 (en) Transflective display device with reflection pattern on the color filter substrate
JP2004233956A (ja) 有機薄膜トランジスタアレイ基板とそれを含む液晶ディスプレイ
KR101152142B1 (ko) 액정표시장치의 제조방법
WO2012164882A1 (ja) 表示装置用基板およびそれを備えた表示装置
US20070029609A1 (en) Array substrate having enhanced aperture ratio, method of manufacturing the same and display device having the same
KR101230315B1 (ko) 표시장치용 몰드와 이를 이용한 표시장치의 제조방법
US8076171B2 (en) Mold and manufacturing method for display device
TWI490615B (zh) 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法
WO2019061751A1 (zh) Tft基板的制作方法及其结构
CN109564916B (zh) 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法
JP6960807B2 (ja) 表示装置及びその製造方法
KR101331901B1 (ko) 액정표시장치 및 그 제조방법
KR20070047609A (ko) 몰드와 이를 이용한 표시장치의 제조방법
US20050124087A1 (en) Method for manufacturing electro-optical device, electro-optical device, and electronic equipment
KR20070032173A (ko) 액정표시장치 및 그 제조 방법
KR100995581B1 (ko) 컬러필터기판, 이를 갖는 액정표시장치 및 이의 제조방법
KR100542770B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101022291B1 (ko) 어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 6