KR20070032173A - 액정표시장치 및 그 제조 방법 - Google Patents
액정표시장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20070032173A KR20070032173A KR1020050087125A KR20050087125A KR20070032173A KR 20070032173 A KR20070032173 A KR 20070032173A KR 1020050087125 A KR1020050087125 A KR 1020050087125A KR 20050087125 A KR20050087125 A KR 20050087125A KR 20070032173 A KR20070032173 A KR 20070032173A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- pixel
- liquid crystal
- substrate
- gate
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 230000005540 biological transmission Effects 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 50
- 239000010410 layer Substances 0.000 claims description 29
- 239000012044 organic layer Substances 0.000 claims description 22
- 239000010408 film Substances 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 7
- -1 acryl Chemical group 0.000 claims 1
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 239000011368 organic material Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- 239000004925 Acrylic resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
Abstract
본 발명은 액정표시장치(liquid crystal display device)에 관한 것으로, 특히, 이웃하는 화소 간의 쇼트를 방지하는 반사투과형 또는 반사형으로 구동할 수 있는 액정표시장치 및 그 제조 방법에 관한 것이다.
본 발명에 따르면, 액정표시장치에서 화소 영역 주변부에는 요철형 패턴을 조밀하게 형성함으로써 화소 영역의 주변에서 패턴의 잔사를 방지하여 이웃하는 화소간의 쇼트(short)를 방지할 수 있다.
쇼트, 평탄도, 요철, 잔사
Description
도 1은 일반적인 반사투과형 액정표시장치를 도시한 분해 사시도.
도 2는 일반적인 반사투과형 액정표시장치를 도시한 단면도.
도 3은 종래 요철형상의 반사전극을 가지는 반사투과형 액정표시장치의 평면도.
도 4는 본 발명에 따른 반사투과형 액정표시장치의 일부를 보여주는 평면도.
도 5는 도 4에서 Ⅰ-Ⅰ'로 절단하여 보여주는 단면도.
도 6a 내지 도 6h는 도 4의 절단선 I-I'을 따라 절단하여 본 발명에 따른 반사투과형 액정표시장치의 하부 기판의 공정순서에 따라 도시한 공정 단면도.
<도면의 주요부분에 대한 부호 설명>
111 : 캐패시터 전극 122 : 게이트 배선
132 : 게이트 전극 138 : 게이트 절연막
140 : 반도체층 142 : 소스전극
144 : 드레인전극 146 : 데이터 배선
152 : 보호막 155 : 제 1 감광성 유기막
155b : 요철형 패턴 158 : 제 2 감광성 유기막
165 : 반사 전극 167 : 화소전극
본 발명은 액정표시장치(liquid crystal display device)에 관한 것으로, 특히, 이웃하는 화소 간의 쇼트를 방지하는 반사투과형 또는 반사형으로 구동할 수 있는 액정표시장치 및 그 제조 방법에 관한 것이다.
일반적으로, 반사투과형 액정표시장치는 투과형 액정표시장치와 반사형 액정표시장치의 기능을 동시에 지닌 것으로, 백라이트(back light)의 빛과 외부의 자연광원 또는 인조광원을 모두 이용할 수 있으므로 주변환경에 제약을 받지 않는다.
이러한 장점과 더불어 전력소비(power consumption)를 줄일 수 있는 장점이 있다.
도 1은 일반적인 반사투과형 액정표시장치를 도시한 분해 사시도이다.
도시한 바와 같이, 일반적인 반사투과형 액정표시장치(29)는 블랙매트릭스(19)와 서브 컬러필터(17)상에 투명한 공통전극(13)이 형성된 상부기판(15)과, 화소영역(P)과 화소영역에 투과홀(A)을 포함하는 반사전극(52)과 투과전극(64)이 평면적으로 구성되어 투과홀(A)을 제외한 나머지 영역은 반사부(C)로 작용하는 화소전극과, 스위칭소자(T)와 어레이배선(34,46)이 형성된 하부기판(30)으로 구성되며, 상기 상부기판(15)과 하부기판(30) 사이에는 액정(23)이 충진되어 있다.
도 2는 일반적인 반사투과형 액정표시장치를 도시한 단면도이다.
도시한 바와 같이, 개략적인 반사투과형 액정표시장치(29)는 공통전극(13)이 형성된 상부기판(15)과, 투과홀(투과부)(A)을 포함한 반사전극(52)과, 상기 반사전극의 상부 또는 하부에 투명전극(64)으로 구성된 화소전극이 형성된 하부기판(30)과, 상기 상부기판(15)과 하부기판(30)의 사이에 충진된 액정(23)과, 상기 하부기판(30)의 하부에 위치한 백라이트(41)로 구성된다.
이러한 구성을 가지는 반사투과형 액정표시장치(29)를 반사모드(reflective mode)로 사용할 경우에는 빛의 대부분을 외부의 자연광원 또는 인조광원을 사용하게 된다.
전술한 구성을 참조로 반사모드일 때와 투과모드일 때의 액정표시장치의 동작을 설명한다.
반사모드일 경우, 액정표시장치는 외부의 자연광원 또는 인조광원을 사용하 게 되며, 상기 액정표시장치의 상부기판(15)으로 입사된 빛(B)은 상기 반사전극(52)에 반사되어 상기 반사전극과 상기 공통전극(13)의 전계에 의해 배열된 액정(23)을 통과하게 되고, 상기 액정(23)의 배열에 따라 액정을 통과하는 빛(B)의 양이 조절되어 이미지(Image)를 구현하게 된다.
반대로, 투과모드(Transmission mode)로 동작할 경우에는, 광원을 상기 하부기판(21)의 하부에 위치한 백라이트(41)의 빛(F)을 사용하게 된다.
상기 백라이트(41)로부터 출사한 빛은 상기 투명전극(64)을 통해 상기 액정(23)에 입사하게 되며, 상기 투과홀 하부의 투명전극(64)과 상기 공통전극(13)의 전계에 의해 배열된 액정(23)에 의해 상기 하부 백라이트(41)로부터 입사한 빛의 양을 조절하여 이미지를 구현하게 된다.
전술한 바와 같이 제작된 종래의 반사투과형 액정표시장치는 투과부의 셀 갭(2d)이 반사부의 셀갭(d)보다 두배인데, 이는 반사투과형 액정표시장치에서 반사부와 투과부의 광효율을 향상시키기 위한 것이다. 즉, 반사투과형 액정표시장치에서는 투과부의 효율을 증가시키기 위하여 투과부와 반사부의 셀 갭을 다르게 구성하게 된다.
그러나 종래의 반사투과형 액정표시장치에서는 이러한 투과부의 셀 갭(2d)이 반사부의 셀갭(d)보다 두배인 요건은 만족시키나, 반사전극의 형태가 편평한 거울형상(mirror type)이기 때문에 반사효율면에서 문제가 있다. 즉, 상기 반사전극을 편평한 거울형상인 아닌 요철형상으로 하면 반사전극의 표면에서 일어나는 산란현상으로 인하여 반사부에서의 반사효율이 증가한다. 따라서, 반사부에서의 반사효율의 향상을 위하여 상기 반사부에 대응하는 반사전극의 표면을 요철형상으로 제작하는 것이 바람직하다.
도 3은 종래 요철형상의 반사전극을 가지는 반사투과형 액정표시장치의 평면도이다.
도 3을 참조하면, 하부기판(30)은 어레이 기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스 형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(T)를 교차하여 지나가는 게이트배선(34)과 데이터배선(46)이 형성된다.
이때, 상기 화소영역(P)은 상기 게이트배선(34)과 데이터배선(46)이 교차하여 정의되는 영역이다.
상기 게이트배선(34)의 일부 상부에는 스토리지 캐패시터(C)를 구성하고, 상기 화소영역(P) 상에 구성된 반사 전극(52)과 투과 전극(67)(특히, 화소전극)과 전기적으로 병렬로 연결한다.
상기 화소 영역에는 투과홀(h)이 형성되어 있으며, 상기 투과홀(h)은 반사 전극(52)의 일부를 제거하여 이루어진다.
상기 박막트랜지스터(T)는 게이트전극(32)과 소스전극(42)및 드레인전극(44)과 상기 게이트전극(32) 상부에 구성된 액티브층(40)을 포함한다.
또한, 상기 투과홀(h)을 제외한 화소 영역에는 요철형 패턴(55b)이 랜덤하게 형성되어 있는데, 상기 요철형 패턴(55b)은 오목한 부분과 볼록한 부분으로 이루어져 빛의 난반사를 유도하는 역할을 한다.
그런데, 상기 올록볼록한 엠보싱 형상의 요철형 패턴(55b)은 난반사 효과를 증대시키기 위하여 2㎛이상의 두께로 형성하는 것이 일반적인 추세이다.
그리고, 상기 요철형 패턴(55b)은 반사효율을 극대화시키기 위하여 화소 영역 경계 영역에도 형성시킨다.
그러나, 이와같은 요철형 패턴(55b)은 추후 화소 전극(67) 형성시 패터닝 불량의 원인이 된다.
즉, 상기 요철형 패턴(55b)의 오목한 부분에는 화소 전극 물질을 도포할때 볼록한 부분에 비하여 오목한 부분에 좀 더 두껍게 도포되는 경향이 있다. 따라서, 상기 화소 전극 물질을 패터닝시에 화소 전극간에 화소 전극 물질 잔사가 남아 이웃하고 있는 화소와 쇼트(short)(X)가 일어나는 문제점이 발생된다.
이와 같은 화소 간의 패턴 잔사의 문제점은 반사 전극에서도 발생될 수 있다.
본 발명은 액정표시장치에서 이웃하는 화소 전극 사이에서 요철형 패턴을 조밀하게 형성하여 평탄도를 높임으로써 화소 전극 또는 반사 전극 패턴의 잔사를 방지하고 화소 간에 쇼트를 방지하는 반사투과형 또는 반사형의 액정 표시 장치 및 그 제조 방법을 제공하는 데 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치는, 제 1 기판 상에 서로 종횡으로 교차되며 복수의 화소 영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 데이터 배선의 교차 영역에 형성된 박막 트랜지스터와; 상기 화소 영역에 형성되며 위치에 따라 밀도가 다르게 형성된 요철형 패턴과; 상기 요철형 패턴 상에 형성되는 반사 전극과; 상기 제 1 기판과 대향하는 제 2 기판 사이에 형성된 액정층을 포함하여 이루어지는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치의 제조 방법은, 제 1 기판 상에 서로 종횡으로 교차되어 화소 영역을 정의하는 게이트 배선 및 데이터 배선을 형성하는 단계와; 상기 게이트 배선 및 데이터 배선의 교차점에 박막 트랜지스터를 형성하는 단계와; 상기 화소 영역에 형성되며 위치에 따라 밀도가 다르게 요철형 패턴을 형성하는 단계와; 상기 요철형 패턴 상에 반사 전극을 형성하는 단계와; 상기 제 1 기판과 대향하는 제 2 기판 사이에 액정층을 형성 하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기 화소 영역의 주변부에 형성된 요철형 패턴들은 상기 화소 영역의 내부에 형성된 요철형 패턴들보다 조밀한 것을 특징으로 한다.
상기 요철형 패턴들은 감광성 유기 절연막으로 이루어진 것을 특징으로 한다.
상기 게이트 배선 상에는 상기 화소 전극이 연장되어 스토리지 캐패시터를 형성하는 것을 특징으로 한다.
상기 화소 영역은 반사부와 투과부로 이루어진 것을 특징으로 한다.
상기 반사 전극은 상기 화소 영역에 투과홀을 형성하는 것을 특징으로 한다.
상기 화소 영역 주변부에 형성된 요철형 패턴들은 서로 중첩된 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명에 따른 반사투과형 액정표시장치에 대해서 설명한다.
도 4는 본 발명에 따른 반사투과형 액정표시장치의 일부를 보여주는 평면도이고, 도 5는 도 4에서 Ⅰ-Ⅰ'로 절단하여 보여주는 단면도이다.
도 4 및 도 5에 도시된 바와 같이, 도시한 바와 같이, 하부 기판(130)상에는 일 방향으로 구성된 게이트 배선(122)과 이와 연결된 게이트 전극(132), 그리고 상기 게이트 배선(122)과 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(146)이 형성된다.
또한, 상기 두 배선(146, 122)의 교차지점에는 상기 게이트 전극(132), 반도 체층(140), 상기 반도체층(140) 상부에 형성된 소스 및 드레인 전극(142, 144)으로 이루어진 박막 트랜지스터(T)가 형성된다.
이때, 상기 박막 트랜지스터(T)의 소스 전극(142)은 상기 데이터 배선(146)과 연결되고, 상기 게이트 전극(132)은 게이트 배선(122)과 연결한다.
상기 게이트 배선(122)의 일부 상부에는 스토리지 캐패시터(C)를 구성하고, 상기 화소 영역(P) 상에 구성된 반사 전극(165)과 투과 전극(167)(특히, 화소전극)과 전기적으로 병렬로 연결한다.
이때, 상기 게이트 배선(122) 상부에 화소 전극(167)이 연장되어 스토리지 캐패시터를 형성하므로 특히, 이웃하는 화소 전극(167)과 인접해 있다.
한편, 도 5를 참조하면, 상기 게이트 전극(132) 상에는 게이트 절연막(138)을 형성한다.
다음으로, 상기 게이트 절연막(138)상의 상기 게이트 전극(132)에 대응하는 위치에 순수 비정질 실리콘으로 형성한 액티브층(140a)과 불순물이 포함한 비정질 실리콘으로 형성한 오믹 콘택층(140b)로 구성된 반도체층(140)을 형성한다.
다음으로, 상기 반도체층(140)상에 소스 및 드레인 전극(142, 144)을 형성한다. 이때, 상기 소스 및 드레인 전극(142, 144)은 서로 소정 간격하여 이격하여 구성된다.
그리고, 상기 소스 및 드레인 전극(142, 144)이 형성된 하부기판(130)의 전면에 층간 절연막(152)을 형성한다.
다음으로, 상기 층간 절연막(152)이 형성된 하부 기판(130)의 전면에 제 1 감광성 유기막(155)을 이용하여 볼록부의 상부면이 둥근형상을 띠는 엠보싱 형상의 요철형 패턴(155b)을 형성한다.
한편, 상기 화소 영역(P) 상에 형성된 요철형 패턴(155b)은 개개의 패턴 간격과 중첩 정도가 조정될 수 있다.
특히, 상기 화소 영역(P)의 가장자리에는 중심에 비해 요철형 패턴(155b) 사이의 간격이 좁고 중첩되도록 형성한다.
상기와 같이 요철형 패턴(155b)의 간격이 좁고 소정 중첩되도록 형성하면 요철형 패턴과 패턴 사이의 오목한 부분과 패턴의 볼록한 부분 사이의 높낮이가 줄어들어 어느 정도 평탄해지므로 화소 전극 패터닝시 잔사를 방지해준다.
이와 같이, 상기 화소 영역(P)에 형성되는 화소 전극 주변부(K)에 형성되는 요철형 패턴(155b)의 밀도를 높임으로써 이웃하는 화소 간의 쇼트를 방지할 수 있다.
상기 엠보싱 형상의 요철형 패턴(155b)이 형성된 하부 기판(130)의 전면에 감광성 유기물질, 바람직하게는 포토 아크릴계 수지를 사용하여 제 2 감광성 유기막(158)을 형성한다.
이때, 상기 제 1 감광성 유기막(155)의 엠보싱 형상의 요철형 패턴(155b) 상부에 형성된 상기 제 2 감광성 유기막(158)도 요철형상을 하고 있음을 알 수 있다.
또한, 상기 화소 전극(167) 주변부(K)에 형성된 요철형 패턴 상의 유기막(158) 상부는 더욱 평탄도가 높아진다.
그리고, 상기 드레인 전극(144) 이후에 형성되는 화소 전극(167)과 전기적으 로 접촉하도록 하는 드레인 콘택홀(161)과 투과부(T)를 위한 투과부 홀(h)이 형성된다. 즉, 반사부(R)에 대응하는 제 2 감광성 유기막(158)이 상기 요철형 패턴(155b)의 형상을 따라 요철되게 형성됨과 동시에 상기 투과부(T)에 대응하는 상기 제 2 감광성 유기막(158)은 제거된다.
상기 반사부(R)의 요철형상의 제 2 감광성 유기막(158)에 대응하는 부분에 알루미늄(Al)과 같이 반사율이 뛰어난 금속물질을 증착하고 패턴하여 요철형 반사전극(165)을 형성한다.
상기 요철형 반사 전극(165)상부에 인듐 틴 옥사이트(indium tin oxide, ITO)등의 투명한 도전성 금속물질을 사용하여 화소전극(167)을 형성한다.
이때, 상기 화소 전극(167)은 올록볼록한 표면 상에 형성되는데, 상기 화소 전극(167) 패턴의 가장자리에서는 중심에 비해 평탄도가 높아 잔사가 없이 패터닝이 잘 이루어진다.
또한, 이와 같이 형성된 하부 기판(130)과 그와는 일정간격 이격하여 서로 대향하여 형성한 것으로서 상기 하부 기판(130)의 박막 트랜지스터에 대응하는 위치에 블랙매트릭스(119)를 포함하고 그 하부에 컬러필터(117)를 포함하는 상부기판(115)을 포함한다.
이하에서는 본 발명에 따른 반사투과형 액정표시장치의 구조와 그 제조방법에 대하여 첨부한 도면을 참조하여 기술한다.
도 6a 내지 도 6h는 도 4의 절단선 I-I'을 따라 절단하여 본 발명에 따른 반사투과형 액정표시장치의 하부기판의 공정순서에 따라 도시한 공정 단면도이다.
먼저, 도 6a에 도시한 바와 같이, 투명한 하부 기판(130)상에 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo) 같은 도전성 금속물질을 증착하고 패터닝하여 게이트전극(132)을 형성한다. 도시하지는 않았지만 상기 게이트 전극과 연결된 상기 게이트 배선(122)도 이와 동시에 형성된다.
이어서, 질화 실리콘(SiNx)과 산화 실리콘(SiO2)등이 포함된 무기절연물질 그룹 중 하나를 증착 또는 도포하여 게이트 절연막(138)을 형성한다.
다음으로, 상기 게이트 절연막(138)상의 상기 게이트 전극(132)에 대응하는 위치에 순수 비정질 실리콘으로 형성한 액티브층(140a)과 불순물이 포함한 비정질 실리콘으로 형성한 오믹 콘택층(140b)로 구성된 반도체층(140)을 형성한다.
다음으로, 상기 반도체층(140)상에 전술한 알루미늄(Al),크롬(Cr), 몰리브덴(Mo) 등의 도전성 금속물질을 사용하여 소스 및 드레인 전극(142, 144)을 형성한다.
상기 소스 및 드레인 전극(142, 144)은 서로 소정 간격하여 이격하여 구성되는데, 상기 소스전극(142)은 전술한 데이터 배선(도 4의 146)과 전기적으로 연결되며, 상기 게이트 전극(132)은 전술한 게이트 배선(122)과 전기적으로 연결된다.
그리고, 상기 게이트 배선(122) 상에는 캐패시터 전극(111)이 형성되어 있다.
다음으로, 도 6b에 도시한 바와 같이, 상기 소스 및 드레인 전극(142, 144)이 형성된 하부 기판(130)의 전면에 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 등의 무기절연물질을 사용하여 층간 절연막(152)을 형성한다.
다음으로, 도 6c에 도시한 바와 같이, 상기 층간 절연막(152)이 형성된 기판의 전면에 감광성 유기물질을 이용하여 제 1 감광성 유기막(155)을 형성하고 그 상부에 투과부(A)와 차단부(B)를 가진 마스크(160)를 위치시킨다.
상기 제 1 감광성 유기막(155)을 위한 상기 감광성 유기물질은 포토 아크릴계 수지로 하는 것이 바람직하다. 상기 감광성 유기물질에는 빛이 조사된 부분이 현상 공정을 통해 제거되는 포지티브 타입과 빛을 받지 않은 부분이 제거되는 네거티브 타입이 있는데, 여기서는 네거티브 타입의 감광성 유기물질을 예로들어 설명한다.
따라서, 도면에서 알 수 있는 바와 같이, 상기 마스크(160)의 투과부(A)는 상기 하부 기판(130)의 반사부(R)에 대응하는 위치에 사각 패턴 형상으로 형성된다. 상기 마스크(160)의 차단부(B)는 상기 하부 기판(130)의 투과부(T)와 상기 반사부(R)를 제외한 그외의 영역에 대응한다.
이때, 상기 마스크(160)의 투과부(A)는 상기 화소 영역(P)의 가장자리 즉, 화소 전극 주변부(K)에 더욱 조밀하게 형성된다.
도 6b 내지 도 6c에서 도시한 상기 층간 절연막은 생략될 수 도 있으며, 이 경우에는 상기 제 1 감광성 유기막(155)은 상기 소스 및 드레인 전극(142,144)이 형성된 하부 기판(130)의 전면에 형성되게 된다.
이어서, 도 6d에 도시한 바와 같이, 상기 마스크(160)를 사용하여 상기 제 1 감광성 유기막(155)에 빛을 조사하는 사진식각 공정을 진행하면, 상기 하부 기판 (130)의 반사부(R)에 사각형 모양의 요철형상의 감광성 유기막 패턴(155a)이 형성된다.
이때, 상기 하부 기판의 화소 영역(P)의 가장자리부 즉, 화소 전극(167) 주변에 상기 사각형 모양의 요철형상의 감광성 유기막 패턴(155a)이 더욱 조밀하게 형성된다.
이와 동시에 상기 하부 기판의 투과부(T)에 대응하는 부분의 상기 제 1 감광성 유기막(155)도 아울러 제거된 것을 알 수 있다. 이때 상기 투과부(T)와 상기 반사부(R)를 제외한 기판 상의 그 밖의 영역에 대응하는 상기 제 1 감광성 유기막(155)도 아울러 제거된다.
이어서, 도 6e에 도시한 바와 같이, 상기 사각형 모양의 요철형상의 감광성 유기막 패턴(155a)에 대하여 용융 및 경화처리를 하게 되면 볼록부의 상부면이 둥근형상을 띠는 엠보싱 형상의 요철형 패턴(155b)이 형성된다. 그러나, 상기 제 1 감광성 유기막(155)을 다수의 슬릿을 가진 마스크를 사용하여 노광 및 현상하여도 이러한 요철형 패턴(155b)을 형성할 수 있다.
상기 사각형 모양의 요철형상의 감광성 유기막 패턴(155a)을 용융 및 경화처리를 하게 되면 화소 영역의 주변부(K)에 조밀하게 형성된 요철형 패턴(155b)은 서로 중첩되거나 간격이 좁아져 상부면이 대체로 평탄하게 형성된다.
그리고, 상기 화소 영역(P)의 반사 영역에는 랜덤하게 요철형 패턴(155b)이 형성되어 있다.
다음으로 상기 엠보싱 형상의 요철형 패턴(155b)이 형성된 기판의 전면에 감 광성 유기물질, 바람직하게는 포토 아크릴계 수지를 사용하여 제 2 감광성 유기막(158)을 형성한다.
도 6f에 도시한 바와 같이, 상기 엠보싱 형상의 요철형 패턴(155b) 상부에 형성된 상기 제 2 감광성 유기막(158)도 요철형상을 하고 있음을 알 수 있다.
또한, 상기 화소 영역의 주변부(K)에 조밀하게 형성된 요철형 패턴(155b) 상부면은 더욱 평탄하게 형성된다.
본 단계에서는 상기 도 6e단계를 거쳐 형성된 요철형 패턴(155b)의 요철 형상을 살릴 수 있는 두께 범위의 유기물질을 코팅하는 것이 중요하고, 상기 제 2 감광성 유기막을 이루는 물질은 바람직하게는 포토 아크릴계 수지로 한다.
이 단계에서 상기 드레인 전극(144)이 후에 형성되는 화소 전극(167)과 전기적으로 접촉하도록 하는 드레인 콘택홀(161)에 대응하는 부분에 형성되는 홀과 투과부(T)를 위한 투과부 홀(h)이 형성된다. 즉, 상기 반사부(R)에 대응하는 제 2 감광성 유기막(158)이 상기 요철형 패턴(155b)의 형상을 따라 요철되게 형성됨과 동시에 상기 투과부(T)에 대응하는 상기 제 2 감광성 유기막(158)은 제거된다.
아울러 도시하지는 않았으나 스토리지 전극과 화소전극, 게이트 패드 전극과 화소전극, 데이터 패드 전극과 화소전극을 전기적으로 접촉시키기 위하여 상기 스토리지 전극, 상기 게이트 패드 전극과 데이터 패드 전극을 노출시키는 스토리지 콘택홀, 게이트 패드 콘택홀과 데이터 패드 콘택홀에 대응하는 상기 제 2 감광성 유기막(158)도 이때 동시에 제거된다.
다음으로 도 6g에 도시한 바와 같이, 상기 드레인 전극(144)을 일부가 노출 되도록 상기 층간 절연막(152)을 식각하여 드레인 콘택홀(161)을 완성한다.
상기 반사부(R)의 요철형상의 제 2 감광성 유기막(158)에 대응하는 부분에 알루미늄(Al)과 같이 반사율이 뛰어난 금속물질을 증착하고 패턴하여 요철형 반사전극(165)을 형성한다.
다음으로, 도 6h에 도시된 바와 같이, 상기 요철형 반사전극(165) 상부에 인듐 틴 옥사이드(indium tin oxide, ITO)등의 투명한 도전성 물질을 사용하여 화소전극(167)을 형성한다.
이때, 상기 화소 전극(167)은 투과부(T)를 포함하여 화소 영역(P) 주변으로 형성되는데, 상기 화소 영역 주변부(K)에는 요철형 패턴(155b)이 조밀하게 형성되어 요철형 패턴(155b) 상부면이 대체로 평탄하므로 화소 전극(167), 반사 전극(165) 패턴 형성시 식각특성이 좋아 잔사가 발생하지 않는다.
본 발명은 반사투과형 액정표시장치뿐만 아니라 반사형 액정표시장치에서도 적용될 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 횡전계방식 액정표시장치 및 그의 제조 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명은 반사투과형 또는 반사형 액정표시장치에서 화소 영역 주변의 요철형 패턴을 조밀하게 형성함으로써 화소 영역의 주변에서 패턴의 잔사를 방지하여 이웃하는 화소간의 쇼트(short)를 방지하는 효과가 있다.
Claims (19)
- 제 1 기판 상에 서로 종횡으로 교차되며 복수의 화소 영역을 정의하는 게이트 배선 및 데이터 배선과;상기 게이트 배선 및 데이터 배선의 교차 영역에 형성된 박막 트랜지스터와;상기 화소 영역에 형성되며 위치에 따라 밀도가 다르게 형성된 요철형 패턴과;상기 요철형 패턴 상에 형성되는 반사 전극과;상기 제 1 기판과 대향하는 제 2 기판 사이에 형성된 액정층을 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 게이트 배선에서 돌출되어 형성된 게이트 전극과;상기 게이트 전극 상에 형성된 반도체층과;상기 데이터 배선에서 돌출되어 상기 반도체층 상에서 서로 소정 간격 이격된 소스 및 드레인 전극과;상기 드레인 전극과 연결된 화소 전극;을 더 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 화소 영역의 주변부에 형성된 요철형 패턴들은 상기 화소 영역의 내부에 형성된 요철형 패턴들보다 조밀한 것을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 요철형 패턴들은 감광성 유기 절연막으로 이루어진 것을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 요철형 패턴은 포토 아크릴계인 것을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 요철형 패턴 상에는 절연막을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 게이트 배선 상에는 화소 전극이 연장되어 스토리지 캐패시터를 형성하는 것을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 게이트 배선 및 데이터 배선 상에 상기 요철형 패턴이 형성된 것을 특 징으로 하는 액정 표시 장치.
- 제 2항에 있어서,상기 화소 전극과 이웃하는 화소 전극 사이에 요철형 패턴이 중첩되어 형성된 것을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 반사 전극은 상기 화소 영역에 투과홀을 형성한 것을 특징으로 액정 표시 장치.
- 제 1항에 있어서,상기 화소 영역 주변부에 형성된 요철형 패턴들은 서로 중첩된 것을 특징으로 하는 액정 표시 장치.
- 제 1 기판 상에 서로 종횡으로 교차되어 화소 영역을 정의하는 게이트 배선 및 데이터 배선을 형성하는 단계와;상기 게이트 배선 및 데이터 배선의 교차점에 박막 트랜지스터를 형성하는 단계와;상기 화소 영역에 형성되며 위치에 따라 밀도가 다르게 요철형 패턴을 형성하는 단계와;상기 요철형 패턴 상에 반사 전극을 형성하는 단계와;상기 제 1 기판과 대향하는 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 12항에 있어서,상기 박막 트랜지스터는 게이트 배선에서 돌출한 게이트 전극, 반도체층, 상기 데이터 배선에서 돌출한 소스 전극 및 드레인 전극을 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 12항에 있어서,상기 요철형 패턴을 형성하는 단계에 있어서,상기 기판 상에 감광성 유기막층을 형성하는 단계와;상기 감광성 유기막층을 노광 및 현상하여 상기 화소 영역에 위치에 따라 밀도가 다른 제 1 요철형 패턴을 형성하는 단계와;상기 제 1 요철형 패턴을 용융 및 경화처리하여 엠보싱 형상의 제 2 요철형 패턴을 형성하는 단계를 더포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 12항에 있어서,상기 화소 영역의 주변부에 형성된 요철형 패턴은 상기 화소 영역의 내부에 형성된 요철형 패턴보다 조밀한 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 12항에 있어서,상기 화소 영역 주변부에 형성된 요철형 패턴들은 서로 중첩된 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 12항에 있어서,상기 박막 트랜지스터와 접속되는 화소 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 12항에 있어서,상기 화소 영역은 반사부와 투과부로 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 12항에 있어서,상기 반사 전극은 상기 화소 영역에 투과홀을 형성하는 것을 특징으로 액정 표시 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050087125A KR101213823B1 (ko) | 2005-09-16 | 2005-09-16 | 액정표시장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050087125A KR101213823B1 (ko) | 2005-09-16 | 2005-09-16 | 액정표시장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070032173A true KR20070032173A (ko) | 2007-03-21 |
| KR101213823B1 KR101213823B1 (ko) | 2012-12-18 |
Family
ID=43656228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050087125A KR101213823B1 (ko) | 2005-09-16 | 2005-09-16 | 액정표시장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101213823B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110117512A (ko) * | 2010-04-21 | 2011-10-27 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치 제조방법 |
| US8809865B2 (en) | 2012-10-26 | 2014-08-19 | Samsung Display Co., Ltd. | Display device |
| KR101475235B1 (ko) * | 2008-07-07 | 2014-12-22 | 엘지디스플레이 주식회사 | 액정표시장치 |
-
2005
- 2005-09-16 KR KR1020050087125A patent/KR101213823B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101475235B1 (ko) * | 2008-07-07 | 2014-12-22 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR20110117512A (ko) * | 2010-04-21 | 2011-10-27 | 엘지디스플레이 주식회사 | 반사투과형 액정표시장치 제조방법 |
| US8809865B2 (en) | 2012-10-26 | 2014-08-19 | Samsung Display Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101213823B1 (ko) | 2012-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102012854B1 (ko) | 액정표시장치용 어레이기판 및 그 제조방법 | |
| JP4342217B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP4875482B2 (ja) | 反射型液晶表示装置の製造方法 | |
| KR100607519B1 (ko) | 칼라 필터를 구비한 박막 트랜지스터 기판 및 그 제조 방법 | |
| US20050270454A1 (en) | Liquid crystal display device and fabricating method thereof | |
| US20050270452A1 (en) | Liquid crystal display device and method of fabricating same | |
| KR20070029421A (ko) | 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100776939B1 (ko) | 반사투과형 액정표시장치용 어레이기판 제조방법 | |
| KR100491258B1 (ko) | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100475637B1 (ko) | 반사형 액정표시장치 및 그의 제조방법 | |
| US8241935B2 (en) | Method of fabricating liquid crystal display device having concave reflector | |
| KR20070001647A (ko) | 반사투과형 액정 표시 장치 및 그 제조 방법 | |
| KR101213823B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR100435124B1 (ko) | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 | |
| KR101269337B1 (ko) | 반사투과형 액정 표시 장치 및 그 제조 방법 | |
| KR20000001679A (ko) | 반사형 액정표시소자 및 그 제조방법 | |
| KR101131608B1 (ko) | 반투과형 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20070072299A (ko) | 액정표시장치 및 그의 제조방법 | |
| US20090127563A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR101331520B1 (ko) | 횡전계형 어레이 기판 및 그의 제조 방법 | |
| KR20070002619A (ko) | 반사투과형 액정표시장치 및 그 제조방법 | |
| KR20110029921A (ko) | 반사투과형 액정표시장치 및 그 제조 방법 | |
| KR20070001661A (ko) | 반사투과형 액정 표시 장치 | |
| KR100995581B1 (ko) | 컬러필터기판, 이를 갖는 액정표시장치 및 이의 제조방법 | |
| KR20110030209A (ko) | 반사투과형 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 7 |