CN105261653A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN105261653A
CN105261653A CN201510411819.1A CN201510411819A CN105261653A CN 105261653 A CN105261653 A CN 105261653A CN 201510411819 A CN201510411819 A CN 201510411819A CN 105261653 A CN105261653 A CN 105261653A
Authority
CN
China
Prior art keywords
mentioned
tapering
display unit
semiconductor layer
recorded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510411819.1A
Other languages
English (en)
Other versions
CN105261653B (zh
Inventor
铃村功
石田有亲
植村典弘
三宅秀和
三宅博都
山口阳平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Japan Display Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Publication of CN105261653A publication Critical patent/CN105261653A/zh
Application granted granted Critical
Publication of CN105261653B publication Critical patent/CN105261653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Theoretical Computer Science (AREA)

Abstract

根据实施方式，显示装置具备在绝缘基板(15)之上设置的薄膜晶体管(TR)。薄膜晶体管具有栅电极(GE)、在栅电极上设置的绝缘层(12)、在绝缘层上设置的至少一部分与栅电极重叠的半导体层(SC)、以及与半导体层的至少一部分接触而设置的源电极(SE)及漏电极(DE)。源电极、漏电极分别具有位于半导体层侧的下层、以Al为主成分的中间层、以及上层的层叠构造。源电极、漏电极的侧壁具有上层侧的第1锥部(22a)、下层侧的第2锥部(22b)、以及与第2锥部接触的侧壁保护膜(24)，第1锥部的锥角小于第2锥部的锥角。

Description

显示装置
技术领域
本发明涉及显示装置。
背景技术
近年来，具备薄膜晶体管的显示装置作为半导体装置被实用化。作为显示装置的一例，可以举出液晶显示装置、有机电致发光显示装置等。
这样的显示装置具备形成有多个薄膜晶体管、信号线、栅线、源漏电极等的布线部、钝化膜等的阵列基板。薄膜晶体管以及各种布线部通过光刻、干法刻蚀等被构图为规定的形状。
在显示装置的制造工序中，在大型基板上形成显示装置用的阵列基板的情况下，加工的面内均匀性降低。例如，在进行刻蚀的腔室(chamber)内，由于排气的影响等，在大型基板的中央部和周边部，容易产生自由基种类、离子种类的密度分布(容易产生比率的不同)。因此，在大型基板的中央部和周边部，布线、电极等的加工形状容易不同。
此外，在刻蚀工序中，利用大型基板，从规格方面来看，难以将自由基、离子吸引到基板侧，此外，被刻蚀部向侧壁的再堆积较少，侧蚀容易进展。即，刻蚀面的锥角容易变小。或者，再堆积容易不均，进而，侧壁容易粗糙。由于这样的理由，在刻蚀中，难以得到符合设计的加工形状。
发明内容
本发明的实施方式的课题在于，提供一种能够实现加工形状的均匀化、覆盖性的提高、量产性的提高的显示装置。
附图说明
图1是概略表示第一实施方式的显示装置的一结构例的图。
图2是概略表示适用于图1所示的显示装置的阵列基板的一结构例的平面图。
图3是沿图2的线A－A的阵列基板的剖面图。
图4是表示上述阵列基板的制造工序的剖面图。
图5是表示上述阵列基板的制造工序的剖面图。
图6是表示上述阵列基板的制造工序的剖面图。
图7是概略表示锥部的锥角与侧壁保护膜的膜厚之间的关系的图。
图8是第二实施方式的显示装置的阵列基板的剖面图。
图9是第三实施方式的显示装置的阵列基板的剖面图。
具体实施方式
下面参照附图说明实施方式。根据一个实施方式，显示装置具备薄膜晶体管，该薄膜晶体管具有栅电极、在上述栅电极上设置的绝缘层、设置在上述绝缘层上且至少一部分重叠于上述栅电极的半导体层、以及与上述半导体层的至少一部分接触而设置的源电极及漏电极。源电极及漏电极分别具有层叠结构，该层叠结构包含位于上述半导体层侧的下层、以Al为主成分的中间层、以及上层。源电极及漏电极的侧壁具有上述上层侧的第1锥部、上述下层侧的第2锥部、以及与上述第2锥部接触的侧壁保护膜，上述第1锥部的锥角比上述第2锥部的锥角小。
另外，所公开的只不过是一例，本领域技术人员在发明主旨的基础上适宜变更的容易想到的实施方式当然也包含在本发明的范围中。此外，在附图中，有为了使说明更明确而比照实际的形态示意地表示各部的宽度、厚度、形状等的情况，但只是一例，并不限定本发明的解释。此外，在本说明书和各图中，有对关于已示出的图而前述的要素同样的要素赋予同一符号并适当省略详细说明的情况。
(第一实施方式)
图1是概略表示第一实施方式的显示装置的一结构例的图。这里，作为具有阵列基板的显示装置，以液晶显示装置为例进行说明。液晶显示装置1例如能够组装到智能手机、平板终端、便携电话、个人笔记本型PC、便携型游戏机、电子词典或电视机装置等各种电子设备中来使用。
如图1所示，液晶显示装置1具备玻璃板等具有透光性的绝缘基板15、在绝缘基板15上设置的对图像进行显示的显示部(有效区(activearea))ACT、以及对显示部ACT进行驱动的驱动电路GD、SD。显示部ACT具备呈矩阵状配置的多个显示像素PX。
在显示部ACT，形成有栅布线G(G1～Gn)、电容线C(C1～Cn)、源布线S(S1～Sm)、电源布线VCS等。各栅布线G被引出到显示部ACT的外侧，与栅驱动电路GD连接。各源布线S被引出到显示部ACT的外侧，与源驱动电路SD连接。电容线C与被施加辅助电容电压的电源布线VCS电连接。
驱动电路GD、SD在显示部ACT的外侧一体形成在绝缘基板15上，这些驱动电路GD、SD连接有控制器11。
各显示像素PX具备液晶电容CLC、薄膜晶体管(TFT)TR、与液晶电容CLC并联的存储电容(storagecapacitor)CS等。液晶电容CLC具备与薄膜晶体管TR连接的像素电极PE、与通用(common)电位的供电部VCOM电连接的共通电极CE、以及介于像素电极PE与共通电极CE之间的液晶层。
薄膜晶体管TR与栅布线G及源布线S电连接。栅布线G被从栅驱动电路GD供给用于对薄膜晶体管TR进行导通截止(ON/OFF)控制的控制信号。源布线S被从源驱动电路SD供给影像信号。薄膜晶体管TR在基于被供给到栅布线G的控制信号而导通时，将与被供给到源布线S的影像信号对应的像素电位写入像素电极PE。利用通用电位的共通电极CE与像素电位的像素电极PE之间的电位差，控制对液晶层施加的电压。
存储电容CS用于将施加于液晶层的电压保持一定期间，由隔着绝缘层而对置的一对电极构成。例如，存储电容CS由与像素电极相同电位的第1电极、与电容线C的一部分或电容线C电连接的第2电极、以及介于第1电极与第2电极之间的绝缘层构成。
栅驱动电路GD以及源驱动电路SD分别具备作为开关元件发挥功能的多个薄膜晶体管(TFT)TR。
图2是概略表示能够适用于图1所示的液晶显示装置1的阵列基板的一结构例的平面图，图3是沿图2的线A－A的阵列基板的剖面图。
阵列基板SUB1利用玻璃基板或树脂基板等具有透光性的绝缘基板15形成。阵列基板SUB1在绝缘基板15之上具备构成各显示像素PX的薄膜晶体管TR、存储电容CS、栅布线G、源布线S、像素电极、以及构成栅驱动电路GD和源驱动电路SD的多个薄膜晶体管TR。这里，着眼于作为半导体装置发挥功能的薄膜晶体管TR详细说明。
在图2及图3所示的结构例中，薄膜晶体管TR例如作为底栅沟蚀(bottomgatechanneletch)型的晶体管而构成。即，在绝缘基板15的内面10A上形成有栅电极GE。构成薄膜晶体管TR的栅电极GE例如由铜(Cu)、铝(Al)、钛(Ti)、钼(Mo)、钨(W)、钽(Ta)、铬(Cr)等金属材料或含有这些金属材料的合金等形成。栅电极GE与例如与栅电极GE设于同一层的栅布线G或者驱动电路的控制布线电连接。栅电极GE例如被构图为矩形状。
将栅电极GE及绝缘基板15的内面10A覆盖而形成有栅绝缘层12。栅绝缘层12含有例如以氧化硅(SiOx)为主成分的氧化硅层。在本实施方式中，栅绝缘层12整体由氧化硅层形成。另外，栅绝缘层12也可以由以氧化硅(SiOx)为主成分的氧化硅层与其它绝缘层例如氮化硅(SiNx)的层叠膜构成。在由层叠膜形成的情况下，栅绝缘层12优选形成为，氧化硅层与半导体层接触。另外，在本实施方式中，所谓层，作为包括膜或薄膜的概念来使用。
在栅绝缘层12上，作为构成薄膜晶体管TR的半导体层，例如形成有氧化物半导体层SC。氧化物半导体层SC设置为，其至少一部分与栅电极GE重叠，本实施方式中，半导体层SC整体与栅电极GE重叠。
这样的氧化物半导体层SC例如由含有铟(In)、镓(Ga)、锌(Zn)，锡(Sn)中的至少1个的氧化物形成。作为形成氧化物半导体层SC的代表例，例如可以举出氧化铟镓锌(InGaZnO)、氧化铟镓(InGaO)、氧化铟锌(InZnO)、氧化锌锡(ZnSnO)、氧化锌(ZnO)等。
氧化物半导体层SC被构图为例如大致矩形的岛(island)状，构成比较高电阻的沟道区域。沟道区域具有沟道长L。此外，与氧化物半导体层SC同样，在栅绝缘层12之上形成未图示的像素电极。
薄膜晶体管TR具有与氧化物半导体层SC的至少一部分接触而设置的源电极SE以及漏电极DE。源电极SE以及漏电极DE的一方电连接于在栅绝缘层12上形成的源布线S，这里，与源布线S形成在同一层。源电极SE形成在栅绝缘层12上，一部分重叠在氧化物半导体层SC的源区域SCS上。
源电极SE以及漏电极DE的另一方形成在栅绝缘层12上，一部分重叠在氧化物半导体层SC的漏区域SDC上。漏电极DE离开相当于沟道长L的距离而对置于源电极SE。此外，漏电极DE电连接于像素电极。
源电极SE、漏电极DE以及源布线S由金属多层膜构成。在本实施方式中，源电极SE、漏电极DE以及源布线S分别具有由Ti、TiN等以Ti为主成分的金属材料构成的下层(第1层)20a、由Al、AlSi、AlNd、AlCu等以Al为主成分的金属材料构成的中间层(第2层)20b、以及由以Ti为主成分的金属材料构成的上层(第3层)20c的层叠构造(Ti类/Al类/Ti类)。中间层20b相比于下层20a及上层20c形成得充分厚。源电极SE以及漏电极DE的下层20a侧接触于氧化物半导体层SC而形成，源布线S的下层20a侧接触于栅绝缘层12而设置。
如图2及图3所示，源电极SE、漏电极DE以及源布线S分别具有侧壁、即相对于栅绝缘层12及氧化物半导体层SC立起的侧壁。各侧壁具有从上层20c延伸到中间层20b的第1锥部22a和从中间层20b延伸到下层20a的第2锥部22b。第1锥部22a与第2锥部22b之间的边界(转变位置)B位于中间层20b中。并且，在第2锥部22b上形成有侧壁保护膜24，将第2锥部22b覆盖。
第1锥部22a的锥角θ1(相对于与绝缘基板15的内面10A平行的平面的倾斜角度)小于40°，例如形成为30°。第2锥部22b的锥角θ2形成得比锥角θ1大，为40°以上且70°以下，例如设定为60°。侧壁保护膜24堆积形成在第2锥部22b上，由刻蚀时生成的CH类物质等形成。侧壁保护膜24抑制第2锥部22b的过度侧蚀，防止第2锥部的低锥化。
在阵列基板SUB1上形成有钝化膜(保护层)PA，将源布线S、源电极SE、漏电极DE、氧化物半导体层SC的整体覆盖。该钝化膜PA能够使用无机膜、烯烃树脂、丙烯酸树脂、硅氧烷树脂等通过CVD(化学蒸镀)法形成。
另外，钝化膜PA的膜厚形成为构成源电极SE、漏电极DE、源布线S的金属多层膜(Ti类/Al类/Ti类)的膜厚的3倍以上。
接着，说明适用于本实施方式的显示装置的阵列基板SUB1的制造方法的一例。
如图4所示，在绝缘基板15的内面10A上，例如通过溅射将栅层成膜，通过将该栅层构图，形成栅布线G以及栅电极GE。这里，作为绝缘基板15，采用透明的玻璃基板。栅层例如采用Mo类材料。
接着，重叠于栅电极GE而在绝缘基板15的内面10A上将栅绝缘层12成膜。该栅绝缘层12例如用等离子CVD法等由氧化硅(SiOx)形成。
接着，例如在通过溅射将由氧化铟镓锌(InGaZnO)构成的半导体层成膜在栅绝缘层12之上后，将该半导体层构图为岛状而形成多个氧化物半导体层SC。另外，虽未图示，但在形成氧化物半导体层SC时，可以在栅绝缘层12上同时形成像素电极。
然后，通过溅射等，重叠于栅绝缘层12以及氧化物半导体层SC而将金属膜成膜。该金属膜采用具有例如Ti类的下层20a、Al类的中间层20b、Ti类的上层20c的金属多层膜。
接着，对所成膜的金属多层膜进行构图，形成源电极SE、漏电极DE、源布线S。该情况下，如图4所示，在金属多层膜上形成具有所希望的图案的光致抗蚀剂PR。光致抗蚀剂PR通过将例如烯烃树脂等感光性绝缘材料涂敷到金属多层膜上后、利用伴随经光刻掩模的曝光以及显影处理的光刻工艺进行构图而形成。光致抗蚀剂PR具有位于源电极SE、漏电极DE、源布线S的形成区域的正上方的图案(pattern)，而没有配置在氧化物半导体层SC的沟道区域的正上方。
接着，将光致抗蚀剂PR作为掩模，将金属多层膜一并构图。构图(patterning)利用例如作为等离子干法刻蚀法的一种的反应性离子刻蚀法(RIE)在2阶段的刻蚀中进行。在第1阶段的刻蚀中，作为刻蚀气体，使用三氯化硼(BCl3)、氯(Cl2)的混合气体，将Cl2的流量比设定得较高。也可以还混合氮(N2)。如图5所示，在第1阶段的刻蚀中，进行半刻蚀而刻蚀到金属多层膜的上层20c以及中间层20b的中途。通过刻蚀形成的一部分侧壁成为锥角为45°以下的第1锥部。
接着，如图6所示，在接续的第2阶段的刻蚀中，进行全刻蚀而刻蚀到金属多层膜的下层20a。在第2阶段的刻蚀中，作为刻蚀气体，使用在三氯化硼(BCl3)、氯(Cl2)中混合有用于形成侧壁保护膜的添加气体的刻蚀气体。作为添加气体，优选例如三氟化甲烷(CHF3)等。此外，也可以在混合气体中添加氮(N2)。通过第2阶段的刻蚀，将中间层20b以及下层20a刻蚀，形成源、漏电极以及源布线的侧壁。这时，在各侧壁，形成位于下层20a侧的第2锥部22b以及位于上层20c侧的第1锥部22a。第2锥部22b的锥角为60°左右，对于第1锥部22a而言，刻蚀进展而锥角成为30°左右。
此外，在第2阶段的刻蚀过程中，添加气体(CHF3)、N2通过等离子离解反应而生成CH类、AlFx、AlNx等物质，该生成的物质堆积到第2锥部22b上形成侧壁保护膜24。通过形成侧壁保护膜24，能够抑制第2锥部22b的过度侧蚀，将第2锥部22b维持为所希望的锥角。另外，第1锥部22a由于锥角较小，为30°～45°左右，因此即使生成物质堆积也能够通过刻蚀立刻被除去，难以形成侧壁保护膜。
图7示意性地示出侧壁的锥部的锥角与侧壁保护膜的厚度之间的关系。由该图可知，锥角越大，堆积形成的侧壁保护膜的膜厚越厚。在干法刻蚀中，离子被向台部(stage)的偏离部(bias)吸引，所以难以向金属多层膜的侧壁部入射。锥角越大，向侧壁部的离子入射越少，从而侧壁保护膜越容易形成。由此也可知，在锥角大的第2锥部22b上形成侧壁保护膜24，在锥角小的第1锥部22a几乎不形成侧壁保护膜。
通过这样的2阶段的刻蚀，形成由具有第1锥部22a以及第2锥部22b的侧壁规定的源电极SE、漏电极DE、源布线S。刻蚀完成后，将光致抗蚀剂PR除去。接着，在阵列基板SUB1上形成钝化膜(保护层)PA，将包含源布线S、源电极SE、漏电极DE、氧化物半导体层SC等的阵列基板整体用钝化膜覆盖。钝化膜PA采用无机膜、烯烃树脂、丙烯酸树脂、硅氧烷树脂等。钝化膜PA的膜厚优选为构成源电极SE、漏电极DE、源布线S的金属多层膜(Ti类/Al类/Ti类)的膜厚的3倍以上。
通过以上的工序，制造具备薄膜晶体管TR的阵列基板SUB1。
根据如以上那样构成的显示装置以及阵列基板，电极以及布线的侧壁具有上层侧的第1锥部22a和下层侧的第2锥部22b，第1锥部的锥角形成得比第2锥部的锥角小。并且，在第2锥部上设有侧壁保护膜24。通过设置这样的侧壁保护膜24，将第2锥部22b的侧蚀量的偏差降低，能够将电极及布线加工成所希望的形状以及均匀的形状。由此，阵列基板的量产性提高。同时，能够抑制侧壁粗糙，特别是第2锥部22b的粗糙。
此外，通过设置侧壁保护膜24，实现过刻蚀(overetching)时间的延长。通过延长刻蚀时间，能够抑制Ti残渣的产生，能够将电极及布线加工成更正确的形状。
在布线及电极的侧壁，在第1锥部22a与第2锥部22b之间的转变部(边界)B设在Ti类的上层20c中的情况下，即与第1锥部相比第2锥部的厚度(高度)大的情况下，钝化膜PA的覆盖性容易下降，容易包含“空隙”。另一方面，锥转变部B设在下层20a中的情况下，第1锥部22a的膜厚变大，因此第1锥部22a的侧蚀较大地进展，存在容易发生伴随由金属多层膜构成的布线以及电极的CD损耗的布线电阻增加等问题。
相对于此，根据本实施方式，设定第1锥部和第2锥部的膜厚以使得第1锥部22a与第2锥部22b之间的转变部B位于金属多层膜的中间层20b。由此，不易产生上述问题。
当侧壁竖起时，即当锥角大时，在侧壁的肩部容易发生钝化膜PA的分段消除、未附着等。但是，根据本实施方式，在侧壁的上层侧设置第1锥部22a，使其锥角小于第2锥部22b的锥角，这里使锥角为45°以下，优选为40°以下，由此使钝化膜PA紧密附着在布线上以及电极上，能够将阵列基板整体可靠地覆盖。由此，钝化膜PA的覆盖性提高。此外，通过使第1锥部22a的锥角低锥化为40°以下，侧壁保护膜不易堆积在第1锥部。另一方面，第2锥部22b通过使锥角为40°以上，优选为45°以上且70°以下，侧壁保护物质容易堆积(容易残留)，能够稳定地形成侧壁保护膜。但是，由于氧化物半导体层SC易于被氢(H)还原，所以优选使侧壁保护膜的形成为需要的最小限度。
根据本实施方式，在将构成布线以及电极的Ti/Al/Ti的金属多层膜的膜厚形成为钝化膜PA的膜厚的1/3以上的情况下，即金属层叠膜比较厚的情况下，也能够较高地维持钝化膜PA的覆盖性。
基于以上，根据本实施方式，能够得到加工形状均匀、覆盖性提高、量产性提高的显示装置。
接着，说明其它实施方式的显示装置的阵列基板。另外，在以下说明的其它实施方式中，对于与上述的第一实施方式相同的部分，赋予同一参照符号而省略其详细说明，以与第一实施方式不同的部分为中心详细说明。
(第二实施方式)
图8是表示第二实施方式的显示装置的阵列基板的剖面图。
如图8所示，在构成薄膜晶体管TR的氧化物半导体层SC上设置的源电极SE和漏电极DE、以及在栅绝缘层12上设置的源布线S分别具有侧壁。各侧壁具有从上层20c延伸到中间层20b的第1锥部22a和从中间层20b延伸到下层20a的第2锥部22b。第1锥部22a与第2锥部22b之间的边界(转变位置)B位于中间层20b中。并且，在第2锥部22b上形成有侧壁保护膜24，将第2锥部22b覆盖。
根据本实施方式，侧壁保护膜24在第2锥部22b中仅形成在中间层20b的侧壁。但是，在下层20a中，在中间层20b侧的端部(边界部)也可以形成侧壁保护膜24。
第1锥部22a的锥角形成为小于40°例如形成为30°。第2锥部22b的锥角形成得大于第1锥部的锥角，设定为40°以上且70°以下例如60°。侧壁保护膜24例如由CH类物质形成，在刻蚀时，堆积形成在第2锥部22b之上。
对阵列基板SUB1的制造方法的一例进行说明。这里，对刻蚀工序进行说明。
对于作为布线材料的金属多层膜而言，例如在将Ti类的下层20a、Al类的中间层20b、Ti类的上层20c层叠形成在绝缘基板15上之后，将未图示的光致抗蚀剂作为掩模，对金属多层膜一并构图。构图通过利用等离子干法刻蚀法在3阶段中将金属多层膜刻蚀而进行。
在第1阶段的刻蚀中，作为刻蚀气体，采用三氯化硼(BCl3)、氯(Cl2)的混合气体，将Cl2的流量比设定得较高。也可以进一步混合氮(N2)。在第1阶段的刻蚀中，进行半刻蚀而刻蚀到金属多层膜的上层20c以及中间层20b的中途。通过刻蚀形成的一部分侧壁成为锥角为45°以下的第1锥部。
接续于第1阶段的刻蚀，通过第2阶段的刻蚀，进行半刻蚀而刻蚀到金属多层膜的中间层20b以及下层20a的边界附近。在第2阶段的刻蚀中，作为刻蚀气体，采用在三氯化硼(BCl3)、氯(Cl2)中混合有用于形成侧壁保护膜的添加气体的刻蚀气体。作为添加气体，例如优选三氟化甲烷(CHF3)等。此外，也可以在混合气体中添加氮(N2)。通过第2阶段的刻蚀，将中间层20b以及下层20a的边界部刻蚀，形成第2锥部22b。第2锥部22b的锥角为60°左右，对于第1锥部22a而言，刻蚀进展，锥角成为30°左右。
此外，在第2阶段的刻蚀过程中，添加气体(CHF3)、N2通过等离子离解反应而生成CH类、AlFx、AlNx等物质，该生成的物质堆积到第2锥部22b上形成侧壁保护膜24。通过形成侧壁保护膜24，抑制第2锥部22b的侧蚀，能够将第2锥部22b维持为所希望的锥角。另外，第1锥部22a由于锥角较小为30°左右，所以即使生成物质堆积也能够通过刻蚀立刻被除去，不易形成侧壁保护膜。
接着，通过第3阶段的刻蚀，刻蚀剩下的下层20a。在第3阶段的刻蚀中，作为刻蚀气体，停止三氟化甲烷(CHF3)的添加，采用三氯化硼(BCl3)、氯(Cl2)的混合气体，将Cl2的流量比设定得较高。也可以进一步混合氮(N2)。通过第3阶段的刻蚀(非侧壁保护工艺)，不生成侧壁保护物质，将下层20c刻蚀。
刻蚀完成后，将光致抗蚀剂除去。接着，在阵列基板SUB1上形成钝化膜(保护层)PA，将源布线S、源电极SE、漏电极DE、氧化物半导体层SC的整体用钝化膜覆盖。通过以上的工序，制造具备薄膜晶体管TR的阵列基板SUB1。
根据如上述那样构成的第二实施方式的显示装置，能够得到与上述的第一实施方式同样的作用效果。根据本实施方式，通过对Al类的中间层20b的侧壁设置侧壁保护膜，能够保护与Ti类的下层20a相比侧蚀容易进展的中间层。此外，由于在下层20a的刻蚀中不需要使用侧壁保护工艺，即不使用三氟化甲烷(CHF3)，所以能够抑制氧化物半导体层SC被氢(H)还原。
(第三实施方式)
图9是表示第三实施方式的显示装置的阵列基板的剖面图。
如图9所示，在构成薄膜晶体管TR的氧化物半导体层SC上设置的源电极SE和漏电极DE、以及在栅绝缘层12上设置的源布线S分别具有侧壁。各侧壁具有从上层20c延伸到中间层20b的第1锥部22a和从中间层20b延伸到下层20a的第2锥部22b。第1锥部22a与第2锥部22b之间的边界(转变位置)B位于中间层20b中。并且，在第2锥部22b上形成有侧壁保护膜24，将第2锥部22b覆盖。
根据本实施方式，在形成源电极SE、漏电极DE以及源布线S的金属多层膜中，下层20a以及上层20c由MoCr、MoW等Mo类金属形成，中间层20b由Al类金属形成。此外，侧壁保护膜24在第2锥部22b中仅形成在中间层20b的侧壁。
第1锥部22a的锥角形成为小于40°例如形成为30°。第2锥部22b的锥角形成得大于第1锥部的锥角，设定为40°以上且70°以下例如60°。侧壁保护膜24例如由CH类物质形成，在刻蚀时，堆积形成在第2锥部22b的中间层20c上。
对阵列基板SUB1的制造方法的一例进行说明。这里，对刻蚀工序进行说明。
对于作为布线材料的金属多层膜而言，在将Mo类的下层20a、Al类的中间层20b、Mo类的上层20c层叠形成在绝缘基板15上之后，将未图示的光致抗蚀剂作为掩模，对金属多层膜一并进行构图。构图通过采用等离子干法刻蚀法在3阶段将金属多层膜刻蚀而进行。
在第1阶段的刻蚀中，作为刻蚀气体，例如采用六氟化硫(SF6)以及氧(O2)的混合气体，将上层20c刻蚀。在第2阶段的刻蚀中，作为刻蚀气体，采用在三氯化硼(BCl3)、氯(Cl2)中混合有用于形成侧壁保护膜的添加气体的刻蚀气体，将中间层20b刻蚀。此外，也可以在混合气体中添加氮(N2)。由此，形成具有第1锥部22a以及第2锥部22b的侧壁。
此外，在第2阶段的刻蚀过程中，添加气体(CHF3)、N2通过等离子离解反应而生成CH类、AlFx、AlNx等物质，该生成的物质堆积到第2锥部22b上形成侧壁保护膜24。通过形成侧壁保护膜24，抑制形成第2锥部22b的中间层20b的侧蚀，将第2锥部维持为所希望的锥角。第2锥部22b的锥角为60°左右，对于第1锥部22a而言，刻蚀进展而锥角成为30°左右。
在第3阶段的刻蚀中，作为刻蚀气体，例如采用六氟化硫(SF6)以及氧(O2)的混合气体，将下层20a刻蚀。由此，在下层20a形成从侧壁保护膜24延伸到氧化物半导体层SC或者栅绝缘层12的第2锥部。
根据如上述那样构成的第三实施方式的显示装置，能够得到与上述的第二实施方式同样的作用效果。根据本实施方式，通过对Al类的中间层20b的侧壁设置侧壁保护膜，能够保护与Mo类的下层20a相比侧蚀更容易进展的中间层。此外，由于在下层20a的刻蚀中不需要使用侧壁保护工艺，即不使用三氟化甲烷(CHF3)，所以能够抑制氢(H)将氧化物半导体层SC还原。
基于以上，在第二及第三实施方式中，也能够得到加工形状均匀、覆盖性提高、量产性提高的显示装置。
在上述的实施方式中，作为含有薄膜晶体管的显示装置的公开例而示出了液晶显示装置，但作为其它适用例，可以举出有机EL显示装置、其它自发光型显示装置、或者具有电泳元件等的电子纸型显示装置等任意的平板(flatpanel)型的显示装置。此外，从中小型的显示装置到大型的显示装置，能够没有特别限定地适用与上述实施方式同样的结构或制造工序。
以上说明了一些实施方式，但这些实施方式只是用来例示的，并不意味着限定本发明的范围。事实上，这里给出的新的实施方式可以通过各种各样的形式表现，并且在不脱离本发明的主旨的范围内能够进行各种省略、替换及变更。权利要求及其等价物涵盖本发明的技术范围和主旨内的这些形式或变更。
作为本发明的实施方式，基于上述的各结构以及制造工序，本领域技术人员适当进行设计变更而实施得到的全部的结构以及制造工序只要包含本发明的主旨就属于本发明的范围。此外，关于由上述的实施方式带来的其它作用效果，从本说明书的记载得到明确的、或者本领域技术人员能够适当地想到的作用效果当然可以认为也能够由本发明带来。

Claims (14)

1.一种显示装置，具备薄膜晶体管，该薄膜晶体管具有：
栅电极；
绝缘层，设置在上述栅电极上；
半导体层，设置在上述绝缘层上，该半导体层的至少一部分与上述栅电极重叠；以及
源电极及漏电极，与上述半导体层的至少一部分接触地设置；
上述源电极及漏电极分别具有层叠结构，该层叠结构包含位于上述半导体层侧的下层、以Al为主成分的中间层、以及上层；
上述源电极及漏电极的侧壁具有上述上层侧的第1锥部、上述下层侧的第2锥部、以及与上述第2锥部接触的侧壁保护膜，上述第1锥部的锥角小于上述第2锥部的锥角。
2.如权利要求1记载的显示装置，
上述第1锥部与上述第2锥部之间的转变部位于上述中间层内。
3.如权利要求2记载的显示装置，
上述第1锥部的锥角为40°以下。
4.如权利要求3记载的显示装置，
上述第2锥部的锥角为40°以上且70°以下。
5.如权利要求4记载的显示装置，
上述侧壁保护膜在上述第2锥部内与上述中间层以及上述下层的中间层侧端部相接触地设置。
6.如权利要求5记载的显示装置，
该显示装置具备将上述源电极、漏电极以及半导体层覆盖的保护层，上述源电极及漏电极具有上述保护层的膜厚的1/3以上的膜厚。
7.如权利要求1～6中任一项记载的显示装置，
上述上层及下层由Ti类金属或者Mo类金属形成。
8.如权利要求1～6中任一项记载的显示装置，
上述半导体层是由含有铟In、镓Ga、锌Zn中的至少1个的氧化物形成的氧化物半导体层。
9.如权利要求1记载的显示装置，
上述第1锥部的锥角为40°以下。
10.如权利要求1记载的显示装置，
上述第2锥部的锥角为40°以上且70°以下。
11.如权利要求1记载的显示装置，
上述侧壁保护膜在上述第2锥部内与上述中间层以及上述下层的中间层侧端部相接触地设置。
12.如权利要求1记载的显示装置，
该显示装置还具备将上述源电极、漏电极以及半导体层覆盖的保护层，上述源电极及漏电极具有上述保护层的膜厚的1/3以上的膜厚。
13.如权利要求2记载的显示装置，
上述上层及下层由Ti类金属或者Mo类金属形成。
14.如权利要求2记载的显示装置，
上述半导体层是由含有铟In、镓Ga、锌Zn中的至少1个的氧化物形成的氧化物半导体层。
CN201510411819.1A 2014-07-14 2015-07-14 显示装置 Active CN105261653B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-144183 2014-07-14
JP2014144183A JP6326312B2 (ja) 2014-07-14 2014-07-14 表示装置

Publications (2)

Publication Number Publication Date
CN105261653A true CN105261653A (zh) 2016-01-20
CN105261653B CN105261653B (zh) 2018-07-17

Family

ID=55068012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510411819.1A Active CN105261653B (zh) 2014-07-14 2015-07-14 显示装置

Country Status (3)

Country Link
US (1) US9964824B2 (zh)
JP (1) JP6326312B2 (zh)
CN (1) CN105261653B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808824A (zh) * 2016-09-09 2018-03-16 东京毅力科创株式会社 等离子体蚀刻方法
CN109791892A (zh) * 2016-09-27 2019-05-21 夏普株式会社 有源矩阵基板及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101865346B1 (ko) * 2015-11-13 2018-06-07 주식회사 모다이노칩 음향 출력 장치
JP2018132589A (ja) * 2017-02-14 2018-08-23 株式会社ジャパンディスプレイ 表示装置
KR102341854B1 (ko) * 2017-12-27 2021-12-23 삼성디스플레이 주식회사 표시장치의 제조방법
JP7199174B2 (ja) * 2018-07-26 2023-01-05 東京エレクトロン株式会社 エッチング方法
JP7037688B1 (ja) 2021-01-19 2022-03-16 健二 香取 エネルギー変換素子およびこれを用いた温度調節装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577025A (zh) * 2003-07-29 2005-02-09 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN1591146A (zh) * 2003-09-03 2005-03-09 三星Sdi株式会社 薄膜晶体管和利用该薄膜晶体管的有源矩阵平板显示器
JP2013004606A (ja) * 2011-06-14 2013-01-07 Rohm Co Ltd 半導体装置およびその製造方法
WO2014054428A1 (ja) * 2012-10-01 2014-04-10 シャープ株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3067135B2 (ja) * 1989-06-28 2000-07-17 株式会社日立製作所 半導体装置の製造方法
JPH07111265A (ja) 1993-10-13 1995-04-25 Sony Corp 配線の形成方法
JPH07297185A (ja) * 1994-04-20 1995-11-10 Matsushita Electric Ind Co Ltd 金属配線およびそれを用いた薄膜トランジスタとｔｆｔ液晶表示装置と金属配線の形成方法
JPH07312425A (ja) * 1994-05-18 1995-11-28 Hitachi Ltd 薄膜トランジスタ、それに関連するテーパエッチング方法および多層膜形成方法ならびに画像表示装置
JP4123620B2 (ja) 1999-02-12 2008-07-23 ヤマハ株式会社 配線形成法
JP2000284326A (ja) * 1999-03-30 2000-10-13 Hitachi Ltd 液晶表示装置とその製造方法
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
US20030122987A1 (en) * 2001-12-28 2003-07-03 Myung-Joon Kim Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof
JP4190259B2 (ja) * 2002-11-11 2008-12-03 シャープ株式会社 アクティブマトリクス基板、その製造方法および表示装置
JP4860175B2 (ja) * 2004-04-28 2012-01-25 株式会社半導体エネルギー研究所 配線の作製方法、半導体装置の作製方法
KR101486974B1 (ko) * 2008-01-02 2015-01-29 삼성디스플레이 주식회사 표시장치 및 그 제조방법
TWI589006B (zh) * 2008-11-07 2017-06-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101056428B1 (ko) * 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
DE112012000601T5 (de) * 2011-01-28 2014-01-30 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577025A (zh) * 2003-07-29 2005-02-09 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN1591146A (zh) * 2003-09-03 2005-03-09 三星Sdi株式会社 薄膜晶体管和利用该薄膜晶体管的有源矩阵平板显示器
JP2013004606A (ja) * 2011-06-14 2013-01-07 Rohm Co Ltd 半導体装置およびその製造方法
WO2014054428A1 (ja) * 2012-10-01 2014-04-10 シャープ株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808824A (zh) * 2016-09-09 2018-03-16 东京毅力科创株式会社 等离子体蚀刻方法
CN109791892A (zh) * 2016-09-27 2019-05-21 夏普株式会社 有源矩阵基板及其制造方法

Also Published As

Publication number Publication date
CN105261653B (zh) 2018-07-17
US20160012782A1 (en) 2016-01-14
JP6326312B2 (ja) 2018-05-16
US9964824B2 (en) 2018-05-08
JP2016021470A (ja) 2016-02-04

Similar Documents

Publication Publication Date Title
CN105261653A (zh) 显示装置
CN102623460B (zh) 薄膜晶体管基板及其制造方法
CN103081079B (zh) 半导体装置及其制造方法
CN104752420B (zh) 显示设备的抗静电装置及其制造方法
CN104508808B (zh) 半导体装置及其制造方法
US8624238B2 (en) Thin-film transistor substrate and method of fabricating the same
US8912538B2 (en) Thin film transistor array substrate and method for manufacturing the same
US20150214249A1 (en) Array Substrate, Display Device and Manufacturing Method
CN102664194B (zh) 薄膜晶体管
US10204973B2 (en) Display device and thin-film transistors substrate
US9893098B2 (en) Array substrate and fabrication method thereof, and display device
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN108140675A (zh) 半导体装置及其制造方法
CN107078165A (zh) 半导体装置、液晶显示装置和半导体装置的制造方法
CN103094205B (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN106575063B (zh) 有源矩阵基板、液晶面板以及有源矩阵基板的制造方法
US9673332B2 (en) Circuit substrate manufacturing method
CN103413834B (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN104465670B (zh) 一种阵列基板及其制作方法、显示装置
CN108305879A (zh) 薄膜晶体管阵列基板及制作方法和显示装置
CN105981148A (zh) 半导体器件及其制造方法
CN103489882A (zh) 一种阵列基板及其制备方法、显示装置
CN105278196A (zh) 显示装置
CN104205310B (zh) 半导体装置及其制造方法
CN203941901U (zh) 一种像素结构、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant