CN203941901U - 一种像素结构、阵列基板和显示装置 - Google Patents
一种像素结构、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN203941901U CN203941901U CN201420221857.1U CN201420221857U CN203941901U CN 203941901 U CN203941901 U CN 203941901U CN 201420221857 U CN201420221857 U CN 201420221857U CN 203941901 U CN203941901 U CN 203941901U
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- dot structure
- signal electrode
- public electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010410 layer Substances 0.000 claims abstract description 131
- 230000004888 barrier function Effects 0.000 claims abstract description 22
- 239000011241 protective layer Substances 0.000 claims abstract description 22
- 238000002161 passivation Methods 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000009413 insulation Methods 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 13
- 239000000203 mixture Substances 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
本实用新型公开了一种像素结构、阵列基板和显示装置，其中像素结构中包括同层不相连的第一信号电极和第二信号电极以及位于第一信号电极和第二信号电极图层上方的绝缘层，且绝缘层上方还设置有保护层。通过与像素电极同层的保护层遮住绝缘层，以便进行像素电极构图的刻蚀过程对第一信号电极与第二信号电极之间第一过孔位置处的绝缘层进行保护，防止对钝化层刻蚀过程中由于过刻蚀造成本该保留的绝缘层被刻蚀掉，从而避免位于同层的不同金属电极之间被钝化层上方的第二公共电极导通而发生短路的问题。
Description
技术领域
本实用新型涉及液晶显示技术领域，特别涉及一种像素结构、阵列基板和显示装置。
背景技术
在液晶显示屏领域的ADS(Advanced-super Dimension Switch，高级超维场转换)显示技术中，最常见的5Mask和4Mask工艺制程，其第一公共电极(即COM电极)都是单层的ITO(Indium Tin Oxide，氧化铟锡)COM电极结构，电阻比较大。以5Mask工艺产品为例，得到的像素结构平面图如图1所示，对构成TFT的源极、漏极和栅极的放大图如图2所示，像素结构的截面图如图3所示。其中第二公共电极09为狭缝状，参见图2，图2中还有与图3中栅极02连接的栅线14，以及与图3中源极07连接的数据线15。
在TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示)领域中，In-Cell技术和High-Resolution(高分辨率)技术会经常采用Mo层公共电极和ITO层公共电极相结合的方式做COM电极，现有技术中为了减小单层的ITO层公共电极的电阻，在进行像素结构设计时，一般在栅线(Gate)层除了设计栅极之外，还设计有第一公共电极(Mo层公共电极)，如图1所示。Mo层公共电极通过PVX(钝化层)上的过孔与ITO层公共电极导通，双层结构可以减小COM电极层的电阻。
但是由于Mo层公共电极和Mo层栅极相隔较近，间距较小，导通ITO层公共电极和Mo层公共电极的PVX孔关键尺寸偏差(即CDBias)较大，刻蚀时容易刻蚀到Mo层的栅极，从而导致Mo层公共电极与Mo层栅极之间很容易通过ITO层COM公共电极导通，从而引发短路问题。
实用新型内容
(一)要解决的技术问题
本实用新型要解决的技术问题是如何避免同层的不同电极被短路的问题。
(二)技术方案
为解决上述技术问题，本实用新型提供了一种像素结构，包括同层不相连的第一信号电极和第二信号电极以及位于第一信号电极和第二信号电极图层上方的绝缘层，且绝缘层上方对应第一信号电极与第二信号电极之间还设置有保护层。
进一步地，所述第一信号电极和第二信号电极均为导电金属。
进一步地，所述第一信号电极为栅极，第二信号电极为第一公共电极，所述绝缘层为栅绝缘层。
进一步地，所述栅极与第一公共电极之间具有第一过孔，栅绝缘层覆盖在栅极、第一公共电极以及第一过孔的上方，栅绝缘层上还设置有半导体层以及像素电极。
进一步地，所述保护层设置在所述栅绝缘层上对应第一过孔的位置，所述保护层与像素电极同层不相连。
进一步地，所述半导体层上方还设置有源极和漏极，源极和漏极之间的半导体层形成沟道。
进一步地，所述源极、漏极、保护层、像素电极以及裸露的栅绝缘层上方还设置有钝化层。
进一步地，所述钝化层上方还设置有第二公共电极，所述第二公共电极通过第二过孔与第一公共电极连接。
为解决上述技术问题，本实用新型还提供了一种阵列基板，包括衬底基板以及衬底基板上的像素结构，所述像素结构为权利要求以上所述的像素结构。
为解决上述技术问题，本实用新型还提供了一种显示装置，包括以上所述的阵列基板。
(三)有益效果
本实用新型实施例提供的一种像素结构，其中像素结构中包括同层不相连的第一信号电极和第二信号电极以及位于第一信号电极和第二信号电极图层上方的绝缘层，且绝缘层上方还设置有保护层。通过与像素电极同层的保护层遮住绝缘层，以便进行像素电极构图的刻蚀过程对第一信号电极与第二信号电极之间第一过孔位置处的绝缘层进行保护，防止对钝化层刻蚀过程中由于过刻蚀造成本该保留的绝缘层被刻蚀掉，从而避免位于同层的不同金属电极之间被钝化层上方的第二公共电极导通而发生短路的问题。同时，本实用新型还提供了基于上述像素结构的阵列基板和显示装置。
附图说明
图1是现有技术中5Mask工艺制作得到的像素结构的平面图；
图2是对图1中构成TFT的源极、漏极和栅极的放大图；
图3是图1中像素结构的截面图；
图4是本实用新型实施例中提供的像素结构的平面图；
图5是本实用新型实施例中对图4中构成TFT的源极、漏极和栅极的放大图；
图6是本实用新型实施例中像素结构的截面图。
附图标记：
01、衬底基板；02、栅极；03、栅绝缘层；04、半导体层；05、像素电极；06、漏极；07、源极；08、钝化层；09、第二公共电极(ITO层公共电极)；10、第二过孔；11、第一过孔；12、第一公共电极(Mo层公共电极)；13、保护层；14、栅线；15、数据线。
具体实施方式
下面结合附图和实施例，对本实用新型的具体实施方式作进一步详细描述。以下实施例用于说明本实用新型，但不用来限制本实用新型的范围。
本实用新型实施例提供了一种像素结构，包括同层不相连的第一信号电极和第二信号电极以及位于第一信号电极和第二信号电极图层上方的绝缘层，且绝缘层上方对应第一信号电极与第二信号电极之间还设置有保护层。其中第一信号电极和第二信号电极均为导电金属。
上述像素结构中的第一信号电极和第二信号电极属于同层设置的不同信号电极，且不相连，两者为同一材料经过一次沉积过程形成，还需要在绝缘层上设置保护层，通过保护层保护刻蚀过程中对绝缘层的破坏，从而可以避免这两个信号电极之间导通造成的短路。
优选地，本实施例中以同层的不同金属电极：栅极和第一公共电极为例，其中第一信号电极为栅极，第二信号电极为第一公共电极，其中的绝缘层为栅绝缘层。本实施例中像素结构的平面图如图4所示，对构成TFT的源极、漏极和栅极的放大图如图5所示，图5中在第一公共电极12于栅线14之间块状的结构为保护层13，相对应的截面图如图6所示。
具体的，栅极为Mo金属沉积形成，第一公共电极12为Mo层公共电极。本实施例中的栅极02与第一公共电极12同层设置，即都是Mo金属层经过刻蚀而成，且栅极02与第一公共电极12之间具有第一过孔11，栅绝缘层03覆盖在栅极02、第一公共电极12以及第一过孔11的上方。栅绝缘层03上还设置有半导体层04以及像素电极05。
进一步地，本实施例中保护层13设置在栅绝缘层03上对应第一过孔的位置，且保护层13与像素电极05同层不相连。
进一步地，本实施例中半导体层04上方还设置有源极07和漏极06，源极07和漏极06之间的半导体层04形成沟道。
进一步地，在源极07、漏极06、保护层13、像素电极05以及裸露的栅绝缘层03上方还设置有钝化层08。
进一步地，本实施例中位于第一公共电极12上方的栅绝缘层03还设置有第二过孔10。需要说明的是，本实施例中的公共电极采用第一公共电极12(即Mo层公共电极)作为辅助公共电极，与第二公共电极09(即钝化层08上方的ITO层公共电极)相结合，由于第二公共电极09与第一公共电极12通过第二过孔10相接触，可以减小单层ITO层公共电极的电阻。
最后本实施例中钝化层08上方还设置有第二公共电极09，第二公共电极09通过第二过孔10与第一公共电极12连接。
与传统的TFT-LCD的ADS型工艺制程相比，本实施例中的彩膜基板的工艺制程没有改变，依次制作黑矩阵(BM)、红绿蓝(RGB)彩色滤光片和柱状隔垫物(PS)，即：BM→R→G→B→PS。阵列基板的制程工艺依次为：第一Mo层→GI层→半导体层→第一ITO层→第二Mo层→PVX→第二ITO层。其中第一Mo层是在衬底基板上形成栅极和Mo层公共电极，第一ITO层是保护层和像素电极，第二Mo层是形成源极和漏极，第二ITO是形成ITO公共电极。
在具体加工艺过程中，在衬底基板01上涂覆一层Mo金属层，经过栅极掩膜板在衬底基板上形成栅极02，同时还在衬底基板上形成Mo层公共电极，即第一公共电极12的图形。
之后一次制作栅绝缘层、半导体层以及像素电极，需要注意的是，在像素电极制作过程中是在栅绝缘层上形成一层氧化铟锡(ITO)，为与后续工艺制作的ITO进行区分，称之为一次ITO。对一次ITO进行刻蚀过程中，在第一过孔的位置保留一块ITO。栅极上方的被保留下来的ITO遮住栅极上方的栅绝缘层，对其起到保护的作用，可以保护这部分栅绝缘层在制作第二过孔10时不被刻蚀，避免了与栅极同层的Mo层公共电极与栅极导通，从而解决了公共电极与栅极之间的短路问题。同时ITO层公共电极09经第二过孔10与Mo层公共电极12导通后可以减小电阻。
然后继续沉积一层金属层，经过刻蚀形成源极和漏极，继续形成钝化层，并且在对钝化层进行刻蚀的过程中，将第一过孔和第二过孔所在位置对应的钝化层刻蚀掉。
最后在钝化层上形成一层ITO，即二次ITO作为ITO层公共电极，就是本实施中的第二公共电极。仅沟道区域对应的二次ITO被刻蚀掉，其他区域的二次ITO都保留。
综上所述，本实施例提供的像素结构通过与像素电极同层的ITO作为保护层，覆盖在第一过孔对应位置栅绝缘层的上方，对栅极、Mo层公共电极第一过孔位置的栅绝缘层进行保护，防止进行钝化层过孔刻蚀过程中由于过刻蚀造成成本该保留的绝缘层被刻蚀掉，从而避免位于同层的栅极、Mo层公共电极之间被钝化层上方的ITO公共电极导通而发生短路的问题。同时，本实施例中采用Mo层公共电极作为辅助公共电极，与ITO层公共电极相结合，ITO层公共电极经第二过孔与Mo层公共电极导通可以减小单层ITO层公共电极的电阻。
基于上述，本实施例中还提供了一种阵列基板，包括衬底基板以及衬底基板上的像素结构，其中的像素结构就是上述像素结构。
还需要说明的是，本实施例中的结构还适用于其它同层金属不同信号之间的短路问题，对于栅绝缘层和像素电极相对应的结构需要根据具体图层结构进行设计，此处不再赘述。
基于上述，本实施例中还提供了一种显示装置，包括上述阵列基板，其中所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上实施方式仅用于说明本实用新型，而并非对本实用新型的限制，有关技术领域的普通技术人员，在不脱离本实用新型的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本实用新型的范畴，本实用新型的专利保护范围应由权利要求限定。
Claims (10)
1.一种像素结构，其特征在于，包括同层不相连的第一信号电极和第二信号电极以及位于第一信号电极和第二信号电极图层上方的绝缘层，且绝缘层上方对应第一信号电极与第二信号电极之间还设置有保护层。
2.如权利要求1所述的像素结构，其特征在于，所述第一信号电极和第二信号电极均为导电金属。
3.如权利要求2所述的像素结构，其特征在于，所述第一信号电极为栅极，第二信号电极为第一公共电极，所述绝缘层为栅绝缘层。
4.如权利要求3所述的像素结构，其特征在于，所述栅极与第一公共电极之间具有第一过孔，栅绝缘层覆盖在栅极、第一公共电极以及第一过孔的上方，栅绝缘层上还设置有半导体层以及像素电极。
5.如权利要求4所述的像素结构，其特征在于，所述保护层设置在所述栅绝缘层上对应第一过孔的位置，所述保护层与像素电极同层不相连。
6.如权利要求5所述的像素结构，其特征在于，所述半导体层上方还设置有源极和漏极，源极和漏极之间的半导体层形成沟道。
7.如权利要求6所述的像素结构，其特征在于，所述源极、漏极、保护层、像素电极以及裸露的栅绝缘层上方还设置有钝化层。
8.如权利要求7所述的像素结构，其特征在于，所述钝化层上方还设置有第二公共电极，所述第二公共电极通过第二过孔与第一公共电极连接。
9.一种阵列基板，其特征在于，所述阵列基板包括衬底基板以及衬底基板上的像素结构，所述像素结构为权利要求1-8中任一项所述的像素结构。
10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420221857.1U CN203941901U (zh) | 2014-04-30 | 2014-04-30 | 一种像素结构、阵列基板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420221857.1U CN203941901U (zh) | 2014-04-30 | 2014-04-30 | 一种像素结构、阵列基板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203941901U true CN203941901U (zh) | 2014-11-12 |
Family
ID=51861196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420221857.1U Expired - Lifetime CN203941901U (zh) | 2014-04-30 | 2014-04-30 | 一种像素结构、阵列基板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203941901U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105931987A (zh) * | 2016-05-27 | 2016-09-07 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示面板、显示装置 |
| CN106876387A (zh) * | 2017-02-17 | 2017-06-20 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法 |
| CN112289815A (zh) * | 2020-10-29 | 2021-01-29 | 合肥京东方卓印科技有限公司 | Oled基板、制作方法及显示面板 |
-
2014
- 2014-04-30 CN CN201420221857.1U patent/CN203941901U/zh not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105931987A (zh) * | 2016-05-27 | 2016-09-07 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示面板、显示装置 |
| CN106876387A (zh) * | 2017-02-17 | 2017-06-20 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法 |
| US10312270B2 (en) | 2017-02-17 | 2019-06-04 | Boe Technology Group Co., Ltd. | Array substrate assembly and method of manufacturing the same |
| CN106876387B (zh) * | 2017-02-17 | 2020-01-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法 |
| CN112289815A (zh) * | 2020-10-29 | 2021-01-29 | 合肥京东方卓印科技有限公司 | Oled基板、制作方法及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103489824B (zh) | 一种阵列基板及其制备方法与显示装置 | |
| CN104681567A (zh) | 具有金属氧化物半导体的薄膜晶体管基板及其制造方法 | |
| US8023088B2 (en) | Liquid crystal display device and manufacturing method of the liquid crystal display device | |
| KR101985246B1 (ko) | 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법 | |
| US10204936B2 (en) | Array substrate and method for manufacturing the same, display device | |
| CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
| US10386950B2 (en) | Touch-panel-equipped display device and method for manufacturing touch-panel-equipped display device | |
| US10001858B2 (en) | Substrate including thin film transistor for touch display | |
| CN104716196B (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN104749841A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN204101855U (zh) | 阵列基板、显示面板及显示装置 | |
| US10312266B2 (en) | Display substrate and manufacturing method thereof, and display device | |
| CN105070726B (zh) | 薄膜晶体管以及像素结构 | |
| CN106783896A (zh) | 一种阵列基板、显示面板和显示装置 | |
| EP3185287B1 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN105161541A (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| CN104409514A (zh) | 一种薄膜晶体管结构、其制作方法及相关装置 | |
| US20180261628A1 (en) | Semiconductor substrate and display device | |
| CN203941901U (zh) | 一种像素结构、阵列基板和显示装置 | |
| CN102969311A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104952882B (zh) | 主动元件阵列基板 | |
| CN107731748B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN103117284A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104460164A (zh) | 一种薄膜晶体管阵列基板、液晶显示装置及其制造方法 | |
| CN204303812U (zh) | 像素结构、透明触摸显示屏和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20141112 |