CN106876387A - 一种阵列基板及其制造方法 - Google Patents

一种阵列基板及其制造方法 Download PDF

Info

Publication number
CN106876387A
CN106876387A CN201710086972.0A CN201710086972A CN106876387A CN 106876387 A CN106876387 A CN 106876387A CN 201710086972 A CN201710086972 A CN 201710086972A CN 106876387 A CN106876387 A CN 106876387A
Authority
CN
China
Prior art keywords
layer
protection
source
drain electrode
gate insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710086972.0A
Other languages
English (en)
Other versions
CN106876387B (zh
Inventor
肖志莲
赵海生
肖红玺
裴晓光
刘冲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710086972.0A priority Critical patent/CN106876387B/zh
Publication of CN106876387A publication Critical patent/CN106876387A/zh
Priority to PCT/CN2017/102280 priority patent/WO2018149129A1/zh
Priority to US15/766,140 priority patent/US10312270B2/en
Application granted granted Critical
Publication of CN106876387B publication Critical patent/CN106876387B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板及其制造方法，属于半导体技术领域。该制造方法包括提供一衬底基板；在衬底基板上制作栅极金属层，栅极金属层包括间隔设置的栅线和公共电极信号线；在栅极金属层上形成栅极绝缘层、有源层、源漏极层、钝化层和保护图形；在钝化层和栅极绝缘层上开设用于连接公共电极信号线的过孔。通过在栅线上方形成保护图形，使得在刻蚀过程中，需要刻透钝化层、保护图形和栅极绝缘层才会使栅线露出，而公共电极信号线上方没有设置保护图形，在刻蚀过程中，只需刻透钝化层和栅极绝缘层就会将公共电极信号线露出，因此在形成过孔的过程中可以保证在公共电极信号线露出时，栅线不露出，从而避免栅线与公共电极信号线出现短接。

Description

一种阵列基板及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种阵列基板及其制造方法。
背景技术
液晶显示面板由于众多优点成为被广泛应用的一种显示器件。液晶显示面板主要包括阵列基板、彩膜基板及设置在阵列基板和彩膜基板之间的液晶。阵列基板包括衬底基板和设置在衬底基板上的栅极金属层、栅极绝缘层、有源层、源漏极层和钝化层。
其中，栅极金属层通常包括栅线和公共电极信号线，在完成钝化层的制作后，需要在公共电极信号线上方制作过孔，以连接公共电极信号线和之后制作在钝化层上的公共电极。
在现有的制作过程中，为了提高生产效率，在制作过孔时通常通过一步刻蚀将钝化层和栅极绝缘层刻透。由于栅线和公共电极信号线之间的间距很小，而过孔的直径大于该间距，例如，该间距通常只有6μm，而过孔的直径约为9μm，这就使得在制作过程中，如果过孔设计的位置出现轻微的偏移或是过孔直径稍大，就可能使得栅线上方的栅极绝缘层被完全刻透，从而使栅线与过孔连通。在这种情况下，ITO膜层作为公共电极沉积后，栅线和公共电极信号线都将通过过孔与(ITO)公共电极连接，从而出现栅线与公共电极信号线短接的情况，导致阵列基板显示异常。
发明内容
为了解决在制作用于连接公共电极信号线和公共电极的过孔时，可能出现栅线与公共电极信号线短接的问题，本发明实施例提供了一种阵列基板的制造方法和阵列基板。所述技术方案如下：
一方面，本发明实施例提供了一种阵列基板的制造方法，所述制造方法包括：
提供一衬底基板；
在所述衬底基板上制作栅极金属层，所述栅极金属层包括栅线和公共电极信号线，所述栅线和公共电极信号线间隔设置；
在所述栅极金属层上形成栅极绝缘层、有源层、源漏极层、钝化层和保护图形；
在所述钝化层和所述栅极绝缘层上开设用于连接所述公共电极信号线的过孔；
其中，所述保护图形在所述衬底基板上的正投影和所述过孔在所述衬底基板上的正投影部分重叠，所述保护图形在所述衬底基板上的正投影和所述栅线在所述衬底基板上的正投影部分重叠。
进一步地，所述保护图形与所述有源层同层设置，或者，所述保护图形与所述源漏极层同层设置，或者，所述保护图形设置在所述钝化层上，或者，所述保护图形设置在所述栅极金属层上。
优选地，当所述保护图形与所述有源层同层设置时，在所述栅极金属层上形成栅极绝缘层、有源层、源漏极层、钝化层和保护图形，包括：
在所述栅极金属层上形成所述栅极绝缘层；
在所述栅极绝缘层上形成有源层材料；
刻蚀所述有源层材料，以形成所述有源层和所述保护图形；
在所述有源层和所述保护图形上依次形成所述源漏极层和所述钝化层。
优选地，当所述保护图形与所述源漏极层同层设置时，所述在所述栅极金属层上形成栅极绝缘层、有源层、源漏极层、钝化层和保护图形，包括：
在所述栅极金属层上依次形成所述栅极绝缘层、所述有源层；
在所述有源层上形成源漏极层材料；
刻蚀所述源漏极层材料，以形成所述源漏极层和所述保护图形；
在所述源漏极层和所述保护图形上形成所述钝化层。
可选地，当所述保护图形设置在所述钝化层上时，所述在所述栅极金属层上形成栅极绝缘层、有源层、源漏极层、钝化层和保护图形，包括：
依次在所述栅极金属层上形成所述栅极绝缘层、所述有源层、所述源漏极层和所述钝化层；
刻蚀所述钝化层，以在所述钝化层上形成所述保护图形。
优选地，当所述保护图形设置在所述钝化层上时，所述在所述栅极金属层上形成栅极绝缘层、有源层、源漏极层、钝化层和保护图形，包括：
依次在所述栅极金属层上形成所述栅极绝缘层、所述有源层、所述源漏极层和所述钝化层；
在所述钝化层上形成一层保护材料；
去除部分所述保护材料，以形成所述保护图形。
可选地，所述保护材料为金属、非晶硅、氮化硅、树脂、光刻胶中的一种。
可选地，当所述保护图形设置在所述栅极金属层上时，所述在所述栅极金属层上形成栅极绝缘层、有源层、源漏极层、钝化层和保护图形，包括：
在所述栅极金属层上形成栅极绝缘层；
刻蚀所述栅极绝缘层，以在所述栅极绝缘层上形成所述保护图形；
在具有所述保护图形的所述栅极绝缘层上依次形成所述有源层、所述源漏极层和所述钝化层。
可选地，当所述保护图形设置在所述栅极金属层上时，在所述栅极金属层上形成栅极绝缘层、有源层、源漏极层、钝化层和保护图形包括：
在所述栅极金属层上形成一层保护材料；
去除部分所述保护材料，以形成所述保护图形；
在所述保护图形和所述栅极金属层上依次形成所述栅极绝缘层、所述有源层、所述源漏极层和所述钝化层。
进一步地，所述保护材料为氮化硅、树脂、光刻胶中的一种。
优选地，所述保护图形在所述衬底基板的正投影为圆形或多边形。
优选地，所述保护图形的厚度为所述栅极绝缘层厚度的一半。
另一方面，本发明实施例提供了一种阵列基板，所述阵列基板采用前述的任一种制造方法制成。
本发明实施例提供的技术方案带来的有益效果是：通过在栅线上方形成保护图形，并且使得保护图形在衬底基板上的正投影和过孔在衬底基板上的正投影部分重叠，且保护图形在所述衬底基板上的正投影和栅线在衬底基板上的正投影部分重叠，从而在形成过孔的过程中，需要刻透栅线上方的钝化层、保护图形和栅极绝缘层才会使栅线露出，而公共电极信号线上方没有设置保护图形，在形成过孔的过程中，只需要刻透公共电极信号线上方的钝化层和栅极绝缘层就会将公共电极信号线露出，因此在形成过孔的过程中可以保证在公共电极信号线露出时，栅线不露出，从而可以避免栅线与公共电极信号线出现短接。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阵列基板的制造方法的流程图；
图2是本发明实施例提供的另一种阵列基板的制造方法的流程图；
图2a是本发明实施例提供的一种形成有栅极金属层的衬底基板的结构示意图；
图2b是本发明实施例提供的一种形成有栅极绝缘层的衬底基板的结构示意图；
图2c是本发明实施例提供的一种形成有有源层材料的衬底基板的结构示意图；
图2d是本发明实施例提供的一种形成有源层和保护图形后的衬底基板的俯视图；
图2e是本发明实施例提供的一种形成有有源层的衬底基板的结构示意图；
图2f是本发明实施例提供的一种形成有有源层的衬底基板的结构示意图；
图2g是本发明实施例提供的一种形成有钝化层的衬底基板的结构示意图；
图2h是本发明实施例提供的一种形成有钝化层的衬底基板的结构示意图；
图2i是本发明实施例提供的一种形成有过孔的衬底基板的结构示意图；
图2j是本发明实施例提供的一种形成有ITO的衬底基板的结构示意图；
图3是本发明实施例提供的另一种阵列基板的制造方法的流程图；
图3a是本发明实施例提供的一种形成有钝化层的衬底基板的结构示意图；
图3b是本发明实施例提供的一种形成有钝化层的衬底基板的结构示意图；
图4是本发明实施例提供的另一种阵列基板的制造方法的流程图；
图4a是本发明实施例提供的一种形成有钝化层的衬底基板的结构示意图；
图4b是本发明实施例提供的一种形成有保护图形的衬底基板的结构示意图；
图5是本发明实施例提供的另一种阵列基板的制造方法的流程图；
图5a是本发明实施例提供的一种形成有钝化层的衬底基板的结构示意图；
图5b是本发明实施例提供的一种形成有保护图形的衬底基板的结构示意图；
图6是本发明实施例提供的另一种阵列基板的制造方法的流程图；
图6a是本发明实施例提供的一种形成有栅极绝缘层的衬底基板的结构示意图；
图6b是本发明实施例提供的一种形成有钝化层的衬底基板的结构示意图；
图7是本发明实施例提供的另一种阵列基板的制造方法的流程图；
图7a是本发明实施例提供的一种形成有栅极金属层的衬底基板的结构示意图；
图7b是本发明实施例提供的一种形成有保护材料的衬底基板的结构示意图；
图7c是本发明实施例提供的一种形成有保护图形的衬底基板的结构示意图；
图7d是本发明实施例提供的一种形成有钝化层的衬底基板的结构示意图；
图7e是本发明实施例提供的一种形成有ITO的衬底基板的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种阵列基板的制造方法的流程图，如图1所示，该制造方法包括：
S11：提供一衬底基板。
S12：在衬底基板上制作栅极金属层。
其中，栅极金属层包括栅线和公共电极信号线，栅线和公共电极信号线间隔设置。其中，间隔设置指栅线与公共电极信号线不相交，例如，栅线和公共电极线可以平行间隔设置。
S13：在栅极金属层上形成栅极绝缘层、有源层、源漏极层、钝化层和保护图形。
S14：在钝化层和栅极绝缘层上开设用于连接公共电极信号线的过孔。
其中，保护图形在衬底基板上的正投影和过孔在衬底基板上的正投影部分重叠，保护图形在衬底基板上的正投影和栅线在衬底基板上的正投影部分重叠。
通过在栅线上方形成保护图形，并且使得保护图形在衬底基板上的正投影和过孔在衬底基板上的正投影部分重叠，且保护图形在所述衬底基板上的正投影和栅线在衬底基板上的正投影部分重叠，从而在形成过孔的过程中，需要刻透栅线上方的钝化层、保护图形和栅极绝缘层才会使栅线露出，而公共电极信号线上方没有设置保护图形，在形成过孔的过程中，只需要刻透公共电极信号线上方的钝化层和栅极绝缘层就会将公共电极信号线露出，因此在形成过孔的过程中可以保证在公共电极信号线露出时，栅线不露出，从而可以避免栅线与公共电极信号线出现短接。
实现时，保护图形可以与有源层同层设置，或者，保护图形可以与源漏极层同层设置，或者，保护图形可以设置在钝化层上，或者，保护图形可以设置在栅极金属层上。
图2是本发明实施例提供的另一种阵列基板的制造方法的流程图，在图2所示实施例中，保护图形与有源层同层设置。如图2所示，该制造方法包括：
S21：提供一衬底基板。
实现时，衬底基板可以为透明基板，其具体可以是采用玻璃、石英、透明树脂等具有一定坚固性的导光且非金属材料制成的基板。
可选地，可以预先对提供的衬底基板进行清理，保证该衬底基板的清洁。
S22：在衬底基板上制作栅极金属层。
如图2a所示，可以采用构图工艺在衬底基板110上制成栅极金属层120。进一步地，可以包括以下步骤：在衬底基板110上通过溅射方式形成金属层，然后通过构图工艺得到栅极金属层120。其中，金属层可以为Al(铝)、Cu(铜)、Mo(钼)、Cr(铬)、Ti(钛)等，或者采用多种不同的金属重叠而成。上述构图工艺可以是光刻工艺。
具体地，栅极金属层120可以包括栅线121和公共电极信号线122，栅线121与公共电极信号线122不相交，栅线121和公共电极信号线122的材质相同。
S23：在栅极金属层上形成栅极绝缘层。
如图2b所示，在栅极金属层120制作完成后，在制作有栅极金属层120的衬底基板110上制作一层栅极绝缘层130，具体地，可以在制作有栅极金属层120的衬底基板110上沉积一层栅极绝缘层材料以形成栅极绝缘层130。
可选地，栅极绝缘层130可以为氮化硅或氮氧化硅层等绝缘膜层。
S24：在栅极绝缘层上形成有源层材料。
如图2c，在形成有栅极绝缘层130的衬底基板110上依次生长非晶硅层141和N型掺杂非晶硅层142，以形成有源层材料140。
实现时，非晶硅层141和N型掺杂非晶硅层142的生长可以采用沉积方式实现，具体可以采用等离子体增强化学气相沉积法(英文Plasma Enhanced Chemical VaporDeposition，简称PECVD)。
S25：刻蚀有源层材料，以形成有源层和保护图形。
图2d为形成有源层和保护图形后的衬底基板的俯视图，图中的填充部分170’表示待形成过孔的区域，图2e和图2f分别为图2d中的B-B和A-A截面图，其中B-B截面图显示了有源层140a处的截面，A-A截面图显示了保护图形140b的截面。有源层140a和保护图形140b同层设置。如图2d～2f，通过构图工艺形成了相互独立的有源层140a和保护图形140b，且有源层140a和保护图形140b位于同一层，由相同的材料形成，其中构图工艺可采用光刻工艺实现，光刻工艺中的刻蚀技术可以采用干法刻蚀。
S26：在有源层和保护图形上依次形成源漏极层和钝化层。
具体地，在有源层和保护图形上形成源漏极层可以采用以下方式：
先在形成有有源层140a的衬底基板110上制作一金属层，然后通过构图工艺在金属层上形成源漏极层150，如图2g所示。其中，源漏极层150包括源极和漏极。
如图2g和2h(图2g为有源层140处的截面图，图2h为保护图形140b处的截面图)，钝化层160覆盖在源漏极层150和保护图形140b上。
实现时，在该步骤S26中，可以采用溅射工艺实现形成上述金属层，具体可以采用磁控溅射工艺，而构图工艺可以采用光刻工艺。
可选地，金属层可以为Al、Cu、Mo、Cr、Ti等金属，或者采用多层金属重叠设计而成。
具体地，在形成钝化层160时，可以在形成有源漏极层150的衬底基板110上沉积一层钝化层材料，以形成钝化层160。
可选地，钝化层材料可以是氮化硅或氮氧化硅层。
S27：制作过孔。
如图2i所示，在钝化层160和栅极绝缘层130上开设用于连接公共电极信号线的过孔170。结合图2d，保护图形140b在衬底基板110上的正投影和过孔170在衬底基板110上的正投影部分重叠，保护图形140b在衬底基板110上的正投影和栅线121在衬底基板110上的正投影部分重叠。从而确保在形成过孔170的过程中保护图形140b可以保护下方的栅线121。
如图2j，在完成过孔170的制作后可以在钝化层160上沉积一层氧化铟锡(英文Indium tin oxide，简称ITO)层180，形成公共电极，从而完成阵列基板的制作。
通过图2所示的制造方式制造阵列基板，在制作有源层时，刻蚀的过程中保留了位于栅线上方的部分有源层材料，从而形成保护图形，该保护图形与有源层同层设置，材料与有源层的材料相同，相比现有的工艺技术没有增添新的步骤，只是改变了在形成有源层时的构图工艺中的图形，易于实现。
图3是本发明实施例提供的另一种阵列基板的制造方法的流程图，在图3所示实施例中，保护图形与源漏极层同层设置。如图3所示，该制造方法包括：
S31：提供一衬底基板。
具体地，步骤S31可以参照前述的步骤S21，此处不再详述。
S32：在衬底基板上制作栅极金属层。
具体地，步骤S32可以参照前述的步骤S22，此处不再详述。
S33：在栅极金属层上依次形成栅极绝缘层和有源层。
其中，栅极绝缘层的形成过程可以参照前述的步骤S23，此处不再详述。
形成有源层时，可以先在栅极绝缘层上形成有源层材料，具体可以参见前述步骤S24。再通过构图工艺形成有源层，其中构图工艺可采用光刻工艺实现，光刻工艺中的刻蚀技术可以采用干法刻蚀技术。
S34：在有源层上形成源漏极层材料。
具体地，可以通过溅射方式在衬底基板上形成金属层。金属层可以为Al、Cu、Mo、Cr、Ti等金属，或者采用多种不同的金属重叠而成。
S35：刻蚀源漏极层材料，以形成源漏极层和保护图形。
如图3a和3b(图3a为源漏极层250a处的截面图，图3b为保护图形250b处的截面图)，可以采用构图工艺在衬底基板210上依次形成有包括栅线221和公共电极信号线222的栅极金属层、栅极绝缘层230、有源层240。通过构图工艺去除部分源漏极层材料，从而形成同层设置的源漏极层250a和保护图形250b。
S36：在源漏极层和保护图形上形成钝化层。
具体地，可以在形成有源漏极层250a的衬底基板210上沉积一层钝化层材料，以形成钝化层260。
可选地，钝化层材料可以是氮化硅或氮氧化硅层。
S37：制作过孔。
具体地，步骤S37可以参照前述的步骤S27，此处不再详述，形成有过孔并最终沉积ITO后得到的阵列基板的结构形式可以参见图2j。
通过图3所示的制造方式制造阵列基板，在制作源漏极层时，刻蚀的过程中保留了位于栅线上方的部分源漏极层材料，从而形成保护图形，该保护图形与源漏极层同层设置，材料与源漏极层的材料相同，相比现有的工艺技术没有增添新的步骤，只是改变了在形成源漏极层时的构图工艺中的图形，实现方式简单。
图4是本发明实施例提供的另一种阵列基板的制造方法的流程图，在图4所示实施例中，保护图形设置在钝化层上，且保护图形与钝化层为一体结构。如图4所示，该制造方法包括：
S41：提供一衬底基板。
具体地，步骤S41可以参照前述的步骤S21，此处不再详述。
S42：在衬底基板上制作栅极金属层。
具体地，步骤S42可以参照前述的步骤S22，此处不再详述。
S43：在栅极金属层上依次形成栅极绝缘层、有源层、源漏极层和钝化层。
具体地，栅极绝缘层和有源层的形成过程可以参照前述的步骤S33，源漏极层和钝化层的形成过程可以参照前述的步骤S26，此处不再详述。
如图3a所示，可以采用构图工艺在衬底基板310上依次形成有包括栅线321和公共电极信号线322的栅极金属层、栅极绝缘层330。
S44：刻蚀钝化层，以在钝化层上形成保护图形。
如图4b所示，可以采用构图工艺去除部分的钝化层材料，从而在钝化层360上形成保护图形361。
需要说明的是，为了确保在形成保护图形361后，钝化层360有足够的厚度，在步骤S43中，沉积的钝化层材料的厚度应大于步骤S26中形成钝化层360时候沉积的钝化层材料的厚度。
S45：制作过孔。
具体地，步骤S45可以参照前述的步骤S27，此处不再详述，形成有过孔并最终沉积ITO后得到的阵列基板的结构形式可以参见图2j。
通过图4所示的制造方式制造阵列基板，在制作钝化层之后，对钝化层进行了刻蚀，从而在钝化层上形成了保护图形，该保护图形设置在钝化层上，且与钝化层为一体结构，相比现有的工艺技术，仅仅在完成钝化层后增加了一道刻蚀工艺，工艺简单，易于实现。
图5是本发明实施例提供的另一种阵列基板的制造方法的流程图，在图5所示实施例中，保护图形设置在钝化层上。如图5所示，该制造方法包括：
S51：提供一衬底基板。
具体地，步骤S51可以参照前述的步骤S21，此处不再详述。
S52：在衬底基板上制作栅极金属层。
具体地，步骤S52可以参照前述的步骤S22，此处不再详述。
S53：依次在栅极金属层上形成栅极绝缘层、有源层、源漏极层和钝化层。
具体地，步骤S53可以参照前述的步骤S43，此处不再详述。
如图5a所示，在衬底基板410上依次形成有包括栅线421和公共电极信号线422的栅极金属层、栅极绝缘层430、钝化层460。
S54：在钝化层上形成一层保护材料。
可选地，保护材料可以为金属、非晶硅、氮化硅、树脂、光刻胶中的一种。保护材料可以根据需要选择，以适应不同的工艺要求。
根据保护材料的不同，选择合适的方式在钝化层上形成一层保护材料。例如，保护材料为金属材料时，可以采用溅射的方式形成一层保护材料，保护材料为氮化硅时，可以采用PECVD的方式形成一层保护材料，当保护材料为光刻胶或树脂时，可以采用涂覆的方式形成一层保护材料。
S55：去除部分保护材料，以形成保护图形。
如图5b所示，当保护材料为金属、非晶硅、氮化硅时，可以通过构图工艺去除部分保护材料，从而在钝化层460上形成保护图形490。当保护材料为光刻胶或树脂时，则可以通过曝光和显影的方式去除部分保护材料而形成保护图形490。
S56：制作过孔。
具体地，步骤S56可以参照前述的步骤S27，此处不再详述，形成有过孔并最终沉积ITO后得到的阵列基板的结构形式可以参见图2j。
通过图5所示的制造方式制造阵列基板，在制作钝化层之后，增加了一道材料的形成工艺和材料的去除工艺，通过去除部分形成的保护材料，从而在钝化层上形成了保护图形，该保护图形的材料与钝化层的材料可能相同也可能不同，相比现有的工艺技术，对完成钝化层之前的步骤没有做出改变，方便新工艺技术与现有工艺技术的结合。
图6是本发明实施例提供的另一种阵列基板的制造方法的流程图，在图6所示实施例中，保护图形设置在栅极绝缘层上，且与栅极绝缘层为一体结构。如图6所示，该制造方法包括：
S61：提供一衬底基板。
具体地，步骤S61可以参照前述的步骤S21，此处不再详述。
S62：在衬底基板上制作栅极金属层。
具体地，步骤S62可以参照前述的步骤S22，此处不再详述。
S63：在栅极金属层上形成栅极绝缘层。
具体地，步骤S63可以参照前述的步骤S23，此处不再详述。
如图6a所示，可以采用构图工艺在衬底基板510上依次形成有包括栅线521和公共电极信号线522的栅极金属层、栅极绝缘层530。
S64：刻蚀栅极绝缘层，以在栅极绝缘层上形成保护图形。
如图6b所示，可以采用构图工艺去除部分的栅极绝缘层530，从而在栅极绝缘层530上形成保护图形531。
需要说明的是，为了确保在形成保护图形531后，栅极绝缘层530有足够的厚度，在步骤S63中，形成的栅极绝缘层530的厚度应大于步骤S23中形成的栅极绝缘层的厚度。
S65：在栅极绝缘层上依次形成有源层、源漏极层和钝化层。
具体地，有源层的形成过程可以参照前述的步骤S33中有源层的形成，源漏极层和钝化层的形成过程可以参照前述的步骤S26，此处不再详述，形成钝化层560后的结构可以参照图6b。
S66：制作过孔。
具体地，步骤S66可以参照前述的步骤S27，此处不再详述，形成有过孔并最终沉积ITO后得到的阵列基板的结构形式可以参见图2j。
通过图6所示的制造方式制造阵列基板，在制作栅极绝缘层时，增加了一道刻蚀工艺，对栅极绝缘层材料进行刻蚀，从而形成与栅极绝缘层一体的保护图形，对现有工艺的改变较少，便于实施。
图7是本发明实施例提供的另一种阵列基板的制造方法的流程图，如图7所示，该制造方法包括：
S71：提供一衬底基板。
具体地，步骤S71可以参照前述的步骤S21，此处不再详述。
S72：在衬底基板上制作栅极金属层。
具体地，步骤S72可以参照前述的步骤S22，此处不再详述。
如图7a所示，可以采用构图工艺衬底基板610上形成有包括栅线621和公共电极信号线622的栅极金属层620。
S73：在栅极金属层上形成一层保护材料。
可选地，保护材料可以为绝缘材料，例如可以为氮化硅、树脂、光刻胶中的一种。保护材料为绝缘材料，可以避免栅线通过保护图形与后续步骤中形成的公共电极电连接。保护材料可以根据需要选择，以适应不同的工艺要求。
如图7b所示，在形成有栅极金属层620的衬底基板610上形成有保护材料690。根据保护材料的不同，选择合适的方式在钝化层上形成一层保护材料690。例如，保护材料690为氮化硅时，可以采用PECVD的方式形成一层保护材料，保护材料690为光刻胶时，则可以采用光刻胶的涂覆方式形成一层保护材料。
S74：去除部分保护材料，以形成保护图形。
如图7c，去除部分保护材料690，从而形成保护图形691。根据保护材料690的不同，选择相应的工艺方式去除部分保护材料690，例如，当保护材料为氮化硅时，可以采用构图工艺(例如光刻工艺)去除部分保护材料690，从而在栅极金属层620上形成保护图形691，当保护材料690为光刻胶或树脂时，可以通过曝光和显影的方式去除部分保护材料690而形成保护图形691。
S75：在保护图形和栅极金属层上依次形成栅极绝缘层、有源层、源漏极层和钝化层。
具体地，步骤S75可以参照前述的步骤S43，此处不再详述，形成钝化层660后的结构可以参照图7d，由于保护图形691形成在紧邻栅极金属层的位置，使得在保护图形691之后形成的栅极绝缘层630和钝化层660对应保护图形691的位置会形成一定凸起。
S76：制作过孔。
具体地，步骤S76可以参照前述的步骤S27，此处不再详述，形成有过孔670并最终沉积ITO680后得到的阵列基板的结构形式可以参见图7e，由图7e可知，在本实施例中，保护图形691至少有部分残留，以隔离过孔670和栅线621。
通过图7所示的制造方式制造阵列基板，在制作栅极金属层之后，增加了一道材料的形成工艺和去除工艺，通过去除部分形成的保护材料，从而在栅极金属层上形成了保护图形。
可选地，保护图形在衬底基板的正投影可以为圆形或多边形。在本发明的实现方式中，圆形和多边形均可以作为保护图形的优选形状，圆形和多边形相比其他异形结构更容易制作，可以降低工艺难度，提高生产效率。
需要说明的是，对于本发明的任一实施方式，保护图形的厚度都可以为栅极绝缘层厚度的一半，若保护图形厚度过薄，则仍可能出现栅线露出的情况，若保护图形过厚，则会较大的增加阵列基板的厚度。确保保护图形有足够的厚度来防止栅极绝缘层在形成过孔的过程中被刻透而露出栅线，或是避免保护图形自身被刻透(如图7d中保护图形紧邻栅线设置时)而露出栅线。
本发明实施例还提供了一种阵列基板，该阵列基板采用图1～7任一幅图所示的制造方法制成。
通过在栅线上方形成保护图形，并且使得保护图形在衬底基板上的正投影和过孔在衬底基板上的正投影部分重叠，且保护图形在所述衬底基板上的正投影和栅线在衬底基板上的正投影部分重叠，从而在形成过孔时会刻蚀掉至少部分的保护图形，在形成过孔的过程中，需要刻透栅线上方的钝化层、保护图形和栅极绝缘层才会使栅线露出，而公共电极信号线上方没有设置保护图形，在形成过孔的过程中，只需要刻透公共电极信号线上方的钝化层和栅极绝缘层就会将公共电极信号线露出，因此在形成过孔的过程中可以保证在公共电极信号线露出时，栅线不露出，从而可以避免栅线与公共电极信号线出现短接。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种阵列基板的制造方法，所述制造方法包括：
提供一衬底基板；
在所述衬底基板上制作栅极金属层，所述栅极金属层包括栅线和公共电极信号线，所述栅线和公共电极信号线间隔设置；
在所述栅极金属层上形成栅极绝缘层、有源层、源漏极层、钝化层和保护图形；
在所述钝化层和所述栅极绝缘层上开设用于连接所述公共电极信号线的过孔；
其中，所述保护图形在所述衬底基板上的正投影和所述过孔在所述衬底基板上的正投影部分重叠，所述保护图形在所述衬底基板上的正投影和所述栅线在所述衬底基板上的正投影部分重叠。
2.根据权利要求1所述的制造方法，其特征在于，所述保护图形与所述有源层同层设置，或者，所述保护图形与所述源漏极层同层设置，或者，所述保护图形设置在所述钝化层上，或者，所述保护图形设置在所述栅极金属层上。
3.根据权利要求2所述的制造方法，其特征在于，当所述保护图形与所述有源层同层设置时，所述在所述栅极金属层上形成栅极绝缘层、有源层、源漏极层、钝化层和保护图形，包括：
在所述栅极金属层上形成所述栅极绝缘层；
在所述栅极绝缘层上形成有源层材料；
刻蚀所述有源层材料，以形成所述有源层和所述保护图形；
在所述有源层和所述保护图形上依次形成所述源漏极层和所述钝化层。
4.根据权利要求2所述的制造方法，其特征在于，当所述保护图形与所述源漏极层同层设置时，所述在所述栅极金属层上形成栅极绝缘层、有源层、源漏极层、钝化层和保护图形，包括：
在所述栅极金属层上依次形成所述栅极绝缘层、所述有源层；
在所述有源层上形成源漏极层材料；
刻蚀所述源漏极层材料，以形成所述源漏极层和所述保护图形；
在所述源漏极层和所述保护图形上形成所述钝化层。
5.根据权利要求2所述的制造方法，其特征在于，当所述保护图形设置在所述钝化层上时，所述在所述栅极金属层上形成栅极绝缘层、有源层、源漏极层、钝化层和保护图形，包括：
依次在所述栅极金属层上形成所述栅极绝缘层、所述有源层、所述源漏极层和所述钝化层；
刻蚀所述钝化层，以在所述钝化层上形成所述保护图形。
6.根据权利要求2所述的制造方法，其特征在于，当所述保护图形设置在所述钝化层上时，所述在所述栅极金属层上形成栅极绝缘层、有源层、源漏极层、钝化层和保护图形，包括：
依次在所述栅极金属层上形成所述栅极绝缘层、所述有源层、所述源漏极层和所述钝化层；
在所述钝化层上形成一层保护材料；
去除部分所述保护材料，以形成所述保护图形。
7.根据权利要求6所述的制造方法，其特征在于，所述保护材料为金属、非晶硅、氮化硅、树脂、光刻胶中的一种。
8.根据权利要求2所述的制造方法，其特征在于，当所述保护图形设置在所述栅极金属层上时，所述在所述栅极金属层上形成栅极绝缘层、有源层、源漏极层、钝化层和保护图形，包括：
在所述栅极金属层上形成栅极绝缘层；
刻蚀所述栅极绝缘层，以在所述栅极绝缘层上形成所述保护图形；
在具有所述保护图形的所述栅极绝缘层上依次形成所述有源层、所述源漏极层和所述钝化层。
9.根据权利要求2所述的制造方法，其特征在于，当所述保护图形设置在所述栅极金属层上时，所述在所述栅极金属层上形成栅极绝缘层、有源层、源漏极层、钝化层和保护图形包括：
在所述栅极金属层上形成一层保护材料；
去除部分所述保护材料，以形成所述保护图形；
在所述保护图形和所述栅极金属层上依次形成所述栅极绝缘层、所述有源层、所述源漏极层和所述钝化层。
10.根据权利要求9所述的制造方法，其特征在于，所述保护材料为氮化硅、树脂、光刻胶中的一种。
11.根据权利要求1～10任一项所述的制造方法，其特征在于，所述保护图形在所述衬底基板的正投影为圆形或多边形。
12.根据权利要求1～10任一项所述的制造方法，其特征在于，所述保护图形的厚度为所述栅极绝缘层厚度的一半。
13.一种阵列基板，其特征在于，所述阵列基板采用权利要求1～12任一项所述的制造方法制成。
CN201710086972.0A 2017-02-17 2017-02-17 一种阵列基板及其制造方法 Active CN106876387B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710086972.0A CN106876387B (zh) 2017-02-17 2017-02-17 一种阵列基板及其制造方法
PCT/CN2017/102280 WO2018149129A1 (zh) 2017-02-17 2017-09-19 阵列基板及其制造方法
US15/766,140 US10312270B2 (en) 2017-02-17 2017-09-19 Array substrate assembly and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710086972.0A CN106876387B (zh) 2017-02-17 2017-02-17 一种阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN106876387A true CN106876387A (zh) 2017-06-20
CN106876387B CN106876387B (zh) 2020-01-10

Family

ID=59167061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710086972.0A Active CN106876387B (zh) 2017-02-17 2017-02-17 一种阵列基板及其制造方法

Country Status (3)

Country Link
US (1) US10312270B2 (zh)
CN (1) CN106876387B (zh)
WO (1) WO2018149129A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706196A (zh) * 2017-09-28 2018-02-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN108108059A (zh) * 2018-01-10 2018-06-01 京东方科技集团股份有限公司 一种显示面板及其制备方法和显示装置
WO2018149129A1 (zh) * 2017-02-17 2018-08-23 京东方科技集团股份有限公司 阵列基板及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112666768B (zh) * 2020-12-29 2022-06-14 厦门天马微电子有限公司 显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403311A (zh) * 2010-09-16 2012-04-04 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
US20140159059A1 (en) * 2012-12-10 2014-06-12 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
CN203941901U (zh) * 2014-04-30 2014-11-12 成都京东方光电科技有限公司 一种像素结构、阵列基板和显示装置
CN105931987A (zh) * 2016-05-27 2016-09-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板、显示装置
CN106094371A (zh) * 2016-08-24 2016-11-09 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3399432B2 (ja) * 1999-02-26 2003-04-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
KR100936908B1 (ko) * 2003-07-18 2010-01-18 삼성전자주식회사 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법
US7977726B2 (en) * 2007-08-31 2011-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. DRAM cell with enhanced capacitor area and the method of manufacturing the same
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
CN102651340B (zh) 2011-12-31 2014-11-19 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
CN106876387B (zh) 2017-02-17 2020-01-10 京东方科技集团股份有限公司 一种阵列基板及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403311A (zh) * 2010-09-16 2012-04-04 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
US20140159059A1 (en) * 2012-12-10 2014-06-12 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
CN203941901U (zh) * 2014-04-30 2014-11-12 成都京东方光电科技有限公司 一种像素结构、阵列基板和显示装置
CN105931987A (zh) * 2016-05-27 2016-09-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板、显示装置
CN106094371A (zh) * 2016-08-24 2016-11-09 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018149129A1 (zh) * 2017-02-17 2018-08-23 京东方科技集团股份有限公司 阵列基板及其制造方法
US10312270B2 (en) 2017-02-17 2019-06-04 Boe Technology Group Co., Ltd. Array substrate assembly and method of manufacturing the same
CN107706196A (zh) * 2017-09-28 2018-02-16 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107706196B (zh) * 2017-09-28 2021-05-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN108108059A (zh) * 2018-01-10 2018-06-01 京东方科技集团股份有限公司 一种显示面板及其制备方法和显示装置
CN108108059B (zh) * 2018-01-10 2021-01-29 京东方科技集团股份有限公司 一种显示面板及其制备方法和显示装置

Also Published As

Publication number Publication date
WO2018149129A1 (zh) 2018-08-23
US20190123067A1 (en) 2019-04-25
US10312270B2 (en) 2019-06-04
CN106876387B (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
CN102034750B (zh) 阵列基板及其制造方法
CN104576542B (zh) 阵列基板及其制作方法、显示装置
CN100580937C (zh) 薄膜晶体管阵列基板及其制造方法
CN100449388C (zh) 液晶显示器件及其制造方法
CN106876387A (zh) 一种阵列基板及其制造方法
CN106486606A (zh) 有机发光显示装置及其制造方法
JP2008040502A (ja) 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
CN109300840A (zh) 显示基板及其制造方法、显示装置
CN109326614A (zh) 显示基板及其制造方法、显示装置
CN104157613B (zh) 一种阵列基板的制备方法
CN101661941B (zh) Tft-lcd阵列基板结构及其制备方法
CN108428730A (zh) Oled显示基板及其制作方法、显示装置
CN106019751A (zh) 阵列基板及其制造方法、显示装置
CN109360843A (zh) Oled显示基板及其制作方法、显示装置
CN108807470A (zh) 触控显示屏的制作方法
CN103236419A (zh) 阵列基板的制备方法、阵列基板以及显示装置
CN101387799A (zh) 液晶显示器基板、液晶显示器及制造方法
CN105957867A (zh) 阵列基板母板及其制作方法、显示装置
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN109036134A (zh) 柔性显示基板及其制作方法、显示装置
CN102956550A (zh) 制造主动阵列基板的方法与主动阵列基板
CN109410750A (zh) 显示基板及其制作方法、显示装置
TWI438539B (zh) 陣列基板的形成方法
CN109613772A (zh) 显示基板及其制造方法、修复方法、显示装置
US20070249096A1 (en) Method of Forming a Metal Line and Method of Manufacturing a Display Substrate by Using the Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant