CN100580937C - 薄膜晶体管阵列基板及其制造方法 - Google Patents

薄膜晶体管阵列基板及其制造方法 Download PDF

Info

Publication number
CN100580937C
CN100580937C CN200710301838A CN200710301838A CN100580937C CN 100580937 C CN100580937 C CN 100580937C CN 200710301838 A CN200710301838 A CN 200710301838A CN 200710301838 A CN200710301838 A CN 200710301838A CN 100580937 C CN100580937 C CN 100580937C
Authority
CN
China
Prior art keywords
film
passivation
passivation film
photoresist pattern
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710301838A
Other languages
English (en)
Other versions
CN101211930A (zh
Inventor
林周洙
洪玄硕
李昌斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101211930A publication Critical patent/CN101211930A/zh
Application granted granted Critical
Publication of CN100580937C publication Critical patent/CN100580937C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明公开了一种薄膜晶体管(TFT)阵列基板及其制造方法，其能够减小曝光掩模的使用次数从而减小工艺时间和工艺成本并且过度地蚀刻光刻胶图案之下的钝化薄膜从而易于执行光刻胶图案的剥离工艺。TFT阵列基板包括含有在基板上形成的一栅线、从栅线分离的一栅极、以及在栅线末端形成的一栅极焊盘的一栅线层，在栅线层之上形成的一栅极绝缘薄膜，在栅极上方的栅极绝缘薄膜之上形成的一半导体层，含有与栅线交叉的一数据线、在半导体层的相对侧形成的源极和漏极、以及在数据线末端形成的一数据焊盘的一数据线层，与漏极接触的一像素电极，与栅极焊盘和数据焊盘接触的第一和第二防氧化薄膜，以及在数据线层沉积的一至少双层钝化薄膜。所述至少双层钝化薄膜的最上层在不包括形成像素电极以及第一和第二防氧化薄膜的区域的剩余区域形成。

Description

薄膜晶体管阵列基板及其制造方法
本申请要求享有2006年12月29日提交的韩国专利申请No.2006-138541的权益，在此引入其全部内容作为参考。
技术领域
本发明涉及一种液晶显示器件(LCD)，更具体地，涉及一种薄膜晶体管(TFT)阵列基板及其制造方法，其能够减小曝光掩模的使用次数从而减少工艺时间和工艺成本并且过度蚀刻光刻胶图案之下的钝化薄膜从而易于执行光刻胶图案的剥离工艺。
背景技术
液晶显示器件具有高对比率，适合分层显示或运动图像显示，并且具有低功率损耗。为此，液晶显示器在平面显示器件中的相对重要性提高。
在这样的液晶显示器件中，在基板上形成诸如驱动器件或线路的各种图案用于执行操作。用于形成图案的一个常用技术是光刻。
光刻包括一系列的复杂工艺用于将光刻胶、一种在紫外线下曝光的材料，施加到将形成图案的基板上的薄膜层上，通过曝光形成于光刻胶上曝光掩模的图案显影光刻胶、使用构图的光刻胶作为掩模蚀刻薄膜层并且剥离该光刻胶。
在用于液晶显示器件的传统薄膜晶体管(TFT)阵列基板中，通常使用五到七个掩模技术在基板上形成栅线层、栅绝缘薄膜、半导体层、数据线层、钝化薄膜以及像素电极。随着使用掩模进行光刻的使用次数的增加，工艺出错的概率也增加。
为了解决以上提到的问题，已经展开了用于最小化光刻工艺次数来增加生产率以及保护工艺余量(process margin)的低掩模技术的研究。
在下文中，可以参照附图描述制造传统TFT阵列基板的方法。
图1A到1E示出了传统TFT阵列基板的制造工艺的截面图。
如图1A所示，在基板11上沉积诸如铜(Cu)、铝(Al)、铝合金(AlNd)、钼(Mo)或铬(Cr)的低阻抗金属材料从而形成用于液晶显示器件的传统TFT阵列基板。随后，使用第一掩模通过光刻工艺和蚀刻工艺在沉积的金属材料上形成多条栅线(未示出)、栅极12a以及栅极焊盘22。
如下执行光刻工艺以及蚀刻工艺。
在高温下，具有高的热阻抗的透明玻璃基板11上沉积低阻抗金属材料。光刻胶施加到沉积的金属材料上。具有图案层的第一掩模放置在光刻胶之上，并且选择性地将光照射该光刻胶上。从而，在光刻胶上形成与第一掩模相同的图案。
随后，使用显影方法将光照射到的光刻胶移除，从而对该光刻胶构图。通过构图的光刻胶选有选择地蚀刻曝光的金属材料，从而得到所需的图案。
随后，如图1B所示，在高温下，诸如氮化硅(SiNx)或氧化硅(SiOx)的无机材料沉积在包括栅极12a的基板11的前表面，从而形成栅绝缘薄膜13。
随后，非晶硅沉积在栅绝缘薄膜13上，以及使用第二掩模通过光刻工艺对非晶硅构图，从而在栅绝缘薄膜13上形成岛型的半导体层14，从而半导体14与栅极12a重叠。
随后，如图1C所示，诸如铜(Cu)、铝(Al)、铝合金(AlNd)、钼(Mo)或铬(Cr)的低阻抗金属材料沉积在包括半导体层14的基板11的前表面上，然后使用第三掩模通过光刻工艺在沉积的金属材料上形成数据线层。
数据线层包括与栅线交叉的数据线(未示出)用于定义单位像素区、与半导体层14的边缘重叠的源极15a、漏极15b以及位于焊盘区(pad region)的数据焊盘25。
如上所述沉积栅极12a、栅极绝缘薄膜13、半导体层14、源极15a以及漏极15b，组成薄膜晶体管控制施加到单位像素的电压的开/关。
随后，如图1D所示，诸如苯并环丁烯(BCB)的有机绝缘材料或诸如氮化硅(SiNx)的无机绝缘材料沉积在包括漏极15b的基板11的前表面来形成钝化薄膜16。使用第四掩模通过光刻工艺将部分钝化薄膜16移走，从而形成通过其曝光漏极15b的接触孔71，通过其曝光栅极焊盘22的第一焊盘开口区81a，以及通过其曝光数据焊盘25的第二焊盘开口区81b。
随后，如图1E所示，诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导电材料沉积在包括钝化薄膜16的基板11的前表面上，并且在像素区形成像素电极17，使用第五掩模，通过光刻工艺，像素电极17电连接到漏极15b，从而完成TFT阵列基板。同时，形成透明传导层27用来覆盖第一和第二焊盘开口区81a和81b以防止栅极焊盘22和数据焊盘25氧化。
用于液晶显示器件的传统TFT阵列基板中，至少使用五次曝光掩模来形成栅线层、半导体层、数据线层、钝化薄膜的接触孔以及像素电极。当曝光掩模的使用次数增加时，制造TFT阵列基板的工艺将随着工艺次数以及工艺成本的增加变得复杂。从而，工艺效率大大降低。
发明内容
本发明涉及一种薄膜晶体管(TFT)阵列基板及其制造方法，基本上消除了相关技术的一个或多个限制和缺点。
本发明目的在于提供TFT阵列基板及其制造方法，其能够使用第一曝光掩模构图栅线层，使用第二曝光掩模形成蚀刻阻止层，使用第三曝光掩模构图半导体层，n+a-Si，和数据线层，以及使用第四曝光掩模以分批的方式构图像素电极和防氧化薄膜，即，共使用四次曝光掩模形成TFT阵列基板，从而简化工艺并且减小工艺成本。
本发明的其他优点、目的以及特征将在以下说明书中部分详细描述，对于熟悉本领域的技术人员从以下的考察可以部分明白或通过本发明的实施方式理解。本发明的目的和其它优点将通过说明书和权利要求书以及附图所指出的结构来实现和获得。
为了获得这些目的和其它的优点并根据本发明的目的，如在此具体和广泛描述的，一种TFT阵列基板，包括一栅线层，其包括在基板上形成的一栅线，从所述栅线分离的一栅极以及在所述栅线的末端形成的一栅极焊盘；在所述栅线层上形成的一栅极绝缘薄膜；在所述栅极上方的所述栅极绝缘薄膜上形成的一半导体层；一数据线层，其包括与所述栅线交叉的一数据线，在所述半导体层的相对侧形成的源极和漏极，以及在所述数据线末端形成的一数据焊盘；与所述漏极接触的一像素电极；与所述栅极焊盘和所述数据焊盘接触的第一和第二防氧化薄膜；以及在所述数据线层上沉积的一至少双层钝化薄膜，其中所述至少双层钝化薄膜包括具有不同蚀刻选择性的第一和第二钝化薄膜。所述至少双层钝化薄膜的最上层在不包括形成像素电极以及第一和第二防氧化薄膜的区域的剩余区域形成。
本发明的另一目的，一种TFT阵列基板的制造方法，包括在基板上形成包括栅线、栅极和栅极焊盘的一栅线层；在包括所述栅线层的基板的前表面上形成一栅极绝缘薄膜；形成与所述栅极重叠的一半导体层；形成包括与所述栅线交叉的一数据线、在所述半导体层的相对面设置的源极和漏极，以及在所述数据线末端形成的数据焊盘的一数据线层；在包括所述数据线层的基板的前表面上形成一至少双层钝化薄膜，其中所述至少双层钝化薄膜包括具有不同蚀刻选择性的第一和第二钝化薄膜；在所述至少双层钝化薄膜的最上层上形成一光刻胶图案；使用光刻胶图案作为掩模有选择地蚀刻所述至少双层钝化薄膜以形成接触孔和第一及第二开口区，同时，在水平方向过度地蚀刻所述光刻胶图案下的至少双层钝化薄膜的最上层；在包括所述光刻胶的基板的前表面上沉积导电材料；以及通过剥离所述光刻胶构图所述导电材料，以形成通过接触孔接触所述漏极的像素电极，以及通过所述第一和第二开口区接触所述栅极焊盘和数据焊盘的第一和第二防氧化薄膜。
应该理解，本发明上面的概括性描述和下面的详细说明都是示例性和解释性的，其目的在于对本发明的权利要求作进一步解释。
附图说明
本申请所包含的附图用于进一步理解本发明，其与说明书相结合并构成说明书的一部分，所述附图表示本发明的实施例并与说明书一起解释本发明的原理。在附图中：
图1A到图1E示出了用于制造传统薄膜晶体管(TFT)阵列基板工艺的截面图；
图2示出了根据本发明第一实施方式的TFT阵列基板的平面图；
图3示出了图2沿线I-I’、II-II’和III-III’的TFT阵列基板的截面图；
图4A到4C示出了根据本发明第一实施方式的制造TFT阵列基板工艺的平面图；
图5A到5H示出了根据本发明第一实施方式的制造TFT阵列基板工艺的截面图；以及
图6A到6F示出了根据本发明第二实施方式的制造TFT阵列基板工艺的截面图。
具体实施方式
下面详细参考本发明的优选实施方式，在附图中示出其实施例。尽可能，在整个附图中对于相同或者相似的部件使用相同的附图标记。
第一实施方式
图2示出了根据本发明第一实施方式的TFT阵列基板的平面图，图3示出了图2沿线I-I’、II-II’和III-III’的TFT阵列基板的截面图，图4A到4C示出了根据本发明第一实施方式的制造TFT阵列基板工艺的平面图，图5A到5H示出了根据本发明第一实施方式的制造TFT阵列基板工艺的截面图。
如图2和图3所示，根据本发明第一实施方式的用于液晶显示器件的TFT阵列基板分为有源区，在其中形成薄膜晶体管(TFT)、像素电极117、栅线112和数据线115，以及形成栅极焊盘122和数据焊盘(DP)125的焊盘区。
具体地，在有源区由彼此交叉的栅线112和数据线115限定子像素。在两条线112和115的交叉点沉积栅极112a、栅极绝缘薄膜113、半导体层114以及源极和漏极115a和115b构成TFT。此时，使用衍射曝光掩模进行光刻工艺，从而以分批(batch)的方式对半导体层114以及源极和漏极115a和115b构图不同的图案。可以从图2和图3中看出，半导体114和源极和漏极115a和115b的一些边缘部分位于相同的线上，此外，以相同的图案，在数据线115下形成非晶硅104。
通过沉积诸如氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料形成的第一钝化薄膜116，通过应用诸如苯并环丁烯(BCB)或丙烯酸树脂的有机绝缘材料形成的第二钝化薄膜118，以及通过沉积二氧化硅(SiO2)形成的第三钝化薄膜120顺序沉积在数据线层上。此时，第三钝化薄膜120需要由不同于第二钝化薄膜118和光刻胶的具有选择性地蚀刻的材料制成，并且需要由与第一钝化薄膜116相似的具有选择性地蚀刻的材料制成。因此，有可能通过光刻胶图案的剥离工艺形成像素电极117和防氧化薄膜(oxidation preventing film)152和155，以下描述与制造该TFT阵列基板的方法相关的内容。
像素电极117位于第二钝化薄膜118之上移走第三钝化薄膜120的区域。像素电极117通过接触孔119接触漏极115b，该接触孔通过移走第一到第三钝化薄膜116、118和120形成。
另一方面，从栅线112延伸用于传输来自外部驱动电路的扫描信号的栅极焊盘122以及从数据线115延伸用于传输来自外部驱动电路的视频信号的数据焊盘125位于焊盘区之上。第一和第二防氧化薄膜152和155分别在栅极焊盘122和数据焊盘125上形成，防氧化薄膜用于覆盖栅极焊盘122和数据焊盘125。第一防氧化薄膜152通过第一开口区162与栅极焊盘122接触，该第一开口区通过移除第一到第三钝化薄膜116、118和120以及栅极绝缘薄膜113形成。第二防氧化薄膜155通过第二开口区165与数据焊盘125接触，该第二开口区165通过移除第一到第三钝化薄膜116、118和120形成。
栅线112、栅极112a和栅极焊盘112位于同一层。数据线115、源极和漏极115a和115b以及数据焊盘125位于同一层。像素电极117以及第一和第二防氧化薄膜152和155位于同一层。
根据本发明的TFT阵列基板的特征在于沉积具有不同蚀刻选择性的第一到第三钝化薄膜116、118和120。形成第三钝化薄膜120，从而第三钝化薄膜120与诸如TFT、栅线112和数据线115的非开口区域重叠。在开口区移除第三钝化薄膜，在该开口区形成像素电极117和第一以及第二氧化防止薄膜152和155。换句话说，像素电极117和第一以及第二氧化防止薄膜152和155仅在移除第三钝化薄膜的区域形成。
第二钝化薄膜118由诸如苯并环丁烯(BCB)或丙烯酸树脂的具有低介电常数的有机绝缘材料制成。因此，当数据线115与像素电极117的边缘重叠时，产生较小的寄生电容。以这样的方式，可以排列数据线115和像素电极117，使得数据线115与像素电极117重叠，从而，可在数据线115和像素电极117之间插入(interpose)第二钝化薄膜，从而最大化增加像素电极117的区域。因此，可提高器件的开口率。
尽管未示出，具有像素电极117和TFT的TFT阵列基板与另一具有公共电极和滤色层的基板连接，同时两个基板彼此相对，以及随后用液晶填充两个基板之间所限定的空间，从而完成液晶显示器件。液晶通过像素电极117和公共电极之间产生的垂直电场驱动。
为了形成用于液晶显示器件的TFT阵列基板，如图4A和5A所示，诸如铜(Cu)、铜合金、铝(Al)、钕化铝(AlNd)、钼(Mo)、钼合金、铬(Cr)、铬合金、钛(Ti)、钛合金、银(Ag)或银合金的金属材料，优选地钼和钕化铝的沉积薄膜通过溅射顺序沉积在具有高抗热性的透明基板111上。随后，以分批的方式通过光刻工艺和蚀刻工艺使用第一曝光掩模构图钼和钕化铝的沉积薄膜以形成栅线112、从栅线112分离并且位于TFT区的栅极112a、以及位于栅极焊盘区的栅极焊盘122。
随后，如图4B和5B所示，诸如氮化硅(SiNx)或氧化硅(SiOx)的无机材料在高温下沉积在含有栅极112a的基板111的前表面，从而形成栅极绝缘薄膜113。
随后，非晶硅(a-Si)104和金属材料105顺序沉积在栅极绝缘薄膜113之上。金属材料105可以包括铜(Cu)、铜合金、铝(Al)、钕化铝(AlNd)、钼(Mo)、钼合金、铬(Cr)、铬合金、钛(Ti)、钛合金、银(Ag)或银合金。
随后，半反射式曝光掩模或衍射曝光掩模用于以分批的方式构图沉积的非晶硅(a-Si)104以及金属材料105的薄膜。具体地，紫外线(UV)固化树脂的光刻胶使用旋转方法或滚涂方法施加到金属材料105。之后，具有预定图案的第二曝光掩模放置在光刻胶上，并且UV射线或X-射线照射到该光刻胶从而该光刻胶曝光。随后，显影曝光的光刻胶形成具有双阶(double step)结构的第一光刻胶图案108。
半反射式曝光掩模或衍射曝光掩模用作第二曝光掩模从而形成双阶形状的第一光刻胶图案108。在透明基板上形成金属材料的遮光层(shading layer)和金属材料的衍射层，从而，衍射曝光掩模分为三个区域，即，透射区、衍射区和遮光区。透射区具有100％的透光率，遮光区具有0％的透光率，而衍射区具有高于0％低于100％的透光率。
随后，衍射曝光的第一光刻胶图案108的剩余厚度分为三部分，即，第一光刻胶图案108与衍射曝光掩模的透射区对准并在随后的显影工艺中将光刻胶完全移除的部分，第一光刻胶图案108与衍射曝光掩模的遮光区对准并在随后的显影工艺中不移除光刻胶的部分，第一光刻胶图案108与衍射曝光掩模的衍射区对准并且在随后的显影工艺中部分地移除光刻胶的部分。
因此，衍射曝光和显影的第一光刻胶图案108具有双阶结构。具体地，光刻胶不从形成源极和漏极的区域以及形成数据线和数据焊盘的区域移除，光刻胶在源极和漏极之间的沟道区域具有中间阶(intermediate step)。
随后，使用具有双阶结构的第一光刻胶图案108作为掩模以分批的方式蚀刻非晶硅和金属材料的沉积薄膜，从而形成数据线115，位于TFT区的半导体层114、源极和漏极115a和115b沉积的薄膜以及位于数据焊盘区的数据焊盘125。此时，源极115a和漏极115b彼此完全连接。半导体层114以相同的图案位于源极115a和漏极115b的下方，以及非晶硅104以相同的图案位于数据线115和数据焊盘125的下方。
随后，灰化第一光刻胶图案108直到第一光刻胶图案108的低阶部分完全移除。通过已灰化的第一光刻胶图案曝光的源极和漏极之间的区域被蚀刻以将源极115a和漏极115b彼此分开。源极115a和漏极115b之间的半导体层114将称为沟道区。
随后，非晶硅104以相同的图案位于数据线115和数据焊盘125下方，以及含有沟道区并且由非晶硅材料制成的半导体层114位于源极115a和漏极115b的下方。
栅极112a、在位于栅极112a上方的栅极绝缘薄膜13上形成的半导体层114以及在半导体层114相对的末端形成的源极115a和漏极115b构成薄膜晶体管。
随后，如图5C所示，完全移除剩余的光刻胶图案108。诸如氮化硅(SiNx)的无机绝缘材料沉积在包括源极115a和漏极115b的基板111的前表面上，从而形成第一钝化薄膜116。诸如苯并环丁烯(BCB)或丙烯酸树脂的有机绝缘材料施加到第一钝化薄膜116，形成第二钝化薄膜118。二氧化硅(SiO2)沉积在第二钝化薄膜118之上，从而形成第三钝化薄膜120。
随后，如图5D所示，光刻胶施加到第三钝化薄膜120。在曝光光刻胶的同时具有预定图案的第三曝光掩模放置在光刻胶上。显影曝光后的光刻胶，从而形成具有双阶结构的第二光刻胶图案109。
使用衍射曝光掩模作为第三曝光掩模，从而形成双阶形状的第二光刻胶图案109。如前所述，衍射曝光掩模分为三个区域，即，透射区、衍射区和遮光区。同时，衍射曝光的第二光刻胶图案109的剩余厚度分为三个部分。
具体地，光刻胶从栅极焊盘122和数据焊盘125将要打开的区域完全移除，光刻胶在将要形成像素电极的区域具有中间阶，并且光刻胶在剩余区不移除。
随后，如图5E所示，使用电感耦合等离子体(ICP)通过干刻法工艺蚀刻第三钝化薄膜120同时具有双阶结构的第二光刻胶图案109被用作掩模。同时，通过灰化工艺使用氧(O2)等离子体灰化第二钝化薄膜118。在使用氧等离子体的灰化工艺中，灰化有机薄膜，从而，由无机绝缘材料制成的第一钝化薄膜116不进行灰化，但第二光刻胶图案109的阶次降低。具体地，从随后工艺中形成像素电极的区域相对应的中间阶处移除第二光刻胶图案109。因此，曝光第三钝化薄膜120，并且减小具有相对较高阶的第二光刻胶图案108的高度。
随后，如图5F所示，使用漏极115b、栅极焊盘122和数据焊盘125作为蚀刻阻止层蚀刻第一钝化薄膜116或栅极绝缘薄膜113，从而形成接触孔119，通过该接触孔曝光漏极115b，形成第一开口区162，通过其曝光栅极焊盘122，以及形成第二开口区165，通过其曝光数据焊盘125。此时，同时蚀刻由二氧化硅(SiO2)制成的第三钝化薄膜120。因此，在第二光刻胶图案109和第三钝化薄膜120之间产生间隙差ΔP，并且在形成像素电极的区域曝光第二钝化薄膜118。在随后工艺中，使用剥离剂剥离第二光刻胶图案109。间隙差ΔP成为剥离剂渗透间隔，其中在第二光刻胶图案109和第三钝化薄膜120之间渗透剥离剂。
具体地，使用基于HF和/或基于NH4F蚀刻剂通过湿刻法工艺蚀刻第一钝化薄膜116、栅极绝缘薄膜113和第三钝化薄膜120，如缓冲氧化物蚀刻剂(BOE)。
特别地，在水平方向通过在第二光刻胶图案109和第二钝化薄膜118的接口之间的蚀刻剂渗透来快速和过度地蚀刻第三钝化薄膜120。因此，与第二光刻胶图案109的每一边缘相比，在水平方向上，通过间隙差ΔP，使得构图的第三钝化薄膜152的每一侧都位于里面。第三钝化薄膜120和第二光刻胶图案109之间的间隙差ΔP进一步增加，提高了随后工艺中的剥离效率，从而可以更高效地移除第二光刻胶图案109。
随后，如图5G所示，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)或氧化锌(ZnO)的透明导电材料117a沉积在含有第二光刻胶图案109的基板111的前表面上，从而透明导电材料117a具有统一的厚度。
当剥离掉第二光刻胶图案109时，同时除去沉积在第二光刻胶图案109上的第二光刻胶图案109和透明导电材料117a。剩余的透明导电材料117a将成为像素电极117以及第一和第二防氧化薄膜152和155，如图5H所示。
像素电极117通过接触孔119与漏极115b接触。第一和第二防氧化薄膜152和155分别覆盖栅极焊盘122和数据焊盘125，使得栅极焊盘122和数据焊盘125不暴露在外面，从而防止了栅极焊盘122和数据焊盘125的氧化。
作为参考，通过在没有第二光刻胶图案109和第三钝化薄膜120存在的区域沉积透明导电材料形成像素电极117以及第一和第二防氧化薄膜152和155。因此，该像素电极117以及第一和第二防氧化薄膜152和155与只在第三钝化薄膜120移除的区域所形成的具有相同的结构。
根据本发明的具有上述结构的TFT阵列基板的特征在于：在第一步使用曝光掩模形成栅线层、在第二步使用衍射曝光掩模以分批的方式构图非晶硅和金属材料形成半导体层和数据线层，以及在第三步使用衍射曝光掩模以分批的方式对由无机绝缘材料制成的第一钝化薄膜、由有机绝缘材料形成的第二钝化薄膜以及由二氧化硅(SiO2)制成的第三钝化薄膜构图，以形成接触孔和开口区，并在水平方向过度蚀刻光刻胶图案下的第三钝化薄膜，以形成间隙差ΔP，并在间隙差ΔP中渗透剥离剂，从而很容易实施光刻胶图案的剥离工艺，形成像素电极和防氧化薄膜，从而减小进行掩模工艺的次数。换句话说，共使用三次曝光掩模，因此，本发明作为低掩模技术是有益的。
第二实施方式
第二实施方式的第一和第二步与第一实施方式中的相同；然而，第二实施方式的第三步不同于第一实施方式。具体来说，第二实施方式在第一步使用第一曝光掩模形成栅线层以及第二步使用衍射曝光掩模作为第二曝光掩模以分批的方式形成半导体层和数据线层与第一实施方式相同。然而，在第三步形成接触孔、开口区、像素电极以及防氧化薄膜时，第二实施方式不同于第一实施方式。
在下文中，将详细描述第二实施方式的第三步。
图6A到6F示出了根据本发明第二实施方式的制造TFT阵列基板工艺的截面图。
首先，如图6A所示，诸如氮化硅(SiNx)的无机绝缘材料沉积在具有通过第二步形成的源极和漏极515a和515b、数据线515、数据焊盘525的基板511的前表面上，从而形成第一钝化薄膜516。二氧化硅(SiO2)沉积在第一钝化薄膜516之上从而形成第二钝化薄膜518。
随后，如图6B所示，光刻胶施加到第二钝化薄膜518。光刻胶被曝光同时具有预定图案的第三曝光掩模放置在光刻胶上。显影曝光的光刻胶从而形成具有双阶结构的光刻胶图案509。
半透射曝光掩模或衍射曝光掩模用作第三曝光掩模从而形成双阶形状的光刻胶图案509。如前面所述，衍射曝光掩模分为三个区域即，透射区、衍射区和遮光区。同时，反射曝光的光刻胶图案509的剩余厚度分为三个部分。
具体地，光刻胶从栅极焊盘522和数据焊盘525将打开的区域完全移除，光刻胶在形成像素电极的区域具有中间阶，并且在剩余区域不移除光刻胶。
随后，如图6C所示，通过干刻法工艺使用具有双阶结构的光刻胶图案509作为掩模蚀刻第一和第二钝化薄膜516和518，从而形成第一和第二开口区562和565。通过第一开口区562曝光位于栅极焊盘522之上的栅极绝缘薄膜513，并且通过第二开口区565曝光数据焊盘525。
随后，使用氧(O2)等离子体通过灰化工艺灰化具有双阶结构的光刻胶图案509。因此，在随后工艺中形成像素电极的区域对应的中间阶处移除光刻胶图案509。因此，曝光第二钝化薄膜518，减小了具有相对高阶的光刻胶图案509的高度。不仅光刻胶图案509的高度减小了而且通过灰化工艺横向灰化了光刻胶图案。因此，如图6C所示，第一开口区562的宽度增加，并且通过第一开口区562暴露第一和第二钝化薄膜516和519的边缘。
应该注意到即使执行用于干刻第一和第二钝化薄膜516和518的工艺以及用于灰化光刻胶图案509的工艺后，栅极焊盘522之上的栅极绝缘薄膜513没有完全移除。将栅极绝缘薄膜513留在栅极焊盘522之上的原因在于防止栅极焊盘522的表面在随后的湿刻法工艺中损坏。
例如，当形成栅极绝缘薄膜513、第一钝化薄膜516以及第二钝化薄膜518时，栅极绝缘薄膜513、第一钝化薄膜516和第二钝化薄膜518分别具有4000
Figure C20071030183800171
2000
Figure C20071030183800172
和1000
Figure C20071030183800173
的厚度，栅极绝缘薄膜513留在栅极焊盘522之上时，栅极绝缘薄膜513具有约1000
Figure C20071030183800174
的厚度。
随后，如图6D所示，使用灰化的光刻胶图案509作为掩模，湿刻第一和第二钝化薄膜516和518。因此接触孔519在形成像素电极的区域形成，通过该接触孔，包括漏极的栅极绝缘薄膜513暴露在外面，并且剩余的栅极绝缘薄膜513完全地从第一开口区域562移除。
此时，也蚀刻了通过灰化的光刻胶图案509曝光的第一和第二钝化薄膜516和518的边缘。由于在湿刻期间使用蚀刻剂，所以第一和第二钝化薄膜516和518的蚀刻速度被改变。具体地，水平方向上的第二钝化薄膜518比第一钝化薄膜516蚀刻的快。因此，在第二钝化薄膜518和光刻胶图案509之间产生间隙差ΔP。间隙差ΔP成为剥离剂渗透间隔，其中在随后工艺中用来剥离光刻胶图案509的剥离剂渗透到光刻胶图案509和第二钝化薄膜518之间。
具体地，在使用诸如缓冲氧化物蚀刻剂(BOE)的基于HF和/或基于NH4F的蚀刻剂通过湿刻工艺蚀刻第一钝化薄膜516和第二钝化薄膜518时，由氮化硅(SiNx)形成的第一钝化薄膜516和由二氧化硅(SiO2)形成的第一钝化薄膜518之间的蚀刻速率比约为1∶5。通过使用BOE很容易形成间隙差ΔP。
尤其是，在水平方向上，通过在光刻胶图案509和第一钝化薄膜516之间渗透BOE快速并过度地蚀刻第二钝化薄膜518。因此，与光刻胶图案509的每一边缘相比，在水平方向上，通过间隙差ΔP，使得构图的第二钝化薄膜518的每一侧面都位于里面。随着第二钝化薄膜518和光刻胶图案509之间间隙差ΔP进一步增加，在随后工艺中的剥离效率提高，从而可以更有效地移除光刻胶图案509。
随后，如图6E所示，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铝锌(AZO)或氧化锌(ZnO)的透明导电材料517a沉积在含有光刻剂图案509的基板511的前表面上，从而透明导电材料517a具有统一的厚度。
当剥离光刻胶图案509时，同时移除光刻胶图案509和沉积在光刻胶图案509之上的透明导电材料517a。剩下的透明导电材料517a成为像素电极517以及第一和第二防氧化薄膜552和555，如图6F所示。
像素电极517直接接触暴露在外面的漏极515b。在接触孔519中形成像素电极517。第一和第二防氧化薄膜552和555分别覆盖栅极焊盘522和数据焊盘525，从而栅极焊盘522和数据焊盘525没有暴露在外面，从而防止栅极焊盘522和数据焊盘525氧化。
作为参考，通过在没有光刻胶图案509和第二钝化薄膜518的区域沉积透明导电材料形成像素电极517以及第一和第二防氧化薄膜552和555。因此，像素电极517以及第一和第二防氧化薄膜552和555与在移除第二钝化薄膜的区域所形成的具有相同的结构。
根据本发明的具有上述结构的TFT阵列基板的特征在于：在第一步使用曝光掩模形成栅线层，在第二步使用衍射曝光掩模以分批的方式构图非晶硅和金属材料形成半导体层和数据线层，以及在第三步使用衍射曝光掩模以分批的方式对具有不同蚀刻选择性的第一和第二钝化薄膜构图以形成接触孔和开口区，并在水平的方向过度蚀刻光刻胶图案下的第二钝化薄膜，以形成间隙差ΔP，并在间隙差ΔP中渗透剥离剂，从而很容易实施光刻胶图案的剥离工艺，以形成像素电极和防氧化薄膜，从而减小进行掩模工艺的次数。换句话说，共使用三次曝光掩模，因此，本发明作为低掩模技术是有益的。
熟悉本领域的普通技术人员应该可以理解，在不脱离本发明的精神和范围的情况下，可以对本发明进行各种改变和修改。因此，本发明意在覆盖落入所附权利要求书及其等同物范围内做出的本发明的各种改变和修改。
从以上描述中显然可以看出，根据本发明的TFT阵列基板及其制造方法具有以下效果。
首先，在第一步使用曝光掩模形成栅线层，在第二步使用衍射曝光掩模以分批的方式构图非晶硅和金属材料以形成半导体层和数据线层，以及在第三步使用衍射曝光掩模以分批的方式对由无机绝缘材料形成的第一钝化薄膜，由有机绝缘材料形成的第二钝化薄膜以及由二氧化硅(SiO2)形成的第三钝化薄膜构图，以形成接触孔和开口区，并在水平方向过度蚀刻光刻胶图案下的第三钝化薄膜，以形成间隙差ΔP，并通过光刻胶图案的剥离工艺，形成像素电极和防氧化薄膜。换句话说，共使用三次曝光掩模形成TFT阵列基板。
如上所述由于曝光掩模的使用次数减小了，可以减小工艺时间和工艺成本。
另一方面，在第三步使用衍射曝光掩模以分批的方式对具有不同蚀刻选择性的第一和第二钝化薄膜构图以形成接触孔和开口区，并在水平的方向过度蚀刻光刻胶图案下的第二钝化薄膜，以形成间隙差ΔP，并通过光刻胶图案的剥离工艺形成像素电极和防氧化薄膜。
第二，第二钝化薄膜由具有低介电常数的有机绝缘薄膜形成。因此，可以排列数据线和像素电极，从而数据线与像素电极重叠，从而，可以提高器件的开口率。因此，可以解决在低掩模工艺中不使用有机绝缘薄膜而产生的总的开口率减小的问题。
第三，使用缓冲氧化物蚀刻剂(BOE)蚀刻二氧化硅(SiO2)。因此，比使用传统的干刻工艺更容易形成间隙差ΔP。因此，更容易执行光刻胶图案的剥离工艺。

Claims (27)

1、一种薄膜晶体管阵列基板，包括：
一栅线层，包括在基板上形成的一栅线，从所述栅线分离的一栅极以及在所述栅线的末端形成的一栅极焊盘；
在所述栅线层上形成的一栅极绝缘薄膜；
在所述栅极上方的所述栅极绝缘薄膜上形成的一半导体层；
一数据线层，包括与所述栅线交叉的数据线，在所述半导体层的相对侧形成的源极和漏极，以及在所述数据线末端形成的数据焊盘；
与所述漏极接触的一像素电极；
与所述栅极焊盘和所述数据焊盘接触的第一和第二防氧化薄膜；以及
在所述数据线层上沉积的一至少双层钝化薄膜，其中所述至少双层钝化薄膜包括具有不同蚀刻选择性的第一和第二钝化薄膜，并且
其中所述至少双层钝化薄膜的最上层在不包括形成像素电极以及第一和第二防氧化薄膜的区域的剩余区域形成。
2、根据权利要求1所述的基板，其特征在于，所述至少双层钝化薄膜还包括在所述第二钝化薄膜上的第三钝化薄膜，并且其中所述第三钝化薄膜由具有与所述第二钝化薄膜不同的蚀刻选择性的材料形成，并且由具有与所述第一钝化薄膜相似的蚀刻选择性的材料形成。
3、根据权利要求2所述的基板，其特征在于，
所述第一钝化薄膜由无机绝缘材料制成，
所述第三钝化薄膜由无机绝缘材料制成，以及
所述第二钝化薄膜由有机绝缘材料制成。
4、根据权利要求3所述的基板，其特征在于，所述数据线与所述像素电极的边缘重叠。
5、根据权利要求1所述的基板，其特征在于，
所述第一钝化薄膜由无机绝缘材料制成，以及
所述第二钝化薄膜由无机绝缘材料制成。
6、根据权利要求1或2所述的基板，其特征在于，还包括：
在所述数据线和所述数据焊盘下设置的材料，与形成所述半导体层具有相同的图案，其中
所述半导体层的边缘与所述源极和漏极的边缘相一致。
7、根据权利要求1或2所述的基板，其特征在于，所述像素电极以及所述第一和第二防氧化薄膜位于相同的层。
8、根据权利要求7所述的基板，其特征在于，
所述像素电极与所述漏极通过由所述至少双层钝化薄膜形成的一接触孔接触，
所述第一防氧化薄膜与所述栅极焊盘通过由所述至少双层钝化薄膜和所述栅极绝缘薄膜形成的第一开口区接触，以及
所述第二防氧化薄膜与所述数据焊盘通过由所述至少双层钝化薄膜形成的第二开口区接触。
9、根据权利要求8所述的基板，其特征在于，所述接触孔通过在至少双层钝化薄膜和所述像素电极重叠的区域移除所述至少双层钝化薄膜形成。
10、一种薄膜晶体管阵列基板的制造方法，包括：
在基板上形成包括一栅线、一栅极和一栅极焊盘的一栅线层；
在包括所述栅线层的基板的上表面上形成一栅极绝缘薄膜；
形成与所述栅极重叠的一半导体层；
形成包括与所述栅线交叉的一数据线、在所述半导体层的相对面设置的源极和漏极，以及在所述数据线末端形成的一数据焊盘的一数据线层；
在包括所述数据线层的基板的上表面上形成一至少双层钝化薄膜，其中所述至少双层钝化薄膜包括具有不同蚀刻选择性的第一和第二钝化薄膜；
在所述至少双层钝化薄膜的最上层形成一光刻胶图案；
使用光刻胶图案作为掩模有选择地蚀刻所述至少双层钝化薄膜以形成接触孔和第一及第二开口区，同时，在水平方向过度地蚀刻所述光刻胶图案下的至少双层钝化薄膜的最上层；
在包括所述光刻胶图案的基板的上表面上沉积一导电材料；以及
通过剥离所述光刻胶图案构图所述导电材料，以形成通过接触孔接触所述漏极的像素电极，以及通过所述第一和第二开口区接触所述栅极焊盘和数据焊盘的第一和第二防氧化薄膜。
11、根据权利要求10所述的方法，其特征在于，
在形成接触孔和第一及第二开口区的区域完全移除所述光刻胶图案，
在形成所述像素电极的区域，所述光刻胶图案具有中间阶，以及
在所述剩余区域不移除所述光刻胶图案。
12、根据权利要求11所述的方法，其特征在于，所述至少双层钝化薄膜还包括在所述第二钝化薄膜上的第三钝化薄膜，并且其中所述第三钝化薄膜由具有与所述第二钝化薄膜不同的蚀刻选择性的材料形成，并且由具有与所述第一钝化薄膜相似的蚀刻选择性的材料形成。
13、根据权利要求12所述的方法，其特征在于，
所述形成至少双层钝化薄膜的步骤包括：
顺序沉积所述第一到第三钝化薄膜来覆盖所述数据线层，以及
所述形成接触孔和第一及第二开口区并且在水平方向过度地蚀刻位于所述光刻胶图案之下的所述至少双层钝化薄膜的最上层的步骤包括：
通过干刻工艺蚀刻所述第三钝化薄膜，通过灰化工艺灰化所述第二钝化薄膜，通过湿刻工艺蚀刻所述第一钝化薄膜。
14、根据权利要求13所述的方法，其特征在于，所述具有中间阶的光刻胶图案被灰化并且在灰化工艺中完全移除。
15、根据权利要求13所述的方法，其特征在于，使用缓冲氧化物蚀刻剂蚀刻所述第一钝化薄膜。
16、根据权利要求15所述的方法，其特征在于，还包括：
当使用缓冲氧化物蚀刻剂蚀刻所述第一钝化薄膜时，在水平方向过度地蚀刻位于所述光刻胶图案下面的第三钝化薄膜。
17、根据权利要求13所述的方法，其特征在于，
所述第一钝化薄膜由无机绝缘材料制成，
所述第二钝化薄膜由有机绝缘材料制成，以及
所述第三钝化薄膜由二氧化硅制成。
18、根据权利要求11所述的方法，其特征在于，
所述形成至少双层钝化薄膜的步骤包括：
顺序沉积所述第一和第二钝化薄膜来覆盖所述数据线层，并且
所述使用光刻胶图案作为掩模有选择地蚀刻所述第一和第二钝化薄膜以形成所述第一及第二开口区的步骤包括：
通过干刻工艺蚀刻所述第一和第二钝化薄膜。
19、根据权利要求18所述的方法，其特征在于，所述使用光刻胶图案作为掩模有选择地蚀刻所述第一和第二钝化薄膜以形成所述第一开口区的步骤包括：
在所述栅极焊盘上留有部分所述栅极绝缘薄膜。
20、根据权利要求19所述的方法，其特征在于，还包括：
在所述使用光刻胶图案作为掩模有选择地蚀刻所述第一和第二钝化薄膜以形成所述第一和第二开口区的步骤之后，
通过所述灰化工艺灰化所述光刻胶图案以移除所述具有中间阶的光刻胶图案。
21、根据权利要求20所述的方法，其特征在于，部分留在所述栅极焊盘的所述栅极绝缘薄膜通过所述灰化工艺移除。
22、根据权利要求18所述的方法，其特征在于，所述在水平方向过度地蚀刻所述位于所述光刻胶图案之下的第二钝化薄膜，以及形成通过其曝光漏极的接触孔的步骤，包括：
使用蚀刻剂执行湿刻工艺，该蚀刻剂蚀刻所述第二钝化薄膜快于所述第一钝化薄膜。
23、根据权利要求22所述的方法，其特征在于，使用缓冲氧化物蚀刻剂执行所述湿刻工艺。
24、根据权利要求18所述的方法，其特征在于，
所述第一钝化薄膜由无机绝缘材料制成，以及
所述第二钝化薄膜由二氧化硅制成。
25、根据权利要求10或12所述的方法，其特征在于，
通过移除所述漏极之上的至少双层钝化薄膜形成所述接触孔，
通过移除所述至少双层钝化薄膜以及所述栅极焊盘上方的所述栅极绝缘薄膜形成所述第一开口区，以及
通过移除所述数据焊盘上方的所述至少双层钝化薄膜形成所述第二开口区。
26、根据权利要求25所述的方法，其特征在于，通过移除在所述至少双层钝化薄膜与所述像素电极重叠区域的至少双层钝化薄膜形成所述接触孔。
27、根据权利要求10或12所述的方法，其特征在于，使用衍射曝光掩模同时形成所述半导体层和所述数据线层。
CN200710301838A 2006-12-29 2007-12-18 薄膜晶体管阵列基板及其制造方法 Expired - Fee Related CN100580937C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060138541A KR100922802B1 (ko) 2006-12-29 2006-12-29 Ｔｆｔ 어레이 기판 및 그 제조방법
KR1020060138541 2006-12-29

Publications (2)

Publication Number Publication Date
CN101211930A CN101211930A (zh) 2008-07-02
CN100580937C true CN100580937C (zh) 2010-01-13

Family

ID=39611759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710301838A Expired - Fee Related CN100580937C (zh) 2006-12-29 2007-12-18 薄膜晶体管阵列基板及其制造方法

Country Status (4)

Country Link
US (1) US8110830B2 (zh)
JP (1) JP4834652B2 (zh)
KR (1) KR100922802B1 (zh)
CN (1) CN100580937C (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI360886B (en) * 2007-10-30 2012-03-21 Chunghwa Picture Tubes Ltd A method for manufacturing a flat panel display
KR101461123B1 (ko) * 2008-05-08 2014-11-14 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조방법
KR101237096B1 (ko) * 2008-08-21 2013-02-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
KR101874327B1 (ko) * 2008-09-19 2018-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101569766B1 (ko) 2009-01-29 2015-11-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN101840922B (zh) * 2009-03-16 2012-05-30 北京京东方光电科技有限公司 阵列基板及制造方法
CN101582431B (zh) * 2009-07-01 2011-10-05 友达光电股份有限公司 薄膜晶体管阵列基板及其制造方法
KR101570482B1 (ko) * 2009-10-15 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5280988B2 (ja) * 2009-11-09 2013-09-04 株式会社ジャパンディスプレイ 液晶表示装置の製造方法
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
CN101976656B (zh) * 2010-09-08 2013-03-20 信利半导体有限公司 薄膜场效应三极管阵列及液晶显示器制备方法
TWI435152B (zh) * 2011-08-16 2014-04-21 Chunghwa Picture Tubes Ltd 形成接觸窗的方法
KR101903671B1 (ko) 2011-10-07 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102017204B1 (ko) * 2012-11-01 2019-09-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103117284A (zh) * 2013-02-01 2013-05-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102094847B1 (ko) 2013-07-03 2020-03-31 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN103700626B (zh) 2013-12-25 2017-02-15 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置
CN104103583B (zh) * 2014-06-24 2017-02-15 京东方科技集团股份有限公司 阵列基板及其制作方法和显示面板
KR20160066580A (ko) * 2014-12-02 2016-06-13 삼성디스플레이 주식회사 표시 장치
CN104934442B (zh) * 2015-04-30 2018-02-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板及显示装置
CN105118838B (zh) * 2015-09-22 2017-11-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
KR102550322B1 (ko) * 2016-03-22 2023-07-03 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN107331619A (zh) * 2017-06-28 2017-11-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置、曝光装置
JP2019066719A (ja) * 2017-10-03 2019-04-25 シャープ株式会社 表示パネル
CN109659304A (zh) * 2017-10-12 2019-04-19 上海和辉光电有限公司 一种阵列基板、显示面板及显示装置
US20190206907A1 (en) * 2017-12-28 2019-07-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof
KR102480898B1 (ko) * 2018-01-05 2022-12-26 삼성디스플레이 주식회사 표시 장치
KR102223681B1 (ko) * 2018-05-30 2021-03-08 삼성디스플레이 주식회사 박막　식각액　조성물　및 이를 이용한 금속 패턴 형성 방법
CN110556284B (zh) * 2018-06-04 2022-08-19 厦门乾照光电股份有限公司 发光二极管的芯片的制造方法和溅射方法
CN109755127B (zh) * 2018-12-27 2020-11-10 中国科学院物理研究所 一种用于芯片制造的刻蚀与沉积-剥离融合方法
CN109491101B (zh) * 2019-01-09 2020-10-16 中国科学院光电技术研究所 一种大口径薄膜衍射透镜微结构刻蚀传递方法及工装
CN114008743A (zh) * 2019-06-17 2022-02-01 应用材料公司 形成薄膜晶体管的方法
KR20210095277A (ko) * 2020-01-22 2021-08-02 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP2023528105A (ja) 2020-03-24 2023-07-04 京東方科技集團股▲ふん▼有限公司 アレイ基板、表示装置およびアレイ基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101036708B1 (ko) * 2003-12-11 2011-05-25 엘지디스플레이 주식회사 액정표시소자의 제조방법
US7279370B2 (en) * 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
KR100560398B1 (ko) * 2003-10-30 2006-03-14 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조방법
KR101009666B1 (ko) * 2003-12-30 2011-01-19 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101090256B1 (ko) 2005-01-17 2011-12-06 삼성전자주식회사 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법

Also Published As

Publication number Publication date
KR20080062585A (ko) 2008-07-03
JP2008165229A (ja) 2008-07-17
US20080169470A1 (en) 2008-07-17
CN101211930A (zh) 2008-07-02
US8110830B2 (en) 2012-02-07
KR100922802B1 (ko) 2009-10-21
JP4834652B2 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
CN100580937C (zh) 薄膜晶体管阵列基板及其制造方法
CN1312524C (zh) 显示器件的薄膜晶体管基板及其制造方法
CN100576550C (zh) 薄膜晶体管阵列基板及其制造方法
CN100501981C (zh) 薄膜晶体管基板的制造方法
CN100444013C (zh) 液晶显示器件及其制造方法
JP4994014B2 (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
KR100846974B1 (ko) Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
CN100378563C (zh) 用于显示器件的薄膜晶体管基板及其制造方法
CN100380220C (zh) 液晶显示器件及其制造方法
CN100428036C (zh) 液晶显示器件及其制造方法
KR20090044119A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2004199049A (ja) 液晶表示装置用アレイ基板とその製造方法
WO2012011217A1 (ja) アクティブマトリクス基板及びその製造方法、並びに液晶表示パネル
CN111223815B (zh) 薄膜晶体管阵列基板及其制作方法
JP2007114734A (ja) 液晶表示装置用アレイ基板及びその製造方法
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
US6309903B2 (en) Method for manufacturing fringe field switching mode liquid crystal display device
CN102087449A (zh) 液晶显示设备的阵列基板和制造该阵列基板的方法
CN101131965A (zh) 制造显示基底的方法
CN109801929B (zh) 一种阵列基板及其制造方法
CN110600483A (zh) 一种阵列基板及其制造方法
KR20080043969A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
CN105304639A (zh) 薄膜晶体管阵列基板的制作方法
CN100368910C (zh) 像素结构的制造方法
KR100341124B1 (ko) 고개구율 및 고투과율 액정 표시 장치의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100113

Termination date: 20171218

CF01 Termination of patent right due to non-payment of annual fee