CN100368910C - 像素结构的制造方法 - Google Patents

Abstract

一种像素结构的制造方法，包括下列步骤：首先，于基板上形成栅极，并于基板上形成栅绝缘层，且覆盖栅极。接着，于栅绝缘层上形成半导体层，且于半导体层上形成金属层。然后，于金属层上形成第一掩膜层，并以第一掩膜层为蚀刻掩膜，图案化金属层以形成源极/漏极。之后，于第一掩膜层上形成第二掩膜层，且第二掩膜层还覆盖住源极/漏极之间的区域。接着，以第一与第二掩膜层为蚀刻掩膜，图案化半导体层，且去除第一与第二掩膜层。之后，于基板上形成保护层，且于保护层上形成像素电极，其中像素电极与漏极电连接。

Description

像素结构的制造方法

技术领域

本发明是关于一种半导体元件之结构的制造方法，且特别是关于一种薄膜晶体管液晶显示器之像素结构的制造方法的发明。

背景技术

多媒体社会之急速进步，多半受惠于半导体元件或显示装置的飞跃性进步。就显示器而言，具有高画面质量、空间利用效率佳、低消耗功率、无辐射等优越特性之薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)已逐渐成为市场之主流。

薄膜晶体管液晶显示器主要由薄膜晶体管阵列基板、彩色滤光阵列基板和液晶层所构成，其中薄膜晶体管阵列基板是由多个以阵列排列之薄膜晶体管，以及与每一薄膜晶体管对应设置之一像素电极(Pixel Electrode)而构成数个像素结构。而上述之薄膜晶体管包括栅极、通道层、漏极与源极，用来作为液晶显示单元的开关元件。

图1A至图1E为一种公知的像素结构的制造方法之流程图。首先，如图1A所示，于基板100上形成栅极110。接着，于基板100上形成栅绝缘层120，且覆盖住栅极110。然后，于栅绝缘层120上形成半导体层130，此半导体层130包括通道材质层132与欧姆接触材质层134。之后，于半导体层130上形成金属层140。并且，于金属层140上形成光阻层150a。

接着，如图1B所示，以光阻层150a为蚀刻掩膜，图案化金属层140(如图1A所示)以形成源极142/漏极144。并且，图案化欧姆接触材质层134(如图1A所示)，以形成欧姆接触层134a。

然后，如图1C所示，去除光阻层150a(如图1B所示)，且于源极142/漏极144上形成另一光阻层150b，且此光阻层150b还覆盖住源极142/漏极144之间的区域。在此，因形成光阻层150b所使用的光罩是标准五道工艺光罩工艺所使用的光罩，因此所定义的出光阻层150b是通道岛状图案或通道半岛状图案，因而未完全覆盖漏极144。

之后，以光阻层150b以及底下的源极142/漏极144为蚀刻掩膜，图案化通道材质层132(如图1B所示)以形成通道层132a。其中，由于光阻层150b未覆盖住漏极144，所以在蚀刻的过程中，未被掩膜层150b覆盖之部分漏极144会受到等离子体轰击。

然后，如图1D所示，去除光阻层150b(如图1C所示)，且于基板100上形成保护层160。并且，于保护层160中形成开口162，以暴露出漏极144。

接着，如图1E所示，于保护层160上形成像素电极170，且像素电极170通过开口162(如图1D所示)而与漏极144电连接。

承上所述，由于公知的作法中，光阻层150b未覆盖住漏极144，使得在图案化通道材质层132时，会有部分漏极144受到等离子体轰击，以致于像素电极170与受到等离子体轰击的部分漏极144之间的接触阻抗值提高，因而可能会降低薄膜晶体管显示器之显示质量。

发明内容

因此，本发明的目的是提供一种像素结构的制造方法，以改善公知的作法中，漏极易受等离子体轰击而造成漏极与像素电极间之接触阻抗增加的问题。

基于上述与其它目的，本发明提出一种像素结构的制造方法，主要包括下列步骤：首先，于基板上形成栅极，并于基板上形成栅绝缘层，且覆盖此栅极。接着，于栅绝缘层上形成半导体层，且于半导体层上形成金属层。之后，于金属层上形成第一掩膜层，以第一掩膜层为蚀刻掩膜，图案化金属层以形成源极/漏极，并移除半导体层之部分厚度。然后，于第一掩膜层上形成第二掩膜层，且第二掩膜层还包括覆盖住源极/漏极之间的区域。接着，以第一与第二掩膜层为蚀刻掩膜，图案化半导体层，且去除第一与第二掩膜层。之后，于基板上形成保护层，且于保护层上形成像素电极，其中像素电极与漏极电连接。

上述之像素结构的制造方法中，第二掩膜层的形成方法例如包括在第一掩膜层上涂布第二光阻层，再进行微影工艺以图案化第二光阻层，其中图案化的第二光阻层覆盖住部分的第一掩膜层且覆盖住源极/漏极之间的区域。

本发明另提出一种像素结构的制造方法，主要包括下列步骤：首先，于基板上形成栅极，并于基板上形成栅绝缘层，且覆盖此栅极。接着，于栅绝缘层上形成半导体层，且于半导体层上形成金属层。然后，于金属层上形成第一掩膜层，以第一掩膜层为蚀刻掩膜，图案化金属层以形成源极/漏极，并移除半导体层之部分厚度。之后，去除第一掩膜层，并于源极/漏极上形成第二掩膜层，且第二掩膜层还包括覆盖住源极/漏极之间的区域。接着，以第二掩膜层为蚀刻掩膜，图案化半导体层，且去除第二掩膜层。之后，于基板上形成保护层，且于保护层上形成像素电极，其中像素电极与漏极电连接。

在上述之像素结构的制造方法中，第二掩膜层的形成方法例如包括在源极/漏极上涂布第二光阻层，进行微影工艺以图案化第二光阻层，其中图案化的第二光阻层覆盖住源极/漏极以及源极/漏极之间的区域。

在上述之两种像素结构的制造方法中，形成半导体层之方法例如包括于栅绝缘层上形成通道材质层，以及于通道材质层上形成欧姆接触材质层。

在上述之两种像素结构的制造方法中，于基板上形成保护层后，例如还包括于保护层中形成开口，以暴露出漏极，且像素电极通过开口而与漏极电连接。

在上述之两种像素结构的制造方法中，第一掩膜层的形成方法包括在金属层上涂布第一光阻层，再进行微影工艺，以图案化第一光阻层。

在上述之两种像素结构的制造方法中，图案化金属层以形成源极/漏极的方法例如为干式蚀刻法或湿式蚀刻法。此外，图案化半导体层的方法例如为干式蚀刻法。

在上述之两种像素结构的制造方法中，像素电极的形成方法例如包括在保护层上形成透明导电薄膜，再进行微影工艺，以图案化透明导电薄膜。其中，形成透明导电薄膜的方法例如为溅镀法。

在本发明之像素结构的制造方法中，在以干式蚀刻法图案化半导体层时，因同时采用第一与第二掩膜层作为蚀刻掩膜，所以漏极不会受到等离子体轰击，因此可以降低漏极与像素电极间的接触阻抗，且可提高产品合格率，进而提高薄膜晶体管液晶显示器的显示质量。此外，本发明之像素结构的制造方法中可同时去除第一与第二掩膜层，所以可简化一道掩膜层剥膜工艺，以提高产品的生产率。

另外，在本发明之另一像素结构的制造方法中，因于源极/漏极上所形成的第二掩膜层完全覆盖住源极/漏极且覆盖住源极/漏极之间的区域。所以在以干式蚀刻法图案化半导体层时，漏极不会受等离子体轰击，因此可以降低漏极与像素电极间的接触阻抗，且可提高产品合格率，进而提高薄膜晶体管液晶显示器的显示质量。

为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

具体实施方式

第一实施例

图2A至图2G是依照本发明第一实施例所述之一种像素结构的制造方法流程图。请参照图2A至图2G，本发明第一实施例之像素结构的制造方法主要包括下列步骤：首先，如图2A所示，于基板100上形成栅极110。其中，栅极110之材质例如是铬、铝、钼或是其它适用的金属材质。

接着，如图2B所示，于基板100上形成栅绝缘层120，且覆盖住栅极110。然后，于栅绝缘层120上形成半导体层130。其中，形成半导体层130的方法例如先于栅绝缘层120上形成通道材质层132，再于通道材质层132上形成欧姆接触材质层134。此外，栅绝缘层120之材质例如是氮化硅，通道材质层132之材质例如是非晶硅，而欧姆接触材质层134之材质例如是n型非晶硅。值得注意的是，在本实施例中亦可不形成欧姆接触材质层134。亦即，半导体层130可仅包含通道层材质层132。

之后，如图2C所示，于半导体层130上形成金属层140，且于金属层140上形成掩膜层250a。在本实施例中，金属层140例如形成于欧姆接触层134上，而金属层140之材质例如为铬、铝、钼或其它适用的金属材质。此外，掩膜层250a之形成方法例如为先于金属层140上涂布光阻层(图中未表示出)，再进行微影工艺，以图案化光阻层，其中涂布光阻层的方法例如为旋转涂布法。

然后，如图2D所示，以掩膜层250a为蚀刻掩膜，图案化金属层140(如图2C所示)以形成源极142/漏极144。其中，图案化金属层140的方法可为干式蚀刻法或湿式蚀刻法。更详细地说，在本实施例中，可以等离子体蚀刻金属层140的方法，来形成源极142/漏极144，或是以蚀刻液蚀刻金属层140来形成源极142/漏极144。此外，在形成源极142/漏极144后，例如还包括图案化欧姆接触材质层134(如图2C所示)，以形成欧姆接触层134a，其中图案化欧姆接触材质层134的方法例如是干式蚀刻法。

接着，如图2E所示，于掩膜层250a上形成另掩膜层250b，且掩膜层250b还覆盖住源极142/漏极144之间的区域。其中，掩膜层250b的形成方法，例如先在掩膜层250a上涂布光阻层(图中未表示出)，再进行微影工艺，以图案化光阻层。而涂布光阻层的方法例如为旋转涂布法。

之后，以掩膜层250a、250b为蚀刻掩膜，图案化半导体层，在本实施例中图案化半导体层例如是图案化通道材质层132(如图2D所示)以形成通道层132a。其中，图案化通道材质层132的方法例如为干式蚀刻法。更详细地说，在本实施例中，例如以等离子体蚀刻通道材质层132的方法，来形成通道层132a。值得注意的是，在蚀刻通道材质层132的过程中，由于漏极144上覆盖有掩膜层250a，所以在蚀刻的过程中，漏极144不会受到等离子体的轰击。

然后，如图2F所示，去除掩膜层250a、250b(如图2E所示)，且于基板100上形成保护层160。其中，于基板100上形成保护层160后，例如还包括于保护层160中形成开口162，以暴露出漏极144。

接着，如图2G所示，于保护层160上形成像素电极170，且像素电极170与漏极144电连接。在本实施例中，像素电极170例如通过开口162(如图2F所示)而与漏极144电连接。此外，像素电极170的形成方法例如为先在保护层160上形成透明导电薄膜(图中未表示出)，再进行微影工艺以及蚀刻工艺，以图案化此透明导电薄膜。其中此透明导电薄膜之材质例如为铟锡氧化物(Indium Tin Oxide，ITO)或铟锌氧化物(IndiumZinc Oxide，IZO)。此外，形成透明导电薄膜的方法例如为溅镀法。

第二实施例

图3A至图3E是依照本发明一第二实施例之像素结构的制造方法流程图。请参照图3A至图3E，本发明第二实施例提出之像素结构的制造方法主要包括下列步骤：首先，如图3A所示，利用图2A至图2C之步骤于基板100上形成栅极110。于基板100上形成栅绝缘层120。然后，于栅绝缘层120上形成半导体层130。其中，形成半导体层130的方法例如为先于栅绝缘层120上形成通道材质层132，再于通道材质层132上形成欧姆接触材质层134。之后，于半导体层130上形成金属层140，且于金属层140上形成掩膜层250a。

然后，如图3B所示，以掩膜层250a为蚀刻掩膜，图案化金属层140(如图3A所示)以形成源极142/漏极144。此外，在形成源极142/漏极144后，例如还包括图案化欧姆接触材质层(如图3A所示)134，以形成欧姆接触层134a。另外，图案化金属层140与欧姆接触材质层134的方法与前述相似，在此不再重述。

接着，如图3C所示，去除掩膜层250a(如图3B所示)，且于源极142/漏极144上形成另一掩膜层250c，且掩膜层250c还覆盖住源极142/漏极144之间的区域。其中，掩膜层250c的形成方法利用是先形成光阻层，再利用微影工艺图案化。之后，以掩膜层250c为蚀刻掩膜，图案化半导体层，在本实施例中图案化半导体层例如为图案化通道材质层132(如图3B所示)以形成通道层132a。值得注意的是，由于漏极144上覆盖有掩膜层250c，所以在蚀刻的过程中，漏极144不会受到等离子体的轰击。

然后，如图3D所示，去除掩膜层250c(如图3C所示)，且于基板100上形成保护层160。其中，于基板100上形成保护层160后，例如还包括于保护层160中形成开口162，以暴露出漏极144。

接着，如图3E所示，于保护层160上形成像素电极170，且像素电极170与漏极144电连接。在本实施例中，像素电极170例如通过开口162(如图3D所示)而与漏极144电连接。此外，像素电极170的形成方法与前述相似，在此不再重述。

综上所述，在本发明第一实施例的像素结构的制造方法中，由于在图案化源极/漏极后未将第一掩膜层去除，而是在第一掩膜层上形成第二掩膜层，并覆盖住源极/漏极之间的区域。所以，在以干式蚀刻法图案化半导体层时，可以第一与第二掩膜层作为蚀刻掩膜，使得漏极不会受到等离子体轰击。因此可以降低漏极与像素电极间的接触阻抗，且可提高产品合格率，进而提高薄膜晶体管液晶显示器的显示质量。此外，在本发明第一实施例的像素结构的制造方法中同时去除第一与第二掩膜层，所以可简化一道掩膜层剥膜工艺，以提高产品的生产率。

另外，本发明第二实施例的像素结构的制造方法中，因于源极/漏极上形成掩膜层，且此掩膜层完全覆盖住源极/漏极且覆盖住源极/漏极之间的区域。所以在以干式蚀刻法图案化半导体层时，漏极不会受等离子体轰击，因此可以降低漏极与像素电极间的接触阻抗，且可提高产品合格率，进而提高薄膜晶体管液晶显示器的显示质量。

虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何发明所属技术领域的普通专业人员，在不脱离本发明之精神和范围内，当可作些许之更动与润饰，因此本发明之保护范围当视后附之权利要求书所界定者为准。

附图说明

图1A至图1E是一种公知的像素结构的制造方法之流程图。

图2A至图2G是依照本发明第一实施例所述之一种像素结构的制造方法流程图。

图3A至图3E是依照本发明第二实施例所述之一种像素结构的制造方法流程图。

主要元件标记说明

100：基板

110：栅极

120：栅绝缘层

130：半导体层

132：通道材质层

132a：通道层

134：欧姆接触材质层

134a：欧姆接触层

140：金属层

142：源极

144：漏极

150a、150b：光阻层

160：保护层

162：开口

170：像素电极

250a、250b、250c：掩膜层

Claims (9)

1.一种像素结构的制造方法，其特征是包括：

于基板上形成栅极；

于该基板上形成栅绝缘层，且覆盖该栅极；

于该栅绝缘层上形成半导体层；

于该半导体层上形成金属层；

于该金属层上形成第一掩膜层；

以该第一掩膜层为蚀刻掩膜，图案化该金属层以形成源极/漏极，并移除该半导体层之部分厚度；

于该第一掩膜层上形成第二掩膜层，且该第二掩膜层还包括覆盖住该源极/漏极之间的区域；

以该第一与该第二掩膜层为蚀刻掩膜，图案化该半导体层；

去除该第一与该第二掩膜层；

于该基板上形成保护层；以及

于该保护层上形成像素电极，其中该像素电极与该漏极电连接。

2.根据权利要求1所述之像素结构的制造方法，其特征是形成该半导体层之方法包括：

于该栅绝缘层上形成通道材质层；以及

于该通道材质层上形成欧姆接触材质层。

3.根据权利要求1所述之像素结构的制造方法，其特征是于该基板上形成该保护层后，还包括于该保护层中形成开口，暴露出该漏极，且该像素电极通过该开口而与该漏极电连接。

4.根据权利要求1项所述之像素结构的制造方法，其特征是该第一掩膜层的形成方法包括：

在金属层上涂布第一光阻层；以及

进行微影工艺，以图案化该第一光阻层。

5.根据权利要求1所述之像素结构的制造方法，其特征是该第二掩膜层的形成方法包括：

在该第一掩膜层上涂布第二光阻层，且该第二光阻层还包括覆盖住该源极/漏极之间的区域；以及

进行微影工艺，以图案化该第二光阻层。

6.根据权利要求1所述之像素结构的制造方法，其特征是图案化该金属层以形成该源极/漏极的方法包括干式蚀刻法或湿式蚀刻法。

7.根据权利要求1所述之像素结构的制造方法，其特征是图案化该半导体层的方法包括干式蚀刻法。

8.根据权利要求1所述之像素结构的制造方法，其特征是该像素电极的形成方法包括：

在该保护层上形成透明导电薄膜；以及

进行微影工艺，以图案化该透明导电薄膜。

9.根据权利要求8所述之像素结构的制造方法，其特征是形成该透明导电薄膜的方法包括溅镀法。

Images