CN110556284B - 发光二极管的芯片的制造方法和溅射方法 - Google Patents
发光二极管的芯片的制造方法和溅射方法 Download PDFInfo
- Publication number
- CN110556284B CN110556284B CN201810563235.XA CN201810563235A CN110556284B CN 110556284 B CN110556284 B CN 110556284B CN 201810563235 A CN201810563235 A CN 201810563235A CN 110556284 B CN110556284 B CN 110556284B
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- space
- type
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004544 sputter deposition Methods 0.000 title claims abstract description 147
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims description 78
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 249
- 239000000758 substrate Substances 0.000 claims abstract description 97
- 229910052751 metal Inorganic materials 0.000 claims abstract description 85
- 239000002184 metal Substances 0.000 claims abstract description 85
- 239000000463 material Substances 0.000 claims abstract description 22
- 238000001259 photo etching Methods 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims description 30
- 230000007480 spreading Effects 0.000 claims description 29
- 239000012778 molding material Substances 0.000 claims description 25
- 230000002265 prevention Effects 0.000 claims description 20
- 238000010030 laminating Methods 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 33
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 33
- 230000008569 process Effects 0.000 description 30
- 239000010931 gold Substances 0.000 description 25
- 239000010936 titanium Substances 0.000 description 22
- 238000000206 photolithography Methods 0.000 description 18
- 238000001459 lithography Methods 0.000 description 17
- 239000011651 chromium Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 14
- 229910052737 gold Inorganic materials 0.000 description 14
- 229910052709 silver Inorganic materials 0.000 description 14
- 239000004332 silver Substances 0.000 description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 229910052759 nickel Inorganic materials 0.000 description 11
- 229910052697 platinum Inorganic materials 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- 238000005286 illumination Methods 0.000 description 9
- 229910052804 chromium Inorganic materials 0.000 description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- 230000002411 adverse Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- ORUIBWPALBXDOA-UHFFFAOYSA-L magnesium fluoride Chemical compound [F-].[F-].[Mg+2] ORUIBWPALBXDOA-UHFFFAOYSA-L 0.000 description 4
- 229910001635 magnesium fluoride Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000001844 chromium Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physical Vapour Deposition (AREA)
Abstract
本发明公开了一发光二极管的芯片的制造方法和溅射方法,其中所述溅射方法包括如下步骤:光刻层叠于一底材的一光刻胶层,以使所述光刻胶层形成至少一溅射空间和环绕在所述溅射空间的四周的一防翘空间,其中所述防翘空间连通所述溅射空间;在溅射一成型材料于所述光刻胶层的所述溅射空间而形成结合于所述底材的一金属层时,所述防翘空间阻止所述成型材料进入于其内;以及去除所述光刻胶层,以完成在所述底材的表面溅射所述金属层的所述溅射方法。
Description
技术领域
本发明涉及一LED芯片的制造方法,特别涉及一发光二极管的芯片的制造方法和溅射方法。
背景技术
由于发光二极管(Light-Emitting Diode,LED)具有低耗能、小尺寸以及高可靠性等优点,近年来,发光二极管在日常照明、车辆照明、指示以及显示等领域都得到了大规模的应用,其中芯片在受到工作电压的作用时能够产生光线,这使得芯片成为发光二极管的重要组成部分,因此,如何制作高质量的芯片对于保证发光二极管的使用效果和可靠性来说是特别重要的。在发光二极管的芯片的制作过程中涉及到溅射工艺,例如对于倒装芯片来说,需要通过溅射工艺在芯片的P型层上形成用于反射有源层产生的光线的银镜。具体地说,附图1A至图3B示出了现有的应用于倒装芯片的溅射工艺的具体步骤:首先,在该倒装芯片的P型层10P上形成一负性光刻胶层20P;其次,对该负性光刻胶层20P进行光刻,以使该负性光刻胶层20P形成至少一裸露区域21P和在该裸露区域21P的边缘形成一倒角22P,其中该P型层10P的对应于该负性光刻胶层20P的该裸露区域21P的部分是被暴露的;接着,利用Metal Sputter机台在该负性光刻胶层20P的该裸露区域21P内执行溅射成膜工艺以形成结合于该P型层10P的一银镜30P,在这个过程中,金属的粒子具有很高的能量,并且在金属成膜的过程中金属的粒子是各向同性的,因此,金属的粒子很容易在该负性光刻胶层20P的该倒角22P内堆积,如图1A和图1B所示;在溅射工艺完成且进行撕金去胶后很容易出现如附图2A至图3B示出的金属翘起40P,即,该银镜30P的边缘会出现金属翘起40P而影响该银镜30P的边缘的完整性,其中附图2A是该银镜30P和该P型层10P的显微镜照明,附图2B是图2A的线条图,附图3A是该银镜30P和该P型层20P的SEM照片,图3B是图3A的线条图。一旦该银镜30P的边缘出现金属翘起40P,则会导致后续的其他材料对该银镜30P包覆不严和其他材料对该芯片包覆不严的不良现象出现,进而导致漏电等可靠性的问题,并严重地影响该芯片的品质和降低该发光二极管的产品良率。
发明内容
本发明的一个目的在于提供一发光二极管的芯片的制造方法和溅射方法,其中通过所述溅射方法制造的芯片具有更高的可靠性。
本发明的一个目的在于提供一发光二极管的芯片的制造方法和溅射方法,其中通过所述溅射方法形成的层叠于一底层的一金属层具有完整的边缘。
本发明的一个目的在于提供一发光二极管的芯片的制造方法和溅射方法,其中在所述溅射方法中,光刻层叠于一底材的一光刻胶层,以使所述光刻胶层形成至少一溅射空间和环绕在所述溅射空间的四周的一防翘空间,当溅射一成型材料于所述溅射空间而在所述底材形成所述金属层时,所述防翘空间能够阻止所述成型材料进入于其内,从而在撕金去胶后能够保证所述金属层具有完整的边缘。
本发明的一个目的在于提供一发光二极管的芯片的制造方法和溅射方法,其中所述防翘空间自所述溅射空间向所述光刻胶层的边缘方向延伸,这样,在溅射所述成型材料于所述溅射空间而在所述底材形成所述金属层时,所述防翘空间能够阻止所述成型材料进入于其内,从而在撕金去胶后能够保证所述金属层具有完整的边缘。
本发明的一个目的在于提供一发光二极管的芯片的制造方法和溅射方法,其中通过所述芯片的制造方法制造的所述芯片的金属反射层具有完整的边缘,通过这样的方式,在后续的工艺中能够使所述金属反射层被包覆的更严密,以保证所述芯片的可靠性。
本发明的一个目的在于提供一发光二极管的芯片的制造方法和溅射方法,其中通过所述芯片的制造方法制造的所述芯片的所述金属反射层具有完整的边缘,通过这样的方式,在后续的工艺中能够使所述芯片被包覆的更严密,以避免所述发光二极管出现漏电等不良现象。
本发明的一个目的在于提供一发光二极管的芯片的制造方法和溅射方法,其中在制造所述芯片的过程中,能够消除所述金属反射层的边缘的金属翘起,以使得所述金属反射层具有完整的边缘。
本发明的一个目的在于提供一发光二极管的芯片的制造方法和溅射方法,其中通过降低所述金属反射层的边缘的厚度尺寸的方式能够消除所述金属反射层的边缘出现的金属翘起的不良现象,从而保证所述金属反射层具有完整的边缘。
本发明的一个目的在于提供一发光二极管的芯片的制造方法和溅射方法,其中在所述芯片的制造方法中,光刻层叠于一外延单元的一P型层的一光刻胶层,以使所述光刻胶层形成至少一溅射空间和环绕在所述溅射空间的四周的一防翘空间,当溅射一成型材料于所述溅射空间而在所述外延单元的所述P型层形成所述金属反射层时,所述防翘空间能够阻止所述成型材料进入于其内,从而在去胶后能够保证所述金属反射层具有完整的边缘。
本发明的一个目的在于提供一发光二极管的芯片的制造方法和溅射方法,其中所述防翘空间自所述溅射空间向所述光刻胶层的边缘方向延伸,这样,在溅射所述成型材料于所述溅射空间而在所述外延单元的所述P型层形成所述金属反射层时,所述防翘空间能够阻止所述成型材料进入于其内,从而在去胶后能够保证所述金属反射层具有完整的边缘。
依本发明的一个方面,本发明提供一溅射方法,其中所述溅射方法包括如下步骤:
(a)光刻层叠于一底材的一光刻胶层,以使所述光刻胶层形成至少一溅射空间和环绕在所述溅射空间的四周的一防翘空间,其中所述防翘空间连通所述溅射空间;
(b)在溅射一成型材料于所述光刻胶层的所述溅射空间而形成结合于所述底材的一金属层时,所述防翘空间阻止所述成型材料进入于其内;以及
(c)去除所述光刻胶层,以完成在所述底材的表面溅射所述金属层的所述溅射方法。
根据本发明的一个实施例,在所述步骤(a)之前,进一步包括步骤:
(d)层叠所述光刻胶层于所述底材的表面,从而在所述步骤(a)中光刻层叠于所述底材的表面的所述光刻胶层。
根据本发明的一个实施例,在所述步骤(d)中,进一步包括步骤:
(d.1)施凃一光刻胶于所述底材的表面;和
(d.2)固化所述光刻胶以藉由所述光刻胶形成层叠于所述底材的表面的所述光刻胶层。
根据本发明的一个实施例,在所述步骤(d.2)中,软烤被施涂有所述光刻胶的所述底材,以使所述光刻胶固化而藉由所述光刻胶形成层叠于所述底材的表面的所述光刻胶层。
根据本发明的一个实施例,在上述方法中,软烤被施涂有所述光刻胶的所述底材的软烤温度为60℃-140℃,软烤时间为80s-160s。
根据本发明的一个实施例,所述光刻胶层的厚度尺寸为2μm-7μm。
根据本发明的一个实施例,在所述步骤(a)中,曝光所述光刻胶层的一预设位置的整体厚度以藉由所述光刻胶层形成层叠于所述底材的一层主体,和曝光所述光刻胶层的另一预设位置的上部厚度以藉由所述光刻胶层形成自所述层主体的内边缘向内延伸的一延伸臂,其中所述延伸臂与所述底材的表面具有缝隙,该缝隙形成所述防翘空间。
根据本发明的一个实施例,在上述方法中,所述延伸臂具有一第一内表面和一第二内表面,所述第一内表面自所述光刻胶层的表面向所述底材的表面方向延伸,所述第二内表面自所述第一内表面向所述光刻胶层的边缘方向延伸,其中设所述第一内表面的延伸方向与所述底材的轴向方向形成的夹角参数为α,其中参数α的取值范围为:0°≤α≤30°。
根据本发明的一个实施例,在上述方法中,设所述防翘空间的延伸距离尺寸参数为L,其中参数L的取值范围为:L≥3μm。
根据本发明的一个实施例,在上述方法中,设所述防翘空间的高度尺寸参数为H,其中参数H的取值范围为:0.1μm≤H≤0.5μm。
依本发明的另一个方面,本发明进一步提供一发光二极管的芯片的制造方法,其中所述芯片的制造方法包括如下步骤:
(A)光刻层叠于一外延单元的一P型层的外侧面的一光刻胶层,以使所述光刻胶层形成至少一溅射空间和环绕在所述溅射空间的四周的一防翘空间,其中所述防翘空间连通所述溅射空间;
(B)在溅射一成型材料于所述光刻胶层的所述溅射空间而形成结合于所述外延单元的所述P型层的所述外侧面的一金属反射层时,所述防翘空间阻止所述成型材料进入于其内;以及
(C)在去除所述光刻胶层后,电连接一P型电极于所述外延单元的所述P型层,和电连接一N型电极于所述外延单元的一N型层,以制得所述芯片。
根据本发明的一个实施例,在所述步骤(A)之前,进一步包括步骤:
(D)层叠所述光刻胶层于所述外延单元的所述P型层的所述外侧面,从而在所述步骤(A)中光刻层叠于所述外延单元的所述P型层的所述外侧面的所述光刻胶层。
根据本发明的一个实施例,在所述步骤(D)中,进一步包括步骤:
(D.1)施凃一光刻胶于所述外延单元的所述P型层的所述外侧面;和
(D.2)固化所述光刻胶以藉由所述光刻胶形成层叠于所述外延单元的所述P型层的所述外侧面的所述光刻胶层。
根据本发明的一个实施例,在所述步骤(D.2)中,软烤被施凃有所述光刻胶的所述外延单元,以使所述光刻胶固化而藉由所述光刻胶形成层叠于所述外延单元的所述P型层的所述外侧面的所述光刻胶层。
根据本发明的一个实施例,软烤被施涂有所述光刻胶的所述外延单元的软烤温度为60℃-140℃,软烤时间为80s-160s。
根据本发明的一个实施例,所述光刻胶层的厚度尺寸为2μm-7μm。
根据本发明的一个实施例,在所述步骤(A)中,曝光所述光刻胶层的一预设位置的整体厚度以藉由所述光刻胶层形成层叠于所述外延单元的所述P型层的所述外侧面的一层主体,和曝光所述光刻胶层的另一预设位置的上部厚度以藉由所述光刻胶层形成自所述层主体的内边缘向内延伸的一延伸臂,其中所述延伸臂与所述外延单元的所述P型层的所述外侧面具有缝隙,该缝隙形成所述防翘空间。
根据本发明的一个实施例,在上述方法中,所述延伸臂具有一第一内表面和一第二内表面,所述第一内表面自所述光刻胶层的表面向所述外延单元的所述P型层的所述外侧面方向延伸,所述第二内表面自所述第一内表面向所述光刻胶层的边缘方向延伸,其中设所述第一内表面的延伸方向与所述底材的轴向方向形成的夹角参数为α,其中参数α的取值范围为:0°≤α≤30°。
根据本发明的一个实施例,在上述方法中,设所述防翘空间的延伸距离尺寸参数为L,其中参数L的取值范围为:L≥3μm。
根据本发明的一个实施例,在所述步骤(C)之前,进一步包括步骤:在去除所述光刻胶层后,形成一防扩散层于所述外延单元的所述P型层的所述外侧面,其中所述防扩散层包覆所述金属反射层,并且所述防扩散层被电连接于所述P型层,从而在所述步骤(C)中,所述P型电极以所述P型电极被电连接于所述防扩散层的方式被电连接于所述P型层。
根据本发明的一个实施例,在所述步骤(C)之前,进一步包括步骤:形成一N电流扩展层于所述N型层,其中所述N电流扩展层被电连接于所述N型层,从而在所述步骤(c)中,所述N型电极以所述N型电极被电连接于所述N电流扩展层的方式被电连接于所述N型层。
根据本发明的一个实施例,在上述方法中,以所述分布式布拉格反射单元一体地结合于所述P型层、所述防扩散层和所述N电流扩展层的方式使所述分布式布拉格反射单元覆盖所述P型层的所述外侧面的未被所述反射层覆盖的区域,其中所述分布式布拉格反射单元具有对应于所述N电流扩展层的至少一N型层通道和对应于所述防扩散层的至少一P型层通道,所述N型电极经由所述N型层通道被电连接于所述N电流扩展层,所述P型电极经由所述P型层通道被电连接于所述防扩散层。
根据本发明的一个实施例,在上述方法中,形成所述N型电极于所述分布式布拉格反射单元,以使所述N型电极经由所述N型层通道延伸至所述N电流扩展层,形成所述P型电极于所述分布式布拉格反射单元,以使所述P型电极经由所述P型层通道延伸至所述防扩散层。
根据本发明的一个实施例,在上述方法中,其中设所述防翘空间的高度尺寸参数为H,其中参数H的取值范围为:0.1μm≤H≤0.5μm。
附图说明
图1A和图1B是现有技术的一溅射方法的溅射过程的示意图,其示意了在一底材上溅射一银镜的过程中,形成所述银镜的金属材料堆积在层叠于所述底材的一负性光刻胶层的一倒角内的状态。
图2A和图2B是现有技术的所述溅射方法完成后示意图,其示意了所述银镜的边缘产生金属翘起的状态。
图3A和图3B是现有技术的所述溅射方法完成后的示意图,其示意了所述银镜的边缘产生金属翘起的状态。
图4A和图4B是依本发明的一较佳实施例的一溅射方法的原理示意图。
图5A是依本发明的上述较佳实施例的所述溅射方法的溅射过程的照片示意图。
图5B是依本发明的上述较佳实施例的所述溅射方法的溅射过程的线条示意图。
图6A是依本发明的上述较佳实施例的所述溅射方法完成后的显微镜照片示意图。
图6B是依本发明的上述较佳实施例的所述溅射方法完成后的线条示意图。
图7A是依本发明的上述较佳实施例的所述溅射方法完成后的SEM照片示意图。
图7B是依本发明的上述较佳实施例的所述溅射方法完成后的线条示意图。
图8是依本发明的一较佳实施例的一芯片的制造过程之一的示意图。
图9是依本发明的上述较佳实施例的所述芯片的制造过程之二的示意图。
图10是依本发明的上述较佳实施例的所述芯片的制造过程之三的示意图。
图11是依本发明的上述较佳实施例的所述芯片的制造过程之四的示意图。
图12是依本发明的上述较佳实施例的所述芯片的制造过程之五的示意图。
图13是依本发明的上述较佳实施例的所述芯片的制造过程之六的示意图。
图14是依本发明的上述较佳实施例的所述芯片的制造过程之七的示意图。
图15是依本发明的上述较佳实施例的所述芯片的制造过程之八的示意图。
图16是依本发明的上述较佳实施例的所述芯片的制造过程之九的示意图。
具体实施方式
以下描述用于揭露本发明以使本领域技术人员能够实现本发明。以下描述中的优选实施例只作为举例,本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本发明的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本发明的精神和范围的其他技术方案。
本领域技术人员应理解的是,在本发明的揭露中,术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系,其仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此上述术语不能理解为对本发明的限制。
可以理解的是,术语“一”应理解为“至少一”或“一个或多个”,即在一个实施例中,一个元件的数量可以为一个,而在另外的实施例中,该元件的数量可以为多个,术语“一”不能理解为对数量的限制。
参考附图4A至图7B,依本发明的一较佳实施例的一溅射方法在接下来的描述中被揭露和被阐述,其中所述溅射方法用于在一底材100上形成至少一金属层200,并保证所述金属层200具有完整的边缘。
参考附图4A,在所述溅射方法中,首先在所述底材100的表面层叠一光刻胶层300,然后利用一光刻机对所述光刻胶层300进行光刻,以藉由所述光刻胶层300形成光刻图案于所述底材100的表面。
值得一提的是,层叠所述光刻胶层300于所述底材100的表面的方式在本发明的所述溅射方法中不受限制,例如可以通过将一光刻胶施凃于所述底材100的表面且固化所述光刻胶的方式形成所述光刻胶层300于所述底材100的表面,此时,所述光刻胶层300能够层叠于所述底材100的表面。本领域技术人员应当理解的是,在通过将所述光刻胶施凃于所述底材100的表面后,还可以对被施涂有所述光刻胶的所述底材100进行软烤工艺,以使被施凃于所述底材100的表面的所述光刻胶固化而形成层叠于所述底材100的表面的所述光刻胶层300。在对被施涂有所述光刻胶的所述底材100进行软烤工艺时需要根据所述底材100和所述光刻胶的性能控制软烤的温度和时间。例如,在本发明的所述溅射方法的一个较佳的示例中,在对被施涂有所述光刻胶的所述底材100进行软烤工艺时软烤的温度为60℃-140℃(包括60℃和140℃),软烤时间为80s-160s(包括80s和160s)。优选地,被施凃于所述底材100的表面的所述光刻胶为负性光刻胶,从而使得层叠于所述底材100的表面的所述光刻胶层300为负性光刻胶层。
参考附图4B至图5B,通过所述光刻机对所述光刻胶层300进行光刻,以使所述光刻胶层300形成至少一溅射空间310和环绕在所述溅射空间310的四周的一防翘空间320,其中所述防翘空间320连通所述溅射空间310。在后续,当在所述溅射空间310溅射一成型材料而在所述底材100的表面结合所述金属层200时,所述防翘空间320能够阻止所述成型材料进入于其内,从而在去除所述光刻胶层300而完成在所述底材100上溅射所述金属层200的所述溅射方法后,所述金属层200具有完整的边缘。可以理解的是,所述光刻胶层300在被光刻后形成的所述溅射空间310和所述防翘空间320为藉由所述光刻胶层300形成于所述底材100的表面的所述光刻图案。在本发明的所述溅射方法中,可以理解Metal Sputter机台来执行溅射工艺,以溅射所述成型材料于所述光刻胶层300形成的所述溅射空间310。
具体地说,在利用所述光刻机对所述光刻胶层300进行光刻时,需要通过控制所述光刻机的光源条件的方式使所述光刻胶层300形成所述溅射空间310和所述防翘空间320。优选地,参考附图4B至图5B,所述防翘空间320连通所述溅射空间310的底部,并且所述防翘空间320自所述溅射空间310向所述光刻胶层300的边缘方向延伸,从而使所述防翘空间320的高度尺寸较小,这样,当在所述溅射空间310内溅射所述成型材料时,所述防翘空间320的较小的高度尺寸的形貌会阻止所述成型材料进入到所述防翘空间320的内部,从而在去除所述光刻胶层300之后能够消除金属翘起,进而保证所述金属层200具有完整的边缘。优选地,设所述防翘空间320的延伸距离尺寸参数为L,其中参数L的取值范围为:L≥3μm。更优选地,参数L为6μm。
更具体地说,在利用所述光刻机对所述光刻胶层300进行光刻而形成所述溅射空间310和所述防翘空间320的同时,所述光刻胶层300进一步形成至少一层主体301和至少一延伸臂302,其中所述层主体301层叠于所述底材100的表面,所述延伸臂302以所述延伸臂302和所述底材100的表面具有缝隙的方式自所述层主体301的内边缘向内延伸,以使所述延伸臂302形成所述溅射空间310,和在所述延伸臂302、所述层主体301以及所述底材100之间形成所述防翘空间320。也就是说,形成在所述延伸臂302和所述底材100的表面之间的缝隙进一步形成所述防翘空间320,从而形成在所述延伸臂302和所述底材100的表面之间的缝隙的高度尺寸为所述防翘空间320的高度尺寸。设所述防翘空间320的高度空间的尺寸参数为H,其中参数H的取值范围为:0.1μm≤H≤0.5μm。更优选地,参数H为0.2μm。
所述延伸臂302具有一第一内表面3021和一第二内表面3022,其中所述延伸臂302的所述第一内表面3021自所述光刻胶层300的表面向所述底材100的表面方向延伸,所述第二内表面3022自所述第一内表面3021向所述层主体301的方向延伸,从而所述延伸臂302的所述第一内表面3021界定所述溅射空间310,和所述延伸臂302的所述第二内表面3022、所述层主体301和所述底材100的表面界定所述防翘空间320。优选地,设所述延伸臂302的所述第一内表面3021的延伸方向和所述底材100的轴向方向之间形成的夹角的参数为α,其中参数α的取值范围为:0°≤α≤30°。优选地,参数α的角度为20°。也就是说,所述延伸臂302的所述第一内表面3021可以自所述所述光刻胶层300的表面向所述底材100方向垂直地延伸,或者所述延伸臂302的所述第一内表面3021可以自所述光刻胶层300的表面向所述底材100方向倾斜地延伸。优选地,所述延伸臂302的所述第一内表面3021可以自所述光刻胶层300的表面向所述底材100方向倾斜地延伸,从而使得所述所述光刻胶层300形成的所述溅射空间310的开口尺寸小于内部尺寸,参考附图4B至图5B,这样,能够使在后续形成的所述金属层200的边缘更薄,以有利于保证所述金属层200具有完整的边缘。值得一提的是,本发明的所述溅射方法所涉及的所述底材100的轴向方向是指垂直于所述底材100的表面的方向。
在本发明的所述溅射方法的一个具体的示例中,所述层主体301和所述延伸臂302可以同时地形成。而在本发明的所述溅射方法的另一个具体的示例中,所述层主体301和所述延伸臂302可以分别形成,例如可以先形成所述层主体301,然后再形成所述延伸臂302,或者可以先形成所述延伸臂302,然后再形成所述层主体301。
具体地说,在本发明的所述溅射方法一个具体的示例中,所述光刻机的光源产生的光线(黄光)具有至少一第一光线部分和至少一第二光线部分,其中所述光刻机的光源同时产生所述第一光线部分和环绕在所述第一光线部分四周的所述第二光线部分,所述第一光线部分的光照强度大于所述第二光线部分的光照强度,并且所述第一光线部分的光照强度和所述第二光线部分的光照强度均受限于所述光刻胶层300的厚度。在本发明的所述溅射方法中,在曝光时间一定的条件下,所述第一光线部分的光照强度被限定在允许所述第一光线部分穿透所述光刻胶层300以对所述光刻胶层300的一个预设位置的整体厚度进行曝光,从而使得所述光刻胶层300在该预设位置形成所述层主体301,相应地,所述第二光线部分的光照强度被限定在仅允许所述第二光线部分穿入所述光刻胶层300以仅对所述光刻胶层300的另一预设位置的上部分厚度进行曝光,从而使得所述光刻胶层300在该预设位置形成延伸自所述层主体301的内边缘的所述延伸臂302。本领域技术人员应当理解的是,当所述光刻机的光源产生的所述第一光线部分和所述第二光线部分同时照射到所述光刻胶层300的不同位置以对所述光刻胶层300的不同位置进行曝光光刻时,所述光刻胶层300的被所述第一光线部分曝光的位置形成所述层主体301,所述光刻胶层300的被所述第二光线部分曝光的位置形成所述延伸臂302,所述光刻胶层300的没有被曝光的位置形成所述溅射空间310和环绕在所述溅射空间310的四周且自所述溅射空间310向所述光刻胶层300的边缘方向延伸的所述防翘空间320。
在本发明的所述溅射方法的一个更为具体的示例中,参考附图5A至图7B,层叠于所述底材100的表面的所述光刻胶层300的厚度尺寸为:2μm-7μm(包括2μm和7μm)。优选地,层叠于所述底材100的表面的所述光刻胶层300的厚度尺寸为4.5μm。当在所述底材100上层叠所述光刻胶层300之后需要进行软烤工艺,其中软烤温度为:60℃-140℃(包括60℃和140℃),软烤时间为:80s-160s(包括80s和160s)。优选地,在所述底材100上层叠所述光刻胶层300之后进行软烤工艺时软烤温度为100℃,软烤时间为120s。所述光刻机在对所述光刻胶层300进行光刻时使用的曝光能量为:60mJ-140mJ(包括60mJ和140mJ),曝光后烘烤温度为:75℃-135℃,曝光后烘烤时间为:70s-150s,显影时间为:70s-150s。优选地,所述光刻机在对所述光刻胶层300进行光刻时使用的曝光能量为100mJ,曝光后烘烤温度为105℃,曝光后烘烤时间为110s,显影时间为110s。
因此,依本发明的一个方面,本发明提供所述溅射方法,以用于在所述底材100的表面溅射所述金属层200,并且保证所述金属层200具有完整的边缘,其中所述溅射方法包括如下步骤:
(a)光刻层叠于所述底材100的所述光刻胶层300,以使所述光刻胶层300形成至少一个所述溅射空间310和环绕在所述溅射空间310的四周的所述防翘空间320,其中所述防翘空间320连通所述溅射空间310;
(b)在溅射所述成型材料于所述光刻胶层300的所述溅射空间310而形成结合于所述底材100的所述金属层200时,所述防翘空间320阻止所述成型材料进入于其内;以及
(c)去除所述光刻胶层300,以完成在所述底材100的表面溅射所述金属层200的所述溅射方法。
因为在溅射所述成型材料于所述光刻胶层300的所述溅射空间310而形成结合于所述底材100的所述金属层200时,所述防翘空间320的形貌能够阻止所述成型材料进入到所述防翘空间320的内部,从而在去除所述光刻胶层300时,所述光刻胶层300不会对所述金属层200的表面造成任何不良的影响,以消除所述金属层200的边缘的金属翘起,从而保证所述金属层200具有完整的边缘,通过这样的方式,在后续的工艺中能够保证所述金属层200被包覆的更严密。
优选地,在所述步骤(a)之前,所述溅射方法进一步包括步骤:
(d)层叠所述光刻胶层300于所述底材100的表面,从而在所述步骤(a)中光刻层叠于所述底材100的表面的所述光刻胶层300。
具体地说,在所述步骤(d)中,进一步包括步骤:
(d.1)施凃所述光刻胶于所述底材100的表面;和
(d.2)固化所述光刻胶以藉由所述光刻胶形成层叠于所述底材100的表面的所述光刻胶层300。
更具体地说,在所述步骤(d.2)中,软烤被施涂有所述光刻胶的所述底材100,以使所述光刻胶固化而藉由所述光刻胶形成层叠于所述底材100的表面的所述光刻胶层300。优选地,软烤被施涂有所述光刻胶的所述底材100的软烤温度为60℃-140℃,软烤时间为80s-160s。
进一步地,在所述步骤(a)中,曝光所述光刻胶层300的一个预设位置的整体厚度以藉由所述光刻胶层300在该预设位置形成层叠于所述底材100的所述层主体301,和曝光所述光刻胶层300的另一个预设位置的上部厚度以藉由所述光刻胶层300在该预设位置形成自所述层主体301的内边缘向内延伸的所述延伸臂302,其中所述延伸臂302与所述底材100的表面具有缝隙,该缝隙形成所述防翘空间310。
参考本发明的说明书附图之附图8至图16,依本发明的一较佳实施例的一发光二极管的芯片以及所述芯片的制造方法在接下来的描述中被揭露和被阐述。
参考附图8,在制造所述芯片的过程中,首先提供一外延单元10,其中所述外延单元10包括一衬底11、一N型层(N型导电层)12、一有源层13以及一P型层(P型导电层)14,其中所述衬底11、所述N型层12、所述有源层13以及所述P型层14被依次层叠地设置,以使所述N型层12被保持在所述衬底11和所述有源层13之间,所述有源层13被保持在所述N型层12和所述P型层14之间。也就是说,所述有源层13隔离所述N型层12和所述P型层14之间,其中当所述N型层12和所述P型层14被施加工作电压时,所述有源层13能够产生光线,并且所述有源层13产生的光线能够经由所述衬底11向外界辐射。
优选地,所述外延单元10的所述衬底11为透明衬底,以允许所述有源层13产生的光线能够经由所述衬底11向外界辐射。例如,所述衬底11可以是但不限于蓝宝石衬底。优选地,所述外延单元10的所述N型层12可以是但不限于N型氮化镓层,所述外延单元10的所述P型层14可以是但不限于P型氮化镓层。
所述外延单元10具有至少一N型层裸露部15,其中所述N型层裸露部15自所述P型层14的外侧面141经由所述有源层13延伸至所述N型层12,以使所述N型层12的至少一部分区域被暴露。也就是说,所述N型层12和所述P型层14在所述外延单元10的同一侧均具有暴露面,以供在后续能够分别被连接于所述芯片的一N型电极60和一P型电极70。
优选地,所述N型层12形成所述N型层裸露部15的一部分,即,所述N型层12在对应于所述N型层裸露部15的区域的厚度尺寸小于所述N型层12在对应于所述有源层13的区域的厚度尺寸。也就是说,所述N型层裸露部15自所述P型层14的所述外侧面141经由所述有源层13延伸至所述N型层12的中部。
参考附图9和图10,层叠一光刻胶层300于所述外延单元10的所述P型层14的所述外侧面141,然后利用一光刻机对所述光刻胶层300进行光刻,以藉由所述光刻胶层300形成光刻图案于所述外延单元10的所述P型层14的所述外侧面141。
值得一提的是,层叠所述光刻胶层300于所述外延单元10的所述P型层14的所述外侧面141的方式在本发明的所述芯片的制造方法中不受限制,例如可以通过将一光刻胶施凃于所述外延单元10的所述P型层14的所述外侧面141且固化所述光刻胶的方式形成所述光刻胶层300于所述外延单元10的所述P型层14的所述外侧面141,此时,所述光刻胶层300能够层叠于所述外延单元10的所述P型层14。本领域技术人员应当理解的是,在将所述光刻胶施凃于所述外延单元10的所述P型层14的所述外侧面141后,还可以对被施涂有所述光刻胶的所述外延单元10进行软烤工艺,以使被施凃于所述外延单元10的所述P型层14的所述外侧面141的所述光刻胶固化而形成层叠于所述外延单元10的所述P型层14的所述外侧面141的所述光刻胶层300。
还值得一提的是,在对被施涂有所述光刻胶的所述外延单元10进行软烤工艺时需要根据所述外延单元10和所述光刻胶的性能控制软烤的温度和时间。例如,在本发明的所述芯片的制造方法的一个较佳的示例中,在对被施涂有所述光刻胶的所述外延单元10进行软烤工艺时软烤的温度为60℃-140℃(包括60℃和140℃),软烤时间为80s-160s(包括80s和160s)。优选地,被施凃于所述外延单元10的所述P型层14的所述外侧面141的所述光刻胶为负性光刻胶,从而使得层叠于所述外延单元10的所述P型层14的所述外侧面141的所述光刻胶层300为负性光刻胶层。
优选地,层叠于所述外延单元10的所述P型层14的所述光刻胶层300的厚度尺寸为:2μm-7μm(包括2μm和7μm)。优选地,层叠于所述外延单元10的所述P型层14的所述光刻胶层300的厚度尺寸为4.5μm。
参考附图10,通过所述光刻胶对所述光刻胶层300进行光刻,以使所述光刻胶层300形成至少一溅射空间310和环绕在所述溅射空间310的四周的一防翘空间320,其中所述防翘空间320连通所述溅射空间310。在附图11中,当在所述溅射空间310溅射一成型材料而在所述外延单元10的所述P型层14的所述外侧面141结合一金属反射层20时,所述防翘空间320的形貌能够阻止所述成型材料进入所述防翘空间320的内部,从而在附图12中,在去除所述光刻胶层300时,所述光刻胶层300不会带动以结合的方式层叠于所述外延单元10的所述P型层14的所述外侧面141的所述金属反射层20,通过这样的方式,能够保证所述金属反射层20具有完整的边缘。优选地,所述防翘空间320自所述溅射空间310向所述光刻胶层300的边缘方向延伸,并且设所述防翘空间320的延伸距离尺寸参数为L,其中参数L的取值范围为:L≥3μm。优选地,参数L为6μm。
具体地说,在利用所述光刻机对所述光刻胶层300进行光刻时,需要通过控制所述光刻机的光源条件的方式使所述光刻胶层300形成所述溅射空间310和所述防翘空间320。优选地,参考附图10,所述防翘空间320连通所述溅射空间310的底部,并且所述防翘空间320自所述溅射空间310向所述光刻胶层300的边缘方向延伸,从而使所述防翘空间320的高度尺寸较小,这样,当在所述溅射空间310内溅射所述成型材料时,所述防翘空间320的较小的高度尺寸的形貌会阻止所述成型材料进入所述防翘空间320的内部,从而在去除所述光刻胶层300之后能够消除金属翘起,进而保证所述金属反射层200具有完整的边缘。
更具体地说,在利用所述光刻机对所述光刻胶层300进行光刻而形成所述溅射空间310和所述防翘空间320后,所述光刻胶层300形成至少一层主体301和至少一延伸臂302,其中所述层主体301层叠于所述外延单元10的所述P型层14,所述延伸臂302以所述延伸臂302和所述外延单元10的所述P型层14的所述外侧面141具有缝隙的方式自所述层主体301的内边缘向内延伸,以使所述延伸臂302形成所述溅射空间310,和在所述延伸臂302、所述层主体301以及所述外延单元10的所述P型层14之间形成所述防翘空间320。也就是说,形成在所述延伸臂302和所述外延单元10的所述P型层14的所述外侧面141之间的缝隙进一步形成所述防翘空间320,从而形成在所述延伸臂302和所述外延单元10的所述P型层14的所述外侧面141之间的缝隙的高度尺寸为所述防翘空间320的高度尺寸。设所述防翘空间320的高度空间的尺寸参数为H,其中参数H的取值范围为:0.1μm≤H≤0.5μm。更优选地,参考H为0.2μm。
所述延伸臂302具有一第一内表面3021和一第二内表面3022,其中所述延伸臂302的所述第一内表面3021自所述光刻胶层300的表面向所述外延单元10的所述P型层14的所述外侧面141的方向延伸,所述第二内表面3022自所述第一内表面3021向所述层主体301的方向延伸,从而所述延伸臂302的所述第一内表面3021界定所述溅射空间310,和所述延伸臂302的所述第二内表面3022、所述层主体301和所述外延单元10的所述P型层14的所述外侧面141界定所述防翘空间320。优选地,设所述延伸臂302的所述第一内表面3021的延伸方向和所述外延单元10的轴向方向之间形成的夹角的参数为α,其中参数α的取值范围为:0°≤α≤30°。优选地,参数α的角度为20°。也就是说,所述延伸臂302的所述第一内表面3021可以自所述光刻胶层300的表面向所述外延单元10的所述P型层14的所述外侧面141的方向垂直地延伸,或者所述延伸臂302的所述第一内表面3021可以自所述光刻胶层300的表面向所述外延单元10的所述P型层14的所述外侧面141的方向倾斜地延伸。优选地,所述延伸臂302的所述第一内表面3021可以自所述光刻胶层300向所述外延单元10的所述P型层14的所述外侧面141的方向倾斜地延伸,从而使得所述光刻胶层300形成的所述溅射空间310的开口尺寸小于内部尺寸,这样,能够使在后续形成的所述金属反射层20的边缘更薄,以有利于保证所述金属反射层20具有完整的边缘。值得一提的是,本发明的所述芯片的制造方法所涉及的所述外延单元10的轴向方向是指垂直于所述外延单元10的所述P型层14的所述外侧面141的方向。
在本发明的所述芯片的制造方法一个具体的示例中,所述层主体301和所述延伸臂302可以同时地形成。而在本发明的所述芯片的制造方法的另一个具体的示例中,所述层主体301和所述延伸臂302可以分别形成,例如可以先形成所述层主体301,然后再形成所述延伸臂302,或者可先形成所述延伸臂302,然后再形成所述层主体301。
具体地说,在本发明的所述芯片的制造方法的一个具体的示例中,所述光刻机产生的光线(黄光)具有至少一第一光线部分和至少一第二光线部分,其中所述光刻机的光源同时产生所述第一光线部分和环绕在所述第一光线部分的四周的所述第二光线部分,所述第一光线部分的光照强度大于所述第二光线部分的光照强度,并且所述第一光线部分的光照强度和所述第二光线部分的光照强度均受限于所述光刻胶层300的厚度。在本发明的所述芯片的制造方法中,在曝光时间一定的条件下,所述第一光线部分的光照强度被限定在允许所述第一光线部分穿透所述光刻胶层300的一个预设位置,以对所述光刻胶层300的该预设位置的整体厚度进行曝光,从而使得所述光刻胶层300在该预设位置形成层叠于所述外延单元10的所述P型层14的所述层主体301,相应地,所述第二光线部分的光照强度被限定在仅允许所述第二光线部分穿入所述光刻胶层300的另一个预设位置,以仅对所述光刻胶层300的该预设位置的上部厚度进行曝光,从而使得所述光刻胶层300在该预设位置形成延伸自所述层主体301的内表面的所述延伸臂302。本领域技术人员应当理解的是,当所述光刻机的光源产生的所述第一光线部分和所述第二光线部分同时照射到所述光刻胶层300的不同位置以对所述光刻胶层300的不同位置进行曝光光刻时,所述光刻胶层300的被所述第一光线部分曝光的位置形成所述层主体301,所述光刻胶层300的被所述第二光线部分曝光的位置形成所述延伸臂302,所述光刻胶层300的没有被曝光的位置形成所述溅射空间310和环绕在所述溅射空间310的四周且自所述溅射空间310向所述光刻胶层300的边缘方向延伸的所述防翘空间320。
优选地,所述光刻机在对所述光刻胶层300进行光刻时使用的曝光能量为为:60mJ-140mJ(包括60mJ和140mJ),曝光后烘烤温度为:75℃-135℃,曝光后烘烤时间为:70s-150s,显影时间为:70s-150s。优选地,所述光刻机在对所述光刻胶层300进行光刻时使用的曝光能量为100mJ,曝光后烘烤温度为105℃,曝光后烘烤时间为110s,显影时间为110s。
参考附图12,当在所述光刻胶层300的所述溅射空间310内溅射结合于所述外延单元10的所述P型层14的所述外侧面141的所述金属反射层20之后,去除所述光刻胶层300,以得到所述芯片的半成品。在本发明的所述芯片的制造方法中,因为在溅射所述成型材料于所述光刻胶层300的所述溅射空间310而形成以结合的方式层叠于所述外延单元10的所述P型层14的所述外侧面141的所述金属反射层20时,所述防翘空间320的形貌能够阻止所述成型材料进入到所述防翘空间320的内部,从而在溅射工艺完成后的去除所述光刻胶层300的阶段,所述光刻胶层300不会带动所述金属反射层20的边缘,从而有利于保证所述金属反射层20具有完整的边缘。
优选地,所述金属反射层20是银反射层,以提高所述金属反射层20的反射率,从而保证所述发光二极管的亮度。更优选地,所述金属反射层20采用银(Ag)和钛钨(TiW)的层叠结构,其中银(Ag)的厚度尺寸为100埃-5000埃(包括100埃和5000埃),钛钨(TiW)的厚度尺寸为200埃-5000埃(包括200埃和5000埃)。
参考附图13,在所述外延单元10的所述P型层14的所述外侧面141形成至少一防扩散层30,所述防扩散层30被电连接于所述P型层14,其中所述防扩散层30包覆所述金属反射层20。在本发明的所述芯片的制造方法中,因为所述芯片的制造方法能够保证所述金属反射层20具有完整的边缘,从而在附图13示出的阶段,能够保证所述防扩散层30完全包覆所述金属反射层20,通过这样的方式,能够避免所述芯片在后续出现漏电等不良现象,以保证所述芯片的可靠性。
也就是说,所述防扩散层30的尺寸大于所述金属反射层20的尺寸,从而使得所述防扩散层30完全包覆所述金属反射层20,以藉由所述防扩散层30阻止所述金属反射层20的任何一部分区域暴露,从而防止所述金属反射层20出现迁移的不良现象。
优选地,所述防扩散层30是层叠结构,其中形成所述防扩散层30的材料选自:钛钨(TiW)、钛(Ti)、铂(Pt)、铝(Al)、镍(Ni)、金(Au)组成的材料组。具体地说,所述防扩散层30的材料可以选择钛钨(TiW)、钛(Ti)、铂(Pt)、铝(Al)、镍(Ni)、金(Au)中的一种材料,也可以选择钛钨(TiW)、钛(Ti)、铂(Pt)、铝(Al)、镍(Ni)、金(Au)中的两种以上的材料。
参考附图14,在所述外延单元10的所述N型层12形成被保持在所述N型层裸露部15的内部的至少一N电流扩展层40。也就是说,所述N电流扩展层40在所述N型层裸露部15的内部自所述N型层12向所述P型层14方向延伸,并且所述N电流扩展层40电连接于所述N型层12。优选地,所述N电流扩展层40的所述外侧面141低于所述P型层14的所述外侧面141。更优选地,所述N电流扩展层40的所述外侧面41低于所述有源层13和所述P型层14的接触面。值得一提的是,所述N电流扩展层40的材质在本发明的所述芯片中不受限制,例如所述N电流扩展层40可以是但不限于N电流扩展金属层。
优选地,所述N电流扩展层40的结构为铬(Cr)、铝(Al)、钛(Ti)铂(Pt)金(Au)、镍(Ni)电极结构。也就是说,形成所述N电流扩展层40的材料选自:铬(Cr)、铝(Al)、钛(Ti)铂(Pt)金(Au)、镍(Ni)组成的材料组。具体地说,所述N电流扩展层40的材料可以选择铬(Cr)、铝(Al)、钛(Ti)铂(Pt)金(Au)、镍(Ni)中的一种材料,也可以选择铬(Cr)、铝(Al)、钛(Ti)铂(Pt)金(Au)、镍(Ni)中的两种以上的材料。
参考附图15,形成一体地结合于所述外延单元10的所述N型层12、所述有源层13、所述P型层14、所述防扩散层30和所述N电流扩展层40的一分布式布拉格反射单元50,其中所述分布式布拉格反射单元50能够填充满所述N型层裸露部15。
值得一提的是,因为形成在所述P型层14的所述外侧面141的所述金属反射层20无法覆盖所述P型层14的所述外侧面141的整个区域,这使得所述P型层14的所述外侧面141的至少一部分是不能够反射所述有源层13产生的光线的。在本发明的所述芯片中,所述P型层14的没有被所述金属反射层20覆盖的区域能够进一步被所述分布式布拉格反射单元50覆盖,以增加所述金属反射层20形成的反射面和所述分布式布拉格反射单元50形成的反射面的面积,这种方式能够提升所述芯片的反射率,这对于大幅度地提升所述发光二极管的整体亮度是非常重要的。
所述分布式布拉格反射单元50具有至少一N型层通道51和至少一P型层通道52,其中所述N型层通道51对应于所述N电流扩展层40的至少一部分区域,所述P型层通道52对应于所述防扩散层30的至少一部分区域。在后续,形成在所述分布式布拉格反射单元50的外侧面53的所述N型电极60能够经由所述分布式布拉格反射单元50的所述N型层通道51被电连接于所述N电流扩展层40,相应地,形成在所述分布式布拉格反射单元50的所述外侧面53的所述P型电极70能够经由所述分布式布拉格反射单元50的所述P型层通道52被电连接于所述防扩散层30。
优选地,所述分布式布拉格反射单元50使用氧化硅、氧化钛、氟化镁、氧化铪、氧化铝、氮化铝的层叠结构,以提高所述分布式布拉格反射单元50的反射率,从而有利于提高所述发光二极管的整体亮度。具体地说,所述分布式布拉格反射单元50由至少两种折射率的膜层堆叠形成。所述分布式布拉格反射单元50的膜层的材料选自:氧化硅、氧化钛、氟化镁、氧化铪、氧化铝、氮化铝组成的材料组。具体地说,所述分布式布拉格反射单元50可以由氧化硅、氧化钛、氟化镁、氧化铪、氧化铝、氮化铝中的一个材料形成,也可以由氧化硅、氧化钛、氟化镁、氧化铪、氧化铝、氮化铝中的两个以上的材料形成,其根据需要被选择。另外,针对不同的波长可以设计出不同的反射层对,优选地,所述分布式布拉格反射单元50的反射层对在20对-50对(包括20对和50对)之间。
参考附图16,在所述分布式布拉格反射单元50的所述外侧面53的不同区域分别形成所述N型电极60和所述P型电极70,其中所述N型电极60经由所述分布式布拉格反射单元50的所述N型层通道51延伸至和被电连接于所述N电流扩展层40,相应地,所述P型电极70经由所述分布式布拉格反射单元50的所述P型层通道52延伸至和被电连接于所述防扩散层30。
优选地,所述N型电极60和所述P型电极70的结构为铬(Cr)、铝(Al)、钛(Ti)、铂(Pt)、金(Au)、镍(Ni)、金锡(AuSn)电极结构。也就是说,所述N型电极60和所述P型电极70的电极结构的材料选自:铬(Cr)、铝(Al)、钛(Ti)、铂(Pt)、金(Au)、锡(Sn)、镍(Ni)、金锡(AuSn)组成的材料组。具体地说,所述N型电极60和所述P型电极70的电极结构的材料可以选择铬(Cr)、铝(Al)、钛(Ti)、铂(Pt)、金(Au)、锡(Sn)、镍(Ni)、金锡(AuSn)中的一种材料,也可以选择铬(Cr)、铝(Al)、钛(Ti)、铂(Pt)、金(Au)、锡(Sn)、镍(Ni)、金锡(AuSn)中的两种以上的材料。所述N型电极60的厚度尺寸和所述P型电极70的厚度尺寸范围为0μm-7μm(包括7μm)。
依本发明的另一个方面,本发明进一步提供一发光二极管的芯片的制造方法,其中所述芯片的制造方法包括如下步骤:
(A)光刻层叠于所述外延单元10的所述P型层14的所述外侧面141的所述光刻胶层300,以使所述光刻胶层300形成至少一个所述溅射空间310和环绕在所述溅射空间310的四周的所述防翘空间320,其中所述防翘空间320连通所述溅射空间310;
(B)在溅射所述成型材料于所述光刻胶层300的所述溅射空间310而形成结合于所述外延单元10的所述P型层14的所述外侧面141的所述金属反射层20时,所述防翘空间320阻止所述成型材料进入于其内;以及
(C)在去除所述光刻胶层300后,电连接所述P型电极70于所述外延单元10的所述P型层14,和电连接所述N型电极60于所述外延单元10的所述N型层12,以制得所述芯片。
本领域的技术人员可以理解的是,以上实施例仅为举例,其中不同实施例的特征可以相互组合,以得到根据本发明揭露的内容很容易想到但是在附图中没有明确指出的实施方式。
本领域的技术人员应理解,上述描述及附图中所示的本发明的实施例只作为举例而并不限制本发明。本发明的目的已经完整并有效地实现。本发明的功能及结构原理已在实施例中展示和说明,在没有背离所述原理下,本发明的实施方式可以有任何变形或修改。
Claims (14)
1.一溅射方法,其特征在于,所述溅射方法包括如下步骤:
(a)光刻层叠于一底材的一光刻胶层,以使所述光刻胶层形成至少一溅射空间和环绕在所述溅射空间的四周的一防翘空间,其中所述防翘空间连通所述溅射空间;所述防翘空间自所述溅射空间向所述光刻胶层的边缘方向延伸;
(b)在溅射一成型材料于所述光刻胶层的所述溅射空间而形成结合于所述底材的一金属层时,所述防翘空间阻止所述成型材料进入于其内;以及
(c)去除所述光刻胶层,以完成在所述底材的表面溅射所述金属层的所述溅射方法;
在所述步骤(a)之前,包括步骤:(d)层叠所述光刻胶层于所述底材的表面,从而在所述步骤(a)中光刻层叠于所述底材的表面的所述光刻胶层,其具体包括:
(d.1)施凃一光刻胶于所述底材的表面;和
(d.2)固化所述光刻胶以藉由所述光刻胶形成层叠于所述底材的表面的所述光刻胶层;软烤被施涂有所述光刻胶的所述底材,以使所述光刻胶固化而藉由所述光刻胶形成层叠于所述底材的表面的所述光刻胶层;
在所述步骤(a)中,曝光所述光刻胶层的一预设位置的整体厚度以藉由所述光刻胶层形成层叠于所述底材的一层主体,和曝光所述光刻胶层的另一预设位置的上部厚度以藉由所述光刻胶层形成自所述层主体的内边缘向内延伸的一延伸臂,其中所述延伸臂与所述底材的表面具有缝隙,该缝隙形成所述防翘空间;
所述延伸臂具有一第一内表面和一第二内表面,所述第一内表面自所述光刻胶层的表面向所述底材的表面方向延伸,所述第二内表面自所述第一内表面向所述光刻胶层的边缘方向延伸,其中设所述第一内表面的延伸方向与所述底材的轴向方向形成的夹角参数为α,其中参数α的取值范围为:0°<α≤30°。
2.根据权利要求1所述的溅射方法,其中在上述方法中,软烤被施涂有所述光刻胶的所述底材的软烤温度为60℃-140℃,软烤时间为80s-160s。
3.根据权利要求1至2中任一所述的溅射方法,其中所述光刻胶层的厚度尺寸为2μm-7μm。
4.根据权利要求1所述的溅射方法,其中在上述方法中,设所述防翘空间的延伸距离尺寸参数为L,其中参数L的取值范围为:L≥3μm。
5.根据权利要求1至2中任一所述的溅射方法,其中设所述防翘空间的高度尺寸参数为H,其中参数H的取值范围为:0.1μm≤H≤0.5μm。
6.一发光二极管的芯片的制造方法,其特征在于,所述芯片的制造方法包括如下步骤:
(A)光刻层叠于一外延单元的一P型层的外侧面的一光刻胶层,以使所述光刻胶层形成至少一溅射空间和环绕在所述溅射空间的四周的一防翘空间,其中所述防翘空间连通所述溅射空间;所述防翘空间自所述溅射空间向所述光刻胶层的边缘方向延伸;
(B)在溅射一成型材料于所述光刻胶层的所述溅射空间而形成结合于所述外延单元的所述P型层的所述外侧面的一金属反射层时,所述防翘空间阻止所述成型材料进入于其内;以及
(C)在去除所述光刻胶层后,电连接一P型电极于所述外延单元的所述P型层,和电连接一N型电极于所述外延单元的一N型层,以制得所述芯片;
其中在所述步骤(A)之前,进一步包括步骤:(D)层叠所述光刻胶层于所述外延单元的所述P型层的所述外侧面,从而在所述步骤(A)中光刻层叠于所述外延单元的所述P型层的所述外侧面的所述光刻胶层,其进一步包括:
(D.1)施凃一光刻胶于所述外延单元的所述P型层的所述外侧面;和
(D.2)固化所述光刻胶以藉由所述光刻胶形成层叠于所述外延单元的所述P型层的所述外侧面的所述光刻胶层,其中,软烤被施凃有所述光刻胶的所述外延单元,以使所述光刻胶固化而藉由所述光刻胶形成层叠于所述外延单元的所述P型层的所述外侧面的所述光刻胶层;
其中在所述步骤(A)中,曝光所述光刻胶层的一预设位置的整体厚度以藉由所述光刻胶层形成层叠于所述外延单元的所述P型层的所述外侧面的一层主体,和曝光所述光刻胶层的另一预设位置的上部厚度以藉由所述光刻胶层形成自所述层主体的内边缘向内延伸的一延伸臂,其中所述延伸臂与所述外延单元的所述P型层的所述外侧面具有缝隙,该缝隙形成所述防翘空间;
所述延伸臂具有一第一内表面和一第二内表面,所述第一内表面自所述光刻胶层的表面向所述外延单元的所述P型层的所述外侧面方向延伸,所述第二内表面自所述第一内表面向所述光刻胶层的边缘方向延伸,其中设所述第一内表面的延伸方向与底材的轴向方向形成的夹角参数为α,其中参数α的取值范围为:0°≤α≤30°。
7.根据权利要求6所述的芯片的制造方法,其中在上述方法中,软烤被施涂有所述光刻胶的所述外延单元的软烤温度为60℃-140℃,软烤时间为80s-160s。
8.根据权利要求6至7中任一所述的芯片的制造方法,其中所述光刻胶层的厚度尺寸为2μm-7μm。
9.根据权利要求8所述的芯片的制造方法,其中在上述方法中,设所述防翘空间的延伸距离尺寸参数为L,其中参数L的取值范围为:L≥3μm。
10.根据权利要求6至7中任一所述的芯片的制造方法,其中在所述步骤(C)之前,进一步包括步骤:在去除所述光刻胶层后,形成一防扩散层于所述外延单元的所述P型层的所述外侧面,其中所述防扩散层包覆所述金属反射层,并且所述防扩散层被电连接于所述P型层,从而在所述步骤(C)中,所述P型电极以所述P型电极被电连接于所述防扩散层的方式被电连接于所述P型层。
11.根据权利要求10所述的芯片的制造方法,其中在所述步骤(C)之前,进一步包括步骤:形成一N电流扩展层于所述N型层,其中所述N电流扩展层被电连接于所述N型层,从而在所述步骤(C )中,所述N型电极以所述N型电极被电连接于所述N电流扩展层的方式被电连接于所述N型层。
12.根据权利要求11所述的芯片的制造方法,其中在上述方法中,以分布式布拉格反射单元一体地结合于所述P型层、所述防扩散层和所述N电流扩展层的方式使所述分布式布拉格反射单元覆盖所述P型层的所述外侧面的未被所述反射层覆盖的区域,其中所述分布式布拉格反射单元具有对应于所述N电流扩展层的至少一N型层通道和对应于所述防扩散层的至少一P型层通道,所述N型电极经由所述N型层通道被电连接于所述N电流扩展层,所述P型电极经由所述P型层通道被电连接于所述防扩散层。
13.根据权利要求12所述的芯片的制造方法,其中在上述方法中,形成所述N型电极于所述分布式布拉格反射单元,以使所述N型电极经由所述N型层通道延伸至所述N电流扩展层,形成所述P型电极于所述分布式布拉格反射单元,以使所述P型电极经由所述P型层通道延伸至所述防扩散层。
14.根据权利要求6至7中任一所述的芯片的制造方法,其中在上述方法中,其中设所述防翘空间的高度尺寸参数为H,其中参数H的取值范围为:0.1μm≤H ≤0.5μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810563235.XA CN110556284B (zh) | 2018-06-04 | 2018-06-04 | 发光二极管的芯片的制造方法和溅射方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810563235.XA CN110556284B (zh) | 2018-06-04 | 2018-06-04 | 发光二极管的芯片的制造方法和溅射方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110556284A CN110556284A (zh) | 2019-12-10 |
CN110556284B true CN110556284B (zh) | 2022-08-19 |
Family
ID=68735940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810563235.XA Active CN110556284B (zh) | 2018-06-04 | 2018-06-04 | 发光二极管的芯片的制造方法和溅射方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110556284B (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01161773A (ja) * | 1987-12-18 | 1989-06-26 | Agency Of Ind Science & Technol | 化合物半導体装置の製造方法 |
JP2000311577A (ja) * | 1999-04-27 | 2000-11-07 | Canon Inc | 冷陰極電子源および画像形成装置 |
KR100922802B1 (ko) * | 2006-12-29 | 2009-10-21 | 엘지디스플레이 주식회사 | Tft 어레이 기판 및 그 제조방법 |
JP4488039B2 (ja) * | 2007-07-25 | 2010-06-23 | ソニー株式会社 | 薄膜半導体装置の製造方法 |
CN101231948A (zh) * | 2008-03-31 | 2008-07-30 | 天津工业大学 | 一种进行电极剥离的方法 |
US8552455B2 (en) * | 2009-09-07 | 2013-10-08 | Seoul Opto Device Co., Ltd. | Semiconductor light-emitting diode and a production method therefor |
CN104103733B (zh) * | 2014-06-18 | 2018-06-05 | 华灿光电(苏州)有限公司 | 一种倒装发光二极管芯片及其制造方法 |
CN107331601A (zh) * | 2017-06-29 | 2017-11-07 | 苏州苏纳光电有限公司 | 两次曝光的光刻胶沉积和金属剥离方法 |
-
2018
- 2018-06-04 CN CN201810563235.XA patent/CN110556284B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110556284A (zh) | 2019-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7221591B2 (ja) | 発光素子 | |
TWI765231B (zh) | 發光二極體及其製作方法、發光裝置 | |
KR101188634B1 (ko) | 발광 다이오드 구조체 및 그 제조 방법 | |
TWI244221B (en) | Micro-reflector containing flip-chip light emitting device | |
JP6299336B2 (ja) | 発光素子及びそれを用いた発光装置 | |
CN100347866C (zh) | 包括阻挡层/子层的发光二极管及其制造方法 | |
US20070004066A1 (en) | Method for manufacturing a light emitting device and a light emitting device manufactured therefrom | |
JP2004179347A (ja) | 半導体発光素子 | |
US20130168721A1 (en) | Light emitting device | |
US11640957B2 (en) | Light emitting module | |
CN110556284B (zh) | 发光二极管的芯片的制造方法和溅射方法 | |
US10396248B2 (en) | Semiconductor light emitting diode | |
CN117012871A (zh) | 一种微透镜结构MicroLED及其制备方法 | |
WO2019205328A1 (zh) | 发光二极管的倒装芯片及其制造方法和发光方法 | |
TWI492416B (zh) | 發光二極體晶片及其製作方法 | |
JP5427271B2 (ja) | レゾネータ発光ダイオードの製造方法 | |
CN113555482A (zh) | 发光元件及其制造方法 | |
JP7212754B2 (ja) | 発光ダイオード構造 | |
TWI827407B (zh) | 發光元件及包含其之發光裝置 | |
KR20210158820A (ko) | 발광 소자 | |
KR20200099122A (ko) | 광전소자 | |
TW202209702A (zh) | 三合一RGB mini-LED製程方法 | |
TW201145577A (en) | Light-emitting diode unit and method for making it |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |