KR101461123B1 - 표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조방법 - Google Patents

표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조방법 Download PDF

Info

Publication number
KR101461123B1
KR101461123B1 KR1020080042683A KR20080042683A KR101461123B1 KR 101461123 B1 KR101461123 B1 KR 101461123B1 KR 1020080042683 A KR1020080042683 A KR 1020080042683A KR 20080042683 A KR20080042683 A KR 20080042683A KR 101461123 B1 KR101461123 B1 KR 101461123B1
Authority
KR
South Korea
Prior art keywords
pattern
resist film
resist
forming
electrode
Prior art date
Application number
KR1020080042683A
Other languages
English (en)
Other versions
KR20090116885A (ko
Inventor
홍필순
박정인
이희국
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080042683A priority Critical patent/KR101461123B1/ko
Priority to US12/421,555 priority patent/US8557620B2/en
Publication of KR20090116885A publication Critical patent/KR20090116885A/ko
Application granted granted Critical
Publication of KR101461123B1 publication Critical patent/KR101461123B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법에서, 베이스 기판 상에 서로 교차하는 게이트 라인 및 데이터 라인과, 게이트 라인 및 데이터 라인과 연결된 스위칭 소자를 형성한다. 스위칭 소자가 형성된 베이스 기판 상에 패시베이션층, 제1 레지스트막 및 제2 레지스트막을 순차적으로 형성한 후, 제1 레지스트막 및 제2 레지스트막을 각각 패터닝하여, 레지스트 패턴 및 레지스트 패턴의 측벽보다 돌출된 측벽을 갖는 식각 방지 패턴을 형성한다. 식각 방지 패턴 및 레지스트 패턴을 통해 노출된 패시베이션층을 제거하여 스위칭 소자의 드레인 전극 상에 콘택홀을 형성하고, 콘택홀을 통해 스위칭 소자와 전기적으로 연결된 화소 전극을 형성한다. 식각 방지 패턴 및 레지스트 패턴 사이에 용이하게 언더 컷을 형성할 수 있어서, 리프트 오프 공정의 공정 마진 및 신뢰성을 향상시킬 수 있다.
3마스크, 리프트 오프, 현상, 레지스트, 감광성, 비감광성, 화소 전극

Description

표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법{METHOD OF MANUFACTURING DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING DISPLAY APPARATUS HAVING THE SAME}
본 발명은 표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법에 관한 것으로, 더욱 상세하게는 액정표시장치용 표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법에 관한 것이다.
일반적으로, 액정표시패널은 각 화소 영역을 구동하기 위한 스위칭 소자들이 형성된 표시 기판과, 상기 표시 기판과 대향하는 대향 기판과, 상기 표시 기판 및 상기 대향 기판 사이에 개재되어 형성된 액정층을 포함한다. 상기 액정표시패널은 상기 액정층에 전압을 인가하여 광의 투과율을 제어하는 방식으로 화상을 표시한다.
한편, 표시 기판을 제조를 위한 5매 공정은 마스크를 이용하는 단계에 따라 게이트 패턴을 형성하는 단계, 반도체층 및 오믹 콘택층이 적층된 반도체 패턴을 형성하는 단계, 소스 패턴을 형성하는 단계, 콘택부를 형성하는 단계 및 화소 전극을 형성하는 단계로 구분할 수 있다. 표시 기판을 제조하는 공정에서 이용되는 마 스크를 제작하기 위해서는 고가의 비용이 필요하므로, 표시 기판을 제조하는 공정에서 이용되는 마스크의 매수를 감소시키기 위한 4매, 3매 공정들이 개발되고 있다.
총 3매의 마스크를 이용하여 표시 기판을 제조하는 방법은 상기 5매 공정에서 반도체 패턴을 형성하는 단계 및 소스 패턴을 형성하는 단계를 하나의 마스크를 이용하여 패터닝하고, 콘택부를 형성하는 단계 및 화소 전극을 형성하는 단계를 하나의 마스크를 이용하여 패터닝함으로써 2매의 마스크를 감소시킬 수 있다.
3매 공정 중에서, 포토레지스트 패턴의 리프트 오프를 이용하는 경우, 포지티브형 포토레지스트 패턴과 패시베이션층 사이의 언더 컷 형성을 위해 상기 패시베이션층의 과도한 식각으로 인해 금속층의 손상 정도가 크다. 이러한 문제를 해결하기 위해 제조 공정 조건을 변경하거나, 네거티브형 포토레지스트를 이용하거나, 콘택부분을 구조적으로 변경하는 등의 다양한 방법들이 제안되고 있으나 상기 포토레지스트 패턴의 리프트 오프 공정에는 공정 마진이 거의 없는 실정이다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 리프트 오프 공정의 신뢰성 및 공정 마진을 향상시킨 표시 기판의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 포함하는 표시 장치의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 기판의 제조 방법에서, 베이스 기판 상에 서로 교차하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 상기 데이터 라인과 연결된 스위칭 소자를 형성하고, 상기 스위칭 소자가 형성된 베이스 기판 상에 패시베이션층, 제1 레지스트막 및 제2 레지스트막을 순차적으로 형성한다. 상기 제1 레지스트막 및 상기 제2 레지스트막을 각각 패터닝하여, 레지스트 패턴 및 상기 레지스트 패턴의 측벽보다 돌출된 측벽을 갖는 식각 방지 패턴을 형성하고, 상기 식각 방지 패턴 및 상기 레지스트 패턴을 통해 노출된 상기 패시베이션층을 제거하여 상기 스위칭 소자의 드레인 전극 상에 콘택홀을 형성하며, 상기 콘택홀을 통해 상기 스위칭 소자와 전기적으로 연결된 화소 전극을 형성한다.
상기 제1 레지스트막은 비감광성 레지스트 조성물로 형성되고, 상기 제2 레지스트막은 감광성 레지스트 조성물로 형성될 수 있다.
상기 감광성 레지스트 조성물은 상기 비감광성 레지스트 조성물의 알칼리 가용성 중합체를 용해시키지 않는 유기 용매를 포함하는 것이 바람직하다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 장치의 제조 방법에서, 제1 베이스 기판 상에 서로 교차하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 상기 데이터 라인과 연결된 스위칭 소자를 형성하고, 상기 스위칭 소자가 형성된 제1 베이스 기판 상에 패시베이션층, 제1 레지스트막 및 제2 레지스트막을 순차적으로 형성한다. 상기 제1 레지스트막 및 상기 제2 레지스트막을 각각 패터닝하여, 레지스트 패턴 및 상기 레지스트 패턴의 측벽보다 돌출된 측벽을 갖는 식각 방지 패턴을 형성하고, 상기 식각 방지 패턴 및 상기 레지스트 패턴을 통해 노출된 상기 패시베이션층을 제거하여 상기 스위칭 소자의 드레인 전극 상에 콘택홀을 형성하며, 상기 콘택홀을 통해 상기 스위칭 소자와 전기적으로 연결된 화소 전극을 형성한다. 이어서, 상기 화소 전극이 형성된 제1 베이스 기판과 대향하는 제2 베이스 기판 상에 공통 전극층을 형성한다.
이와 같은 표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조 방법에 따르면, 패시베이션층의 과도한 식각 없이도 식각 방지 패턴과 레지스트 패턴 사이에 용이하게 언더 컷을 형성할 수 있다. 또한, 상기 식각 방지 패턴과 상기 레지스트 패턴 사이의 언더 컷의 길이를 제어할 수 있다. 이에 따라, 상기 패시베이션층의 하부에 형성된 금속층의 손상을 최소화하면서 투명 전극층을 패터닝할 수 있어, 투명 전극층의 패터닝 공정의 신뢰성 및 공정 마진을 향상시키고, 나아가 표시 기판의 제조 공정의 신뢰성을 향상시킬 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 제1, 제2 등의 용 어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
첨부된 도면에 있어서, 기판, 층(막) 또는 패턴들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 패턴 또는 구조물들이 기판, 각 층(막) 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 패턴 또는 구조물들이 직 접 기판, 각 층(막) 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표시 패널의 평면도이다.
도 2는 도 1의 I-I’라인을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명에 따른 표시 패널(500)은 표시 기판(100), 대향 기판(300) 및 액정층(400)을 포함한다. 상기 대향 기판(300)은 상기 표시 기판(100)과 마주하고, 상기 액정층(400)은 상기 표시 기판(100)과 상기 대향 기판(300) 사이에 개재되어 형성된다.
상기 표시 기판(100)은 게이트 배선(GL), 게이트 패드(GP), 데이터 배선(DL), 데이터 패드(DP), 스토리지 배선(125), 스위칭 소자(TFT) 및 화소 전극(PE)을 포함한다. 상기 표시 기판(100)은 제1 베이스 기판(110) 상에 형성된 게이트 절연층(130) 및 패시베이션층(160)을 더 포함할 수 있다.
상기 제1 베이스 기판(110)은 광이 투과될 수 있는 투명한 물질로 형성된다. 예를 들어, 상기 제1 베이스 기판(110)은 유리로 형성될 수 있다.
상기 게이트 배선(GL)은 상기 표시 기판(100)의 제1 방향(D1)을 따라 연장되고 상기 제1 방향(D1)과 다른 제2 방향(D2)으로 복수개가 배열된다. 상기 제1 방향(D1)과 상기 제2 방향(D2)은 예를 들어, 서로 수직할 수 있다.
상기 게이트 패드(GP)는 상기 게이트 배선(GL)의 일단부에 형성되고, 상기 게이트 배선(GL)과 연결된 게이트 패드 전극(121)과, 상기 게이트 패드 전극(121)과 전기적으로 연결된 제1 투명 전극(192)을 포함한다.
상기 데이터 배선(DL)은 상기 제2 방향(D2)을 따라 연장되고 상기 제1 방향(D1)으로 복수개가 배열된다.
상기 데이터 패드(DP)는 상기 데이터 배선(DL)의 일단부에 형성되고, 상기 데이터 배선(DL)과 연결된 데이터 패드 전극(157)과, 상기 데이터 패드 전극(157)과 전기적으로 연결된 제2 투명 전극(194)을 포함한다.
상기 스토리지 배선(125)은 상기 화소 전극(PE)이 형성된 화소 전극 영역(PA)에 상기 게이트 배선(GL)과 인접하게 배치되어 형성된다. 상기 스토리지 배선(125)은 상기 화소 전극(PE)과 중첩되어 하나의 스토리지 커패시터(Cst)를 구성한다.
상기 스위칭 소자(TFT)는 게이트 전극(123), 액티브 패턴(AP, 도면 2 참조), 소스 전극(153) 및 드레인 전극(155)을 포함한다. 상기 게이트 전극(123)은 상기 게이트 라인(GL)과 연결된다. 상기 소스 전극(153)은 상기 데이터 라인(DL)과 연결된다. 상기 드레인 전극(155)은 상기 소스 전극(153)과 이격된다. 상기 소스 전극(153)과 상기 드레인 전극(155)이 이격된 영역이 상기 스위칭 소자(TFT)의 상기 액티브 패턴(AP)을 노출시키는 채널부(CH)로 정의된다. 상기 스위칭 소자(TFT)는 상기 드레인 전극(155)의 콘택부(CA)에서 상기 화소 전극(PE)과 상기 드레인 전극(155)이 접촉함으로써 상기 화소 전극(PE)과 전기적으로 연결될 수 있다.
상기 게이트 절연층(130)은 상기 게이트 라인(GL), 상기 게이트 패드 전극(121), 상기 게이트 전극(123) 및 상기 스토리지 배선(125)이 형성된 제1 베이스 기판(110) 상에 형성된다. 상기 게이트 절연층(130)은 예를 들어, 질화 실리콘 또는 산화 실리콘 등으로 형성될 수 있다. 상기 게이트 절연층(130)은 상기 게이트 패드 전극(121)을 노출시키는 홀을 포함한다.
상기 액티브 패턴(AP)은 상기 게이트 전극(123) 상에 형성되고, 상기 게이트 전극(123)과 중첩되며, 상기 소스 전극(153) 및 상기 드레인 전극(155)의 하부에 형성된다. 상기 액티브 패턴(AP)은 반도체층(142) 및 오믹 콘택층(144)을 포함한다. 일례로, 상기 반도체층(142)은 비정질 실리콘(amorphous silicon, a-Si)으로 형성되고, 상기 오믹 콘택층(144)은 n형 불순물이 고농도로 도핑된 비정질 실리콘(n+ a-Si)으로 형성될 수 있다.
상기 패시베이션층(160)은 상기 데이터 라인(DL), 상기 데이터 패드 전극(157), 상기 소스 전극(153) 및 상기 드레인 전극(155)이 형성된 제1 베이스 기판(110) 상에 형성된다. 상기 패시베이션층(160)은 예를 들어, 질화 실리콘 또는 산화 실리콘 등으로 형성될 수 있다. 상기 패시베이션층(160)은 상기 드레인 전극(155)의 콘택부(CA), 상기 게이트 절연층(130)의 상기 홀과 함께 상기 게이트 패드 전극(121)의 일부 및 상기 데이터 패드 전극(157)의 일부를 노출시키는 홀들을 포함한다.
상기 게이트 패드(GP)의 상기 제1 투명 전극(192)은 노출된 상기 게이트 패드 전극(121)과 접촉하여 상기 게이트 라인(GL)과 전기적으로 연결된다. 상기 데이 터 패드(DP)의 상기 제2 투명 전극(194)은 노출된 상기 데이터 패드 전극(157)과 접촉하여 상기 데이터 라인(DL)과 전기적으로 연결된다.
상기 스토리지 배선(125) 및 상기 화소 전극(PE) 사이에 개재된 상기 게이트 절연층(130) 및 상기 패시베이션층(160)이 유전체로 정의되고, 상기 스토리지 배선(125) 및 상기 화소 전극(PE)이 서로 이격된 전극들 사이에 전압을 충전할 수 있다.
상기 대향 기판(300)은 제2 베이스 기판(310) 상에 형성된 블랙 매트릭스 패턴(BM), 컬러필터(320), 오버 코팅층(330) 및 공통 전극층(340)을 포함한다.
상기 블랙 매트릭스 패턴(BM)은 상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 스위칭 소자(TFT)와 대응하여 형성된다. 상기 블랙 매트릭스 패턴(BM)은 상기 표시 기판(100) 및 상기 액정층(200)을 통과하여 상기 대향 기판(300)에 도달하는 광을 차단할 수 있다. 상기 블랙 매트릭스 패턴(BM)은 유기 물질을 인쇄하여 형성하거나, 금속층을 사진 식각 공정을 통해 패터닝하여 형성할 수 있다.
상기 컬러필터(320)는 상기 블랙 매트릭스 패턴(BM)이 개구시키는 제2 베이스 기판(310) 상에 형성된다. 상기 컬러필터(320)는 상기 제1 베이스 기판(110)의 상기 화소 전극 영역(PA)과 대응하는 상기 제2 베이스 기판(210)의 영역에 형성될 수 있다. 상기 컬러필터(320)는 유기 물질을 인쇄하여 형성하거나, 컬러 포토레지스트층을 사진 식각 공정을 통해 패터닝하여 형성할 수 있다.
상기 오버코팅층(330)은 상기 블랙 매트릭스 패턴(BM) 및 상기 컬러필 터(320)가 형성된 제2 베이스 기판(310) 상에 형성된다. 상기 오버 코팅층(330)은 일정 두께로 형성되어 상기 대향 기판(300)을 평탄 화시킬 수 있다. 상기 오버 코팅층(330)은 일례로, 아크릴 수지로 형성될 수 있다.
상기 공통 전극층(340)은 상기 오버코팅층(330)이 형성된 제2 베이스 기판(310) 상에 형성된다. 상기 공통 전극층(340)은 상기 화소 전극(PE)과 대향하고, 상기 화소 전극(PE)과 상기 액정층(400)에 전계를 형성한다. 상기 공통 전극층(340)은 예를 들어, 인듐 틴 옥사이드 또는 인듐 징크 옥사이드 등으로 형성될 수 있다.
이하, 도 3 내지 도 11을 참조하여 도 2에 도시된 표시 기판을 제조하는 방법을 상세하게 설명하기로 한다.
도 3 내지 도 11은 도 2에 도시된 표시 기판을 제조하는 방법을 설명하기 위한 단면도들이다.
구체적으로, 도 3은 제1 마스크를 이용하여 게이트 금속층을 패터닝하는 공정을 설명하기 위한 단면도이다.
도 3을 참조하면, 상기 제1 베이스 기판(110) 상에 상기 게이트 라인(GL), 상기 게이트 패드 전극(121), 상기 게이트 전극(123) 및 상기 스토리지 배선(125)을 형성한다.
구체적으로, 상기 제1 베이스 기판(110) 상에 게이트 금속층(미도시)을 형성한다. 상기 게이트 금속층이 형성된 제1 베이스 기판(110) 상에 제1 포토레지스트층을 형성하고, 상기 제1 포토레지스트층이 형성된 제1 베이스 기판(110) 상에 제1 마스크(MASK1)를 배치시킨다. 상기 제1 마스크(MASK1)의 상부에서 광을 조사하여 상기 제1 포토레지스트층을 노광하고, 상기 노광된 포토레지스트층을 현상하여 제1 포토레지스트 패턴을 형성한다. 상기 게이트 금속층을 상기 제1 포토레지스트 패턴을 식각 방지막으로 이용하여 식각함으로써 상기 제1 베이스 기판(110) 상에 상기 게이트 라인(GL), 상기 게이트 패드 전극(121), 상기 게이트 전극(123) 및 상기 스토리지 배선(125)이 형성된다. 일례로, 상기 제1 포토레지스트층은 포지티브형 포토레지스트 물질로 형성될 수 있다.
도 4 내지 도 6은 제2 마스크를 이용하여 액티브층 및 데이터 금속층을 패터닝하는 공정을 설명하기 위한 단면도들이다.
도 4를 참조하면, 상기 게이트 절연층(130), 액티브층(140) 및 데이터 금속층(150)을 상기 게이트 라인(GL), 상기 게이트 패드 전극(121), 상기 게이트 전극(123) 및 상기 스토리지 배선(125)이 형성된 제1 베이스 기판(110) 상에 순차적으로 형성한다. 상기 액티브층(140)은 상기 반도체층(142) 및 상기 오믹 콘택층(144)을 포함한다. 상기 데이터 금속층(150) 상에 제2 포토레지스트층(200)을 형성하고, 상기 제2 포토레지스트층(200)이 형성된 제1 베이스 기판(110) 상에 제2 마스크(MASK2)를 배치시킨다.
일례로, 상기 제2 포토레지스트층(200)은 포지티브형 포토레지스트 물질로 형성될 수 있다. 상기 제2 마스크(MASK2)는 차광부(10), 슬릿부(20) 및 투광부(30)를 포함하는 슬릿 마스크일 수 있다. 상기 차광부(10)는 상기 데이터 라인(DL), 상기 소스 전극(153), 상기 드레인 전극(155) 및 상기 데이터 패드 전극(157)이 형성 될 영역들로 제공되는 상기 제2 마스크(MASK2) 상부에서 제공되는 광을 차단한다. 상기 슬릿부(20)는 상기 채널부(CH)가 형성될 영역으로 제공되는 상기 광을 부분 투과시킨다. 상기 차광부(10)로부터 상기 투광부(30)는 상기 광을 완전히 투과시킨다.
도 5를 참조하면, 상기 제2 포토레지스트층(200)을 패터닝하여 제2 포토레지스트 패턴(202)을 형성하고, 상기 제2 포토레지스트 패턴(200)을 이용하여 상기 데이터 라인(DL), 스위칭 패턴(151) 및 상기 데이터 패드 전극(157)을 형성한다.
구체적으로, 상기 제2 포토레지스트층(200)을 노광시키고, 현상하여 상기 제2 포토레지스트 패턴(202)을 형성한다. 상기 제2 포토레지스트 패턴(202)은 제1 두께부(TH1) 및 제2 두께부(TH2)를 포함하고, 상기 화소 전극 영역(PA) 및 상기 게이트 라인(GL) 상에 형성된 상기 게이트 절연층(130)을 노출시킨다.
상기 제1 두께부(TH1)는 상기 차광부(10)에 의해 상기 광이 차단됨으로써 경화된 상기 제2 포토레지스트층(200)이 상기 제1 베이스 기판(110) 상에 잔류하는 부분이다. 상기 제1 두께부(TH1)는 데이터 라인(DL), 상기 소스 전극(153), 상기 드레인 전극(155) 및 상기 데이터 패드 전극(157)이 형성될 영역 상에 형성된다.
상기 제2 두께부(TH2)는 상기 슬릿부(20)에 의해 상기 광이 일부 투광됨으로써 일부 경화된 상기 제2 포토레지스트층(200)이 상기 제1 베이스 기판(110) 상에 잔류하는 부분이다. 상기 제2 두께부(TH2)는 상기 채널부(CH)가 형성될 영역 상에 형성된다. 상기 제2 두께부(TH2)의 두께는 상기 제1 두께부(TH1)의 두께보다 얇게 형성된다.
이어서, 상기 제2 포토레지스트 패턴(202)을 식각 방지막으로 이용해 상기 데이터 금속층(150) 및 상기 액티브층(140)을 식각한다. 일례로, 상기 데이터 금속층(150)은 식각액을 이용한 습식 식각으로 행할 수 있고, 상기 액티브층(140)은 식각 가스를 이용한 건식 식각으로 행할 수 있다. 이에 따라, 상기 제1 베이스 기판(110) 상에 상기 데이터 라인(DL), 상기 스위칭 패턴(151) 및 상기 데이터 패드 전극(157)이 형성된다. 상기 데이터 패드 전극(157) 및 상기 스위칭 패턴(151)은 상기 데이터 라인(DL)과 연결된다. 상기 데이터 라인(DL), 상기 스위칭 패턴(151) 및 상기 데이터 패드 전극(151)의 하부에는 각각 패터닝된 상기 반도체층(142) 및 상기 오믹 콘택층(144)이 잔류한다.
도 6을 참조하면, 상기 제2 포토레지스트 패턴(202)의 일정 두께를 제거하고, 상기 일정 두께가 제거된 상기 제2 포토레지스트 패턴(202)의 잔류부(204)를 통해 상기 채널부(CH)가 형성될 영역의 상기 스위칭 패턴(151)이 노출된다. 예를 들어, 상기 제2 포토레지스트 패턴(202)을 산소를 이용하여 에싱(ashing)함으로써 상기 제2 포토레지스트 패턴(202)의 일정 두께를 제거할 수 있다. 상기 일정 두께 값은 상기 제2 포토레지스트 패턴(202)의 상기 제2 두께부(TH2)의 두께 값과 같을 수 있다.
상기 잔류부(204)를 통해 노출된 상기 스위칭 패턴(151)을 제거한다. 상기 스위칭 패턴(151)은 예를 들어, 식각액을 이용한 습식 공정을 통해 식각할 수 있다. 상기 채널부(CH)의 상기 스위칭 패턴(151)이 제거됨으로써 상기 채널부(CH)의 오믹 콘택층(144)이 노출되고, 서로 이격된 상기 소스 전극(153) 및 상기 드레인 전극(155)이 형성된다. 이와 달리, 상기 채널부(CH)의 상기 스위칭 패턴(151)이 과도하게 식각되는 것을 방지하기 위해, 상기 스위칭 패턴(151)은 식각 가스를 이용한 건식 공정을 통해 식각할 수 있다.
이어서, 상기 소스 전극(153) 및 상기 드레인 전극(155)을 통해 노출되는 상기 오믹 콘택층(144)을 제거함으로써, 상기 채널부(CH)의 상기 반도체층(142)이 노출된다. 이에 따라, 상기 소스 전극(153) 및 상기 드레인 전극(155)의 하부에 상기 액티브 패턴(AP)이 형성되고, 상기 게이트 전극(123), 상기 소스 전극(153) 및 상기 드레인 전극(155)을 포함하는 상기 스위칭 소자(TFT)가 형성된다.
도 7 내지 도 11은 제3 마스크를 이용하여 패시베이션층 및 투명 전극층을 패터닝하는 공정을 설명하기 위한 단면도들이다.
도 7을 참조하면, 상기 데이터 라인(DL), 상기 소스 전극(153), 상기 드레인 전극(155) 및 상기 데이터 패드 전극(157)이 형성된 제1 베이스 기판(110) 상에 상기 패시베이션층(160)을 형성한다.
상기 패시베이션층(160)이 형성된 제1 베이스 기판(110) 상에 제1 레지스트막(170) 및 제2 레지스트막(180)을 순차적으로 형성한다. 상기 제1 레지스트막(170)은 비감광성 레지스트 조성물로 형성되고, 상기 제2 레지스트막(180)은 감광성 레지스트 조성물로 형성된다.
구체적으로, 상기 비감광성 레지스트 조성물은 알칼리 가용성 중합체 및 유기 용매를 포함한다. 상기 알칼리 가용성 중합체는 수산기를 포함하는 단위체 또는 카르복시기를 포함하는 단위체로 이루어진 군으로부터 선택된 적어도 1이상의 단위 체들을 포함한다. 상기 수산기를 포함하는 단위체의 상기 수산기는 알코올성 수산기 또는 페놀성 수산기를 포함한다. 상기 알칼리 가용성 중합체는 상기 단위체들이 반복적으로 연결되어 하나의 폴리머를 형성한다. 상기 폴리머는 알칼리성 용액에 용해되는 성질을 갖는다.
상기 알칼리 가용성 중합체의 평균 분자량이 약 3,000 미만인 경우에 상기 비감광성 레지스트 조성물로 형성된 상기 제1 레지스트막(170)의 현상액에 의한 현상 속도를 제어할 수 없고, 상기 패시베이션층(160) 상에 상기 제1 레지스트막(170)을 성막시키기 어렵다. 또한, 상기 알칼리 가용성 중합체의 평균 분자량이 약 30,000 초과인 경우에는 상기 현상액이 상기 제1 레지스트막(170)을 현상시키기 어렵고, 상기 비감광성 레지스트 조성물을 상기 패시베이션층(160) 상에 균일하게 도포하기가 어렵다. 따라서, 상기 알칼리 가용성 중합체의 평균 분자량은 약 3,000 내지 약 30,000인 것이 바람직하다.
상기 비감광성 레지스트 조성물의 상기 유기 용매는 상기 알칼리 가용성 중합체를 용해시킨다. 상기 유기 용매의 예로서는, 메틸알코올, 에틸알코올과 같은 알코올류; 글리콜에테르류; 알킬렌글리콜알킬에테르아세테이트류; 디에틸렌글리콜류; 모노알킬에테르류; 방향족 탄화수소류; 케톤류; 3-하이드록시프로피온산 메틸, 2-하이드록시-3-메틸부탄산 메틸, 메톡시초산 메틸 등의 에스테르류; 등을 들 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다.
상기 감광성 레지스트 조성물은 알칼리 가용성 수지, 광반응 화합물 및 유기 용매를 포함한다. 상기 감광성 레지스트 조성물은 일반적으로 사진 식 각(Photolithography)에 이용되는 포지티브형 포토레지스트 조성물일 수 있다.
상기 알칼리 가용성 수지는 페놀성 수산기를 갖는 단위체를 포함한다. 일례로, 상기 알칼리 가용성 수지는 페놀계 화합물과 알데히드계 화합물을 산성 촉매의 존재 하에서 반응시켜 얻을 수 있다. 상기 페놀계 화합물의 예로서는, 페놀, 오르토크레졸, 메타크레졸, 파라크레졸 등을 들 수 있고, 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 상기 알데히드계 화합물의 예로서는, 포름알데하이드, 포르말린, 파라포름알데하이드, 트리옥산 등을 들 수 있다.
상기 광반응 화합물은 광에 의해 브뢴스테드 산 또는 루이스 산을 발생하는 화합물일 수 있다. 상기 광반응 화합물의 예로서는, 오늄염, 할로겐화 유기화합물, 퀴논디아지드 화합물, 비스(설포닐)디아조메탄계 화합물, 설폰 화합물, 유기산에스테르 화합물, 유기산아미드 화합물, 유기산이미드 화합물 등을 들 수 있으며, 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다.
상기 감광성 레지스트 조성물의 상기 유기 용매는 상기 알칼리 가용성 수지 및 상기 광반응 화합물을 용해시키나, 상기 비감광성 레지스트 조성물의 상기 알칼리 가용성 중합체는 용해시키지 않는 화합물을 포함하는 것이 바람직하다. 이는, 상기 감광성 레지스트 조성물이 상기 제1 레지스트막(170)이 형성된 제1 베이스 기판(110) 상에 도포되므로, 상기 감광성 레지스트 조성물에 의해 상기 제1 레지스트막(170)이 녹아 손상되는 것을 방지하기 위함이다. 상기 감광성 레지스트 조성물의 유기 용매의 예로서는, 헵타논, 사이클록헥사논, 2-하이드록시이소부티르산 메틸에스테르 또는 락톤 등의 극성 용매를 들 수 있다.
상기 비감광성 레지스트 조성물을 상기 패시베이션층(160)이 형성된 제1 베이스 기판(110) 상에 적하시키고, 상기 비감광성 레지스트 조성물을 스핀 코팅 및/또는 슬릿 코팅하여 상기 패시베이션층(160)이 형성된 제1 베이스 기판(110)의 전면에 균일하게 도포한다. 상기 비감광성 레지스트 조성물이 도포된 상기 제1 베이스 기판(110)을 열처리하여 상기 제1 레지스트막(170)을 형성한다.
상기 감광성 레지스트 조성물을 상기 제1 레지스트막(170)이 형성된 제1 베이스 기판(110) 상에 적하시카고, 상기 감광성 레지스트 조성물을 스핀 코팅 및/또는 슬릿 코팅하여 상기 제1 레지스트막(170)이 형성된 제1 베이스 기판(110)의 전면에 균일하게 도포한다. 상기 감광성 레지스트 조성물이 도포된 상기 제1 베이스 기판(110)을 열처리하여 상기 제2 레지스트막(180)을 형성한다. 상기 감광성 레지스트 조성물이 상기와 같은 극성 용매를 이용함으로써, 상기 제1 레지스트막(170)이 상기 감광성 레지스트 조성물에 의해 손상되는 것이 방지되고 상기 제2 레지스트막(180)이 상기 제1 레지스트막(170) 상에 안정적으로 형성될 수 있다.
이어서, 상기 제2 레지스트막(180)이 형성된 제1 베이스 기판(110) 상에 제3 마스크(MASK3)를 배치시킨다. 상기 제3 마스크(MASK3)는 광차단부(40), 반투광부(50) 및 개구부(60)를 포함한다. 상기 제3 마스크(MASK3)의 상기 광차단부(40), 상기 반투광부(50) 및 상기 개구부(60)의 역할은 상기 제2 마스크(MASK2)의 상기 차광부(10), 상기 슬릿부(20) 및 상기 투광부(30)와 동일하므로 구체적인 설명은 생략하기로 한다. 상기 제3 마스크(MASK3)의 상기 반투광부(50)는 슬릿들을 포함할 수 있다.
상기 개구부(60)는 상기 드레인 전극(155)의 상기 콘택부(CA), 상기 게이트 패드 전극(121) 및 상기 데이터 패드 전극(157) 상의 상기 제2 레지스트막(180)의 상부에 배치된다. 상기 반투광부(50)는 상기 제1 베이스 기판(110)의 상기 화소 전극 영역(PA) 상의 상기 제2 레지스트막(180)의 상부에 배치된다. 상기 광차단부(40)는 상기 개구부(60) 및 상기 반투광부(50)와 대응하는 영역을 제외한 나머지 영역의 상기 제2 레지스트막(180)의 상부에 배치된다.
도 8을 참조하면, 상기 제3 마스크(MASK3)의 상부에서 상기 제2 레지스트막(180)이 형성된 제1 베이스 기판(110)을 향해 광을 조사하여 상기 제1 베이스 기판(110)을 노광시키고, 노광된 상기 제1 베이스 기판(110)에 현상액을 제공한다. 이에 따라, 상기 제1 레지스트막(180)의 상부에는 식각 방지 패턴(182)이 형성된다. 상기 현상액은 상기 제2 레지스트막(180)의 알칼리성 현상액인 것이 바람직하다.
구체적으로, 상기 제2 레지스트막(180)이 형성된 제1 베이스 기판(110)에 광이 조사됨에 따라, 상기 감광성 레지스트 조성물의 상기 광반응성 화합물이 상기 광에 의해 반응한다. 이에 따라, 상기 광이 조사된 영역의 상기 제2 레지스트막(180)이 상기 알칼리성 현상액에 용해되어 제거되고, 광을 제공받지 못한 영역은 상기 제2 레지스트막(180)은 상기 제1 베이스 기판(110) 상에 잔류하여 상기 식각 방지 패턴(182)을 형성한다.
상기 식각 방지 패턴(182)은 상기 식각 방지 패턴(182)의 하부에 형성된 상기 제1 레지스트막(170) 및 상기 패시베이션층(160)을 보호함으로써, 후속 공정들 에서 상기 식각 방지 패턴(182)의 하부에 형성된 상기 제1 레지스트막(170)의 상기 알카리성 현상액에 의한 용해를 방지하고, 상기 식각 방지 패턴(182)의 하부에 형성된 상기 패시베이션층(160)의 식각을 방지하는 역할을 한다.
상기 제3 마스크(MASK3)의 상부에서 상기 제1 베이스 기판(110)을 향해 제공된 광량을 약 100%로 정의할 때, 상기 개구부(60)와 대응하는 상기 제2 레지스트막(180)으로는 상기 100%의 광이 모두 도달하여 상기 콘택부(CA)의 상기 제2 레지스트막(180)은 상기 알칼리성 현상액에 의해 완전히 제거된다. 이에 따라, 상기 콘택부(CA)의 상기 제1 레지스트막(170)은 상기 식각 방지 패턴(182)을 통해 노출된다.
상기 광차단부(40)와 대응하는 상기 제2 레지스트막(180)은 상기 광차단부(40)에 의해 상기 광의 공급을 차단받으므로, 상기 광반응성 화합물의 광반응이 일어나지 않는다. 따라서, 상기 광차단부(40)와 대응하는 상기 제2 레지스트막(180)은 상기 알칼리성 현상액에 의해 제거되지 않고, 상기 제1 베이스 기판(110) 상에 제3 두께부(TH3)로 잔류하게 된다.
상기 반투광부(50)와 대응하는 상기 제2 레지스트막(180)으로 제공되는 광량은 상기 개구부(60)를 통과하는 광량보다 적으므로, 상기개구부(60)와 대응하는 상기 제2 레지스트막(180)에서 광반응한 상기 광반응성 화합물의 양보다 상기 반투광부(50)와 대응하는 상기 제2 레지스트막(180)에서 광반응한 상기 광반응성 화합물의 양이 상대적으로 적다. 이에 따라, 상기 반투광부(50)와 대응하는 상기 제2 레지스트막(180)은 상기 알칼리성 현상액에 의해 부분적으로 제거됨으로써 제4 두께 부(TH4)로 잔류하게 된다. 상기 제4 두께부(TH4)의 두께는 상기 제3 두께부(TH3)의 두께보다 상대적으로 얇게 형성된다.
도 9를 참조하면, 상기 식각 방지 패턴(182)의 형성과 연속적으로 상기 제1 레지스트막(170)을 패터닝하여 레지스트 패턴(172)을 형성한다. 이어서, 상기 식각 방지 패턴(182) 및 상기 레지스트 패턴(172)을 통해 노출되는 상기 패시베이션층(160)을 제거하여 상기 콘택부(CA)의 상기 드레인 전극(155)을 노출시킨다.
구체적으로, 상기 식각 방지 패턴(182)이 형성된 제1 베이스 기판(110)에 계속하여 상기 알칼리성 현상액을 공급하면, 상기 알칼리성 현상액이 상기 제1 레지스트막(170)을 용해시킨다.
상기 제3 마스크(MASK3) 상에서 상기 제2 레지스트막(180)이 형성된 제1 베이스 기판(110)을 향해 상기 광을 조사하는 경우, 상기 광은 상기 제2 레지스트막(180)을 통과하여 상기 제1 레지스트막(170)에 도달할 수 있다. 상기 제1 레지스트막(170)은 상기 제2 레지스트막(180)과 달리 상기 광에 반응하는 화합물을 포함하고 있지 않으므로, 상기 광이 상기 제1 레지스트막(170)에 도달하더라도 상기 광에 의해 상기 제1 레지스트막(170)의 상태가 변화되지 않는다. 즉, 상기 광이 제공된 영역의 상기 제1 레지스트막(170) 및 상기 광이 차단된 영역의 상기 제1 레지스트막(170)은 모두 상기 알칼리성 현상액에 의해 용해될 수 있다. 다만, 상기 식각 방지 패턴(182)이 상기 제1 레지스트막(170)의 상부에 형성되어 상기 식각 방지 패턴(182)에 의해 보호되는 상기 제1 레지스트막(170)은 상기 알칼리성 현상액에 노출되지 않으므로, 상기 패시베이션층(160)이 형성된 제1 베이스 기판(110) 상에 잔 류할 수 있다.
상기 식각 방지 패턴(182)에 의해 노출된 상기 제1 레지스트막(170)은 상기 알칼리성 현상액에 의해 등방성으로 제거됨으로써, 상기 레지스트 패턴(172)이 형성된다. 즉, 상기 제1 레지스트막(170)은 상기 식각 방지 패턴(182)이 노출시키는 상기 콘택부(CA)의 상기 제1 레지스트막(170)을 상하 방향으로 제거되어 상기 콘택부(CA)의 상기 패시베이션층(160)을 노출시킨다.
상기 제1 레지스트막(170)은 상기 상하 방향과 다른 좌우 방향으로 제거되어 상기 레지스트 패턴(172)의 측벽들이 상기 식각 방지 패턴(182)의 측벽들보다 함입되도록 형성된다. 즉, 상기 레지스트 패턴(172)과 상기 식각 방지 패턴(182) 사이에 언더 컷이 형성된다. 상기 레지스트 패턴(172)의 측벽들이 상기 식각 방지 패턴(182)의 측벽들보다 함입된 정도로 정의되는 언더 컷의 길이(x)는 상기 제1 레지스트막(170)을 상기 알칼리성 현상액에 노출시키는 시간에 의존될 수 있다. 이와 달리, 상기 언더 컷의 길이(x)는 상기 제1 레지스트막(170)의 상기 알칼리성 현상액에 대한 용해도 및 상기 용해도를 고려한 조성물의 제조 등을 통해 제어할 수 있다.
한편, 상기 식각 방지 패턴(182)이 노출시키는 상기 게이트 패드 전극(121) 상의 상기 제1 레지스트막(170) 및 상기 데이트 패드 전극(157) 상의 상기 제1 레지스트막(170)도 상기 콘택부(CA)의 상기 제1 레지스트막(170)과 동시에 제거된다. 이에 따라, 상기 게이트 패드 전극(121) 상의 상기 패시베이션층(160) 및 상기 데이터 패드 전극(157) 상의 상기 패시베이션층(160)이 상기 식각 방지 패턴(182) 및 상기 레지스트 패턴(172)을 통해 노출된다.
상기 식각 방지 패턴(182) 및 상기 레지스트 패턴(172)을 통해 노출된 상기 패시베이션층(160)을 제거하여 상기 콘택부(CA)의 상기 드레인 전극(155)을 노출시키는 콘택홀(162)을 형성한다. 동시에, 상기 데이터 패드 전극(157) 상의 상기 패시베이션층(160)을 제거하여 상기 데이터 패드 전극(157)을 노출시킨다. 또한, 상기 게이트 패드 전극(121) 상의 상기 패시베이션층(160)을 제거하고, 상기 게이트 패드 전극(121) 상의 상기 게이트 절연층(130)을 제거하여 상기 게이트 패드 전극(121)을 노출시킨다.
도 10을 참조하면, 상기 식각 방지 패턴(182)의 상기 제4 두께부(TH4) 및 상기 제4 두께부(TH4)의 하부에 형성된 상기 레지스트 패턴(172)을 제거하고, 상기 식각 방지 패턴(182)의 상기 제3 두께부(TH3)의 일부를 제거하여 잔류 패턴(174, 184)을 형성한다. 상기 잔류 패턴(174, 184)을 통해 상기 화소 전극 영역(PA)의 상기 패시베이션층(160)이 노출된다.
도 11을 참조하면, 상기 잔류 패턴(174, 184)이 형성된 제1 베이스 기판(110) 상에 투명 전극층(190)을 형성한다. 상기 투명 전극층(190)은 투명한 도전성 물질로 형성될 수 있고, 상기 투명한 도전성 물질의 예로서는 인듐 틴 옥사이드 또는 인듐 징크 옥사이드 등을 들 수 있다.
구체적으로, 상기 투명 전극층(190)은 상기 콘택홀(162)을 통해 상기 드레인 전극(155)과 접촉하고, 상기 화소 전극 영역(PA)의 상기 패시베이션층(160)과 접촉하며, 상기 잔류 패턴(174, 184)의 상면과 접촉하여 형성된다. 또한, 상기 투명 전 극층(190)은 상기 게이트 패드 전극(121) 및 상기 데이터 패드 전극(157)과 접촉하여 형성된다. 이하, 상기 잔류 패턴(174, 184)의 설명의 편의상 상부 잔류 패턴(184) 및 하부 잔류 패턴(174)으로 구분하여 지칭하기로 한다.
상기 투명 전극층(190)은 상기 상부 잔류 패턴(184)의 표면을 따라 형성된다. 상기 하부 잔류 패턴(174)의 측벽들은 상기 상부 잔류 패턴(184)의 측벽들보다 함입되어 형성됨으로써, 상기 상부 잔류 패턴(184)의 표면 및 측벽들에 형성된 상기 투명 전극층(190)은 상기 화소 전극 영역(PA)의 상기 패시베이션층(160), 상기 콘택홀(162), 상기 게이트 패드 전극(121) 및 상기 데이터 패드 전극(157) 상에 형성된 상기 투명 전극층(190)과 분리된다.
이어서, 상기 투명 전극층(190)이 형성된 제1 베이스 기판(110)의 상기 잔류 패턴(174, 184)을 제거함으로써 상기 화소 전극(PE), 상기 제1 투명 전극(192) 및 상기 제2 투명 전극(194)을 형성한다.
구체적으로, 상기 투명 전극층(190)이 형성된 제1 베이스 기판(110)에 스트립 용액을 가하여 상기 잔류 패턴(174, 184) 및 상기 상부 잔류 패턴(184) 상에 형성된 상기 투명 전극층(190)을 제거할 수 있다. 잔류하는 상기 투명 전극층(190)이 상기 화소 전극(PE), 상기 제1 투명 전극(192) 및 상기 제2 투명 전극(194)을 형성함으로써, 궁극적으로 상기 패시베이션층(160)의 패터닝 공정 및 상기 투명 전극층(190)의 패터닝 공정을 상기 제3 마스크(MASK3) 하나로 행할 수 있다.
이하, 도 2 및 도 3 내지 도 11을 참조하여 본 발명에 따른 표시 장치의 제조 방법을 설명하기로 한다. 구체적으로, 본 발명에 따른 표시 장치의 제조 방법에 서, 표시 기판의 제조 단계에 관해서는 도 3 내지 도 11의 설명과 동일하므로 중복되는 설명은 생략하고, 대향 기판의 제조 단계에 대해서 설명하며, 대향 기판의 제조 단계는 도 2에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 도면 번호로 설명하기로 한다.
도 2 및 도 3 내지 도 11을 참조하면, 상기 표시 기판(100)을 형성하고, 제2 베이스 기판(310) 상에 블랙 매트릭스 패턴(BM), 컬러필터(320), 오버 코팅층(330) 및 상기 공통 전극(340)을 형성하여 상기 대향 기판(300)을 제조한다.
구체적으로, 상기 제2 베이스 기판(310) 상에 금속층(미도시)을 형성하고, 상기 금속층을 사진 식각 공정을 통해 패터닝하여 상기 블랙 매트릭스 패턴(BM)을 형성한다.
상기 블랙 매트릭스 패턴(BM)이 형성된 제2 베이스 기판(310) 상에 컬러 포토레지스트층(미도시)을 형성하고, 상기 컬러 포토레지스트층을 패터닝하여 상기 컬러필터(320)를 형성한다.
상기 블랙 매트릭스 패턴(BM) 및 상기 컬러필터(320)가 형성된 제2 베이스 기판(310) 상에 상기 오버 코팅층(330) 및 상기 공통 전극층(340)을 순차적으로 형성한다.
이어서, 상기 표시 기판(100)과 상기 대향 기판(300)을 어셈블리하고, 상기 표시 기판(100)과 상기 대향 기판(300) 사이에 상기 액정층(400)을 형성하여 상기 표시 장치(500)를 제조할 수 있다.
본 발명에 따르면, 표시 기판의 제조 공정에서 비용 부담이 큰 마스크 사용 개수를 줄이는 동시에, 상기 패시베이션층(160)의 과도한 식각 없이도 상기 식각 방지 패턴(182)과 상기 레지스트 패턴(174) 사이에 언더 컷을 용이하게 형성할 수 있어 상기 드레인 전극(155), 상기 게이트 패드 전극(121) 및 상기 데이터 패드 전극(157)의 손상을 최소화할 수 있다.
또한, 상기 언더 컷의 형성이 용이하고, 상기 언더 컷의 길이(x)를 제어할 수 있어 상기 화소 전극(PE), 상기 제1 투명 전극(192) 및 상기 제2 투명 전극(194)을 형성하기 위한 상기 투명 전극층(190)의 패터닝 공정의 신뢰성 및 공정 마진을 향상시킬 수 있다.
상기의 실시예에서는 액티브층 및 데이터 금속층을 하나의 마스크로 이용하여 패터닝함으로써 액티브 패턴, 데이터 라인, 소스 전극, 드레인 전극 및 데이터 패드 전극을 형성하는 3매 공정에 대해서 상세하게 설명하였다. 이와 달리, 제1 마스크로 게이트 금속층을 패터닝하여 게이트 라인 및 게이트 전극을 형성하고, 제2 마스크로 액티브층을 패터닝하여 액티브 패턴을 형성하며, 제3 마스크로 데이터 금속층을 패터닝하여 데이터 라인, 소스 전극, 드레인 전극 및 데이터 패드 전극을 형성한 후, 제4 마스크를 패시베이션층 및 투명 전극층을 패터닝하는 4매 공정의 상기 패시베이션층 및 투명 전극층을 패터닝하는 공정에서도 적용하여 상기 제4 마스크, 상기 제1 레지스트막 및 상기 제2 레지스트막을 이용하여 스위칭 소자를 포함하는 표시 기판을 제조함으로써 상기 표시 기판의 공정 마진 및 제조 공정의 신뢰성을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 표시 패널의 평면도이다.
도 2는 도 1의 I-I’라인을 따라 절단한 단면도이다.
도 3 내지 도 11은 도 2에 도시된 표시 기판을 제조하는 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 표시 기판 110 : 제1 베이스 기판
GL : 게이트 라인 121 : 게이트 패드 전극
123 : 게이트 전극 125 : 스토리지 배선
130 : 게이트 절연층 140 : 액티브층
150 : 데이터 금속층 DL : 데이터 라인
151 : 스위칭 패턴 153 : 소스 전극
155 : 드레인 전극 157 : 데이터 패드 전극
CA : 콘택부 PA : 화소 전극 영역
160 : 패시베이션층 170 : 제1 레지스트막
180 : 제2 레지스트막 190 : 투명 전극층
PE : 화소 전극 Cst : 스토리지 커패시터
300 : 대향 기판 310 : 제2 베이스 기판
320 : 컬러필터 BM : 블랙 매트릭스
330 : 오버 코팅층 340 : 공통 전극층

Claims (19)

  1. 베이스 기판 상에 서로 교차하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 상기 데이터 라인과 연결된 스위칭 소자를 형성하는 단계;
    상기 스위칭 소자가 형성된 베이스 기판 상에 패시베이션층, 제1 레지스트막 및 제2 레지스트막을 순차적으로 형성하는 단계;
    상기 제1 레지스트막 및 상기 제2 레지스트막을 각각 패터닝하여, 상기 제1 레지스트막으로부터 형성되는 레지스트 패턴 및 상기 제2 레지스트막으로부터 형성되며 상기 레지스트 패턴의 측벽보다 돌출된 측벽을 갖는 식각 방지 패턴을 형성하는 단계;
    상기 식각 방지 패턴 및 상기 레지스트 패턴을 통해 노출된 상기 패시베이션층을 제거하여 상기 스위칭 소자의 드레인 전극 상에 콘택홀을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 스위칭 소자와 전기적으로 연결된 화소 전극을 형성하는 단계를 포함하고,
    상기 식각 방지 패턴을 형성하는 단계는
    상기 제2 레지스트막이 형성된 베이스 기판 상에 배치된 마스크의 상부에서 광을 조사하는 단계;
    상기 광을 제공받은 상기 제2 레지스트막을 현상액을 이용해 현상하여 상기 콘택부의 상기 제1 레지스트막을 노출시키는 상기 식각 방지 패턴을 형성하는 단계; 및
    노출된 상기 제1 레지스트막이 상기 현상액에 용해되어 상기 레지스트 패턴보다 함입되도록 제거되고, 상기 식각 방지 패턴이 보호하는 상기 제1 레지스트막은 상기 패시베이션층 상에 잔류하는 상기 레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  2. 제1항에 있어서, 상기 제1 레지스트막은 비감광성 레지스트 조성물로 형성되고, 상기 제2 레지스트막은 감광성 레지스트 조성물로 형성된 것을 특징으로 하는 표시 기판의 제조 방법.
  3. 제2항에 있어서, 상기 비감광성 레지스트 조성물은
    수산기를 포함하는 단위체 및 카르복시기를 포함하는 단위체로 이루어진 군 으로부터 선택된 적어도 하나의 단위체를 포함하는 알칼리 가용성 중합체; 및
    여분의 유기 용매를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  4. 제3항에 있어서, 상기 감광성 레지스트 조성물은
    페놀성 수산기를 갖는 단위체를 포함하는 알칼리 가용성 수지;
    광반응 화합물; 및
    상기 알칼리 가용성 수지 및 상기 광반응 화합물은 용해시키며, 상기 알칼리 가용성 중합체는 용해시키지 않는 여분의 유기 용매를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  5. 제4항에 있어서, 상기 감광성 레지스트 조성물의 상기 유기 용매는
    헵타논, 사이클록헥사논, 2-하이드록시이소부티르산 메틸에스테르 및 락톤으로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 표시 기판의 제조 방법.
  6. 삭제
  7. 제1항에 있어서, 상기 식각 방지 패턴을 형성하는 단계는
    상기 제2 레지스트막을 현상하여 상기 게이트 라인, 상기 데이터 라인 및 상기 콘택부를 제외한 상기 스위칭 소자 상에 제1 두께부를 잔류시키고, 상기 베이스 기판의 화소 전극 영역 상에 상기 제1 두께부보다 얇은 두께를 갖는 제2 두께부를 잔류시키는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  8. 제7항에 있어서, 상기 화소 전극을 형성하는 단계는
    상기 제2 두께부 및 상기 화소 전극 영역 상에 형성된 상기 레지스트 패턴을 제거하고, 상기 식각 방지 패턴의 상기 제1 두께부의 일부를 제거하여 상기 화소 전극 영역 상의 상기 패시베이션층을 노출시키는 잔류 패턴을 형성하는 단계;
    상기 잔류 패턴이 형성된 베이스 기판 상에 형성되고, 상기 콘택홀을 통해 상기 콘택부 상에 형성된 상기 스위칭 소자의 드레인 전극과 접촉하는 투명 전극층을 형성하는 단계; 및
    상기 투명 전극층이 형성된 베이스 기판 상의 상기 잔류 패턴을 제거하여 상 기 투명 전극층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  9. 제8항에 있어서, 상기 투명 전극층을 형성하는 단계는
    상기 잔류 패턴과 상기 콘택홀을 포함하는 상기 패시베이션층의 단차에 의해, 상기 잔류 패턴 상에 형성된 상기 투명 전극층이 상기 콘택홀을 포함하는 상기 패시베이션층 상에 형성된 투명 전극층과 분리되어 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  10. 제8항에 있어서, 상기 스위칭 소자를 형성하는 단계는
    상기 베이스 기판 상에 상기 게이트 라인 및 상기 게이트 라인과 연결된 상기 스위칭 소자의 게이트 전극을 형성하는 단계; 및
    게이트 절연층이 형성된 베이스 기판 상에 상기 데이터 라인, 상기 데이터 라인과 연결된 상기 스위칭 소자의 소스 전극 및 상기 소스 전극과 이격된 상기 스위칭 소자의 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  11. 제10항에 있어서, 상기 식각 방지 패턴을 형성하는 단계에서,
    상기 레지스트 패턴 및 상기 식각 방지 패턴은 상기 게이트 라인의 일단부와 연결된 게이트 패드 전극 및 상기 데이터 라인의 일단부와 연결된 데이터 패드 전 극 상에 형성된 패시베이션층을 노출시키는 것을 특징으로 하는 표시 기판의 제조 방법.
  12. 제11항에 있어서, 상기 콘택홀을 형성하는 단계에서,
    상기 레지스트 패턴 및 상기 식각 방지 패턴이 노출시키는 상기 게이트 패드 전극 상에 형성된 상기 패시베이션층 및 상기 게이트 절연층을 제거하고, 상기 데이터 패드 전극 상에 형성된 상기 패시베이션층을 제거하는 것을 특징으로 하는 표시 기판의 제조 방법.
  13. 제12항에 있어서, 상기 화소 전극을 형성하는 단계에서,
    노출된 상기 게이트 패드 전극과 접촉하는 제1 투명 전극 및 노출된 상기 데이터 패드 전극과 접촉하는 제2 투명 전극을 형성하는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제13항에 있어서, 상기 투명 전극층을 형성하는 단계에서,
    상기 잔류 패턴과 상기 게이트 패드 전극의 단차에 의해 상기 잔류 패턴 상에 형성된 상기 투명 전극층과 상기 제1 투명 전극은 분리되고, 상기 잔류 패턴과 상기 데이터 패드 전극의 단차에 의해 상기 잔류 패턴 상에 형성된 상기 투명 전극층과 상기 제2 투명 전극이 분리되는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제1 베이스 기판 상에 서로 교차하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인 및 상기 데이터 라인과 연결된 스위칭 소자를 형성하는 단계;
    상기 스위칭 소자가 형성된 제1 베이스 기판 상에 패시베이션층, 제1 레지스트막 및 제2 레지스트막을 순차적으로 형성하는 단계;
    상기 제1 레지스트막 및 상기 제2 레지스트막을 각각 패터닝하여 상기 제1 레지스트막으로부터 형성되는 레지스트 패턴 및 상기 제2 레지스트막으로부터 형성되며 상기 레지스트 패턴의 측벽보다 돌출된 측벽을 갖는 식각 방지 패턴을 형성하는 단계;
    상기 식각 방지 패턴 및 상기 레지스트 패턴을 통해 노출된 상기 패시베이션층을 제거하여 상기 스위칭 소자의 드레인 전극 상에 콘택홀을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 스위칭 소자와 전기적으로 연결된 화소 전극을 형성하는 단계; 및
    상기 화소 전극이 형성된 제1 베이스 기판과 대향하는 제2 베이스 기판 상에 공통 전극층을 형성하는 단계를 포함하고,
    상기 식각 방지 패턴을 형성하는 단계는
    상기 제2 레지스트막이 형성된 베이스 기판 상에 배치된 마스크의 상부에서 광을 조사하는 단계;
    상기 광을 제공받은 상기 제2 레지스트막을 현상액을 이용해 현상하여 상기 콘택부의 상기 제1 레지스트막을 노출시키는 상기 식각 방지 패턴을 형성하는 단계; 및
    노출된 상기 제1 레지스트막이 상기 현상액에 용해되어 상기 레지스트 패턴보다 함입되도록 제거되고, 상기 식각 방지 패턴이 보호하는 상기 제1 레지스트막은 상기 패시베이션층 상에 잔류하는 상기 레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제15항에 있어서, 상기 제1 레지스트막은 비감광성 레지스트 조성물로 형성되고, 상기 제2 레지스트막은 감광성 레지스트 조성물로 형성된 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제16항에 있어서, 상기 비감광성 레지스트 조성물은
    수산기를 포함하는 단위체 및 카르복시기를 포함하는 단위체로 이루어진 군 으로부터 선택된 적어도 하나의 단위체를 포함하는 알칼리 가용성 중합체; 및
    여분의 유기 용매를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제17항에 있어서, 상기 감광성 레지스트 조성물은
    페놀성 수산기를 갖는 단위체를 포함하는 알칼리 가용성 수지;
    광반응 화합물; 및
    상기 알칼리 가용성 수지 및 상기 광반응 화합물은 용해시키며, 상기 알칼리 가용성 중합체는 용해시키지 않는 여분의 유기 용매를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제18항에 있어서, 상기 감광성 레지스트 조성물의 상기 유기 용매는
    헵타논, 사이클록헥사논, 2-하이드록시이소부티르산 메틸에스테르 및 락톤으로 이루어진 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020080042683A 2008-05-08 2008-05-08 표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조방법 KR101461123B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080042683A KR101461123B1 (ko) 2008-05-08 2008-05-08 표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조방법
US12/421,555 US8557620B2 (en) 2008-05-08 2009-04-09 Method of manufacturing a display substrate and method of manufacturing a display apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080042683A KR101461123B1 (ko) 2008-05-08 2008-05-08 표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20090116885A KR20090116885A (ko) 2009-11-12
KR101461123B1 true KR101461123B1 (ko) 2014-11-14

Family

ID=41267175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080042683A KR101461123B1 (ko) 2008-05-08 2008-05-08 표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조방법

Country Status (2)

Country Link
US (1) US8557620B2 (ko)
KR (1) KR101461123B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101298612B1 (ko) * 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
CN102148194B (zh) * 2010-11-26 2013-09-18 深圳市华星光电技术有限公司 薄膜晶体管、液晶显示面板及其制造方法
US9214533B2 (en) * 2012-01-31 2015-12-15 Sharp Kabushiki Kaisha Semiconductor device having transparent electrodes
KR102017204B1 (ko) 2012-11-01 2019-09-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9829740B2 (en) 2014-07-23 2017-11-28 Apple Inc. Display with reduced color mixing
CN106711179B (zh) * 2016-12-28 2019-09-17 武汉华星光电技术有限公司 Amoled透明显示器及其制作方法
CN111007686A (zh) * 2019-11-14 2020-04-14 Tcl华星光电技术有限公司 阵列基板、显示面板及制备方法
CN111129029B (zh) * 2019-12-17 2022-08-02 Tcl华星光电技术有限公司 一种阵列基板、显示面板及阵列基板的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003358A (ko) * 1998-06-27 2000-01-15 김영환 반도체 장치의 미세 패턴 형성방법
JP2004335775A (ja) 2003-05-08 2004-11-25 Murata Mfg Co Ltd レジストパターンの形成方法および配線パターンの形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275695A (en) * 1992-12-18 1994-01-04 International Business Machines Corporation Process for generating beveled edges
KR100209406B1 (ko) 1995-12-19 1999-07-15 전주범 미세 패턴 형성 방법
JP4093395B2 (ja) * 2001-08-03 2008-06-04 富士通株式会社 半導体装置とその製造方法
WO2003093098A2 (en) * 2002-04-29 2003-11-13 White Allan H Boat hull construction
TW594232B (en) * 2002-11-26 2004-06-21 Hannstar Display Corp A method of utilizing dual-layer photoresist to form black matrix and spacers on a control circuit substrate
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
EP1724640B1 (en) * 2004-03-12 2015-11-18 Toray Industries, Inc. Positive light-sensitive resin composition and relief pattern using the same
US7612373B2 (en) * 2004-06-30 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
KR20060022464A (ko) 2004-09-07 2006-03-10 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법 및 이의 제조 장치
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100754125B1 (ko) 2005-11-23 2007-08-30 삼성에스디아이 주식회사 액정 표시장치의 제조방법
KR100922802B1 (ko) * 2006-12-29 2009-10-21 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101232062B1 (ko) * 2007-01-12 2013-02-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003358A (ko) * 1998-06-27 2000-01-15 김영환 반도체 장치의 미세 패턴 형성방법
JP2004335775A (ja) 2003-05-08 2004-11-25 Murata Mfg Co Ltd レジストパターンの形成方法および配線パターンの形成方法

Also Published As

Publication number Publication date
KR20090116885A (ko) 2009-11-12
US20090280591A1 (en) 2009-11-12
US8557620B2 (en) 2013-10-15

Similar Documents

Publication Publication Date Title
KR101461123B1 (ko) 표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조방법
KR100922800B1 (ko) 하프톤 마스크와 그 제조방법 및 이를 이용한 표시장치의 제조방법
KR100329094B1 (ko) 액티브매트릭스형액정표시장치및그제조방법
US20070153151A1 (en) Liquid crystal display device and method for fabricating the same
KR101636793B1 (ko) 표시 기판 및 이의 제조 방법
KR20090049131A (ko) 어레이 기판, 이의 제조방법 및 이를 갖는 표시패널
JP2009058791A (ja) 電子部品及び表示装置
KR20080055314A (ko) 액정표시장치 및 그 제조방법
US20210191181A1 (en) Array substrate, fabrication method thereof and display device
US7879725B2 (en) Stripping composition for removing a photoresist and method of manufacturing TFT substrate for a liquid crystal display device using the same
KR100914588B1 (ko) 액정 표시 장치의 하부기판 제조방법
KR100528883B1 (ko) 액정표시장치의 제조방법
KR101430962B1 (ko) 포토레지스트 조성물 및 이를 이용한 어레이 기판의 제조방법
US6406969B2 (en) Method of manufacturing a thin film transistor array substrate
KR20100077229A (ko) 포토레지스트 조성물 및 이를 이용한 표시 기판의 제조 방법
US20070082432A1 (en) Variable exposure photolithography
KR101809075B1 (ko) 박막 트랜지스터 표시판의 제조 방법 및 이에 사용되는 포토레지스트 조성물
US7298436B2 (en) Liquid crystal display substrate, method of manufacturing the same, and liquid crystal display device having the same
KR20180079511A (ko) 표시 장치 및 이의 제조 방법
KR101621413B1 (ko) 금속 패턴의 재형성 방법, 어레이 기판 및 이의 제조 방법
KR101616919B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
JP2007272138A (ja) レジストパターン形成方法及び感光性樹脂組成物
KR20150051478A (ko) 포토레지스트 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
KR20080000752A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100983593B1 (ko) 액정표시소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee