KR20080055314A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20080055314A
KR20080055314A KR1020060128468A KR20060128468A KR20080055314A KR 20080055314 A KR20080055314 A KR 20080055314A KR 1020060128468 A KR1020060128468 A KR 1020060128468A KR 20060128468 A KR20060128468 A KR 20060128468A KR 20080055314 A KR20080055314 A KR 20080055314A
Authority
KR
South Korea
Prior art keywords
data
data line
line
gate
semiconductor layer
Prior art date
Application number
KR1020060128468A
Other languages
English (en)
Other versions
KR101319301B1 (ko
Inventor
이정일
노승광
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060128468A priority Critical patent/KR101319301B1/ko
Priority to US11/821,162 priority patent/US8018564B2/en
Priority to CN2007101260148A priority patent/CN101206361B/zh
Priority to JP2007172210A priority patent/JP4799491B2/ja
Publication of KR20080055314A publication Critical patent/KR20080055314A/ko
Priority to US13/210,772 priority patent/US8237903B2/en
Application granted granted Critical
Publication of KR101319301B1 publication Critical patent/KR101319301B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 기판 상에 화소영역을 정의하는 복수개의 게이트 라인과 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차영역에 형성된 박막 트랜지스터와, 상기 박막트랜지스터에 포함되고, 상기 데이터 라인과 동일한 선폭을 갖고 상기 데이터 라인을 따라 연장된 반도체층과, 상기 화소영역에 형성되어 상기 박막트랜지스터와 접속된 화소전극과, 상기 데이터 라인 및 반도체층을 감싸는 데이터 보호 패턴을 포함하여 구성됨을 특징으로 한다.
개구율, 4마스크, 구리

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
도 1은 본 발명의 실시예에 따른액정표시장치를 나타낸 평면도
도 2는 도 1의 Ⅰ-Ⅰ＇내지 Ⅴ-Ⅴ＇선에 따른 액정표시장치의 단면도
도 3a 내지 도 3g는 본 발명의 실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 단면도들.
*도면의 주요부분에 대한 부호의 설명*
100 : 기판 102 : 게이트 절연막
112a : 데이터라인 112b : 데이터 보호 패턴
116a, 116b : 소스/드레인 전극 118 : 게이트 전극
120 : 반도체층 124 : 화소전극
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 데이터 라인의 하부에 배치되는 반도체층의 선폭을 줄임으로써, 개구율을 향상시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(Display)소자로 각광받고 있다.
일반적으로, 액정표시장치는 크게 박막 트랜지스터 어레이 기판과, 컬러필터 어레이 기판과, 두 기판 사이에 형성된 액정층으로 구성된다.
박막 트랜지스터 어레이 기판은 기판 위에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트 라인과 데이터 라인, 게이트 라인과 데이터 라인의 교차영역에 형성된 스위칭 소자인 박막 트랜지스터 및 화소영역 위에 형성된 화소전극으로 구성된다.
컬러필터 어레이 기판은 색상을 구현하는 컬러필터들과, 컬러필터들 간의 구분 및 외부광 반사 방지를 위한 블랙 매트릭스로 구성된다.
이러한 액정표시장치의 박막 트랜지스터 어레이 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡해지고, 액정표시장치의 제조단가 상승의 주요원인이 된다.
이에 따라, 최근에는 마스크 공정을 감소시키기 위해 반도체층과, 데이터 라인 및 소스/드레인 전극을 포함하는 소스/드레인 패턴을 하나의 마스크 공정으로 형성하는 제조 방법이 제안되었으며, 소스/드레인 패턴은 반도체층과 동일 패턴을 위한 제 1식각공정과, 소스/드레인 전극 분리를 위한 제 2식각공정을 통해 형성된다.
여기서, 반도체층은 1회의 식각 공정을 통해 형성되지만 그 위의 데이터 라인은 2회의 식각공정을 통해 형성되므로 데이터 라인의 선폭이 그 하부에 배치되는 반도체층의 선폭보다 작게 형성된다.
이에 따라, 반도체층은 데이터라인의 양측부에서 화소영역 쪽으로 돌출된 구조를 갖는다. 그런데, 화소영역에 형성된 화소전극은 기생커패시턴스 영향을 줄이기 위해 데이터 라인 및 반도체층과 이격되게 형성되어야 한다.
이로 인하여, 반도체층이 데이터 라인보다 돌출된 만큼 화소전극의 면적이 감소되는 문제점이 발생한다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로 개구율을 향상시킬 수 있는 액정표시장치 및 그 제조방법을 제공하는 것에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시장치는 기판 상에 화소영역을 정의하는 복수개의 게이트 라인과 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차영역에 형성된 박막 트랜지스터와, 상기 박막트랜지스터에 포함되고, 상기 데이터 라인과 동일한 선폭을 갖고 상기 데이터 라인을 따라 연장된 반도체층과, 상기 화소영역에 형성되어 상기 박막트랜지스터와 접속된 화소전극과, 상기 데이터 라인 및 반도체층을 감싸는 데이터 보호 패턴을 포함하여 구성된다.
상기와 같은 목적에 의한 본 발명에 의한 액정표시장치의 제조방법은 기판 상에 게이트 라인 및 게이트 전극을 포함한 게이트 패턴을 형성하는 단계, 상기 게이트 패턴이 형성된 기판 상에 게이트 절연막 및 반도체층을 형성하고, 반도체층 위에 데이터 라인 및 소스/드레인 전극을 포함한 소스/드레인 패턴을 형성하는 단계, 상기 소스/드레인 패턴이 형성된 기판 상에 보호막을 형성하는 단계, 상기 보호막의 일부 영역을 식각하여 콘택홀을 형성함과 동시에 상기 데이터 라인 양측으로 돌출된 반도체층을 제거하는 단계, 상기 보호막 상에 상기 드레인 전극과 접속된 화소전극과, 상기 데이터 라인 및 반도체층을 감싸는 데이터 보호 패턴을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 액정표시장치 및 그 제조방법을 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 나타낸 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ＇ 내지 Ⅴ-Ⅴ＇선에 따른 액정표시장치를 나타낸 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 기판(100)상에 화소영역을 정의하는 복수개의 게이트 라인(114)과 데이터 라인(112)과, 상기 게이트 라인(114)과 데이터 라인(112)의 교차영역에 형성된 박막 트랜지스터(TFT)와, 상기 화소영역에 형성되어 상기 박막트랜지스터(TFT)와 제 1 콘택홀(122a)을 통해 접속된 화소전극(124)과, 상기 게이트 라인(114)에 접속되는 게이트 패드부(80)와, 상기 데이터 라인(112)에 접속되는 데이터 패드부(90)를 포함하여 구성된다.
상기 박막트랜지스터(TFT)는 상기 게이트 라인(114)에서 분기되는 게이트 전극(118)과, 상기 게이트 전극(118)을 포함한 전면에 형성된 게이트 절연막 (102), 상기 게이트 전극(118) 상부의 게이트 절연막(102) 상에 형성된 반도체층 (120)과, 상기 데이터 라인(112)에서 분기되어 상기 반도체층(120) 양 끝에 각각 형성되는 소스/드레인 전극(116a/116b)으로 구성된다.
상기 데이터 라인(112)의 선폭은 그 하부에 배치되는 반도체층(120)의 선폭보다 작게 형성된다.
상기 반도체층(120)은 활성층(120a) 및 오믹콘택층(120b)으로 형성된다.
상기 게이트 패드(80)는 게이트 라인(114)으로부터 연장되는 게이트 하부 패드(80a)와, 상기 게이트 하부 패드(80a)와 제 2 콘택홀(122b)을 통해 게이트 상부 패드(80b)와 전기적으로 접속된다.
상기 데이터 패드(90)는 데이터 라인(112)으로부터 연장되는 데이터 하부 패드(90a)와, 상기 데이터 하부 패드(90a)와 제 3 콘택홀(122c)을 통해 데이터 상부 패드(90b)와 전기적으로 접속된다.
상기 소스/드레인 전극(116a/116b), 데이터 라인(112) 및 데이터 하부 패드(90a)를 포함한 소스/드레인 패턴 상에 드레인 전극(116b), 데이터 하부 패드(90a) 및 데이터 라인(112)을 노출하는 보호막(104)이 구성된다.
또한, 상기 게이트 상부 패드(80b) 및 데이터 상부 패드(90b)은 화소전극(124)과 동일층에 형성되며, 이와 동시에 상기 데이터 라인(112)을 감싸도록 형성되는 데이터 보호 패턴(113)으로 구성된다.
도 3a 및 도 3g는 본 발명의 실시예에 따른 도 1의 Ⅰ-Ⅰ＇ 내지 Ⅴ-Ⅴ＇ 선상의 액정표시장치의 제조방법을 나타낸 공정단면도이다.
먼저, 3a에 도시한 바와 같이, 구체적으로 기판상(100)에 스퍼터링 방법과 같은 증착 공정을 통해 게이트 라인(도 2의 114), 게이트 전극(118) 및 게이트 하 부 패드(80a)를 포함하는 게이트 패턴이 형성된다.
이어서, 도 3b에 도시한 바와 같이, 상기 게이트 패턴이 형성된 기판(100) 상에 게이트 절연막(102), 활성층(120a) 및 오믹콘택층(120b)으로 구성된 반도체층(120), 소스/드레인 금속층(116)이 순차적으로 형성된다.
상기 게이트 절연막(102)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다.
상기 소스/드레인 금속층(116)의 재료로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy), 구리(Cu) 등이 이용된다.
상기 소스/드레인 금속층(116) 상에 포토레지스트가 형성되고 그 위에 제2 마스크(도시하지 않음)로써 회절마스크(diffraction mask)나 하프톤마스크(half-tone mask)가 정렬된다. 제2 마스크(도시하지 않음)에는 광을 차단하는 광차단부, 입사광의 일부를 투과시키는 반투과부 또는 회절부, 입사광 대부분을 투과시키는 투과부를 포함한다.
따라서, 상기 제 2마스크를 이용하여 상기 포토레지스트를 노광 및 현상하여, 데이터 하부 패드(90a), 소스/드레인 전극(116a/116b), 데이터 라인(112)을 포함하는 소스/드레인 패턴이 형성될 부분 상측에 두께가 다른 제 1 포토레지스트 패턴(200)을 형성한다.
다시 말해, 상기 제 1 포토레지스트 패턴(200)은 소스/드레인 전극이 분리될 영역에서 상대적으로 낮은 두께를 갖는다.
도 3c에 도시한 바와 같이, 상기 제 1 포토레지스트 패턴(200)를 마스크로 이용한 습식 식각공정 후 건식 식각공정으로 소스/드레인 패턴이 형성될 부분을 제외한 영역의 소스/드레인 금속층(116) 및 반도체층(120)을 제거한다.
이어, 에싱(Ashing) 공정을 통해 상기 제 1 포토 레지스트 패턴(200)의 두께를 감소시킴으로써, 소스/드레인 전극(116a/116b)이 분리될 영역 상의 포토 레지스트 패턴(200)은 제거된다.
다시 말해, 상기 제 1 포토 레지스트 패턴(200)은 소스/드레인 전극이 분리될 영역에서 상대적으로 낮은 두께를 갖는다.
도 3d에 도시한 바와 같이, 상기 제 1 포토레지스트 패턴(200)을 마스크로 소스/드레인 패턴을 습식식각 하여, 소스/드레인 전극(116a/116b)을 분리하고, 이어서, 건식식각을 통해 노출된 오믹콘택층(120b)을 제거한다.
여기서, 상기 소스/드레인 전극 패턴은 2회의 습식식각을 통해 형성됨으로, 상기 데이터 라인(112) 및 소스/드레인 전극(116a/116b)의 폭이 그 하부에 배치되는 반도체층의 폭보다 작게 형성됨을 알 수 있다.
예를 들어 상기 데이터 라인(112)을 몰리브덴(Mo) 등과 같은 건식식각이 가능한 금속으로 형성될 경우, 데이터 라인 하부의 반도체층의 돌출부는 1~3㎛이지만, 데이터 라인(112)을 구리(Cu) 등과 같은 습식식각이 필요한 금속으로 형성될 경우에는 반도체층의 돌출부는 3~5㎛로 데이터 라인의 선폭과 반도체층의 선폭의 차이가 더 커지게 된다.
이어서, 도 3e에 도시한 바와 같이, 상기 게이트 하부 패드(80a) 및 소스/드레인 패턴을 포함한 기판 전면에 보호막(104)을 형성한다.
상기 보호막(104)의 재료로는 게이트 절연막(102)과 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다.
이어서, 상기 보호막(104) 상에 포토레지스트를 형성하고, 그 위에 제 3 마스크(도시하지 않음)를 이용하여 상기 포토레지스트를 노광 및 현상하여, 상기 게이트 하부 패드(80a)와, 드레인 전극(116b)과, 데이터 라인(112) 및 데이터 하부 패드(90a) 상의 보호막의 일부영역을 노출하는 제 2 포토레지스트 패턴(300)을 형성한다.
도 3f에 도시한 바와 같이, 상기 제 2 포토레지스트 패턴(300)을 마스크로 보호막(104)을 식각하여 상기 드레인 전극(116b)을 노출하는 제 1 콘택홀(122a)과, 상기 게이트 하부 패드(80a)를 노출하는 제 2 콘택홀(122b)과, 상기 데이터 하부 패드(90a)을 노출하는 제 3 콘택홀(122c)을 형성한다.
이때, 상기 제 2 포토레지스트 패턴(300)을 통해 노출된 데이터 라인(112) 양측부로 돌출된 반도체층(120)이 제거되어, 데이터 라인(112)과 동일한 선폭을 갖게된다. 또한, 상기 데이터 라인(112)과 게이터 라인(114)의 교차부에서는 보호막이 잔존하여 데이터 라인(112) 하부의 반도체층(120)과 게이트 절연막(102)이 식각되는 것을 방지한다.
이어서, 도 3g에 도시한 바와 같이, 상기 제 1 내지 제 3 콘택홀(122a/122b/122c)을 구비하고, 상기 데이터 라인(112)을 노출하는 보호막(104) 상에 투명 도전 물질을 증착한다.
상기 투명 도전 물질로는 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO) 등이 있다.
이어서, 제 4마스크(도시하지 않음)공정을 이용한 포토리쏘그래피 공정과 식각공정으로 화소전극(124), 데이터 보호 패턴(113), 데이터 상부 패드(90b), 게이트 상부 패드(80b)를 포함한 투명 도전 패턴이 형성된다.
상기 데이터 보호 패턴(113)은 상기 데이터 라인(112)을 감싸도록 형성되며, 게이트 라인(114)과 데이터 라인(112)의 교차부에서 보호막(104)을 사이에 두고 형성된다.
이때, 데이터 보호 패턴(113)은 상기 데이터 라인(112)의 상부가 외부로 노출되어 있으므로, 화소 영역에 화소 전극(124b)을 형성시키기 위하여 식각하는 과정에서, 이때 사용하는 에천트에 의해 데이터 라인이 부식될 우려를 방지하기 위함이다.
한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명에 의한 액정표시장치 및 그 제조방법은 데이터 라인의 하부에 중첩된 반도체층의 선폭을 감소시키고, 반도체층의 선폭이 감소 되는 만큼 화소전극의 면적을 증가시킴으로써 액정표시장치의 개구율을 향상시킬 수 있는 효과가 있다.

Claims (8)

  1. 기판 상에 화소영역을 정의하는 복수개의 게이트 라인과 데이터 라인;
    상기 게이트 라인과 데이터 라인의 교차영역에 형성된 박막 트랜지스터;
    상기 화소영역에 형성되어 상기 박막트랜지스터와 접속된 화소전극;
    상기 박막트랜지스터에 포함되고, 상기 데이터 라인과 동일한 선폭을 갖고 상기 데이터 라인을 따라 연장된 반도체층;및
    상기 데이터 라인 및 반도체층을 감싸는 데이터 보호 패턴을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 데이터 보호 패턴은 상기 화소전극과 동일 물질로 형성되는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 데이터 보호 패턴은 상기 게이트 라인과 데이터 라인의 교차부에서는 보호막을 사이에 두고 상기 데이터 라인과 중첩되어 형성되는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 데이터 보호 패턴은 상기 게이트 라인과 데이터 라인의 교차부에서는 반도체층의 선폭이 상기 데이터 라인의 선폭보다 크게 형성되는 것을 특징으로 하는 액정표시장치.
  5. 기판 상에 게이트 라인 및 게이트 전극을 포함한 게이트 패턴을 형성되는 단계;
    상기 게이트 패턴이 형성된 기판 상에 게이트 절연막 및 반도체층을 형성하고, 반도체층 위에 데이터 라인 및 소스/드레인 전극을 포함한 소스/드레인 패턴을 형성하는 단계;
    상기 소스/드레인 패턴이 형성된 기판 상에 보호막을 형성하는 단계;
    상기 보호막의 일부 영역을 식각하여 콘택홀을 형성함과 동시에 상기 데이터 라인 양측으로 돌출된 반도체층을 제거하는 단계;및
    상기 보호막 상에 상기 드레인 전극과 접속된 화소전극과, 상기 데이터 라인 및 반도체층을 감싸는 데이터 보호 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제 5 항에 있어서,
    상기 데이터 보호 패턴은 상기 화소전극과 동일 물질로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제 5 항에 있어서,
    상기 반도체층은 상기 데이터 라인과 동일한 선폭을 갖고 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 5 항에 있어서,
    상기 데이터 보호 패턴은 상기 게이트 라인과 데이터 라인의 교차부에서는 보호막을 사이에 두고 상기 데이터 라인과 중첩되어 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020060128468A 2006-12-15 2006-12-15 액정표시장치 및 그 제조방법 KR101319301B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060128468A KR101319301B1 (ko) 2006-12-15 2006-12-15 액정표시장치 및 그 제조방법
US11/821,162 US8018564B2 (en) 2006-12-15 2007-06-22 Liquid crystal display device having a composite data line with a line opening exposing the top surface and sidewalls
CN2007101260148A CN101206361B (zh) 2006-12-15 2007-06-29 液晶显示器件及其制造方法
JP2007172210A JP4799491B2 (ja) 2006-12-15 2007-06-29 液晶表示装置及びその製造方法
US13/210,772 US8237903B2 (en) 2006-12-15 2011-08-16 Method for manufacturing a liquid crystal display device having a composite data line with a line opening exposing the top surface and sidewalls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060128468A KR101319301B1 (ko) 2006-12-15 2006-12-15 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080055314A true KR20080055314A (ko) 2008-06-19
KR101319301B1 KR101319301B1 (ko) 2013-10-16

Family

ID=39526680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060128468A KR101319301B1 (ko) 2006-12-15 2006-12-15 액정표시장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US8018564B2 (ko)
JP (1) JP4799491B2 (ko)
KR (1) KR101319301B1 (ko)
CN (1) CN101206361B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101445B2 (en) 2009-01-29 2012-01-24 Samsung Electronics Co., Ltd Thin film transistor array panel and method for manufacturing the same
KR20150015127A (ko) * 2013-07-31 2015-02-10 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5596330B2 (ja) * 2009-11-16 2014-09-24 パナソニック液晶ディスプレイ株式会社 液晶表示装置及びその製造方法
CN103117284A (zh) * 2013-02-01 2013-05-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102080065B1 (ko) * 2013-04-30 2020-04-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN103337477B (zh) * 2013-05-27 2015-06-03 北京京东方光电科技有限公司 阵列基板的制备方法及阵列基板和显示装置
KR102054671B1 (ko) 2013-09-27 2019-12-11 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조방법
JP5908036B2 (ja) * 2014-08-07 2016-04-26 パナソニック液晶ディスプレイ株式会社 液晶表示装置
JP2018025671A (ja) * 2016-08-10 2018-02-15 株式会社ジャパンディスプレイ 表示装置
CN108873526B (zh) * 2018-07-19 2021-10-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994721A (en) * 1995-06-06 1999-11-30 Ois Optical Imaging Systems, Inc. High aperture LCD with insulating color filters overlapping bus lines on active substrate
JP2985124B2 (ja) * 1997-06-12 1999-11-29 株式会社日立製作所 液晶表示装置
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100675088B1 (ko) * 2000-02-16 2007-01-26 엘지.필립스 엘시디 주식회사 액정 표시장치 및 액정 표시장치 제조방법
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4414568B2 (ja) * 2000-07-24 2010-02-10 三菱電機株式会社 液晶表示装置のｔｆｔアレイ基板製造方法
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR100905472B1 (ko) 2002-12-17 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
TWI221942B (en) * 2003-08-21 2004-10-11 Toppoly Optoelectronics Corp Liquid crystal display device
KR101107981B1 (ko) * 2004-09-03 2012-01-25 삼성전자주식회사 표시 장치용 기판, 액정 표시 장치 및 그 제조방법
KR20060042303A (ko) * 2004-11-09 2006-05-12 삼성전자주식회사 가요성 액정 표시 장치의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101445B2 (en) 2009-01-29 2012-01-24 Samsung Electronics Co., Ltd Thin film transistor array panel and method for manufacturing the same
KR20150015127A (ko) * 2013-07-31 2015-02-10 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법

Also Published As

Publication number Publication date
KR101319301B1 (ko) 2013-10-16
JP4799491B2 (ja) 2011-10-26
US20110300655A1 (en) 2011-12-08
CN101206361B (zh) 2011-06-15
US8237903B2 (en) 2012-08-07
US8018564B2 (en) 2011-09-13
JP2008152231A (ja) 2008-07-03
CN101206361A (zh) 2008-06-25
US20080143909A1 (en) 2008-06-19

Similar Documents

Publication Publication Date Title
KR101319301B1 (ko) 액정표시장치 및 그 제조방법
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100904270B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20050112645A (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20030082647A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법과 그에적용된 마스크
KR101473675B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100500779B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100869740B1 (ko) 액정표시소자 및 그 제조방법
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
KR100558714B1 (ko) 액정표시패널 및 그 제조 방법
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101159388B1 (ko) 액정표시소자와 그 제조 방법
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20040064466A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100531486B1 (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20040061195A (ko) 액정표시패널 및 그 제조방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100417915B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
KR20080086158A (ko) 액정표시장치 및 그 제조방법
KR101165843B1 (ko) 식각액, 이를 이용한 금속배선 형성방법 및 액정표시장치 제조방법
KR20080001990A (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 7