KR20180079511A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20180079511A
KR20180079511A KR1020160183414A KR20160183414A KR20180079511A KR 20180079511 A KR20180079511 A KR 20180079511A KR 1020160183414 A KR1020160183414 A KR 1020160183414A KR 20160183414 A KR20160183414 A KR 20160183414A KR 20180079511 A KR20180079511 A KR 20180079511A
Authority
KR
South Korea
Prior art keywords
layer
source
resistive contact
contact layer
drain electrode
Prior art date
Application number
KR1020160183414A
Other languages
English (en)
Inventor
홍필순
정현영
박철원
박귀현
박정민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160183414A priority Critical patent/KR20180079511A/ko
Priority to US15/716,641 priority patent/US10693016B2/en
Priority to CN201711456660.0A priority patent/CN108269809A/zh
Publication of KR20180079511A publication Critical patent/KR20180079511A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

표시 장치는 제1 베이스 기판, 상기 제1 베이스 기판 상에 배치되는 게이트 전극, 상기 제1 베이스 기판 상에 배치되고, 비정질 실리콘으로 이루어진 반도체층 및 상기 반도체층 상에 배치되는 저항성 접촉층을 포함하는 액티브 패턴, 및 상기 저항성 접촉층 상에 배치되고 제1 두께를 갖는 드레인 전극, 및 상기 저항성 접촉층 상에 배치되고 상기 제1 두께보다 큰 제2 두께를 갖는 소스 전극을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 상기 표시 장치의 제조 방법에 관한 것으로, 보다 상세하게는 숏-채널(short channel) 구조를 갖는 박막 트랜지스터를 포함하는 표시 장치 및 상기 표시 장치를 제조하는 방법에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.
상기 표시 장치는 채널 영역을 포함하는 박막 트랜지스터를 포함한다. 상기 표시 장치의 표시 품질은 상기 박막 트랜지스터의 전기적 특성에 영향을 받을 수 있는데, 상기 박막 트랜지스터의 채널 폭이 감소할수록, 상기 박막 트랜지스터의 온-오프 특성이 향상되어, RC 딜레이가 줄어들고 충전율이 향상됨을 알 수 있다. 이에 따라 상기 채널 폭을 줄이기 위한 노력(소위 숏-채널(short-channel) 구조 개발)이 있었으나, 공정 한계치에 의해 채널폭을 일정 수준 이하로 줄일 수 없는 문제가 있었다.
특히 포토 리소그래피 공정의 해상력 수준 이하로 상기 채널폭을 형성하는데 어려움이 있고, 상기 채널폭이 한계 해상력에 근접하게 작아 질수록, 산포(dispersion) 이 증가하여 표시 장치의 표시 품질이 저하되는 문제가 있었다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 숏-채널 구조가 구현된 박막 트랜지스터를 포함하는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 제1 베이스 기판, 상기 제1 베이스 기판 상에 배치되는 게이트 전극, 상기 제1 베이스 기판 상에 배치되고, 비정질 실리콘으로 이루어진 반도체층 및 상기 반도체층 상에 배치되는 저항성 접촉층을 포함하는 액티브 패턴, 및 상기 저항성 접촉층 상에 배치되고 제1 두께를 갖는 드레인 전극, 및 상기 저항성 접촉층 상에 배치되고 상기 제1 두께보다 큰 제2 두께를 갖는 소스 전극을 포함한다.
본 발명의 일 실시예에 있어서, 상기 게이트 전극, 상기 액티브 패턴, 상기 드레인 전극 및 상기 소스 전극은 박막 트랜지스터를 이룰 수 있다. 상기 저항성 접촉층은 제1 저항성 접촉층 및 상기 제1 저항성 접촉층과 이격되는 제2 저항성 접촉층을 포함하고, 상기 제1 저항성 접촉층과 상기 제2 저항성 접촉층이 서로 이격된 거리만큼 상기 박막 트랜지스터의 채널이 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 박막 트랜지스터의 상기 채널의 폭은 상기 드레인 전극의 두께인 제1 두께의 두 배 이상일 수 있다.
본 발명의 일 실시예에 있어서, 상기 채널의 폭은 1um(마이크로미터) 내지 2um 일 수 있다.
본 발명의 일 실시예에 있어서, 단면 상에서, 상기 소스 전극은 상기 드레인 전극과 인접하는 제1 측면 및 상기 제1 측면에 대향하는 제2 측면을 포함하고, 상기 소스 전극의 상면의 폭이 하면의 폭보다 좁을 수 있다. 상기 제1 측면은 상기 제1 베이스 기판의 상면의 법선 방향(normal direction)에 대해 제1 경사각만큼 기울어지도록 형성되고, 상기 제2 측면은 상기 법선 방향에 대해 제2 경사각만큼 기울어지도록 형성되며, 상기 제1 경사각은 상기 제2 경사각 보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 경사각은 60도 내지 80도 이고, 상기 제2 경사각은 10도 내지 20도일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 두께는 상기 제1 두께의 1.2배 이상일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 두께는 0.5um(마이크로미터) 내지 1um 일 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 게이트 전극과 상기 액티브 패턴 사이에 배치되는 제1 절연층, 상기 드레인 전극 상에 배치되는 제2 절연층, 상기 제2 절연층 상에 배치되고, 상기 제2 절연층을 통해 형성된 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소 전극, 상기 게이트 전극과 전기적으로 연결되는 게이트 라인, 및 상기 소스 전극과 전기적으로 연결되는 데이터 라인을 더 포함할 수 있다. 상기 데이터 라인의 두께는 상기 제2 두께일 수 있다.
본 발명의 일 실시예에 있어서, 평면상에서 상기 제1 저항성 접촉층과 상기 드레인 전극은 동일 형상을 갖고, 평면상에서 상기 제2 저항성 접촉층과 상기 소스 전극은 동일 형상을 가질 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 제1 베이스 기판 상에 비정질 실리콘으로 이루어진 원시 반도체층을 형성하는 단계, 상기 원시 반도체층 상에 원시 제1 저항성 접촉층을 형성하는 단계, 상기 원시 제1 저항성 접촉층 상에 제1 도전층을 형성하는 단계, 상기 제1 도전층 상에 제1 포토 레지스트 패턴을 형성하는 단계, 상기 제1 포토 레지스트 패턴을 이용하여 상기 제1 도전층 및 상기 원시 제1 저항성 접촉층을 패터닝하여, 드레인 전극 및 제1 저항성 접촉층을 형성하는 단계, 상기 제1 포토 레지스트 패턴 및 상기 드레인 전극이 형성된 상기 원시 반도체층 상에 원시 제2 저항성 접촉층 및 제2 도전층을 형성하는 단계, 상기 제1 포토 레지스트 패턴을 제거하는 단계, 상기 드레인 전극, 상기 드레인 전극과 상기 제2 도전층 사이의 상기 원시 반도체층의 노출된 일부, 및 상기 제2 도전층의 일부를 커버하는 제2 포토 레지스트 패턴을 형성하는 단계, 및 상기 제2 포토 레지스트 패턴을 이용하여 상기 제2 도전층, 상기 원시 제2 저항성 접촉층 및 상기 원시 반도체층을 패터닝하여, 반도체층, 소스 전극 및 제2 저항성 접촉층을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 드레인 전극 및 상기 제1 저항성 접촉층을 형성하는 단계에서, 상기 제1 도전층은 등방성 식각 공정(isotropic etching process)을 통해 패터닝 되어, 상기 제1 포토 레지스트 패턴의 외곽 보다 일정한 폭만큼 안쪽까지 식각되며, 스큐(skew)가 발생할 수 있다.
본 발명의 일 실시예에 있어서, 상기 원시 제2 저항성 접촉층 및 상기 제2 도전층을 형성하는 단계에서, 상기 제1 포토 레지스트 패턴의 섀도우 이펙트(shadow effect)에 의해, 상기 제2 도전층 및 상기 원시 제2 접촉성 저항층은 상기 드레인 전극 및 상기 제2 접촉성 저항층과 각각 이격되어 형성되고, 상기 제2 도전층과 상기 드레인 전극 사이에서 상기 원시 반도체층이 노출될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 도전층은 제1 두께를 갖도록 형성되고, 상기 제2 도전층은 상기 제1 두께 보다 큰 제2 두께로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 포토 레지스트 패턴은 네거티브 타입의 레지스트 물질을 포함하고, 측면이 역테이퍼 형상을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 포토 레지스트 패턴을 형성하는 단계는 상기 제1 도전층 상에 제1a 포토 레지스트 층을 형성하는 단계, 상기 제1a 포토 레지스트 층 상에 제1b 포토 레지스트 층을 형성하는 단계, 및 상기 제1b 포토 레지스트 층 및 상기 제1a 포토 레지스트 층을 현상하여 제1b 포토 레지스트 패턴 및 제1a 포토 레지스트 패턴을 포함하는 상기 제1 포토 레지스트 패턴을 형성하는 단계를 포함할 수 있다. 상기 제1a 포토 레지스트 층은 비감광성 레지스트 조성물로 형성되고, 상기 제1b 포토 레지스트 층은 감광성 레지스트 조성물로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 반도체층, 상기 제1 저항성 접촉층 및 상기 제2 저항성 접촉층은 액티브 패턴을 이루고, 상기 게이트 전극, 상기 액티브 패턴, 상기 드레인 전극 및 상기 소스 전극은 박막 트랜지스터를 이루고, 상기 제1 저항성 접촉층과 상기 제2 저항성 접촉층이 서로 이격된 거리만큼 상기 박막 트랜지스터의 채널이 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 채널의 폭은 1um(마이크로미터) 내지 2um 일 수 있다.
본 발명의 일 실시예에 있어서, 단면 상에서, 상기 소스 전극은 상기 드레인 전극과 인접하는 제1 측면 및 상기 제1 측면에 대향하는 제2 측면을 포함하고, 상기 소스 전극의 상면의 폭이 하면의 폭보다 좁고, 상기 제1 측면은 상기 제1 베이스 기판의 상면의 법선 방향(normal direction)에 대해 제1 경사각만큼 기울어지도록 형성되고, 상기 제2 측면은 상기 법선 방향에 대해 제2 경사각만큼 기울어지도록 형성되며, 상기 제1 경사각은 상기 제2 경사각 보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 경사각은 60도 내지 80도 이고, 상기 제2 경사각은 10도 내지 20도일 수 있다.
본 실시예에 따르면, 박막 트랜지스터의 채널의 폭이 비교적 좁게 형성되므로, 상기 박막 트랜지스터의 전기적 특성이 향상되어, 표시 장치의 표시 품질을 향상시킬 수 있다. 또한, 데이터 라인을 포함하는 제2 데이터 패턴의 제2 두께가 드레인 전극을 포함하는 제1 데이터 패턴의 제1 두께보다 크므로, 상기 표시 장치의 전기적 특성이 개선되어 표시 품질이 향상될 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 하나의 화소를 나타낸 평면도이다.
도 3은 도 2의 I-I'선을 따라 절단한 단면도이다.
도 4a 내지 도 4i는 본 발명의 일 실시예에 따른 표시 장치를 제조하는 방법을 나타낸 단면도들이다.
도 5a 내지 도 5h는 본 발명의 일 실시예에 따른 표시 장치를 제조하는 방법을 나타낸 단면도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(10) 및 표시 패널 구동부를 포함할 수 있다. 상기 표시 패널 구동부는 타이밍 컨트롤러(20), 게이트 구동부(30), 감마 기준 전압 생성부(40) 및 데이터 구동부(50)를 포함할 수 있다.
상기 표시 패널(10)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 화소들을 포함할 수 있다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다.
각 화소는 스위칭 소자, 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터 및 스토리지 캐패시터를 포함할 수 있다. 상기 화소들은 매트릭스 형태로 배치될 수 있다.
상기 표시 패널(10)은 상기 게이트 라인들, 상기 데이터 라인들, 상기 화소들, 상기 스위칭 소자가 형성되는 제1 기판, 상기 제1 기판과 대향하며 공통 전극을 포함하는 제2 기판 및 상기 제1 기판 및 상기 제2 기판 사이에 배치되는 액정층을 포함할 수 있다.
상기 표시 패널(10)의 화소 구조에 대해서는 도 2 및 도 3에 대한 설명에서 상세히 설명한다.
상기 타이밍 컨트롤러(20)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신할 수 있다. 예를 들어, 상기 입력 영상 데이터는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 타이밍 컨트롤러(20)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.
상기 타이밍 컨트롤러(20)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(30)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력할 수 있다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
상기 타이밍 컨트롤러(20)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(50)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(50)에 출력할 수 있다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 타이밍 컨트롤러(20)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성할 수 있다. 상기 타이밍 컨트롤러(20)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(50)에 출력할 수 있다.
상기 타이밍 컨트롤러(20)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(40)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력할 수 있다.
상기 게이트 구동부(30)는 상기 타이밍 컨트롤러(20)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(30)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 출력한다.
상기 감마 기준 전압 생성부(40)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(40)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(50)에 제공할 수 있다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.
예를 들어, 상기 감마 기준 전압 생성부(40)는 상기 타이밍 컨트롤러(20) 내에 배치되거나 상기 데이터 구동부(50) 내에 배치될 수 있다.
상기 데이터 구동부(50)는 상기 타이밍 컨트롤러(20)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(40)로부터 상기 감마 기준 전압(VGREF)을 입력 받을 수 있다. 상기 데이터 구동부(50)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환할 수 있다. 상기 데이터 구동부(50)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력할 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 하나의 화소를 나타낸 평면도이다. 도 3은 도 2의 I-I'선을 따라 절단한 단면도이다.
도 2 및 도 3을 참조하면, 표시 장치는 제1 기판, 상기 제1 기판과 대향하는 제2 기판, 상기 제1 및 제2 기판 사이에 배치되는 액정층(LC)을 포함할 수 있다.
상기 제1 기판은 제1 베이스 기판(100), 게이트 패턴, 제1 절연층(110), 액티브 패턴, 제1 데이터 패턴, 제2 데이터 패턴, 제2 절연층(140) 및 화소 전극(PE)을 포함할 수 있다.
상기 제1 베이스 기판(100)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 상기 제1 베이스 기판(100)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 구성될 수 있다. 이 경우, 상기 투명 수지 기판은 폴리이미드계(polyimide-based) 수지, 아크릴계(acryl-based) 수지, 폴리아크릴레이트계(polyacrylate-based) 수지, 폴리카보네이트계(polycarbonate-based) 수지, 폴리에테르계(polyether-based) 수지, 술폰산계(sulfonic acid-based) 수지, 폴리에틸렌테레프탈레이트계(polyethyleneterephthalate-based) 수지 등을 포함할 수 있다.
상기 게이트 패턴은 상기 제1 베이스 기판(100) 상에 배치될 수 있다. 상기 게이트 패턴은 제1 방향(D1)으로 연장되는 게이트 라인(GL), 상기 게이트 라인(GL)에 전기적으로 연결되는 게이트 전극(GE)을 포함할 수 있다. 상기 게이트 패턴은 금속을 포함할 수 있다. 예를 들면, 상기 게이트 패턴은 구리(Cu), 티타늄(Ti), 몰리브데늄(Mo), 알루 미늄(Al), 은(Ag), 텅스텐(W), 니켈(Ni), 크롬(Cr), 백금(Pt), 탄탈륨(Ta), 네오디뮴(Nd), 스칸듐(Sc) 등을 포함할 수 있다. 또한, 상기 게이트 패턴은 복수의 금속층들로 이루어질 수 있다.
상기 제1 절연층(110)은 상기 게이트 패턴이 배치된 상기 제1 베이스 기판(100) 상에 배치될 수 있다. 상기 제1 절연층(110)은 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물, 금속 산화물 등의 무기 절연 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 제1 절연층(110)을 구성하는 금속 산화물은 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 제1 절연층(110)은 상기 게이트 패턴을 충분하게 커버하면서 실질적으로 평탄한 상면을 가질 수 있다. 다른 예시적인 실시예들에 따르면, 상기 제1 절연층(110)은 상기 게이트 패턴의 프로파일(profile)을 따라 상기 제1 베이스 기판(100) 상에 실질적으로 균일한 두께로 형성될 수 있다. 이 경우, 상기 제1 절연층(110)은 상대적으로 얇은 두께를 가질 수 있으며, 상기 제1 절연층(110)에는 상기 게이트 패턴에 인접하는 단차부가 생성될 수 있다.
상기 액티브 패턴은 상기 제1 절연층(110) 상에 배치될 수 있다. 상기 액티브 패턴은 상기 게이트 전극(GE)과 중첩할 수 있다. 상기 액티브 패턴은 비정질 실리콘(a-Si:H)으로 이루어진 반도체층(120) 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층(130, 132)을 포함할 수 있다. 상기 저항성 접촉층은 동일한 물질을 포함하나 서로 다른 공정에 의해 형성되는 제1 저항성 접촉층(130) 및 제2 저항성 접촉층(132)을 포함할 수 있다.
상기 제1 저항성 접촉층(130) 및 상기 제2 저항성 접촉층(132)은 상기 반도체층(120) 상에 서로 이격되어 배치될 수 있다. 상기 제1 저항성 접촉층(130)과 상기 제2 저항성 접촉층(132)이 서로 이격된 거리만큼 박막 트랜지스터(TFT)의 채널(CH)이 형성될 수 있다.
여기서, 상기 채널(CH)의 폭이 좁을수록 상기 박막 트랜지스터(TFT)의 전기적 특성이 향상되며, 이에 따라 상기 표시 장치의 표시 품질이 향상될 수 있다. 상기 채널(CH)의 폭은 후술할 상기 제1 데이터 패턴의 제1 두께(t1)에 따라 가능한 최소값이 결정될 수 있는데, 이는 후술할 도 4b에 대한 설명에서 자세히 설명한다. 상기 채널(CH)의 폭은 약 1 um(마이크로미터)내지 2 um 일 수 있다. 예를 들면, 상기 제1 데이터 패턴의 상기 제1 두께(t1)가 약 0.6um(마이크로미터)일 때, 상기 채널(CH)의 폭은 약 1.2 um일 수 있다.
상기 제1 데이터 패턴 및 상기 제2 데이터 패턴은 상기 액티브 패턴 상에 배치될 수 있다. 상기 제1 데이터 패턴 및 상기 제2 데이터 패턴은 금속을 포함할 수 있다. 예를 들면, 상기 제1 및 제2 데이터 패턴은 구리(Cu), 티타늄(Ti), 몰리브데늄(Mo), 알루 미늄(Al), 은(Ag), 텅스텐(W), 니켈(Ni), 크롬(Cr), 백금(Pt), 탄탈륨(Ta), 네오디뮴(Nd), 스칸듐(Sc) 등을 포함할 수 있다. 또한, 상기 제1 및 제2 데이터 패턴은 각각 복수의 금속층들로 이루어질 수 있다.
상기 제1 데이터 패턴은 드레인 전극(DE)을 포함하고, 제1 두께(t1)를 가질 수 있다. 상기 드레인 전극(DE)은 상기 제1 저항성 접촉층(130) 상에 배치되고, 상기 제1 저항성 접촉층(130)과 평면상에서 실질적으로 동일한 형상을 가질 수 있다. 상기 제1 두께(t1)는 약 0.5um(마이크로미터) 내지 1um 일 수 있다. 예를 들면, 상기 제1 두께(t1)는 상기 데이터 패턴이 구리를 포함하는 경우, 약 0.6um일 수 있다.
후술하는 바와 같이, 상기 제1 두께(t1)는 상기 박막 트랜지스터(TFT)의 채널(CH) 폭과 관련 있으므로, 너무 두꺼운 것은 바람직하지 않다.
상기 제2 데이터 패턴은 데이터 라인(DL) 및 상기 데이터 라인(DL)과 전기적으로 연결되는 소스 전극(SE)을 포함하고, 제2 두께(t2)를 가질 수 있다. 상기 제2 두께(t2)는 상기 제1 두께(t1)보다 크다. 본 실시예에서는 상기 소스 전극(SE)은 상기 데이터 라인(DL)의 일부로 형성되어 있으나, 이에 한정되지 않는다. 예를 들면, 상기 소스 전극(SE)은 상기 데이터 라인(DL)으로부터 돌출되어 형성될 수 있다.
상기 소스 전극(SE)은 상기 제2 저항성 접촉층(132) 상에 배치되고, 상기 제2 저항성 접촉층(132)과 평면상에서 실질적으로 동일한 형상을 가질 수 있다. 상기 소스 전극(SE)은 상기 드레인 전극(DE)과 인접하는 제1 측면 및 상기 제1 측면에 대향하는 제2 측면을 포함할 수 있다. 상기 소스 전극(SE)의 상면의 폭은 하면의 폭보다 좁을 수 있다. 상기 제1 측면은 상기 제1 베이스 기판(100)의 상면의 법선 방향(normal direction)에 대해 제1 경사각(a1)만큼 기울어지도록 형성되고, 상기 제2 측면은 상기 법선 방향에 대해 제2 경사각(a2)만큼 기울어지도록 형성될 수 있다. 상기 제1 경사각(a1)은 상기 제2 경사각(a2) 보다 크다. 즉, 상기 소스 전극(SE)은 상기 드레인 전극(DE) 쪽으로의 테이퍼 경사보다 반대쪽으로의 테이퍼 경사가 더 심하도록 형성된다. 예를 들면, 상기 제1 경사각(a1)은 60도 내지 80도 이고, 상기 제2 경사각(a2)은 10도 내지 20도 일 수 있다.
상기 데이터 라인(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다. 상기 제2 방향(D2)은 상기 제1 방향(D1)에 실질적으로 수직할 수 있다.
상기 소스 전극(SE) 및 상기 데이터 라인(DL)을 포함하는 상기 제2 데이터 패턴은 신호 배선으로 사용되므로, 적절한 정도 내에서 두껍게 형성될수록 상기 표시 장치의 전기적 특성(예를 들면 RC 딜레이 등)이 개선될 수 있다. 따라서, 상기 제1 두께(t1)를 갖는 상기 제1 데이터 패턴과 달리, 상기 제2 데이터 패턴은 충분한 두께를 가질 수 있다. 예를 들면, 상기 제2 두께(t2)는 상기 제1 두께(t1)보다 약 1.2 배 이상 클 수 있다.
상기 박막 트랜지스터(TFT)는 상기 게이트 전극(GE), 상기 채널(CH)이 형성된 상기 액티브 패턴, 상기 드레인 전극(DE) 및 상기 소스 전극(SE)을 포함할 수 있다.
상기 제2 절연층(140)이 상기 제1 및 제2 데이터 패턴이 형성된 상기 제1 절연층(110) 상에 배치될 수 있다. 상기 제2 절연층(140)은 무기 절연 물질 또는 유기 절연 물질을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 제2 절연층(140)은 상기 제1 및 제2 데이터 패턴을 충분하게 커버하면서 실질적으로 평탄한 상면을 가질 수 있다. 다른 예시적인 실시예들에 따르면, 상기 제2 절연층(140)은 상기 제1 및 제2 데이터 패턴이 배치된 상기 제1 절연층(110) 상에 실질적으로 균일한 두께로 형성될 수 있다.
상기 화소 전극(PE)은 상기 제2 절연층(140) 상에 배치될 수 있다. 상기 화소 전극(PE)은 상기 제2 절연층(140)을 통해 형성되는 콘택홀(CNT)을 통해 상기 박막 트랜지스터(TFT)의 상기 드레인 전극(DE)과 전기적으로 연결될 수 있다. 상기 화소 전극(PE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 화소 전극(PE)은 산화 인듐 주석(indium tin oxide: ITO), 산화 아연 주석(indium zinc oxide: IZO) 등을 포함할 수 있다.
상기 제2 기판은 제2 베이스 기판(200), 블랙 매트릭스(BM), 컬러 필터(CF), 오버 코팅층(210) 및 공통 전극(CE)을 포함할 수 있다.
상기 제2 베이스 기판(200)은 상기 제1 베이스 기판(100)과 마주보게 배치될 수 있다. 상기 제2 베이스 기판(200)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 상기 제2 베이스 기판(200)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 구성될 수 있다. 이 경우, 상기 투명 수지 기판은 폴리이미드계(polyimide-based) 수지, 아크릴계(acryl-based) 수지, 폴리아크릴레이트계(polyacrylate-based) 수지, 폴리카보네이트계(polycarbonate-based) 수지, 폴리에테르계(polyether-based) 수지, 술폰산계(sulfonic acid-based) 수지, 폴리에틸렌테레프탈레이트계(polyethyleneterephthalate-based) 수지 등을 포함할 수 있다.
상기 블랙 매트릭스(BM)는 상기 제2 베이스 기판(200) 상에 배치될 수 있다. 상기 차광 패턴(BM)은 광을 차단하는 물질을 포함할 수 있다. 상기 차광 패턴(BM)은 상기 박막 트랜지스터(TFT), 상기 게이트 라인(GL) 및 상기 데이터 라인(DL) 등의 신호 배선들과 중첩하여 배치될 수 있다.
상기 컬러 필터(CF)는 상기 차광 패턴(BM)이 배치된 상기 제2 베이스 기판(200) 상에 배치될 수 있다. 상기 컬러 필터(CF)는 상기 액정층(LC)을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러 필터(CF)는 적색 컬러 필터(red), 녹색 컬러 필터(green), 및 청색 컬러 필터(blue)일 수 있다. 상기 컬러 필터(CF)는 상기 화소에 대응하여 제공되며, 서로 인접한 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러 필터(CF)는 서로 인접하는 화소들의 경계에서 일부가 인접하는 화소의 컬러 필터에 의해 서로 중첩되거나, 또는 서로 이격될 수 있다.
상기 오버 코팅층(210)은 상기 컬러 필터(CF) 및 상기 차광 패턴(BM) 상에 형성될 수 있다. 상기 오버 코팅층(210)은 상기 컬러 필터(CF)를 평탄화하면서, 상기 컬러 필터(CF)를 보호하는 역할과 절연하는 역할을 하며 아크릴계 에폭시 재료를 이용하여 형성될 수 있다.
상기 공통 전극(CE)은 상기 오버 코팅층(210) 상에 배치될 수 있다. 상기 공통 전극(CE)은 상기 화소 전극(PE)과 마주보게 배치될 수 있다. 상기 공통 전극(CE)에는 공통 전압이 인가될 수 있다. 상기 공통 전극(CE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 공통 전극(CE)은 산화 인듐 주석(indium tin oxide: ITO), 산화 아연 주석(indium zinc oxide: IZO) 등을 포함할 수 있다.
상기 액정층(LC)은 상기 화소 전극(PE)과 상기 공통 전극(CE) 사이에 배치될 수 있다. 상기 액정층(LC)은 광학적 이방성을 갖는 액정 분자들을 포함할 수 있다. 상기 액정 분자들은 전계에 의해 구동되어 상기 액정층(LC)을 지나는 광을 투과시키거나 차단시켜 영상을 표시할 수 있다.
본 실시예에 따르면, 상기 박막 트랜지스터(TFT)의 상기 채널(CH)의 폭이 비교적 좁게 형성되므로, 상기 박막 트랜지스터(TFT)의 전기적 특성이 향상되어, 상기 표시 장치의 표시 품질을 향상시킬 수 있다. 또한, 상기 데이터 라인(DL)을 포함하는 상기 제2 데이터 패턴의 상기 제2 두께(t2)가 상기 드레인 전극(DE)을 포함하는 상기 제1 데이터 패턴의 상기 제1 두께(t1)보다 크므로, 상기 표시 장치의 전기적 특성이 개선되어 표시 품질이 향상될 수 있다.
도 4a 내지 도 4i는 본 발명의 일 실시예에 따른 표시 장치를 제조하는 방법을 나타낸 단면도들이다.
도 4a를 참조하면, 제1 베이스 기판(100)을 준비할 수 있다. 상기 제1 베이스 기판(100) 상에 게이트 전극(GE)을 포함하는 게이트 패턴을 형성할 수 있다. 상기 게이트 패턴은 상기 제1 베이스 기판(100) 상에 도전막(도시되지 않음)을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 도전막을 패터닝함으로써, 상기 게이트 패턴을 수득할 수 있다. 여기서, 상기 도전막은 프린팅 공정, 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착(PLD) 공정, 진공 증착 공정, 원자층 적층(ALD) 공정 등을 이용하여 형성될 수 있다.
상기 게이트 패턴이 형성된 상기 제1 베이스 기판(100) 상에 제1 절연층(110)을 형성할 수 있다. 상기 제1 절연층(110)은 스핀 코팅 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 수득될 수 있다.
상기 제1 절연층(110) 상에 비정질 실리콘(a-Si:H)으로 이루어진 원시 반도체층(120a)이 형성될 수 있다. 상기 원시 반도체층(120a) 상에 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 원시 제1 저항성 접촉층(130a)이 형성될 수 있다.
도면상에서는, 상기 원시 반도체층(120a) 상에 별도의 상기 원시 제1 저항성 접촉층(130a)이 형성된 것으로 도시되어 있으나, 상기 제1 저항성 접촉층(130a)은 상기 원시 반도체층(120a)에 비해 작은 두께를 가지며, 상기 제1 저항성 접촉층(130a)은 상기 원시 반도체층(120a)의 상면 상에 이온을 공급하여 상기 원시 반도체층(120a)의 상면이 상기 원시 제1 저항성 접촉층(130a)으로 형성될 수 있다.
상기 원시 제1 저항성 접촉층(130a) 상에 제1 도전층(ML1)이 형성될 수 있다. 상기 제1 도전층(ML1)은 프린팅 공정, 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착(PLD) 공정, 진공 증착 공정, 원자층 적층(ALD) 공정 등을 이용하여 형성될 수 있다. 상기 제1 도전층(ML1)은 제1 두께(t1)를 가질 수 있다.
상기 제1 도전층(ML1) 상에 제1 포토 레지스트층(PRL1)을 형성할 수 있다. 상기 제1 포토 레지스트층(PRL1)은 네거티브 타입의 포토 레지스트 물질을 포함할 수 있다. 예를 들면, 상기 네거티브 타입의 포토 레지스트 물질은 광중합개시제를 포함하는 광경화 조성물, 열경화성 조성물, 및 유기 용매를 포함할 수 있다. 이후, 후술할 드레인 전극(도 4c의 DE 참조)에 대응하는 패턴을 갖는 제1 마스크(M1)를 이용하여 상기 제1 포토 레지스트층(PRL1)을 노광시킬 수 있다.
도 4b를 참조하면, 노광된 상기 제1 포토 레지스트층(PRL1)을 현상액을 이용하여 현상하여 제1 포토 레지스트 패턴(PR1)을 형성할 수 있다. 상기 제1 포토 레지스트층(PRL1)은 네거티브 타입의 포토 레지스트 물질을 포함하므로, 노광된 부분에 대응하는 상기 제1 포토 레지스트 패턴(PR1)은 측면이 역테이퍼 형상을 가질 수 있다. 즉, 상기 제1 포토 레지스트 패턴(PR1)의 상면은 하면 보다 클 수 있다.
도 4c를 참조하면, 상기 제1 포토 레지스트 패턴(PR1)을 마스크로 이용하여 상기 제1 도전층(ML1) 및 상기 원시 제1 접촉성 저항층(130a)을 패터닝할 수 있다. 이에 따라, 상기 제1 포로레지스트 패턴(PR1) 하부에 드레인 전극(DE) 및 상기 드레인 전극(DE) 아래의 제1 접촉성 저항층(130)이 형성될 수 있다. 상기 제1 도전층(ML1)은 상기 제1 포토 레지스트 패턴(PR1)을 식각 장벽으로 사용하여, 습식 식각 (wet etch) 방법 등의 등방성 식각 공정(isotropic etching process)을 통해 패터닝 될 수 있다.
이때, 상기 제1 도전층(ML1)은 상기 제1 포토 레지스트 패턴(PR1)의 상기 측면은 역테이퍼 형상을 갖고, 상기 등방성 식각 공정을 통해 식각되므로, 상기 드레인 전극(DE)은 상기 제1 포토 레지스트 패턴(PR1)의 외곽 보다 일정한 폭(SW)만큼 안쪽까지 식각되며, 스큐(skew)가 발생할 수 있다. 이때, 상기 폭(SW)은 후술하는 바와 같이 박막 트랜지스터의 채널 폭을 결정할 수 있다. 도면상에서는 상기 폭(SW)이 상기 드레인 전극(DE)의 상기 제1 두께(t1) 에 비해 매우 작은 것으로 도시되어 있으나, 상기 제1 두께(t1) 보다 상기 폭(SW)이 더 클 수 있다. 예를 들면, 상기 폭(SW)은 상기 제1 두께(t1)의 약 두 배일 수 있다. 이는, 상기 폭(SW)이 상기 제1 두께(t1)보다 충분히 크도록 상기 제1 도전층(ML1)을 식각하여야, 상기 제1 도전층(ML1) 전체가 패터닝 될 수 있으며, 상기 폭(SW)이 상기 제1 두께(t1)보다 작은 경우, 상기 제1 도전층(ML1)의 언더 에칭(under etching) 문제가 발생할 수 있기 때문이다.
이때, 상기 제1 도전층(ML1) 및 상기 원시 제1 접촉성 저항층(130a)이 동시에 식각될 수 있는 식각액을 적절히 선택하여 사용하면, 1회의 공정으로 상기 드레인 전극(DE) 및 상기 제1 접촉성 저항층(130)을 동시에 형성할 수 있다.
도 4d를 참조하면, 상기 제1 포토 레지스트 패턴(PR1), 상기 드레인 전극(DE), 및 상기 원시 반도체층(120a) 상에 원시 제2 접촉성 저항층(132a) 및 제2 도전층(ML2)을 형성할 수 있다.
도면상에서는, 상기 원시 반도체층(120a) 상에 별도의 상기 원시 제2 저항성 접촉층(132a)이 형성된 것으로 도시되어 있으나, 상기 제2 저항성 접촉층(132a)은 상기 원시 반도체층(120a)에 비해 작은 두께를 가지며, 상기 제2 저항성 접촉층(132a)은 상기 원시 반도체층(120a)의 상면 상에 이온을 공급하여 상기 원시 반도체층(120a)의 상면이 상기 원시 제2 저항성 접촉층(132a)으로 형성될 수 있다.
상기 원시 제2 저항성 접촉층(132a) 상에 제2 도전층(ML2)이 형성될 수 있다. 상기 제2 도전층(ML2)은 프린팅 공정, 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착(PLD) 공정, 진공 증착 공정, 원자층 적층(ALD) 공정 등을 이용하여 형성될 수 있다. 상기 제2 도전층(ML2)은 제2 두께(t2)를 가질 수 있다.
이때, 상기 폭(SW)과 상기 제1 포토 레지스트 패턴(PR1)의 상기 역테이퍼 형상에 의해, 상기 드레인 전극(DE)과 인접하는 부분의 상기 원시 제2 저항성 접촉층(132a)은 상기 제1 저항성 접촉층(130)과 이격되어 형성되고, 상기 제2 도전층(ML2)은 상기 드레인 전극(DE)과 이격되고, 상기 제2 도전층(ML2)의 측면은 상기 드레인 전극(DE) 쪽으로 경사진 테이퍼 형상을 갖게 된다. (소위, 섀도우 이펙트(shadow effect)) 이때 상기 드레인 전극(DE)과 상기 제2 도전층(ML2)이 이격된 이격 거리가 후술한 박막 트랜지스터의 채널의 폭이 될 수 있다.
즉, 상기 박막 트랜지스터의 채널의 폭은 상기 식각 공정에서의 스큐에 의해 발생한 상기 폭(SW)에 의해 결정되므로, 상기 박막 트랜지스터의 채널의 폭이 식각 공정에서의 스큐 량에 의해 제어될 수 있다. 이에 따라, 상기 박막 트랜지스터의 상기 채널의 폭의 산포(dispersion)는 상기 식각 공정의 스큐 량에 의존하게 된다. 일반적으로, 포토 리소그래피 공정에 의한 산포 보다 식각 공정의 스큐량의 산포가 더 작고, 포토 리소그래피 공정의 해상력 보다 식각 공정의 스큐 량이 더 작을 수 있다. 따라서, 본 실시예에 따르면, 상기 채널을 포토 리소그래피 공정에 의해 형성하는 종래 기술 대비, 품질이 향상된 숏 채널(short-channel) 구조를 갖는 박막 트랜지스터를 형성할 수 있다.
도 4e를 참조하면, 상기 제1 포토 레지스트 패턴(PR1) 및 상기 제1 포토 레지스트 패턴(PR1) 상에 형성된 층 들을 제거할 수 있다. 예를 들면, 상기 제1 포토 레지스트 패턴(PR1)은 리프트 오프(lift-off) 공정을 통해 제거될 수 있다.
도 4f를 참조하면, 상기 제2 도전층(ML2) 및 상기 드레인 전극(DE) 상에 제2 포토 레지스트 패턴(PR2)을 형성할 수 있다. 상기 제2 포토 레지스트 패턴(PR2)은 상기 드레인 전극(DE), 상기 드레인 전극(DE)과 상기 제2 도전층(ML2) 사이의 상기 원시 반도체층(120a)의 채널이 형성될 부분, 및 상기 제2 도전층(ML2)의 소스 전극 및 데이터 라인이 형성될 부분을 커버할 수 있다.
도 4g를 참조하면, 상기 제2 포토 레지스트 패턴(PR2)을 마스크로 이용하여 상기 제2 도전층(ML2), 상기 원시 제2 접촉성 저항층(132a) 및 상기 원시 반도체층(120a)을 패터닝 할 수 있다. 이에 따라, 반도체층(120), 소스 전극(SE), 데이터 라인 및 상기 소스 전극(SE) 아래의 제2 접촉성 저항층(132)이 형성될 수 있다. 상기 소스 전극(SE), 상기 제2 접촉성 저항층(132) 및 상기 반도체층(120)은 습식 또는 건식 식각 등의 방법을 통해 형성될 수 있다. 이후, 잔류하는 상기 제2 포토 레지스트 패턴(PR2)을 제거할 수 있다.
이때, 상기 소스 전극(SE)은 상기 드레인 전극(DE)과 인접하는 제1 측면 및 상기 제1 측면에 대향하는 제2 측면을 포함할 수 있다. 상기 소스 전극(SE)의 상면의 폭은 하면의 폭보다 좁을 수 있다. 상기 제1 측면은 상기 제1 베이스 기판(100)의 상면의 법선 방향(normal direction)에 대해 제1 경사각(a1)만큼 기울어지도록 형성되고, 상기 제2 측면은 상기 법선 방향에 대해 제2 경사각(a2)만큼 기울어지도록 형성될 수 있다. 상기 제1 경사각(a1)은 상기 제2 경사각(a2) 보다 크다. 즉, 상기 소스 전극(SE)은 상기 드레인 전극(DE) 쪽으로의 테이퍼 경사보다 반대쪽으로의 테이퍼 경사가 더 심하도록 형성된다. 예를 들면, 상기 제1 경사각(a1)은 60도 내지 80도 이고, 상기 제2 경사각(a2)은 10도 내지 20도 일 수 있다. 이는 상기 제2 측면은 상기 제1 측면과 달리 식각 공정에서의 섀도우 이펙트(shadow effect)가 없기 때문이다.
상기 제1 저항성 접촉층(130) 및 상기 제2 저항성 접촉층(132)은 상기 반도체층(120) 상에 서로 이격되어 형성된다. 상기 제1 저항성 접촉층(130)과 상기 제2 저항성 접촉층(132)이 서로 이격된 거리만큼 박막 트랜지스터(TFT)의 채널(CH)이 형성될 수 있다.
도 4h를 참조하면, 상기 박막 트랜지스터(TFT)가 형성된 상기 제1 절연층(110) 상에 제2 절연층(140)이 형성될 수 있다. 상기 제2 절연층(140)은 상기 제2 절연층(140)의 구성물질에 따라, 스핀 코팅 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 수득될 수 있다.
이후, 상기 제2 절연층(140)을 통해 상기 드레인 전극(DE)을 노출시키는 콘택홀(CNT)을 형성할 수 있다. 상기 콘택홀(CNT)이 형성된 상기 제2 절연층(140) 상에 화소 전극(PE)을 형성할 수 있다. 이에 따라, 상기 제1 베이스 기판(100), 상기 제1 절연층(110), 상기 박막 트랜지스터(TFT), 상기 제2 절연층(140) 및 상기 화소 전극(PE)을 포함하는 제1 기판을 형성할 수 있다.
도 4i를 참조하면, 제2 베이스 기판(200) 상에 차광 패턴(BM)이 형성될 수 있다. 컬러 필터(CF)가 상기 블랙 매트릭스(BM)가 형성된 상기 제2 베이스 기판(200) 상에 형성될 수 있다. 오버 코팅층(210)은 상기 컬러 필터(CF) 및 상기 블랙 매트릭스(BM) 상에 형성될 수 있다. 공통 전극(CE)이 상기 오버 코팅층(210) 상에 형성될 수 있다. 이에 따라, 상기 제2 베이스 기판(200), 상기 블랙 매트릭스(BM), 상기 컬러 필터(CF), 상기 오버 코팅층(210) 및 상기 공통 전극(CE)을 포함하는 제2 기판을 형성할 수 있다.
이후, 상기 화소 전극(PE)과 상기 공통 전극(CE) 사이에 액정층(LC)을 형성할 수 있다. 상기 액정층(LC)은 상기 제1 기판과 상기 제2 기판 사이에 액정 물질을 주입하여 형성하거나, 상기 제1 기판 및/또는 상기 제2 기판 상에 액정 물질을 적하한 후 상기 제1 기판과 상기 제2 기판을 접합하여 형성할 수 있다. 이에 따라 상기 표시 패널을 제조할 수 있다.
도 5a 내지 도 5h는 본 발명의 일 실시예에 따른 표시 장치를 제조하는 방법을 나타낸 단면도들이다.
도 5a를 참조하면, 제1 베이스 기판(100)을 준비할 수 있다. 상기 제1 베이스 기판(100) 상에 게이트 전극(GE)을 포함하는 게이트 패턴을 형성할 수 있다. 상기 게이트 패턴이 형성된 상기 제1 베이스 기판(100) 상에 제1 절연층(110)을 형성할 수 있다. 상기 제1 절연층(110) 상에 비정질 실리콘(a-Si:H)으로 이루어진 원시 반도체층(120a)이 형성될 수 있다. 상기 원시 반도체층(120a) 상에 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 원시 제1 저항성 접촉층(130a)이 형성될 수 있다. 상기 원시 제1 저항성 접촉층(130a) 상에 제1 도전층(ML1)이 형성될 수 있다. 상기 제1 도전층(ML1)은 제1 두께(t1)를 가질 수 있다.
상기 제1 베이스 기판(100), 상기 게이트 전극(GE), 상기 제1 절연층(110), 상기 원시 반도체층(120a), 상기 원시 제1 저항성 접촉층(130a) 및 상기 제1 도전층(ML1)을 형성하는 방법은 도 4a 에 나타난 표시 장치의 제조방법과 실질적으로 동일할 수 있다. 따라서 반복되는 설명은 생략한다.
상기 제1 도전층(ML1) 상에 제1a 포토 레지스트 층(PRL1a)을 형성할 수 있다. 상기 제1a 포토 레지스트 층(PRL1a)은 비감광성 레지스트 조성물로 형성될 수 있다. 이후, 상기 제1a 포토 레지스트 층(PRL1a) 상에 제1b 포토 레지스트 층(PRL1b)을 형성할 수 있다. 상기 제1b 포토 레지스트 층(PRL1b)은 감광성 레지스트 조성물로 형성될 수 있다.
구체적으로, 상기 비감광성 레지스트 조성물은 알칼리 가용성 중합체 및 유기 용매를 포함한다. 상기 알칼리 가용성 중합체는 수산기를 포함하는 단위체 또는 카르복시기를 포함하는 단위체로 이루어진 군으로부터 선택된 적어도 1이상의 단위체들을 포함한다. 상기 수산기를 포함하는 단위체의 상기 수산기는 알코올성 수산기 또는 페놀성 수산기를 포함한다. 상기 알칼리 가용성 중합체는 상기 단위체들이 반복적으로 연결되어 하나의 폴리머를 형성한다. 상기 폴리머는 알칼리성 용액에 용해되는 성질을 갖는다. 상기 알칼리 가용성 중합체의 평균 분자량은 약 3,000 내지 약 30,000인 것이 바람직하다.
상기 비감광성 레지스트 조성물의 상기 유기 용매는 상기 알칼리 가용성 중합체를 용해시킨다. 상기 유기 용매의 예로서는, 메틸알코올, 에틸알코올과 같은 알코올류; 글리콜에테르류; 알킬렌글리콜알킬에테르아세테이트류; 디에틸렌글리콜류; 모노알킬에테르류; 방향족 탄화수소류; 케톤류; 3-하이드록시프로피온산 메틸, 2-하이드록시-3-메틸부탄산 메틸, 메톡시초산 메틸 등의 에스테르류; 등을 들 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다.
상기 감광성 레지스트 조성물은 알칼리 가용성 수지, 광반응 화합물 및 유기 용매를 포함한다. 상기 감광성 레지스트 조성물은 일반적으로 사진 식각(Photolithography)에 이용되는 포지티브형 포토 레지스트 조성물일 수 있다.
상기 알칼리 가용성 수지는 페놀성 수산기를 갖는 단위체를 포함한다. 일례로, 상기 알칼리 가용성 수지는 페놀계 화합물과 알데히드계 화합물을 산성 촉매의 존재 하에서 반응시켜 얻을 수 있다. 상기 페놀계 화합물의 예로서는, 페놀, 오르토크레졸, 메타크레졸, 파라크레졸 등을 들 수 있고, 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 상기 알데히드계 화합물의 예로서는, 포름알데하이드, 포르말린, 파라포름알데하이드, 트리옥산 등을 들 수 있다.
상기 광반응 화합물은 광에 의해 브뢴스테드 산 또는 루이스 산을 발생하는 화합물일 수 있다. 상기 광반응 화합물의 예로서는, 오늄염, 할로겐화 유기화합물, 퀴논디아지드 화합물, 비스(설포닐)디아조메탄계 화합물, 설폰 화합물, 유기산에스테르 화합물, 유기산아미드 화합물, 유기산이미드 화합물 등을 들 수 있으며, 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다.
상기 감광성 레지스트 조성물의 상기 유기 용매는 상기 알칼리 가용성 수지 및 상기 광반응 화합물을 용해시키나, 상기 비감광성 레지스트 조성물의 상기 알칼리 가용성 중합체는 용해시키지 않는 화합물을 포함하는 것이 바람직하다. 상기 감광성 레지스트 조성물의 유기 용매의 예로서는, 헵타논, 사이클록헥사논, 2-하이드록시이 소부티르산 메틸에스테르 또는 락톤 등의 극성 용매를 들 수 있다.
상기 비감광성 레지스트 조성물을 상기 제1 도전층(ML1) 상에 적하시키고, 상기 비감광성 레지스트 조성물을 스핀 코팅 및/또는 슬릿 코팅하여 상기 제1 도전층(ML1)의 전면에 균일하게 도포한다. 상기 비감광성 레지스트 조성물이 도포된 상기 제1 베이스 기판(100)을 열처리하여 상기 제1a 포토 레지스트 층(PRL1a)을 형성한다.
상기 감광성 레지스트 조성물을 상기 제1a 포토 레지스트 층(PRL1a) 상에 적하시키고, 상기 감광성 레지스트 조성물을 스핀 코팅 및/또는 슬릿 코팅하여 상기 제1a 포토 레지스트 층(PRL1a)의 전면에 균일하게 도포한다. 상기 감광성 레지스트 조성물이 도포된 상기 제1 베이스 기판(110)을 열처리하여 상기 제1b 포토 레지스트 층(PRL1b)을 형성한다. 상기 감광성 레지스트 조성물이 상기와 같은 극성 용매를 이용함으로써, 상기 제1a 포토 레지스트 층(PRL1a)이 상기 감광성 레지스트 조성물에 의해 손상되는 것이 방지되고 상기 제1b 포토 레지스트 층(PRL1b)이 상기 제1a 포토 레지스트 층(PRL1a) 상에 안정적으로 형성될 수 있다.
이후, 후술할 드레인 전극(도 5c의 DE 참조)에 대응하는 패턴을 갖는 제2 마스크(M2)를 이용하여 상기 제1b 포토 레지스트 층(PRL1b)을 노광시킬 수 있다.
도 5b를 참조하면, 노광된 상기 제1b 포토 레지스트 층(PRL1b) 및 상기 제1a 포토 레지스트 층(PRL1a)에 현상액을 제공하여 제1b 포토 레지스트 패턴(PR1b) 및 제1a 포토 레지스트 패턴(PR1a)을 포함하는 제1 포토 레지스트 패턴(PR1)을 형성할 수 있다. 이에 따라, 상기 제1 도전층(ML1) 상에 상기 제1 포토 레지스트 패턴(PR1)이 형성될 수 있다.
상기 현상액은 상기 제1b 포토 레지스트 층(PRL1b)의 알칼리성 현상액인 것이 바람직하다.
구체적으로, 상기 제1b 포토 레지스트 층(PRL1b)에 광이 조사됨에 따라, 상기 감광성 레지스트 조성물의 상기 광반응성 화합물이 상기 광에 의해 반응한다. 이에 따라, 상기 광이 조사된 영역의 상기 제1b 포토 레지스트 층(PRL1b)이 상기 알칼리성 현상액에 용해되어 제거되고, 광을 제공받지 못한 영역의 상기 제1b 포토 레지스트 층(PRL1b)은 잔류하여 상기 제1b 포토 레지스트 패턴(PR1b)을 형성한다.
상기 제1b 포토 레지스트 패턴(PR1b)은 상기 제1b 포토 레지스트 패턴(PR1b)의 하부의 상기 제1a 포토 레지스트 층(PRL1a)을 보호함으로써, 후속 공정들에서 상기 제1b 포토 레지스트 패턴(PR1b)의 하부의 상기 제1a 포토 레지스트 층(PRL1a)의 상기 알카리성 현상액에 의한 용해를 방지하는 역할을 한다.
상기 제1b 포토 레지스트 패턴(PR1b)의 형성과 연속적으로 상기 제1a 포토 레지스트 층(PRL1a)을 패터닝하여 상기 제1a 포토 레지스트 패턴(PR1a)을 형성한다. 이에 따라, 상기 제1b 포토 레지스트 패턴(PR1b) 및 상기 제1 포토 레지스트 패턴(PR1a)를 포함하는 제1 포토 레지스트 패턴(PR1)을 형성할 수 있다.
구체적으로, 상기 제1b 포토 레지스트 패턴(PR1b)이 형성된 상기 제1 베이스 기판(100)에 계속하여 상기 알칼리성 현상액을 공급하면, 상기 알칼리성 현상액이 상기 제1a 포토 레지스트 층(PRL1a)을 용해시킨다.
상기 제1a 포토 레지스트 층(PRL1a)은 상기 제1b 포토 레지스트 층(PRL1b)과 달리 상기 광에 반응하는 화합물을 포함하고 있지 않으므로, 노광 단계에서 광이 상기 제1a 포토 레지스트 층(PRL1a)에 도달하더라도 상기 광에 의해 상기 제1a 포토 레지스트 층(PRL1a)의 상태가 변화되지 않는다. 즉, 상기 광이 제공된 영역의 상기 제1a 포토 레지스트 층(PRL1a) 및 상기 광이 차단된 영역의 상기 제1a 포토 레지스트 층(PRL1a)은 모두 상기 알칼리성 현상액에 의해 용해될 수 있다. 다만, 상기 제1b 포토 레지스트 패턴(PR1b)이 상기 제1a 포토 레지스트 층(PRL1a)의 상부에 형성되어 상기 제1b 포토 레지스트 패턴(PR1b)에 의해 보호되는 상기 제1a 포토 레지스트 층(PRL1a)은 상기 알칼리성 현상액에 노출되지 않는다. 상기 제1b 포토 레지스트 패턴(PR1b)에 의해 노출된 상기 제1a 포토 레지스트 층(PRL1a)은 상기 알칼리성 현상액에 의해 등방성으로 제거됨으로써, 상기 제1a 포토 레지스트 패턴(PR1a)이 형성된다.
이에 따라, 평면상에서, 상기 제1a 포토 레지스트 패턴(PR1a)은 상기 제1b 포토 레지스트 패턴(PR1b) 보다 작게 형성되고, 상기 제1a 포토 레지스트 패턴(PR1a) 및 상기 제1b 포토 레지스트 패턴(PR1b)을 포함하는 상기 제1 포토 레지스트 패턴(PR1)은 측면이 역테이퍼 형상, 또는 언더컷 형상을 가질 수 있다.
도 5c를 참조하면, 상기 제1 포토 레지스트 패턴(PR1)을 마스크로 이용하여 상기 제1 도전층(ML1) 및 상기 원시 제1 접촉성 저항층(130a)을 패터닝할 수 있다. 이에 따라, 상기 제1 포로레지스트 패턴(PR1) 하부에 드레인 전극(DE) 및 상기 드레인 전극(DE) 아래의 제1 접촉성 저항층(130)이 형성될 수 있다. 상기 제1 도전층(ML1)은 상기 제1 포토 레지스트 패턴(PR1)을 식각 장벽으로 사용하여, 습식 식각 (wet etch) 방법 등의 등방성 식각 공정(isotropic etching process)을 통해 패터닝 될 수 있다.
이때, 상기 제1 도전층(ML1)은 상기 제1 포토 레지스트 패턴(PR1)의 상기 측면은 역테이퍼 형상을 갖고, 상기 등방성 식각 공정을 통해 식각되므로, 상기 드레인 전극(DE)은 상기 포토 레지스트 패턴(PR1)의 외곽 보다 일정한 폭(SW)만큼 안쪽까지 식각되며, 스큐(skew)가 발생할 수 있다.
도 5d를 참조하면, 상기 제1 포토 레지스트 패턴(PR1), 상기 드레인 전극(DE), 및 상기 원시 반도체층(120a) 상에 원시 제2 접촉성 저항층(132a) 및 제2 도전층(ML2)을 형성할 수 있다.
도 5e를 참조하면, 상기 제1 포토 레지스트 패턴(PR1) 및 상기 제1 포토 레지스트 패턴(PR1) 상에 형성된 층 들을 제거할 수 있다. 예를 들면, 상기 제1 포토 레지스트 패턴(PR1)은 리프트 오프(lift-off) 공정을 통해 제거될 수 있다.
도 5f를 참조하면, 상기 제2 도전층(ML2) 및 상기 드레인 전극(DE) 상에 제2 포토 레지스트 패턴(PR2)을 형성할 수 있다. 상기 제2 포토 레지스트 패턴(PR2)은 상기 드레인 전극(DE), 상기 드레인 전극(DE)과 상기 제2 도전층(ML2) 사이의 상기 원시 반도체층(120a)의 채널이 형성될 부분, 및 상기 제2 도전층(ML2)의 소스 전극 및 데이터 라인이 형성될 부분을 커버할 수 있다.
도 5g를 참조하면, 상기 제2 포토 레지스트 패턴(PR2)을 마스크로 이용하여 상기 제2 도전층(ML2), 상기 원시 제2 접촉성 저항층(132a) 및 상기 원시 반도체층(120a)을 패터닝 할 수 있다. 이에 따라, 반도체층(120), 소스 전극(SE), 데이터 라인 및 상기 소스 전극(SE) 아래의 제2 접촉성 저항층(132)이 형성될 수 있다. 상기 소스 전극(SE), 상기 제2 접촉성 저항층(132) 및 상기 반도체층(120)은 습식 또는 건식 식각 등의 방법을 통해 형성될 수 있다. 이후, 잔류하는 상기 제2 포토 레지스트 패턴(PR2)을 제거할 수 있다.
이때, 상기 소스 전극(SE)은 상기 드레인 전극(DE)과 인접하는 제1 측면 및 상기 제1 측면에 대향하는 제2 측면을 포함할 수 있다. 상기 소스 전극(SE)의 상면의 폭은 하면의 폭보다 좁을 수 있다. 상기 제1 측면은 상기 제1 베이스 기판(100)의 상면의 법선 방향(normal direction)에 대해 제1 경사각(a1)만큼 기울어지도록 형성되고, 상기 제2 측면은 상기 법선 방향에 대해 제2 경사각(a2)만큼 기울어지도록 형성될 수 있다. 상기 제1 경사각(a1)은 상기 제2 경사각(a2) 보다 크다.
도 5h를 참조하면, 상기 박막 트랜지스터(TFT)가 형성된 상기 제1 절연층(110) 상에 제2 절연층(140)이 형성될 수 있다. 이후, 상기 제2 절연층(140)을 통해 상기 드레인 전극(DE)을 노출시키는 콘택홀(CNT)을 형성할 수 있다. 상기 콘택홀(CNT)이 형성된 상기 제2 절연층(140) 상에 화소 전극(PE)을 형성할 수 있다.
제2 베이스 기판(200), 블랙 매트릭스(BM), 컬러 필터(CF), 오버 코팅층(210) 및 공통 전극(CE)을 포함하는 제2 기판을 형성할 수 있다.
이후, 상기 화소 전극(PE)과 상기 공통 전극(CE) 사이에 액정층(LC)을 형성할 수 있다. 이에 따라 상기 표시 패널을 제조할 수 있다. 도 5c 내지 도 5h 에 도시된 공정들은 도 4c 내지 도 4i에 나타난 표시 장치의 제조방법과 실질적으로 동일할 수 있다.
본 실시예에 따르면, 박막 트랜지스터의 채널의 폭이 비교적 좁게 형성되므로, 상기 박막 트랜지스터의 전기적 특성이 향상되어, 표시 장치의 표시 품질을 향상시킬 수 있다. 또한, 데이터 라인을 포함하는 제2 데이터 패턴의 제2 두께가 드레인 전극을 포함하는 제1 데이터 패턴의 제1 두께보다 크므로, 상기 표시 장치의 전기적 특성이 개선되어 표시 품질이 향상될 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 제1 베이스 기판 110: 제1 절연층
120: 반도체층 130: 제1 저항성 접촉층
132: 제2 저항성 접촉층 140: 제2 절연층
200: 제2 베이스 기판 210: 오버 코팅층
GE: 게이트 전극 CH: 채널
DE: 드레인 전극 SE: 소스 전극
TFT: 박막 트랜지스터 PE: 화소 전극
CNT: 콘택홀 CF: 컬러 필터
BM: 블랙 매트릭스 CE: 공통 전극
LC: 액정층

Claims (20)

  1. 제1 베이스 기판;
    상기 제1 베이스 기판 상에 배치되는 게이트 전극;
    상기 제1 베이스 기판 상에 배치되고, 비정질 실리콘으로 이루어진 반도체층 및 상기 반도체층 상에 배치되는 저항성 접촉층을 포함하는 액티브 패턴; 및
    상기 저항성 접촉층 상에 배치되고 제1 두께를 갖는 드레인 전극, 및 상기 저항성 접촉층 상에 배치되고 상기 제1 두께보다 큰 제2 두께를 갖는 소스 전극을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 게이트 전극, 상기 액티브 패턴, 상기 드레인 전극 및 상기 소스 전극은 박막 트랜지스터를 이루고,
    상기 저항성 접촉층은 제1 저항성 접촉층 및 상기 제1 저항성 접촉층과 이격되는 제2 저항성 접촉층을 포함하고, 상기 제1 저항성 접촉층과 상기 제2 저항성 접촉층이 서로 이격된 거리만큼 상기 박막 트랜지스터의 채널이 형성되는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서,
    상기 박막 트랜지스터의 상기 채널의 폭은 상기 드레인 전극의 두께인 제1 두께의 두 배 이상인 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서,
    상기 채널의 폭은 1um(마이크로미터) 내지 2um 인 것을 특징으로 하는 표시 장치.
  5. 제2 항에 있어서,
    단면 상에서, 상기 소스 전극은 상기 드레인 전극과 인접하는 제1 측면 및 상기 제1 측면에 대향하는 제2 측면을 포함하고, 상기 소스 전극의 상면의 폭이 하면의 폭보다 좁고,
    상기 제1 측면은 상기 제1 베이스 기판의 상면의 법선 방향(normal direction)에 대해 제1 경사각만큼 기울어지도록 형성되고, 상기 제2 측면은 상기 법선 방향에 대해 제2 경사각만큼 기울어지도록 형성되며,
    상기 제1 경사각은 상기 제2 경사각 보다 큰 것을 특징으로 하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 경사각은 60도 내지 80도 이고, 상기 제2 경사각은 10도 내지 20도인 것을 특징으로 하는 표시 장치.
  7. 제2 항에 있어서,
    상기 제2 두께는 상기 제1 두께의 1.2배 이상인 것을 특징으로 하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 두께는 0.5um(마이크로미터) 내지 1um 인 것을 특징으로 하는 표시 장치.
  9. 제2 항에 있어서,
    상기 게이트 전극과 상기 액티브 패턴 사이에 배치되는 제1 절연층;
    상기 드레인 전극 상에 배치되는 제2 절연층;
    상기 제2 절연층 상에 배치되고, 상기 제2 절연층을 통해 형성된 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소 전극;
    상기 게이트 전극과 전기적으로 연결되는 게이트 라인; 및
    상기 소스 전극과 전기적으로 연결되는 데이터 라인을 더 포함하고, 상기 데이터 라인의 두께는 상기 제2 두께인 것을 특징으로 하는 표시 장치.
  10. 제2 항에 있어서,
    평면상에서 상기 제1 저항성 접촉층과 상기 드레인 전극은 동일 형상을 갖고,
    평면상에서 상기 제2 저항성 접촉층과 상기 소스 전극은 동일 형상을 갖는 것을 특징으로 하는 표시 장치.
  11. 제1 베이스 기판 상에 비정질 실리콘으로 이루어진 원시 반도체층을 형성하는 단계;
    상기 원시 반도체층 상에 원시 제1 저항성 접촉층을 형성하는 단계;
    상기 원시 제1 저항성 접촉층 상에 제1 도전층을 형성하는 단계;
    상기 제1 도전층 상에 제1 포토 레지스트 패턴을 형성하는 단계;
    상기 제1 포토 레지스트 패턴을 이용하여 상기 제1 도전층 및 상기 원시 제1 저항성 접촉층을 패터닝하여, 드레인 전극 및 제1 저항성 접촉층을 형성하는 단계;
    상기 제1 포토 레지스트 패턴 및 상기 드레인 전극이 형성된 상기 원시 반도체층 상에 원시 제2 저항성 접촉층 및 제2 도전층을 형성하는 단계;
    상기 제1 포토 레지스트 패턴을 제거하는 단계;
    상기 드레인 전극, 상기 드레인 전극과 상기 제2 도전층 사이의 상기 원시 반도체층의 노출된 일부, 및 상기 제2 도전층의 일부를 커버하는 제2 포토 레지스트 패턴을 형성하는 단계; 및
    상기 제2 포토 레지스트 패턴을 이용하여 상기 제2 도전층, 상기 원시 제2 저항성 접촉층 및 상기 원시 반도체층을 패터닝하여, 반도체층, 소스 전극 및 제2 저항성 접촉층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 드레인 전극 및 상기 제1 저항성 접촉층을 형성하는 단계에서,
    상기 제1 도전층은 등방성 식각 공정(isotropic etching process)을 통해 패터닝 되어, 상기 제1 포토 레지스트 패턴의 외곽 보다 일정한 폭만큼 안쪽까지 식각되며, 스큐(skew)가 발생하는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 원시 제2 저항성 접촉층 및 상기 제2 도전층을 형성하는 단계에서,
    상기 제1 포토 레지스트 패턴의 섀도우 이펙트(shadow effect)에 의해, 상기 제2 도전층 및 상기 원시 제2 접촉성 저항층은 상기 드레인 전극 및 상기 제2 접촉성 저항층과 각각 이격되어 형성되고, 상기 제2 도전층과 상기 드레인 전극 사이에서 상기 원시 반도체층이 노출되는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제11 항에 있어서,
    상기 제1 도전층은 제1 두께를 갖도록 형성되고, 상기 제2 도전층은 상기 제1 두께 보다 큰 제2 두께로 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제11 항에 있어서,
    상기 제1 포토 레지스트 패턴은 네거티브 타입의 레지스트 물질을 포함하고, 측면이 역테이퍼 형상을 갖는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제11 항에 있어서,
    상기 제1 포토 레지스트 패턴을 형성하는 단계는
    상기 제1 도전층 상에 제1a 포토 레지스트 층을 형성하는 단계;
    상기 제1a 포토 레지스트 층 상에 제1b 포토 레지스트 층을 형성하는 단계; 및
    상기 제1b 포토 레지스트 층 및 상기 제1a 포토 레지스트 층을 현상하여 제1b 포토 레지스트 패턴 및 제1a 포토 레지스트 패턴을 포함하는 상기 제1 포토 레지스트 패턴을 형성하는 단계를 포함하고,
    상기 제1a 포토 레지스트 층은 비감광성 레지스트 조성물로 형성되고, 상기 제1b 포토 레지스트 층은 감광성 레지스트 조성물로 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제11 항에 있어서,
    상기 반도체층, 상기 제1 저항성 접촉층 및 상기 제2 저항성 접촉층은 액티브 패턴을 이루고, 상기 게이트 전극, 상기 액티브 패턴, 상기 드레인 전극 및 상기 소스 전극은 박막 트랜지스터를 이루고,
    상기 제1 저항성 접촉층과 상기 제2 저항성 접촉층이 서로 이격된 거리만큼 상기 박막 트랜지스터의 채널이 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 채널의 폭은 1um(마이크로미터) 내지 2um 인 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제11 항에 있어서,
    단면 상에서, 상기 소스 전극은 상기 드레인 전극과 인접하는 제1 측면 및 상기 제1 측면에 대향하는 제2 측면을 포함하고, 상기 소스 전극의 상면의 폭이 하면의 폭보다 좁고,
    상기 제1 측면은 상기 제1 베이스 기판의 상면의 법선 방향(normal direction)에 대해 제1 경사각만큼 기울어지도록 형성되고, 상기 제2 측면은 상기 법선 방향에 대해 제2 경사각만큼 기울어지도록 형성되며,
    상기 제1 경사각은 상기 제2 경사각 보다 큰 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 제1 경사각은 60도 내지 80도 이고, 상기 제2 경사각은 10도 내지 20도인 것을 특징으로 하는 표시 장치의 제조 방법.


KR1020160183414A 2016-12-30 2016-12-30 표시 장치 및 이의 제조 방법 KR20180079511A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160183414A KR20180079511A (ko) 2016-12-30 2016-12-30 표시 장치 및 이의 제조 방법
US15/716,641 US10693016B2 (en) 2016-12-30 2017-09-27 Display apparatus and method of manufacturing the same
CN201711456660.0A CN108269809A (zh) 2016-12-30 2017-12-28 显示装置和制造该显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160183414A KR20180079511A (ko) 2016-12-30 2016-12-30 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20180079511A true KR20180079511A (ko) 2018-07-11

Family

ID=62712051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160183414A KR20180079511A (ko) 2016-12-30 2016-12-30 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US10693016B2 (ko)
KR (1) KR20180079511A (ko)
CN (1) CN108269809A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113363328A (zh) * 2021-06-04 2021-09-07 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990492A (en) * 1995-05-30 1999-11-23 Samsung Electronics Co., Ltd. Self-aligned thin-film transistor for a liquid crystal display having source and drain electrodes of different material
KR100330165B1 (ko) 1998-11-12 2002-10-25 삼성전자 주식회사 박막 트랜지스터 액정 표시 장치의 제조 방법
WO2006117909A1 (ja) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha パターン薄膜、半導体素子及び回路基板の製造方法、並びに、レジスト材料、半導体素子及び回路基板
KR101245991B1 (ko) * 2006-06-23 2013-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
JP2008010440A (ja) * 2006-06-27 2008-01-17 Mitsubishi Electric Corp アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
KR101300183B1 (ko) 2006-11-20 2013-08-26 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080069808A (ko) 2007-01-24 2008-07-29 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR101626899B1 (ko) * 2009-04-21 2016-06-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
TW201248861A (en) * 2011-05-26 2012-12-01 Chunghwa Picture Tubes Ltd Thin film transistor and fabrication method thereof
KR20140104792A (ko) * 2013-02-21 2014-08-29 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
TWI585954B (zh) * 2016-03-02 2017-06-01 群創光電股份有限公司 電晶體陣列基板及應用之顯示面板

Also Published As

Publication number Publication date
US20180190832A1 (en) 2018-07-05
CN108269809A (zh) 2018-07-10
US10693016B2 (en) 2020-06-23

Similar Documents

Publication Publication Date Title
US8928831B2 (en) TFT-LCD array substrate and manufacturing method thereof
US9709864B2 (en) Array substrate and its manufacturing method and display device
US11189641B2 (en) Method for manufacturing array substrate, array substrate and display apparatus
US20210210515A1 (en) Array substrate, method for manufacturing thereof, display panel and display device
US9274368B2 (en) COA substrate, method for fabricating the same and display device
KR101279927B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US9761617B2 (en) Method for manufacturing array substrate, array substrate and display device
US20160306220A1 (en) A color filter on array substrate and fabricating method thereof as well as a display device
JP6049111B2 (ja) 有機薄膜トランジスタアレイ基板及びその製造方法、並びに表示装置
US10481445B2 (en) Array substrate and fabrication method thereof, and display device
KR100869740B1 (ko) 액정표시소자 및 그 제조방법
KR102390321B1 (ko) 표시 장치 및 이의 제조 방법
JP2010283167A (ja) 電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器
KR100914588B1 (ko) 액정 표시 장치의 하부기판 제조방법
US9690146B2 (en) Array substrate, its manufacturing method, and display device
KR20180079511A (ko) 표시 장치 및 이의 제조 방법
KR20070082090A (ko) 표시 기판 및 이의 제조 방법
JP2002237594A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス
KR20110125399A (ko) 박막 트랜지스터의 제조 방법 및 그를 이용한 평판표시장치의 제조 방법
KR102281844B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100754125B1 (ko) 액정 표시장치의 제조방법
KR20060123810A (ko) 금속패턴 형성방법 및 이를 이용한 액정표시장치 제조방법
KR101198219B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20100073693A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20160033754A1 (en) Display device and method for fabricating the same