CN100378563C - 用于显示器件的薄膜晶体管基板及其制造方法 - Google Patents

用于显示器件的薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN100378563C
CN100378563C CNB2004100837949A CN200410083794A CN100378563C CN 100378563 C CN100378563 C CN 100378563C CN B2004100837949 A CNB2004100837949 A CN B2004100837949A CN 200410083794 A CN200410083794 A CN 200410083794A CN 100378563 C CN100378563 C CN 100378563C
Authority
CN
China
Prior art keywords
thin film
film transistor
slit
electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100837949A
Other languages
English (en)
Other versions
CN1612344A (zh
Inventor
张允琼
赵兴烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1612344A publication Critical patent/CN1612344A/zh
Application granted granted Critical
Publication of CN100378563C publication Critical patent/CN100378563C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种用于显示器件的薄膜晶体管基板，其具有多个薄膜晶体管和连接到薄膜晶体管的像素电极，所述薄膜晶体管包括：位于显示器件的非显示区的多个焊盘电极，用于向显示器件的显示区内的多个薄膜晶体管施加信号；在非显示区内覆盖焊盘电极的保护膜；以及与位于多个焊盘电极中的至少一个相邻的保护膜内的狭缝。

Description

用于显示器件的薄膜晶体管基板及其制造方法
本申请要求享有2003年10月23日在韩国递交的韩国专利申请No.P2003-74138的权益，其在此引用以作参考。
技术领域
本发明涉及一种液晶显示器件，具体地涉及一种用于显示器件的薄膜晶体管基板及其制造方法。
背景技术
通常，液晶显示器(LCD)使用电场控制液晶的光透射比以显示图像。LCD包括具有以矩阵形式设置的液晶单元的液晶显示板和驱动液晶显示板的驱动电路。液晶显示板包括彼此相对的薄膜晶体管基板和滤色片基板，液晶注入在两基板之间，衬垫料在两基板之间保持盒间隙。
薄膜晶体管基板包括彼此交叉的栅极线和数据线。液晶单元限定在相邻对的栅极线和数据线之间。薄膜晶体管分别形成在栅极线和数据线的交叉点附近。薄膜晶体管是连接到数据线和栅极线的开关元件。像素电极形成在每一液晶单元内并连接到薄膜晶体管。定向膜涂覆在薄膜晶体管基板的液晶单元上。栅极线和数据线通过每一条线的焊盘部分接收来自驱动电路的信号。薄膜晶体管响应栅极线上的扫描信号，将来自数据线的像素信号施加到像素电极。
滤色片基板包括形成在每一液晶单元内的滤色片。在滤色片基板上的黑矩阵分隔开滤色片。共同向液晶单元施加基准电压的公共电极形成在滤色片上。定向膜涂覆在公共电极上。
通过将薄膜晶体管基板和滤色片基板粘接在一起装配液晶显示板。然后，在薄膜晶体管基板和滤色片基板之间注入液晶，再密封液晶注入孔。在制造这样的液晶显示器的过程中，形成薄膜晶体管基板的工艺较为复杂并且是占据了液晶显示板制造成本中的主要部分。形成薄膜晶体管的半导体工艺由于需要多轮掩模工序而变得非常昂贵。一轮掩模工序包括多个步骤，例如薄膜淀积、清洗、光刻、蚀刻、光刻胶剥离和检测步骤等。为了降低半导体工艺的成本，已经开发出用减少数量的掩模工序制造的薄膜晶体管基板。近来，已经开发出比现有的标准五轮掩模工序少一轮掩模工序的四轮掩模工序。
图1示出了通过四轮掩模工序制造的薄膜晶体管基板的平面图。图2示出了沿图1中的I-I’线截取的薄膜晶体管基板的截面图。参照图1和图2，薄膜晶体管基板包括在下基板42上形成的栅极线2和数据线4，二者彼此交叉并在其中间设有栅极绝缘膜44。薄膜晶体管6形成在每一交叉点附近。连接到薄膜晶体管的像素电极18形成在由栅极线2和数据线4限定的单元区域内。而且，薄膜晶体管基板包括在像素电极18与另一单元区域的栅极线2的重叠区域设置的存储电容20。栅极焊盘部分26连接到栅极线2，并且数据焊盘部分34连接到数据线4。
薄膜晶体管6包括连接到栅极线2的栅极8、连接到数据线4的源极10以及连接到像素电极18的漏极12。有源层14与栅极8重叠并且在源极10和漏极12之间具有一沟道。如图2所示，有源层14也与数据线4、下数据焊盘电极36和上存储电极22相重叠。在有源层14上，还形成用于与数据线4、源极10、漏极12、下数据焊盘电极36和上存储电极22欧姆接触的欧姆接触层48。薄膜晶体管6响应施加到栅极线2的扫描信号，将来自数据线4的像素信号提供到像素电极18。
像素电极18通过贯穿保护膜50的第一接触孔16连接到薄膜晶体管6的漏极12。当像素信号施加到像素电极时，在位于上基板(未示出)的公共电极和像素电极之间产生电势差。由于液晶的介电各向异性，该电势差使位于薄膜晶体管基板和上基板之间的液晶旋转，并可以使来自光源(未示出)的光通过其传输。
存储电容20包括上存储电极22和另一单元区域的栅极线2，二者彼此重叠并在其间设有栅极绝缘膜44、有源层14和欧姆接触层48。像素电极18和上存储电极22彼此重叠并在其间设有保护膜50，二者通过保护膜50中的第二接触孔24相连接。存储电容20可以使充在像素电极18中的像素信号稳定保持，直到下一像素信号到来为止。
栅极线2通过栅极焊盘部分26连接到栅极驱动器(未示出)。栅极焊盘部分26包括从栅极线2延伸的下栅极焊盘电极28和通过贯穿栅极绝缘膜44和保护膜50的第三接触孔30连接到下栅极焊盘电极28的上栅极焊盘电极32。数据线4通过数据焊盘部分34连接到数据驱动器(未示出)。数据焊盘部分34包括从数据线4延伸的下数据焊盘电极36和通过贯穿保护膜50的第四接触孔38连接到下数据焊盘电极36的上数据焊盘电极40。
下面参照图3A到3D详细描述具有上述结构的薄膜晶体管基板采用四轮掩模工序的制造方法。参照图3A，在下基板42上，通过第一掩模工序形成包括栅极线2、栅极8和下栅极焊盘电极28的栅极金属图案。
首先，通过例如是溅射的淀积技术在下基板42上形成栅极金属层。然后，通过光刻对栅极金属层构图。执行使用第一掩模的蚀刻工序以形成包括栅极线2、栅极8和下栅极焊盘电极28的栅极金属图案。栅极金属层可以是铬(Cr)、钼(Mo)和铝族金属等的单层或双层结构。
参照图3B，在具有栅极金属图案的下基板42上涂覆栅极绝缘膜44。而且，使用第二掩模，在栅极绝缘膜44上形成包括有源层14的半导体图案。另外，在第二掩模工序中还形成欧姆接触层48和包括数据线4、源极10、漏极12、下数据焊盘电极36和上存储电极22的源极/漏极金属图案。
具体地说，通过例如是等离子体增强型化学汽相淀积(PECVD)和溅射等淀积技术，在具有栅极金属图案的下基板42上顺序形成栅极绝缘膜44、非晶硅层、n+非晶硅层和源极/漏极金属层。这里，栅极绝缘膜44由例如是氮化硅(SiNx)或氧化硅(SiOx)等无机绝缘材料形成。源极/漏极金属选自钼(Mo)、钛(Ti)、钽(Ta)或钼合金等。
然后，使用第二掩模，通过光刻在源极/漏极金属层上形成光刻胶图案。这样，在薄膜晶体管的沟道部分具有衍射曝光部分的衍射曝光掩模用作第二掩模，以允许沟道部分的光刻胶图案具有比其它源极/漏极图案部分低的高度。
接着，使用光刻胶图案，通过湿蚀刻工序构图源极/漏极金属图案，以形成包括数据线4、源极10、与源极10一体的漏极12以及上存储电极22的源极/漏极金属图案。然后，使用同样的光刻胶图案，通过干蚀刻工序同时对n+非晶硅层和非晶硅层构图，以形成欧姆接触层48和有源层14。
通过灰化工序，具有相对低高度的光刻胶图案从沟道部分去除，然后，通过干蚀刻工序，蚀刻源极/漏极金属图案和沟道部分的欧姆接触层48。这样，暴露出沟道部分的有源层14，以将源极10从漏极12断开。然后，通过剥离工序去除剩余在源极/漏极金属图案组上的光刻胶图案。
参照图3C，在具有源极/漏极金属图案的栅极绝缘膜44上形成包括第一到第四接触孔16、24、30和38的保护膜50。具体地说，通过例如是等离子体增强型化学汽相淀积(PECVD)的淀积技术，在具有源极/漏极金属图案的栅极绝缘膜44上整体形成保护膜50。然后，通过光刻和使用第三掩模的蚀刻工序对保护膜50构图，以限定第一到第四接触孔16、24、30和38。第一接触孔16贯穿保护膜50并暴露出漏极12，第二接触孔24贯穿保护膜50并暴露出上存储电极22。第三接触孔30贯穿保护膜50和栅极绝缘膜44并暴露出下栅极焊盘电极28。第四接触孔38贯穿保护膜50并暴露出上数据焊盘电极36。
保护膜50由与栅极绝缘膜44相似的无机绝缘材料形成，或者是利用具有小介电常数的丙烯酸化合物、BCB(苯并环丁烯)或PFCB(全氟环丁烷)等有机绝缘材料形成。
参照图3D，通过第四掩模工序，在保护膜50上形成包括像素电极18、上栅极焊盘电极32和上数据焊盘电极40的透明导电膜图案。
通过例如是溅射等淀积技术，在保护膜50上整体淀积透明导电膜。然后，通过光刻和使用第四掩模的蚀刻工序对透明导电膜构图，以形成包括像素电极18、上栅极焊盘电极32和上数据焊盘电极40的透明导电膜图案。像素电极18通过第一接触孔16电连接到漏极12，而通过第二接触孔24电连接到上存储电极22。上栅极焊盘电极32通过第三接触孔30电连接到下栅极焊盘电极28。上数据焊盘电极40通过第四接触孔38电连接到下数据焊盘电极36。这里，透明导电膜由铟锡氧化物(ITO)、锡氧化物(TO)或铟锌氧化物(IZO)形成。
如上所述，现有技术薄膜晶体管基板及其制造方法采用了四轮掩模工序，与使用五轮掩模工序相比，减少了制造工序的数量并且因此减少了成比例于减少的制造工序数量的制造成本。然而，四轮轮掩模工序仍然是复杂并且昂贵的制造工序。这样，仍然必要简化制造工序并进一步减少制造成本。
发明内容
因此，本发明是涉及一种用于显示器件的薄膜晶体管基板及其制造方法，其基本上克服了由于现有技术的局限和缺点而产生的一个或多个问题。
因此，本发明的一个目的是提供一种用于显示器件的薄膜晶体管基板及其制造方法，其通过使用掀离工艺(lift-off process)而具有简化的工序。
本发明的另一目的是提供一种用于显示器件的薄膜晶体管基板及其制造方法，其具有改善的掀离能力。
下面的描述阐明本发明的其它特点和优点，一部分可以通过描述清晰得到，或者通过实施本发明而得到。本发明的目的和其它优点可以通过说明书及其权利要求范围特别指出的结构和附图实现和获得。
为了实现本发明的这些和其他目的，一种用于显示器件的薄膜晶体管基板具有多个薄膜晶体管和连接到薄膜晶体管的像素电极，所述薄膜晶体管基板包括：位于显示器件的非显示区的多个焊盘电极，用于向显示器件的显示区内的多个薄膜晶体管施加信号；在非显示区内覆盖焊盘电极的保护膜；以及与多个焊盘电极中的至少一个相邻的保护膜中的狭缝。
按照本发明的另一方面，一种用于显示器件的薄膜晶体管基板具有多个薄膜晶体管和连接到薄膜晶体管的像素电极，其制造方法包括如下步骤：在显示器件的非显示区内形成多个焊盘电极，以向显示器件的显示区的薄膜晶体管施加信号；形成覆盖焊盘电极的绝缘膜；使用光刻胶图案在焊盘电极附近的绝缘膜中形成狭缝；使用通过狭缝渗透的剥离器去除光刻胶图案。
按照本发明的再一方面，一种用于显示器件的薄膜晶体管基板具有多个薄膜晶体管和连接到薄膜晶体管的像素电极，其制造方法包括如下步骤：在显示器件的非显示区内和显示区内形成栅极绝缘膜；在非显示区的栅极绝缘膜上形成多条信号线，用于向显示区的薄膜晶体管施加信号；形成覆盖所述薄膜晶体管和信号线的保护膜；构图所述保护膜和栅极绝缘膜，以形成多条信号线附近的狭缝；在覆盖保护膜的光刻胶图案上形成透明导电膜；以及使用剥离器去除由透明导电膜覆盖的光刻胶图案，所述剥离器通过狭缝渗透在光刻胶图案和保护膜之间。
应该理解，上面的概括性描述和下面的详细描述都是示例性和解释性的，意欲对要保护的本发明提供进一步解释。
附图说明
所包括的附图用于进一步理解本发明，其包含在说明书内并构成说明书的一部分，并与说明书一起解释本发明的实施例和原理。
图1示出了现有技术薄膜晶体管基板的部分平面图；
图2示出了沿图1中的I-I’线截取的薄膜晶体管基板的截面图；
图3A到3D逐步示出了图2中的薄膜晶体管基板的制造方法的截面图；
图4示出了按照本发明一实施例的薄膜晶体管基板的部分平面图；
图5示出了沿图4中的III-III’、IV-IV’和V-V’线截取的薄膜晶体管的截面图；
图6A到6F逐步示出了图5中的薄膜晶体管基板的制造方法的截面图；
图7A和7B分别示出了按照本发明另一实施例的薄膜晶体管基板中的栅极焊盘区域的部分平面图和截面图；
图8A和8B分别示出了按照本发明另一实施例的薄膜晶体管基板中的数据焊盘区域的部分平面图和截面图；
图9A和9B分别示出了按照本发明另一实施例的薄膜晶体管基板中的剥离区域上的线的部分平面图和截面图；
图10A到10C逐步示出了图7B、8B和9B中所示的薄膜晶体管基板的制造方法截面图。
具体实施方式
下面参照附图详细描述本发明的优选实施例。下面参照图4到图10C详细描述本发明的优选实施例。
图4示出了按照本发明一实施例的薄膜晶体管基板的部分平面图，图5示出了沿图4中的III-III’、IV-IV’和V-V’线截取的薄膜晶体管基板的截面图。参照图4和图5，薄膜晶体管基板包括在下基板142上彼此交叉的栅极线102和数据线104，在下基板142和这些线之间设有栅极绝缘膜144。在栅极线102和数据线104的交叉点附近设有薄膜晶体管106。像素电极118设在由栅极线102和数据线104限定的像素区内，像素电极118连接到薄膜晶体管。而且，薄膜晶体管基板包括与另一像素区的栅极线102重叠的存储电容120，其中第一上存储电极122和第二上存储电极125连接到像素电极118。栅极焊盘126连接到栅极线102。数据焊盘134连接到数据线104。
薄膜晶体管106包括连接到栅极线102的栅极108、连接到数据线104的源极110、与源极110相对的漏极112以及与栅极108重叠的有源层114，其中在栅极108和有源层114之间设有栅极绝缘膜144。有源层114具有在源极110和漏极112之间的沟道部分。欧姆接触层146形成在除了沟道部分以外的有源层114上以使源极110和漏极112形成欧姆接触。另外，有源层114和欧姆接触层146与数据线104、下数据焊盘电极136和第一上存储电极122相重叠。
贯穿保护膜150和栅极绝缘膜144的像素孔160位于栅极线102和数据线104的交叉点附近的像素区内。像素电极118在像素孔160内与保护膜150相接触。而且，像素电极118连接到由于像素孔160的形成暴露出的部分漏极的侧表面。
存储电容120包括作为下存储电极的另一像素区的栅极线102以及与下存储电极重叠的第一和第二上存储电极122和125，其中在另一像素区的栅极线102和上电极122和125之间设有栅极绝缘膜144。像素电极118连接到在形成像素孔160时暴露出的部分第一上存储电极122的侧表面。第二上存储电极125形成在贯穿欧姆接触层146的第一接触孔124内。有源层114连接到第一上存储电极122的侧表面。这样，会使得第二上存储电极125和另一像素区的栅极线102之间的距离减少，由于在第二上电极125和另一像素区的栅极线102之间只有栅极绝缘膜144，存储电容120的电容值增加。
栅极焊盘126包括从栅极线102延伸的下栅极焊盘电极128和形成在贯穿保护膜150和栅极绝缘膜144的第一接触孔130内并连接到下栅极焊盘电极128的上栅极焊盘电极132。数据焊盘134包括从数据线104延伸的下数据焊盘电极136和连接到下数据焊盘电极136侧表面的上数据焊盘电极140。上数据焊盘电极140形成在贯穿保护膜150、下数据焊盘电极136、欧姆接触层146和有源层114的第二接触孔138内。
按照本发明一实施例的具有上述结构的薄膜晶体管基板由于使用了掀离工艺，可以通过下面图6A到6F所示的三轮掩模工序制造。参照图6A，通过第一掩模工序，在下基板142上形成包括栅极线102、连接到栅极线102的栅极108和下栅极焊盘电极128的栅极金属图案。
更具体地说，第一掩模工序包括通过例如是溅射的淀积技术在下基板142上形成栅极金属层。然后，通过光刻和使用第一掩模的蚀刻对栅极金属层构图，以形成包括栅极线102、栅极108和下栅极焊盘电极128的栅极金属图案。栅极金属可以由Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)或Cr/Al(Nd)等形成。
参照图6B，通过第二掩模工序，形成栅极绝缘膜144A，而后形成包括有源层114和欧姆接触层146的半导体图案。另外，使用第二掩模工序还形成包括栅极线104、源极110、漏极112、下数据焊盘电极136和与栅极线102重叠的上存储电极122的源极/漏极金属图案。
第二掩模工序可以开始于栅极绝缘膜144A。通过例如是PECVD或溅射等淀积技术，在具有栅极金属图案的下基板142上顺序形成非晶硅层、n+非晶硅层和源极/漏极金属层。
栅极绝缘膜144A可以由例如是氮化硅(SiNx)或氧化硅(SiOx)等无机绝缘材料形成，源极/漏极金属可以由Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)或Cr/Al(Nd)等形成。
接着，在源极/漏极金属层上涂覆光刻胶，然后通过使用部分曝光的第二掩模进行光刻，形成对应于薄膜晶体管的沟道部分具有相对低高度的光刻胶图案。通过使用光刻胶图案的湿蚀刻工序对源极/漏极金属层构图，形成包括数据线104、薄膜晶体管的源极110、与源极110一体的漏极图案112以及与栅极线102重叠的第一上存储电极122的源极/漏极金属图案。另外，通过使用相同光刻胶图案的干蚀刻工序，对n+非晶硅层和非晶硅层同时构图，以形成沿着源极/漏极金属图案的欧姆接触层146和有源层114的结构。
接着，通过灰化工序，去除对应于沟道部分的具有相对低高度的光刻胶图案，然后通过干蚀刻工序蚀刻位于薄膜晶体管的沟道部分的源极/漏极金属图案和欧姆接触层146，以将源极110从漏极112分隔开并且暴露出有源层114。另外，通过剥离工序，去除剩余在源极/漏极金属图案部分上的全部光刻胶图案。
参照图6C到6F，在下基板142上形成保护膜150A。然后，通过第三掩模工序对整个保护膜150A和栅极绝缘膜144A构图，以形成像素孔160和第一到第三接触孔124、130和138。然后通过掀离工艺形成包括像素电极118、上栅极焊盘电极132、上数据焊盘电极140和第二上存储电极125的透明导电图案。
更具体地说，如图6C所示，第三掩模工序开始于在整个栅极绝缘膜144A和源极/漏极金属图案上形成保护膜150A。保护膜150A由无机绝缘材料或类似于栅极绝缘膜144A的有机绝缘材料形成。另外，通过使用第三掩模的光刻工序，在整个保护膜150A上形成光刻胶图案152。
然后，如图6D所示，通过使用光刻胶图案152的蚀刻工序对整个保护膜150A和栅极绝缘膜144A构图，以形成具有像素孔160和第一到第三接触孔124、130和138的保护膜150和栅极绝缘膜144。这样，当源极/漏极金属由通过干蚀刻法蚀刻的材料形成时，没有与光刻胶图案152重叠的部分漏极112、第一上存储电极122和上数据焊盘电极136以及部分源极/漏极金属图案连同其下面的欧姆接触层146和有源层114一起被蚀刻。
接着，如图6E所示，通过例如是溅射等淀积技术，在具有光刻胶图案152的薄膜晶体管基板上形成透明导电膜154。透明导电膜154可以是铟锡氧化物(ITO)、锡氧化物(TO)、铟锌氧化物(IZO)、SnO2等。然后，如图6F所示，通过掀离工艺同时去除光刻胶图案152和其上的透明导电膜154，以形成包括像素电极118、上栅极焊盘电极132、上数据焊盘电极140和第二上存储电极125的透明导电图案。这时，像素孔160以及贯穿保护膜150的第一到第三接触孔124、130和138用作剥离器渗透路径(stripper infiltration path)A，从而使得光刻胶图案152容易地从保护膜150上分隔开。
构图在像素孔160内的像素电极118与保护膜150相连接，并且连接到漏极112和第一上存储电极122的侧表面。构图在第一接触孔124内的第二上存储电极125与保护膜150相连接，并且连接到第一上存储电极122的侧表面。构图在第二接触孔130内的上栅极焊盘电极132与保护膜150相连接，并且连接到其下的下栅极焊盘电极128。构图在第三接触孔138内的上数据焊盘电极140与保护膜150相连接，并且连接到下数据焊盘电极136的侧表面。
如上所述，按照本发明一实施例的薄膜晶体管基板通过第一掩模工序形成栅极金属图案，通过第二掩模工序形成半导体图案和源极/漏极金属图案。通过第三掩模工序构图保护膜和栅极绝缘图案，以及通过掀离工艺形成透明导电图案。因此，由于掩模数量的减少，可以简化半导体制造工序并且降低制造成本。
在本发明的另一实施例中，提高了从基板分隔与透明导电膜覆盖的光刻胶图案的掀离能力，其使用保护膜中的狭缝提供附加的剥离器渗透路径。形成狭缝以提供剥离器容易渗透进光刻胶图案和保护膜之间接触面的路径，从而提高光刻胶图案的掀离能力。狭缝形成在非显示区内，而不是具有薄膜晶体管和像素电极的显示区内。这是因为，如图6E所示，对于像素孔160，由于路径相对较宽，剥离器在显示区不用移动很远，剥离器渗透路径A就足够了。然而，对于栅极焊盘126和数据焊盘134的接触孔130和138，由于路径很窄，剥离器必须移动很远而伸出更多，剥离器渗透路径A就不充分。下面，参照图7A到图11C描述薄膜晶体管基板内的附加的剥离器渗透路径，即狭缝，的示例性例子。
图7A和7B示出了非显示区的部分栅极焊盘区域，其包括彼此平行形成的多个栅极焊盘305。栅极焊盘305包括下栅极焊盘电极300和位于多个贯穿保护膜324和栅极绝缘膜322的接触孔内并连接到下栅极焊盘电极300的上栅极焊盘电极304。下栅极焊盘电极300通过栅极链(未示出)连接到位于显示区的栅极线(未示出)。
下栅极焊盘电极300连接到位于焊盘区外面、用于在制造薄膜晶体管之后进行信号检测的偶数和奇数短路棒302和303，偶数短路棒302共同连接到多个偶数下栅极焊盘电极300，而奇数短路棒303共同连接到多个奇数下栅极焊盘电极300。奇数短路棒303的垂直部分303A和水平部分303B由与下栅极焊盘电极300相同的栅极金属形成。由栅极金属形成的偶数短路棒302的垂直部分302A通过接触电极310连接到其由源极/漏极金属形成的水平部分302B。
栅极焊盘区还包括形成在信号线之间用作剥离器渗透路径的狭缝306。例如，狭缝306在栅极焊盘305之间的区域贯穿保护膜324和栅极绝缘膜322形成，但却隔离于上栅极焊盘电极304之间的区域。例如，狭缝306位于栅极焊盘305之间的区域内，而不是由透明导电材料形成的上栅极焊盘电极304附近的区域内。狭缝306的位置防止了由于通过掀离工艺剩余在狭缝306中的透明导电图案326与粘附在上栅极焊盘电极的透明导电膜的透明导电图案326的连接而在彼此相邻的上栅极焊盘电极304的左、右侧形成短路。在其外侧附近的狭缝306在短路棒的垂直部分302B和303B之间延伸。在显示区附近的狭缝306向栅极链(未示出)延伸。由上栅极焊盘电极304提供的贯穿保护膜324的接触孔也是一剥离器渗透路径。
图8A和8B示出了强调数据链部分的非显示区的数据焊盘区，其包括彼此平行设置的多个数据焊盘315和数据链318。数据焊盘315包括下数据焊盘312和位于贯穿保护膜324和栅极绝缘膜322的多个接触孔内并连接到下数据焊盘电极312的上数据焊盘电极314。下数据焊盘电极312通过具有弯曲形状的数据链318连接到显示区的数据线(未示出)。而且，下数据焊盘电极312连接到位于焊盘区外侧的偶数和奇数短路棒(未示出)，以在制造薄膜晶体管之后进行信号检测。
数据焊盘区还包括位于信号线之间作为剥离器渗透路径的狭缝316。例如，狭缝316贯穿数据焊盘315之间和数据链318之间的保护膜324和栅极绝缘膜322。而且，狭缝316分隔于栅极焊盘315之间和数据链318之间内的区域。例如，狭缝316位于除了在数据焊盘之间由透明导电膜形成的上数据焊盘电极314附近区域之外的剩余区域。位于数据焊盘315之间朝向显示区的狭缝316一直延伸到数据链318之间。或者，狭缝316位于多个数据焊盘315之间和多个数据链318之间。而且，上数据焊盘电极314的接触孔用作剥离器渗透路径。
图9A和9B示出了在非显示区的栅极焊盘部分和数据焊盘部分之间的部分玻上线(line on glass，LOG)区域，其包括多个彼此独立形成的多条LOG型信号线。LOG型信号线210通过连同数据驱动器设置的带式封装(TCP)将栅极控制信号和电源信号施加到连同栅极驱动器设置的栅极TCP。更具体地说，多条LOG型信号线210提供来自电源的直流电压，例如是栅极低电压VGL、栅极高电压VGH、公共电压VCOM、地电压GND和基极驱动电压(base drivingVoltage)VCC，以及来自时序控制器的栅极控制信号，例如是栅极起始脉冲GSP、栅极移位时钟GSC和栅极使能信号GOE等。这种LOG型信号线210具有避免栅极印刷电路板(PCB)贴接到栅极TCP上的优点。
LOG区还包括在LOG型信号线210上面和LOG信号线210之间用作剥离器渗透路径的狭缝214和216。例如，狭缝214位于LOG型信号线210的上面，狭缝216位于LOG型信号线210之间并贯穿保护膜324和栅极绝缘膜322。另外，狭缝214和216在LOG型信号线210上面和LOG型信号线210之间分隔为多个狭缝。由于掀离工艺，透明导电图案213和215剩余在狭缝214和216内。
图10A到10C分别示出了图7B、8B和9B所示的栅极焊盘区、数据焊盘区和LOG区的制造方法的截面图。参照图10A，通过第一掩模工序，同时形成下栅极焊盘电极300、栅极链(未示出)和LOG型信号线210以形成栅极金属图案。之后，在其上形成栅极绝缘膜322。然后，通过第二掩模工序，在栅极绝缘膜322上形成数据链318和下数据焊盘电极312，以及源极/漏极金属图案和半导体图案。接着，通过第三掩模工序形成保护膜324和在其上用于构图保护膜324的光刻胶图案328。光刻胶328具有将对应于接触孔和狭缝部分的保护膜324暴露出的形状。
参照图10B，沿着光刻胶图案328蚀刻保护膜324和栅极绝缘膜322以形成狭缝306、316、214和216以及焊盘部分的接触孔(未示出)。然后，在光刻胶图案328没有去除的状态下涂覆透明导电膜325。然后，如图10C所示，通过剥离器去除覆盖有透明导电膜325的光刻胶图案328，以保留位于狭缝306、316、214和216内的透明导电膜图案326、330、213和215以及位于接触孔内的上栅极和数据焊盘电极304和314。这样，位于保护膜324和栅极绝缘膜322的狭缝306、316、214和216以及位于焊盘部分的接触孔用作剥离器渗透路径A。
多个剥离器通过剥离器渗透路径A渗透进光刻胶图案328和保护膜324之间的接触面部分，使得覆盖有透明导电膜325的光刻胶图案328容易地从保护膜324分隔开。这是因为，由于具有狭缝306、316、214和216以及接触孔的部分保护膜324的过度蚀刻，光刻胶图案328的边缘部分具有比保护膜324的边缘部分更突出的形状。透明导电膜325在光刻胶图案328的边缘部分和保护膜324之间呈直线淀积，使得在突出的光刻胶图案328的边缘部分产生开口或者是淀积得相对较薄。这样，剥离器可以容易地渗透进光刻胶图案328和保护膜324之间的开口或淀积相对较薄的透明导电膜324。
如上所述，按照本发明的实施例，使用掀离工艺实现了使用三轮掩模工序的工艺，从而降低了制造成本并提高了产量。而且，按照本发明的实施例，用作剥离器渗透路径的多个狭缝位于信号线上面和信号线之间，从而提高了覆盖有透明导电膜的光刻胶图案的掀离能力。
本领域的技术人员应了解，在不脱离本发明的精神或范围的前提下，本发明还有各种改进和变化。因此，任何在本申请所附权利要求和其等同物范围内对本发明所作的各种改进和变化都将落入本发明的保护范围之内。

Claims (29)

1.一种用于显示器件的薄膜晶体管基板，其具有多个薄膜晶体管和连接到薄膜晶体管的像素电极，所述薄膜晶体管包括：
位于显示器件的非显示区的多个焊盘电极，用于向显示器件的显示区内的多个薄膜晶体管施加信号；
在非显示区内覆盖焊盘电极的保护膜；以及
与多个焊盘电极中的至少一个相邻的保护膜中的狭缝，用于渗透剥离器。
2.按照权利要求1所述的薄膜晶体管基板，其特征在于，所述狭缝位于非显示区的多个焊盘电极的两个焊盘电极之间。
3.按照权利要求1所述的薄膜晶体管基板，其特征在于，还进一步包括：
玻上线(LOG)型信号线，用于提供驱动器驱动栅极线和数据线所需的驱动信号，其中所述狭缝位于非显示区中的L0G型信号线之上或之间。
4.按照权利要求1所述的薄膜晶体管基板，其特征在于，所述狭缝贯穿覆盖多个焊盘电极的保护膜和栅极绝缘膜。
5.按照权利要求1所述的薄膜晶体管基板，其特征在于，所述多个焊盘电极中的至少两个包括：
下焊盘电极；
位于下焊盘电极之上的保护膜中的多个接触孔；以及
位于多个接触孔内的上焊盘电极。
6.按照权利要求5所述的薄膜晶体管基板，其特征在于，所述狭缝位于除与上焊盘电极相邻的区域之外的焊盘电极之间区域的多个焊盘电极中的至少两个焊盘电极之间。
7.按照权利要求6所述的薄膜晶体管基板，其特征在于，所述位于焊盘电极之间的狭缝延伸到连接到焊盘电极的链之间的区域。
8.按照权利要求7所述的薄膜晶体管基板，其特征在于，所述焊盘电极是数据焊盘电极并且所述链是数据链。
9.按照权利要求7所述的薄膜晶体管基板，其特征在于，所述焊盘电极是栅极焊盘电极并且所述链是栅极链。
10.按照权利要求3所述的薄膜晶体管基板，其特征在于，所述狭缝贯穿保护膜和栅极绝缘膜。
11.按照权利要求1所述的薄膜晶体管基板，其特征在于，透明导电图案位于狭缝内。
12.按照权利要求1所述的薄膜晶体管基板，其特征在于，还进一步包括：
连接到焊盘电极的短路棒，
其中狭缝也位于短路棒之间。
13.一种用于显示器件的薄膜晶体管基板，其具有多个薄膜晶体管和连接到薄膜晶体管的像素电极，所述薄膜晶体管包括：
多条信号线，用于向多个薄膜晶体管施加信号；以及
位于信号线上面或信号线之间的保护膜上的狭缝，用以渗透剥离器。
14.一种用于制造显示器件用的薄膜晶体管基板的方法，所述的薄膜晶体管基板具有多个薄膜晶体管和连接到薄膜晶体管的像素电极，该方法包括如下步骤：
在显示器件的非显示区形成多个焊盘电极，以向显示器件的显示区的薄膜晶体管施加信号；
形成覆盖焊盘电极的绝缘膜；
使用光刻胶图案在焊盘电极附近的绝缘膜内形成狭缝；
使用通过狭缝渗透的剥离器去除光刻胶图案。
15.一种用于制造显示器件用的薄膜晶体管基板的方法，所述的薄膜晶体管基板具有多个薄膜晶体管和连接到薄膜晶体管的像素电极，该方法包括如下步骤：
在显示器件的非显示区内和显示区内形成栅极绝缘膜；
在非显示区的栅极绝缘膜上形成多条信号线，用于向显示区的薄膜晶体管施加信号；
形成覆盖所述薄膜晶体管和信号线的保护膜；
构图保护膜和栅极绝缘膜，以形成多条信号线附近的狭缝；
在覆盖保护膜的光刻胶图案上形成透明导电膜；以及
使用剥离器去除由透明导电膜覆盖的光刻胶图案，所述剥离器通过狭缝渗透在光刻胶图案和保护膜之间。
16.按照权利要求15所述的方法，其特征在于，所述形成多条信号线的步骤包括：
形成连接到薄膜晶体管的栅极线和数据线，并在栅极线和数据线之间设有栅极绝缘膜，使得栅极线和数据线彼此交叉并限定出像素区。
17.按照权利要求16所述的方法，其特征在于，还进一步包括如下步骤：
在形成多条信号线时还形成连接到栅极线的栅极链和连接到栅极链的下栅极焊盘电极；
在形成狭缝时还形成多个贯穿位于下栅极焊盘电极之上的栅极绝缘膜和保护膜的接触孔；以及
在形成像素电极时还形成位于多个接触孔内的上栅极焊盘电极。
18.按照权利要求17所述的方法，其特征在于，所述狭缝贯穿位于栅极焊盘之间或栅极链之间的保护膜和栅极绝缘膜。
19.按照权利要求17所述的方法，其特征在于，所述位于栅极焊盘之间的狭缝单独形成以避开上栅极焊盘电极的附近区域。
20.按照权利要求18所述的方法，其特征在于，所述位于栅极焊盘之间的狭缝也位于栅极链之间。
21.按照权利要求15所述的方法，其特征在于，还进一步包括如下步骤：
在形成信号线时，在所述非显示区内还形成连接到数据线的数据链和连接到数据链的下数据焊盘电极；
在形成狭缝时还形成多个贯穿位于下数据焊盘电极之上的保护膜的接触孔；以及
形成位于多个接触孔内的上数据焊盘电极。
22.按照权利要求21所述的方法，其特征在于，所述狭缝贯穿位于数据焊盘之间或数据链之间的保护膜和栅极绝缘膜。
23.按照权利要求22所述的方法，其特征在于，所述位于数据焊盘之间的狭缝单独形成以避开上数据焊盘电极的附近区域。
24.按照权利要求22所述的方法，其特征在于，所述位于数据焊盘之间的狭缝也位于数据链之间。
25.按照权利要求15所述的方法，其特征在于，所述形成信号线的步骤包括：
在所述非显示区形成玻上线(LOG)型信号线，以提供驱动器驱动栅极线和数据线所需的驱动信号。
26.按照权利要求25所述的方法，其特征在于，所述狭缝在LOG型信号线上或LOG型信号线之间贯穿保护膜和栅极绝缘膜。
27.按照权利要求15所述的方法，其特征在于，透明导电图案剩余在狭缝内。
28.按照权利要求15所述的方法，其特征在于，在形成狭缝时，过度蚀刻保护膜，以使得光刻胶图案的边缘部分突出于保护膜的边缘部分。
29.按照权利要求15所述的方法，其特征在于，还进一步包括如下步骤：
在形成多条信号线时还形成连接到信号线的短路棒，其中狭缝也位于短路棒之间。
CNB2004100837949A 2003-10-23 2004-10-22 用于显示器件的薄膜晶体管基板及其制造方法 Active CN100378563C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030074138A KR100561646B1 (ko) 2003-10-23 2003-10-23 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR1020030074138 2003-10-23

Publications (2)

Publication Number Publication Date
CN1612344A CN1612344A (zh) 2005-05-04
CN100378563C true CN100378563C (zh) 2008-04-02

Family

ID=34511026

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100837949A Active CN100378563C (zh) 2003-10-23 2004-10-22 用于显示器件的薄膜晶体管基板及其制造方法

Country Status (5)

Country Link
US (2) US7202116B2 (zh)
JP (1) JP4117281B2 (zh)
KR (1) KR100561646B1 (zh)
CN (1) CN100378563C (zh)
DE (1) DE102004051624B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241544A (zh) * 2013-06-17 2014-12-24 三星显示有限公司 阵列衬底

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007686B1 (ko) * 2003-12-11 2011-01-13 엘지디스플레이 주식회사 액정표시패널의 제조방법
KR100989264B1 (ko) * 2004-05-31 2010-10-20 엘지디스플레이 주식회사 구동 회로가 내장된 액정 표시 패널 및 그 제조 방법
KR101024651B1 (ko) * 2004-06-05 2011-03-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 모기판 및 그 제조 방법
KR101056013B1 (ko) * 2004-08-03 2011-08-10 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100654569B1 (ko) * 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20060199314A1 (en) * 2005-03-02 2006-09-07 Chiun-Hung Chen Thin film transistor, and method of fabricating thin film transistor and pixel structure
KR101183425B1 (ko) * 2005-06-30 2012-09-14 엘지디스플레이 주식회사 액정 표시 장치의 제조 방법 및 장치
KR100919636B1 (ko) * 2005-06-30 2009-09-30 엘지디스플레이 주식회사 리프트 오프를 이용한 패턴 형성 방법과 이를 이용한액정표시장치용 어레이 기판의 제조방법
KR101192750B1 (ko) * 2005-12-30 2012-10-18 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101263196B1 (ko) * 2006-01-02 2013-05-10 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US8319166B2 (en) 2006-01-18 2012-11-27 National University Corporation Shizuoka University Solid-state image pick-up device and pixel signal readout method having dual potential well, dual transfer gate electrode and dual floating-diffusion region for separately transferring and storing charges respectively
KR100914784B1 (ko) * 2006-05-17 2009-08-31 엘지디스플레이 주식회사 전계발광소자 및 그 제조방법
KR101228475B1 (ko) 2006-06-05 2013-01-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101346941B1 (ko) 2006-06-30 2014-01-03 엘지디스플레이 주식회사 평판표시장치 및 그 제조방법
KR101209045B1 (ko) 2006-09-15 2012-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100805124B1 (ko) * 2007-03-05 2008-02-21 삼성에스디아이 주식회사 표시 장치의 제조 방법 및 표시 장치
CN101614917B (zh) 2008-06-25 2011-04-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101847608B (zh) * 2009-03-27 2015-06-17 北京京东方光电科技有限公司 阵列基板及制造方法
TW201037436A (en) * 2009-04-10 2010-10-16 Au Optronics Corp Pixel unit and fabricating method thereof
JP5275517B2 (ja) * 2010-07-21 2013-08-28 シャープ株式会社 基板及びその製造方法、表示装置
US9293073B2 (en) * 2011-12-14 2016-03-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Testing system
RS57919B1 (sr) * 2011-12-16 2019-01-31 Poseida Therapeutics Inc Trpc4 modulatori za primenu u lečenju ili prevenciji bola
KR101889439B1 (ko) * 2012-03-22 2018-08-20 엘지디스플레이 주식회사 액정표시장치, 액정표시장치 노광용 마스크 및 액정표시장치 제조방법
KR102257119B1 (ko) * 2013-06-17 2021-05-31 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
US9741745B2 (en) * 2013-08-30 2017-08-22 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device
US9666814B2 (en) 2014-03-07 2017-05-30 Samsung Display Co., Ltd. Display device and method of manufacturing the same
CN104409483B (zh) * 2014-10-16 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102659044B1 (ko) * 2015-12-31 2024-04-19 엘지디스플레이 주식회사 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치
KR101831186B1 (ko) 2016-06-30 2018-02-22 엘지디스플레이 주식회사 코플라나 형태의 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
CN106711151B (zh) * 2017-01-03 2019-09-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US20180292694A1 (en) * 2017-04-11 2018-10-11 Shenzhen China Star Optoelectronics Technology Co. , Ltd. A method for improving the mask stripping efficiency of an array substrate, an array substrate and a display panel
CN107785382A (zh) * 2017-12-05 2018-03-09 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法及显示装置的制作方法
KR102506035B1 (ko) * 2017-12-27 2023-03-03 엘지디스플레이 주식회사 전계발광 표시장치
CN108807426B (zh) * 2018-06-29 2020-07-07 厦门天马微电子有限公司 一种阵列基板以及显示面板
JP2020201439A (ja) * 2019-06-12 2020-12-17 パナソニックＩｐマネジメント株式会社 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW437098B (en) * 1997-10-06 2001-05-28 Bosch Gmbh Robert Process to produce a matrix composed of thin-film transistors, particularly with a: Si-H as semiconductor for liquid crystal screens
US6335211B1 (en) * 1999-05-13 2002-01-01 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display having a wide viewing angle and a method for manufacturing the same
JP2002033062A (ja) * 2000-07-13 2002-01-31 Hitachi Ltd 薄膜電子源を用いた表示装置およびその製造方法
US6396558B1 (en) * 1997-07-29 2002-05-28 Lg. Philips Lcd Co., Ltd. Connecting part of outer circuit in liquid crystal display panel and a fabricating method thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189227A (en) * 1962-12-07 1965-06-15 American Home Prod Fluid dispenser
JPH10298824A (ja) * 1997-04-22 1998-11-10 Chisso Corp 繊維およびそれを用いた繊維成形体
US6086970A (en) * 1998-04-28 2000-07-11 Scimed Life Systems, Inc. Lubricious surface extruded tubular members for medical devices
KR100276225B1 (ko) * 1998-06-01 2000-12-15 구본준 액정표시장치의 패드 단락 방지구조 및 그 방법
KR100280889B1 (ko) * 1998-06-30 2001-02-01 구본준, 론 위라하디락사 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치
JP3139549B2 (ja) * 1999-01-29 2001-03-05 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR100333271B1 (ko) * 1999-07-05 2002-04-24 구본준, 론 위라하디락사 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법.
KR100315209B1 (ko) * 1999-12-17 2001-11-29 구본준, 론 위라하디락사 액정표시소자 및 그 제조방법
KR100806808B1 (ko) * 2000-10-17 2008-02-22 엘지.필립스 엘시디 주식회사 등저항 배선을 위한 액정표시장치
KR100715943B1 (ko) * 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
KR100805389B1 (ko) * 2001-12-22 2008-02-25 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정패널
TW594193B (en) * 2002-02-06 2004-06-21 Au Optronics Corp Pixel structure and method for repairing the same
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
CN1267780C (zh) * 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
SG142140A1 (en) * 2003-06-27 2008-05-28 Semiconductor Energy Lab Display device and method of manufacturing thereof
EP1656069B1 (en) * 2003-08-14 2011-03-23 Loma Linda University Medical Center Vascular wound closure device
US7928654B2 (en) * 2003-08-29 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9326995B2 (en) * 2005-04-04 2016-05-03 The Regents Of The University Of California Oxides for wound healing and body repair
US7604819B2 (en) * 2006-05-26 2009-10-20 Z-Medica Corporation Clay-based hemostatic agents and devices for the delivery thereof
US8202532B2 (en) * 2006-05-26 2012-06-19 Z-Medica Corporation Clay-based hemostatic agents and devices for the delivery thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396558B1 (en) * 1997-07-29 2002-05-28 Lg. Philips Lcd Co., Ltd. Connecting part of outer circuit in liquid crystal display panel and a fabricating method thereof
TW437098B (en) * 1997-10-06 2001-05-28 Bosch Gmbh Robert Process to produce a matrix composed of thin-film transistors, particularly with a: Si-H as semiconductor for liquid crystal screens
US6335211B1 (en) * 1999-05-13 2002-01-01 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display having a wide viewing angle and a method for manufacturing the same
JP2002033062A (ja) * 2000-07-13 2002-01-31 Hitachi Ltd 薄膜電子源を用いた表示装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241544A (zh) * 2013-06-17 2014-12-24 三星显示有限公司 阵列衬底
CN104241544B (zh) * 2013-06-17 2018-12-14 三星显示有限公司 阵列衬底

Also Published As

Publication number Publication date
CN1612344A (zh) 2005-05-04
US20070040178A1 (en) 2007-02-22
KR20050038850A (ko) 2005-04-29
DE102004051624B4 (de) 2010-12-09
DE102004051624A1 (de) 2005-06-02
JP2005128555A (ja) 2005-05-19
US8071984B2 (en) 2011-12-06
KR100561646B1 (ko) 2006-03-20
JP4117281B2 (ja) 2008-07-16
US20050087742A1 (en) 2005-04-28
US7202116B2 (en) 2007-04-10

Similar Documents

Publication Publication Date Title
CN100378563C (zh) 用于显示器件的薄膜晶体管基板及其制造方法
CN100407036C (zh) 液晶显示装置及其制造方法
CN100592172C (zh) 水平电场施加型液晶显示器及其制造方法
CN100557492C (zh) 液晶显示器件及其制造方法
CN100580937C (zh) 薄膜晶体管阵列基板及其制造方法
CN100447645C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN1312524C (zh) 显示器件的薄膜晶体管基板及其制造方法
CN100421020C (zh) 液晶显示器件及其制造方法
CN100368918C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN100397223C (zh) 液晶显示器件及其制作方法
CN100538999C (zh) 采用水平电场的薄膜晶体管基板及其制造方法
CN100380220C (zh) 液晶显示器件及其制造方法
US20100051953A1 (en) Liquid crystal display device and method of fabricating the same
CN100472305C (zh) 液晶显示面板及其制造方法
CN100368920C (zh) 使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
JP2005077822A (ja) トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
CN103809340A (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
CN103901679A (zh) 用于边缘场开关模式液晶显示设备的阵列基板及其制造方法
KR20050036048A (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP2005122185A (ja) 水平電界の認可型の液晶表示パネル及びその製造方法
CN100407027C (zh) 液晶显示器件及其制造方法
CN100529926C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN100368919C (zh) 施加水平电场型液晶显示器件及其制造方法
KR20050001936A (ko) 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법
CN100354736C (zh) 液晶显示面板器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG Display Co., Ltd.

Address before: Seoul, South Kerean

Patentee before: LG Philips LCD Co., Ltd.