JP2005122185A - 水平電界の認可型の液晶表示パネル及びその製造方法 - Google Patents
水平電界の認可型の液晶表示パネル及びその製造方法 Download PDFInfo
- Publication number
- JP2005122185A JP2005122185A JP2004300817A JP2004300817A JP2005122185A JP 2005122185 A JP2005122185 A JP 2005122185A JP 2004300817 A JP2004300817 A JP 2004300817A JP 2004300817 A JP2004300817 A JP 2004300817A JP 2005122185 A JP2005122185 A JP 2005122185A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- pad
- pattern
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】水平電界型の液晶表示パネル対応の薄膜トランジスタ、前記薄膜トランジスタを保護するための保護膜、前記薄膜トランジスタと接続される画素電極122、共通ライン186と接続されて前記画素電極と水平電界とをなす共通電極184、ゲート・ライン102、データ・ライン104及び共通ライン186の中のいずれか一つと接続されて透明導電膜170に形成されたパッドを有する薄膜トランジスタアレイ基板と;前記薄膜トランジスタアレイ基板と対向に合着されるカラーフィルター・アレイ基板とを具備し;前記パッドにおいて透明導電膜170の少なくとも一部が露出されることを特徴とする。
【選択図】 図10b
Description
以下、本発明の好ましい実施例を図4乃至図45を参照して詳細に説明する。
4,104:データ・ライン
6,106:ゲート電極
8,108:ソース電極
10,110:ドレイン電極
14,114:活性層
16,116:オミック接触層
18,118:保護膜
22,122:画素電極
26,32,34,132,134:接触ホール
28,128:ストレージ電極
30,130:薄膜トランジスタ
40,140:ストレージキャパシティ
50,150:ゲート・パッド
60,160:データ・パッド
80,180:共通パッド
84,184:共通電極
86,186:共通ライン
Claims (40)
- ゲート・ライン、そのゲートラインと交差するデータライン、そのゲートライン及びデータ・ラインの交差部に形成された薄膜トランジスタ、前記薄膜トランジスタを保護するために前記薄膜トランジスタの上に形成された保護膜、前記薄膜トランジスタと接続される画素電極、前記ゲート・ラインと平行に形成された共通ライン、前記共通ラインと接続されて前記画素電極と水平電界とをなす共通電極、前記ゲート・ライン、データ・ライン及び共通ラインの中のいずれか一つと接続されて透明導電膜に形成されたパッドを有する薄膜トランジスタ・アレイ基板と;前記薄膜トランジスタ・アレイ基板と対向に合着されるカラーフィルター・アレイ基板とを具備して;前記薄膜トランジスタアレイ基板の第1領域は前記前記カラーフィルター・アレイ基板と重畳されて、前記薄膜トランジスタ・アレイ基板の第2領域の内に位置して前記保護幕により露出されることを特徴とする水平電界認可型の液晶表示パネル。
- 前記画素電極及び共通電極の中のいずれか一つは前記ゲート・ラインに含まれた少なくとも一つの金属膜、前記データ・ラインに含まれた少なくとも一つの金属膜及び前記透明導電膜の中の少なくともいずれか一つを含むことを特徴とする請求項1記載の液晶表示パネル。
- 前記パッドは前記ゲート・ラインと接続されて前記ゲート・ラインに含まれた透明導電膜とを具備するゲート・パッドと;前記データ・ラインと接続されたデータ・パッドと;前記共通ラインと接続されて前記共通ラインに含まれた透明導電膜とを具備する共通パッドを含むことを特徴とする請求項1記載の液晶表示パネル。
- 前記データ・パッドは前記透明導電膜、その透明導電膜の上に形成されたゲート金属膜を含むことを特徴とする請求項2記載の液晶表示パネル。
- 前記薄膜トランジスタは前記ゲート・ラインと接続されたゲート電極と;前記データ・ラインと接続されたソース電極と;前記画素電極と接続されたドレイン電極と;前記ゲート電極とゲート絶縁パターンを間に置いて重畳されて前記ソース及びドレイン電極の間にチャンネルを形成する半導体層とを具備することを特徴とする請求項1記載の液晶表示パネル。
- 前記共通ライン、ゲート・ライン、ゲート電極及び画素電極の中の少なくともいずれか一つは前記透明導電膜、その透明導電膜の上に形成されたゲート金属膜を含むことを特徴とする請求項5記載の液晶表示パネル。
- 前記画素電極は、前記透明導電膜、その透明導電膜の上にその透明導電膜と同一のパターンで形成されたゲート金属膜を含むことを特徴とする請求項6記載の液晶表示パネル。
- 前記画素電極は、前記透明導電膜、その透明導電膜の上に前記ドレイン電極と重畳されるように形成されたゲート金属膜を含むことを特徴とする請求項6記載の液晶表示パネル。
- 前記透明導電膜はインジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)及びインジウム錫亜鉛酸化物(ITZO)及び錫酸化物(TO)の中の少なくともいずれか一つを含んで、前記ゲート金属膜はアルミニウム(Al)系金属、モリブデン(Mo)、銅(Cu)、クロム(Cr)、タンタル(Ta)、タングステン(W),銀(Ag)及びチタン(Ti)の中の少なくともいずれか一つを含むことを特徴とする請求項4記載の液晶表示パネル。
- 前記透明導電膜はインジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)及びインジウム錫亜鉛酸化物(ITZO)及び錫酸化物(TO)の中の少なくともいずれか一つを含んで、前記ゲート金属膜はアルミニウム(Al)系金属、モリブデン(Mo)、銅(Cu)、クロム(Cr)、タンタル(Ta)、タングステン(W),銀(Ag)及びチタン(Ti)の中の少なくともいずれか一つを含むことを特徴とする請求項6記載の液晶表示パネル。
- 前記保護膜の上に前記保護膜と同一のパターンに形成された背向膜とを更に具備することを特徴とする請求項1記載の液晶表示パネル。
- 前記ゲート・ライン、そのゲート・ラインと絶縁になるように重畳されて前記画素電極と接続された前記ドレイン電極と一体化されたストレージ電極とを含むストレージキャパシティとを更に具備することを特徴とする請求項1記載の水平電界認可型の液晶表示パネル。
- 前記ゲート・ライン、そのゲート・ラインと絶縁になるように重畳されて前記画素電極と一体化されたストレージ電極とを含むストレージキャパシティとを更に具備することを特徴とする請求項1記載の液晶表示パネル。
- ゲート・ライン及びデータ・ラインの交差部に形成された薄膜トランジスタ、前記薄膜トランジスタを保護するための保護膜、前記薄膜トランジスタと接続される画素電極、前記ゲート・ラインと平行に形成された共通ライン、前記共通ラインと接続されて前記画素電極と水平電界とをなす共通電極、前記ゲート・ライン、データ・ライン及び共通ラインの中の少なくともいずれか一つと接続されて透明導電膜に形成されたパッドを有する薄膜トランジスタ・アレイ基板を設ける段階と;前記薄膜トランジスタ・アレイ基板と対向するカラーフィルター・アレイ基板を設ける段階と;前記薄膜トランジスタ・アレイ基板とカラーフィルター・アレイ基板を前記パッドが露出されるように合着する段階と;前記薄膜トランジスタ・アレイ基板とカラーフィルター・アレイ基板を前記パッドが露出されるように合着する段階と;前記カラーフィルター・アレイ基板をマスクで前記保護膜を除去して前記パッドの透明導電膜を露出させる段階とを含むことを特徴とする水平電界認可型の液晶表示パネルの製造方法。
- 前記薄膜トランジスタ・アレイ基板を設ける段階は基板の上に前記透明導電膜とゲート金属膜とになされたゲート・ライン、ゲート電極、ゲート・パッド、共通ライン、共通パッド、データ・パッド、画素電極及び共通電極を含む第1導電パターン群を形成する段階と;前記第1導電パターン群と前記基板の上に前記ゲート・パッド、データ・パッド及び共通パッドが露出されるように半導体パターンとゲート絶縁パターンを形成する段階と;前記半導体パターン及びゲート絶縁パターンが形成された基板の上にデータ・ライン、ソース電極及びドレイン電極を含む第2導電パターン群を形成すると共に前記データ・パッド、ゲート・パッド及び共通パッドに含まれた透明導電膜を露出させる段階と;前記第2導電パターン群が形成された基板の上に保護膜を形成する段階を含むことを特徴とする請求項14記載の液晶表示パネルの製造方法。
- 前記薄膜トランジスタ・アレイ基板を設ける段階は基板の上に前記透明導電膜とゲート金属膜とになされたゲート・ライン、ゲート電極、ゲート・パッド、共通パッド、データ・パッド、画素電極及び共通電極を含む第1導電パターン群を形成する段階と;前記第1導電パターン群が形成された基板の上に半導体パターンなどとゲート絶縁パターンを形成する段階と;前記ゲートパッド、データパッド及び共通パッドを露出させる段階と;前記ゲート絶縁パターンと半導体パターン及び基板の上にデータライン、ソース電極及びドレイン電極を含む第2導電パターン群を形成する段階と;前記データパッド、ゲートパッド及び共通パッドに含まれた透明導電物質を露出させる段階と;前記基板と第2導電パターン群の上に保護膜を形成する段階を含むことを特徴とする請求項14記載の液晶表示パネルの製造方法。
- 前記薄膜トランジスタ・アレイ基板を形成する段階は基板の上に前記透明導電膜とゲート金属膜よりなるゲート・ライン、ゲート電極、ゲート・パッド、共通ライン、共通パッド、データ・パッド、画素電極及び共通電極を含む第1導電パターン群を形成する段階と;前記第1導電パターン群が形成された基板の上に半導体パターンなどとゲート絶縁パターンを形成する段階と;前記画素電極、共通電極、ゲートパッド、データパッド及び共通パッドを露出させる段階と;前記ゲート絶縁パターンと半導体パターン及び基板の上にデータ・ライン、ソース電極及びドレイン電極を含む第2導電パターン群を形成する段階と;前記画素電極、共通電極、データパッド、ゲートパッド及び共通パッドに含まれた透明導電物質を露出させる段階と;前記基板と第2導電パターン群の上に保護膜を形成する段階を含むことを特徴とする請求項14記載の液晶表示パネルの製造方法。
- 前記薄膜トランジスタ・アレイ基板を設ける段階は基板の上に前記透明導電膜とゲート金属膜よりなるゲート・ライン、ゲート電極、ゲート・パッド、共通パッド、データ・パッド、 画素電極及び共通ラインを含む第1導電パターン群を形成する段階と;前記第1導電パターン群が形成された基板の上に半導体パターンなどとゲート絶縁パターンを形成する段階と;前記ゲートパッド、データパッド及び共通パッドを露出させる段階と;前記ゲート絶縁パターンと半導体パターン及び基板の上に共通電極、データライン、ソース電極及びドレイン電極を含む第2導電パターン群を形成する段階と;前記データ・パッド、ゲート・パッド及び共通パッドに含まれた透明導電物質を露出させる段階と;前記基板と第2導電パターン群の上に保護膜を形成する段階を含むことを特徴とする請求項14記載の液晶表示パネルの製造方法。
- 前記薄膜トランジスタ・アレイ基板を設ける段階は基板の上に前記透明導電膜とゲート金属膜よりなるゲート・ライン、ゲート電極、ゲート・パッド、共通ライン、画素電極、共通パッド及びデータ・パッドを含む第1導電パターン群を形成する段階と;前記第1導電パターン群が形成された基板の上に半導体パターンなどとゲート絶縁パターンを形成する段階と;前記画素電極、ゲート・パッド、データ・パッド及び共通パッドが露出させる段階と;前記ゲート絶縁パターンと半導体パターン及び基板の上に画素電極、データ・ライン、ソース電極及びドレイン電極を含む第2導電パターン群を形成する段階と;前記画素電極、データ・パッド、ゲート・パッド及び共通パッドに含まれた透明導電物質を露出させる段階と;前記基板と第2導電パターン群の上に保護膜を形成する段階を含むことを特徴とする請求項14記載の液晶表示パネルの製造方法。
- 前記薄膜トランジスタ・アレイ基板を設ける段階は基板の上に前記透明導電膜とゲート金属膜よりなるゲート・ライン、ゲート電極、ゲート・パッド、共通ライン、共通電極、共通パッド、データ・パッドを含む第1導電パターン群を形成する段階と;前記第1導電パターン群が形成された基板の上に半導体パターンなどとゲート絶縁パターンを形成する段階と;前記ゲートパッド、データパッド及び共通パッドを露出させる段階と;前記ゲート絶縁パターンと半導体パターン及び基板の上に画素電極、データ・ライン、ソース電極及びドレイン電極を含む第2導電パターン群を形成する段階と;前記データ・パッド、ゲート・パッド及び共通パッドに含まれた透明導電物質を露出させる段階と;前記基板と第2導電パターン群の上に保護膜を形成する段階を含むことを特徴とする請求項14記載の液晶表示パネルの製造方法。
- 前記第2導電パターン群を形成すると共に前記透明導電膜を露出させる段階は前記半導体パターンとゲート絶縁パターンが形成された基板の上にデータ金属膜及びフォトレジスト膜を順次積層させる段階と;少なくとも一つの露光領域、少なくとも一つの遮断領域、少なくとも一つの部分露光領域を含むマスクパターンを前記フォトレジスト膜の上部に整列する段階と;前記マスクパターンを通して前記フォトレジスト膜を選択的に露光して少なくとも一つの露光領域を通して露光されたフォトレジスト膜と前記少なくとも一つの部分露光領域を通して露光されたフォトレジスト膜の間の段差を有するフォトレジスト・パターンをマスクで前記データ金属膜を蝕刻して第2導電パターン群を形成する段階と;前記第2導電パターン群をマスクで露出されたゲート・パッド、データ・パッド、共通パッド、画素電極及び共通電極の中の少なくともいずれか一つのゲート金属膜を蝕刻する段階と;前記フォトレジストパターンをアッシングする段階と;前記アッシングされたフォトレジストパターンをマスクでデータ金属膜と半導体パターンを蝕刻して前記ソース及びドレイン電極の間を分離すると共に前記半導体パターンのチャンネル部を形成する段階を含むことを特徴とする請求項15記載液晶表示パネルの製造方法。
- 前記第2導電パターン群を形成すると共に前記透明導電膜を露出させる段階は前記半導体パターンとゲート絶縁パターンが形成された基板の上にデータ金属膜及びフォトレジスト膜を順次積層させる段階と;少なくとも一つの露光領域、少なくとも一つの遮断領域、少なくとも一つの部分露光領域を含むマスクパターンを前記フォトレジスト膜の上部に整列する段階と;前記マスクパターンを通して前記フォトレジスト膜を選択的に露光して少なくとも一つの露光領域を通して露光されたフォトレジスト膜と前記少なくとも一つの部分露光領域を通して露光されたフォトレジスト膜の間の段差を有するフォトレジスト・パターンを形成するために露光されたフォトレジストを形成する段階と;前記第2導電パターン群をマスクで露出されたゲートパッド、データパッド、共通パッド、画素電極及び共通電極の中の少なくともいずれか一つのゲート金属膜を蝕刻する段階と;前記フォトレジストパターンをアッシングする段階と;前記アッシングされたフォトレジストパターンをマスクでデータ金属膜と半導体パターンを蝕刻して前記ソース及びドレイン電極の間を分離すると共に前記半導体パターンのチャンネル部を形成する段階を含むことを特徴とする請求項16記載の液晶表示パネルの製造方法。
- 前記第2導電パターン群を形成すると共に前記透明導電膜を露出させる段階は前記半導体パターンとゲート絶縁パターンが形成された基板の上にデータ金属膜及びフォトレジスト膜を順次積層させる段階と;少なくとも一つの露光領域、少なくとも一つの遮断領域、少なくとも一つの部分露光領域を含むマスクパターンを前記フォトレジスト膜の上部に整列する段階と;前記マスクパターンを通して前記フォトレジスト膜を選択的に露光して少なくとも一つの露光領域を通して露光されたフォトレジスト膜と前記少なくとも一つの部分露光領域を通して露光されたフォトレジスト膜の間の段差を有するフォトレジスト・パターンを形成するために露光されたフォトレジストを形成する段階と;前記フォトレジストパターンをマスクで前記データ金属膜を蝕刻して第2導電パターン群を形成する段階と;前記第2導電パターン群をマスクで露出されたゲート・パッド、データ・パッド、共通パッド、画素電極及び共通電極の中の少なくともいずれか一つのゲート金属膜を蝕刻する段階と;前記フォトレジストパターンをアッシングする段階と;前記アッシングされたフォトレジストパターンをマスクでデータ金属膜と半導体パターンを蝕刻して前記ソース及びドレイン電極の間を分離すると共に前記半導体パターンのチャンネル部を形成する段階を含むことを特徴とする請求項17記載の水平電界認可型の製造方法。
- 前記第2導電パターン群を形成すると共に前記透明導電膜を露出させる段階は前記半導体パターンとゲート絶縁パターンが形成された基板の上にデータ金属膜及びフォトレジスト膜を順次積層する段階と;少なくとも一つの露光領域、少なくとも一つの遮断領域、少なくとも一つの部分露光領域を含むマスクパターンを前記フォトレジスト膜の上部に整列する段階と;前記マスクパターンを通して前記フォトレジスト膜を選択的に露光して少なくとも一つの露光領域を通して露光されたフォトレジスト膜と前記少なくとも一つの部分露光領域を通して露光されたフォトレジスト膜の間の段差を有するフォトレジスト・パターンを形成するために露光されたフォトレジストを形成する段階と;前記フォトレジストパターンをマスクで前記データ金属膜を蝕刻して第2導電パターン群を形成する段階と;前記第2導電パターン群をマスクで露出されたゲート・パッド、データ・パッド、共通パッド、画素電極及び共通電極の中の少なくともいずれか一つのゲート金属膜を蝕刻する段階と;前記フォトレジストパターンをアッシングする段階と;前記アッシングされたフォトレジストパターンをマスクでデータ金属膜と半導体パターンを蝕刻して前記ソース及びドレイン電極の間を分離すると共に前記半導体パターンのチャンネル部を形成する段階を含むことを特徴とする請求項18記載の液晶表示パネルの製造方法。
- 前記第2導電パターン群を形成すると共に前記透明導電膜を露出させる段階は前記半導体パターンとゲート絶縁パターンが形成された基板の上にデータ金属膜及びフォトレジスト膜を順次積層させる段階と;少なくとも一つの露光領域、少なくとも一つの遮断領域、少なくとも一つの部分露光領域を含むマスクパターンを前記フォトレジスト膜の上部に整列する段階と;前記マスクパターンを通して前記フォトレジスト膜を選択的に露光して少なくとも一つの露光領域を通して露光されたフォトレジスト膜と前記少なくとも一つの部分露光領域を通して露光されたフォトレジスト膜の間の段差を有するフォトレジスト・パターンを形成するために露光されたフォトレジストを形成する段階と;前記フォトレジストパターンをマスクで前記データ金属膜を蝕刻して第2導電パターン群を形成する段階と;前記第2導電パターン群をマスクで露出されたゲート・パッド、データ・パッド、共通パッド、画素電極及び共通電極の中の少なくともいずれか一つのゲート金属膜を蝕刻する段階と;前記フォトレジストパターンをアッシングする段階と;前記アッシングされたフォトレジストパターンをマスクでデータ金属膜と半導体パターンを蝕刻して前記ソース及びドレイン電極の間を分離すると共に前記半導体パターンのチャンネル部を形成する段階を含むことを特徴とする請求項19記載の液晶表示パネルの製造方法。
- 前記第2導電パターン群を形成すると共に前記透明導電膜を露出させる段階は前記半導体パターンとゲート絶縁パターンが形成された基板の上にデータ金属膜及びフォトレジスト膜を順次積層させる段階と;少なくとも一つの露光領域、少なくとも一つの遮断領域、少なくとも一つの部分露光領域を含むマスクパターンを前記フォトレジスト膜の上部に整列する段階と;前記マスクパターンを通して前記フォトレジスト膜を選択的に露光して少なくとも一つの露光領域を通して露光されたフォトレジスト膜と前記少なくとも一つの部分露光領域を通して露光されたフォトレジスト膜の間の段差を有するフォトレジスト・パターンを形成するために露光されたフォトレジストを形成する段階と;前記フォトレジストパターンをマスクで前記データ金属膜を蝕刻して第2導電パターン群を形成する段階と;前記第2導電パターン群をマスクで露出されたゲート・パッド、データ・パッド、共通パッド、画素電極及び共通電極の中の少なくともいずれか一つのゲート金属膜を蝕刻する段階と;前記フォトレジストパターンをアッシングする段階と;前記アッシングされたフォトレジストパターンをマスクでデータ金属膜と半導体パターンを蝕刻して前記ソース及びドレイン電極の間を分離すると共に前記半導体パターンのチャンネル部を形成する段階を含むことを特徴とする請求項20記載の液晶表示パネルの製造方法。
- 前記薄膜トランジスタ・アレイ基板を設ける段階は基板の上に前記透明導電膜とゲート金属膜とになされた共通電極、ゲート・ライン、ゲート電極、ゲート・パッド、共通ライン、共通パッド及びデータ・パッドを含む第1導電パターン群を形成する段階と;前記第1導電パターン群が形成された基板の上に半導体パターンとゲート絶縁パターンを形成する段階と;前記共通パッド、共通電極、ゲート・パッド及びデータ・パッドの中の少なくともいずれか一つに含まれた透明導電膜を露出させる段階と;前記半導体パターンとゲート絶縁パターンが形成された基板の上に画素電極、データ・ライン、ソース電極及びドレイン電極を含む第2導電パターン群を形成する段階と;前記第2導電パターン群が形成された基板の上に保護膜を形成する段階を含むことを特徴とする請求項14記載の液晶表示パネルの製造方法。
- 前記半導体パターンとゲート絶縁パターンを形成して前記透明導電膜を露出させる段階は前記第1導電パターン群が形成された基板の前面にゲート絶縁膜、第1半導体層、第2半導体層及びフォトレジストを順次積層する段階と;前記フォトレジストを少なくとも一つの露光領域、少なくとも一つの遮断領域、少なくとも一つの部分露光領域を含むマスクパターンを前記フォトレジスト膜の上部に整列する段階と;前記マスクパターンを通して前記フォトレジスト膜を選択的に露光して前記露光されたフォトレジストを焼き増しして少なくとも一つの露光領域を通して露光されたフォトレジスト膜と前記少なくとも一つの部分露光領域を通して露光されたフォトレジスト膜の間の段差を有するフォトレジスト・パターンを形成する段階と;前記フォトレジストパターンをマスクで前記前記ゲート絶縁膜、第1及び第2半導体層を蝕刻して前記共通パッド、画素電極、ゲートパッド及びデータパッドを露出させる段階と;前記フォトレジストパターンをアッシングする段階と;前記アッシングされたフォトレジストパターンをマスクで前記共通パッド、共通電極、ゲートパッド及びデータパッドに含まれたゲート金属膜を蝕刻する段階を含むことを特徴とする請求項27記載の液晶表示パネルの製造方法。
- 前記透明導電膜はインジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)及びインジウム錫亜鉛酸化物(ITZO)及び錫酸化物(TO)の中の少なくとも一つを含んで、前記ゲート金属膜はアルミニウム(Al)系金属、モリブデン(Mo)、銅(Cu)、クロム(Cr)、タンタル(Ta)、タングステン(W),銀(Ag)及びチタン(Ti)の中の少なくともいずれか一つを含むことを特徴とする請求項15記載の水平電界認可型の液晶表示パネルの製造方法。
- 前記透明導電膜はインジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)及びインジウム錫亜鉛酸化物(ITZO)及び錫酸化物(TO)の中の少なくとも一つを含んで、前記ゲート金属膜はアルミニウム(Al)系金属、モリブデン(Mo)、銅(Cu)、クロム(Cr)、タンタル(Ta)、タングステン(W),銀(Ag)及びチタン(Ti)の中の少なくともいずれか一つを含むことを特徴とする請求項16記載の水平電界認可型の液晶表示パネルの製造方法。
- 前記透明導電膜はインジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)及びインジウム錫亜鉛酸化物(ITZO)及び錫酸化物(TO)の中の少なくとも一つを含んで、前記ゲート金属膜はアルミニウム(Al)系金属、モリブデン(Mo)、銅(Cu)、クロム(Cr)、タンタル(Ta)、タングステン(W),銀(Ag)及びチタン(Ti)の中の少なくともいずれか一つを含むことを特徴とする請求項17記載の液晶表示パネルの製造方法。
- 前記透明導電膜は錫酸化物インジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)及びインジウム錫亜鉛酸化物(ITZO)及び錫酸化物(TO)の中の少なくとも一つを含んで、前記ゲート金属膜はアルミニウム(Al)系金属、モリブデン(Mo)、銅(Cu)、クロム(Cr)、タンタル(Ta)、タングステン(W),銀(Ag)及びチタン(Ti)の中の少なくともいずれか一つを含むことを特徴とする請求項18記載の液晶表示パネルの製造方法。
- 前記透明導電膜はインジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)及びインジウム錫亜鉛酸化物(ITZO)及び錫酸化物(TO)の中の少なくとも一つを含んで、前記ゲート金属膜はアルミニウム(Al)系金属、モリブデン(Mo)、銅(Cu)、クロム(Cr)、タンタル(Ta)、タングステン(W),銀(Ag)及びチタン(Ti)の中の少なくともいずれか一つを含むことを特徴とする請求項19記載の水平電界認可型の液晶表示パネルの製造方法。
- 前記透明導電膜はインジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)及びインジウム錫亜鉛酸化物(ITZO)及び錫酸化物(TO)の中の少なくとも一つを含んで、前記ゲート金属膜はアルミニウム(Al)系金属、モリブデン(Mo)、銅(Cu)、クロム(Cr)、タンタル(Ta)、タングステン(W),銀(Ag)及びチタン(Ti)の中の少なくともいずれか一つを含むことを特徴とする請求項20記載の液晶表示パネルの製造方法。
- 前記透明導電膜はインジウム錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)及びインジウム錫亜鉛酸化物(ITZO)及び錫酸化物(TO)の中の少なくとも一つを含んで、前記ゲート金属膜はアルミニウム(Al)系金属、モリブデン(Mo)、銅(Cu)、クロム(Cr)、タンタル(Ta)、タングステン(W),銀(Ag)及びチタン(Ti)の中の少なくともいずれか一つを含むことを特徴とする請求項22記載の液晶表示パネルの製造方法。
- 前記保護膜を除去する段階は乾式蝕刻及び湿式蝕刻の中のいずれか一つの蝕刻方法で前記保護膜を蝕刻する段階を含むことを特徴とする請求項14記載の液晶表示パネルの製造方法。
- 前記保護膜を除去する段階は大気圧プラズマ及び上圧プラズマの中のいずれか一つで前記保護幕を露出させる段階を含むことを特徴とする請求項14記載の水平電界認可型の液晶表示パネルの製造方法。
- 前記保護膜を除去する段階は前記保護幕の上に背向膜を形成する段階と;前記背向膜をマスクで前記パッドと重畳された保護膜を蝕刻する段階を含むことを特徴とする請求項14記載の液晶表示パネルの製造方法。
- 前記ゲート・ライン、そのゲート・ラインと絶縁になるように重畳されて前記画素電極と接続された前記ドレイン電極と一体化されたストレージ電極を含むストレージキャパシティを形成する段階を更に含むことを特徴とする請求項14記載の液晶表示パネルの製造方法。
- 前記ゲート・ライン、そのゲート・ラインと絶縁になるように重畳されて前記画素電極と一体化されたストレージ電極を含むストレージキャパシティを形成する段階を更に含むことを特徴とする請求項14記載の液晶表示パネルの製造方法。
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2003-071362 | 2003-10-14 | ||
KR1020030071402A KR100558717B1 (ko) | 2003-10-14 | 2003-10-14 | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 |
KR2003-071378 | 2003-10-14 | ||
KR2003-071402 | 2003-10-14 | ||
KR1020030071378A KR100637061B1 (ko) | 2003-10-14 | 2003-10-14 | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 |
KR1020030071362A KR100558713B1 (ko) | 2003-10-14 | 2003-10-14 | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 |
KR1020030100325A KR101111402B1 (ko) | 2003-12-30 | 2003-12-30 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
KR2003-100325 | 2003-12-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005122185A true JP2005122185A (ja) | 2005-05-12 |
JP4727201B2 JP4727201B2 (ja) | 2011-07-20 |
Family
ID=34427002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004300817A Expired - Fee Related JP4727201B2 (ja) | 2003-10-14 | 2004-10-14 | 水平電界型の液晶表示パネル |
Country Status (3)
Country | Link |
---|---|
US (1) | US7369202B2 (ja) |
JP (1) | JP4727201B2 (ja) |
CN (1) | CN100371813C (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007011340A (ja) * | 2005-06-30 | 2007-01-18 | Lg Philips Lcd Co Ltd | 液晶表示装置とその製造方法 |
JP2007011343A (ja) * | 2005-06-27 | 2007-01-18 | Lg Philips Lcd Co Ltd | 液晶表示装置とその製造方法 |
JP2007183604A (ja) * | 2005-12-29 | 2007-07-19 | Lg Phillips Lcd Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
JP2007322610A (ja) * | 2006-05-31 | 2007-12-13 | Hitachi Displays Ltd | 表示装置の製造方法および表示装置 |
JP2008015511A (ja) * | 2006-06-30 | 2008-01-24 | Lg Philips Lcd Co Ltd | 横電界型の液晶表示装置用アレイ基板及びその製造方法 |
JP2008134593A (ja) * | 2006-11-28 | 2008-06-12 | Lg Phillips Lcd Co Ltd | 液晶表示装置用アレイ基板とその製造方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101085142B1 (ko) * | 2004-12-24 | 2011-11-21 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
KR101127836B1 (ko) * | 2005-06-30 | 2012-03-21 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판의 제조 방법 |
TW200706955A (en) * | 2005-08-08 | 2007-02-16 | Innolux Display Corp | In-plane switching liquid crystal display device |
KR101211255B1 (ko) * | 2005-11-10 | 2012-12-11 | 엘지디스플레이 주식회사 | 액정패널 및 그 제조 방법 |
KR101221261B1 (ko) * | 2006-02-15 | 2013-01-11 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
KR100978263B1 (ko) | 2006-05-12 | 2010-08-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
KR101415560B1 (ko) * | 2007-03-30 | 2014-07-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
TWI324279B (en) * | 2008-01-03 | 2010-05-01 | Au Optronics Corp | Liquid crystal display apparatus with uniform feed-through voltage |
KR101525883B1 (ko) * | 2008-07-14 | 2015-06-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
KR101754917B1 (ko) * | 2010-11-11 | 2017-07-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
TWI474092B (zh) * | 2011-11-07 | 2015-02-21 | 畫素結構及其製造方法 | |
CN103280429B (zh) * | 2012-12-21 | 2015-02-11 | 上海中航光电子有限公司 | 一种tft阵列基板的制造方法及tft阵列基板 |
KR101980765B1 (ko) * | 2012-12-26 | 2019-08-28 | 엘지디스플레이 주식회사 | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 |
CN104062786B (zh) * | 2014-07-01 | 2017-07-28 | 深圳市华星光电技术有限公司 | 液晶显示器的连接垫结构及其制作方法 |
CN105487285B (zh) * | 2016-02-01 | 2018-09-14 | 深圳市华星光电技术有限公司 | 阵列基板及阵列基板的制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001066617A (ja) * | 1999-08-27 | 2001-03-16 | Nec Corp | 液晶表示装置およびその製造方法 |
JP2001221992A (ja) * | 1999-12-22 | 2001-08-17 | Hynix Semiconductor Inc | フリンジフィールド駆動液晶表示装置の製造方法 |
JP2001264810A (ja) * | 2000-03-21 | 2001-09-26 | Nec Kagoshima Ltd | アクティブマトリクス基板及びその製造方法 |
JP2002107762A (ja) * | 2000-10-02 | 2002-04-10 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0141766B1 (ko) | 1994-04-18 | 1998-06-15 | 구자홍 | 액정표시소자 제조방법 |
JPH08334755A (ja) | 1995-06-08 | 1996-12-17 | Toppan Printing Co Ltd | 液晶表示装置用電極基板の製造方法およびそれを用いた液晶表示装置 |
KR100537020B1 (ko) | 1997-03-03 | 2006-03-03 | 삼성전자주식회사 | Ips모드박막트랜지스터용액정표시소자제조방법 |
KR100251512B1 (ko) * | 1997-07-12 | 2000-04-15 | 구본준 | 횡전계방식 액정표시장치 |
JP2000002886A (ja) | 1998-06-16 | 2000-01-07 | Mitsubishi Electric Corp | 液晶表示装置の製造方法 |
US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
US6630977B1 (en) * | 1999-05-20 | 2003-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor formed around contact hole |
JP2001154221A (ja) | 1999-11-25 | 2001-06-08 | Nec Kagoshima Ltd | アクティブマトリクス型液晶表示パネルの製造方法 |
KR100493869B1 (ko) * | 1999-12-16 | 2005-06-10 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
EP1296174B1 (en) * | 2000-04-28 | 2016-03-09 | Sharp Kabushiki Kaisha | Display unit, drive method for display unit, electronic apparatus mounting display unit thereon |
KR100695303B1 (ko) * | 2000-10-31 | 2007-03-14 | 삼성전자주식회사 | 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법 |
KR100496420B1 (ko) | 2001-03-02 | 2005-06-17 | 삼성에스디아이 주식회사 | 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법 |
KR100720099B1 (ko) * | 2001-06-21 | 2007-05-18 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
JP2003108021A (ja) * | 2001-09-28 | 2003-04-11 | Hitachi Ltd | 表示装置 |
AU2002321847A1 (en) * | 2002-01-15 | 2003-07-30 | Samsung Electronics Co., Ltd | A wire for a display device, a method for manufacturing the same, a thin film transistor array panel including the wire, and a method for manufacturing the same |
JP2004302466A (ja) * | 2003-03-29 | 2004-10-28 | Lg Philips Lcd Co Ltd | 水平電界印加型液晶表示装置及びその製造方法 |
-
2004
- 2004-10-13 CN CNB2004100856390A patent/CN100371813C/zh not_active Expired - Fee Related
- 2004-10-14 US US10/963,945 patent/US7369202B2/en active Active
- 2004-10-14 JP JP2004300817A patent/JP4727201B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001066617A (ja) * | 1999-08-27 | 2001-03-16 | Nec Corp | 液晶表示装置およびその製造方法 |
JP2001221992A (ja) * | 1999-12-22 | 2001-08-17 | Hynix Semiconductor Inc | フリンジフィールド駆動液晶表示装置の製造方法 |
JP2001264810A (ja) * | 2000-03-21 | 2001-09-26 | Nec Kagoshima Ltd | アクティブマトリクス基板及びその製造方法 |
JP2002107762A (ja) * | 2000-10-02 | 2002-04-10 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007011343A (ja) * | 2005-06-27 | 2007-01-18 | Lg Philips Lcd Co Ltd | 液晶表示装置とその製造方法 |
US7751021B2 (en) | 2005-06-27 | 2010-07-06 | Lg Display Co., Ltd. | Liquid crystal display and fabricating method thereof |
US7889304B2 (en) | 2005-06-27 | 2011-02-15 | Lg Display Co., Ltd. | Liquid crystal display and fabricating method thereof |
JP2007011340A (ja) * | 2005-06-30 | 2007-01-18 | Lg Philips Lcd Co Ltd | 液晶表示装置とその製造方法 |
JP4619997B2 (ja) * | 2005-06-30 | 2011-01-26 | エルジー ディスプレイ カンパニー リミテッド | 液晶表示装置とその製造方法 |
US8411244B2 (en) | 2005-06-30 | 2013-04-02 | Lg Display Co., Ltd. | Liquid crystal display device and fabricating method thereof with a simplified mask process |
JP2007183604A (ja) * | 2005-12-29 | 2007-07-19 | Lg Phillips Lcd Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
US7923309B2 (en) | 2005-12-29 | 2011-04-12 | Lg Display Co., Ltd. | Thin film transistor array substrate and method for manufacturing the same |
US8058651B2 (en) | 2005-12-29 | 2011-11-15 | Lg Display Co., Ltd. | Thin film transistor array substrate and method for manufacturing the same |
JP2007322610A (ja) * | 2006-05-31 | 2007-12-13 | Hitachi Displays Ltd | 表示装置の製造方法および表示装置 |
JP2008015511A (ja) * | 2006-06-30 | 2008-01-24 | Lg Philips Lcd Co Ltd | 横電界型の液晶表示装置用アレイ基板及びその製造方法 |
JP2008134593A (ja) * | 2006-11-28 | 2008-06-12 | Lg Phillips Lcd Co Ltd | 液晶表示装置用アレイ基板とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4727201B2 (ja) | 2011-07-20 |
CN1607445A (zh) | 2005-04-20 |
US20050078259A1 (en) | 2005-04-14 |
CN100371813C (zh) | 2008-02-27 |
US7369202B2 (en) | 2008-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4527615B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
JP4727201B2 (ja) | 水平電界型の液晶表示パネル | |
KR100682358B1 (ko) | 액정 표시 패널 및 제조 방법 | |
KR101157978B1 (ko) | 액정표시패널의 제조방법 | |
JP4107662B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
KR101107246B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
JP4781658B2 (ja) | 水平電界印加型薄膜トランジスタ基板及びその製造方法 | |
US7576822B2 (en) | Thin film transistor substrate using horizontal electric field and fabricating method thereof | |
US7489379B2 (en) | Liquid crystal display device and fabricating method thereof | |
JP2006189768A (ja) | 液晶表示装置およびその製造方法 | |
KR100560405B1 (ko) | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 | |
JP2007101896A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
KR100560403B1 (ko) | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 | |
KR20050001936A (ko) | 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
KR100499376B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
KR100538327B1 (ko) | 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법 | |
KR20070068776A (ko) | 액정표시소자와 그 제조 방법 | |
KR100558713B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
KR100558717B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
KR20080054629A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
KR100637061B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
KR20040061195A (ko) | 액정표시패널 및 그 제조방법 | |
KR100682362B1 (ko) | 액정 표시 패널 및 제조 방법 | |
KR100558712B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
KR101329447B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071105 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080205 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080909 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100201 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100317 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110413 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |