KR101111402B1 - 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 - Google Patents

횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 Download PDF

Info

Publication number
KR101111402B1
KR101111402B1 KR1020030100325A KR20030100325A KR101111402B1 KR 101111402 B1 KR101111402 B1 KR 101111402B1 KR 1020030100325 A KR1020030100325 A KR 1020030100325A KR 20030100325 A KR20030100325 A KR 20030100325A KR 101111402 B1 KR101111402 B1 KR 101111402B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
layer
amorphous silicon
substrate
Prior art date
Application number
KR1020030100325A
Other languages
English (en)
Other versions
KR20050070599A (ko
Inventor
최낙봉
남승희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030100325A priority Critical patent/KR101111402B1/ko
Priority to CNB2004100856390A priority patent/CN100371813C/zh
Priority to JP2004300817A priority patent/JP4727201B2/ja
Priority to US10/963,945 priority patent/US7369202B2/en
Publication of KR20050070599A publication Critical patent/KR20050070599A/ko
Application granted granted Critical
Publication of KR101111402B1 publication Critical patent/KR101111402B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 횡전계 방식 액정표시장치에 관한 것으로 특히, 3 마스크로 제작된 액정표시장치용 어레이기판의 구성과 그 제조방법에 관한 것이다.
본 발명의 특징에 따른 횡전계 방식 액정표시장치용 어레이기판의 제조공정은 아래와 같다.
1마스크 : 게이트 전극과 게이트 배선과 투명한 공통 전극 형성.
2 마스크 : 액티브층과 오믹 콘택층 형성.
3 마스크 : 소스 및 드레인 전극과 화소 전극 형성.
본 발명에 따른 횡전계 방식 표시장치용 어레이기판의 제조방법은 3 마스크로 진행되기 때문에, 공정 중 발생할 수 있는 불량률을 낮출 수 있고, 시간 단축 및 제조 비용을 낮출 수 있어 생산 수율 및 제품의 가격경쟁력을 높이는 장점이 있다.

Description

횡전계 방식 액정표시장치용 어레이기판과 그 제조방법{A substrate for In-Plane switching mode LCD and method for fabricating of the same}
도 1은 일반적인 횡전계 방식 액정표시장치의 일부를 개략적으로 도시한 단면도이고,
도 2는 종래에 따른 횡전계 방식 액정표시장치용 어레이기판의 구성을 도시한 확대 평면도이고,
도 3a 내지 도 3e와 도 4a 내지 도 4e는 도 2의 Ⅲ-Ⅲ,Ⅳ-Ⅳ를 따라 종래의 공정순서에 따라 도시한 공정 단면도이고,
도 5는 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 확대한 평면도이고,
도 6a 내지 도 6d는 본 발명의 공정순서에 따라 도시한 공정 평면도이고,
도 7a 내지 도 7i와 도 8a 내지 도 8i와 도 9a 내지 도 9i와 도 10a 내지 도 10i는 도 5의 Ⅳ-Ⅳ,Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ을 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
100 : 기판 102 : 게이트 전극
104 : 게이트 배선 106 : 게이트 패드 전극
108 : 데이터 패드 전극 110a,110b : 공통 전극
124 : 소스 전극 126 : 드레인 전극
128 : 데이터 배선 130a,130b : 화소 전극
본 발명은 횡전계 방식 액정표시장치(In-plane Liquid Crystal Display Device)에 관한 것으로 특히, 3 마스크로 제작된 횡전계 방식 액정표시장치용 어레이기판의 구성과 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표 시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통 전극이 형성된 컬러필터 기판(상부기판)과 화소 전극이 형성된 어레이기판(하부기판)과, 상부 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통 전극과 화소 전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.
그러나, 상-하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다. 따라서, 상기의 단점을 극복하기 위해 새로운 기술이 제안되고 있다. 하기 기술될 액정표시장치는 횡전계에 의한 액정 구동방법으로 시야각 특성이 우수한 장점을 갖고 있다.
도 1은 일반적인 횡전계 방식 액정표시장치의 단면을 도시한 확대 단면도이다.
도시한 바와 같이, 횡전계 방식 액정표시장치(B)는 컬러필터기판(B1)과 어레이기판(B2)이 이격되어 구성되며, 컬러필터기판 및 어레이기판 (B1,B2)사이에는 액정층(50)이 개재되어 있다.
상기 어레이기판(B2)은 투명한 절연 기판(20)에 정의된 다수의 화소(P1,P2)마다 박막트랜지스터(T)와 공통 전극(28)과 화소 전극(42)이 구성된다.
상기 박막트랜지스터(T)는 게이트 전극(22)과, 게이트 전극(22) 상부에 절연막(30)을 사이에 두고 구성된 반도체층(32)과, 반도체층(32)의 상부에 서로 이격하여 구성된 소스 및 드레인 전극(34,36)을 포함한다.
전술한 구성에서, 상기 공통 전극(28)과 화소 전극(42)은 동일 기판 상에 서로 평행하게 이격하여 구성된다.
그런데 일반적으로, 상기 공통 전극(28)은 상기 게이트 전극(22)과 동일층 동일물질로 구성되고, 상기 화소 전극(42)은 상기 소스 및 드레인 전극(34,36)과 동일층 동일물질로 구성되나, 개구율을 높이기 위해 도시한 바와 같이, 상기 화소 전극(32)은 투명한 전극으로 형성할 수 있다.
도시하지는 않았지만, 상기 화소(P1,P2)의 일 측을 따라 연장된 게이트 배선(미도시)과, 이와는 수직한 방향으로 연장된 데이터 배선(미도시)이 구성되고, 상기 공통 전극(28)에 전압을 인가하는 공통 배선(미도시)이 구성된다.
상기 컬러필터 기판(B1)은 투명한 절연 기판(10) 상에 상기 게이트 배선(미도시)과 데이터 배선(미도시)과 박막트랜지스터(T)에 대응하는 부분에 블랙매트릭스(12)가 구성되고, 상기 화소(P1,P2)에 대응하여 컬러필터(14a,14b)가 구성된다.
상기 액정층(50)은 상기 공통 전극(58)과 화소 전극(42)의 수평전계(55)에 의해 동작된다.
이하, 도 2를 참조하여, 전술한 바와 같은 횡전계 방식 액정표시장치를 구성하는 어레이기판의 구성을 상세히 설명한다.
도 2는 종래에 따른 횡전계 방식 액정표시장치용 어레이기판의 구성을 개략적으로 도시한 평면도이다.
도시한 바와 같이, 기판(60)상에 일 방향으로 연장된 게이트 배선(64)과, 게이트 배선(64)과는 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(80)이 구성된다.
또한, 상기 게이트 배선(64)과는 평행하게 이격하여 화소 영역(P)을 가로지르는 공통 배선(66)이 구성된다.
상기 게이트 배선(64)과 데이터 배선(80)의 교차지점에는 상기 게이트 배선(64)의 일부인 게이트 전극(62)과, 게이트 전극(62) 상부의 반도체층(72)과, 반도체층(72) 상부의 소스 전극(76)과 드레인 전극(78)을 포함하는 박막트랜지스터(T)가 구성된다.
상기 화소 영역(P)에는 화소 전극(88a,88b)과 공통 전극(68)이 구성되는데, 상기 화소 전극(88a,78b)은 상기 드레인 전극(78)과 접촉하는 수평부(88a)와, 수평부(88a)에서 수직하게 연장된 다수의 수직부(88b)로 구성된다.
상기 공통 전극(68)은 상기 공통 배선(66)에서 상기 화소 영역(P)으로 수직하게 연장된 다수의 수직부(68)로 구성되며, 상기 화소 전극의 수직부(88b)사이에 이와는 일정간격 이격된 위치에 구성된다.
전술한 구성에서, 상기 화소 전극(88a,88b)은 투명한 전극으로 구성되고, 상기 공통 전극(88)은 상기 게이트 배선(64)과 동일층 동일물질로 구성된다.
전술한 바와 같이 구성된 횡전계 방식 액정표시장치는 일반적으로 5 마스크 공정으로 제작될 수 있다.
이하, 도면을 참조하여 종래의 공정에 따른 횡전계 방식 액정표시장치용 어레이기판의 제조방법을 설명한다.
도 3a 내지 도 3e와 도 4a 내지 도 4e는 도 2의 Ⅲ-Ⅲ,Ⅳ-Ⅳ를 따라 절단하 여, 종래에 따른 공정순서로 도시한 공정 단면도이다.
도 3a와 도 4a는 제 1 마스크 공정을 나타낸 것으로 도시한 바와 같이, 기판(60)상에 스위칭 영역(TA)을 포함하는 화소 영역(PA)을 정의한다.
다음으로, 알루미늄(Al)과 이를 포함한 알루미늄 계열의 금속을 증착하고 제 1 마스크 공정으로 패턴하여, 상기 화소 영역(PA)의 일측에 게이트 배선(도 2의 64)과 이것에 연결되고 상기 스위칭 영역(TA)에 게이트 전극(62)을 형성한다.
동시에, 상기 게이트 배선(도 2의 64)과 평행하게 이격된 공통 배선(도 2의 66)과, 공통 배선(도 2의 66)에서 상기 화소 영역(PA)으로 수직하게 연장된 다수의 공통 전극(68)을 형성한다.
상기 게이트 배선(도 2의 64)을 알루미늄 계열로 형성하는 것은 저항을 낮추어 신호지연(signal delay)을 방지하기 위한 것이며, 일반적으로는 상기 알루미늄계열의 금속이 화학적 물리적으로 약하여 핀홀(pin-hole)또는 힐락(hillock)과 같은 불량이 발생하기 쉽기 때문에 이를 보호하기 위한 보호층으로 별도의 금속(크롬(Cr) 또는 몰리브덴(Mo))을 적층하여 구성한다.
다음으로, 상기 게이트 배선(도 2의 64)과 게이트 전극(62)과 공통 전극(68)이 형성된 기판(60)의 전면에 산화 실리콘(SiO2)과 질화 실리콘(SiNX)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(70)을 형성한다.
도 3b와 도 4b는 제 2 마스크 공정을 나타낸 것으로, 상기 게이트 절연막(70)의 상부에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 적층한 후 제 2 마스크 공정으로 패턴하여, 상기 게이트 전극(62)에 대응하는 게이트 절연막(70)의 상부에 액티브층(active layer,72)과 오믹 콘택층(ohmic contact layer,74)을 형성한다.
다음으로, 도 3c와 도 4c는 제 3 마스크 공정을 나타낸 것으로 도시한 바와 같이, 상기 액티브층(72)과 오믹 콘택층(74)이 형성된 기판(60)의 전면에 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 구리(Cu) 등을 포함하는 도전성 금속 그룹 중 선택된 금속을 증착하고 제 3 마스크 공정으로 패턴하여, 상기 오믹 콘택층(72)의 상부에 서로 이격하여 구성되도록 소스 전극(76)과 드레인 전극(78)과, 상기 소스 전극(74)과 연결되고 상기 게이트 배선(도 2의 64)과는 수직방향으로 교차하는 데이터 배선(80)을 형성한다.
도 3d와 도 4d는 제 4 마스크 공정으로 나타낸 것으로 에 도시한 바와 같이, 상기 소스 전극 및 드레인 전극(76,78)과 데이터 배선(80)이 형성된 기판(60)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)와 같이 유전율이 작은 유기절연막을 도포하여 보호막(82)을 형성한 후 이를 제 4 마스크 공정으로 패턴하여, 상기 드레인 전극(78)을 노출하는 드레인 콘택홀(84)을 형성한다.
도 3e와 도 4e는 제 5 마스크 공정을 나타낸 것으로 도시한 바와 같이, 상기 보호막(82)의 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나를 증착하고 제 5 마스크 공정으로 패턴하여, 상기 드레인 전극(78)과 접촉하는 화소 전극(88a,88b)을 형성한다.
상기 화소 전극(88a,88b)은 상기 드레인 전극(78)과 접촉하는 수평부(88a) 와, 수평부(88a)에서 상기 공통 전극(68)사이로 수직하게 연장된 수직부(88b)로 구성한다.
전술한 공정을 통해 종래의 5 마스크 공정에 따른 횡전계 방식 액정표시장치용 어레이기판을 제작할 수 있다.
그런데, 전술한 공정은 상기 화소 전극을 투명한 금속으로 사용하기 위해 진행되는 공정이다. 만약 상기 화소 전극을 형성할 때 상기 소스 및 드레인 전극과 동일층 동일 물질로 형성하였다면 적어도 4 마스크 공정으로 제작하는 것이 가능해 질 것이다.
다만, 이와 같이 하면 상기 화소에 구성된 공통 전극과 화소 전극이 모두 불투명하기 때문에 휘도가 상당히 떨어지는 문제가 있다.
따라서, 본 발명은 전술한 문제를 해결하기 위해 제안된 것으로, 상기 화소 전극을 투명전극으로 구성하면서 동시에 3 마스크 공정으로 어레이기판을 제작하는 방법을 제안한다.
이러한 본 발명에 따른 3 마스크 공정 제조방법은, 공정단순화에 따른 공정시간 단축과 제조비용을 낮추고 또한, 상기 화소 전극을 투명한 전극으로 구성함으로써 휘도를 개선하는 것을 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판은 기판 상에 수직하게 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성된 박막트랜지스터와; 상기 화소 영역에 구성되고, 상기 박막트랜지스터와 접촉하는 화소 전극과; 상기 화소 전극과 이격하여 구성된 투명한 공통 전극과; 상기 박막트랜지스터에 구성된 제 1 반도체 패턴과, 상기 게이트 배선의 상부에 위치하고 상기 제 1 반도체 패턴과 격리된 제 2 반도체 패턴을 포함한다.
상기 박막트랜지스터는 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함한다.
상기 공통 전극은 상기 게이트 배선과 평행하게 연장된 수평부와, 수평부에서 화소 영역으로 수직하게 연장된 다수의 수직부로 구성하고, 상기 공통 전극의 수평부와 상기 게이트 배선은 투명한 도전성 금속층과 불투명한 도전성 금속층이 적층되어 구성되는 것을 특징으로 한다.
상기 화소 전극은 상기 박막트랜지스터와 접촉하면서 근접한 게이트 배선의 상부로 연장된 수평부와, 수평부에서 화소 영역으로 연장된 다수의 수직부로 구성된다.
상기 게이트 배선을 제 1 전극으로 하고, 게이트 배선 상부로 연장된 화소 전극의 수평부를 제 2 전극으로 하는 보조 용량부가 구성된다.
상기 게이트 배선의 일 끝단에는 구성된 투명한 게이트 패드 전극과, 상기 데이터 배선의 일 끝단에는 구성된 투명한 데이터 패드 전극을 더욱 포함하며, 상기 제 1 반도체 패턴은 상기 데이터 배선의 하부로 연장되어 구성된다.
본 발명의 특징에 따른 횡전계 방식 액정표시장치용 어레이기판 제조방법은 기판 상에 투명한 금속층과 불투명한 금속층으로 적층된 게이트 배선과 게이트 전극과 공통 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 배선과 게이트 전극과 공통 전극이 형성된 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과, 불순물이 포함된 비정질 실리콘을 적층하는 단계와; 상기 게이트 전극 상부에서 상기 게이트 배선과 수직한 방향으로 비정질 실리콘층과 순수 실리콘층이 적층되어 패턴된 제 1 반도체패턴과, 상기 게이트 배선의 상부에 위치하고 상기 제 1 반도체 패턴과 이격된 제 2 반도체 패턴을 형성하고, 공통 전극의 불투명한 금속층을 제거하는 제 2 마스크 공정 단계와; 상기 게이트 전극 상부의 제 1 반도체 패턴 상부에 이격된 소스 전극과 드레인 전극과, 상기 소스 전극과 연결된 데이터 배선과, 상기 드레인 전극과 접촉하고 상기 공통 전극과는 평행하게 이격된 화소 전극을 형성하는 제 3 마스크 공정 단계와; 상기 소스 및 드레인 전극과 데이터 배선과 화소 전극이 형성된 기판의 전면에 보호막을 형성하는 단계를 포함한다.
상기 불투명한 금속층은 구리(Cu), 탄탈륨(Ta), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 몰리 텅스텐(MoW), 은(Ag) 등을 포함하는 도전성 금속 그룹 중 선택된 하나로 형성한다.
상기 제 2 마스크 공정 단계는 상기 게이트 배선과 게이트 전극과 공통전극이 형성된 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과, 불순물이 포 함된 비정질 실리콘과 포토레지스트를 도포한 감광층을 적층하는 단계와; 상기 감광층의 상부에 투과부와 반투과부와 차단부로 구성된 마스크를 위치시키고, 상기 마스크의 상부로 빛을 조사하여 감광층을 노광하고 현상하는 단계와; 상기 제거된 감광층 사이로 노출된 불순물 비정질 실리콘층과 순수 비정질 실리콘층과 게이트 절연막을 제거하여, 상기 화소 영역의 공통 전극을 노출하는 단계와; 상기 공통 전극의 불투명한 금속층을 제거하는 단계와; 상기 마스크의 투과부와 반투과부에 대응하여 남겨진 감광패턴을 애싱(ashing)하여, 상기 반투과부에 대응하는 감광패턴을 제거하는 단계와; 상기 감광패턴이 제거되고 노출되는 상기 게이트 배선 상부의 불순물 비정질 실리코층과 그 하부의 순수 비정질 실리콘층과 게이트 절연막을 제거하여 하부의 게이트 배선을 노출하는 단계를 포함하는 것을 특징으로 한다.
상기 공통 전극은 상기 게이트 배선과 평행하게 연장된 수평부와, 수평부에서 화소 영역으로 수직하게 연장된 다수의 수직부로 형성하고, 상기 공통 전극의 수평부와 상기 게이트 배선은 투명한 도전성 금속층과 불투명한 도전성 금속층이 적층되어 형성된다.
본 발명의 특징에 따른 횡전계 방식 액정표시장치 제조방법은 제 1 기판과 제 2 기판을 준비하는 단계와; 상기 제 1 기판 상에 투명한 금속층과 불투명한 금속층으로 적층된 게이트 배선과 게이트 전극과 공통 전극과 게이트 패드 전극과 데이터 패드 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 배선과 게이트 전극과 공통 전극이 형성된 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과, 불순물이 포함된 비정질 실리콘을 적층하는 단계와; 상기 게이트 전극 상부에 서 상기 게이트 배선과 수직한 방향으로 비정질 실리콘층과 순수 실리콘층이 적층되어 패턴된 제 1 반도체패턴과, 상기 게이트 배선의 상부에 위치하고 상기 제 1 반도체 패턴과 이격된 제 2 반도체 패턴을 형성하고, 상기 게이트 패드 전극과 데이터 패드 전극과 공통 전극의 불투명한 금속층을 제거하는 제 2 마스크 공정 단계와; 상기 게이트 전극 상부의 제 1 반도체 패턴 상부에 이격된 소스 전극과 드레인 전극과, 상기 소스 전극과 연결된 데이터 배선과, 상기 드레인 전극과 접촉하고 상기 공통 전극과는 평행하게 이격된 화소 전극을 형성하는 제 3 마스크 공정 단계와; 상기 소스 및 드레인 전극과 데이터 배선과 화소 전극이 형성된 기판의 전면에 보호막을 형성하는 단계와; 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.
상기 제 2 기판을 절단하여 상기 게이트 패드 전극과 데이터 패드 전극에 대응하는 보호막을 노출하는 단계를 포함하고, 상기 노출된 보호막을 대기압 플라즈마를 이용한 건식 식각방법 또는, 불소(HF)에 담궈 식각하는 습식식각 방법으로 제거하여 하부의 게이트 패드 전극과 데이터 패드 전극을 노출하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
-- 실시예 --
발명은 횡전계 방식 액정표시장치용 어레이기판을 3 마스크 공정으로 제작하는 것을 특징으로 한다.
도 5는 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판의 일부를 확 대한 확대 평면도이다.
도시한 바와 같이, 기판(100)상에 일 방향으로 연장되고 일 끝단에 게이트 패드 전극(106)을 포함하는 게이트 배선(104)과, 게이트 배선(104)과는 수직하게 교차하여 화소 영역(P)을 정의하고 일 끝단에는 데이터 패드 전극(108)을 포함하는 데이터 배선(128)을 구성한다.
상기 게이트 배선(104)과 데이터 배선(128)의 교차지점에는 게이트 전극(102)과 액티브층(AL)과 소스 전극(124)과 드레인 전극(126)을 포함하는 박막트랜지스터(T)를 구성한다.
상기 화소 영역(P)에는 공통 전극(110a,110b)과 화소 전극(130a,130b)을 구성하는데, 공통 전극(110a,110b)은 상기 게이트 배선(104)과 평행한 방향으로 연장된 수평부(110a)와, 수평부에서 수직하게 연장된 다수의 수직부(110b)로 구성한다.
상기 화소 전극(130a,130b)은 상기 드레인 전극(126)에서 근접한 게이트 배선(104)의 상부로 연장 형성된 제 1 수평부(130a)와, 상기 제 1 수평부(130a)에서 수직하게 연장되어 상기 공통 전극(110a,110b)의 수직부(110b)와 평행하게 이격하여 위치한 수직부(130b)로 구성한다.
이때, 상기 드레인 전극(126)의 제 1 수평부(130a)를 제 2 전극으로 하고, 이와 겹쳐지는 게이트 배선(104)의 일부를 제 2 전극으로 하는 보조 용량(CST)부가 구성된다.
상기 게이트 패드 전극(106)과 데이터 패드 전극(108)과 상기 공통 전극의 수직부(110b)는 투명한 도전성 물질로 구성하며, 상기 게이트 배선(104)과 데이터 배선(128)은 일반적인 도전성 금속으로 구성한다.
이때, 상기 공통 전극의 수평부(110a)는 저항을 고려하여, 투명한 도전성 물질의 상부에 저항이 낮은 불투명한 도전성 금속을 적층하여 구성한다.
이상과 같이 설명한 본 발명에 다른 횡전계 방식 액정표시장치용 어레이기판은 3 마스크 공정으로 제작되며, 상기 공통 전극(110b)을 투명한 도전성 물질로 형성하기 때문에 고휘도를 확보할 수 있다.
이하, 공정 도면을 참조하여, 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판의 제조방법을 설명한다.
도 6a 내지 도 6d는 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판의 공정 평면도이고, 도 7a 내지 도 7i와 도 8a 내지 도 8i와 도 9a 내지 도 9i와 도 10a 내지 도 10i는 도 11a 도 11i의 Ⅳ-Ⅳ,Ⅴ-Ⅴ,Ⅵ-Ⅵ,Ⅶ-Ⅶ을 따라 절단하여, 본 발명의 공선 순서에 따라 도시한 공정 단면도이다.
도 6a와 도 7a와 도 8a와 도 9a와 도 10a는 제 1 마스크 공정을 나타낸 것으로 도시한 바와 같이, 기판(100) 상에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나를 증착하여 투명한 금속층(A1)을 형성하고, 투명한 금속층(A1)의 상부에 구리(Cu), 알루미늄합금(AlNd),크롬(Cr),몰리브덴(Mo),은(Ag),탄탈륨(Ta),티타늄(Ti),몰리텅스텐(MoW)을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하여, 불투명한 금속층(A2)을 형성한 후 제 1 마스크 공정으로 패턴하여, 투명금속(A1)과 불투명한 금 속(A2)이 적층된 게이트 배선(104)과, 게이트 전극(102)과, 게이트 배선(104)의 끝단에 위치한 게이트 패드 전극(106)과, 게이트 패드 전극(106)과 평행하지 않은 기판(100)의 일측에 데이터 패드 전극(108)을 형성한다.
동시에, 상기 게이트 배선(104)과 평행한 수평부(110a)와, 상기 수평부(110a)에서 수직하게 연장된 다수의 수직부(110b)로 구성된 공통 전극을 형성한다.
다음으로, 도 7b와 도 8b와 도 9b와 도 10b에 도시한 바와 같이, 상기 게이트 패드 전극 및 데이터 패드 전극(106,108)과, 게이트 배선(104)과, 게이트 전극(102)과, 공통 전극(110a,110b)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 게이트 절연막(112)과, 게이트 절연막(112)의 상부에 비정질 실리콘을 증착한 비정질 실리콘층(114)과, 비정질 실리콘층(114)의 상부에 불순물 비정질 실리콘을 증착한 불순물 실리콘층(116)을 형성한다.
도 6b와 도 7c와 도 8c와 도 9c와 도 10c는 제 2 마스크 공정을 나타낸 것으로 도시한 바와 같이, 상기 불순물 실리콘층(116)이 형성된 기판(100)의 전면에 포토레지스트를 도포하여 감광층(118)을 형성한다.
다음으로, 상기 감광층(118)의 상부에 투과부(B1)와 차단부(B2)와 반투과부(B3)로 구성되 마스크(M)를 위치시킨다.
상기 차단부(B2)는 상기 게이트 배선(104)과 게이트 전극(102)과 공통 전극 의 수평부(110a)에 대응하여 구성되는 동시에, 상기 상하로 구성된 게이트 배선(102)에 수직하게 연장된 수직부 형상(미도시)을 더욱 구성하고, 상기 반 투과부(B3)는 평면상 게이트 전극(102)사이의 게이트 배선(104)의 상부에서 이격된 임의의 영역(도 5b의 D)에 대응되는 형상이다.
전술한 바와 같이 구성된 마스크(M)의 상부로 빛을 조사하여 하부의 감광층(118)을 현상하고 노광하게 되면, 상기 마스크(M)의 투과부(B1)에 대응하는 부분의 감광층은 완전히 제거되고, 상기 차단부(B2)에 대응하는 부분의 감광층은 그대로 존재하게 되고, 상기 반투과부(B3)에 대응하는 부분(D)의 감광층은 표면으로부터 일부가 제거되어 높이가 낮아진 상태가 된다.
따라서, 게이트 배선(104)의 상부와 공통 전극의 수평부(110a) 상부에 구성된 제 1, 2 감광패턴(120a,120b)과, 제 1 및 제 2 감광패턴에 수직한 방향으로 교차 구성된 제 3 감광패턴(120c)이 형성된다.
이때, 상기 제 1 감광패턴(120a)은 높이가 서로 다르게 패턴되는 것을 특징으로 한다.(D 영역에서 일부만 제거되기 때문임.)
연속하여, 상기 패턴된 감광층(120a,120b,120c) 사이로 노출된 불순물이 포함된 비정질 실리콘층(116)과 그 하부의 순수 비정질 실리콘층(114)과 그 하부의 게이트 절연막(112)을 제거하는 공정을 진행한다.
이와 같이 하면, 도 7d와 도 8d와 도 9d, 10d에 도시한 바와 같이, 게이트 패드 전극(106)과 데이터 패드 전극(108)과, 공통 전극(110b)의 수직부가 노출된다.
다음으로, 상기 게이트 패드 전극(106)과 데이터 패드 전극(108)과 공통 전극 수직부(110b)를 구성하는 최상층의 불투명 금속층(A2)을 제거하는 공정을 진행한다.
이와 같이 하면, 도 7e와 도 8e와 도 9e와 도 10e에 도시한 바와 같이, 게이트 패드 전극(106)과 데이터 패드 전극(108)과 공통 전극의 수직부(110b)는 투명한 도전막(A1)만이 남게 된다.
다음으로, 상기 게이트 배선(104)의 상부와 게이트 전극(102)과 공통 전극의 수평부(110a)와 상기 게이트 배선(104)에 수직하게 패턴된 감광층(120a,120b,120c)을 애싱하는 공정을 진행한다.
이때, 애싱은 상기 게이트 배선(104)에서 높이가 낮은 부분(D)의 감광패턴이 모두 제거되어 하부의 불순물 실리콘층이 노출될 때 까지 진행한다.
다음으로, 상기 노출된 불순물 실리콘층과 그 하부의 순수 비정질 실리콘층을 제거한 후, 남겨진 감광패턴(120a,120,120c)을 모두 제거하는 공정을 진행한다.
이와 같이 하면, 도 6c와 도 7f와 도 8f와 도 9f와 도 10f에 도시한 바와 같이, 게이트 전극(102) 상부에서 상기 게이트 배선(104)과 수직한 방향으로 연장된 제 1 반도체 패턴(E1)과, 상기 게이트 배선(104)상부에서 상기 제 1 반도체 패턴(E1)과는 이격된 제 2 반도체 패턴(E2)이 남게 되고, 상기 공통 전극의 수평부(110a)상에는 제 3 반도체 패턴(E3)이 남게 된다.
이때, 상기 게이트 전극(102)상부에 대응하는 제 1 반도체 패턴(E1)을 구성하는 순수 비정질 실리콘층을 액티브층(AL)이라 하고, 불순물 실리콘층을 오믹 콘 택층(OL)이라 하며, 상기 게이트 배선(104)과 수직한 방향의 제 1 반도체 패턴(E1)은 이후 구성되는 데이터 배선(미도시)의 버퍼층(buffer layer)으로서의 역할을 하게 된다.
전술한 구성에서, 상기 제 2 반도체 패턴(E2)이 구성된 부분은 보조 용량부(C)로 사용될 부분이므로 상기 제 1 반도체 패턴(E1)과 단절시키는 것이다.
도 6d와 7h와 도 8h와 도 9h와 도 10h는 제 3 마스크 공정을 나타낸 것으로 도시한 바와 같이, 상기 제 1, 제 2, 제 3 반도체 패턴(E1,E2,E3)이 구성된 기판(100)의 전면에 구리(Cu),알루미늄합금(AlNd),크롬(Cr),몰리브덴(Mo),은(Ag),탄탈륨(Ta),티타늄(Ti), 몰리텅스텐(MoW)을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하고 제 3 마스크 공정으로 패턴하여, 상기 오믹 콘택층(OL)의 상부에 소정간격 이격된 소스 전극(124)과 드레인 전극(126)과, 상기 소스 전극(124)에서 연장되고 상기 수직한 제 1 반도체 패턴(E1)의 상부로 연장되고 상기 데이터패드 전극(108)과 접촉하는 데이터 배선(128)을 형성한다.
동시에, 상기 드레인 전극(126)에서 연장된 수평부(130a)와, 상기 수평부(130a)에서 수직하게 연장되어 상기 투명한 공통 전극의 수직부(110b) 사이에 이와 평행하게 이격하여 위치하는 수직부(130b)를 포함하는 화소 전극을 형성한다.
이때, 상기 드레인 전극(126)에서 연장된 화소 전극의 수평부(130a)를 근접한 게이트 배선(104)상부의 제 2 반도체 패턴(E2)의 상부로 연장 형성하여, 게이트 배선(104)을 제 1 전극으로 하고 상기 화소 전극의 수평부(130a)를 제 2 전극으로 하는 보조 용량부(CST)를 형성한다.
다음으로, 도 7i와 도 8i와 도 9i와 도 10i에 도시한 바와 같이, 상기 소스 및 드레인 전극(124,126)과, 보조 용량부(CST)와 화소 전극(130a,130b)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 적층하여 보호막(132)을 형성한다.
전술한 공정에서, 상기 보호막(132)을 형성하지 않고 바로 배향막을 형성할 수 도 있다.
그런데, 상기 게이트 패드 전극(106)과 데이터 패드 전극(108)은 반드시 노출되어야 한다.
이를 위해, 별도의 공정을 진행하는 것이 아니고 약액 또는 플라즈마를 이용하여 제거하는 공정을 진행하면 된다.
이하, 도 11을 참조하여 설명한다.
도시한 바와 같이, 전술한 바와 같이 형성된 어레이 기판(100)을 컬러필터가 구성된 상부 기판(200)과 합착하고, 상기 상부 기판(200)을 스크라이빙(scribing)공정으로 절단하여, 하부의 게이트 패드 전극(106)과 데이터 패드 전극(108)에 대응하는 하부 보호막(미도시)을 노출하는 공정을 진행한다.
다음으로, 상기 게이트 패드 전극(106)과 데이터 패드 전극(108)을 노출하는 공정을 진행하게 되는데, 이를 위한 방법으로 대기압 플라즈마(atmosphere plasma)를 통해 상기 노출된 보호막(132)을 제거하는 공정을 진행할 수 도 있고, 상기 게 이트 패드 전극(106)과 데이터 패드 전극(108)이 구성된 기판(100)의 일 측을 불소(HF)에 담궈 상기 보호막(미도시)을 제거할 수 도 있다.
전술한 바와 같은 공정으로, 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판을 제작할 수 있다.
따라서, 본 발명은 투명한 공통 전극을 포함한 어레이기판을 3마스크 공정으로 제작하며 공정 단순화를 통한 공정시간 단축과 제조비용을 낮출 수 있으므로 생산수율을 개선하고 제품의 경쟁력을 개선할 수 있는 효과가 있다.
또한, 공통전극을 투명한 전극으로 형성할 수 있으므로 고휘도를 구현할 수 있는 효과가 있다.

Claims (12)

  1. 기판 상에 투명한 금속층과 불투명한 금속층으로 적층된 게이트 배선과 게이트 전극과 공통 전극을 형성하는 제 1 마스크 공정 단계와;
    상기 게이트 배선과 게이트 전극과 공통 전극이 형성된 상기 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과, 불순물이 포함된 비정질 실리콘층을 적층하는 단계와;
    화소 영역에 위치한 상기 불순물이 포함된 비정질 실리콘층과, 순수 비정질 실리콘층과, 게이트 절연막을 제거한후 상기 공통 전극의 불투명한 금속층을 제거하며,
    상기 게이트 배선의 일부 상에 위치한 상기 불순물이 포함된 비정질 실리콘층과, 순수 비정질 실리콘층을 제거하여, 상기 게이트 전극 상부에서 상기 게이트 배선과 수직한 방향으로 상기 불순물이 포함된 비정질 실리콘층과 순수 비정질 실리콘층이 적층되어 패턴된 제 1 반도체패턴과, 상기 게이트 배선의 상부에 위치하고 상기 제 1 반도체 패턴과 이격된 제 2 반도체 패턴을 형성하고,
    상기 게이트 절연막은 상기 제 1 및 2 반도체 패턴 하부와 상기 제 1 및 2 반도체 패턴 사이의 이격된 영역에 남겨지도록 제거되는 제 2 마스크 공정 단계에 있어서, 부분적으로 빛의 회절을 이용한 노광을 통해 패턴되는 제 2 마스크 공정 단계와;
    상기 게이트 전극 상부의 제 1 반도체 패턴 상부에 이격된 소스 전극과 드레인 전극과, 상기 제 1 반도체 패턴 상부에 상기 소스 전극과 연결된 데이터 배선과, 상기 화소 영역의 상기 기판에 직접 상기 드레인 전극과 연결되고 상기 공통 전극과는 평행하게 이격된 화소 전극을 형성하는 제 3 마스크 공정 단계와;
    상기 소스 및 드레인 전극과 데이터 배선과 화소 전극이 형성된 상기 기판의 전면에 보호막을 형성하는 단계
    를 포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  2. 제 1 항에 있어서,
    상기 불투명한 금속층은 구리(Cu), 탄탈륨(Ta), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 몰리 텅스텐(MoW), 은(Ag)을 포함하는 도전성 금속 그룹 중 선택된 하나로 형성된 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  3. 제 1 항에 있어서,
    상기 투명한 금속층은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나로 형성된 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  4. 제 1 항에 있어서,
    상기 제 2 마스크 공정 단계는
    상기 게이트 배선과 게이트 전극과 공통 전극이 형성된 상기 기판의 전면에 상기 게이트 절연막과, 순수 비정질 실리콘층과, 불순물이 포함된 비정질 실리콘층과, 포토레지스트를 도포한 감광층을 적층하는 단계와;
    상기 감광층의 상부에 투과부와 반투과부(슬릿구성)와 차단부로 구성된 마스크를 위치시키고, 상기 마스크의 상부로 빛을 조사하여 상기 감광층을 노광하는 단계에 있어서,
    상기 투과부는 상기 제 1 및 2 반도체 패턴에 대응되고 상기 반투과부는 상기 제 1 및 2 반도체 패턴 사이의 이격된 영역에 대응되며, 상기 차단부는 상기 투과부 및 반투과부가 구성된 부분 이외의 부분에 구성되고,
    상기 반투과부에 대응하는 상기 감광층의 부분은 빛이 회절하여 강도가 약해진 상태에서 노광되는 단계와;
    노광된 상기 감광층을 현상하여 상기 마스크의 차단부에 대응하는 감광층을 제거하여 감광패턴을 형성하는 단계와;
    상기 차단부에 대응하는 감광층이 제거되어 노출된 상기 불순물이 포함된 비정질 실리콘층과 순수 비정질 실리콘층과 게이트 절연막을 제거하여, 상기 화소 영역의 공통 전극과 기판을 노출하는 단계와;
    상기 공통 전극의 불투명한 금속층을 제거하는 단계와;
    상기 마스크의 투과부와 반투과부에 대응하여 남겨진 상기 감광패턴을 애싱(ashing)하여, 상기 반투과부에 대응하는 상기 감광패턴을 제거하는 단계와;
    상기 감광패턴이 제거되고 노출되는 상기 게이트 배선 상부의 상기 불순물이 포함된 비정질 실리콘층과 그 하부의 순수 비정질 실리콘층을 제거하는 단계를
    포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  5. 제 1 항에 있어서,
    상기 공통 전극은 상기 게이트 배선과 평행하게 연장된 수평부와, 상기 수평부에서 상기 화소 영역으로 수직하게 연장된 다수의 수직부로 형성된 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  6. 제 1 항에 있어서,
    상기 공통 전극의 수평부와 상기 게이트 배선은 상기 투명한 금속층과 불투명한 금속층이 적층되어 구성된 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  7. 제 1 항에 있어서,
    상기 화소 전극은 상기 드레인 전극과 연결되면서 상기 드레인 전극과 근접한 상기 게이트 배선의 상부로 연장된 수평부와, 상기 수평부에서 상기 화소 영역으로 연장된 다수의 수직부로 구성된 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  8. 제 7 항에 있어서,
    상기 화소 전극의 수평부를 제 2 전극으로 하고 그 하부의 상기 게이트 배선을 제 1 전극으로 하는 보조 용량부가 더욱 형성된 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  9. 제 1 항에 있어서,
    상기 게이트 배선의 일 끝단에는 이와 동일층 및 동일물질로 구성된 투명한 게이트 패드 전극이 형성되고, 상기 데이터 배선의 일 끝단에는 투명한 데이터 패드 전극이 형성된 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  10. 제 1 기판과 제 2 기판을 준비하는 단계와;
    상기 제 1 기판 상에 투명한 금속층과 불투명한 금속층으로 적층된 게이트 배선과, 게이트 전극과 공통 전극과 게이트 패드 전극과 데이터 패드 전극을 형성하는 제 1 마스크 공정 단계와;
    상기 게이트 배선과 게이트 전극과 공통 전극이 형성된 상기 제 1 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과, 불순물이 포함된 비정질 실리콘층을 적층하는 단계와;
    화소 영역에 위치한 상기 불순물이 포함된 비정질 실리콘층과, 순수 비정질 실리콘층과, 게이트 절연막을 제거한후 상기 게이트 패드 전극과 데이터 패드 전극과 공통 전극의 불투명한 금속층을 제거하며,
    상기 게이트 배선의 일부 상에 위치한 상기 불순물이 포함된 비정질 실리콘층과, 순수 비정질 실리콘층을 제거하여, 상기 게이트 전극 상부에서 상기 게이트 배선과 수직한 방향으로 상기 불순물이 포함된 비정질 실리콘층과 순수 비정질 실리콘층이 적층되어 패턴된 제 1 반도체패턴과, 상기 게이트 배선의 상부에 위치하고 상기 제 1 반도체 패턴과 이격된 제 2 반도체 패턴을 형성하고,
    상기 게이트 절연막은 상기 제 1 및 2 반도체 패턴 하부와 상기 제 1 및 2 반도체 패턴 사이의 이격된 영역에 남겨지도록 제거되는 제 2 마스크 공정 단계에 있어서, 부분적으로 빛의 회절을 이용한 노광을 통해 패턴되는 제 2 마스크 공정 단계와;
    상기 게이트 전극 상부의 제 1 반도체 패턴 상부에 이격된 소스 전극과 드레인 전극과, 상기 제 1 반도체 패턴 상부에 상기 소스 전극과 연결된 데이터 배선과, 상기 화소 영역의 상기 제 1 기판에 직접 상기 드레인 전극과 연결되고 상기 공통 전극과는 평행하게 이격된 화소 전극을 형성하는 제 3 마스크 공정 단계와;
    상기 소스 및 드레인 전극과 데이터 배선과 화소 전극이 형성된 상기 제 1 기판의 전면에 보호막을 형성하는 단계와;
    상기 게이트 패드 전극과 데이터 패드 전극에 대응하는 보호막이 노출되도록 상기 제 1 기판과 제 2 기판을 합착하는 단계와;
    상기 제 2 기판 외측으로 노출된 상기 보호막을 제거함으로서 상기 투명한 금속층으로 이루어진 게이트 패드 전극과 데이터 패드 전극을 노출시키는 단계를 포함하는
    횡전계 방식 액정표시장치 제조방법.
  11. 제 10 항에 있어서,
    상기 보호막을 제거하는 방법은 합착된 상기 제 1 및 제 2 기판을 대기압 플라즈마에 노출시켜 상기 보호막을 제거하는 것을 특징으로 하는 건식 식각방법 또는 합착된 상기 제 1 및 제 2 기판을 불소(HF)에 담궈 상기 보호막을 제거하는 것을 특징으로 하는 습식식각 방법인 횡전계 방식 액정표시장치 제조방법.
  12. 제 10 항에 있어서,
    상기 제 2 마스크 공정 단계는
    상기 게이트 배선과 게이트 전극과 공통 전극이 형성된 상기 제 1 기판의 전면에 상기 게이트 절연막과, 순수 비정질 실리콘층과, 불순물이 포함된 비정질 실리콘층과 포토레지스트를 도포한 감광층을 적층하는 단계와;
    상기 감광층의 상부에 투과부와 반투과부(슬릿구성)와 차단부로 구성된 마스크를 위치시키고, 상기 마스크의 상부로 빛을 조사하여 상기 감광층을 노광하는 단계에 있어서,
    상기 투과부는 상기 제 1 및 2 반도체 패턴에 대응되고 상기 반투과부는 상기 제 1 및 2 반도체 패턴 사이의 이격된 영역에 대응되며, 상기 차단부는 상기 투과부 및 반투과부가 구성된 부분 이외의 부분에 구성되고,
    상기 반투과부에 대응하는 상기 감광층의 부분은 빛이 회절하여 강도가 약해진 상태에서 노광되는 단계와;
    노광된 상기 감광층을 현상하여 상기 마스크의 차단부에 대응하는 감광층을 제거하여 감광패턴을 형성하는 단계와;
    상기 차단부에 대응하는 감광층이 제거되어 노출된 상기 불순물이 포함된 비정질 실리콘층과 순수 비정질 실리콘층과 게이트 절연막을 제거하여, 상기 게이트 패드 전극과 데이터 패드 전극을 노출하고 상기 화소 영역의 공통 전극과 제 1 기판을 노출하는 단계와;
    상기 게이트 패드 전극과 데이터 패드 전극과 공통 전극의 불투명한 금속층을 제거하는 단계와;
    상기 마스크의 투과부와 반투과부에 대응하여 남겨진 상기 감광패턴을 애싱(ashing)하여, 상기 반투과부에 대응하는 상기 감광패턴을 제거하는 단계와;
    상기 감광패턴이 제거되고 노출되는 상기 게이트 배선 상부의 상기 불순물이 포함된 비정질 실리콘층과 그 하부의 순수 비정질 실리콘층을 제거하는 단계를
    포함하는 횡전계 방식 액정표시장치 제조방법.
KR1020030100325A 2003-10-14 2003-12-30 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 KR101111402B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030100325A KR101111402B1 (ko) 2003-12-30 2003-12-30 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
CNB2004100856390A CN100371813C (zh) 2003-10-14 2004-10-13 面内切换型液晶显示装置中的液晶显示板及其制造方法
JP2004300817A JP4727201B2 (ja) 2003-10-14 2004-10-14 水平電界型の液晶表示パネル
US10/963,945 US7369202B2 (en) 2003-10-14 2004-10-14 Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100325A KR101111402B1 (ko) 2003-12-30 2003-12-30 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050070599A KR20050070599A (ko) 2005-07-07
KR101111402B1 true KR101111402B1 (ko) 2012-02-24

Family

ID=37260662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100325A KR101111402B1 (ko) 2003-10-14 2003-12-30 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Country Status (1)

Country Link
KR (1) KR101111402B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000033515A (ko) * 1998-11-24 2000-06-15 구본준 횡전계방식 액정표시소자의 제조방법
KR20010058183A (ko) * 1999-12-24 2001-07-05 박종섭 고개구율 및 고투과율 액정표시장치의 제조방법
KR20010063292A (ko) * 1999-12-22 2001-07-09 박종섭 프린지 필드 구동 액정 표시 장치의 제조방법
KR20010092396A (ko) * 2000-03-21 2001-10-24 니시가키 코지 능동 매트릭스 기판과 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000033515A (ko) * 1998-11-24 2000-06-15 구본준 횡전계방식 액정표시소자의 제조방법
KR20010063292A (ko) * 1999-12-22 2001-07-09 박종섭 프린지 필드 구동 액정 표시 장치의 제조방법
KR20010058183A (ko) * 1999-12-24 2001-07-05 박종섭 고개구율 및 고투과율 액정표시장치의 제조방법
KR20010092396A (ko) * 2000-03-21 2001-10-24 니시가키 코지 능동 매트릭스 기판과 그 제조 방법

Also Published As

Publication number Publication date
KR20050070599A (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
KR101225440B1 (ko) 액정 표시 장치 및 그 제조 방법
US7248323B2 (en) Liquid crystal display of horizontal electric field applying type and fabricating method thereof
US7733453B2 (en) Method of fabricating a liquid crystal display device using a three mask process and double layer electrodes
US7348198B2 (en) Liquid crystal display device and fabricating method thereof
KR100682358B1 (ko) 액정 표시 패널 및 제조 방법
KR100892087B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
US8830437B2 (en) Method of fabricating liquid crystal display of horizontal electronic field applying type
JP5450476B2 (ja) 液晶表示装置及びその製造方法
KR20040050235A (ko) 액정표시장치용 어레이기판 제조방법
KR101100674B1 (ko) 씨오티 구조 액정표시장치용 어레이 기판 제조방법
JP4499628B2 (ja) 液晶表示装置及びその製造方法
JP4392390B2 (ja) 液晶表示装置およびその製造方法
KR100930363B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판 제조방법
US7132688B2 (en) Thin film transistor substrate using a horizontal electric field and fabricating method thereof
KR101249774B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
US20060139547A1 (en) Liquid crystal display device and fabricating method thereof
KR101111402B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100697603B1 (ko) 횡전계 방식 액정표시장치와 그 제조방법
KR101197221B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR101058455B1 (ko) 액정표시장치용 어레이 기판과 제조방법
KR101392203B1 (ko) 횡전계형 액정표시장치용 어레이 기판의 제조 방법
KR101127217B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR100891987B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100682362B1 (ko) 액정 표시 패널 및 제조 방법
KR101102425B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee