JP2008134593A - 液晶表示装置用アレイ基板とその製造方法 - Google Patents

液晶表示装置用アレイ基板とその製造方法 Download PDF

Info

Publication number
JP2008134593A
JP2008134593A JP2007173016A JP2007173016A JP2008134593A JP 2008134593 A JP2008134593 A JP 2008134593A JP 2007173016 A JP2007173016 A JP 2007173016A JP 2007173016 A JP2007173016 A JP 2007173016A JP 2008134593 A JP2008134593 A JP 2008134593A
Authority
JP
Japan
Prior art keywords
electrode
gate
layer
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007173016A
Other languages
English (en)
Other versions
JP4885805B2 (ja
Inventor
Joo-Soo Lim
ジュソ リン
Hyo Uk Kim
ヒョウク キム
Hee-Young Kwack
ヘヨン クワック
Hyun-Seok Hong
ヒュンソク ホン
Byung Chul Ahn
ビュンチュル アン
Byoung-Ho Lim
ビュンホ リン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070039312A external-priority patent/KR100920482B1/ko
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2008134593A publication Critical patent/JP2008134593A/ja
Application granted granted Critical
Publication of JP4885805B2 publication Critical patent/JP4885805B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract


【課題】本発明は、液晶表示装置に係り、特に、液晶表示装置用アレイ基板とその製造方法に関する。
【解決手段】本発明は、液晶表示装置用アレイ基板にデータ配線と薄膜トランジスタを構成する時、アクティブ層がデータ配線の外側及びゲート電極の外側へと露出されないように構成することを特徴とする。また、前述した構成を含む液晶表示装置用アレイ基板を、３マスク工程によって製作する。従って、本発明による液晶表示装置は、前記アクティブ層に光による光電流が発生しないので、波状ノイズ及び薄膜トランジスタの漏洩電流の特性を最小化する長所があって、マスク工程の単純化により費用及び時間を節約することができる。
【選択図】図７

Description

本発明は、液晶表示装置に係り、特に、生産性及び画質の特性が改善できる 液晶表示装置用アレイ基板とその製造方法に関する。
一般的な液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用する。液晶は、構造が細く長いために、分子の配列において方向性を有しており、任意に液晶に電界を加えると、分子配列の配列方向が制御できる。従って、液晶の分子配列方向を任意に調節すると、光学的異方性によって液晶の分子配列方向に光が屈折して画像情報を表示する。
現在は、薄膜トランジスタとこの薄膜トランジスタに接続された画素電極がマトリックス状に配列されたアクティブマトリックス型の液晶表示装置（ＡＭ−ＬＣＤ、以下、液晶表示装置と称する）が解像図及び動画像の表示能力が優れていて最も注目を浴びている。
液晶表示装置は、共通電極が形成されたカラーフィルタ基板(上部基板）と画素電極が形成されたアレイ基板(下部基板）と、両基板間に充填された液晶とで構成されるが、このような液晶表示装置は、共通電極と画素電極に印加される電圧により生じる垂直方向の電界によって液晶を駆動する方式であり、透過率と開口率等の特性が優れる。
ところが、上下に印加される電場によって液晶駆動は、視野角の特性が優れないという短所がある。従って、前述した短所を克服するために、新しい技術が提案されている。後述する液晶表示装置は、横電界による液晶駆動方法によって視野角の特性が優れるという長所がある。
以下、図１を参照して、一般的な横電界方式の液晶表示装置を説明する。
図１に示したように、透明な下部基板１０に定義された多数の画素Ｐごとに薄膜トランジスタＴと共通電極３０と画素電極３２が構成される。
薄膜トランジスタＴは、ゲート電極１４と、ゲート電極１４の上部に絶縁膜１６を間に構成された半導体層１８と、半導体層１８の上部に相互に離隔して構成されたソース電極２０及びドレイン電極２２とを含む。
前述した構成で、共通電極３０と画素電極３２は、下部基板１０上に相互に平行に離隔して構成される。
図面には示してないが、画素Ｐの一側に沿って延長されたゲート配線(図示せず)と、これとは垂直な方向に延長されたデータ配線(図示せず)が構成されて、共通電極３０に電圧を印加する共通配線(図示せず)が構成される。
下部基板１０と離隔された透明な上部基板４０が位置して、上部基板４０の内側面には、ゲート配線(図示せず)とデータ配線(図示せず)と薄膜トランジスタＴに対応する部分にブラックマトリックス４２が構成され、画素Ｐに対応してカラーフィルタ３４ａ、３４ｂが構成される。
液晶層ＬＣは、共通電極３０と画素電極３２の水平電界４５によって動作される。
以下、図２を参照して、従来による横電界方式の液晶表示装置用アレイ基板の構成を説明する。
図２は、従来の４マスク工程によって製作された横電界方式の液晶表示装置用アレイ基板の構成を概略的に示した平面図である。
図２に示したように、絶縁基板５０上に一方向に延長されたゲート配線５４と、これとは交差して画素領域Ｐを定義するデータ配線９２が構成される。
ゲート配線５４の一端にゲートパッド５６が構成されて、データ配線９２の一端にはデータパッド９４が構成される。
ゲート配線５４と平行に離隔された画素領域Ｐの一側には共通配線５８が構成される。
ゲートパッド５６とデータパッド９４の上部には、各々これと接触する透明なゲートパッド電極ＧＰと、データパッド電極ＤＰが構成される。
ゲート配線５４とデータ配線９２の交差地点には、ゲート配線５４と接触するゲート電極５２と、ゲート電極５２の上部に位置したアクティブ層(非晶質シリコン層、８４)とオーミックコンタクト層(図示せず)と、オーミックコンタクト層(図示せず)の上部に離隔され位置して、データ配線９２に連結されたソース電極８８と、これとは離隔されたドレイン電極９０とを含む薄膜トランジスタＴが構成される。
画素領域Ｐには、ドレイン電極９０と接触する画素電極ＰＸＬが構成されて、共通配線５８に連結され画素電極ＰＸＬと離隔して構成された共通電極Ｖｃｏｍが構成される。
また、純粋な非晶質シリコンパターン７２がデータ配線９２の下部に位置する。
この時、従来による横電界方式の液晶表示装置用アレイ基板は、ソース電極８９及びドレイン電極９０とデータ配線９２とアクティブ層８４を同一なマスク工程によって形成するために、必然的にアクティブ層８４とソース電極８９及びドレイン電極９０、また、純粋な非晶質シリコンパターン７２とデータ配線９２が積層された形態になって、この時、電極及び配線の外部にアクティブ層８４と純粋な非晶質シリコンパターン７２が延長された形態で構成される。
このような構成は、アクティブ層８４が光に露出され光電流(photo current)が発生されて、このような光電流は、薄膜トランジスタＴで漏洩電流(off current)として作用して薄膜トランジスタＴの動作不良を誘発する。
また、データ配線９２の下部に位置した純粋な非晶質シリコンパターン７２によって漏洩電流が発生すると、データ配線９２に近接した電極とカップルリング(coupling)が発生され液晶(図示せず)の動きを歪曲させる。
これにより、液晶パネルの画面には、波状の細い線が示される波状ノイズ(wavy noise)が発生する。
前述したように、薄膜トランジスタの漏洩電流及び画面の波状ノイズは、ソース電極及びドレイン電極とアクティブ層を同時にパターニングする汎用的な方式から発生する。
以下、図面を参照して、従来による横電界方式の液晶表示装置用アレイ基板の製造工程を説明する。
図３Ａ乃至図３Ｈと図４Ａ乃至図４Ｈと図５Ａ乃至図５Ｈと図６Ａ乃至図６Ｈは、図２のＩＩ−ＩＩ線、ＩＩＩ−ＩＩＩ線、ＩＶ−ＩＶ線、Ｖ−Ｖ線に沿って切断して、従来の工程順に示した工程断面図である。
図３Ａと図４Ａと図５Ａと図６Ａは、第１マスク工程を示した図である。
図３Ａと図４Ａと図５Ａと図６Ａに示したように、基板５０上にスイッチング領域Ｓと画素領域Ｐとゲート領域Ｇとデータ領域Ｄと共通信号領域ＣＳとを定義する。
多数の領域(Ｓ、Ｐ、Ｇ、Ｄ、ＣＳ)が定義された基板５０上に、ゲート領域Ｇに対応して一方向に延長されて、一端にゲートパッド５６を含むゲート配線(図２の５４)と、ゲート配線５４に連結されスイッチング領域Ｓに位置するゲート電極５２を形成して、ゲート配線５４と平行に離隔された共通信号領域ＣＳには共通配線５８を形成する。
この時、ゲートパッド５６及びゲート配線５４とゲート電極５２と共通配線５８は、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、タングステンＷ、クロムＣｒ、モリブデンＭｏ等の単一金属やアルミニウムＡｌ/クロムＣｒ(または、モリブデンＭｏ)等を含む導電性金属グループのうちから選択された一つまたはそれ以上の物質を蒸着して形成する。
図３Ｂ乃至図３Ｆと図４Ｂ乃至図４Ｆと図５Ｂ乃至図５Ｆと図６Ｂ乃至図６Ｆは、第２マスク工程を示した図である。
図３Ｂと図４Ｂと図５Ｂと図６Ｂに示したように、ゲート電極５２とゲートパッド５６を含むゲート配線５４と、共通配線５８が形成された基板５０全面にゲート絶縁膜６０と、純粋な非晶質シリコン層(ａ−Ｓｉ：Ｈ) ６２と不純物を含む非晶質シリコン層(ｎ+またはｐ+ａ−Ｓｉ：Ｈ) ６４と導電性金属層６６を形成する。
ゲート絶縁膜６０は、窒化シリコンＳｉＮＸと酸化シリコンＳｉＯ２等を含む無機絶縁物質グループのうちから選択された一つまたは一つ以上の物質を蒸着して形成し、導電性金属層６６は、前述した導電性金属グループのうちから選択された一つまたはそれ以上の物質を蒸着して形成する。
導電性金属層６６が形成された基板５０全面に、フォトレジストを塗布して感光層６８を形成する。
感光層６８の離隔された上部に、透過部Ｂ１と遮断部Ｂ２と半透過部Ｂ３とで構成されたマスクＭを位置させる。
この時、半透過部Ｂ３は、マスクＭにスリット状または半透明膜を形成して、光の強度を低めたり、光の透過量を低めたりして感光層を不完全露光させる機能を有する。
また、遮断部Ｂ２は、光を完全に遮断する機能をして、透過部Ｂ１は、光を透過させ光によって感光層６８が完全な化学的変化、すなわち、完全露光させる機能を有する。
一方、スイッチング領域Ｓには、半透過部Ｂ３と、半透過部Ｂ３の両側に遮断部Ｂ２を位置させて、ゲート領域Ｇと交差する方向であるデータ領域Ｄには、遮断部Ｂ２を位置させる。
マスクＭの上部に光を照射して、下部の感光層６８を露光して現像する工程を行う。
図３Ｃと図４Ｃと図５Ｃと図６Ｃに示したように、スイッチング領域Ｓとデータ領域Ｄに、第１感光パターン７０ａ及び第２感光パターン７０ｂを形成する。
この時、第１感光パターン７０ａは、ゲート電極５２に対応する第１部分と、第１部分より厚い第２部分を含む。
第１感光パターン７０ａ及び第２感光パターン７０ｂの周辺に露出された導電性金属層６６と、その下部の不純物を含む非晶質シリコン層６４と、純粋な非晶質シリコン層６２を除去する工程を行う。
この時、導電性金属層６６の種類によって導電性金属層６６とその下部層６４、６２を同時に除去したり、金属層を先にエッチングした後、乾式エッチング工程によって下部の純粋非晶質シリコン層６２と不純物を含む非晶質シリコン層６４を除去したりすることもできる。
図３Ｄと図４Ｄと図５Ｄと図６Ｄに示したように、前述した除去工程を完了すると、第１感光パターン７０ａの下部には、純粋な非晶質シリコンパターン７２と不純物を含む非晶質シリコンパターン７４が積層された第１半導体パターン７６が形成されて、第１半導体パターン７６の上部に第１金属パターン７８が構成される。
データ領域Ｄに対応する第２感光パターン７０ｂの下部には、第１半導体パターン７６から延長された第２半導体パターン８０と、第２半導体パターン８０の上部に、第１金属パターン７８から延長された第２金属パターン８２が形成される。
次に、第１感光パターン７０ａのうち、ゲート電極５２の中心に対応する第１部分を除去して下部の第１金属パターン７８を露出するためのアッシング工程を行う。
図３Ｅと図４Ｅと図５Ｅと図６Ｅに示したように、ゲート電極５２の中心に対応する第１金属パターン７８の一部が露出されて、この時、第１感光パターン７０ａ及び第２感光パターン７０ｂの周辺に第１金属パターン７８及び第２金属パターン８２の一部が同時に露出される。
アッシング工程を行った後、第１金属パターン７８の露出された部分とその下部の不純物を含む非晶質シリコン層７４を除去する工程を行う。
図３Ｆと図４Ｆと図５Ｆと図６Ｆに示したように、除去工程を完了すると、ゲート電極５２の上部に位置した第１半導体パターン７６のうち、下部の純粋な非晶質シリコンパターン(図３Ｅの７２)は、アクティブ層８４として機能し、アクティブ層８４の上部で一部が除去され離隔された上部の不純物を含む非晶質シリコンパターン(図３Ｅの７４)は、オーミックコンタクト層８６として機能をする。
この時、アクティブ層８４と上部のオーミックコンタクト層８６を除去する際に、下部のアクティブ層８４をオーバーエッチングしてアクティブ層８４の表面(アクティブチャンネル)に不純物が残らないようにする。
一方、オーミックコンタクト層８６の上部に位置して区分された金属パターンは、各々ソース電極８８とドレイン電極９０と称する。
この時、ソース電極８８と接触する第２金属パターン(図４Ｅの８２)は、データ配線９２と称して、データ配線９２の一端は、データパッド９４と称する。
残留した感光パターン７０ａ、７０ｂを除去する工程を行うことによって、第２マスク工程が完了される。
図３Ｇと図４Ｇ図５Ｇと図６Ｇは、第３マスク工程を示した図であって、ソース電極８８及びドレイン電極９０とデータパッド９４を含むデータ配線９２が構成された基板５０全面に、窒化シリコンＳｉＮＸまたは酸化シリコンＳｉＯ２を含む無機絶縁物質グループのうちから選択された一つを蒸着し、場合によって、ベンゾシクロブテンＢＣＢとアクリル系樹脂を含む有機絶縁物質グループのうちから選択された一つを塗布して保護膜９６を形成する。
連続的に、保護膜９６をパターニングしてドレイン電極９０の一部を露出するドレインコンタクトホール９８ａと、共通配線５８の一部を露出する共通配線コンタクトホール９８ｂと、ゲートパッド５６を露出するゲートパッドコンタクトホール９８ｃと、データパッド９４を露出するデータパッドコンタクトホール９８ｄを形成する。
図３Ｈと図４Ｈと図５Ｈと図６Ｈは、第４マスク工程を示した図であって、保護膜９６が形成された基板５０全面に、インジウムースズーオキサイドＩＴＯとインジウムージンクーオキサイドＩＺＯを含む透明な導電性金属グループのうちから選択された一つを蒸着してパターニングし、画素領域Ｐに画素電極ＰＸＬと共通電極Ｖｃｏｍを形成する。
この時、画素電極ＰＸＬは、ドレイン電極９０と接触しながらデータ配線９２と平行な多数の垂直部で構成される。共通電極Ｖｃｏｍは、共通配線５８と接触しながらデータ配線９２と平行な多数の垂直部に延長され画素電極ＰＸＬと離隔されるように構成して、ゲートパッド５６と接触するゲートパッド電極ＧＰと、データパッド９４と接触するデータパッド電極ＤＰを形成する。
以上、従来による４マスク工程によって横電界方式の液晶表示装置用アレイ基板を製作することができる。
前述した工程は、第２マスク工程によって純粋な非晶質シリコンのアクティブ層８４及び不純物を含む非晶質シリコンのオーミックコンタクト層８６と、上部のソース電極８８及びドレイン電極９０とデータ配線９２を同時に形成する工程で、データ配線９２の下部に第２半導体パターン８０が残り、特に、第２半導体パターン８０の下部の純粋な非晶質シリコンパターン７２がデータ配線９２の両側に延長された形態でパターニングされる。
前述したように、データ配線９２の両側に下部の純粋な非晶質シリコンパターン７２が拡張された形態であるために、これによって、画面に波状ノイズが発生する問題がある。
また、ゲート電極５２の上部に位置したアクティブ層８４も、ゲート電極５２の外部に延長された形態で構成されるために、光によって露出され光電流、すなわち、漏洩電流が発生して、これによって、薄膜トランジスタの動作不良を誘発する問題がある。
本発明は、前述したような問題を解決するために提案されており、非晶質シリコン層が配線の外方に露出されないようにして光電流による薄膜トランジスタの漏洩電流の特性を最小化すると同時に、波状ノイズを防いで高画質を具現することを第１目的とする。
また、３マスク工程で製作することによって、工程を単純化し、工程費用及び工程時間を短縮して生産性を改善することを第２目的とする。
前述したような目的を達成するための本発明の液晶表示装置用アレイ基板は、基板と、前記基板の上部のゲート配線と、前記ゲートル配線に連結されたゲート電極、前記ゲート電極の上部のゲート絶縁膜、前記ゲート絶縁膜の上部のアクティブ層、前記アクティブ層の上部のオーミックコンタクト層及び前記オーミックコンタクト層の上部のソース電極及びドレイン電極を含む薄膜トランジスタと、前記ドレイン電極に電気的に連結された画素電極と、前記ソース電極に電気的に連結されて、前記ゲート配線と交差するデータ配線と、前記画素電極と離隔されている共通電極及び前記画素電極と前記共通電極間及び前記ソース電極と前記ドレイン電極間に位置する保護膜とを含むことを特徴とする。
前記アクティブ層は、その端部が前記ゲート電極の端部を覆わず、前記ゲート電極の上部に形成されるアイランド（Ｉｓｌａｎｄ）状である。
前記データ配線の下部に、前記オーミックコンタクト層から延長された第１層と前記アクティブ層から延長された第２層を有する延長部を含む。
前記オーミックコンタクト層と前記ソース電極間及び前記オーミックコンタクト層と前記ドレイン電極間に、バッファ金属層をさらに含む。
前記ソース電極及びドレイン電極と前記共通電極及び前記画素電極は、透明である。
前記データ配線の上部に、前記ソース電極から延長された補助データ配線をさらに含む。
前記補助データ配線の下部に、前記バッファ金属層から延長された前記データ配線と、前記オーミックコンタクト層から延長された第１層及び前記アクティブ層から延長された第２層を有する延長部をさらに含む。
前記データ配線の下部に、前記アクティブ層及び前記オーミックコンタクト層と同一層を有して前記アクティブ層及び前記オーミックコンタクト層と分離された延長部をさらに含む。
前記バッファ金属層は、少なくとも３層の多重層構造であって、前記少なくとも３層の中問層は、銅を含む。
前記ドレイン電極から延長されて、前記画素電極に連結される画素電極連結部をさらに含む。
本発明の液晶表示装置用アレイ基板の製造方法は、基板にスイッチング領域と画素領域とゲート領域とデータ領域と共通信号領域とを定義する段階と、前記スイッチング領域と前記ゲート領域と前記共通信号領域に、ゲート電極とゲート配線及び共通配線を各々形成する段階と、前記ゲート電極の上部に、ゲート絶縁膜とアクティブ層とオーミックコンタクト層を形成する段階と、前記オーミックコンタクト層の上部に、ソース電極及びドレイン電極を形成する段階と、前記ソース電極と電気的に連結されて、前記ゲート配線と交差するデータ配線を形成する段階と、前記ドレイン電極と電気的に連結される画素電極及び前記画素電極と離隔されている共通電極を形成する段階と、前記画素電極と前記共通電極間の前記ゲート絶縁膜の上部及び前記ソース電極及びドレイン電極間の前記アクティブ層の上部に保護膜を形成する段階とを含むことを特徴とする。
前記ゲート絶縁膜と、前記アクティブ層と前記オーミックコンタクト層を形成する段階と前記データ配線を形成する段階は、一つのマスクを利用する。
前記データ配線の上部に補助データ配線を形成する段階をさらに含み、前記ソース電極と、前記ドレイン電極と、前記共通電極と、前記画素電極及び前記補助データ配線は、同一マスク工程で形成される。
前記保護膜は、リフトオフ工程によって形成される。
前記ゲート絶縁膜と前記アクティブ層と前記オーミックコンタクト層を形成する段階は、前記オーミックコンタクト層の上部にバッファ金属層を形成する段階を含む。
本発明の他の液晶表示装置用アレイ基板の製造方法は、基板上にゲート電極とゲート配線を形成する第１マスク工程段階と、前記ゲート電極と前記ゲート配線を含む前記基板上にゲート絶縁膜とアクティブ層とオーミックコンタクト層及びデータ配線を順に形成する第２マスク工程段階と、前記基板上にソース電極とドレイン電極、共通電極及び画素電極を形成する第３マスク工程段階と、前記ソース電極と前記ドレイン電極間の前記アクティブ層の上部及び前記共通電極と前記画素電極間に保護膜を形成する段階とを含むことを特徴とする。
前記第１マスク工程段階は、前記ゲート配線の一端にゲートパッドを形成する段階を含み、前記第２マスク工程段階は、前記データ配線の一端にデータパッドを形成する段階を含み、前記第３マスク工程段階は、前記データ配線の上部の補助データ配線と、前記ゲートパッドの上部のゲートパッド電極及び前記データパッドの上部のデータパッド電極を形成する段階とを含む。
前記第２マスク工程段階は、前記ゲート電極と前記ゲート配線及び前記ゲートパッドを含む前記基板上に前記ゲート絶縁膜と、純粋な非晶質シリコン層と不純物を含む非晶質シリコン層及び金属層を順に形成する段階と、前記金属層の上部に、前記ゲートパッドに対応する前記金属層を露出して、前記アクティブ層と前記データ配線及び前記データパッドに対応する第１部分と、前記アクティブ層と前記データ配線及び前記データパッドを除いた領域に対応して、前記第１部分より厚い第２部分とで構成される感光パターンを形成する段階と、前記露出された金属層と前記不純物を含む非晶質シリコン層、前記純粋な非晶質シリコン層及び前記ゲート絶縁膜を除去して前記ゲートパッドを露出する段階と、前記感光パターンの第２部分を除去する段階と、前記感光パターンの第１部分をエッチングマスクとして利用して、前記金属層と、前記不純物を含む非晶質シリコン層及び前記純粋な非晶質シリコン層を除去する段階と、前記感光パターンの第１部分を除去する段階とを含む。
前記感光パターンを形成する段階は、透過部と遮断部及び半透過部を含むマスクを利用して、前記透過部は、前記ゲートパッドに対応し、前記遮断部は、前記アクティブ層と前記データ配線及び前記データパッドに対応して、前記半透過部は、前記アクティブ層と前記データ配線、前記データパッド及び前記ゲートパッドを除いた領域に対応する。
前記第２マスク工程段階は、前記補助データ配線及び前記データパッド電極の下部に延長部を形成する段階を含み、前記延長部は、純粋な非晶質シリコンパターンと不純物を含む非晶質シリコンパターンを含む。
前記第１マスク工程段階は、前記ゲート配線と平行な共通配線を形成する段階を含み、前記共通配線は、前記共通電極と電気的に連結されて、前記第２マスク工程段階は、前記露出された金属層と前記不純物を含む非晶質シリコン層、前記純粋な非晶質シリコン層及び前記ゲート絶縁膜を除去して前記共通配線を露出する段階を含む。
前記第３マスク工程段階は、前記データ配線及び前記データパッドを含む前記基板上に導電性層を形成する段階と、前記導電性層の上部に、前記ソース電極及びドレイン電極に対応する第１感光パターンと、前記補助データ配線及び前記データパッド電極に対応する第２感光パターンと、前記画素電極及び前記共通電極に対応する第３感光パターン、前記ゲートパッド電極に対応する第４感光パターンを形成する段階と、前記第１乃至第４感光パターンをエッチングマスクで前記導電性層をパターニングして、前記ソース電極及びドレイン電極と、前記補助データ配線、前記データパッド電極、前記画素電極、前記共通電極、前記ゲートパッド電極を形成する段階と、前記ソース電極及びドレイン電極間の前記オーミックコンタクト層を除去して前記ソース電極及びドレイン電極間の前記アクティブ層を露出する段階と、前記第１乃至第４感光パターンを除去する段階とを含む。
前記保護膜を形成する段階は、前記第１乃至第４感光パターンを含む前記基板上に絶縁膜を形成する段階と、前記第１乃至第４感光パターンと共に前記絶縁膜を選択的に除去する段階を含む。前記導電性層をパターニングする段階は、湿式エッチングを利用して前記導電性層をオーバーエッチングすることによって、前記第１乃至第４感光パターンの端側の下部面を２０００Åないし５０００Å露出する段階を含む。
前記保護膜を形成する段階は、前記ゲートパッド電極及び前記データパッド電極を覆うシャドーマスクを配置する段階と、前記ゲートパッド電極及び前記データパッド電極を除いた前記基板上に、絶縁物質を蒸着する段階を含む。
前記第２マスク工程段階は、前記オーミックコンタクト層の上部にバッファ金属層を形成する段階を含み、前記バッファ金属層を形成する段階は、モリブデン-チタン合金と、銅、モリブデン-チタン合金を順に蒸着してパターニングする段階を含む。
以下、添付した図面を参照して、本発明の望ましい実施例を説明する。
本発明による横電界方式の液晶表示装置用アレイ基板は、アクティブ層がバックライトの光によって露出される構造ではないので、光電流発生が抑制できるため、薄膜トランジスタの動作不良が防げて、パネルに波状ノイズが発生されずに高画質を具現する。
また、３マスク工程によって製作されるために、生産費用を削減し、生産時間が短縮されるので、工程収率を改善して、製品の競争力を改善する。
さらに、抵抗の低い銅層を配線として使用するために、信号遅延が防げて、液晶パネルの動作の特性を改善する。
［第１実施例］
本発明の第１実施例は、アクティブ層の端側がデータ配線及びゲート電極の外部に拡張されない形態の横電界型のアレイ基板を３マスク工程によって製作することを特徴とする。
以下、平面図と断面図を参照して、本発明による横電界型のアレイ基板の構成を詳しく説明する。
図７は、本発明の第１実施例による横電界方式の液晶表示装置用アレイ基板の一部を拡大した平面図であって、図８Ａ乃至図８Ｄは、各々図７のＶＩＩ−ＶＩＩ線、ＶＩＩＩ−ＶＩＩＩ線、ＩＸ−ＩＸ線、Ｘ−Ｘ線に沿って切断した断面図である。
図７と図８Ａ乃至図８Ｄに示したように、絶縁基板１００上に、一方向に延長され一端にゲートパッド１０６が構成されたゲート配線１０４と、ゲート配線１０４と交差し画素領域Ｐを定義して、一端にデータパッド１４４を含むデータ配線１４３を構成する。データ配線１４３の上部には、補助データ配線１４２が形成されており、データパッド１４４の上部には、データパッド電極１４６が形成されている。また、ゲート配線１０４と離隔された共通配線１０９と共通電極連結部１０８を構成する。ゲートパッド１０６の上部には、ゲートパッド１０６に連結されるゲートパッド電極１５２が形成されている。
ゲート配線１０４とデータ配線１４３の交差地点には、ゲート電極１０２と、オーミックコンタクト層１２６とアクティブ層１２４とバッファ金属層１２８と、バッファ金属層１２８と接触するソース電極１３８とドレイン電極１４０とを含む薄膜トランジスタＴを構成する。ゲート配線１０４とゲート電極１０２及びゲートパッド１０６の上部には、ゲート絶縁膜１１０が形成され、これらを覆っている。
バッファ金属層１２８とアクティブ層１２４とオーミックコンタクト層１２６とデータ配線１４３及びデータパッド１４４を同一なマスクでパターニングして、オーミックコンタクト層１２６及びアクティブ層１２４と同一層に位置して同一物質で構成された層等を含む延長部Ｂをデータ配線１４３及びデータパッド１４４の下部に構成した構造である。
この時、バッファ金属層１２８とデータ配線１４３及びデータパッド１４４は、銅Ｃｕ層を間にモリチタン合金ＭｏＴｉ層を上下に構成した最小限３層の積層構造であって、ソース電極１３８及びドレイン電極１４０は、モリチタン合金ＭｏＴｉ層やインジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯのような透明な金属層で構成する。
ここで、銅Ｃｕ層は、抵抗が非常に低いために、配線の抵抗による信号遅延が防げる長所がある。
画素領域Ｐには、ドレイン電極１４０と電気的に接触する画素電極１４８と、画素電極１４８と平行に離隔され共通配線１０９と電気的に連結される共通電極１５０を構成する。 画素電極１４８は、ドレイン電極１４０に連結される画素電極連結部１４８ａから延長される。共通電極１５０は、共通電極連結部１０８と接触して、図面には示してないが、共通電極連結部１０８は、共通配線１０９に連結されて、共通配線１０９からの信号を共通電極１５０に印加する。従って、共通電極１５０は、隣接した画素領域の共通電極(図示せず)と電気的に連結される。
一方、共通電極１５０は、共通配線１０９に直接連結されることもできる。画素電極連結部１４８ａは、共通配線１０９と重なって、ストレージキャパシターＣｓｔを形成する。
この時、画素電極１４８と共通電極１５０は、ソース電極１３８及びドレイン電極１４０と同一工程で製作して、これも、モリチタン合金ＭｏＴｉ層やインジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯのような透明な金属層で構成することができる。
薄膜トランジスタＴの露出されたアクティブ層１２４の上部と、共通電極１５０と画素電極１４８間のゲート絶縁膜１１０上には、保護膜１５４を構成して、保護膜１５４は、別途のマスク工程を使用せず、蒸着工程とリフトオフ(lift off)工程によってゲートパッド電極１５２とデータパッド電極１４６の一部を露出しながら形成することができる。
また、前述した構成で、アクティブ層１２４が示してない下部の背光装置に露出される構造ではないため、従来とは異なり、漏洩電流による波状ノイズまたは薄膜トランジスタＴＦＴの動作不良が誘発されない構成である。
以下、工程断面図を参照して、本発明の第１実施例による横電界方式の液晶表示装置用アレイ基板の製造工程を説明する。
図９Ａ乃至図９Ｉと図１０Ａ乃至図１０Ｉと図１１Ａ乃至図１１Ｉと図１２Ａ乃至図１２Ｉは、本発明の第１実施例による工程順に示した工程断面図である。図９Ａ乃至図９Ｉは、図７のＶＩＩ−ＶＩＩ線、図１０Ａ乃至図１０Ｉは、図７のＶＩＩＩ−ＶＩＩＩ線、図１１Ａ乃至図１１Ｉは、図７のＩＸ−ＩＸ線、図１２Ａ乃至図１２Ｉは、図７のＸ−Ｘ線に対応する。
図９Ａと図１０Ａと図１１Ａと図１２Ａは、第１マスク工程を示した工程断面図である。
図９Ａと図１０Ａと図１１Ａと図１２Ａに示したように、基板１００上に、スイッチング領域Ｓと画素領域Ｐとゲート領域Ｇとデータ領域Ｄと共通信号領域ＣＳとを定義する。
多数の領域(Ｓ、Ｐ、Ｇ、Ｄ、ＣＳ)を定義した基板１００上に、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、クロムＣｒ、モリブデンＭｏ、タングステンＷ、チタンＴｉ、銅Ｃｕ、タンタルＴａ等を含む導電性金属グループのうちから選択された一つまたは一つ以上の金属を蒸着して第１導電性金属層(図示せず)を形成し、これを第１マスク工程によってパターニングして、スイッチング領域Ｓにゲート電極１０２を形成し、ゲート領域Ｇに対応して一端にゲートパッド１０６を含むゲート配線(図７の１０４)を形成して、ゲート配線(図７の１０４)と平行に離隔された位置の画素領域Ｐの両側、すなわち、共通信号領域ＣＳに共通配線(図７の１０９)と共通電極連結部１０８を各々形成する。
以下、図９Ｂ乃至図９Ｆと図１０Ｂ乃至図１０Ｆと図１１Ｂ乃至図１１ｆと図１２Ａ乃至図１２Ｆは、第２マスク工程を工程順に示した工程断面図である。
図９Ｂと図１０Ｂと図１１Ｂと図１２Ｂに示したように、ゲート電極１０２とゲートパッド１０６及びゲート配線(図７の１０４)と共通配線(図７の１０９)、また、共通電極連結部１０８が形成された基板１００全面に、ゲート絶縁膜１１０と、純粋な非晶質シリコン層(ａ−Ｓｉ：Ｈ) １１２と不純物を含む非晶質シリコン層(ｎ+ａ−Ｓｉ：Ｈ) １１４と、不純物を含む非晶質シリコン層１１４の上部に第２導電性金属層１１６と、第２導電性金属層１１６の上部にフォトレジストを塗布して感光層１１８を形成する。
ゲート絶縁膜１１０は、窒化シリコンＳｉＮＸと酸化シリコンＳｉＯ２を含む無機絶縁物質グループのうちから選択された一つまたは一つ以上の物質を蒸着して形成する。
この時、第２導電性金属層１１６は、多層で構成されて、第１層にモリチタン合金ＭｏＴｉ層と第２層に銅Ｃｕ層と第３層にモリチタン合金ＭｏＴｉ層を積層して形成する。
ここで、銅Ｃｕは、抵抗率が非常に低いので、信号遅延を最小化するために使用する。但し、銅Ｃｕは、シリコンＳｉまたは酸素と反応して抵抗率の高い物質になれるために、前述したように、銅の上部と下部にモリブデンＭｏとチタンＴｉの合金をさらに構成する。
一方、感光層１１８を形成した後、感光層１１８が形成された基板１００の離隔された上部に、透過部Ｂ１と遮断部Ｂ２と半透過部Ｂ３とで構成されたマスクＭを位置させる。
この時、スイッチング領域Ｓとデータ領域Ｄに対応して遮断部Ｂ２と、共通信号領域ＣＳとゲートパッド１０６に対応して透過部Ｂ１を位置させて、それ以外の領域には、半透過部Ｂ３を位置させる。
ここで、スイッチング領域Ｓに対応する遮断部Ｂ２の面積は、ゲート電極１０２の面積を越えない範囲内に限定する。
次に、マスクＭの上部に光を照射して下部の感光層１１６を露光する工程と、連続的に現像工程を行う。
図９Ｃと図１０Ｃと図１１Ｃと図１２Ｃに示したように、感光パターン１２０が形成される。感光パターン１２０は、共通信号領域ＣＳとゲートパッド１０６のためのゲート領域Ｇの一部に対応して完全に除去され、下部の第２導電性金属層１１６を露出して、スイッチング領域Ｓとデータ領域Ｄに元々の高さに対応する第１厚さｄ１の第１部分及び共通信号領域ＣＳとゲートパッド１０６のためのゲート領域Ｇ、スイッチング領域Ｓ、また、データ領域Ｄを除いた残りの領域に、第１厚さｄ１より薄い第２厚さｄ２の第２部分を含む。
図９Ｄと図１０Ｄと図１１Ｄと図１２Ｄに示したように、共通信号領域ＣＳとゲートパッド１０６に対応して露出された第２導電性金属層１１６と、その下部の不純物を含む非晶質シリコン層１１４と純粋な非晶質シリコン層１１２とゲート絶縁膜１１０を除去して、下部の共通電極連結部１０８とゲートパッド１０６の一部を露出する工程を行う。
次に、スイッチング領域Ｓ及びデータ領域Ｄを除いた感光パターン１２０の第２部分を、アッシング工程を利用して除去する。
図９Ｅと図１０Ｅと図１１Ｅと図１２Ｅに示したように、基板１００のスイッチング領域Ｓとデータ領域Ｄを除いた基板１００全面に対する第２導電性金属層１１６が露出されて、ゲートパッド１０６と共通電極連結部１０８の一部が露出される。
一方、スイッチング領域Ｓとデータ領域Ｄに対応して高さが低くなった感光パターン１２２が残された状態になる。
感光パターン１２２の外部に露出された第２導電性金属層１１６と、その下部の不純物を含む非晶質シリコン層１１４と、その下部の純粋な非晶質シリコン層１１２を除去する工程を行う。
次に、残された感光パターン１２２を除去する工程を行う。
図９Ｆと図１０Ｆと図１１Ｆと図１２Ｆに示したように、スイッチング領域Ｓに対応するゲート電極１０２の上部に、アクティブ層１２４とオーミックコンタクト層１２６とバッファ金属層１２８が形成される。
この時、データ配線１４３及びデータパッド１４４及び延長部Ｂがデータ領域Ｄに形成される。延長部Ｂは、データ配線１４３及びデータパッド１４４の下部に位置して、オーミックコンタクト層１２６及びバッファ金属層１２８と同一層に、同一物質で構成された層等を含む。
図９Ｇ乃至図９Ｉと図１０Ｇ乃至図１０Ｉと図１１Ｇ乃至図１１Ｉと図１２Ｇ乃至図１２Ｉは、第３マスク工程を示した図である。
図９Ｇと図１０Ｇと図１１Ｇと図１２Ｇに示したように、バッファ金属層１２８と、アクティブ層１２４とオーミックコンタクト層１２６、データ配線１４３及びデータパッド１４４が形成された基板１００全面に、第３導電性金属層(図示せず)と感光層を積層して、感光層を第３マスク工程によって露光して現像し、スイッチング領域Ｓに対応して離隔された第１感光パターン１３０と、データ領域Ｄに対応して第２感光パターン１３２と、画素領域Ｐに対応して多数の垂直な棒状の第３感光パターン１３４を形成して、ゲートパッド１０６の一部を覆う第４感光パターン１３６を形成する。
この時、第３導電性金属層(図示せず)は、望ましくは、モリチタン合金ＭｏＴｉ層である。
第１乃至第４感光パターン１３０、１３２、１３４、１３６の周辺に露出された第３導電性金属層(図示せず)を除去して、離隔された第１感光パターン１３０の下部に、離隔されたソース電極１３８とドレイン電極１４０と、第２感光パターン１３２の下部にデータ配線１４３及びデータパッド１４４と延長部Ｂを覆うと同時に、一端にデータパッド電極１４６を含む補助データ配線１４２と、第３感光パターン１３４の下部には、ドレイン電極１４０と接触する画素電極連結部(図７の１４８ａ)及びこれから画素領域Ｐに垂直に延長された多数の垂直な棒状で構成された画素電極１４８と、共通電極連結部１０８と接触しながら画素電極１４８間に位置した多数の垂直な棒状の共通電極１５０を形成する。
この時、第４感光パターン１３６の下部には、ゲートパッド１０６と接触するゲートパッド電極１５２を形成する。
次に、離隔された第１感光パターン１３０間に露出されたバッファ金属層１２８とオーミックコンタクト層１２６を除去して下部のアクティブ層１２４を露出する工程を行う。
前述した構成で、アクティブ層１２４とオーミックコンタクト層１２６は、ゲート電極１０２の上部に位置して、ゲート電極１０２によって遮られる形態であり、延長部Ｂも上部の補助データ配線１４２に覆われた形態で構成されるので、光から遮断される。
従って、アクティブ層１２４では、光による光漏洩電流が発生しない長所があって、これにより、薄膜トランジスタは、動作不良が発生せず、パネルの全体からすると、光漏洩電流による波状ノイズが発生しない長所がある。
図９Ｈと図１０Ｈと図１１Ｈと図１２Ｈに示したように、第１乃至第４感光パターン１３０、１３２、１３４、１３６を残した状態で、基板１００全面に、窒化シリコンＳｉＮＸと酸化シリコンＳｉＯ２を含む無機絶縁膜を蒸着して保護膜１５４を形成する。
この時、保護膜１５４は、第１ないし第４感光パターン１３０、１３２、１３４、１３６の上部と、露出されたアクティブ層１２４の上部と、共通電極１５０と画素電極１４８間を埋める形態で形成される。
次に、第１ないし第４感光パターン１３０、１３２、１３４、１３６を除去するリフトオフ工程を行う。
図９Ｉと図１０Ｉと図１１Ｉと図１２Ｉに示したように、保護膜１５４は、アクティブ層１２４の表面を覆うと同時に、共通電極１５０と画素電極１４８間を埋める形態で形成されて、この時、ゲートパッド電極１５２とデータパッド電極１４６は、露出された状態で製作される。
一方、図９Ｇと図１０Ｇと図１１Ｇと図１２Ｇに示したように、第３導電性金属層を除去する時、等方性を有する湿式エッチングを利用して第１乃至第４感光パターン１３０、１３２、１３４、１３６の下部の第３導電性金属層をオーバーエッチングさせる。従って、第１乃至第４感光パターン１３０、１３２、１３４、１３６の端側の下部面を部分的に露出させる。このような第１乃至第４感光パターン１３０、１３２、１３４、１３６の露出された下部面は、保護膜１５４を蒸着した後、第１乃至第４感光パターン１３０、１３２、１３４、１３６を除去するリフトオフ工程で、ストリッパー(stripper)が第１乃至第４感光パターン１３０、１３２、１３４、１３６の下部に円滑に浸透して第１乃至第４感光パターン１３０、１３２、１３４、１３６を容易に除去するためである。この時、ストリッパーの浸透を円滑にするために、第１乃至第４感光パターン１３０、１３２、１３４、１３６の露出された下部面は、望ましくは、２,０００Åないし５,０００Åの幅である。
以上、リフトオフ工程を含む３マスク工程によって、本発明による横電界方式の液晶表示装置用アレイ基板を製作することができる。
前述した第１実施例の構成は、共通電極１５０と画素電極１４８を不透明な金属で形成する場合を説明しており、共通電極と画素電極は、インジウムースズーオキサイドＩＴＯとインジウムージンクーオキサイドＩＺＯのような透明な導電性金属層で形成することもできる。
［第２実施例］
本発明の第２実施例による横電界方式の液晶表示装置用アレイ基板は、共通電極と画素電極とソース電極及びドレイン電極を透明な材質で形成することを特徴とする。
以下、図１３Ａ乃至図１３Ｄを参照して説明する。
図１３Ａ乃至図１３Ｄは、各々図７のＶＩＩ−ＶＩＩ線、ＶＩＩＩ−ＶＩＩＩ線、ＩＸ−ＩＸ線、Ｘ−Ｘ線に沿って切断した断面図である。
図１３Ａ乃至図１３Ｄに示したように、本発明の第２実施例は、スイッチング領域Ｓで定義した基板１００の一面に、ゲート電極１０２とアクティブ層１２４とオーミックコンタクト層１２６とバッファ金属層１２８と、バッファ金属層１２８と接触する透明なソース電極１３８'とドレイン電極１４０'とで構成された薄膜トランジスタＴを構成する。
また、画素領域Ｐで定義した基板１００の一面には、相互に離隔して構成された棒状の透明な画素電極１４８'と透明な共通電極１５０'を構成して、画素領域Ｐの一側に定義したデータ領域Ｄには、アクティブ層１２４及びオーミックコンタクト層１２６と同一層及び同一物質の延長部Ｂを構成して、延長部Ｂの上部には、バッファ金属層１２８と同一層及び同一物質のデータ配線１４３及びデータ配線１４３の一端のデータパッド１４４を形成する。データ配線１４３及びデータパッド１４４の上部には、データ配線１４３及びデータパッド１４４と延長部Ｂを覆って一端にデータパッド電極１４６'を含む透明な補助データ配線１４２'を形成する。
さらに、画素領域Ｐの他側のゲート領域Ｇには、一端にゲートパッド１０６を含むゲート配線(図７の１０４)を構成して、ゲートパッド１０６の上部には、これと接触する透明なゲートパッド電極１５２を形成する。共通信号領域ＣＳには、画素電極連結部１０８を形成する。
この時、バッファ金属層１２８は、前述したように、抵抗の低い銅Ｃｕ層を間に、上下にモリチタン合金ＭｏＴｉ層を積層して形成する。
従って、ソース電極１３８'及びドレイン電極１４０'を抵抗の大きい透明な導電性金属層で形成しても、信号遅延が発生しない長所がある。
また、共通電極１５０'と画素電極１４８'を透明な材質で形成することによって、輝度をさらに改善して、特に、ドレイン電極１４０が透明であって、下部のバックライトから出射した光がドレイン電極１４０を通過するために、ドレイン電極１４０'によって反射される光がアクティブ層１２４に照射される現象が発生しない。
前述したような本発明の第２実施例による横電界方式の液晶表示装置用アレイ基板の製造方法は、第１実施例に比べて、第３導電性金属層を インジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯで形成する差のみが異なり、それ以外の工程は、同一であって、これを省略する。
ここで、バッファ金属層１２８は、省略される場合があって、第２実施例でのように、第３導電性金属層をインジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯで形成する場合は、信号遅延の発生を防ぐために、望ましくは、バッファ金属層１２８を形成する。
以上、リフトオフ工程を含む３マスク工程によって、本発明の第１及び第２実施例による横電界方式の液晶表示装置を製作することができる。
この時、第１及び第２実施例は、絶縁膜を形成する工程でリフトオフ工程を使用して、マスク工程を省略することを特徴としたが、以下、第３実施例によって他の変形例を説明する。
［第３実施例］
本発明の第３実施例は、シャドーマスクを使用して、ゲートパッドとデータパッドを除いた全ての領域に保護膜を形成することを特徴とする。
以下、工程断面図を参照して、本発明の第３実施例による横電界方式の液晶表示装置用アレイ基板の製造工程を説明する。
この時、第２マスク工程までは、第１実施で説明した段階と同一であるため、これを省略略して、第３マスク工程から説明する。
図１４Ａ乃至図１４Ｃと図１５Ａ乃至図１５Ｃと図１６Ａ乃至図１６Ｃと図１７Ａ乃至図１７Ｃは、本発明の第３実施例による工程 順に示した工程断面図である。図１４Ａ乃至図１４Ｃは、図７のＶＩＩ−ＶＩＩ線、図１５Ａ乃至図１５Ｃは、図７のＶＩＩＩ−ＶＩＩＩ線、図１６Ａ乃至図１６Ｃは、図７のＩＸ−ＩＸ線、図１７Ａ乃至図１７Ｃは、図７のＸ−Ｘ線に対応する。
図１４Ａと図１５Ａと図１６Ａと図１７Ａに示したように、基板１００上に、画素領域Ｐとスイッチング領域Ｓと共通信号領域ＣＳとデータ領域Ｄとゲート領域Ｇとを定義する。
第１マスク工程で、スイッチング領域Ｓにゲート電極１０２を形成して、ゲート電極１０２と接触しながらゲート領域Ｇに延長されて、一端にゲートパッド１０６を含むゲート配線(図７の１０４)を形成して、ゲート配線(図７の１０４)と平行な位置に共通配線(図７の１０９)と共通電極連結部１０８を形成する。
次に、ゲート電極１０２とゲート配線(図７の１０４)とゲートパッド１０６が形成された基板１００全面に、ゲート絶縁膜１１０を形成する。
第２マスク工程で、ゲートパッド１０６と共通電極連結部１０８の一部を露出する工程を行い、スイッチング領域Ｓに対応するゲート絶縁膜１１０の上部に、アクティブ層１２４とオーミックコンタクト層１２６と、バッファ金属層１２８を形成する。データ領域Ｄには、延長部Ｂとデータ配線１４３及びデータパッド１４４を形成する。データ配線１４３及びデータパッド１４４は、バッファ金属層１２８と同一層及び同一物質で構成された層等含む。
次に、アクティブ層１２４とオーミックコンタクト層１２６とバッファ金属層１２８とデータ配線１４３及びデータパッド１４４が形成された基板１００全面に、第３導電性金属層ＭＬと感光層(図示せず)を積層して、感光層を第３マスク工程によって露光して現像し、スイッチング領域Ｓに対応して離隔された第１感光パターン１３０と、データ領域Ｄに対応して第２感光パターン１３２と、画素領域Ｐに対応して多数の垂直な棒状の第３感光パターン１３４とを形成して、ゲートパッド１０６の一部を覆う第４感光パターン１３６を形成する。
次に、第１乃至第４感光パターン１３０、１３２、１３４、１３６の周辺に露出された第３導電性金属層ＭＬを除去して、上部の第１乃至第４感光パターン１３０、１３２、１３４、１３６を除去する工程を行う。
この時、第３導電性金属層ＭＬは、第１及び第２実施例のように、モリチタン合金ＭｏＴｉ層で形成したり、インジウムースズーオキサイドＩＴＯ及びインジウムージンクーオキサイドＩＺＯのような透明な導電性金属層で形成したりすることもできる。
図１４Ｂと図１５Ｂと図１６Ｂと図１７Ｂに示したように、スイッチング領域Ｓには、離隔されたソース電極１３８とドレイン電極１４０と、データ領域Ｄには、延長部Ｂとデータ配線１４３及びデータパッド１４４を覆うと同時に、一端にデータパッド電極１４６を含む補助データ配線１４２が形成される。
画素領域Ｐには、ドレイン電極１４０と電気的に連結され画素領域Ｐに垂直に延長された多数の垂直な棒状で構成された画素電極１４８と、共通電極連結部１０８と接触しながら画素電極１４８間に位置した多数の垂直な棒状の共通電極１５０を形成して、ゲートパッド１０６と接触するゲートパッド電極１５２を形成する。
次に、ソース電極１３８及びドレイン電極１４０間に露出されたバッファ金属層１２８とオーミックコンタクト層１２６を除去して、下部のアクティブ層１２４を露出する工程を行う。
図１４Ｃと図１５Ｃと図１６Ｃと図１７Ｃに示したように、ゲートパッド電極１５２とデータパッド電極１４６の上部に、シャドーマスクＳＭを位置させた後、基板１００全面に、窒化シリコンＳｉＮＸと酸化シリコンＳｉＯ２を含む無機絶縁物質グループのうちから選択された一つを蒸着して保護膜１５４を形成する。
従って、追加的なマスク工程なしに、単純にシャドーマスクでゲートパッド電極及びデータパッドを遮断する工程のみ、ゲートパッド電極１５２とデータパッド電極１４６を除いた全ての領域に保護膜１５４を形成することができる。
前述したように、本発明の第１乃至第３実施例において、３工程で横電界方式の液晶表示装置用アレイ基板を製作することができる。
本発明の第１乃至第３実施例で、データ配線１４３は、バッファ金属層１２８と分離されて、延長部Ｂの各層は、アクティブ層１２４及びオーミックコンタクト層１２６と分離されているが、相互に連結されるように形成することもできる。
このような他の例を図１８に示す。図１８は、本発明によるアレイ基板の他の例を示した断面図である。図１８の構造は、データ配線１４３がバッファ金属層１２８に連結されて、延長部Ｂの各パターンがアクティブ層１２４及びオーミックコンタクト層１２６に連結されている点を除いては、前述した第１乃至第３実施例の構造と同一であるために、同一部分には、同一符号を付与して、これに対する説明は、省略する。
図１８に示したように、アクティブ層１２４及びオーミックコンタクト層１２６に連結されて、これと同一な積層構造の層で構成された延長部Ｂがデータ領域Ｄに位置する。延長部Ｂの上部には、データ配線１４３が形成されており、データ配線１４３は、バッファ金属層１２８に連結されている。補助データ配線１４２がデータ配線１４３及び延長部Ｂを覆っており、ソース電極１３８が補助データ配線１４２から延長されている。
図１８のアレイ基板は、第１乃至第３実施例に提示した同一な工程によって製造される。
以下、本発明による工程を簡単に説明する。
第１マスク工程：ゲート電極とゲート配線及びゲートパッドと共通配線を形成する。
第２マスク工程：第１絶縁膜の下部にゲートパッドと共通配線を露出して、ゲート電極の上部に、アクティブ層とオーミックコンタクト層とバッファ金属層、データ配線の及びデータパッドを形成する。
第３マスク工程：離隔されたバッファ金属層と接触するソース電極とドレイン電極と、画素領域に画素電極と共通電極と、ゲートパッドと接触するゲートパッド電極と、データ領域の一端にデータパッド電極を含む補助データ配線を形成する。
次に、第１及び第２実施例で説明したリフトオフ工程を利用して、ゲートパッド電極とデータパッド電極を露出する保護膜を形成することができる。
他の例として、第３実施例で説明したように、シャドーマスクを利用してゲートパッド電極とデータパッド電極を露出する保護膜を形成することができる。
一般的な横電界方式の液晶表示装置の一部を概略的に示した断面図である。 従来による横電界方式の液晶表示装置用アレイ基板の一画素を示した拡大平面図である。 図２のＩＩ-ＩＩ線に沿って切断して、従来の工程順に示した工程断面図である。 図３Ａに続く製造工程を示す断面図である。 図３Ｂに続く製造工程を示す断面図である。 図３Ｃに続く製造工程を示す断面図である。 図３Ｄに続く製造工程を示す断面図である。 図３Ｅに続く製造工程を示す断面図である。 図３Ｆに続く製造工程を示す断面図である。 図３Ｇに続く製造工程を示す断面図である。 図２のＩＩＩ-ＩＩＩ線に沿って切断して、従来の工程順に示した工程断面図である。 図４Ａに続く製造工程を示す断面図である。 図４Ｂに続く製造工程を示す断面図である。 図４Ｃに続く製造工程を示す断面図である。 図４Ｄに続く製造工程を示す断面図である。 図４Ｅに続く製造工程を示す断面図である。 図４Ｆに続く製造工程を示す断面図である。 図４Ｇに続く製造工程を示す断面図である。 図２のＩＶ-ＩＶ線に沿って切断して、従来の工程順に示した工程断面図である。 図５Ａに続く製造工程を示す断面図である。 図５Ｂに続く製造工程を示す断面図である。 図５Ｃに続く製造工程を示す断面図である。 図５Ｄに続く製造工程を示す断面図である。 図５Ｅに続く製造工程を示す断面図である。 図５Ｆに続く製造工程を示す断面図である。 図５Ｇに続く製造工程を示す断面図である。 図２のＶ-Ｖ線に沿って切断して、従来の工程順に示した工程断面図である。 図６Ａに続く製造工程を示す断面図である。 図６Ｂに続く製造工程を示す断面図である。 図６Ｃに続く製造工程を示す断面図である。 図６Ｄに続く製造工程を示す断面図である。 図６Ｅに続く製造工程を示す断面図である。 図６Ｆに続く製造工程を示す断面図である。 図６Ｇに続く製造工程を示す断面図である。 本発明による横電界方式の液晶表示装置用アレイ基板の一画素を拡大した平面図である。 図７のＶＩＩ-ＶＩＩ線に沿って切断して、本発明の第１実施例による構成を示した断面図である。 図７のＶＩＩＩ-ＶＩＩＩ線に沿って切断して、本発明の第１実施例による構成を示した断面図である。 図７のＩＸ-ＩＸ線に沿って切断して、本発明の第１実施例による構成を示した断面図である。 図７のＸ-Ｘ線に沿って切断して、本発明の第１実施例による構成を示した断面図である。 本発明の第１実施例による工程順に示した工程断面図である。 図９Ａに続く製造工程を示す断面図である。 図９Ｂに続く製造工程を示す断面図である。 図９Ｃに続く製造工程を示す断面図である。 図９Ｄに続く製造工程を示す断面図である。 図９Ｅに続く製造工程を示す断面図である。 図９Ｆに続く製造工程を示す断面図である。 図９Ｇに続く製造工程を示す断面図である。 図９Ｈに続く製造工程を示す断面図である。 本発明の第１実施例による工程順に示した工程断面図である。 図１０Ａに続く製造工程を示す断面図である。 図１０Ｂに続く製造工程を示す断面図である。 図１０Ｃに続く製造工程を示す断面図である。 図１０Ｄに続く製造工程を示す断面図である。 図１０Ｅに続く製造工程を示す断面図である。 図１０Ｆに続く製造工程を示す断面図である。 図１０Ｇに続く製造工程を示す断面図である。 図１０Ｈに続く製造工程を示す断面図である。 本発明の第１実施例による工程順に示した工程断面図である。 図１１Ａに続く製造工程を示す断面図である。 図１１Ｂに続く製造工程を示す断面図である。 図１１Ｃに続く製造工程を示す断面図である。 図１１Ｄに続く製造工程を示す断面図である。 図１１Ｅに続く製造工程を示す断面図である。 図１１Ｆに続く製造工程を示す断面図である。 図１１Ｇに続く製造工程を示す断面図である。 図１１Ｈに続く製造工程を示す断面図である。 本発明の第１実施例による工程順に示した工程断面図である。 図１２Ａに続く製造工程を示す断面図である。 図１２Ｂに続く製造工程を示す断面図である。 図１２Ｃに続く製造工程を示す断面図である。 図１２Ｄに続く製造工程を示す断面図である。 図１２Ｅに続く製造工程を示す断面図である。 図１２Ｆに続く製造工程を示す断面図である。 図１２Ｇに続く製造工程を示す断面図である。 図１２Ｈに続く製造工程を示す断面図である。 本発明の第２実施例によるアレイ基板を示した断面図である。 本発明の第２実施例によるアレイ基板を示した断面図である。 本発明の第２実施例によるアレイ基板を示した断面図である。 本発明の第２実施例によるアレイ基板を示した断面図である。 本発明の第３実施例による工程順に示した工程断面図である。 図１４Ａに続く製造工程を示す断面図である。 図１４Ｂに続く製造工程を示す断面図である。 本発明の第３実施例による工程順に示した工程断面図である。 図１５Ａに続く製造工程を示す断面図である。 図１５Ｂに続く製造工程を示す断面図である。 本発明の第３実施例による工程順に示した工程断面図である。 図１６Ａに続く製造工程を示す断面図である。 図１６Ｂに続く製造工程を示す断面図である。 本発明の第３実施例による工程順に示した工程断面図である。 図１７Ａに続く製造工程を示す断面図である。 図１７Ｂに続く製造工程を示す断面図である。 本発明の他の例によるアレイ基板を示した断面図である。
符号の説明
１００：基板
１０２：ゲート電極
１０４：ゲート配線
１０６：ゲートパッド電極
１０８：共通電極連結部
１２４：アクティブ層
１２８：バッファ金属層
１３８：ソース電極
１４０：ドレイン電極
１４２：データ配線
１４８：画素電極
１５０：共通電極
１５２：ゲートパッド電極
１４８ａ：画素電極連結部
１０９：共通配線

Claims (29)

  1. 基板と；
    前記基板の上部のゲート配線と；
    前記ゲート配線に連結されたゲート電極、前記ゲート電極の上部のゲート絶縁膜、前記ゲート絶縁膜の上部のアクティブ層、前記アクティブ層の上部のオーミックコンタクト層及び前記オーミックコンタクト層の上部のソース電極及びドレイン電極を含む薄膜トランジスタと；
    前記ドレイン電極に電気的に連結された画素電極と；
    前記ソース電極に電気的に連結されて、前記ゲート配線と交差するデータ配線と；
    前記画素電極と離隔されている共通電極；及び
    前記画素電極と前記共通電極間及び前記ソース電極と前記ドレイン電極間に位置する保護膜とを含むことを特徴とする液晶表示装置用アレイ基板。
  2. 前記アクティブ層は、その端部が前記ゲート電極の端部を覆わず、前記ゲート電極の上部に形成されるアイランド（Ｉｓｌａｎｄ）状であることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  3. 前記データ配線の下部に、前記オーミックコンタクト層から延長された第１層と前記アクティブ層から延長された第２層を有する延長部をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  4. 前記オーミックコンタクト層と前記ソース電極間及び前記オーミックコンタクト層と前記ドレイン電極間に、バッファ金属層をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  5. 前記ソース電極及びドレイン電極と前記共通電極及び前記画素電極は、透明であることを特徴とする請求項４に記載の液晶表示装置用アレイ基板。
  6. 前記データ配線の上部に、前記ソース電極から延長された補助データ配線をさらに含むことを特徴とする請求項４に記載の液晶表示装置用アレイ基板。
  7. 前記補助データ配線の下部に、前記バッファ金属層から延長された前記データ配線と、前記オーミックコンタクト層から延長された第１層及び前記アクティブ層から延長された第２層を有する延長部をさらに含むことを特徴とする請求項６に記載の液晶表示装置用アレイ基板。
  8. 前記データ配線の下部に、前記アクティブ層及び前記オーミックコンタクト層と同一層を有して前記アクティブ層及び前記オーミックコンタクト層と分離された延長部をさらに含むことを特徴とする請求項４に記載の液晶表示装置用アレイ基板。
  9. 前記バッファ金属層は、少なくとも３層の多重層構造であることを特徴とする請求項４に記載の液晶表示装置用アレイ基板。
  10. 前記少なくとも３層の中問層は、銅を含むことを特徴とする請求項９に記載の液晶表示装置用アレイ基板。
  11. 前記ドレイン電極から延長されて、前記画素電極に連結される画素電極連結部をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  12. 基板にスイッチング領域と画素領域とゲート領域とデータ領域と共通信号領域とを定義する段階と；
    前記スイッチング領域と前記ゲート領域と前記共通信号領域に、ゲート電極とゲート配線及び共通配線を各々形成する段階と；
    前記ゲート電極の上部に、ゲート絶縁膜とアクティブ層とオーミックコンタクト層を形成する段階と；
    前記オーミックコンタクト層の上部に、ソース電極及びドレイン電極を形成する段階と；
    前記ソース電極と電気的に連結されて、前記ゲート配線と交差するデータ配線を形成する段階と；
    前記ドレイン電極と電気的に連結される画素電極及び前記画素電極と離隔されている共通電極を形成する段階と；
    前記画素電極と前記共通電極間の前記ゲート絶縁膜の上部及び前記ソース電極及びドレイン電極間の前記アクティブ層の上部に保護膜を形成する段階とを含むことを特徴とする液晶表示装置用アレイ基板の製造方法。
  13. 前記ゲート絶縁膜と、前記アクティブ層と前記オーミックコンタクト層を形成する段階と前記データ配線を形成する段階は、一つのマスクを利用することを特徴とする請求項１２に記載の液晶表示装置用アレイ基板の製造方法。
  14. 前記データ配線の上部に補助データ配線を形成する段階をさらに含み、前記ソース電極と、前記ドレイン電極と、前記共通電極と、前記画素電極及び前記補助データ配線は、同一マスク工程で形成されることを特徴とする請求項１２に記載の液晶表示装置用アレイ基板の製造方法。
  15. 前記保護膜は、リフトオフ工程によって形成されることを特徴とする請求項１２に記載の液晶表示装置用アレイ基板の製造方法。
  16. 前記ゲート絶縁膜と前記アクティブ層と前記オーミックコンタクト層を形成する段階は、前記オーミックコンタクト層の上部にバッファ金属層を形成する段階を含むことを特徴とする請求項１２に記載の液晶表示装置用アレイ基板の製造方法。
  17. 基板上にゲート電極とゲート配線を形成する第１マスク工程段階と；
    前記ゲート電極と前記ゲート配線を含む前記基板上にゲート絶縁膜とアクティブ層とオーミックコンタクト層及びデータ配線を順に形成する第２マスク工程段階と；
    前記基板上にソース電極とドレイン電極、共通電極及び画素電極を形成する第３マスク工程段階と；
    前記ソース電極と前記ドレイン電極間の前記アクティブ層の上部及び前記共通電極と前記画素電極間に保護膜を形成する段階とを含むことを特徴とする液晶表示装置用アレイ基板の製造方法。
  18. 前記第１マスク工程段階は、前記ゲート配線の一端にゲートパッドを形成する段階を含み、前記第２マスク工程段階は、前記データ配線の一端にデータパッドを形成する段階を含み、前記第３マスク工程段階は、前記データ配線の上部の補助データ配線と、前記ゲートパッドの上部のゲートパッド電極及び前記データパッドの上部のデータパッド電極を形成する段階とを含むことを特徴とする請求項１７に記載の液晶表示装置用アレイ基板の製造方法。
  19. 前記第２マスク工程段階は、前記ゲート電極と前記ゲート配線及び前記ゲートパッドを含む前記基板上に前記ゲート絶縁膜と、純粋な非晶質シリコン層と不純物を含む非晶質シリコン層及び金属層を順に形成する段階と；
    前記金属層の上部に、前記ゲートパッドに対応する前記金属層を露出して、前記アクティブ層と前記データ配線及び前記データパッドに対応する第１部分と、前記アクティブ層と前記データ配線及び前記データパッドを除いた領域に対応して、前記第１部分より厚い第２部分とで構成される感光パターンを形成する段階と；
    前記露出された金属層と前記不純物を含む非晶質シリコン層、前記純粋な非晶質シリコン層及び前記ゲート絶縁膜を除去して前記ゲートパッドを露出する段階と；
    前記感光パターンの第２部分を除去する段階と；
    前記感光パターンの第１部分をエッチングマスクとして利用して、前記金属層と、前記不純物を含む非晶質シリコン層及び前記純粋な非晶質シリコン層を除去する段階と；
    前記感光パターンの第１部分を除去する段階とを含むことを特徴とする請求項１８に記載の液晶表示装置用アレイ基板の製造方法。
  20. 前記感光パターンを形成する段階は、透過部と遮断部及び半透過部を含むマスクを利用して、前記透過部は、前記ゲートパッドに対応し、前記遮断部は、前記アクティブ層と前記データ配線及び前記データパッドに対応して、前記半透過部は、前記アクティブ層と前記データ配線、前記データパッド及び前記ゲートパッドを除いた領域に対応することを特徴とする請求項１９に記載の液晶表示装置用アレイ基板の製造方法。
  21. 前記第２マスク工程段階は、前記補助データ配線及び前記データパッド電極の下部に延長部を形成する段階を含み、前記延長部は、純粋な非晶質シリコンパターンと不純物を含む非晶質シリコンパターンを含むことを特徴とする請求項２０に記載の液晶表示装置用アレイ基板の製造方法。
  22. 前記第１マスク工程段階は、前記ゲート配線と平行な共通配線を形成する段階を含み、前記共通配線は、前記共通電極と電気的に連結されることを特徴とする請求項１９に記載の液晶表示装置用アレイ基板の製造方法。
  23. 前記第２マスク工程段階は、前記露出された金属層と前記不純物を含む非晶質シリコン層、前記純粋な非晶質シリコン層及び前記ゲート絶縁膜を除去して前記共通配線を露出する段階を含むことを特徴とする請求項２２に記載の液晶表示装置用アレイ基板の製造方法。
  24. 前記第３マスク工程段階は、前記データ配線及び前記データパッドを含む前記基板上に導電性層を形成する段階と；
    前記導電性層の上部に、前記ソース電極及びドレイン電極に対応する第１感光パターンと、前記補助データ配線及び前記データパッド電極に対応する第２感光パターンと、前記画素電極及び前記共通電極に対応する第３感光パターン、前記ゲートパッド電極に対応する第４感光パターンを形成する段階と；
    前記第１乃至第４感光パターンをエッチングマスクで前記導電性層をパターニングして、前記ソース電極及びドレイン電極と、前記補助データ配線、前記データパッド電極、前記画素電極、前記共通電極、前記ゲートパッド電極を形成する段階と；
    前記ソース電極及びドレイン電極間の前記オーミックコンタクト層を除去して前記ソース電極及びドレイン電極間の前記アクティブ層を露出する段階と；
    前記第１乃至第４感光パターンを除去する段階とを含むことを特徴とする請求項１８に記載の液晶表示装置用アレイ基板の製造方法。
  25. 前記保護膜を形成する段階は、前記第１乃至第４感光パターンを含む前記基板上に絶縁膜を形成する段階と、前記第１乃至第４感光パターンと共に前記絶縁膜を選択的に除去する段階を含むことを特徴とする請求項２４に記載の液晶表示装置用アレイ基板の製造方法。
  26. 前記導電性層をパターニングする段階は、湿式エッチングを利用して前記導電性層をオーバーエッチングすることによって、前記第１乃至第４感光パターンの端側の下部面を２０００Åないし５０００Å露出する段階を含むことを特徴とする請求項２５に記載の液晶表示装置用アレイ基板の製造方法。
  27. 前記保護膜を形成する段階は、前記ゲートパッド電極及び前記データパッド電極を覆うシャドーマスクを配置する段階と、前記ゲートパッド電極及び前記データパッド電極を除いた前記基板上に、絶縁物質を蒸着する段階を含むことを特徴とする請求項２４に記載の液晶表示装置用アレイ基板の製造方法。
  28. 前記第２マスク工程段階は、前記オーミックコンタクト層の上部にバッファ金属層を形成する段階を含むことを特徴とする請求項１７に記載の液晶表示装置用アレイ基板の製造方法。
  29. 前記バッファ金属層を形成する段階は、モリブデン-チタン合金と、銅、モリブデン-チタン合金を順に蒸着してパターニングする段階を含むことを特徴とする請求項２８に記載の液晶表示装置用アレイ基板の製造方法。
JP2007173016A 2006-11-28 2007-06-29 液晶表示装置用アレイ基板とその製造方法 Expired - Fee Related JP4885805B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20060118593 2006-11-28
KR10-2006-0118593 2006-11-28
KR1020070039312A KR100920482B1 (ko) 2006-11-28 2007-04-23 액정표시장치용 어레이 기판과 그 제조방법
KR10-2007-0039312 2007-04-23

Publications (2)

Publication Number Publication Date
JP2008134593A true JP2008134593A (ja) 2008-06-12
JP4885805B2 JP4885805B2 (ja) 2012-02-29

Family

ID=38352878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007173016A Expired - Fee Related JP4885805B2 (ja) 2006-11-28 2007-06-29 液晶表示装置用アレイ基板とその製造方法

Country Status (4)

Country Link
US (2) US8031312B2 (ja)
JP (1) JP4885805B2 (ja)
FR (1) FR2909194B1 (ja)
GB (2) GB2444347A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028122A (ja) * 2008-07-18 2010-02-04 Beijing Boe Optoelectronics Technology Co Ltd フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法
JP2016029749A (ja) * 2009-04-10 2016-03-03 株式会社半導体エネルギー研究所 半導体装置
JP2017120895A (ja) * 2015-12-31 2017-07-06 エルジー ディスプレイ カンパニー リミテッド アクティブ層、薄膜トランジスタアレイ基板及び表示装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
KR100978266B1 (ko) * 2006-12-29 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7988871B2 (en) * 2007-07-20 2011-08-02 Lg Display Co., Ltd. Method of lifting off and fabricating array substrate for liquid crystal display device using the same
KR20090027920A (ko) * 2007-09-13 2009-03-18 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널
TWI373680B (en) * 2008-10-06 2012-10-01 Au Optronics Corp Fabricating method of pixel structure
US8405810B2 (en) * 2009-07-23 2013-03-26 Lg Display Co., Ltd. Liquid crystal display and fabricating method thereof
KR20110062170A (ko) * 2009-12-02 2011-06-10 엘지디스플레이 주식회사 액정표시장치
WO2011105210A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2012226160A (ja) * 2011-04-20 2012-11-15 Japan Display West Co Ltd 表示パネルおよび表示装置
JP2012242678A (ja) * 2011-05-20 2012-12-10 Japan Display West Co Ltd 液晶装置および電子機器
WO2013181166A1 (en) * 2012-05-26 2013-12-05 Cbrite Inc. Mask level reduction for mofet
KR101493128B1 (ko) * 2012-09-27 2015-02-23 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
CN102929060B (zh) * 2012-11-16 2015-06-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104485334B (zh) * 2014-12-16 2018-02-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP2019101382A (ja) * 2017-12-08 2019-06-24 シャープ株式会社 液晶表示装置
JP6934435B2 (ja) * 2018-02-26 2021-09-15 株式会社Ｓｃｒｅｅｎホールディングス センタリング装置、センタリング方法、基板処理装置、および基板処理方法
US20200166791A1 (en) * 2018-11-23 2020-05-28 Innolux Corporation Panel and method for manufacturing the same
CN111524903B (zh) * 2020-04-23 2023-03-28 深圳市华星光电半导体显示技术有限公司 Goa阵列基板及制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09101538A (ja) * 1995-10-04 1997-04-15 Hitachi Ltd アクティブマトリクス型液晶表示装置およびその製造方法
JP2000206571A (ja) * 1998-12-31 2000-07-28 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2001264804A (ja) * 2000-03-16 2001-09-26 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2001339072A (ja) * 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
JP2002107762A (ja) * 2000-10-02 2002-04-10 Sharp Corp 液晶用マトリクス基板の製造方法
JP2004046203A (ja) * 2003-07-23 2004-02-12 Hitachi Displays Ltd 液晶表示装置
JP2004163933A (ja) * 2002-11-11 2004-06-10 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法
JP2005122185A (ja) * 2003-10-14 2005-05-12 Lg Phillips Lcd Co Ltd 水平電界の認可型の液晶表示パネル及びその製造方法
JP2006047985A (ja) * 2004-07-30 2006-02-16 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08248427A (ja) * 1995-03-13 1996-09-27 Semiconductor Energy Lab Co Ltd 液晶表示装置
JPH1073823A (ja) 1996-09-02 1998-03-17 Hitachi Ltd アクティブマトリクス型液晶表示装置
KR100471393B1 (ko) 1997-12-22 2005-07-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치의제조방법
KR100299381B1 (ko) 1998-08-24 2002-06-20 박종섭 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법
US6636289B2 (en) * 2000-04-19 2003-10-21 Lg.Philips Lcd Co., Ltd. In-plane switching LCD panel with multiple domains and rubbing directions symetric about a line
KR100372577B1 (ko) * 2000-08-07 2003-02-17 엘지.필립스 엘시디 주식회사 광시야각 액정 표시 장치
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
JP4086581B2 (ja) 2002-07-31 2008-05-14 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100731045B1 (ko) * 2003-06-17 2007-06-22 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR20040108276A (ko) 2003-06-17 2004-12-23 엘지.필립스 엘시디 주식회사 박막 트랜지스터의 구조 및 그 제조방법
KR101054819B1 (ko) * 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100975734B1 (ko) 2003-09-08 2010-08-12 엘지디스플레이 주식회사 횡전계방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
US7279370B2 (en) * 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
US7202928B2 (en) * 2003-10-16 2007-04-10 Lg. Philips Lcd Co., Ltd Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR100560402B1 (ko) 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101019045B1 (ko) * 2003-11-25 2011-03-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR101071711B1 (ko) * 2003-12-29 2011-10-12 엘지디스플레이 주식회사 횡전계형 액정표시장치
KR101127822B1 (ko) * 2004-12-24 2012-03-26 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107245B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101125252B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 폴리 액정 표시 패널 및 그 제조 방법
KR101180718B1 (ko) * 2005-12-29 2012-09-07 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
TWI329773B (en) * 2006-03-20 2010-09-01 Au Optronics Corp Pixel structure and liquid crystal display panel
KR101182322B1 (ko) * 2006-06-30 2012-09-20 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100920482B1 (ko) 2006-11-28 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09101538A (ja) * 1995-10-04 1997-04-15 Hitachi Ltd アクティブマトリクス型液晶表示装置およびその製造方法
JP2000206571A (ja) * 1998-12-31 2000-07-28 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2001339072A (ja) * 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
JP2001264804A (ja) * 2000-03-16 2001-09-26 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2002107762A (ja) * 2000-10-02 2002-04-10 Sharp Corp 液晶用マトリクス基板の製造方法
JP2004163933A (ja) * 2002-11-11 2004-06-10 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法
JP2004046203A (ja) * 2003-07-23 2004-02-12 Hitachi Displays Ltd 液晶表示装置
JP2005122185A (ja) * 2003-10-14 2005-05-12 Lg Phillips Lcd Co Ltd 水平電界の認可型の液晶表示パネル及びその製造方法
JP2006047985A (ja) * 2004-07-30 2006-02-16 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010028122A (ja) * 2008-07-18 2010-02-04 Beijing Boe Optoelectronics Technology Co Ltd フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法
JP2016029749A (ja) * 2009-04-10 2016-03-03 株式会社半導体エネルギー研究所 半導体装置
JP2017120895A (ja) * 2015-12-31 2017-07-06 エルジー ディスプレイ カンパニー リミテッド アクティブ層、薄膜トランジスタアレイ基板及び表示装置
US10468473B2 (en) 2015-12-31 2019-11-05 Lg Display Co., Ltd. Active layer, thin-film transistor array substrate comprising the same, and display device comprising the same

Also Published As

Publication number Publication date
FR2909194B1 (fr) 2013-12-27
GB0723021D0 (en) 2008-01-02
GB2444379A (en) 2008-06-04
US8031312B2 (en) 2011-10-04
US8456601B2 (en) 2013-06-04
US20110281386A1 (en) 2011-11-17
JP4885805B2 (ja) 2012-02-29
US20080122767A1 (en) 2008-05-29
GB2444347A (en) 2008-06-04
GB2444379B (en) 2008-12-17
GB0712299D0 (en) 2007-08-01
FR2909194A1 (fr) 2008-05-30

Similar Documents

Publication Publication Date Title
JP4885805B2 (ja) 液晶表示装置用アレイ基板とその製造方法
JP4925057B2 (ja) 横電界型の液晶表示装置用アレイ基板及びその製造方法
US8345175B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
JP4908330B2 (ja) 液晶表示装置用アレイ基板の製造方法
KR101257811B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
US9123598B2 (en) Method of fabricating array substrate of liquid crystal display device
KR100920482B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
US7550327B2 (en) Method for fabricating thin film transistor substrate
JP4685681B2 (ja) 横電界方式の液晶表示装置用アレイ基板とその製造方法
KR20080001181A (ko) 액정표시장치용 어레이 기판과 그 제조방법
JP4567589B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
US7847289B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR101302965B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20080001180A (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR20060133746A (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR20060133745A (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR20120075205A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111114

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4885805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees