JP2016029749A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016029749A
JP2016029749A JP2015237079A JP2015237079A JP2016029749A JP 2016029749 A JP2016029749 A JP 2016029749A JP 2015237079 A JP2015237079 A JP 2015237079A JP 2015237079 A JP2015237079 A JP 2015237079A JP 2016029749 A JP2016029749 A JP 2016029749A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
conductive layer
layer
semiconductor layer
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2015237079A
Other languages
English (en)
Inventor
宏充 郷戸
Hiromitsu Goto
宏充 郷戸
卓之 井上
Takayuki Inoue
卓之 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015237079A priority Critical patent/JP2016029749A/ja
Publication of JP2016029749A publication Critical patent/JP2016029749A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】酸化物半導体を用いた好適な構造のｎチャネル型トランジスタおよびｐチャネル
型トランジスタを提供することを目的の一とする。
【解決手段】第１の酸化物半導体層と電気的に接続し、第１の材料を含む第１の導電層と
第２の材料を含む第２の導電層の積層構造でなる第１のソース電極またはドレイン電極と
、第２の酸化物半導体層と電気的に接続し、第１の材料を含む第３の導電層と第２の材料
を含む第４の導電層の積層構造でなる第２のソース電極またはドレイン電極と、を有し、
第１の酸化物半導体層には、第１のソース電極またはドレイン電極の第１の導電層が接触
し、第２の酸化物半導体層には、第２のソース電極またはドレイン電極の第３の導電層お
よび第４の導電層が接触する。
【選択図】図１

Description

開示する発明の技術分野は、半導体装置および半導体装置の作製方法に関するものである
。
金属酸化物は多様に存在し、さまざまな用途に用いられている。酸化インジウムはよく知
られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられて
いる。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている（例えば、特許文献１乃至特許文献４、非特許文献１等参照）。
ところで、金属酸化物は一元系のもの（一元系酸化物）のみならず、多元系のもの（多元
系酸化物）も知られている。例えば、ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（
ｍ：自然数）は、Ｉｎ、Ｇａ及びＺｎを有する多元系酸化物半導体として知られている（
例えば、非特許文献２乃至非特許文献４等参照）。
そして、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物で構成される酸化物半導体を薄膜トラン
ジスタのチャネル層として適用可能であることが確認されている（例えば、特許文献５、
非特許文献５および非特許文献６等参照）。
特開昭６０−１９８８６１号公報 特開平８−２６４７９４号公報 特表平１１−５０５３７７号公報 特開２０００−１５０９００号公報 特開２００４−１０３９５７号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０−３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２
上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物で構成される薄膜トランジスタは、通常、電子を
キャリアとするｎチャネル型トランジスタとなる。一方で、集積回路の高速動作、消費電
力低減などの観点からは、論理回路の基本構成として、ＣＭＯＳ回路が必要とされる。つ
まり、正孔をキャリアとするｐチャネル型トランジスタを、ｎチャネル型トランジスタと
同一基板上に形成することが必要になる。
いわゆる酸化物半導体は、これまでに用いられてきたシリコンとは伝導機構が異なること
から、同一材料を用いてｎチャネル型トランジスタとｐチャネル型トランジスタを作り分
けることは困難である。このため、ｎチャネル型トランジスタとｐチャネル型トランジス
タを同一基板上に作り分ける場合には、これまでに想定し得なかった様々な問題が生じ得
る。
上述の問題点に鑑み、本明細書等（少なくとも明細書、特許請求の範囲、図面を含む）に
おいて開示する発明の一態様は、酸化物半導体を用いた好適な構造のｎチャネル型トラン
ジスタおよびｐチャネル型トランジスタを提供することを目的の一とする。または、酸化
物半導体を用いたｎチャネル型トランジスタおよびｐチャネル型トランジスタの好適な作
製方法を提供することを目的の一とする。
本明細書等において開示する発明の一態様は、ｎチャネル型トランジスタとｐチャネル型
トランジスタの構造を異ならせることを特徴とする。これにより、ｎチャネル型トランジ
スタとｐチャネル型トランジスタとを同一基板上に好適に作製することができるため、半
導体装置の生産性が向上する。または、ｎチャネル型トランジスタとｐチャネル型トラン
ジスタとでソース電極またはドレイン電極の材質を異ならせる。これにより、良好な特性
のｎチャネル型トランジスタおよびｐチャネル型トランジスタを得ることができる。
例えば、本明細書等において開示する発明の一態様である半導体装置の構成は、基板上の
第１のゲート電極および第２のゲート電極と、第１のゲート電極および第２のゲート電極
を覆うゲート絶縁層と、ゲート絶縁層上に設けられ、第１のゲート電極と重畳する第１の
酸化物半導体層と、ゲート絶縁層上に設けられ、第２のゲート電極と重畳する第２の酸化
物半導体層と、第１の酸化物半導体層と電気的に接続し、第１の材料を含む第１の導電層
と第２の材料を含む第２の導電層の積層構造でなる第１のソース電極またはドレイン電極
と、第２の酸化物半導体層と電気的に接続し、第１の材料を含む第３の導電層と第２の材
料を含む第４の導電層の積層構造でなる第２のソース電極またはドレイン電極と、を有し
、第１の酸化物半導体層には、第１のソース電極またはドレイン電極の第１の導電層が接
触し、かつ、第１のソース電極またはドレイン電極の一部は、第１の酸化物半導体層の上
方に存在し、第２の酸化物半導体層には、第２のソース電極またはドレイン電極の第３の
導電層および第４の導電層が接触し、かつ、第２の酸化物半導体層の一部は、第２のソー
ス電極またはドレイン電極の上方に存在することを特徴とする。
また、本明細書等において開示する発明の別の一態様である半導体装置の構成は、基板上
の第１のゲート電極および第２のゲート電極と、第１のゲート電極および第２のゲート電
極を覆うゲート絶縁層と、ゲート絶縁層上に設けられ、第１のゲート電極と重畳する第１
の酸化物半導体層と、ゲート絶縁層上に設けられ、第２のゲート電極と重畳する第２の酸
化物半導体層と、第１の酸化物半導体層と電気的に接続し、第１の材料を含む第１の導電
層と第２の材料を含む第２の導電層の積層構造でなる第１のソース電極またはドレイン電
極と、第２の酸化物半導体層と電気的に接続し、第２の材料を含む第３の導電層でなる第
２のソース電極またはドレイン電極と、を有し、第１の酸化物半導体層には、第１のソー
ス電極またはドレイン電極の第１の導電層が接触し、かつ、第１のソース電極またはドレ
イン電極の一部は、第１の酸化物半導体層の上方に存在し、第２の酸化物半導体層には、
第２のソース電極またはドレイン電極の第３の導電層が接触し、かつ、第２の酸化物半導
体層の一部は、第２のソース電極またはドレイン電極の上方に存在することを特徴とする
。
なお、上記において、第１の酸化物半導体層の一部は、ｐチャネル型トランジスタのチャ
ネル形成領域として機能し、第２の酸化物半導体層の一部は、ｎチャネル型トランジスタ
のチャネル形成領域として機能することが望ましい。ここで、第１の酸化物半導体層は、
例えば、酸化錫、酸化亜鉛、酸化ニッケル、銅アルミ酸化物、酸化ストロンチウム銅など
を含む材料を用いて形成すると好適である。
また、上記において、第１の材料は第１の酸化物半導体層との間のショットキー障壁が０
．５ｅＶ以下となる材料であり、第２の材料は第２の酸化物半導体層との間のショットキ
ー障壁が０．５ｅＶ以下となる材料であることが望ましい。また、第１の材料は仕事関数
が５．０ｅＶより大きい材料であり、第２の材料は仕事関数が４．８ｅＶより小さい材料
であることが望ましい。
また、上記の半導体装置はＣＭＯＳ回路を構成していても良い。すなわち、第１のゲート
電極と第２のゲート電極とが電気的に接続され、第１のソース電極またはドレイン電極と
、第２のソース電極またはドレイン電極とが電気的に接続された構成としても良い。
また、本明細書等において開示する発明の別の一態様である半導体装置の作製方法は、基
板上に第１のゲート電極および第２のゲート電極を形成し、第１のゲート電極および第２
のゲート電極を覆うようにゲート絶縁層を形成し、ゲート絶縁層上の第１のゲート電極と
重畳する領域に第１の酸化物半導体層を形成し、第１の酸化物半導体層を覆うように、基
板の全面に第１の導電層を形成し、第１の導電層を覆うように、基板の全面に第２の導電
層を形成し、第１の導電層と第２の導電層とを選択的にエッチングして、第１の酸化物半
導体層と電気的に接続する第１のソース電極またはドレイン電極を形成すると共に、その
一部が第２のゲート電極と重畳する第２のソース電極またはドレイン電極を形成し、ゲー
ト絶縁層上の第２のゲート電極と重畳する領域に、第２のソース電極またはドレイン電極
と電気的に接続する第２の酸化物半導体層を形成することを特徴とする。
また、本明細書等において開示する発明の別の一態様である半導体装置の作製方法は、基
板上に第１のゲート電極および第２のゲート電極を形成し、第１のゲート電極および第２
のゲート電極を覆うようにゲート絶縁層を形成し、ゲート絶縁層上の第１のゲート電極と
重畳する領域に第１の酸化物半導体層を形成し、第１の酸化物半導体層を覆うように、基
板の全面に第１の導電層を形成し、第２のゲート電極と重畳する領域およびその周辺に存
在する第１の導電層を選択的に除去し、第１の導電層を覆うように、基板上の全面に第２
の導電層を形成し、第１の導電層と第２の導電層とを選択的にエッチングして、第１の導
電層および第２の導電層の積層構造から第１の酸化物半導体層と電気的に接続する第１の
ソース電極またはドレイン電極を形成すると共に、第２の導電層からその一部が第２のゲ
ート電極と重畳する第２のソース電極またはドレイン電極を形成し、ゲート絶縁層上の第
２のゲート電極と重畳する領域に、第２のソース電極またはドレイン電極と電気的に接続
する第２の酸化物半導体層を形成することを特徴とする。
なお、上記において、第１の酸化物半導体層として、ｐチャネル型トランジスタのチャネ
ル形成領域として機能する酸化物半導体層を形成し、第２の酸化物半導体層として、ｎチ
ャネル型トランジスタのチャネル形成領域として機能する酸化物半導体層を形成すること
が望ましい。ここで、第１の酸化物半導体層は、例えば、酸化錫、酸化亜鉛、酸化ニッケ
ル、銅アルミ酸化物、酸化ストロンチウム銅などを含む材料を用いて形成すると好適であ
る。
また、上記において、第１の導電層は第１の酸化物半導体層との間のショットキー障壁が
０．５ｅＶ以下となる材料を含み、第２の導電層は第２の酸化物半導体層との間のショッ
トキー障壁が０．５ｅＶ以下となる材料を含むことが望ましい。また、第１の導電層は仕
事関数が５．０ｅＶより大きい材料を含み、第２の導電層は仕事関数が４．８ｅＶより小
さい材料を含むことが望ましい。
また、上記の半導体装置はＣＭＯＳ回路を構成するように形成しても良い。すなわち、第
１のゲート電極と第２のゲート電極とが電気的に接続されるように、第１のゲート電極と
第２のゲート電極とを形成し、第１のソース電極またはドレイン電極と、第２のソース電
極またはドレイン電極とが電気的に接続されるように、第１のソース電極またはドレイン
電極と第２のソース電極またはドレイン電極とを形成しても良い。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、表示装置、半導体回路および電子機器は全て半導体装置に含まれる。
開示する発明の一態様では、電極の材料および構造を工夫することにより、ｎチャネル型
トランジスタおよびｐチャネル型トランジスタの特性を十分に引き出した半導体装置を提
供することができる。つまり、半導体装置の特性を向上させることが可能である。または
、このような構成を採用することにより、マスクの使用枚数増加を抑制し、半導体装置の
製造コストを低減することができる。または、工程数を削減し、半導体装置の生産性を向
上させることができる。
このように、開示する発明の一態様では、酸化物半導体を用いた好適な構造のｎチャネル
型トランジスタおよびｐチャネル型トランジスタを提供し、または、酸化物半導体を用い
たｎチャネル型トランジスタおよびｐチャネル型トランジスタの好適な作製方法を提供す
ることができる。
半導体装置を説明する断面図および平面図である。 半導体装置の作製方法を説明する断面図である。 半導体装置の作製方法を説明する断面図である。 半導体装置の作製方法を説明する断面図である。 半導体装置を説明する断面図および平面図である。 半導体装置の作製方法を説明する断面図である。 半導体装置を説明する断面図および平面図である。 半導体装置の作製方法を説明する断面図である。 半導体装置の作製方法を説明する断面図である。 ｎチャネル型トランジスタのゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）曲線を示す図である。 ｐチャネル型トランジスタのゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）曲線を示す図である。 リングオシレータの発振の様子を示す図である。
以下、実施の形態について、図面を用いて詳細に説明する。但し、発明は以下に示す実施
の形態の記載内容に限定されず、本明細書等において開示する発明の趣旨から逸脱するこ
となく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異な
る実施の形態に係る構成は、適宜組み合わせて実施することが可能である。なお、以下に
説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を
用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、半導体装置の構成例について、図１を用いて説明し、半導体装置の作
製方法の例について、図２乃至図４を用いて説明する。
＜半導体装置の構成例＞
図１には、本実施の形態に係る半導体装置の構成の一例を示す。図１（Ａ）は断面図であ
り、図１（Ｂ）は平面図である。図１（Ａ）は、図１（Ｂ）のＡ−Ｂにおける断面を表す
ものである。なお、平面図においては、簡単のため、一部の構成を省略している。
図１に示す半導体装置は、酸化物半導体を用いた第１のトランジスタ１５４および第２の
トランジスタ１５６に係るものであり、基板１００（例えば、絶縁表面を有する基板）と
、基板１００上の第１のゲート電極１０８および第２のゲート電極１１０と、第１のゲー
ト電極１０８および第２のゲート電極１１０を覆うゲート絶縁層１１２と、ゲート絶縁層
１１２上に設けられ、第１のゲート電極１０８と重畳する第１の酸化物半導体層１１８と
、ゲート絶縁層１１２上に設けられ、第２のゲート電極１１０と重畳する第２の酸化物半
導体層１５０と、第１の酸化物半導体層１１８と電気的に接続し、また、第１の導電層１
２６と第２の導電層１２８の積層構造でなる第１のソース電極またはドレイン電極１３８
（および第１のソース電極またはドレイン電極１４０）と、第２の酸化物半導体層１５０
と電気的に接続し、第１の導電層１２６と第２の導電層１２８の積層構造でなる第２のソ
ース電極またはドレイン電極１４２（および第２のソース電極またはドレイン電極１４４
）と、を有する（図１（Ａ）、図１（Ｂ）参照）。
なお、第１の酸化物半導体層１１８には、第１の導電層１２６と第２の導電層１２８のう
ち、第１の導電層１２６のみが接触しており、かつ、第１のソース電極またはドレイン電
極１３８（第１のソース電極またはドレイン電極１４０）の一部は、第１の酸化物半導体
層１１８の上方に存在している。また、第２の酸化物半導体層１５０には、第１の導電層
１２６と第２の導電層１２８が接触し、かつ、第２の酸化物半導体層１５０の一部は、第
２のソース電極またはドレイン電極１４２（第２のソース電極またはドレイン電極１４４
）の上方に存在する。
第１の酸化物半導体層１１８上には、第１の導電層１２６と第２の導電層１２８のエッチ
ングの際のエッチングストッパーとして機能する保護層１２４が形成されている。また、
第１のトランジスタ１５４および第２のトランジスタ１５６を覆うように、絶縁層１５２
が形成されている。
上記において、各トランジスタにおけるソース電極やドレイン電極は、キャリアの流れる
方向によってその機能が入れ替わるため、ソース電極およびドレイン電極の称呼は便宜的
なものに過ぎない。つまり、各電極の機能は、その称呼に限定して解釈されるものではな
い。また、各電極は、配線としての機能を有していても良い。
ここで、第１のトランジスタはｐチャネル型トランジスタであり、第２のトランジスタは
ｎチャネル型トランジスタであることが望ましい。この場合、第１の酸化物半導体層の一
部は、ｐチャネル型トランジスタのチャネル形成領域として機能し、第２の酸化物半導体
層の一部は、ｎチャネル型トランジスタのチャネル形成領域として機能することになる。
なお、第１の酸化物半導体層は、例えば、酸化錫、酸化亜鉛、酸化ニッケル、銅アルミ酸
化物、酸化ストロンチウム銅などを含む材料を用いて形成すると好適である。
なお、トランジスタ１５４およびトランジスタ１５６においては、第１のソース電極また
はドレイン電極１３８（第１のソース電極またはドレイン電極１４０）と第２のソース電
極またはドレイン電極１４２（第２のソース電極またはドレイン電極１４４）を異なる材
料による積層構造としている。そして、第１の酸化物半導体層１１８と第１のソース電極
またはドレイン電極１３８（第１のソース電極またはドレイン電極１４０）との接続関係
を、第２の酸化物半導体層１５０と第２のソース電極またはドレイン電極１４２（第２の
ソース電極またはドレイン電極１４４）との接続関係とは異なるものにしている。より具
体的には、第２の酸化物半導体層１５０には、第１の導電層１２６と第２の導電層１２８
が接触するが、第１の酸化物半導体層１１８には、第１の導電層１２６と第２の導電層１
２８のうち、第１の導電層１２６のみが接触する構成となっている。
これにより、電極に起因する特性劣化の問題がｎチャネル型トランジスタと比較して深刻
なｐチャネル型トランジスタの特性を十分に発揮させることが可能になる。なお、当該効
果を十分に発揮させるためには、第１の導電層１２６に用いられる第１の材料および第２
の導電層１２８に用いられる第２の材料として、仕事関数が所定の条件を満たすものを用
いることが望ましい。例えば、ｐチャネル型トランジスタである第１のトランジスタ１５
４において、第１の酸化物半導体層１１８と接触する第１の導電層１２６に用いる材料（
第１の材料）は、第１の酸化物半導体層１１８の価電子帯との関係で決定することができ
る。具体的には、第１の酸化物半導体層１１８の価電子帯との間に形成されるショットキ
ー障壁が０．５ｅＶ以下となる材料を用いることが望ましい。また、例えば、ｎチャネル
型トランジスタである第２のトランジスタ１５６において、第２の酸化物半導体層１５０
と主として接触する第２の導電層１２８に用いる材料（第２の材料）は、第２の酸化物半
導体層１５０の伝導帯との関係で決定することができる。具体的には、第２の酸化物半導
体層１５０の伝導帯との間に形成されるショットキー障壁が０．５ｅＶ以下となる材料を
用いることが望ましい。より具体的には、例えば、第１の導電層１２６に用いられる第１
の材料を仕事関数が５．０ｅＶ（好ましくは５．２ｅＶ）より大きい材料とし、第２の導
電層１２８に用いられる第２の材料を仕事関数が４．８ｅＶ（好ましくは４．５ｅＶ）よ
り小さい材料とすると良い。
このような材料を用いて第１の導電層１２６および第２の導電層１２８を形成することに
より、ｐチャネル型トランジスタにおける正孔の注入性を十分に確保することができる。
これにより、ｎチャネル型トランジスタとｐチャネル型トランジスタとを同一基板上に形
成する場合（同一工程で形成する場合を含む）であっても、ｐチャネル型トランジスタの
特性劣化を防止することができる。つまり、半導体装置の特性を向上させることが可能で
ある。
また、上述の如き構成を採用する場合には、トランジスタ毎に異なる電極を形成する必要
がないため、マスクの使用枚数増加を抑制し、半導体装置の製造コストを低減することが
できる。または、工程数を削減し、半導体装置の生産性を向上させることができる。
なお、上記のトランジスタを用いてＣＭＯＳ回路を構成することもできる。この場合、第
１のゲート電極１０８と第２のゲート電極１１０とが電気的に接続され、第１のソース電
極またはドレイン電極１３８（または、第１のソース電極またはドレイン電極１４０）と
、第２のソース電極またはドレイン電極１４２（または、第２のソース電極またはドレイ
ン電極１４４）とが電気的に接続された構成を一部に用いれば良い。
＜半導体装置の作製方法例＞
次に、上述の半導体装置の作製方法の一例について、図２乃至図４を用いて説明する。
はじめに、基板１００（例えば、絶縁表面を有する基板）上に導電層１０２を形成する（
図２（Ａ）参照）。
基板１００は、絶縁表面を有する基板であればよく、例えば、ガラス基板とすることがで
きる。ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板
には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケ
イ酸ガラス等のガラス材料が用いられる。他にも、基板１００として、セラミック基板、
石英基板やサファイア基板等の絶縁体でなる絶縁体基板、シリコン等の半導体材料でなる
半導体基板の表面を絶縁材料で被覆したもの、金属やステンレス等の導電体でなる導電体
基板の表面を絶縁材料で被覆したものを用いることができる。また、作製工程の熱処理に
耐えられるのであれば、プラスチック基板などを用いることもできる。
導電層１０２は、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タングステ
ン（Ｗ）、チタン（Ｔｉ）等の導電性材料で形成することが望ましい。形成方法としては
、スパッタリング法や真空蒸着法などがある。なお、導電層１０２にアルミニウム（また
は銅）を用いる場合、アルミニウム単体（または銅単体）では耐熱性が低く、腐蝕しやす
い等の問題点があるため、耐熱性導電性材料と組み合わせて形成することが好ましい。
耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、
モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、スカンジウム（Ｓｃ）から選
ばれた元素を含む金属、上述した元素を成分とする合金、上述した元素を組み合わせた合
金、または上述した元素を成分とする窒化物などを用いることができる。これらの耐熱性
導電性材料とアルミニウム（または銅）を積層させて、導電層１０２を形成すればよい。
図示しないが、基板１００上には下地層を設けても良い。下地層は、基板１００からの不
純物の拡散を防止する機能を有する。つまり、下地層を設けることより、半導体装置の信
頼性向上という課題を解決することができる。下地層は、窒化シリコン、酸化シリコンな
どの各種絶縁材料を用いて、単層構造または積層構造で形成すればよい。具体的には、例
えば、基板１００側から窒化シリコンと酸化シリコンを順に積層した構成とするのが好適
である。なお、窒化シリコンは、不純物に対するブロッキング効果が極めて高いという特
徴を有している。
次に、導電層１０２上に選択的にレジストマスク１０４およびレジストマスク１０６を形
成し、これらを用いて導電層１０２を選択的にエッチングすることで、ゲート電極１０８
およびゲート電極１１０を形成する（図２（Ｂ）参照）。
レジストマスク１０４およびレジストマスク１０６は、レジスト材料の塗布、フォトマス
クを用いた露光、現像等の工程を経ることにより形成される。レジスト材料の塗布には、
スピンコート法などの方法を適用することができる。なお、レジストマスク１０４および
レジストマスク１０６は、液滴吐出法やスクリーン印刷法などを用いて選択的に形成して
も良い。この場合、フォトマスクを用いる工程が不要になるため、生産性向上という課題
を解決することが可能である。なお、レジストマスク１０４およびレジストマスク１０６
は、導電層１０２のエッチングによりゲート電極１０８およびゲート電極１１０が形成さ
れた後には除去される。
上述のエッチングには、ドライエッチングを用いても良いし、ウエットエッチングを用い
ても良い。また、後に形成されるゲート絶縁層等の被覆性を向上し、段切れを防止するた
めに、ゲート電極１０８およびゲート電極１１０がテーパー形状となるようエッチングし
ても良い。この場合、例えば、テーパー角が２０°以上９０°未満となるような形状とす
ることが好ましい。ここで、「テーパー角」とは、テーパー形状を有する層の側面と底面
とがなす角をいう。
次に、ゲート電極１０８およびゲート電極１１０を覆うように、ゲート絶縁層１１２を形
成する（図２（Ｃ）参照）。ゲート絶縁層１１２は、酸化シリコン、酸化窒化シリコン、
窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル等の材料を用いて形
成することができる。また、これらの材料からなる膜を積層させて形成しても良い。これ
らの膜は、スパッタ法をはじめとする各種の成膜法を用いて厚さが５ｎｍ以上２５０ｎｍ
以下となるように形成すると好ましい。例えば、ゲート絶縁層１１２として、スパッタ法
を用いて、酸化シリコン膜を１００ｎｍの厚さで形成することができる。もちろん、ＣＶ
Ｄ法などの他の方法を用いてゲート絶縁層１１２を形成しても良い。
また、スパッタ法とＣＶＤ法（プラズマＣＶＤ法など）とを組み合わせて、積層構造のゲ
ート絶縁層１１２を形成しても良い。例えば、ゲート絶縁層１１２の下層（ゲート電極１
０８およびゲート電極１１０と接する部位）をプラズマＣＶＤ法により形成し、ゲート絶
縁層１１２の上層をスパッタ法により形成することができる。プラズマＣＶＤ法は、段差
被覆性の良い膜を形成することが容易であるため、ゲート電極１０８およびゲート電極１
１０の直上の膜を形成する方法として適している。また、スパッタ法では、プラズマＣＶ
Ｄ法と比較して、膜中の水素濃度を低減することが容易であるため、スパッタ法による膜
を半導体層と接する領域に設けることで、ゲート絶縁層１１２中の水素が半導体層中へ拡
散することを防止できる。特に、酸化物半導体材料を用いて半導体層を形成する場合には
、水素が特性に与える影響は極めて大きいため、このような構成を採用することは効果的
である。
なお、本明細書等において、酸化窒化物とは、その組成において、窒素よりも酸素の含有
量（原子数）が多いものを示し、例えば、酸化窒化シリコンとは、酸素が５０原子％以上
７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３
５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。ま
た、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いもの
を示し、例えば、窒化酸化シリコンとは、酸素が５原子％以上３０原子％以下、窒素が２
０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原
子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード
後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃ
ｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ
Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率
の合計は１００原子％を超えない。
次に、ゲート絶縁層１１２を覆うように酸化物半導体層１１４を形成する（図２（Ｄ）参
照）。本実施の形態においては、酸化物半導体層１１４として、ｐチャネル型トランジス
タのチャネル形成領域として用いることができる酸化物半導体層を形成する。具体的には
、例えば、酸化錫、酸化亜鉛、酸化ニッケル、銅アルミ酸化物、酸化ストロンチウム銅の
いずれかを含むように酸化物半導体層１１４を形成する。作製方法の一例としては、上記
材料を含有するターゲットを用いたスパッタ法などがある。上記のスパッタ法としては、
スパッタ用電源に高周波電源を用いるＲＦスパッタ法や、直流電源を用いるＤＣスパッタ
法、パルス的に直流バイアスを加えるパルスＤＣスパッタ法などを用いることができる。
なお、ｐチャネル型トランジスタを実現できるのであれば、上記材料、方法を用いて酸化
物半導体層１１４を形成することに限定する必要はない。また、酸化物半導体層１１４の
膜厚は、５ｎｍ〜２００ｎｍ程度とすればよい。
本実施の形態においては、酸化物半導体層１１４を単層で形成する場合について示してい
るが、酸化物半導体層１１４は積層構造としても良い。例えば、後の第１のソース電極ま
たはドレイン電極１３８（第１のソース電極またはドレイン電極１４０）と第１の酸化物
半導体層１１８とが接触する領域のみに導電性を高めた酸化物半導体層を形成しても良い
。導電性を高めた酸化物半導体層は、構成元素の比率を異ならせることで実現することが
できる。このような構成を採用することにより、ソース電極またはドレイン電極と酸化物
半導体層との電気的な接続を良好なものにして、素子特性を向上させることができる。
次に、酸化物半導体層１１４上に選択的にレジストマスク１１６を形成し、該レジストマ
スク１１６を用いて酸化物半導体層１１４を選択的にエッチングすることで、島状の第１
の酸化物半導体層１１８を形成する（図３（Ａ）参照）。ここで、レジストマスク１１６
は、レジストマスク１０４およびレジストマスク１０６と同様の方法で形成することがで
きる。また、レジストマスク１１６は、酸化物半導体層１１４のエッチングにより第１の
酸化物半導体層１１８が形成された後には除去される。
酸化物半導体層１１４のエッチングの方法としては、ウエットエッチングまたはドライエ
ッチングを用いることができる。ウエットエッチングに用いるエッチャント（エッチング
液）やドライエッチングに用いるエッチングガスは、酸化物半導体層１１４をエッチング
できるものであれば特に限定されない。例えば、ウエットエッチングを用いる場合には、
酢酸と硝酸と燐酸との混合液を用いることができる。また、ドライエッチングを行う場合
には、例えば、塩素を含有するガスや、塩素を含有するガスに酸素が添加されたガスを用
いると良い。
なお、ドライエッチングには、反応性イオンエッチング法（ＲＩＥ法）を用いたエッチン
グ装置や、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）やＩ
ＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）などの高密度プラズマ
源を用いたドライエッチング装置を用いることができる。また、ＩＣＰエッチング装置と
比べて広い面積に渡って一様な放電が得られるＥＣＣＰ（Ｅｎｈａｎｃｅｄ Ｃａｐａｃ
ｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）モードのエッチング装置を用いても良
い。ＥＣＣＰモードのエッチング装置であれば、基板として第１０世代以降の基板を用い
るような場合においても対応が容易である。
次に、第１の酸化物半導体層１１８を覆うように、絶縁層１２０を形成する（図３（Ｂ）
参照）。絶縁層１２０は、後のエッチングストップ層の元になる絶縁層であるから、後に
形成される導電層と選択比が取れる材料を用いて形成することが望ましい。絶縁層１２０
は、例えば、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化
アルミニウム、酸化タンタル等の材料を用いて形成することができる。また、絶縁層１２
０は、スパッタ法やＣＶＤ法をはじめとする各種の成膜法を用いて形成することができる
。なお、エッチングストップ層を設けない構成とする場合には、当該絶縁層１２０は形成
しなくとも良い。
次に、絶縁層１２０上に選択的にレジストマスク１２２を形成し、該レジストマスク１２
２を用いて絶縁層１２０を選択的にエッチングすることで、保護層１２４を形成する（図
３（Ｃ）参照）。ここで、レジストマスク１２２は、レジストマスク１０４等と同様の方
法で形成することができる。また、レジストマスク１２２は、絶縁層１２０のエッチング
により保護層１２４が形成された後には除去される。
次に、第１の酸化物半導体層１１８、保護層１２４およびゲート絶縁層１１２を覆うよう
に、第１の導電層１２６および第２の導電層１２８を形成する（図３（Ｄ）参照）。ここ
で、第１の導電層および第２の導電層は、異なる材料を用いて形成することが望ましい。
具体的には、ｐチャネル型トランジスタのソース電極またはドレイン電極として適当な材
料を用いて第１の導電層１２６を形成し、ｎチャネル型トランジスタのソース電極または
ドレイン電極として適当な材料を用いて第２の導電層１２８を形成する。これにより、形
成されるトランジスタの特性を十分に確保することが可能になる。
例えば、第１の導電層１２６に用いられる第１の材料を仕事関数が５．０ｅＶ（好ましく
は５．２ｅＶ）より大きい材料とし、第２の導電層１２８に用いられる第２の材料を仕事
関数が４．８ｅＶ（好ましくは４．５ｅＶ）より小さい材料とすると良い。これは、第１
の材料として第１の酸化物半導体層の価電子帯との間に形成されるショットキー障壁が０
．５ｅＶ以下となる材料を用い、第２の材料として第２の酸化物半導体層の伝導帯との間
に形成されるショットキー障壁が０．５ｅＶ以下となる材料を用いる、と言い換えても良
い。このような材料を選択することにより、第１の酸化物半導体層１１８と第１の導電層
１２６との間のショットキー障壁によって第１の酸化物半導体層へのホールの注入性が低
下することを抑制できる。また、同様に、後のｎチャネル型トランジスタを構成する第２
の酸化物半導体層１５０への電子の注入性が低下することを抑制できる。
第１の導電層１２６に用いられる第１の材料としては、例えば、金、白金、ニッケル、銅
、コバルト、インジウム錫酸化物などがある。また、第２の導電層１２８に用いられる第
２の材料としては、チタン、アルミニウム、モリブデン、タングステンなどがある。これ
らの材料からなる第１の導電層１２６および第２の導電層１２８をスパッタリング法や真
空蒸着法などの成膜方法を用いて形成すればよい。
なお、ｐ型酸化物半導体材料の価電子帯のエネルギーの詳細は不明であるが、酸化錫にお
いては仕事関数が５．０ｅＶ（好ましくは５．２ｅＶ）より大きい電極材料を用いること
で良好なトランジスタ特性が得られることを確認しており、これは他のｐ型酸化物半導体
材料に関しても同様であるといえる。一方で、ｎ型酸化物半導体材料の伝導帯のエネルギ
ーは、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物において約４．３ｅＶであり、仕事関数が４．
８ｅＶ（好ましくは４．５ｅＶ）より小さい電極材料を用いる場合には、良好なトランジ
スタ特性が得られることを確認している。なお、ｎ型酸化物半導体材料において、伝導帯
のエネルギーは３〜５ｅＶ程度であることが知られている。
次に、第２の導電層１２８上に選択的にレジストマスク１３０、レジストマスク１３２、
レジストマスク１３４およびレジストマスク１３６を形成し、該レジストマスクを用いて
第１の導電層１２６および第２の導電層１２８を選択的にエッチングすることで、第１の
酸化物半導体層に接続する第１のソース電極またはドレイン電極１３８、第１のソース電
極またはドレイン電極１４０、および、後にｎチャネル型トランジスタの酸化物半導体層
と接続する第２のソース電極またはドレイン電極１４２、第２のソース電極またはドレイ
ン電極１４４を形成する（図４（Ａ）参照）。上記レジストマスクは、レジストマスク１
０４等と同様の方法で形成することができる。また、上記レジストマスクは、第１の導電
層１２６および第２の導電層１２８がエッチングされた後には除去される。
次に、第１の導電層１２６と第２の導電層１２８の積層構造でなる第２のソース電極また
はドレイン電極１４２、および第２のソース電極またはドレイン電極１４４を覆うように
、酸化物半導体層１４６を形成する（図４（Ｂ）参照）。本実施の形態においては、酸化
物半導体層１４６として、ｎチャネル型トランジスタのチャネル形成領域として用いるこ
とができる酸化物半導体層を形成する。具体的には、例えば、ＩｎＭＯ３（ＺｎＯ）ｍ（
ｍ＞０）で表記されるものを用いて酸化物半導体層１４６を形成すると良い。ここで、Ｍ
は、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、コバルト（
Ｃｏ）などから選ばれた一の金属元素または複数の金属元素を示す。例えばＭとしてＧａ
が選択される場合には、Ｇａのみの場合の他に、ＧａとＮｉや、ＧａとＦｅなど、Ｇａ以
外の上記金属元素が選択される場合を含む。また、上記酸化物半導体において、Ｍとして
含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該
遷移金属の酸化物が含まれているものがある。もちろん、酸化物半導体材料は上記の材料
に限定されず、酸化亜鉛や酸化インジウムをはじめとする各種酸化物半導体材料を用いる
ことができる。作製方法は酸化物半導体層１１４の場合と同様であるから、詳細について
は酸化物半導体層１１４の作製方法を参酌すればよい。
なお、本実施の形態においては、酸化物半導体層１４６を単層で形成する場合について示
しているが、酸化物半導体層１４６は積層構造としても良い。例えば、第２のソース電極
またはドレイン電極１４２（第２のソース電極またはドレイン電極１４４）と第２の酸化
物半導体層１５０とが接触する領域のみに導電性を高めた酸化物半導体層を形成しても良
い。導電性を高めた酸化物半導体層は、構成元素の比率を異ならせることで実現すること
ができる。このような構成を採用することにより、ソース電極またはドレイン電極と酸化
物半導体層との電気的な接続を良好なものにして、素子特性を向上させることができる。
次に、酸化物半導体層１４６上に選択的にレジストマスク１４８を形成し、該レジストマ
スク１４８を用いて酸化物半導体層１４６を選択的にエッチングすることで、島状の第２
の酸化物半導体層１５０を形成する（図４（Ｃ）参照）。ここで、レジストマスク１４８
は、レジストマスク１０４等と同様の方法で形成することができる。また、レジストマス
ク１４８は、酸化物半導体層１４６のエッチングにより第２の酸化物半導体層１５０が形
成された後には除去される。なお、当該エッチングの詳細は、酸化物半導体層１１４のエ
ッチングの詳細を参酌すればよい。
次に、第１のソース電極またはドレイン電極１３８、第１のソース電極またはドレイン電
極１４０、第２のソース電極またはドレイン電極１４２、第２のソース電極またはドレイ
ン電極１４４、第１の酸化物半導体層１１８、第２の酸化物半導体層１５０などを覆うよ
うに絶縁層１５２を形成する（図４（Ｄ）参照）。これにより、第１のトランジスタ１５
４および第２のトランジスタ１５６を有する半導体装置が完成する。ここで、絶縁層１５
２は、いわゆる層間絶縁層にあたる。絶縁層１５２は、酸化シリコン、酸化アルミニウム
、酸化タンタル等の材料を用いて形成することができる。また、これらの材料からなる膜
を積層させて形成しても良い。
本実施の形態において開示する構成において、ソース電極またはドレイン電極は、いずれ
も第１の導電層１２６と第２の導電層１２８との積層構造で形成されている。このため、
ｐチャネル型トランジスタとｎチャネル型トランジスタでは異なる構造を有することにな
る。つまり、ｐチャネル型トランジスタにおいては、第１の酸化物半導体層１１８の上方
（または側面）に接するように、第１のソース電極またはドレイン電極１３８、および第
１のソース電極またはドレイン電極１４０が形成されるのに対して、ｎチャネル型トラン
ジスタにおいては、第２の酸化物半導体層１５０の下方（または側面）に接するように、
第２のソース電極またはドレイン電極１４２、および第２のソース電極またはドレイン電
極１４４が形成される。
ここで、第１の導電層１２６に第２の材料を用い、第２の導電層１２８に第１の材料を用
いる場合には、ｐチャネル型トランジスタとｎチャネル型トランジスタの構造を入れ替え
ることが可能である（この場合、第１の酸化物半導体層１１８に第２の材料を用いてｎチ
ャネル型トランジスタを形成し、第２の酸化物半導体層１５０に第１の材料を用いてｐチ
ャネル型トランジスタを形成することになる）。しかし、この場合には、第１の導電層１
２６と第２の導電層１２８が共に接することになり、半導体装置の特性に与える影響の大
きいｐチャネル型トランジスタの特性が悪化するおそれもあるため、可能な限り上述の構
成を採用することが望ましい。
なお、第１の酸化物半導体層１１８や第２の酸化物半導体層１５０を形成した後には、１
００℃〜５００℃、代表的には２００℃〜４００℃の熱処理を行うことが望ましい。当該
熱処理によって、半導体素子の特性を向上させるとともに、特性ばらつきを低減させるこ
とができる。熱処理の雰囲気は、例えば、大気雰囲気や窒素雰囲気、酸素雰囲気、水蒸気
雰囲気等とすることができる。また、熱処理時間は、０．１時間〜５時間程度とすればよ
い。熱処理のタイミングは、第１の酸化物半導体層１１８の元になる酸化物半導体層１１
４の形成後や、第２の酸化物半導体層１５０の元になる酸化物半導体層１４６の形成後で
あれば特に限定されない。
また、本実施の形態において用いたレジストマスクは、いずれも、多階調マスクを用いて
形成することができる。ここで、多階調マスクとは、多段階の光量で露光を行うことが可
能なマスクをいう。これを用いることで、一度の露光および現像工程によって、複数（代
表的には２種類）の厚さを有するレジストマスクを形成することができる。つまり、多階
調マスクを用いることで、工程数の増加を抑制することができる。
以上、本実施の形態において示した電極の材料および構造を採用することにより、ｎチャ
ネル型トランジスタおよびｐチャネル型トランジスタの特性を十分に発揮させることがで
きる。これにより、半導体装置の特性を向上させることが可能である。または、このよう
な構成を採用することにより、マスクの使用枚数増加を抑制し、半導体装置の製造コスト
を低減することができる。または、工程数を削減し、半導体装置の生産性を向上させるこ
とができる。
このように、開示する発明の一態様は、酸化物半導体を用いた好適な構造のｎチャネル型
トランジスタおよびｐチャネル型トランジスタを提供し、または、酸化物半導体を用いた
ｎチャネル型トランジスタおよびｐチャネル型トランジスタの好適な作製方法を提供する
ことができるという点で極めて有用である。
（実施の形態２）
本実施の形態では、半導体装置の別の構成例について、図５を用いて説明し、半導体装置
の作製方法の別の例について、図６を用いて説明する。なお、本実施の形態において説明
する半導体装置の構成は、多くの点で、先の実施の形態において説明した半導体装置の構
成と共通している。このため、以下では、主として異なる部分について説明することとす
る。
＜半導体装置の構成例＞
図５には、本実施の形態に係る半導体装置の構成の一例を示す。図５（Ａ）は断面図であ
り、図５（Ｂ）は平面図である。図５（Ａ）は、図５（Ｂ）のＡ−Ｂにおける断面を表す
ものである。なお、平面図においては、簡単のため、一部の構成を省略している。
図５に示す半導体装置は、酸化物半導体を用いた第１のトランジスタ２２８および第２の
トランジスタ２３０に係るものであり、基板１００（例えば、絶縁表面を有する基板）と
、基板１００上の第１のゲート電極１０８および第２のゲート電極１１０と、第１のゲー
ト電極１０８および第２のゲート電極１１０を覆うゲート絶縁層１１２と、ゲート絶縁層
１１２上に設けられ、第１のゲート電極１０８と重畳する第１の酸化物半導体層２１２と
、ゲート絶縁層１１２上に設けられ、第２のゲート電極１１０と重畳する第２の酸化物半
導体層２２２と、第１の酸化物半導体層２１２と電気的に接続し、また、第１の導電層１
２６と第２の導電層１２８の積層構造でなる第１のソース電極またはドレイン電極２１４
（および第１のソース電極またはドレイン電極２１６）と、第２の酸化物半導体層２２２
と電気的に接続し、第１の導電層１２６と第２の導電層１２８の積層構造でなる第２のソ
ース電極またはドレイン電極２１８（および第２のソース電極またはドレイン電極２２０
）と、を有する（図５（Ａ）、図５（Ｂ）参照）。
ここで、上記半導体装置と、先の実施の形態において説明した半導体装置との相違の一は
、エッチングストッパーとして機能する保護層１２４の有無にある。すなわち、本実施の
形態において説明する半導体装置においては、保護層１２４が存在しない。また、これに
伴い、第１の酸化物半導体層１１８の一部がエッチング除去されることにより、第１の酸
化物半導体層２１２が形成されている。そして、第２の酸化物半導体層２２２、第１のソ
ース電極またはドレイン電極２１４（第１のソース電極またはドレイン電極２１６）、お
よび第２のソース電極またはドレイン電極２１８（第２のソース電極またはドレイン電極
２２０）の形成工程の関係から、第１のソース電極またはドレイン電極２１４（第１のソ
ース電極またはドレイン電極２１６）上には酸化物半導体層２２４および酸化物半導体層
２２６が存在し、第２の酸化物半導体層の形状も、先の実施の形態とは大きく異なるもの
になっている。
本実施の形態に示すように、エッチングストッパーとして機能する保護層１２４を形成し
ない場合には、半導体装置の製造コストを一層低減することができる。または、工程数を
削減し、半導体装置の生産性を向上させることができる。
＜半導体装置の作製方法例＞
次に、上述の半導体装置の作製方法の一例について、図６を用いて説明する。なお、第１
の酸化物半導体層１１８の形成までは、先の実施の形態と同様であるため、詳細について
は先の実施の形態を参酌すればよい（図２（Ａ）〜図２（Ｄ）、および図３（Ａ）参照）
。
第１の酸化物半導体層１１８を形成した後には、第１の酸化物半導体層１１８およびゲー
ト絶縁層１１２を覆うように、第１の導電層１２６および第２の導電層１２８を形成する
（図６（Ａ）参照）。第１の導電層１２６および第２の導電層１２８の詳細については先
の実施の形態を参酌することができる。
次に、第２の導電層１２８上に選択的にレジストマスク２００、レジストマスク２０２お
よびレジストマスク２０４を形成し、該レジストマスクを用いて第１の導電層１２６およ
び第２の導電層１２８を選択的にエッチングする（図６（Ｂ）参照）。これにより、ゲー
ト電極１１０と重畳する領域のゲート絶縁層１１２の一部が露出する。レジストマスクお
よびエッチングの詳細については先の実施の形態を参酌すればよい。
次に、第１の導電層１２６と第２の導電層１２８の積層構造およびゲート絶縁層１１２を
覆うように、酸化物半導体層１４６を形成する（図６（Ｃ）参照）。酸化物半導体層１４
６の詳細についても、先の実施の形態を参酌できる。
次に、酸化物半導体層１４６上に選択的にレジストマスク２０６、レジストマスク２０８
およびレジストマスク２１０を形成し、該レジストマスクを用いて、第１の導電層１２６
、第２の導電層１２８および酸化物半導体層１４６を選択的にエッチングすることで、第
１の酸化物半導体層１１８の一部がエッチングされた第１の酸化物半導体層２１２、これ
に接続する第１のソース電極またはドレイン電極２１４および第１のソース電極またはド
レイン電極２１６、第２のソース電極またはドレイン電極２１８および第２のソース電極
またはドレイン電極２２０、これに接続する第２の酸化物半導体層２２２を形成する（図
６（Ｄ）参照）。レジストマスクおよびエッチングの詳細については先の実施の形態を参
酌できる。
なお、第１のソース電極またはドレイン電極２１４および第１のソース電極またはドレイ
ン電極２１６の上方には、酸化物半導体層１４６のエッチングによって酸化物半導体層２
２４および酸化物半導体層２２６が残存することになるが、これによってトランジスタ特
性に大きな変動が生じることはない。
その後、第１のソース電極またはドレイン電極２１４、第１のソース電極またはドレイン
電極２１６、第２のソース電極またはドレイン電極２１８、第２のソース電極またはドレ
イン電極２２０、第１の酸化物半導体層２１２、第２の酸化物半導体層２２２などを覆う
ように絶縁層１５２を形成する（図６（Ｅ）参照）。これにより、第１のトランジスタ２
２８および第２のトランジスタ２３０を有する半導体装置が完成する。ここで、絶縁層１
５２は、いわゆる層間絶縁層にあたる。詳細については先の実施の形態を参酌すればよい
。
以上、本実施の形態において示した電極の材料および構造を採用することにより、ｎチャ
ネル型トランジスタおよびｐチャネル型トランジスタの特性を十分に発揮させることがで
きる。これにより、半導体装置の特性を向上させることが可能である。または、このよう
な構成を採用することにより、マスクの使用枚数増加を抑制し、半導体装置の製造コスト
を低減することができる。または、工程数を削減し、半導体装置の生産性を向上させるこ
とができる。
さらに、本実施の形態においてはエッチングストッパーとして機能する保護層を形成しな
いため、半導体装置の製造コストを一層低減することができる。または、工程数を削減し
、半導体装置の生産性を向上させることができる。
なお、本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置の別の構成例について、図７を用いて説明し、半導体装置
の作製方法の別の例について、図８および図９を用いて説明する。なお、本実施の形態に
おいて説明する半導体装置の構成は、多くの点で、先の実施の形態において説明した半導
体装置の構成と共通している。このため、以下では、主として異なる部分について説明す
ることとする。
＜半導体装置の構成例＞
図７には、本実施の形態に係る半導体装置の構成の一例を示す。図７（Ａ）は断面図であ
り、図７（Ｂ）は平面図である。図７（Ａ）は、図７（Ｂ）のＡ−Ｂにおける断面を表す
ものである。なお、平面図においては、簡単のため、一部の構成を省略している。
図７に示す半導体装置は、酸化物半導体を用いた第１のトランジスタ３２２および第２の
トランジスタ３２４に係るものであり、基板１００（例えば、絶縁表面を有する基板）と
、基板１００上の第１のゲート電極１０８および第２のゲート電極１１０と、第１のゲー
ト電極１０８および第２のゲート電極１１０を覆うゲート絶縁層１１２と、ゲート絶縁層
１１２上に設けられ、第１のゲート電極１０８と重畳する第１の酸化物半導体層１１８と
、ゲート絶縁層１１２上に設けられ、第２のゲート電極１１０と重畳する第２の酸化物半
導体層１５０と、第１の酸化物半導体層１１８と電気的に接続し、また、第１の導電層１
２６と第２の導電層１２８の積層構造でなる第１のソース電極またはドレイン電極３１２
（第１のソース電極またはドレイン電極３１４）と、第２の酸化物半導体層１５０と電気
的に接続し、第２の導電層１２８でなる第２のソース電極またはドレイン電極３１６（第
２のソース電極またはドレイン電極３１８）と、を有する（図７（Ａ）、図７（Ｂ）参照
）。
ここで、上記半導体装置と、先の実施の形態において説明した半導体装置との相違の一は
、第２のソース電極またはドレイン電極の構造にある。すなわち、本実施の形態において
説明する半導体装置においては、第２のソース電極またはドレイン電極が第２の導電層１
２８のみで形成されている。このため、第２の酸化物半導体層１５０に第１の導電層１２
６が接することはない。
本実施の形態に示すように、第２のソース電極またはドレイン電極を第２の導電層１２８
のみで形成することにより、ｎチャネル型トランジスタの電極に適した材料（第２の材料
）を用いた導電層のみを第２の酸化物半導体層１５０に接触させることができるようにな
る。これにより、第１の導電層１２６が第２の酸化物半導体層１５０に接触する場合と比
較して、トランジスタ特性の向上が可能である。
＜半導体装置の作製方法例＞
次に、上述の半導体装置の作製方法の一例について、図８および図９を用いて説明する。
なお、保護層１２４の形成までは、先の実施の形態と同様であるため、詳細については先
の実施の形態を参酌すればよい（図２（Ａ）〜図２（Ｄ）、および図３（Ａ）〜図３（Ｃ
）参照）。
保護層１２４を形成した後には、保護層１２４、第１の酸化物半導体層１１８およびゲー
ト絶縁層１１２を覆うように、第１の導電層１２６を形成する（図８（Ａ）参照）。第１
の導電層１２６の詳細については、先の実施の形態を参酌することができる。
次に、第１の導電層１２６上に選択的にレジストマスク３００を形成し、該レジストマス
ク３００を用いて第１の導電層１２６を選択的にエッチングして、第１の導電層３０２を
形成する（図８（Ｂ）参照）。これにより、ゲート電極１１０と重畳する領域、およびそ
の周辺の領域における第１の導電層１２６が除去される。レジストマスクおよびエッチン
グの詳細については先の実施の形態を参酌すればよい。
次に、第１の導電層３０２およびゲート絶縁層１１２を覆うように、第２の導電層１２８
を形成する（図８（Ｃ）参照）。これにより、ゲート電極１１０と重畳する領域、および
その周辺の領域において、ゲート絶縁層１１２上には第２の導電層１２８が形成されるこ
とになる。第２の導電層１２８の詳細についても、先の実施の形態を参酌することができ
る。
次に、第２の導電層１２８上に選択的にレジストマスク３０４、レジストマスク３０６、
レジストマスク３０８およびレジストマスク３１０を形成し、該レジストマスクを用いて
第１の導電層３０２および第２の導電層１２８を選択的にエッチングして、第１のソース
電極またはドレイン電極３１２および第１のソース電極またはドレイン電極３１４、第２
のソース電極またはドレイン電極３１６および第２のソース電極またはドレイン電極３１
８を形成する（図８（Ｄ）参照）。レジストマスクおよびエッチングの詳細については、
先の実施の形態を参酌すればよい。
次に、第２の導電層１２８でなる第２のソース電極またはドレイン電極３１６、および第
２のソース電極またはドレイン電極３１８を覆うように、酸化物半導体層１４６を形成す
る（図９（Ａ）参照）。酸化物半導体層１４６の詳細については、先の実施の形態を参酌
できる。
次に、酸化物半導体層１４６上に選択的にレジストマスク３２０を形成し、該レジストマ
スクを用いて、酸化物半導体層１４６を選択的にエッチングすることで、第２の酸化物半
導体層１５０を形成する（図９（Ｂ）参照）。レジストマスクおよびエッチングの詳細に
ついては先の実施の形態を参酌できる。
その後、第１のソース電極またはドレイン電極３１２、第１のソース電極またはドレイン
電極３１４、第２のソース電極またはドレイン電極３１６、第２のソース電極またはドレ
イン電極３１８、第１の酸化物半導体層１１８、第２の酸化物半導体層１５０などを覆う
ように絶縁層１５２を形成する（図９（Ｃ）参照）。これにより、第１のトランジスタ３
２２および第２のトランジスタ３２４を有する半導体装置が完成する。ここで、絶縁層１
５２は、いわゆる層間絶縁層にあたる。詳細については先の実施の形態を参酌すればよい
。
以上、本実施の形態において示した電極の材料および構造を採用することにより、ｎチャ
ネル型トランジスタおよびｐチャネル型トランジスタの特性を十分に発揮させることがで
きる。これにより、半導体装置の特性を向上させることが可能である。または、このよう
な構成を採用することにより、マスクの使用枚数増加を抑制し、半導体装置の製造コスト
を低減することができる。または、工程数を削減し、半導体装置の生産性を向上させるこ
とができる。
さらに、第２のソース電極またはドレイン電極を第２の導電層のみで形成することにより
、ｎチャネル型トランジスタの電極に適した材料（第２の材料）を用いた導電層のみを第
２の酸化物半導体層に接触させることができる。これにより、第１の導電層が第２の酸化
物半導体層に接触する場合と比較して、トランジスタ特性を向上させることができる。
なお、本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
（実施の形態４）
先の実施の形態において説明したトランジスタを用いてＣＭＯＳ回路を構成した場合の回
路特性について、計算機シミュレーションを用いて確認を行った。本実施の形態では、そ
の結果について説明する。
計算機シミュレーションは、シルバコ社製デバイスシミュレータＡＴＬＡＳを用いて行っ
た。なお、本実施の形態においては、ＣＭＯＳ回路の特性を調査するために、ＣＭＯＳ回
路を用いたリングオシレータに関して計算機シミュレーションを行った。なお、リングオ
シレータはＣＭＯＳインバータ回路を奇数段直列に接続させることにより構成される。つ
まり、リングオシレータを構成するｎチャネル型トランジスタの数とｐチャネル型トラン
ジスタの数は等しい。また、リングオシレータの発振周波数は、デバイス性能の目安とす
ることができる。
図１０に酸化物半導体を用いたｎチャネル型トランジスタのゲート電圧（Ｖｇ）−ドレイ
ン電流（Ｉｄ）曲線を示す。また、図１１に酸化物半導体を用いたｐチャネル型トランジ
スタのゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）曲線を示す。共に、横軸はゲート電圧
（Ｖｇ）を表し、縦軸はドレイン電流（Ｉｄ）を表す。また、実線はドレイン電圧が０．
２５（Ｖ）の場合、破線はドレイン電圧が１０（Ｖ）の場合の曲線である。ここで、ｎチ
ャネル型トランジスタのチャネル長（Ｌ）を１０μｍ、チャネル幅（Ｗ）を１０μｍとし
、ｐチャネル型トランジスタのチャネル長（Ｌ）を１０μｍ、チャネル幅（Ｗ）を２０μ
ｍとした。また、ゲート絶縁層の膜厚を１００ｎｍ、誘電率を４．１、半導体層の膜厚を
５０ｎｍとした。
ｎチャネル型トランジスタの半導体層については、バンドギャップを３．０５ｅＶ、電子
親和力を４．３ｅＶ、仕事関数を４．３ｅＶ、電子移動度を１５ｃｍ２／Ｖ・ｓ、ホール
移動度を０．１ ｃｍ２／Ｖ・ｓとし、ｐチャネル型トランジスタの半導体層については
、バンドギャップを３．０ｅＶ、電子親和力を２．８ｅＶ、仕事関数を５．５ｅＶ、電子
移動度を０．１ｃｍ２／Ｖ・ｓ、ホール移動度を１．０ｃｍ２／Ｖ・ｓとして計算を行っ
た。また、オフ電流を計算する際は、バンド間トンネルによるリーク電流を仮定した。な
お、上記ｐチャネル型トランジスタにおいて、オンオフ比は約２桁であった。
上述のｎチャネル型トランジスタおよびｐチャネル型トランジスタを用いたＣＭＯＳイン
バータ回路を３段直列に接続した構成のリングオシレータにつき、発振の様子を確認した
。図１２にその結果を示す。横軸は時間（ｓ）を表し、縦軸は電圧（Ｖ）を表す。ここで
、電源電圧は１５（Ｖ）としている。図１２から、一周期が約５ｎｓであり、発振周波数
は約２００ＭＨｚであることが分かる。
以上の通り、開示する発明の一態様である酸化物半導体トランジスタを用いて構成された
ＣＭＯＳ回路の動作が確認された。本実施の形態において用いたｐチャネル型トランジス
タのオンオフ比は約２桁であり、十分な特性とはいいがたいものであるが、ＣＭＯＳ回路
としての動作に大きな問題はない。ｐチャネル型酸化物半導体材料の改良・発展によって
、ＣＭＯＳ回路のさらなる特性向上が可能である。
なお、このようなＣＭＯＳ回路の実現には、開示する発明の一態様であるトランジスタの
構成は極めて有効である。
１００ 基板
１０２ 導電層
１０４ レジストマスク
１０６ レジストマスク
１０８ ゲート電極
１１０ ゲート電極
１１２ ゲート絶縁層
１１４ 酸化物半導体層
１１６ レジストマスク
１１８ 酸化物半導体層
１２０ 絶縁層
１２２ レジストマスク
１２４ 保護層
１２６ 導電層
１２８ 導電層
１３０ レジストマスク
１３２ レジストマスク
１３４ レジストマスク
１３６ レジストマスク
１３８ 第１のソース電極またはドレイン電極
１４０ 第１のソース電極またはドレイン電極
１４２ 第２のソース電極またはドレイン電極
１４４ 第２のソース電極またはドレイン電極
１４６ 酸化物半導体層
１４８ レジストマスク
１５０ 酸化物半導体層
１５２ 絶縁層
１５４ トランジスタ
１５６ トランジスタ
２００ レジストマスク
２０２ レジストマスク
２０４ レジストマスク
２０６ レジストマスク
２０８ レジストマスク
２１０ レジストマスク
２１２ 酸化物半導体層
２１４ 第１のソース電極またはドレイン電極
２１６ 第１のソース電極またはドレイン電極
２１８ 第２のソース電極またはドレイン電極
２２０ 第２のソース電極またはドレイン電極
２２２ 酸化物半導体層
２２４ 酸化物半導体層
２２６ 酸化物半導体層
２２８ トランジスタ
２３０ トランジスタ
３００ レジストマスク
３０２ 導電層
３０４ レジストマスク
３０６ レジストマスク
３０８ レジストマスク
３１０ レジストマスク
３１２ 第１のソース電極またはドレイン電極
３１４ 第１のソース電極またはドレイン電極
３１６ 第２のソース電極またはドレイン電極
３１８ 第２のソース電極またはドレイン電極
３２０ レジストマスク
３２２ トランジスタ
３２４ トランジスタ

Claims (4)

  1. 第１の導電層と、
    前記第１の導電層上方の絶縁層と、
    前記絶縁層上方の酸化物半導体層と、
    前記酸化物半導体層上方の第２の導電層と、
    前記酸化物半導体層上方の第３の導電層と、
    前記第２の導電層上方の第４の導電層と、
    前記第３の導電層上方の第５の導電層と、を有する半導体装置の作製方法であって、
    第６の導電層をエッチングする工程を経て、前記第６の導電層から第７の導電層を形成し、
    前記第７の導電層上方に第８の導電層を形成し、
    前記第７の導電層及び前記第８の導電層をエッチングする工程を経て、前記第７の導電層から前記第２の導電層及び前記第３の導電層を形成し、且つ前記第８の導電層から前記第４の導電層及び前記第５の導電層を形成することを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記絶縁層は、前記第４の導電層又は前記第５の導電層と接する領域を有することを特徴とする半導体装置の作製方法。
  3. 請求項１又は請求項２において、
    前記絶縁層と接するように前記第８の導電層を形成することを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記第４の導電層は、前記第２の導電層と接する領域を有し、
    前記第５の導電層は、前記第３の導電層と接する領域を有することを特徴とする半導体装置の作製方法。
JP2015237079A 2009-04-10 2015-12-04 半導体装置 Withdrawn JP2016029749A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015237079A JP2016029749A (ja) 2009-04-10 2015-12-04 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009095739 2009-04-10
JP2009095739 2009-04-10
JP2015237079A JP2016029749A (ja) 2009-04-10 2015-12-04 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014182906A Division JP5852718B2 (ja) 2009-04-10 2014-09-09 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017153757A Division JP6346362B2 (ja) 2009-04-10 2017-08-09 半導体装置及び半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JP2016029749A true JP2016029749A (ja) 2016-03-03

Family

ID=42933654

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2010086822A Active JP5615018B2 (ja) 2009-04-10 2010-04-05 半導体装置および半導体装置の作製方法
JP2014182906A Active JP5852718B2 (ja) 2009-04-10 2014-09-09 半導体装置
JP2015237079A Withdrawn JP2016029749A (ja) 2009-04-10 2015-12-04 半導体装置
JP2017153757A Expired - Fee Related JP6346362B2 (ja) 2009-04-10 2017-08-09 半導体装置及び半導体装置の作製方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2010086822A Active JP5615018B2 (ja) 2009-04-10 2010-04-05 半導体装置および半導体装置の作製方法
JP2014182906A Active JP5852718B2 (ja) 2009-04-10 2014-09-09 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017153757A Expired - Fee Related JP6346362B2 (ja) 2009-04-10 2017-08-09 半導体装置及び半導体装置の作製方法

Country Status (5)

Country Link
US (1) US8441047B2 (ja)
JP (4) JP5615018B2 (ja)
KR (1) KR101688399B1 (ja)
CN (1) CN101859710B (ja)
TW (1) TWI509800B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011046015A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
KR20120103676A (ko) 2009-12-04 2012-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101863941B1 (ko) * 2010-06-08 2018-06-04 삼성디스플레이 주식회사 오프셋 구조의 박막 트랜지스터
JP5908263B2 (ja) * 2010-12-03 2016-04-26 株式会社半導体エネルギー研究所 Ｄｃ−ｄｃコンバータ
JP2012256020A (ja) * 2010-12-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9799773B2 (en) 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
TWI451573B (zh) * 2011-03-17 2014-09-01 E Ink Holdings Inc 顯示裝置及其薄膜電晶體結構
US9634029B2 (en) 2011-03-17 2017-04-25 E Ink Holdings Inc. Thin film transistor substrate and display device having same
US8610482B2 (en) * 2011-05-27 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Trimming circuit and method for driving trimming circuit
US9099885B2 (en) * 2011-06-17 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Wireless power feeding system
US20160315196A1 (en) * 2012-04-13 2016-10-27 The Governors Of The University Of Alberta Buried source schottky barrier thin film transistor and method of manufacture
JP6013084B2 (ja) * 2012-08-24 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR102226985B1 (ko) 2013-08-19 2021-03-11 이데미쓰 고산 가부시키가이샤 산화물 반도체 기판 및 쇼트키 배리어 다이오드
CA2932446A1 (en) * 2013-12-04 2015-06-11 The Governors Of The University Of Alberta Buried source schottky barrier thin film transistor and method of manufacture
JP6072858B2 (ja) * 2015-06-22 2017-02-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2018004009A1 (ja) * 2016-06-30 2018-01-04 株式会社Flosfia ｐ型酸化物半導体及びその製造方法
CN108172625B (zh) * 2016-12-07 2020-09-29 清华大学 一种逻辑电路
KR20180078665A (ko) 2016-12-30 2018-07-10 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
US11069722B2 (en) 2017-05-31 2021-07-20 Sharp Kabushiki Kaisha Active matrix substrate and method of manufacturing same
EP3759741B1 (en) * 2018-02-27 2023-07-12 Aimin Song Schottky barrier thin film transistor and method
JP6997990B2 (ja) * 2018-04-27 2022-01-18 株式会社タムラ製作所 ｐチャンネル電界効果トランジスタ及び増幅回路用半導体素子
KR102469187B1 (ko) * 2018-09-04 2022-11-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP2008134593A (ja) * 2006-11-28 2008-06-12 Lg Phillips Lcd Co Ltd 液晶表示装置用アレイ基板とその製造方法

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5612228A (en) * 1996-04-24 1997-03-18 Motorola Method of making CMOS with organic and inorganic semiconducting region
AU751935B2 (en) * 1998-06-19 2002-08-29 Mathias Bonse An integrated inorganic/organic complementary thin-film transistor circuit and a method for its production
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
CN101060139A (zh) * 2006-04-17 2007-10-24 三星电子株式会社 非晶氧化锌薄膜晶体管及其制造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008060201A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp 半導体装置の製造方法、薄膜トランジスタとその製造方法、電気光学装置とその製造方法、及び電子機器
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR20080073944A (ko) * 2007-02-07 2008-08-12 엘지전자 주식회사 하이브리드 유기 전계 발광 소자 및 그 제조방법
JP4910779B2 (ja) * 2007-03-02 2012-04-04 凸版印刷株式会社 有機ｅｌディスプレイおよびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8384439B2 (en) * 2008-11-28 2013-02-26 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP2008134593A (ja) * 2006-11-28 2008-06-12 Lg Phillips Lcd Co Ltd 液晶表示装置用アレイ基板とその製造方法

Also Published As

Publication number Publication date
US20100258802A1 (en) 2010-10-14
TW201110346A (en) 2011-03-16
US8441047B2 (en) 2013-05-14
TWI509800B (zh) 2015-11-21
CN101859710A (zh) 2010-10-13
JP5852718B2 (ja) 2016-02-03
JP2017199941A (ja) 2017-11-02
JP2015008327A (ja) 2015-01-15
KR20100113039A (ko) 2010-10-20
JP2010263195A (ja) 2010-11-18
JP5615018B2 (ja) 2014-10-29
JP6346362B2 (ja) 2018-06-20
KR101688399B1 (ko) 2016-12-21
CN101859710B (zh) 2015-04-08

Similar Documents

Publication Publication Date Title
JP6346362B2 (ja) 半導体装置及び半導体装置の作製方法
US11011549B2 (en) Thin film transistor, method for manufacturing the same, and semiconductor device
US10475819B2 (en) Semiconductor device
US20210184048A1 (en) Semiconductor device and manufacturing method thereof
JP6030182B2 (ja) 半導体装置
JP6141892B2 (ja) 半導体装置
TW201112394A (en) Driver circuit and semiconductor device
JP6659255B2 (ja) 薄膜トランジスタ
Lee et al. A three-mask-processed coplanar a-IGZO TFT with source and drain offsets
JP2015005672A (ja) 酸化物トランジスタ
Xu et al. Back-Channel-Etched IGZO TFTs With Cu-Based Multilayer Electrodes Using MoAl Alloy and MoMn Alloy as Buffer Layers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170523

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20170809