TWI451573B - 顯示裝置及其薄膜電晶體結構 - Google Patents

顯示裝置及其薄膜電晶體結構 Download PDF

Info

Publication number
TWI451573B
TWI451573B TW100109211A TW100109211A TWI451573B TW I451573 B TWI451573 B TW I451573B TW 100109211 A TW100109211 A TW 100109211A TW 100109211 A TW100109211 A TW 100109211A TW I451573 B TWI451573 B TW I451573B
Authority
TW
Taiwan
Prior art keywords
gate
thin film
film transistor
semiconductor island
disposed
Prior art date
Application number
TW100109211A
Other languages
English (en)
Other versions
TW201240097A (en
Inventor
Chao Jung Chen
I Hsuan Chiang
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Priority to TW100109211A priority Critical patent/TWI451573B/zh
Priority to US13/396,784 priority patent/US9087810B2/en
Priority to CN201210034231.5A priority patent/CN102683420B/zh
Publication of TW201240097A publication Critical patent/TW201240097A/zh
Application granted granted Critical
Publication of TWI451573B publication Critical patent/TWI451573B/zh
Priority to US14/740,380 priority patent/US9634029B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

顯示裝置及其薄膜電晶體結構
本發明是有關於一種顯示裝置，且特別是有關於一種顯示裝置及其薄膜電晶體結構。
薄膜電晶體結構在顯示裝置中的應用日漸廣泛，例如其可應用於液晶顯示裝置(Liquid Crystal Display,LCD)、電子紙顯示裝置(Electronic Paper Display,EPD)與有機發光二極體顯示裝置(Organic Light Emitting Diode Display,OLED)。
一種薄膜電晶體結構包括基底、閘極電極、閘極絕緣層、島狀結構(Island Structure)、源極電極及汲極電極層。其中，閘極電極設於基底上，閘極絕緣層覆蓋於閘極電極上，島狀結構係設於閘極絕緣層上，而源極電極與汲極電極位於島狀結構之上方。
上述薄膜電晶體結構可在液晶顯示裝置中應用。然而，若將上述薄膜電晶體結構在電子紙顯示裝置使用，由於電子紙顯示裝置是採用外界光的反射，薄膜電晶體結構中的島狀結構於光照射後會形成導電層而使島狀結構漏電，因此會容易造成電子紙顯示裝置顯示時畫面產生異常。
因此，如何避免顯示裝置顯示時發生異常，以提升顯示裝置的顯示效果實為相關領域之人員所重視的議題之一。
有鑑於此，本發明提供一種薄膜電晶體結構，其可防止漏電流的產生。
本發明提供一種顯示裝置，其可避免顯示時發生異常，從而提高顯示效果。
本發明提出一種薄膜電晶體結構，其包括基底、閘極層、閘極絕緣層、第一半導體島、第二半導體島與源極/汲極層。閘極層設置於基底上，具有第一閘極與第二閘極，且第一閘極與第二閘極電性連接。閘極絕緣層設置於基底上，且覆蓋閘極層。第一半導體島設置於閘極絕緣層上，且位於第一閘極的上方。第二半導體島設置於閘極絕緣層上，且位於第二閘極的上方。源極/汲極層設置於第一半導體島及第二半導體島上。
本發明提出一種顯示裝置，其包括薄膜電晶體基板與顯示層。薄膜電晶體基板具有多個薄膜電晶體結構。每一薄膜電晶體結構包括基底、閘極層、閘極絕緣層、第一半導體島、第二半導體島與源極/汲極層。閘極層設置於基底上，具有第一閘極與第二閘極，且第一閘極與第二閘極電性連接。閘極絕緣層設置於基底上，且覆蓋閘極層。第一半導體島設置於閘極絕緣層上，且位於第一閘極的上方。第二半導體島設置於閘極絕緣層上，且位於第二閘極的上方。源極/汲極層設置於第一半導體島及第二半導體島上。顯示層設置於薄膜電晶體基板上。
本發明還提出一種顯示裝置，其包括薄膜電晶體基板與顯示層。薄膜電晶體基板具有第一薄膜電晶體結構及與第一薄膜電晶體結構相鄰的第二薄膜電晶體結構。第一薄膜電晶體結構包括第一半導體島，第二薄膜電晶體結構包括第二半導體島。第一半導體島之結構與第二半導體島之結構不同。顯示層設置於薄膜電晶體基板上。
上述之薄膜電晶體結構及顯示裝置具有雙島結構，而雙島結構可防止漏電流的產生，因此可避免顯示裝置在顯示時發生異常，從而有利於提升顯示裝置的顯示效果。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
圖1繪示為本發明實施例之一的顯示裝置的側視示意圖。圖2繪示為圖1所示的顯示裝置的薄膜電晶體結構的俯視示意圖。圖3繪示為圖2所示的薄膜電晶體結構沿III-III’線剖開的剖面示意圖。請參閱圖1，本發明實施例之一的顯示裝置100包括薄膜電晶體基板110與顯示層130。顯示層130設置於薄膜電晶體基板110上。
承上述，顯示裝置100可為電子紙顯示裝置，此時，顯示層130可為電泳顯示層，但本發明並不以此為限。
請同時參閱圖2與圖3，薄膜電晶體基板110具有多個薄膜電晶體結構10。每一該薄膜電晶體結構10包括基底11、閘極層12、閘極絕緣層13、第一半導體島14、第二半導體島15以及源極/汲極層16。閘極層12設置於基底11上，具有第一閘極122與第二閘極124，第一閘極122與第二閘極124電性連接。閘極絕緣層13設置於基底11上，且覆蓋閘極層12。第一半導體島14設置於閘極絕緣層13上，且位於第一閘極122的上方。第二半導體島15設置於閘極絕緣層13，且位於第二閘極124的上方。源極/汲極層16設置於第一半導體島14及第二半導體島15上。源極/汲極層16可包括源極162與汲極164。源極162可設於第一半導體島14上，汲極164可設於第二半導體島15上，但本發明並不以此為限。
在本實施例中，第一閘極122與第二閘極124可藉由同時連接於閘極線(Gate Line)126而形成電性連接。特別地，閘極線126可與第一閘極122與第二閘極124一同形成，從而便於製備。
第一半導體島14或第二半導體島15為內島狀結構，亦即第一半導體島14是內縮於第一閘極122的邊緣內的上方，第二半導體島15是內縮於第二閘極124邊緣內的上方。但本發明並不以此為限，薄膜電晶體結構10的第一半導體島14或第二半導體島15還可為其他結構。例如，請參閱圖4與圖5，圖4繪示為另一實施例的薄膜電晶體結構的俯視示意圖。圖5繪示為圖4所示的薄膜電晶體結構沿V-V’線剖開的剖面示意圖。在本發明的另一實施例的薄膜電晶體結構20中，第一半導體島24或第二半導體島25為外島狀結構，亦即第一半導體島24設置於閘極絕緣層23上且朝第一閘極222的邊緣外的上方延伸，第二半導體島25設置於閘極絕緣層23上且朝第二閘極224邊緣外的上方延伸。圖6繪示為另一實施例的薄膜電晶體結構的俯視示意圖。圖7繪示為圖4所示的薄膜電晶體結構沿VI-VI’線剖開的剖面示意圖。請參閱圖6與圖7，在本發明的另一實施例的薄膜電晶體結構30中，第一半導體島34為內島狀結構，第二半導體島35為外島狀結構。圖8繪示為另一實施例的薄膜電晶體結構的俯視示意圖。圖9繪示為圖8所示的薄膜電晶體結構沿IX-IX’線剖開的剖面示意圖。請參閱圖8與圖9，在本發明的另一實施例的薄膜電晶體結構40中，第一半導體島44為內島狀結構，第二半導體島45的一側朝第二閘極424的一邊緣外的上方延伸，另一側內縮於第二閘極424的另一邊緣內的上方。此外，可以理解，在薄膜電晶體結構30、40中，第一半導體島34、44與第二半導體島35、45的結構還可分別互為調換。
顯示裝置100包括薄膜電晶體基板110，薄膜電晶體基板110的薄膜電晶體結構10、20、30、40分別具有雙島結構，雙島結構可防止漏電流的產生，因此可避免顯示裝置100在顯示時發生異常，從而有利於提升顯示裝置100的顯示效果。特別地，若顯示裝置100使用的是薄膜電晶體結構30，其第一半導體島34為內島狀結構，第二半導體島35為外島狀結構，還可進一步防止薄膜電晶體結構30的漏光效應，因此可進一步提升顯示裝置100的顯示效果。
除此之外，需要指出的是，本發明顯示裝置的雙島結構還可以是藉由二個薄膜電晶體結構的搭配來實現。例如，請參閱圖10，在本發明另一實施例的顯示裝置中，薄膜電晶體基板510具有第一薄膜電晶體結構501及與第一薄膜電晶體結構501相鄰的第二薄膜電晶體結構502。其中第一薄膜電晶體結構501包括第一半導體島54，第二薄膜電晶體結構502包括第二半導體島55。為使顯示裝置具有較佳的顯示效果，第一半導體島54之結構與第二半導體島55之結構可不同。具體在本實施例中，第一半導體島54之結構為內島狀結構；第二半導體島55之結構為外島狀結構。
綜上所述，在本發明之顯示裝置包括薄膜電晶體基板，薄膜電晶體基板具有雙島結構，雙島結構可防止漏電流的產生，因此可避免顯示裝置在顯示時發生異常，從而有利於提升顯示裝置的顯示效果。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．顯示裝置
110、510．．．薄膜電晶體基板
130．．．顯示層
10、20、30、40、501、502．．．薄膜電晶體結構
11．．．基底
12．．．閘極層
122、222、422．．．第一閘極
124、224．．．第二閘極
126．．．閘極線
13、23．．．閘極絕緣層
14、24、34、44、54．．．第一半導體島
15、25、35、45、55．．．第二半導體島
16．．．源極/汲極層
162．．．源極
164．．．汲極
圖1繪示為本發明實施例之一的顯示裝置的側視示意圖。
圖2繪示為圖1所示的顯示裝置的薄膜電晶體結構的俯視示意圖。
圖3繪示為圖2所示的薄膜電晶體結構沿III-III’線剖開的剖面示意圖。
圖4繪示為另一實施例的薄膜電晶體結構的俯視示意圖。
圖5繪示為圖4所示的薄膜電晶體結構沿V-V’線剖開的剖面示意圖。
圖6繪示為另一實施例的薄膜電晶體結構的俯視示意圖。
圖7繪示為圖4所示的薄膜電晶體結構沿VI-VI’線剖開的剖面示意圖。
圖8繪示為另一實施例的薄膜電晶體結構的俯視示意圖。
圖9繪示為圖8所示的薄膜電晶體結構沿IX-IX’線剖開的剖面示意圖。
圖10繪示為另一實施例的薄膜電晶體基板的局部示意圖。
10．．．薄膜電晶體結構
11．．．基底
12．．．閘極層
122．．．第一閘極
124．．．第二閘極
13．．．閘極絕緣層
14．．．第一半導體島
15．．．第二半導體島
16．．．源極/汲極層
162．．．源極
164．．．汲極

Claims (4)

  1. 一種薄膜電晶體結構，其包括：一基底；一閘極層，設置於該基底上，具有一第一閘極與一第二閘極，該第一閘極與該第二閘極電性連接；一閘極絕緣層，設置於該基底上，且覆蓋該閘極層；一第一半導體島，設置於該閘極絕緣層上，位於該第一閘極的上方；一第二半導體島，設置於該閘極絕緣層上，位於該第二閘極的上方；以及一源極/汲極層，設置於該第一半導體島及該第二半導體島上，其中該第二半導體島覆蓋於該第二閘極上的該閘極絕緣層，並且該第二半導體島的一側朝該第二閘極的一邊緣外的上方延伸，並且該第二半導體島的另一側內縮於該第二閘極的另一邊緣內的上方。
  2. 一種顯示裝置，其包括：一薄膜電晶體基板，具有多個薄膜電晶體結構，其中每一該薄膜電晶體結構包括：一基底；一閘極層，設置於該基底上，具有一第一閘極與一第二閘極，該第一閘極與該第二閘極電性連接；一閘極絕緣層，設置於該基底上，且覆蓋該閘極層；一第一半導體島，設置於該閘極絕緣層上，位於該第一閘極的上方； 一第二半導體島，設置於該閘極絕緣層上，位於該第二閘極的上方；以及一源極/汲極層，設置於該第一半導體島及該第二半導體島上，其中該第二半導體島覆蓋於該第二閘極上的該閘極絕緣層，並且該第二半導體島的一側朝該第二閘極的一邊緣外的上方延伸，並且該第二半導體島的另一側內縮於該第二閘極的另一邊緣內的上方；以及一顯示層，設置於該薄膜電晶體基板上。
  3. 如申請專利範圍第2項所述之顯示裝置，其中該顯示層為電泳顯示層。
  4. 一種顯示裝置，其包括：一薄膜電晶體基板，具有一第一薄膜電晶體結構及一與該第一薄膜電晶體結構相鄰的第二薄膜電晶體結構，該第一薄膜電晶體結構包括一第一半導體島，該第二薄膜電晶體結構包括一第二半導體島，該第一半導體島之結構與該第二半導體島之結構不同，其中該第二半導體島的一側朝該第二閘極的一邊緣外的上方延伸，並且該第二半導體島的另一側內縮於該第二閘極的另一邊緣內的上方；以及一顯示層，設置於該薄膜電晶體基板上。
TW100109211A 2011-03-17 2011-03-17 顯示裝置及其薄膜電晶體結構 TWI451573B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW100109211A TWI451573B (zh) 2011-03-17 2011-03-17 顯示裝置及其薄膜電晶體結構
US13/396,784 US9087810B2 (en) 2011-03-17 2012-02-15 Thin film transistor structure and display device having same
CN201210034231.5A CN102683420B (zh) 2011-03-17 2012-02-15 显示设备及其薄膜晶体管结构
US14/740,380 US9634029B2 (en) 2011-03-17 2015-06-16 Thin film transistor substrate and display device having same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100109211A TWI451573B (zh) 2011-03-17 2011-03-17 顯示裝置及其薄膜電晶體結構

Publications (2)

Publication Number Publication Date
TW201240097A TW201240097A (en) 2012-10-01
TWI451573B true TWI451573B (zh) 2014-09-01

Family

ID=46815085

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100109211A TWI451573B (zh) 2011-03-17 2011-03-17 顯示裝置及其薄膜電晶體結構

Country Status (3)

Country Link
US (1) US9087810B2 (zh)
CN (1) CN102683420B (zh)
TW (1) TWI451573B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201108417A (en) * 2009-04-16 2011-03-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW201110346A (en) * 2009-04-10 2011-03-16 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9806609D0 (en) * 1998-03-28 1998-05-27 Philips Electronics Nv Electronic devices comprising thin-film transistors
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
JP2002141514A (ja) * 2000-11-07 2002-05-17 Sanyo Electric Co Ltd ボトムゲート型薄膜トランジスタ及びその製造方法
JP2004071696A (ja) * 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI424574B (zh) 2009-07-28 2014-01-21 Prime View Int Co Ltd 數位ｘ光探測面板及其製作方法
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201110346A (en) * 2009-04-10 2011-03-16 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
TW201108417A (en) * 2009-04-16 2011-03-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN102683420B (zh) 2014-11-05
CN102683420A (zh) 2012-09-19
TW201240097A (en) 2012-10-01
US9087810B2 (en) 2015-07-21
US20120235235A1 (en) 2012-09-20

Similar Documents

Publication Publication Date Title
US9082667B2 (en) Flexible display device and method for manufacturing the same
JP6460584B2 (ja) Ｌｔｐｓアレイ基板
US9905626B2 (en) Array substrate, display panel and display apparatus
TWI440173B (zh) 有機發光二極體顯示器
TWI553836B (zh) 顯示裝置
JP2011138117A5 (zh)
JP2011029579A5 (ja) 表示装置
JP6359650B2 (ja) アレイ基板、表示装置及びアレイ基板の製作方法
US9142669B2 (en) Thin film transistor substrate having a thin film transistor having multiple top gates and organic light emitting device using the same
JP2018506836A (ja) フレキシブル有機発光ディスプレイ及びその製造方法
JP2008276240A5 (zh)
US9607979B2 (en) Liquid crystal display device and manufacturing method thereof
KR102659970B1 (ko) 표시 기판 및 이의 제조 방법
JP5241966B2 (ja) 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法
JP2016018948A (ja) 導電パターン形成方法、半導体装置、及び電子機器
US20160062187A1 (en) Touch display panel and fabrication method thereof, and display device
JP2009122256A5 (zh)
KR102087193B1 (ko) 유기 발광 표시 장치의 제조 방법 및 터치 패널의 제조 방법
JP3203749U (ja) 表示パネル
TWI451573B (zh) 顯示裝置及其薄膜電晶體結構
US20150168773A1 (en) Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device
JP2016048706A (ja) アレイ基板およびその製造方法
US9613987B2 (en) Display device
KR102167133B1 (ko) 금속 필름을 이용한 면 봉지 방식의 유기발광 다이오드 표시장치
TWI459450B (zh) 畫素結構