TWI459450B - 畫素結構 - Google Patents

Description

畫素結構

本發明是有關於一種畫素結構，且特別是有關於一種可改善光漏電問題之畫素結構。

平面顯示器具有輕薄、省電、低輻射等優點，因此已成為顯示產業中之主流。平面顯示器包括液晶顯示器以及有機電激發光顯示器，其中液晶顯示器具有低成本之優勢，因此已普遍地被應用在各類電子產品中。

一般而言，液晶顯示器包括液晶顯示面板以及提供液晶顯示面板光源之背光模組。液晶顯示面板具有多個畫素結構之主動元件陣列基板、相對於主動元件陣列基板之對向基板、以及位於主動元件陣列基板與對向基板之間的液晶層。畫素結構包括薄膜電晶體以及與薄膜電晶體電性連接之畫素電極。背光模組所提供之光線穿過液晶顯示面板，進而使液晶顯示器可顯示畫面。然而，在習知技術中，薄膜電晶體之通道可能被背光模組提供之光線所照射到，而使薄膜電晶體發生光漏電之問題，進而影響液晶顯示面板之顯示品質。

有鑑於此，本發明提供一種畫素結構，其可改善薄膜電晶體之光漏電問題。

本發明提供一種畫素結構，包括基板、遮光導電圖案、第一絕緣層、薄膜電晶體以及畫素電極。遮光導電圖案位於基板上。第一絕緣層覆蓋基板以及遮光導電圖案。第一絕緣層位於薄膜電晶體與基板之間。薄膜電晶體具有通道。薄膜電晶體之通道被遮光導電圖案完全地遮蔽。畫素電極與薄膜電晶體電性連接。

在本發明之一實施例中，上述之畫素結構更包括：與薄膜電晶體電性連接之掃描線，其中遮光導電圖案與掃描線重疊。

在本發明之一實施例中，上述之掃描線具有被第一貫孔截出之第一邊緣及第二邊緣。第一邊緣及第二邊緣與遮光導電圖案實質上重疊，且第一邊緣透過遮光導電圖與第二邊緣電性連接。

在本發明之一實施例中，上述之畫素結構更包括：與畫素電極重疊之儲存電容圖案，其中遮光導電圖案與儲存電容圖案重疊。

在本發明之一實施例中，上述之儲存電容圖案具有被第二貫孔截出之第三邊緣及第四邊緣。第三邊緣及第四邊緣與遮光導電圖案實質上重疊，且第三邊緣透過遮光導電圖與第四邊緣電性連接。

在本發明之一實施例中，上述之薄膜電晶體更具有源極、汲極以及閘極。源極與汲極分別位於通道層相對兩側且與通道層重疊。汲極與畫素電極電性連接。閘極與源極、汲極以及通道層重疊。

在本發明之一實施例中，上述之畫素結構，更包括：與源極電性連接之資料線、與資料線交錯且與閘極電性連接之掃描線以及與畫素電極重疊之儲存電容圖案。

在本發明之一實施例中，上述之閘極、掃描線以及儲存電容圖案屬於同一膜層。

在本發明之一實施例中，上述之畫素結構，更包括：第二絕緣層。第二絕緣層覆蓋閘極、掃描線、儲存電容圖案以及基板，且位於通道層與閘極之間。

在本發明之一實施例中，上述之畫素結構，更包括：第三絕緣層。第三絕緣層覆蓋薄膜電晶體以及基板。第三絕緣層具有開口。此開口曝露出薄膜電晶體之汲極。畫素電極填入此開口而與薄膜電晶體之汲極接觸。

基於上述，在本發明之畫素結構中，遮光導電圖案可利用完全遮蔽薄膜電晶體之通道，而可減少薄膜電晶體之通道被光線照射到的機率。如此一來，習知技術中薄膜電晶體的光漏電問題便可獲得改善。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A為本發明一實施例之畫素結構的上視示意圖。圖1B是對應圖1A之剖線A-A’所繪的剖面圖。請同時參照圖1A及圖1B，本實施例之畫素結構100包括基板110、位於基板110上之遮光導電圖案120、覆蓋基板110以及遮光導電圖案120之第一絕緣層130(繪於圖1B)、位於第一絕緣層130上之薄膜電晶體T以及與薄膜電晶體T電性連接之畫素電極PE。第一絕緣層130位於薄膜電晶體T與基板110之間。

詳言之，本實施例之薄膜電晶體T具有源極S、汲極D、閘極G以及通道CH。源極S與汲極D分別位於通道CH相對兩側且與通道CH重疊。汲極D與畫素電極PE電性連接。在本實施例中，第一絕緣層130位於閘極G與遮光導電圖案120之間。通道CH位於閘極G的上方。源極S以及汲極D位於通道CH的上方。換言之，本實施例之薄膜電晶體T可為底閘極(Bottom gate)薄膜電晶體。然而，本發明不限於此，在其他實施中，薄膜電晶體T亦可為頂閘極(Top gate)或其他適當形式之薄膜電晶體。

本實施例之畫素結構100可進一步包括資料線DL、掃描線SL以及儲存電容圖案140。資料線DL與薄膜電晶體T之源極S電性連接。掃描線SL與資料線交錯DL，且與薄膜電晶體T之閘極G電性連接。在本實施例中，閘極G可為掃描線SL的一部份，而源極S可為掃描線SL向外延伸之一分支。本實施例之儲存電容圖案140可與畫素電極PE重疊，而與畫素電極PE形成儲存電容。

在本實施例中，閘極G、掃描線SL以及儲存電容圖案140可屬於同一膜層。換言之，閘極G、掃描線SL以及儲存電容圖案140之材質可相同。在本實施例中，閘極G、掃描線SL、資料線DL以及儲存電容圖案140一般是使用金屬材料。然而，本發明不限於此，根據其他實施例，閘極G、掃描線SL、資料線DL以及儲存電容圖案140也可以使用其他導電材料，例如合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。

本實施例之畫素結構100可進一步包括第二絕緣層150(繪於圖1B)。第二絕緣層150覆蓋閘極G、掃描線SL、儲存電容圖案140以及基板110，且可位於通道CH與閘極G之間。另外，本實施例之畫素結構100更包括第三絕緣層160。第三絕緣層160覆蓋薄膜電晶體T以及基板110。更進一步地說，薄膜電晶體T之源極S與汲極D可位於第三絕緣層160與通道CH之間。第三絕緣層160具有開口160a。開口160a曝露出薄膜電晶體T之汲極D。畫素電極PE填入開口160a而與薄膜電晶體T之汲極D接觸。在本實施例中，第一絕緣層130、第二絕緣層150、第三絕緣層160之材質可相同或互不相同。第一絕緣層130、第二絕緣層150、第三絕緣層160之材質可為無機材料(例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層)、有機材料或上述之組合。

值得注意的是，在本實施例中，薄膜電晶體T之通道CH被遮光導電圖案120完全地遮蔽。因此，薄膜電晶體T之通道CH不易受到外界光線之照射，而降低了薄膜電晶體T發生光漏電的機率。如此一來，習知技術中所述之因薄膜電晶體T光漏電而造成之顯示不良的問題便可獲得改善。

本實施例之遮光導電圖案120除了具有改善薄膜電晶體T光漏電問題之功效外，更可做為修補線(repair line)使用。當畫素結構100有缺陷產生時，遮光導電圖案120可修補此缺陷處，而使修補後之畫素結構100仍可正常運作。以下配圖式舉例說明之。

圖2A示出圖1A之畫素結構的掃描線發生斷線的情形。圖2B為沿圖2A之剖線B-B’所繪之剖面圖。請參照圖2A與圖2B，本實施例之遮光導電圖案120除了與通道CH重疊外，更可選擇性地與掃描線SL重疊。當掃描線SL被第一貫孔H1貫穿時(即掃描線SL發生斷線時)。掃描線SL具有被第一貫孔H1截出之第一邊緣E1及第二邊緣E2，而第一邊緣E1及第二邊緣E2可與遮光導電圖案120實質上重疊。這樣一來，如圖2B所示，製造者便可利用雷射L使第一邊緣E1透過遮光導電圖案120與第二邊緣E2電性連接，進而使受損之畫素結構100仍可正常運作。

詳言之，在本實施例中，可先利用雷射L將第一絕緣層130打穿，而使第一絕緣層130曝露出與第一邊緣E1及第二邊緣E2相鄰之部份遮光導電圖案120。然後，再利用一導電材料170(例如鎢)將第一邊緣E1及第二邊緣E2分別與遮光導電圖案120電性連接。如此一來，被第一貫孔H1隔開之第一邊緣E1及第二邊緣E2便可透過遮光導電圖案120而電性連接，而使掃描線SL仍可順利地傳遞訊號，進而使畫素結構100仍可正常運作。

然而，本發明不限於上二段所述，本實施例之遮光導電圖案120亦可用於修補儲存電容圖案140。以下配圖3A、圖3B說明之。圖3A示出圖1A之畫素結構的儲存電容圖案發生斷線之情形。圖3B為沿圖3A之剖線C-C’所繪之剖面圖。請參照圖3A與圖3B，本實施例之遮光導電圖案120除了與通道CH重疊外，更可選擇性地與儲存電容圖案140重疊。當儲存電容圖案140被第二貫孔H2貫穿時(即儲存電容圖案140發生斷線時)。儲存電容圖案140具有被第二貫孔H2截出之第三邊緣E3及第四邊緣E4。第三邊緣E3及第四邊緣E4可與遮光導電圖案120實質上重疊。這樣一來，可利用雷射L使第三邊緣E3透過遮光導電圖案120與第四邊緣E4電性連接，而修補儲存電容圖案140之斷線區域，進而使受損之畫素結構100仍可正常運用。

類似地，在本實施例中，製造者可先利用雷射L將第一絕緣層130打穿，而使第一絕緣層130曝露出與第三邊緣E3及第四邊緣E4相鄰之部份的遮光導電圖案120。然後，再利用一導電材料170(例如鎢)將第三邊緣E3及第四邊緣E4分別與遮光導電圖案120電性連接。如此一來，被第二貫孔H2隔開之第三邊緣E3及第四邊緣E4便可透過遮光導電圖案120而電性連接，而使儲存電容圖案140仍可順利地傳遞訊號，進而使畫素結構100仍可正常運作。

此外，需說明的是，若儲存電容圖案140及掃描線SL皆發生斷線的問題時，遮光導電圖案120可同時用以修補儲存電容圖案140及掃描線SL。詳言之，製造者先可用雷射將遮光導電圖案120切割成分別與儲存電容圖案140及掃描線SL重疊且彼此電性絕緣之二個遮光導電子圖案(未繪示)。接著，再分別利用對應之遮光導電子圖案修補儲存電容圖案140及掃描線SL。

需說明的是，本實施例之畫素結構100可用以形成一主動元件陣列基板。具有畫素結構100之主動元件陣列基板可進一步與對向基板以及位於主動元件陣列基板與對向基板之間的顯示介質組成一顯示面板。值得一提的是，在本實施例中，畫素結構100的遮光導電圖案120會被對向基板之遮光層完全地覆蓋。換言之，本實施例之遮光導電圖案120在改善光漏電問題的同時，並不會影響顯示面板之透光率(transmittance)。

綜上所述，在本發明一實施例之畫素結構可利用完全遮蔽通道之遮光導電圖案改善習知技術中薄膜電晶體光漏電之問題。此外，在本發明一實施例之畫素結構的遮光導電圖案亦可與掃描線、儲存電容圖案或其兩者重疊。如此一來，當掃描線、儲存電容圖案或其兩者發生斷線問題時，遮光導電圖案便可作為修補線來使用，進而使發生斷線問題之畫素結構經修補後仍可正常使用。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．畫素結構

110．．．基板

120．．．遮光導電圖案

130．．．第一絕緣層

140．．．儲存電容圖案

150．．．第二絕緣層

160．．．第三絕緣層

160a．．．開口

170．．．導電材料

CH．．．通道

D．．．汲極

DL．．．資料線

E1~E4．．．邊緣

G．．．閘極

H1、H2．．．貫孔

L．．．雷射

PE．．．畫素電極

S．．．源極

SL．．．掃描線

T．．．薄膜電晶體

圖1A為本發明一實施例之畫素結構的上視示意圖。

圖1B是對應圖1A之剖線A-A’所繪的剖面圖。

圖2A示出圖1A之畫素結構的掃描線發生斷線的情形。

圖2B為沿圖2A之剖線B-B’所繪之剖面圖。

圖3A示出圖1A之畫素結構的儲存電容圖案發生斷線之情形。

圖3B為沿圖3A之剖線C-C’所繪之剖面圖。

100．．．畫素結構

110．．．基板

120．．．遮光導電圖案

140．．．儲存電容圖案

160a．．．開口

CH．．．通道

D．．．汲極

DL．．．資料線

G．．．閘極

PE．．．畫素電極

S．．．源極

SL．．．掃描線

T．．．薄膜電晶體

Claims (8)

1. 一種畫素結構，包括：一基板；一遮光導電圖案，位於該基板上；一第一絕緣層，覆蓋該基板以及該遮光導電圖案；一薄膜電晶體，該第一絕緣層位於該薄膜電晶體與該基板之間，其中該薄膜電晶體具有一通道層，該薄膜電晶體之該通道層被該遮光導電圖案完全地遮蔽；一畫素電極，與該薄膜電晶體電性連接；以及一掃描線，與該薄膜電晶體電性連接，其中該遮光導電圖案與該掃描線重疊，該掃描線具有被一第一貫孔截出之一第一邊緣及一第二邊緣，該第一貫孔貫穿該掃描線，該第一邊緣及該第二邊緣與該遮光導電圖案實質上重疊，且該第一邊緣透過該遮光導電圖案與該第二邊緣電性連接。
2. 如申請專利範圍第1項所述之畫素結構，更包括：與該畫素電極重疊之一儲存電容圖案，其中該遮光導電圖案與該儲存電容圖案重疊。
3. 如申請專利範圍第2項所述之畫素結構，其中該儲存電容圖案具有被一第二貫孔截出之一第三邊緣及一第四邊緣，該第三邊緣及該第四邊緣與該遮光導電圖案實質上重疊，且該第三邊緣透過該遮光導電圖與該第四邊緣電性連接。
4. 如申請專利範圍第1項所述之畫素結構，其中該 薄膜電晶體更具有：一源極與一汲極，分別位於該通道層相對兩側且與該通道層重疊，而該汲極與該畫素電極電性連接；以及一閘極，與該源極、該汲極以及該通道層重疊。
5. 如申請專利範圍第4項所述之畫素結構，更包括：一資料線，與該源極電性連接；一掃描線，與該資料線交錯且與該閘極電性連接：一儲存電容圖案，與該畫素電極重疊。
6. 如申請專利範圍第5項所述之畫素結構，其中該閘極、該掃描線以及該儲存電容圖案屬於同一膜層。
7. 如申請專利範圍第6項所述之畫素結構，更包括：一第二絕緣層，覆蓋該閘極、該掃描線、該儲存電容圖案以及該基板，且位於該通道層與該閘極之間。
8. 如申請專利範圍第7項所述之畫素結構，更包括：一第三絕緣層，覆蓋該薄膜電晶體以及該基板，該第三絕緣層具有一開口，該開口曝露出該薄膜電晶體之該汲極，該畫素電極填入該開口而與該薄膜電晶體之該汲極接觸。