TWI509800B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI509800B
TWI509800B TW099110739A TW99110739A TWI509800B TW I509800 B TWI509800 B TW I509800B TW 099110739 A TW099110739 A TW 099110739A TW 99110739 A TW99110739 A TW 99110739A TW I509800 B TWI509800 B TW I509800B
Authority
TW
Taiwan
Prior art keywords
electrode
oxide semiconductor
conductive layer
layer
semiconductor layer
Prior art date
Application number
TW099110739A
Other languages
English (en)
Other versions
TW201110346A (en
Inventor
Hiromichi Godo
Takayuki Inoue
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201110346A publication Critical patent/TW201110346A/zh
Application granted granted Critical
Publication of TWI509800B publication Critical patent/TWI509800B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體裝置及其製造方法
所揭示的發明所屬之技術領域關於一種半導體裝置及半導體裝置的製造方法。
金屬氧化物的種類繁多且用途廣泛。氧化銦為較普遍的材料，其被用作液晶顯示器等所需要的透明電極材料。
一些金屬氧化物呈現半導體特性。作為呈現半導體特性的金屬氧化物，例如有氧化鎢、氧化錫、氧化銦、氧化鋅等，並且將這些呈現半導體特性的金屬氧化物用作通道形成區的薄膜電晶體已經是眾所周知的(例如，參照專利文獻1至4、非專利文獻1)。
另外，已知金屬氧化物不僅有一元金屬氧化物(一元氧化物)還有多元金屬氧化物(多元氧化物)。例如，作為包含In、Ga及Zn的多元氧化物半導體，包含同系物(homologous series)的InGaO3 (ZnO)m (m：自然數)是周知的(例如，參照非專利文獻2至4)。
並且，已經確認到可以將上述那樣的由In-Ga-Zn類氧化物構成的氧化物半導體用於薄膜電晶體的通道層(例如，參照專利文獻5、非專利文獻5以及6)。
[專利檔案1]　日本專利申請公開S60-198861號公報
[專利檔案2]　日本專利申請公開H8-264794號公報
[專利檔案3]　日本PCT國際申請翻譯H11-505377號公報
[專利檔案4]　日本專利申請公開2000-150900號公報
[專利檔案5]　日本專利申請公開2004-103957號公報
[非專利文獻1]　M. W. Prins,K. O. Grosse-Holz,G. Muller,J. F. M. Cillessen,J. B. Giesbers,R. P. Weening,and R. M. Wolf,"A ferroelectric transparent thin-film transistor"(透明鐵電薄膜電晶體),Appl. Phys. Lett.,17 June 1996,Vol. 68 p. 3650-3652
[非專利文獻2]　M. Nakamura,N. Kimizuka,and T. Mohri,"The Phase Relations in the In2 O3 -Ga2 ZnO4 -ZnO System at 1350 ℃"(In2 O3 -Ga2 ZnO4 -ZnO類在1350℃時的相位關係),J. Solid State Chem.,1991,Vol. 93,p. 298-315
[非專利文獻3]　N. Kimizuka,M. Isobe,and M. Nakamura,"Syntheses and Single-Crystal Data of Homologous Compounds,In2 O3 (ZnO)m (m=3,4,and 5),InGaO3 (ZnO)3 ,and Ga2 O3 (ZnO)m (m=7,8,9,and 16) in the In2 O3 -ZnGa2 O4 -ZnO System"(同系物的合成和單晶資料，In2 O3 -ZnGa2 O4 -ZnO類的In2 O3 (ZnO)m (m=3,4,and 5),InGaO3 (ZnO)3 ,and Ga2 O3 (ZnO)m (m=7,8,9,and 16)),J. Solid State Chem.,1995,Vol. 116,p. 170-178
[非專利文獻4]　M. Nakamura,N. Kimizuka,T. Mohri,and M. Isobe,“Syntheses and crystal structure of new homologous compound,indium iron zinc oxides (InFeO3 (ZnO)m (m:nature number) and related compounds”(新同系物、銦鐵鋅氧化物(InFeO3 (ZnO)m )(m為自然數)及其同型化合物的合成以及晶體結構),KOTAI BUTSURI固體物理(SOLID STATE PHYSICS),1993,Vol. 28,No. 5,p. 317-327
[非專利文獻5]　K. Nomura,H. Ohta,K. Ueda,T. Kamiya,M. Hirano,and H. Hosono,"Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor"(由單晶透明氧化物半導體製造的薄膜電晶體),SCIENCE,2003,Vol. 300,p. 1269-1272
[非專利文獻6]　K. Nomura,H. Ohta,A. Takagi,T. Kamiya,M. Hirano,and H. Hosono,"Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors"(室溫下的使用非晶氧化物半導體的透明撓性薄膜電晶體的製造),NATURE,2004,Vol. 432 p. 488-492
上述那樣的由In-Ga-Zn類氧化物構成的薄膜電晶體一般是以電子為載子的n通道型電晶體。另一方面，從積體電路的高速工作、耗電量的降低等的觀點來看，作為邏輯電路的基礎結構需要使用CMOS電路。換言之，必須要在與n通道型電晶體相同的基板上形成以電洞為載子的p通道型電晶體。
所謂的氧化物半導體由於其傳導機構與常規使用的矽不同，所以使用同一材料分別製造n通道型電晶體和p通道型電晶體是困難的。因此，當在同一基板上分別製造n通道型電晶體和p通道型電晶體時，有可能產生至今無法設想的各種問題。
鑒於上述問題，本說明書等(至少包括說明書、申請專利範圍及附圖)所揭示的發明的一個實施例的目的之一在於提供一種使用氧化物半導體的較佳結構的n通道型電晶體及p通道型電晶體。並且，其目的之一在於提供一種使用氧化物半導體的n通道型電晶體及p通道型電晶體的較佳的製造方法。
本說明書等所揭示的發明的一個實施例的特徵在於使n通道型電晶體的結構和p通道型電晶體的結構不同。由此，由於可以在同一基板上適當地製造n通道型電晶體和p通道型電晶體，所以半導體裝置的生產率得到提高。或者，使n通道型電晶體和p通道型電晶體的源極電極或汲極電極的材料不同。由此，可以得到具有良好特性的n通道型電晶體及p通道型電晶體。
例如，本說明書等所揭示的發明之一的半導體裝置包括：基板上的第一閘極電極及第二閘極電極；覆蓋第一閘極電極及第二閘極電極的閘極絕緣層；設置在閘極絕緣層上並與第一閘極電極重疊的第一氧化物半導體層；設置在閘極絕緣層上並與第二閘極電極重疊的第二氧化物半導體層；與第一氧化物半導體層電連接並由包含第一材料的第一導電層和包含第二材料的第二導電層的疊層結構形成的第一源極電極或汲極電極；以及與第二氧化物半導體層電連接並由包含第一材料的第三導電層和包含第二材料的第四導電層的疊層結構形成的第二源極電極或汲極電極，其中，第一氧化物半導體層與第一源極電極或汲極電極的第一導電層接觸，並且第一源極電極或汲極電極的一部分存在於第一氧化物半導體層的上方，並且，第二氧化物半導體層與第二源極電極或汲極電極的第三導電層及第四導電層接觸，並且第二氧化物半導體層的一部分存在於第二源極電極或汲極電極的上方。
此外，本說明書等所揭示的發明之一的半導體裝置，包括：基板上的第一閘極電極及第二閘極電極；覆蓋第一閘極電極及第二閘極電極的閘極絕緣層；設置在閘極絕緣層上並與第一閘極電極重疊的第一氧化物半導體層；設置在閘極絕緣層上並與第二閘極電極重疊的第二氧化物半導體層；與第一氧化物半導體層電連接並由包含第一材料的第一導電層和包含第二材料的第二導電層的疊層結構形成的第一源極電極或汲極電極；以及與第二氧化物半導體層電連接並由包含第二材料的第三導電層形成的第二源極電極或汲極電極，其中，第一氧化物半導體層與第一源極電極或汲極電極的第一導電層接觸，並且第一源極電極或汲極電極的一部分存在於第一氧化物半導體層的上方，並且，第二氧化物半導體層與第二源極電極或汲極電極的第三導電層接觸，並且第二氧化物半導體層的一部分存在於第二源極電極或汲極電極的上方。
另外，在上述結構中，較佳第一氧化物半導體層的一部分用作p通道型電晶體的通道形成區域，第二氧化物半導體層的一部分用作n通道型電晶體的通道形成區域。在此，第一氧化物半導體層較佳例如使用包含氧化錫、氧化鋅、氧化鎳、銅鋁氧化物、氧化鍶銅等的材料來形成。
此外，在上述結構中，較佳第一材料是與第一氧化物半導體層之間的肖特基勢壘為0.5eV或以下的材料，第二材料是與第二氧化物半導體層之間的肖特基勢壘為0.5eV或以下的材料。此外，較佳第一材料是其功函數大於5.0eV的材料，第二材料是其功函數小於4.8eV的材料。
此外，上述半導體裝置也可以構成CMOS電路。換言之，也可以採用如下結構：第一閘極電極和第二閘極電極電連接，第一源極電極或汲極電極與第二源極電極或汲極電極電連接。
此外，本說明書等所揭示的發明之一的半導體裝置的製造方法，包括以下步驟：在基板上形成第一閘極電極及第二閘極電極；形成閘極絕緣層，以覆蓋第一閘極電極及第二閘極電極；在閘極絕緣層上的與第一閘極電極重疊的區域上形成第一氧化物半導體層；在基板的整個面上形成第一導電層，以覆蓋第一氧化物半導體層；在基板的整個面上形成第二導電層，以覆蓋第一導電層；選擇性地蝕刻第一導電層和第二導電層來形成與第一氧化物半導體層電連接的第一源極電極或汲極電極，並同時形成其一部分與第二閘極電極重疊的第二源極電極或汲極電極；以及在閘極絕緣層上的與第二閘極電極重疊的區域上形成與第二源極電極或汲極電極電連接的第二氧化物半導體層。
此外，本說明書等所揭示的發明之一的半導體裝置的製造方法，包括以下步驟：在基板上形成第一閘極電極及第二閘極電極；形成閘極絕緣層，以覆蓋第一閘極電極及第二閘極電極；在閘極絕緣層上的與第一閘極電極重疊的區域上形成第一氧化物半導體層；在基板的整個面上形成第一導電層，以覆蓋第一氧化物半導體層；選擇性地除去與第二閘極電極重疊的區域及存在於其周圍的第一導電層；在基板的整個面上形成第二導電層，以覆蓋第一導電層；選擇性地蝕刻第一導電層和第二導電層，由第一導電層和第二導電層的疊層結構形成與第一氧化物半導體層電連接的第一源極電極或汲極電極，並且同時由第二導電層形成其一部分與第二閘極電極重疊的第二源極電極或汲極電極；以及在閘極絕緣層上的與第二閘極電極重疊的區域上形成與第二源極電極或汲極電極電連接的第二氧化物半導體層。
另外，在上述製造方法中，較佳作為第一氧化物半導體層形成用作p通道型電晶體的通道形成區域的氧化物半導體層，作為第二氧化物半導體層形成用作n通道型電晶體的通道形成區域的氧化物半導體層。在此，第一氧化物半導體層適宜使用例如包含氧化錫、氧化鋅、氧化鎳、銅鋁氧化物、氧化鍶銅等的材料來形成。
此外，在上述製造方法中，較佳第一導電層包含與第一氧化物半導體層之間的肖特基勢壘為0.5eV或以下的材料，第二導電層包含與第二氧化物半導體層之間的肖特基勢壘為0.5eV或以下的材料。此外，較佳第一導電層包含其功函數大於5.0eV的材料，第二導電層包含其功函數小於4.8eV的材料。
此外，上述半導體裝置也可以以構成CMOS電路的方式形成。換言之，也可以形成第一閘極電極及第二閘極電極，以使第一閘極電極和第二閘極電極電連接，形成第一源極電極或汲極電極和第二源極電極或汲極電極，以使第一源極電極或汲極電極和第二源極電極或汲極電極電連接。
另外，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，顯示裝置、半導體電路及電子設備都是半導體裝置。
在所揭示的發明的一個實施例中，藉由改進電極材料及結構，可以提供一種充分發揮n通道型電晶體及p通道型電晶體的特性的半導體裝置。換言之，可以提高半導體裝置的特性。並且，藉由採用上述結構，可以抑制掩模的使用數量的增加而降低半導體裝置的製造成本。並且，可以減少步驟數目而提高半導體裝置的生產率。
像這樣，在所揭示的發明的一個實施例中，可以提供一種使用氧化物半導體的較佳結構的n通道型電晶體及p通道型電晶體，或者可以提供一種使用氧化物半導體的n通道型電晶體及p通道型電晶體的較佳的製造方法。
下面，關於本發明的實施例將參照附圖給予詳細的說明。但是，本發明不侷限於以下所示的實施例的記載內容，所屬[發明所屬之技術領域]的普通技術人員很容易理解：本發明的方式和細節可以在不脫離本說明書等所揭示的發明的宗旨的條件下作各種各樣的變換。此外，可以適當地組合根據不同的實施例的結構而實施。另外，在以下說明的發明的結構中，對相同的部分或具有同樣的功能的部分使用相同的附圖標記，而省略其重複說明。
實施例1
在本實施例中，參照圖1A和1B說明半導體裝置的結構例子，並且參照圖2A至2D、圖3A至3D及圖4A至4D說明半導體裝置的製造方法的例子。
〈半導體裝置的結構的例子〉
圖1A和1B表示根據本實施例1的半導體裝置的結構的一個例子。圖1A是截面圖，圖1B是俯視圖。圖1A表示沿圖1B的線A-B的截面。另外，在俯視圖中，為方便起見，省略部分結構。
圖1A和1B所示的半導體裝置關於使用氧化物半導體的第一電晶體154及第二電晶體156，其包括：基板(例如，具有絕緣表面的基板)100；基板100上的第一閘極電極108及第二閘極電極110；覆蓋第一閘極電極108及第二閘極電極110的閘極絕緣層112；設置在閘極絕緣層112上且與第一閘極電極108重疊的第一氧化物半導體層118；設置在閘極絕緣層112上且與第二閘極電極110重疊的第二氧化物半導體層150；與第一氧化物半導體層118電連接且由第一導電層126和第二導電層128的疊層結構構成的第一源極電極或汲極電極138(及第一源極電極或汲極電極140)；以及與第二氧化物半導體層150電連接且由第一導電層126和第二導電層128的疊層結構構成的第二源極電極或汲極電極142(及第二源極電極或汲極電極144)(參照圖1A和1B)。
另外，第一氧化物半導體層118只與第一導電層126和第二導電層128中的第一導電層126接觸，並且第一源極電極或汲極電極138(第一源極電極或汲極電極140)的一部分存在於第一氧化物半導體層118上方。此外，第二氧化物半導體層150與第一導電層126及第二導電層128接觸，並且第二氧化物半導體層150的一部分存在於第二源極電極或汲極電極142(第二源極電極或汲極電極144)上方。
在第一氧化物半導體層118上形成有用作蝕刻第一導電層126和第二導電層128時的蝕刻停止層的保護層124。此外，形成有絕緣層152，以覆蓋第一電晶體154及第二電晶體156。
在上述記載中，每個電晶體中的源極電極和汲極電極根據載子流過的方向切換其功能，因此，源極電極和汲極電極的名稱是為了方便而起的名稱。換言之，每個電極的功能不應該被解釋為僅限於其名稱。此外，每個電極也可以具有佈線的功能。
在此，較佳的是，第一電晶體是p通道型電晶體而第二電晶體是n通道型電晶體。在此情況下，第一氧化物半導體層的一部分用作p通道型電晶體的通道形成區域，而第二氧化物半導體層的一部分用作n通道型電晶體的通道形成區域。另外，第一氧化物半導體層適宜使用例如包含氧化錫、氧化鋅、氧化鎳、銅鋁氧化物、氧化鍶銅等的材料來形成。
另外，在第一電晶體154及第二電晶體156中，第一源極電極或汲極電極138(第一源極電極或汲極電極140)與第二源極電極或汲極電極142(第二源極電極或汲極電極144)由使用不同的材料形成的疊層結構構成。並且，第一氧化物半導體層118和第一源極電極或汲極電極138(第一源極電極或汲極電極140)的連接關係與第二氧化物半導體層150和第二源極電極或汲極電極142(第二源極電極或汲極電極144)的連接關係不同。更明確而言，第二氧化物半導體層150與第一導電層126及第二導電層128接觸，而第一氧化物半導體層118只與第一導電層126和第二導電層128中的第一導電層126接觸。
由此能夠充分發揮與n通道型電晶體相比起因於電極的特性劣化的問題嚴重的p通道型電晶體的特性。另外，為了充分發揮p通道型電晶體的特性，較佳使用其功函數滿足指定的條件的材料作為用於第一導電層126的第一材料及用於第二導電層128的第二材料。例如，在p通道型電晶體的第一電晶體154中，作為用於與第一氧化物半導體層118接觸的第一導電層126的材料(第一材料)，可以根據其與第一氧化物半導體層118的價電子帶的關係而決定。明確而言，較佳使用形成在與第一氧化物半導體層118的價電子帶之間的肖特基勢壘為0.5eV或以下的材料。此外，例如，在n通道型電晶體的第二電晶體156中，作為用於主要與第二氧化物半導體層150接觸的第二導電層128的材料(第二材料)，可以根據其與第二氧化物半導體層150的傳導帶的關係。明確而言，較佳使用形成在與第二氧化物半導體層150的傳導帶之間的肖特基勢壘為0.5eV或以下的材料。更明確而言，例如，較佳使用其功函數大於5.0eV(較佳大於5.2eV)的材料作為用於第一導電層126的第一材料，並且使用其功函數小於4.8eV(較佳小於4.5eV)的材料作為用於第二導電層128的第二材料。
藉由使用上述材料形成第一導電層126及第二導電層128，可以充分確保p通道型電晶體的電洞植入性。由此，即使在將n通道型電晶體和p通道型電晶體形成在同一基板上的情況(包括藉由同一製程形成的情況)下，也可以防止p通道型電晶體的特性劣化。換言之，可以提高半導體裝置的特性。
此外，當採用如上述那樣的結構時，由於不需要根據每個電晶體形成不同的電極，所以可以抑制掩模的使用數量的增加而降低半導體裝置的製造成本。並且，可以減少步驟數目而提高半導體裝置的生產率。
另外，也可以使用上述電晶體構成CMOS電路。在此情況下，將如下結構用於CMOS電路的一部分中即可：第一閘極電極108和第二閘極電極110電連接，並且第一源極電極或汲極電極138(或者第一源極電極或汲極電極140)與第二源極電極或汲極電極142(或者第二源極電極或汲極電極144)電連接。
〈半導體裝置的製造方法的例子〉
接下來，參照圖2A至2D、圖3A至3D及圖4A至4D說明上述半導體裝置的製造方法的一個例子。
首先，在基板100(例如，具有絕緣表面的基板)上形成導電層102(參照圖2A)。
作為基板100，只要採用具有絕緣表面的基板即可，例如可以採用玻璃基板。玻璃基板較佳為無鹼玻璃基板。作為無鹼玻璃基板，例如使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。另外，作為基板100，還可以採用：陶瓷基板、石英基板、藍寶石基板等由絕緣體構成的絕緣基板；利用絕緣材料覆蓋由矽等半導體材料構成的半導體基板的表面而成的基板；利用絕緣材料覆蓋由金屬或不鏽鋼等導電體構成的導電基板的表面而成的基板。此外，只要能夠承受製造製程的熱處理，就也可以採用塑膠基板等。
導電層102較佳由鋁(Al)、銅(Cu)、鉬(Mo)、鎢(W)、鈦(Ti)等導電材料形成。作為形成方法，可以舉出濺射法、真空蒸鍍法等。另外，在將鋁(或銅)用於導電層102的情況下，因為鋁單質(或銅單質)有耐熱性低並且容易腐蝕等的問題，所以較佳將其和耐熱導電材料組合而使用。
耐熱導電材料可以使用如下材料：包含選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素的金屬；以上述元素為成分的合金；組合上述元素而成的合金；或者以上述元素為成分的氮化物等。層疊這些耐熱導電材料和鋁(或銅)來形成導電層102即可。
雖然未圖示，但是也可以在基板100上設置基底層。基底層具有防止來自基板100的雜質擴散的功能。換言之，藉由設置基底層，可以解決半導體裝置的可靠性提高的課題。基底層藉由使用氮化矽、氧化矽等各種絕緣材料以單層結構或疊層結構形成即可。明確而言，例如，適宜採用從基板100一側按順序層疊氮化矽和氧化矽的結構。另外，氮化矽對雜質具有非常高的阻擋效果。
接下來，在導電層102上選擇性地形成抗蝕劑掩模104及抗蝕劑掩模106，使用這些抗蝕劑掩模選擇性地蝕刻導電層102，來形成閘極電極108及閘極電極110(參照圖2B)。
抗蝕劑掩模104及抗蝕劑掩模106經過抗蝕劑材料的塗敷、利用光掩模的曝光及顯影等步驟而形成。當塗敷抗蝕劑材料時，可以使用旋塗法等方法。另外，抗蝕劑掩模104及抗蝕劑掩模106也可以藉由液滴噴射法、絲網印刷法等選擇性地形成。在此情況下，由於不需要使用光掩模的步驟，所以可以解決生產率的提高的課題。另外，抗蝕劑掩模104及抗蝕劑掩模106在藉由導電層102的蝕刻形成第一閘極電極108及第二閘極電極110之後被除去。
當進行上述蝕刻時，既可使用乾蝕刻，又可使用濕蝕刻。此外，為了提高後面要形成的閘極絕緣層等的覆蓋性且防止斷開，也可以進行使第一閘極電極108及第二閘極電極110呈錐形的蝕刻。在此情況下，例如，該端部較佳呈具有20°或以上且小於90°的錐角的形狀。在此，‘錐角’是指由具有錐形的層的側面和底面形成的角。
接下來，形成閘極絕緣層112，以覆蓋第一閘極電極108及第二閘極電極110(參照圖2C)。閘極絕緣層112可以使用氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉭等材料來形成。此外，也可以層疊由上述材料構成的膜來形成。這些膜較佳藉由濺射法等各種成膜法形成為5nm或以上且250nm或以下的厚度。例如，作為閘極絕緣層112，可以藉由濺射法形成100nm厚的氧化矽膜。不言而喻，也可以藉由其他方法如CVD法等形成閘極絕緣層112。
此外，也可以組合濺射法和CVD法(電漿CVD法等)而形成疊層結構的閘極絕緣層112。例如，可以藉由電漿CVD法形成閘極絕緣層112的下層(與第一閘極電極108及第二閘極電極110接觸的部位)，並且藉由濺射法形成閘極絕緣層112的上層。由於藉由電漿CVD法很容易形成具有良好臺階覆蓋性的膜，因此其適合用作形成第一閘極電極108及第二閘極電極110的正上方的膜的方法。此外，與電漿CVD法相比，由於藉由濺射法很容易減小膜中的氫濃度，因此在與半導體層接觸的區域設置用濺射法形成的膜，可以防止閘極絕緣層112中的氫擴散到半導體層中。特別地，在使用氧化物半導體材料形成半導體層的情況下，由於氫對特性具有極大的影響，因此採用此類結構是有效的。
另外，在本說明書等中，氧氮化物是指在其組成方面氧的含量(原子數)比氮的含量多的物質，例如，氧氮化矽是指包含50原子%至70原子%的氧、0.5原子%至15原子%的氮、25原子%至35原子%的矽、0.1原子%至10原子%的氫的物質。另外，氮氧化物是指在其組成方面氮的含量(原子數)比氧的含量多的物質，例如，氮氧化矽是指包含5原子%或以上且30原子%或以下的氧、20原子%或以上且55原子%或以下的氮、25原子%或以上且35原子%或以下的矽、10原子%或以上且25原子%或以下的氫的物質。注意，上述範圍是使用盧瑟福背散射光譜學法(RBS，即Rutherford Backscattering Spectrometry)以及氫前方散射法(HFS，即Hydrogen Forward Scattering)測量而得到的。此外，構成元素的含有比率的總計不超過100原子%。
接下來，形成氧化物半導體層114，以覆蓋閘極絕緣層112(參照圖2D)。在本實施例1中，作為氧化物半導體層114形成能夠用作p通道型電晶體的通道形成區域的氧化物半導體層。明確而言，例如，形成氧化物半導體層114，以包含氧化錫、氧化鋅、氧化鎳、銅鋁氧化物、氧化鍶銅中的任何一種物質。作為製造方法的一個例子，可以舉出使用含有上述材料的靶材的濺射法等。作為上述濺射法，可以採用將高頻電源用於濺射電源的RF濺射法、使用直流電源的DC濺射法、以脈衝方式施加直流偏壓的脈衝DC濺射法等。另外，只要能夠實現p通道型電晶體，就不需要限定於使用上述材料及方法形成氧化物半導體層114。此外，氧化物半導體層114的厚度形成為5nm至200nm左右即可。
雖然在本實施例1中示出以單層形成氧化物半導體層114的情況，但是也可以形成疊層結構的氧化物半導體層114。例如，可以只在後面要形成的第一源極電極或汲極電極138(第一源極電極或汲極電極140)與第一氧化物半導體層118接觸的區域上形成導電性提高的氧化物半導體層。導電性提高的氧化物半導體層可以藉由使其構成元素的比率不同來實現。藉由採用上述那樣的結構，可以改善源極電極或汲極電極與氧化物半導體層的電連接，並且提高元件特性。
接下來，在氧化物半導體層114上選擇性地形成抗蝕劑掩模116，使用該抗蝕劑掩模116選擇性地蝕刻氧化物半導體層114，來形成島狀的第一氧化物半導體層118(參照圖3A)。在此，抗蝕劑掩模116可以藉由與形成抗蝕劑掩模104及抗蝕劑掩模106相同的方法形成。此外，抗蝕劑掩模116在藉由氧化物半導體層114的蝕刻形成第一氧化物半導體層118之後被除去。
作為氧化物半導體層114的蝕刻方法，可以使用濕蝕刻或乾蝕刻。用於濕蝕刻的蝕刻劑(蝕刻液)或用於乾蝕刻的蝕刻氣體沒有特別的限制，而是只要能夠蝕刻氧化物半導體層114即可。例如，當使用濕蝕刻時，可以使用乙酸、硝酸和磷酸的混合溶液。此外，當進行乾蝕刻時，例如，較佳使用含有氯的氣體、對含有氯的氣體添加有氧的氣體。
另外，當進行乾蝕刻時，可以使用如下裝置：使用反應性離子蝕刻法(RIE法)的蝕刻裝置、使用ECR(Electron Cyclotron Resonance，即電子迴旋共振)或ICP(Inductively Coupled Plasma，即感應耦合電漿)等高密度電漿源的乾蝕刻裝置。此外，還可以使用如下蝕刻裝置，即與ICP蝕刻裝置相比，容易獲得在較廣的面積上的均勻的放電的ECCP(Enhanced Capacitively Coupled Plasma，即增大電容耦合電漿)模式的蝕刻裝置。若採用ECCP模式的蝕刻裝置，還容易對應使用第十代或以後的基板作為基板的情況。
接下來，形成絕緣層120，以覆蓋第一氧化物半導體層118(參照圖3B)。絕緣層120由於是成為後面形成的蝕刻停止層的基礎的絕緣層，所以較佳使用在與後面形成的導電層之間可以獲得選擇比的材料來形成。絕緣層120例如可以使用氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鋁及氧化鉭等材料來形成。此外，絕緣層120可以利用各種成膜法如濺射法和CVD法等來形成。另外，在採用不設置蝕刻停止層的結構的情況下，也可以不形成該絕緣層120。
接下來，在絕緣層120上選擇性地形成抗蝕劑掩模122，使用該抗蝕劑掩模122選擇性地蝕刻絕緣層120，來形成保護層124(參照圖3C)。在此，抗蝕劑掩模122可以藉由與形成抗蝕劑掩模104等相同的方法形成。此外，抗蝕劑掩模122在藉由絕緣層120的蝕刻形成保護層124之後被除去。
接下來，形成第一導電層126及第二導電層128，以覆蓋第一氧化物半導體層118、保護層124及閘極絕緣層112(參照圖3D)。在此，第一導電層126和第二導電層128較佳使用不同的材料來形成。明確而言，使用適宜p通道型電晶體的源極電極或汲極電極的材料來形成第一導電層126，並且使用適宜n通道型電晶體的源極電極或汲極電極的材料來形成第二導電層128。由此可以充分確保要形成的電晶體的特性。
例如，較佳使用其功函數大於5.0eV(較佳大於5.2eV)的材料作為用於第一導電層126的第一材料，並且使用其功函數小於4.8eV(較佳小於4.5eV)的材料作為用於第二導電層128的第二材料。這也可以換句話說為：使用形成在與第一氧化物半導體層的價電子帶之間的肖特基勢壘為0.5eV或以下的材料作為第一材料，並且使用形成在與第二氧化物半導體層的傳導帶之間的肖特基勢壘為0.5eV或以下的材料作為第二材料。藉由選擇上述那樣的材料，可以抑制由第一氧化物半導體層118和第一導電層126之間的肖特基勢壘而導致的對第一氧化物半導體層的電洞植入性降低。此外，與此同樣，可以抑制對構成後面形成的n通道型電晶體的第二氧化物半導體層150的電子植入性降低。
作為用於第一導電層126的第一材料，例如可以舉出金、鉑、鎳、鈷、銦錫氧化物等。此外，作為用於第二導電層128的第二材料，例如可以舉出鈦、鋁、鉬、鎢等。藉由濺射法或真空蒸鍍法等成膜方法形成由上述材料構成的第一導電層126及第二導電層128即可。
雖然p型氧化物半導體材料的價電子帶的能量的詳細內容還不清楚，但是，在是氧化錫的情況下，已確認到當使用功函數大於5.0eV(較佳大於5.2eV)的電極材料時能夠獲得良好的電晶體特性，可以說這對於其他p型氧化物半導體材料也是同樣的。另一方面，n型氧化物半導體材料的傳導帶的能量例如在In-Ga-Zn類氧化物中為4.3eV左右，已確認到在使用功函數小於4.8eV(較佳小於4.5eV)的電極材料的情況下能夠獲得良好的電晶體特性。另外，已知在n型氧化物半導體材料中傳導帶的能量為3eV至5eV左右。
接下來，在第二導電層128上選擇性地形成抗蝕劑掩模130、抗蝕劑掩模132、抗蝕劑掩模134及抗蝕劑掩模136，使用該抗蝕劑掩模選擇性地蝕刻第一導電層126及第二導電層128，來形成連接到第一氧化物半導體層的第一源極電極或汲極電極138及第一源極電極或汲極電極140、以及後面連接到n通道型電晶體的氧化物半導體層的第二源極電極或汲極電極142及第二源極電極或汲極電極144(參照圖4A)。上述抗蝕劑掩模可以藉由與形成抗蝕劑掩模104等相同的方法形成。此外，上述抗蝕劑掩模在第一導電層126及第二導電層128被蝕刻之後被除去。
接下來，形成氧化物半導體層146，以覆蓋由第一導電層126和第二導電層128的疊層結構構成的第二源極電極或汲極電極142及第二源極電極或汲極電極144(參照圖4B)。在本實施例1中，作為氧化物半導體層146形成能夠用作n通道型電晶體的通道形成區域的氧化物半導體層。明確而言，例如，較佳使用以InMo3 (ZnO)m (m>0)表示的氧化物半導體形成氧化物半導體層146。在此，M是指選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)中的一種金屬元素或者多種金屬元素。例如，選擇Ga作為M的情況除了包括只選擇Ga的情況以外，還包括選擇Ga和Ni、Ga和Fe的情況等選擇Ga以外的上述金屬元素的情況。此外，除了作為M包含的金屬元素之外，上述氧化物半導體還可以包含作為雜質元素的Fe或Ni、其他過渡金屬元素或該過渡金屬的氧化物。不言而喻，氧化物半導體材料不侷限於上述材料，還可以使用各種氧化物半導體材料如氧化鋅或氧化銦。氧化物半導體層146的製造方法與氧化物半導體層114的情況相同，因此對於氧化物半導體層146的詳細內容可以參照氧化物半導體層114的製造方法。
另外，雖然在本實施例1中示出以單層形成氧化物半導體層146的情況，但是也可以形成疊層結構的氧化物半導體層146。例如，可以只在與稍後將形成的第二源極電極或汲極電極142(第二源極電極或汲極電極144)接觸的區域上形成導電性提高的氧化物半導體層。導電性提高的氧化物半導體層可以藉由使其構成元素的比率不同來實現。藉由採用上述那樣的結構，可以改善源極電極或汲極電極與氧化物半導體層的電連接，並且提高元件特性。
接下來，在氧化物半導體層146上選擇性地形成抗蝕劑掩模148，使用該抗蝕劑掩模148選擇性地蝕刻氧化物半導體層146，來形成島狀的第二氧化物半導體層150(參照圖4C)。在此，抗蝕劑掩模148可以藉由與形成抗蝕劑掩模104等相同的方法形成。此外，抗蝕劑掩模148在藉由氧化物半導體層146的蝕刻形成第二氧化物半導體層150之後被除去。另外，對於該蝕刻的詳細內容，可以參照氧化物半導體層114的蝕刻的詳細內容。
接下來，形成絕緣層152，以覆蓋第一源極電極或汲極電極138、第一源極電極或汲極電極140、第二源極電極或汲極電極142、第二源極電極或汲極電極144、第一氧化物半導體層118及第二氧化物半導體層150等(參照圖4D)。由此完成包括第一電晶體154和第二電晶體156的半導體裝置。在此，絕緣層152相當於所謂的層間絕緣層。絕緣層152可以使用氧化矽、氧化鋁、氧化鉭等的材料來形成。此外，也可以層疊由上述材料構成的膜來形成。
在本實施例1所揭示的結構中，源極電極或汲極電極都由第一導電層126和第二導電層128的疊層結構形成。由此，p通道型電晶體和n通道型電晶體分別具有不同的結構。換言之，在p通道型電晶體中，形成第一源極電極或汲極電極138及第一源極電極或汲極電極140，以接觸於第一氧化物半導體層118上方(或側面)，另一方面，在n通道型電晶體中，形成第二源極電極或汲極電極142及第二源極電極或汲極電極144，以接觸於第二氧化物半導體層150下方(或側面)。
這裏，在將第二材料用於第一導電層126且將第一材料用於第二導電層128的情況下，可以調換p通道型電晶體和n通道型電晶體的結構(在此情況下，將第二材料用於第一氧化物半導體層118形成n通道型電晶體，並且將第一材料用於第二氧化物半導體層150形成p通道型電晶體)。但是，在此情況下，第一導電層126和第二導電層128都與p通道型電晶體的氧化物半導體層接觸，而這有可能使對半導體裝置的特性影響大的p通道型電晶體的特性惡化，因此較佳盡可能地採用上方所述的結構。
另外，在形成第一氧化物半導體層118或第二氧化物半導體層150之後，較佳進行100℃至500℃，典型的是200℃至400℃的熱處理。藉由該熱處理，可以提高半導體元件的特性，並且降低特性的不均勻性。熱處理的氣圍例如可以使用空氣氣圍、氮氣氣圍、氧氣氣圍、水蒸氣氣圍等。此外，熱處理進行0.1小時至5小時左右即可。熱處理在時機上沒有特定限制，只要在形成成為第一氧化物半導體層118的基礎的氧化物半導體層114之後，或在形成成為第二氧化物半導體層150的基礎的氧化物半導體層146之後進行熱處理即可。
此外，本實施例1所利用的掩模都可以使用多色調掩模形成。在此，多色調掩模是指能夠以多步驟的光量進行曝光的掩模。藉由使用該多色調掩模，可以以一次曝光及顯影步驟形成具有多種(典型的是兩種)厚度的抗蝕劑掩模。換言之，藉由使用多色調掩模，可以抑制步驟數目的增加。
以上，藉由採用本實施例1所示的電極材料及結構，可以充分發揮n通道型電晶體及p通道型電晶體的特性。由此可以提高半導體裝置的特性。另外，藉由採用上述結構，可以抑制掩模的使用數量的增加而降低半導體裝置的製造成本。並且，可以減少步驟數目而提高半導體裝置的生產率。
像這樣，所揭示的發明的一個實施例從如下方面看是極為有用的：可以提供一種使用氧化物半導體的較佳結構的n通道型電晶體及p通道型電晶體，或者可以提供一種使用氧化物半導體的n通道型電晶體及p通道型電晶體的較佳的製造方法。
實施例2
在本實施例2中，參照圖5A和5B說明半導體裝置的另一結構例子，並且參照圖6A至6E說明半導體裝置的製造方法的另一例子。另外，本實施例2所說明的半導體裝置的結構在很多部分上與上述實施例1所說明的半導體裝置的結構相同。因此，以下主要說明其不同的部分。
〈半導體裝置的結構的例子〉
圖5A和5B表示關於本實施例2的半導體裝置的結構的一個例子。圖5A是截面圖，圖5B是俯視圖。圖5A表示沿圖5B的線A-B的截面。另外，在俯視圖中，為方便起見，省略部分結構。
圖5A和5B所示的半導體裝置關於使用氧化物半導體的第一電晶體228及第二電晶體230，其包括：基板(例如，具有絕緣表面的基板)100；基板100上的第一閘極電極108及第二閘極電極110；覆蓋第一閘極電極108及第二閘極電極110的閘極絕緣層112；設置在閘極絕緣層112上且與第一閘極電極108重疊的第一氧化物半導體層212；設置在閘極絕緣層112上且與第二閘極電極110重疊的第二氧化物半導體層222；與第一氧化物半導體層212電連接且由第一導電層126和第二導電層128的疊層結構構成的第一源極電極或汲極電極214(及第一源極電極或汲極電極216)；以及與第二氧化物半導體層222電連接且由第一導電層126和第二導電層128的疊層結構構成的第二源極電極或汲極電極218(及第二源極電極或汲極電極220)(參照圖5A和5B)。
在此，上述半導體裝置和前面的實施例1所說明的半導體裝置不同之處在於是否有用作蝕刻停止層的保護層124。換言之，在本實施例2所說明的半導體裝置中，保護層124不存在。此外，由於保護層124不存在而第一氧化物半導體層118的一部分被蝕刻除去，而形成第一氧化物半導體層212。並且，根據第二氧化物半導體層222、第一源極電極或汲極電極214(第一源極電極或汲極電極216)及第二源極電極或汲極電極218(第二源極電極或汲極電極220)的形成製程的關係，在第一源極電極或汲極電極214(第一源極電極或汲極電極216)上存在有氧化物半導體層224及氧化物半導體層226，第二氧化物半導體層的形狀也與前面的實施例1有很大不同。
如本實施例2所示那樣，在不形成用作蝕刻停止層的保護層124的情況下，可以進一步降低半導體裝置的製造成本。並且，可以減少步驟數目而提高半導體裝置的生產率。
〈半導體裝置的製造方法的例子〉
接著，參照圖6A至6E說明上述半導體裝置的製造方法的一個例子。另外，由於直到形成第一氧化物半導體層118的步驟與前面的實施例1相同，對於其詳細內容可以參照前面的實施例1(參照圖2A至2D及圖3A)。
在形成第一氧化物半導體層118之後，形成第一導電層126和第二導電層128，以覆蓋第一氧化物半導體層118及閘極絕緣層112(參照圖6A)。對於第一導電層126和第二導電層128的詳細內容可以參照前面的實施例1。
接下來，在第二導電層128上選擇性地形成抗蝕劑掩模200、抗蝕劑掩模202及抗蝕劑掩模204，使用該抗蝕劑掩模選擇性地蝕刻第一導電層126和第二導電層128(參照圖6B)。由此，閘極絕緣層112的一部分在與閘極電極110重疊的區域上暴露。對於抗蝕劑掩模及蝕刻的詳細內容可以參照前面的實施例1。
接下來，形成氧化物半導體層146，以覆蓋第一導電層126和第二導電層128的疊層結構及閘極絕緣層112(參照圖6C)。對於氧化物半導體層146的詳細內容可以參照前面的實施例1。
接下來，在氧化物半導體層146上選擇性地形成抗蝕劑掩模206、抗蝕劑掩模208及抗蝕劑掩模210，使用該抗蝕劑掩模選擇性地蝕刻第一導電層126、第二導電層128及氧化物半導體層146，來形成第一氧化物半導體層118的一部分被蝕刻的第一氧化物半導體層212、與此連接的第一源極電極或汲極電極214及第一源極電極或汲極電極216、第二源極電極或汲極電極218及第二源極電極或汲極電極220、與此連接的第二氧化物半導體層222(參照圖6D)。對於抗蝕劑掩模及蝕刻的詳細內容可以參照前面的實施例1。
另外，雖然由於氧化物半導體層146的蝕刻而氧化物半導體層224及氧化物半導體層226殘留在第一源極電極或汲極電極214及第一源極電極或汲極電極216上方，但是這不會導致電晶體的特性發生大的波動。
然後，形成絕緣層152，以覆蓋第一源極電極或汲極電極214、第一源極電極或汲極電極216、第二源極電極或汲極電極218、第二源極電極或汲極電極220、第一氧化物半導體層212及第二氧化物半導體層222等(參照圖6E)。由此完成包括第一電晶體228及第二電晶體230的半導體裝置。在此，絕緣層152相當於所謂的層間絕緣層。對於其詳細內容可以參照前面的實施例1。
以上，藉由採用本實施例2所示的電極材料及結構，可以充分發揮n通道型電晶體及p通道型電晶體的特性。由此可以提高半導體裝置的特性。並且，藉由採用上述結構，可以抑制掩模的使用數量的增加而降低半導體裝置的製造成本。並且，可以減少步驟數目而提高半導體裝置的生產率。
再者，在本實施例2中，由於不形成用作蝕刻停止層的保護層，可以進一步降低半導體裝置的製造成本。並且，可以減少步驟數目而提高半導體裝置的生產率。
另外，本實施例2可以與前面的實施例1適當地組合而使用。
實施例3
在本實施例3中，參照圖7A和7B說明半導體裝置的另一結構例子，並且參照圖8A至8D及圖9A至9C說明半導體裝置的製造方法的另一例子。另外，本實施例3所說明的半導體裝置的結構在很多部分上與前面的實施例1與2所說明的半導體裝置的結構相同。因此，以下主要說明其與實施例1與2不同的部分。
〈半導體裝置的結構的例子〉
圖7A和7B表示關於本實施例3的半導體裝置的結構的一個例子。圖7A是截面圖，圖7B是俯視圖。圖7A表示沿圖7B的線A-B的截面。另外，在俯視圖中，為方便起見，省略部分結構。
圖7A和7B所示的半導體裝置關於使用氧化物半導體的第一電晶體322及第二電晶體324，其包括：基板(例如，具有絕緣表面的基板)100；基板100上的第一閘極電極108及第二閘極電極110；覆蓋第一閘極電極108及第二閘極電極110的閘極絕緣層112；設置在閘極絕緣層112上且與第一閘極電極108重疊的第一氧化物半導體層118；設置在閘極絕緣層112上且與第二閘極電極110重疊的第二氧化物半導體層150；與第一氧化物半導體層118電連接且由第一導電層126和第二導電層128的疊層結構構成的第一源極電極或汲極電極312(第一源極電極或汲極電極314)；以及與第二氧化物半導體層150電連接且由第二導電層128構成的第二源極電極或汲極電極316(第二源極電極或汲極電極318)(參照圖7A和7B)。
在此，上述實施例3之半導體裝置和前面的實施例1與2所說明的半導體裝置不同之處在於第二源極電極或汲極電極的結構。換言之，在本實施例3所說明的半導體裝置中，第二源極電極或汲極電極只由第二導電層128形成。由此，第二氧化物半導體層150和第一導電層126不會接觸。
如本實施例3所示那樣，藉由只由第二導電層128形成第二源極電極或汲極電極，可以只使使用了適宜n通道型電晶體的電極的材料(第二材料)的導電層接觸於第二氧化物半導體層150。因此，與第一導電層126和第二氧化物半導體層150接觸的情況相比，可以提高電晶體特性。
〈半導體裝置的製造方法的例子〉
接著，參照圖8A至8D及圖9A至9C說明上述半導體裝置的製造方法的一個例子。另外，由於直到形成保護層124的步驟與前面的實施例1相同，對於其詳細內容可以參照前面的實施例1(參照圖2A至2D及圖3A至3C)。
在形成保護層124之後，形成第一導電層126，以覆蓋保護層124、第一氧化物半導體層118及閘極絕緣層112(參照圖8A)。對於第一導電層126的詳細內容可以參照前面的實施例1。
接下來，在第一導電層126上選擇性地形成抗蝕劑掩模300，使用該抗蝕劑掩模300選擇性地蝕刻第一導電層126，來形成第一導電層302(參照圖8B)。由此，在與閘極電極110重疊的區域及其周圍的區域上第一導電層126被除去。對於抗蝕劑掩模及蝕刻的詳細內容可以參照前面的實施例1。
接下來，形成第二導電層128，以覆蓋第一導電層302及閘極絕緣層112(參照圖8C)。由此，在與閘極電極110重疊的區域及其周圍的區域上，第二導電層128形成在閘極絕緣層112上。對於第二導電層128的詳細內容可以參照前面的實施例1。
接下來，在第二導電層128上選擇性地形成抗蝕劑掩模304、抗蝕劑掩模306、抗蝕劑掩模308及抗蝕劑掩模310，使用該抗蝕劑掩模選擇性地蝕刻第一導電層302及第二導電層128，來形成第一源極電極或汲極電極312及第一源極電極或汲極電極314、第二源極電極或汲極電極316及第二源極電極或汲極電極318(參照圖8D)。對於抗蝕劑掩模及蝕刻的詳細內容可以參照前面的實施例1。
接下來，形成氧化物半導體層146，以覆蓋由第二導電層128構成的第二源極電極或汲極電極316及第二源極電極或汲極電極318(參照圖9A)。對於氧化物半導體層146的詳細內容可以參照前面的實施例1。
接下來，在氧化物半導體層146上選擇性地形成抗蝕劑掩模320，使用該抗蝕劑掩模選擇性地蝕刻氧化物半導體層146，來形成第二氧化物半導體層150(參照圖9B)。對於抗蝕劑掩模及蝕刻的詳細內容可以參照前面的實施例1。
然後，形成絕緣層152，以覆蓋第一源極電極或汲極電極312、第一源極電極或汲極電極314、第二源極電極或汲極電極316、第二源極電極或汲極電極318、第一氧化物半導體層118及第二氧化物半導體層150等(參照圖9C)。由此完成包括第一電晶體322及第二電晶體324的半導體裝置。在此，絕緣層152相當於所謂的層間絕緣層。對於其詳細內容可以參照前面的實施例1。
以上，藉由採用本實施例3所示的電極材料及結構，可以充分發揮n通道型電晶體及p通道型電晶體的特性。由此可以提高半導體裝置的特性。並且，藉由採用上述結構，可以抑制掩模的使用數量的增加而降低半導體裝置的製造成本。並且，可以減少步驟數目而提高半導體裝置的生產率。
再者，藉由只由第二導電層形成第二源極電極或汲極電極，可以只使使用了適宜n通道型電晶體的電極的材料(第二材料)的導電層接觸於第二氧化物半導體層。因此，與第一導電層和第二氧化物半導體層接觸的情況相比，可以提高電晶體特性。
另外，本實施例3可以與前面的實施例1與2適當地組合而使用。
實施例4
對於當使用前面的實施例1至3所說明的電晶體構成CMSOS電路時的電路特性，利用電腦模擬實驗進行確認。在本實施例4中，說明其結果。
使用Silvaco公司製造的裝置模擬器“ATLAS”進行電腦模擬實驗。另外，在本實施例4中，為了檢驗CMSOS電路的特性，對使用CMOS電路的環形振盪器進行電腦模擬實驗。另外，環形振盪器藉由將奇數段CMOS反相電路串聯連接而構成。換言之，構成環形振盪器的n通道型電晶體和p通道型電晶體的數量相同。此外，可以將環形振盪器的振盪頻率用作裝置性能的基準。
圖10示出使用氧化物半導體的n通道型電晶體的閘極電壓(Vg)-汲極電流(Id)曲線。此外，圖11示出使用氧化物半導體的p通道型電晶體的閘極電壓(Vg)-汲極電流(Id)曲線。在圖10及11中，橫軸表示閘極電壓(Vg)，縱軸表示汲極電流(Id)。此外，實線表示汲極電壓是0.25(V)時的曲線，虛線表示汲極電壓是10(V)時的曲線。這裏，將n通道型電晶體的通道長度(L)和通道寬度(W)都設定為10μm，並且將p通道型電晶體的通道長度(L)和通道寬度(W)分別設定為10μm和20μm。此外，將閘極絕緣層的厚度設定為100nm，將介電常數設定為4.1，將半導體層的厚度設定為50nm。
將n通道型電晶體的半導體層設定為如下：帶隙為3.05eV，電子親和勢為4.3eV，功函數為4.3eV，電子遷移率為15cm2 /V‧s，電洞遷移率為0.1 cm2 /V‧s。並且，將p通道型電晶體的半導體層設定為如下：帶隙為3.0eV，電子親和勢為2.8eV，功函數為5.5eV，電子遷移率為0.1cm2 /V‧s，電洞遷移率為1.0cm2 /V‧s，並進行計算。此外，當計算截止電流時，假定由帶間隧道導致汲極電流。另外，在上述p通道型電晶體中，導通截止比大約為二位數。
對於將使用上述n通道型電晶體及p通道型電晶體的CMOS反相電路串聯連接三段而構成的環形振盪器確認了振盪狀況。圖12示出其結果。橫軸表示時間(s)，縱軸表示電壓(V)。這裏，電源電壓為15(V)。由圖12可知，一週期為5ns左右，振盪頻率為200MHz左右。
如以上所述那樣，確認到了使用所揭示的發明之一的氧化物半導體電晶體構成的CMOS電路的工作。在本實施例4中使用的p通道型電晶體的導通截止比大約為二位數，這雖然很難說是充分的特性，但是作為CMOS電路的工作並沒有很大的問題。藉由進行p通道型氧化物半導體材料的改良及發展，可以進一步提高CMOS電路的特性。
另外，所揭示的發明之一的電晶體的結構對於實現這樣的CMOS電路極為有效。
本說明書根據2009年4月10日在日本專利局申請的日本專利申請編號2009-095739而製作，所述申請內容包括在本說明書中。
100．．．基板
102．．．導電層
104．．．抗蝕劑掩模
106．．．抗蝕劑掩模
108．．．閘極電極
110．．．閘極電極
112．．．閘極絕緣膜
114．．．氧化物半導體層
116．．．抗蝕劑掩模
118．．．氧化物半導體層
120．．．絕緣層
122．．．抗蝕劑掩模
124．．．保護層
126．．．導電層
128．．．導電層
130．．．抗蝕劑掩模
132．．．抗蝕劑掩模
134．．．抗蝕劑掩模
136．．．抗蝕劑掩模
138．．．第一源極電極或汲極電極
140．．．第一源極電極或汲極電極
142．．．第二源極電極或汲極電極
144．．．第二源極電極或汲極電極
146．．．氧化物半導體層
148．．．抗蝕劑掩模
150．．．氧化物半導體層
152．．．絕緣層
154．．．電晶體
156．．．電晶體
200．．．抗蝕劑掩模
202．．．抗蝕劑掩模
204．．．抗蝕劑掩模
206．．．抗蝕劑掩模
208．．．抗蝕劑掩模
210．．．抗蝕劑掩模
212．．．氧化物半導體層
214．．．第一源極電極或汲極電極
216．．．第一源極電極或汲極電極
218．．．第二源極電極或汲極電極
220．．．第二源極電極或汲極電極
222．．．氧化物半導體層
224．．．氧化物半導體層
226．．．氧化物半導體層
228．．．電晶體
230．．．電晶體
300．．．抗蝕劑掩模
302．．．導電層
304．．．抗蝕劑掩模
306．．．抗蝕劑掩模
308．．．抗蝕劑掩模
310．．．抗蝕劑掩模
312．．．第一源極電極或汲極電極
314．．．第一源極電極或汲極電極
316．．．第二源極電極或汲極電極
318．．．第二源極電極或汲極電極
320．．．抗蝕劑掩模
322．．．電晶體
324．．．電晶體
在附圖中：
圖1A和1B是說明半導體裝置的截面圖及俯視圖；
圖2A至2D是說明半導體裝置的製造方法的截面圖；
圖3A至3D是說明半導體裝置的製造方法的截面圖；
圖4A至4D是說明半導體裝置的製造方法的截面圖；
圖5A和5B是說明半導體裝置的截面圖及俯視圖；
圖6A至6E是說明半導體裝置的製造方法的截面圖；
圖7A和7B是說明半導體裝置的截面圖及俯視圖；
圖8A至8D是說明半導體裝置的製造方法的截面圖；
圖9A至9C是說明半導體裝置的製造方法的截面圖；
圖10是示出n通道型電晶體的閘極電壓(Vg)-汲極電流(Id)曲線的圖；
圖11是示出p通道型電晶體的閘極電壓(Vg)-汲極電流(Id)曲線的圖；
圖12是示出環形振盪器的振盪狀態的圖。
100．．．基板
108．．．閘極電極
110．．．閘極電極
112．．．閘極絕緣膜
118．．．氧化物半導體層
124．．．保護層
126．．．導電層
128．．．導電層
138．．．第一源極電極或汲極電極
140．．．第一源極電極或汲極電極
142．．．第二源極電極或汲極電極
144．．．第二源極電極或汲極電極
150．．．氧化物半導體層
152．．．絕緣層
154．．．電晶體
156．．．電晶體

Claims (16)

  1. 一種半導體裝置，包括：基板上的第一閘極電極及第二閘極電極；覆蓋該第一閘極電極及該第二閘極電極的閘極絕緣層；設置在該閘極絕緣層上並與該第一閘極電極重疊的第一氧化物半導體層；設置在該第一氧化物半導體層上並與該第一氧化物半導體層電連接的第一源極電極或汲極電極，其中該第一源極電極或汲極電極包括包含第一材料的第一導電層和該第一導電層上的包含第二材料的第二導電層；設置在該閘極絕緣層上的第二源極電極或汲極電極，其中該第二源極電極或汲極電極包括包含該第一材料的第三導電層和該第三導電層上的包含該第二材料的第四導電層；以及設置在該第二源極電極或汲極電極上並與該第二源極電極或汲極電極電連接的第二氧化物半導體層，該第二氧化物半導體層與該第二閘極電極重疊，其中，0.5eV或更低的肖特基勢壘形成在該第一材料與該第一氧化物半導體層之間，並且，其中0.5eV或更低的肖特基勢壘形成在該第二材料與該第二氧化物半導體層之間。
  2. 一種半導體裝置，包括：基板上的第一閘極電極及第二閘極電極； 覆蓋該第一閘極電極及該第二閘極電極的閘極絕緣層；設置在該閘極絕緣層上並與該第一閘極電極重疊的第一氧化物半導體層；設置在該第一氧化物半導體層上並與該第一氧化物半導體層電連接的第一源極電極或汲極電極，其中該第一源極電極或汲極電極包括包含第一材料的第一導電層和該第一導電層上的包含第二材料的第二導電層；設置在該閘極絕緣層上的第二源極電極或汲極電極，其中該第二源極電極或汲極電極包括包含該第二材料的第三導電層；以及設置在該第二源極電極或汲極電極上並與該第二源極電極或汲極電極電連接的第二氧化物半導體層，該第二氧化物半導體層與該第二閘極電極重疊，其中，0.5eV或更低的肖特基勢壘形成在該第一材料與該第一氧化物半導體層之間，並且，其中0.5eV或更低的肖特基勢壘形成在該第二材料與該第二氧化物半導體層之間。
  3. 如申請專利範圍第1或2項的半導體裝置，其中，該第一氧化物半導體層的一部分用作p通道型電晶體的通道形成區域，並且，其中該第二氧化物半導體層的一部分用作n通道型電晶體的通道形成區域。
  4. 如申請專利範圍第1或2項的半導體裝置，其中，該第一材料的功函數大於5.0eV，並且，其中該第二材料 的功函數小於4.8eV。
  5. 如申請專利範圍第1或2項的半導體裝置，其中，該第一閘極電極和該第二閘極電極電連接，並且，其中該第一源極電極或汲極電極與該第二源極電極或汲極電極電連接。
  6. 如申請專利範圍第1或2項的半導體裝置，其中，該第一氧化物半導體層包括選自氧化錫、氧化鋅、氧化鎳、銅鋁氧化物、及氧化鍶銅中的材料。
  7. 如申請專利範圍第1或2項的半導體裝置，其中，該第二氧化物半導體層包括以InMo3 (ZnO)m 表示的物質，其中m大於0，M是選自鎵、鐵、鎳、錳及鈷中的一種或多種金屬元素。
  8. 如申請專利範圍第1或2項的半導體裝置，其中，該第一材料是選自金、鉑、鎳、銅、鈷、及銦錫氧化物中的材料。
  9. 如申請專利範圍第1或2項的半導體裝置，其中，該第二材料是選自鈦、鋁、鉬、及鎢中的材料。
  10. 如申請專利範圍第1項的半導體裝置，其中，該第一氧化物半導體層與該第一導電層接觸，並且，該第二氧化物半導體層與該第三導電層及第四導電層接觸。
  11. 如申請專利範圍第2項的半導體裝置，其中，該第一氧化物半導體層與該第一導電層接觸，並且，該第二氧化物半導體層與該第三導電層接觸。
  12. 一種半導體裝置的製造方法，包括以下步驟： 在基板上形成第一閘極電極及第二閘極電極；形成閘極絕緣層，以覆蓋該第一閘極電極及該第二閘極電極；在該閘極絕緣層上並與該第一閘極電極重疊的區域中形成第一氧化物半導體層；在該基板的整個面上形成包含第一材料的第一導電層，以覆蓋該第一氧化物半導體層；在該基板的整個面上形成包含第二材料的第第二導電層，以覆蓋該第一導電層；選擇性地蝕刻該第一導電層和該第二導電層來形成第一源極電極或汲極電極及第二源極電極或汲極電極，而使該第一源極電極或汲極電極與該第一氧化物半導體層電連接，且該第二源極電極或汲極電極的一部分與該第二閘極電極重疊；以及在該閘極絕緣層和該第二源極電極或汲極電極上並與該第二閘極電極重疊的區域中形成與該第二源極電極或汲極電極電連接的第二氧化物半導體層，其中，0.5eV或更低的肖特基勢壘形成在該第一導電層與該第一氧化物半導體層之間，並且，其中0.5eV或更低的肖特基勢壘形成在該第二導電層與該第二氧化物半導體層之間。
  13. 一種半導體裝置的製造方法，包括以下步驟：在基板上形成第一閘極電極及第二閘極電極；形成閘極絕緣層，以覆蓋該第一閘極電極及該第二閘 極電極；在該閘極絕緣層上並與該第一閘極電極重疊的區域中形成第一氧化物半導體層；在該基板的整個面上形成包含第一材料的第一導電層，以覆蓋該第一氧化物半導體層；在與該第二閘極電極重疊的區域及其周圍中選擇性地除去該第一導電層；在選擇性地除去該第一導電層之後，在該基板的整個面上形成包含第二材料的第二導電層，以覆蓋該第一導電層；選擇性地蝕刻該第一導電層和該第二導電層來形成第一源極電極或汲極電極及第二源極電極或汲極電極，而使該第一源極電極或汲極電極包括該第一導電層和該第二導電層並與該第一氧化物半導體層電連接，並使該第二源極電極或汲極電極包括該第二導電層且其一部分與該第二閘極電極重疊；以及在該閘極絕緣層和該第二源極電極或汲極電極上並與該第二閘極電極重疊的區域中形成與該第二源極電極或汲極電極電連接的第二氧化物半導體層，其中，0.5eV或更低的肖特基勢壘形成在該第一導電層與該第一氧化物半導體層之間，並且，其中0.5eV或更低的肖特基勢壘形成在該第二導電層與該第二氧化物半導體層之間。
  14. 如申請專利範圍第12或13項的半導體裝置的製 造方法，其中，該第一氧化物半導體層作為p通道型電晶體的通道形成區域；並且，該第二氧化物半導體層作為n通道型電晶體的通道形成區域。
  15. 如申請專利範圍第12或13項的半導體裝置的製造方法，其中，該第一材料的功函數大於5.0eV，並且，其中該第二材料的功函數小於4.8eV。
  16. 如申請專利範圍第12或13項的半導體裝置的製造方法，其中，形成該第一閘極電極及該第二閘極電極，以互相電連接，並且，其中形成該第一源極電極或汲極電極和該第二源極電極或汲極電極，以互相電連接。
TW099110739A 2009-04-10 2010-04-07 半導體裝置及其製造方法 TWI509800B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009095739 2009-04-10

Publications (2)

Publication Number Publication Date
TW201110346A TW201110346A (en) 2011-03-16
TWI509800B true TWI509800B (zh) 2015-11-21

Family

ID=42933654

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099110739A TWI509800B (zh) 2009-04-10 2010-04-07 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US8441047B2 (zh)
JP (4) JP5615018B2 (zh)
KR (1) KR101688399B1 (zh)
CN (1) CN101859710B (zh)
TW (1) TWI509800B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011046015A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
KR20120103676A (ko) 2009-12-04 2012-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101863941B1 (ko) * 2010-06-08 2018-06-04 삼성디스플레이 주식회사 오프셋 구조의 박막 트랜지스터
JP5908263B2 (ja) * 2010-12-03 2016-04-26 株式会社半導体エネルギー研究所 Ｄｃ−ｄｃコンバータ
JP2012256020A (ja) * 2010-12-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9799773B2 (en) 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
TWI451573B (zh) * 2011-03-17 2014-09-01 E Ink Holdings Inc 顯示裝置及其薄膜電晶體結構
US9634029B2 (en) 2011-03-17 2017-04-25 E Ink Holdings Inc. Thin film transistor substrate and display device having same
US8610482B2 (en) * 2011-05-27 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Trimming circuit and method for driving trimming circuit
US9099885B2 (en) * 2011-06-17 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Wireless power feeding system
US20160315196A1 (en) * 2012-04-13 2016-10-27 The Governors Of The University Of Alberta Buried source schottky barrier thin film transistor and method of manufacture
JP6013084B2 (ja) * 2012-08-24 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR102226985B1 (ko) 2013-08-19 2021-03-11 이데미쓰 고산 가부시키가이샤 산화물 반도체 기판 및 쇼트키 배리어 다이오드
CA2932446A1 (en) * 2013-12-04 2015-06-11 The Governors Of The University Of Alberta Buried source schottky barrier thin film transistor and method of manufacture
JP6072858B2 (ja) * 2015-06-22 2017-02-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2018004009A1 (ja) * 2016-06-30 2018-01-04 株式会社Flosfia ｐ型酸化物半導体及びその製造方法
CN108172625B (zh) * 2016-12-07 2020-09-29 清华大学 一种逻辑电路
KR20180078665A (ko) 2016-12-30 2018-07-10 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
US11069722B2 (en) 2017-05-31 2021-07-20 Sharp Kabushiki Kaisha Active matrix substrate and method of manufacturing same
EP3759741B1 (en) * 2018-02-27 2023-07-12 Aimin Song Schottky barrier thin film transistor and method
JP6997990B2 (ja) * 2018-04-27 2022-01-18 株式会社タムラ製作所 ｐチャンネル電界効果トランジスタ及び増幅回路用半導体素子
KR102469187B1 (ko) * 2018-09-04 2022-11-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612228A (en) * 1996-04-24 1997-03-18 Motorola Method of making CMOS with organic and inorganic semiconducting region
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
AU751935B2 (en) * 1998-06-19 2002-08-29 Mathias Bonse An integrated inorganic/organic complementary thin-film transistor circuit and a method for its production
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
CN101060139A (zh) * 2006-04-17 2007-10-24 三星电子株式会社 非晶氧化锌薄膜晶体管及其制造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008060201A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp 半導体装置の製造方法、薄膜トランジスタとその製造方法、電気光学装置とその製造方法、及び電子機器
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US8031312B2 (en) * 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR20080073944A (ko) * 2007-02-07 2008-08-12 엘지전자 주식회사 하이브리드 유기 전계 발광 소자 및 그 제조방법
JP4910779B2 (ja) * 2007-03-02 2012-04-04 凸版印刷株式会社 有機ｅｌディスプレイおよびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8384439B2 (en) * 2008-11-28 2013-02-26 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612228A (en) * 1996-04-24 1997-03-18 Motorola Method of making CMOS with organic and inorganic semiconducting region
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法

Also Published As

Publication number Publication date
US20100258802A1 (en) 2010-10-14
TW201110346A (en) 2011-03-16
US8441047B2 (en) 2013-05-14
CN101859710A (zh) 2010-10-13
JP5852718B2 (ja) 2016-02-03
JP2016029749A (ja) 2016-03-03
JP2017199941A (ja) 2017-11-02
JP2015008327A (ja) 2015-01-15
KR20100113039A (ko) 2010-10-20
JP2010263195A (ja) 2010-11-18
JP5615018B2 (ja) 2014-10-29
JP6346362B2 (ja) 2018-06-20
KR101688399B1 (ko) 2016-12-21
CN101859710B (zh) 2015-04-08

Similar Documents

Publication Publication Date Title
TWI509800B (zh) 半導體裝置及其製造方法
JP6942168B2 (ja) 半導体装置
TWI545779B (zh) 顯示裝置和其製造方法
TWI754402B (zh) 驅動電路、半導體裝置和用於製造半導體裝置的方法