KR20110062170A

KR20110062170A - 액정표시장치

Info

Publication number: KR20110062170A
Application number: KR1020090118784A
Authority: KR
Inventors: 김이영; 박철우; 박정호; 이혜정; 강종석; 이경호; 구회우
Original assignee: 엘지디스플레이 주식회사
Priority date: 2009-12-02
Filing date: 2009-12-02
Publication date: 2011-06-10
Also published as: US20110128485A1; US8879039B2

Abstract

액정표시장치가 개시된다.

본 발명에 따른 액정표시장치는 일측에 본딩부를 구비하며 다수의 게이트라인과 다수의 데이터라인이 배열되고 상기 게이트라인과 데이터라인으로 정의되는 화소영역을 구비한 액정패널과, 상기 본딩부는 상기 액정패널의 기판 상에 형성되며 일정부분 끊어진 제1 금속패턴과, 상기 제1 금속패턴 상에 순차적으로 형성된 게이트 절연막 및 보호층과, 상기 보호층 상에 형성되며 상기 게이트 절연막 및 보호층을 식각하여 상기 제1 금속패턴의 일부분이 노출되게 하는 컨택홀 및 상기 컨택홀을 통해 상기 노출된 제1 금속패턴과 전기적으로 접속된 제2 금속패턴을 포함한다.

정전기(ESD), 본딩(Bonding)부, 제1 및 제2 금속패턴, LOG 신호라인

Description

액정표시장치{Liquid Crystal Display device}

본 발명은 액정표시장치에 관한 것으로, 특히 액정표시패널의 내부 및 외부의 경계부에 본딩(Bonding)부를 설치할 때에 게이트라인을 컷팅(cutting) 설계하여 제조 공정 중에 발생하는 정전기나 액정표시패널 내에 축적된 Plasma Charge를 제거하여 제품의 신뢰성을 향상시킬 수 있는 액정표시장치에 관한 것이다.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 액정표시패널과, 상기 액정표시패널을 구동하기 위한 구동회로를 구비한다.

상기 액정표시패널은 서로 대향하여 합착된 박막트랜지스터 어레이 기판 및 컬러필터 어레이 기판과, 두 기판의 일정한 셀-갭 유지를 위한 스페이서와, 그 사이에 형성된 액정층을 포함한다.

상기 박막트랜지스터 어레이 기판은 다수의 게이트라인 및 데이터라인과, 상기 게이트라인 및 데이터라인의 교차부마다 스위치 소자로 형성된 박막트랜지스터와, 액정셀 단위로 형성되어 박막트랜지스터에 접속된 화소전극 등으로 구성된다. 게이트라인과 데이터라인들은 각각의 패드부를 통해 구동회로들로부터 신호를 공급 받는다. 상기 박막트랜지스터는 상기 게이트라인에 공급되는 스캔신호에 응답하여 데이터라인에 공급되는 화소전압신호를 화소전극에 공급한다.

상기 컬러필터 어레이 기판은 액정셀 단위로 형성된 컬러필터와, 상기 컬러필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준전압을 공급하는 공통전극 등으로 구성된다.

상기 액정표시패널은 박막트랜지스터 어레이 기판과 컬러필터 어레이 기판을 별도로 제작하여 합착한 다음 액정을 주입하여 완성하게 된다.

한편, 상기 액정표시패널은 상기 다수의 게이트라인과 데이터라인의 입출력단에 설계된 정전기 방지회로를 포함하고 있다. 상기 정전기 방지회로는 정전기가 상기 액정표시패널에 유입될 때 그 차지(Charge)를 상기 컬러필터 어레이 기판에 형성된 공통전극으로 흐르게 하는 방법으로 상기 액정표시패널을 보호하고 있다.

일반적으로 상기 정전기 방지회로는 하나의 다이오드로 구성되거나 3개의 동일한 트랜지스터(TR)들로 구성될 수 있다. 이러한 정전기 방지회로는 액정표시장치의 모델 및 여러 가지 제조 공정의 차이에 상관없이 동일하게 모든 액정표시장치에 적용된다. 따라서, 액정표시장치의 모델 및 제조 공정에 대응되는 최적화된 정전기 방지회로를 액정표시장치에 적용하지 못하게 된다.

최적화되지 않은 정전기 방지회로를 액정표시장치에 적용하는 경우에는 정전기성 차지(Charge)가 액정표시패널에 유입됨으로써 픽셀이 파괴되거나 정전기 방지회로 자체가 파괴되어 불량이 발생하여 제품의 신뢰성을 저하시키게 된다.

본 발명은 액정표시패널 내부 및 외부의 경계 영역인 본딩(Bonding) 패드부의 설계를 변형하여 외부에서 상기 본딩(Bonding) 패드부로 유입될 수 있는 정전기를 차단하여 제품의 신뢰성을 향상시킬 수 있는 액정표시장치를 제공함에 그 목적이 있다.

또한, 본 발명은 게이트 드라이버가 액정표시패널 내부에 실장되는 GIP 구조에서 데이터 인쇄회로기판으로부터 신호들을 게이트 드라이버 IC로 제공하기 위한 LOG 신호라인의 설계를 변형하여 상기 LOG 신호라인으로 유입될 수 있는 정전기를 차단함으로써 제품의 신뢰성을 향상시킬 수 있는 액정표시장치를 제공함에 그 목적이 있다.

이와 더불어, 본 발명은 본딩(Bonding) 패드부와 접속되는 COF 필름 상의 신호라인의 설계를 변형하여 외부에서 액정표시패널 내로 유입될 수 있는 정전기를 차단하여 제품의 신뢰성을 향상시킬 수 있는 액정표시장치를 제공함에 그 목적이 있다.

본 발명의 제1 실시예에 따른 액정표시장치는 일측에 본딩부를 구비하며 다수의 게이트라인과 다수의 데이터라인이 배열되고 상기 게이트라인과 데이터라인으로 정의되는 화소영역을 구비한 액정패널과, 상기 본딩부는 상기 액정패널의 기판 상에 형성되며 일정부분 끊어진 제1 금속패턴과, 상기 제1 금속패턴 상에 순차적으 로 형성된 게이트 절연막 및 보호층과, 상기 보호층 상에 형성되며 상기 게이트 절연막 및 보호층을 식각하여 상기 제1 금속패턴의 일부분이 노출되게 하는 컨택홀 및 상기 컨택홀을 통해 상기 노출된 제1 금속패턴과 전기적으로 접속된 제2 금속패턴을 포함한다.

본 발명의 제2 실시예에 따른 액정표시장치는 일측에 본딩부를 구비하며 다수의 게이트라인과 다수의 데이터라인이 배열되고 상기 게이트라인과 데이터라인으로 정의되는 화소영역을 구비한 액정패널 및 상기 본딩부에 부착되어 상기 게이트라인과 데이터라인으로 신호를 제공하기 위한 다수의 신호라인들이 형성된 COF(Chip On Flexible Printed Circuit) 필름을 포함하고, 상기 COF 필름에 형성된 신호라인은 베이스 피름 상에 형성되며 일정부분 끊어진 제1 금속패턴과, 상기 제1 금속패턴 상에 순차적으로 형성된 절연막과, 상기절연막 상에 형성되며 상기 절연막을 식각하여 상기 제1 금속패턴의 일부분이 노출되게 하는 컨택홀 및 상기 컨택홀을 통해 상기 노출된 제1 금속패턴과 전기적으로 접속된 제2 금속패턴을 포함한다.

본 발명의 제3 실시예에 따른 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 표시영역 및 상기 표시영역을 제외한 비표시영역으로 구분되는 액정표시패널과, 상기 액정표시패널의 비표시영역의 일측에 위치하며 상기 다수의 게이트라인을 구동하는 게이트 구동부와, 상기 액정표시패널의 일측에 접속되어 상기 게이트 구동부로 구동신호 및 구동전압을 제공하는 인쇄회로기판과, 상기 액정패널과 상기 인쇄회로기판 사이를 중계하는 가연성 인쇄회로기판 및 상기 인쇄회로기판과 가연 성 인쇄회로기판 및 상기 액정표시패널의 비표시영역에 걸쳐 형성되어 상기 구동신호 및 구동전압을 상기 게이트 구동부로 제공하는 LOG 신호라인을 포함하고, 상기 LOG 신호라인은 상기 액정패널의 기판 상에 형성되며 일정부분 끊어진 제1 금속패턴과, 상기 제1 금속패턴 상에 순차적으로 형성된 게이트 절연막 및 보호층과, 상기 보호층 상에 형성되며 상기 게이트 절연막 및 보호층을 식각하여 상기 제1 금속패턴의 일부분이 노출되게 하는 컨택홀 및 상기 컨택홀을 통해 상기 노출된 제1 금속패턴과 전기적으로 접속된 제2 금속패턴을 포함한다.

본 발명에 따른 액정표시장치는 액정표시패널의 내부 및 외부의 경계 영역인 본딩(Bonding) 패드부와, 상기 본딩(Bonding) 패드부와 접속되는 외부의 COF 필름 및 액정표시패널 내의 LOG 신호라인 중 어느 하나의 설계를 변형하여 외부에서 액정표시패널 내로 유입될 수 있는 정전기를 차단하여 제품의 신뢰성을 향상시킬 수 있다.

이하, 도면을 참조하여 본 발명에 따른 실시예를 설명하기로 한다.

도 1은 본딩부를 포함하는 액정표시패널을 개략적으로 나타낸 도면이다.

도 1에 도시된 바와 같이, 본딩부를 포함하는 액정표시패널(100)은 박막트랜지스터 어레이 기판(101)과 컬러필터 기판(103), 그리고 두 기판(101, 103) 사이에 형성된 액정층으로 구성된다.

상기 박막트랜지스터 어레이 기판(101)에는 횡방향으로 일정하게 이격되어 배열된 게이트라인과 종방향으로 일정하게 이격되어 배열된 데이터라인들이 서로 교차하며, 그 교차되는 게이트라인들과 데이터라인들에 구획되는 화소가 정의된다. 상기 화소는 매트릭스 형태로 박막트랜지스터 어레이 기판(101) 상에 배열된다.

상기 컬러필터 기판(103)은 상기 화소들에 대응하는 위치에 적색, 녹색 및 청색의 컬러필터가 형성되고, 상기 컬러필터를 통과하는 빛의 색간섭을 방지하기 위한 블랙 매트릭스가 상기 컬러필터의 외곽을 감싸는 형태로 형성되며, 상기 박막트랜지스터 어레이 기판(101)의 화소전극과 함께 상기 액정층에 전계를 인가하는 공통전극이 형성된다.

상기 본딩부(110)는 상기 액정표시패널(100)의 상단부에 위치하며 구동 드라이버 IC가 부착되는 부분이며 상기 액정표시패널(100) 내부와 외부의 경계영역을 의미한다. 상기 본딩부(110)는 추후 공정을 통해 COF(Chip On Flexible Printed Circuit) 필름과 접속된다.

상기 본딩부(110)는 상기 COF 필름에 형성된 신호라인들과 전기적으로 접속되는 금속패턴을 포함하는데, 상기 금속패턴은 상기 액정표시패널(100)에 형성된 게이트라인과 동일한 재질 및 동일 공정을 통해 형성된 제1 금속패턴 및 상기 액정표시패널(100)의 화소영역에 형성되는 화소전극(도시하지 않음)과 동일 재질 및 동일 공정을 통해 형성된 제2 금속패턴으로 구성된다.

도 2는 도 1의 본딩부를 Ⅰ~ Ⅰ'을 따라 절단한 단면을 나타낸 도면이다.

도 1 및 도 2에 도시된 바와 같이, 상기 본딩부(110)는 상기 박막트랜지스터 어레이 기판(101) 상에 형성된 제1 금속패턴(110a)과, 상기 제1 금속패턴(110a) 상 에 순차적으로 형성된 게이트 절연막(105) 및 보호층(107)과, 상기 보호층(107) 상에 형성되며 상기 게이트 절연막(105) 및 보호층(107)이 식각된 부분을 통해 상기 제1 금속패턴(110a)과 전기적으로 접속된 제2 금속패턴(110b)을 포함한다.

상기 제1 금속패턴(110a) 상기 박막트랜지스터 어레이 기판(101) 전면에 형성되는 것이 아니라 일정간격 이격되어 형성된다. 상기 제1 금속패턴(110a)은 상기 박막트랜지스터 어레이 기판(101) 상에 적층된 후 상기 박막트랜지스터 어레이 기판(101)의 일정부분을 노출시키는 식각 공정을 통해 일정간격 이격된 거리를 유지하며 형성된다.

상기 제1 금속패턴(110a)은 앞서 서술한 바와 같이, 상기 액정표시패널(100) 상에 형성된 게이트라인과 동일한 재질로 구성된다.

상기 제1 금속패턴(110a)이 형성된 기판(101) 상에 게이트 절연막(105) 및 보호층(107)을 순차적으로 적층하고, 이어 상기 게이트 절연막(105) 및 보호층(107)을 식각하여 상기 제1 금속패턴(110a)의 일부분이 노출되게 하는 컨택홀(H)을 형성한다.

이어, 상기 컨택홀(H)이 형성된 기판(101) 상에 제2 금속패턴(110b)을 형성한다. 상기 제2 금속패턴(110b)은 상기 컨택홀(H)을 통해 상기 제1 금속패턴(110a)과 전기적으로 접속된다. 상기 제2 금속패턴(110b)은 추후 공정을 통해 회로 구동부를 포함하는 구동 드라이버 IC와 전기적으로 부착된다. 상기 제2 금속패턴(110b)은 상기 화소에 형성된 화소전극과 동일한 투명한 전극으로 형성될 수 있지만, MoTi, ZnO와 같은 금속재질로 형성될 수 있다.

제조 공정시 예를 들어, 상기 제2 금속패턴(110b)에 구동 드라이버 IC를 부착하는 공정시에 정전기가 발생하게 되면, 상기 정전기는 상기 제2 금속패턴(110b)으로 유입된다. 상기 제2 금속패턴(110b)으로 유입된 정전기는 상기 제2 금속패턴(110b)과 전기적으로 접속된 제1 금속패턴(110a)으로 유입된다.

상기 제1 금속패턴(110a)으로 정전기가 유입되더라도 상기 제1 금속패턴(110a)은 일정부분이 끊어져 있는 구조로 형성되어 다음에 위치하는 제1 금속패턴(110a)과 전기적으로 접속되지 않으므로 상기 제1 금속패턴(110a)으로 유입된 정전기가 차단되어 상기 액정표시패널(100) 내부로 유입되지 못한다.

따라서, 본 발명에 따른 액정표시장치는 제조 공정시에 정전기가 발생하여 상기 본딩부(110)로 유입되더라도 상기 본딩부(110)의 제1 금속패턴(110a)이 일정부분 끊어져 있는 구조로 형성되기 때문에 상기 정전기가 상기 액정표시패널(100)의 내부까지 유입되는 것을 방지할 수 있다.

도 3은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면이다.

도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 액정표시장치는 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(TFT)가 형성된 액정표시패널(200)과, 상기 게이트라인(GL1 ~ GLn)에 스캔신호를 공급하기 위한 게이트 드라이버(210)와, 상기 데이터라인(DL1 ~ DLm)에 데이터를 공급하기 위한 데이터 드라이버(220)와, 상기 게이트 드라이버(210) 및 데이터 드라이버(220)를 제어하는 타이밍 컨트롤러(230)와, 상기 게이트 드라이버(210) 및 데이터 드라이버(220)로 구동전압을 공 급하는 전원 공급부(240)를 포함한다.

상기 액정표시패널(200)은 두 장의 유리기판 사이에 액정이 형성되며, 그 하부 유리기판 상에는 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)이 상호 교차하도록 형성된다. 상기 다수의 게이트라인(GL1 ~ GLn)과 다수의 데이터라인(DL1 ~ DLm)의 교차부에 형성된 박막트랜지스터(TFT)는 게이트라인(GL1 ~ GLn)으로부터의 스캔신호에 응답하여 데이터라인(DL1 ~ DLm)으로부터의 데이터를 액정셀(Clc)에 공급한다.

이를 위하여, 상기 박막트랜지스터(TFT)의 게이트 전극은 게이트라인(GL1 ~ GLn)에 접속되며, 소스 전극은 데이터라인(DL1 ~ DLm)에 접속된다. 상기 박막트랜지스터(TFT)의 드레인 전극은 액정셀(Clc)의 화소전극에 접속된다.

또한, 상기 액정표시패널(200의 하부 유리기판 상에는 액정셀(Clc)의 전압을 유지시키기 위한 스토리지 캐패시터(Cst)가 형성된다.

상기 액정표시패널(200)의 상부 유리기판은 상기 박막트랜지스터(TFT)가 형성된 각 화소영역에 대응되는 R, G, B 컬러의 컬러필터와, 이들 각각을 테두리하여 상기 게이트라인(GL1 ~ GLn)과, 데이터라인(DL1 ~ DLm) 및 박막트랜지스터(TFT) 등을 가리는 블랙 매트릭스와, 이들 모두를 덮는 공통전극을 포함한다.

상기 게이트 드라이버(210)는 상기 타이밍 컨트롤러(230)로부터의 게이트 제어신호(GCS)에 응답하여, 다수의 게이트라인(GL1 ~ GLn)에 다수의 스캔신호들을 대응되게 공급한다. 이들 다수의 스캔신호들은 다수의 게이트라인(GL1 ~ GLn)이 순차적으로 1 수평동기신호의 기간씩 인에이블 되게 한다.

상기 데이터 드라이버(220)는 상기 타이밍 컨트롤러(230)로부터의 데이터 제어신호(DCS)들에 응답하여, 다수의 게이트라인(GL1 ~ GLn) 중 어느 하나가 인에이블 될 때마다 다수의 화소 데이터 전압을 발생하여 상기 액정표시패널(200) 상의 다수의 데이터라인(DL1 ~ DLm)에 각각 공급한다.

상기 타이밍 컨트롤러(230)는 외부의 시스템(예를 들면, 컴퓨터의 시스템의 그래픽 모듈 또는 텔레비전 수신 시스템의 영상 복조 모듈, 도시하지 않음)으로부터 공급된 동기신호들(Vsync, Hsync)과, 데이터 인에이블(DE) 신호 및 클럭신호(CLK)를 이용하여 상기 게이트 드라이버(210)를 제어하는 게이트 제어신호(GCS)와 상기 데이터 드라이버(220)를 제어하는 데이터 제어신호(DCS)를 생성한다.

또한, 상기 타이밍 컨트롤러(230)는 외부의 시스템으로부터 입력된 영상 데이터(V-data)를 정렬하여 정렬된 데이터(Data)를 상기 데이터 드라이버(220)로 공급한다.

상기 전원 공급부(240)는 외부의 시스템으로부터 제공된 전압을 이용하여 상기 게이트 드라이버(210) 및 데이터 드라이버(220)를 구동하기 위한 구동전압으로 변환하여 상기 변환된 구동전압을 상기 게이트 드라이버(210) 및 데이터 드라이버(220)로 각각 공급한다.

이때, 상기 타이밍 컨트롤러(230)와 전원 공급부(240)는 상기 데이터 드라이버(220)가 실장되는 인쇄회로기판(도시하지 않음)배치될 수 있다.

도 4는 도 3의 액정표시장치의 일부를 개략적으로 나타낸 도면이다.

도 3 및 도 4에 도시된 바와 같이, 액정표시장치는 다수의 게이트라인(GL)과 다수의 데이터라인(DL)이 배열된 액정표시패널(200)과, 상기 데이터라인(DL)을 구동하는 데이터 드라이버 IC(220)와, 상기 액정표시패널(200)의 일면에 부착된 인쇄회로기판(224)을 포함한다.

상기 액정표시패널(200)은 박막트랜지스터 어레이 기판(201)과 컬러필터 기판(203) 및 두 기판(201, 203) 사이에 형성된 액정층으로 구성된다.

이때, 상기 액정표시패널(200)과 상기 인쇄회로기판(224)은 가연성 인쇄회로기판(Flexible Printed Circuit, FPC)(228)을 통해 서로 전기적 물리적으로 연결되어 있다.

상기 인쇄회로기판(224)에는 도 3에 도시된 데이터 드라이버 IC(220)가 실장되며, 상기 다수의 데이터라인(DL)과 전기적으로 연결된 다수의 링크라인(225)이 형성되어 있다. 상기 다수의 링크라인(225)은 상기 데이터 드라이버 IC(220)의 출력단자와 상기 액정표시패널(200)의 데이터라인(DL) 사이에 배치되어 상기 데이터 드라이버 IC(220)의 출력단자와 상기 다수의 데이터라인(DL)을 전기적으로 접속되도록 한다.

또한, 상기 인쇄회로기판(224) 및 가연성 인쇄회로기판(228)에는 LOG 신호라인(260)이 형성되어 있다. 상기 LOG 신호라인(260)은 상기 인쇄회로기판(224) 및 가연성 인쇄회로기판(228)으로부터 연장되어 상기 박막트랜지스터 어레이 기판(201)의 비표시영역 중 일측 가장자리에까지 형성된다. 상기 박막트랜지스터 어레이 기판(201)의 비표시영역 중 일측 가장자리에 형성된 LOG 신호라인(260)은 제1 게이트 드라이버 IC(210a)와 전기적으로 연결된다. 또한, 상기 LOG 신호라인(260) 은 제1 및 제2 게이트 드라이버 IC(210a, 210b) 사이에 위치하며 상기 제1 및 제2 게이트 드라이버 IC(210a, 210b)를 전기적으로 연결한다.

상기 LOG 신호라인(260)은 상기 인쇄회로기판(224)에 실장된 타이밍 컨트롤러(도 3의 230)로부터의 제어신호들과 클럭신호를 제공받는다. 또한, 상기 LOG 신호라인(260)은 상기 인쇄회로기판(224)에 실장된 전원 공급부(240)로부터 구동에 필요한 각종 전압을 제공받는다.

상기 LOG 신호라인(260)은 도 5에 도시된 바와 같이 상기 게이트라인(GL)과 동일한 재질 및 동일 공정을 통해 형성된 제1 금속패턴(260a)과, 상기 제1 금속패턴(260a)과 전기적으로 접속되는 제2 금속패턴(260b)으로 구성된다.

구체적으로, 상기 LOG 신호라인(260)은 기판(201) 상에 형성된 제1 금속패턴(260a)과, 상기 제1 금속패턴(260a) 상에 순차적으로 형성된 게이트 절연막(205) 및 보호층(207)과, 상기 보호층(207) 상에 형성되며 상기 게이트 절연막(205) 및 보호층(207)이 식각된 부분을 통해 상기 제1 금속패턴(260a)과 전기적으로 접속된 제2 금속패턴(260b)을 포함한다.

상기 제1 금속패턴(260a)은 중간이 끊어져 있는 구조로 다음 패턴과 일정간격 이격되어 형성된다. 상기 제1 금속패턴(260a)은 상기 기판(201) 상에 적층된 후 상기 기판(201)의 일정부분이 노출되게 하는 식각 공정을 통해 중간이 끊어져 있는 구조로 형성된다. 이때, 상기 제1 금속패턴(260a)은 상기 액정표시패널(200)의 게이트라인(GL)과 동일한 재질 및 동일한 공정을 통해 형성된다.

상기 제1 금속패턴(260a)이 형성된 기판(201) 상에 게이트 절연막(205) 및 보호층(207)을 순차적으로 적층하고, 이어 상기 게이트 절연막(205) 및 보호층(207)을 식각하여 상기 제1 금속패턴(260a)의 일부분이 노출되게 하는 컨택홀(H)을 형성한다.

이어, 상기 컨택홀(H)이 형성된 기판(201) 상에 제2 금속패턴(260b)을 형성한다. 상기 제2 금속패턴(260b)은 상기 컨택홀(H)을 통해 상기 제1 금속패턴(260a)과 전기적으로 접속된다. 상기 제2 금속패턴(260b)은 상기 화소에 형성된 화소전극과 동일한 투명한 전극으로 형성될 수 있지만, MoTi, ZnO와 같은 금속재질로 형성될 수 있다.

이러한 구조를 갖는 LOG 신호라인(260)의 제2 금속패턴(260b)으로 정전기가 유입되는 경우, 상기 정전기는 상기 제2 금속패턴(260b)을 통해 상기 제1 금속패턴(260a)으로 유입된다.

상기 제1 금속패턴(260a)으로 정전기가 유입되더라도 상기 제1 금속패턴(260a)은 일정부분이 끊어져 있는 구조로 형성되어 다음에 위치하는 제1 금속패턴(260a)과 전기적으로 접속되지 않으므로 상기 제1 금속패턴(260a)으로 유입된 정전기가 차단되어 상기 액정표시패널(200) 내부로 유입되지 못한다.

따라서, 본 발명에 따른 액정표시장치는 정전기가 발생하여 상기 LOG 신호라인(260)으로 유입되더라도 상기 LOG 신호라인(260)의 제1 금속패턴(260a)이 일정부분 끊어져 있는 구조로 형성되기 때문에 상기 정전기가 상기 액정표시패널(200)의 내부까지 유입되는 것을 방지할 수 있다.

도 6은 도 1의 액정표시패널에 COF 필름이 부착된 모습을 개략적으로 나타낸 도면이다. 도 6에 도시된 액정표시패널은 도 1에 도시된 액정표시패널과 동일하므로, 편의를 위해 도 6의 액정표시패널에 대한 설명은 간략히 하기로 한다.

도 1 및 도 6에 도시된 바와 같이, COF 필름(300)은 상기 액정표시패널(100)의 상단부에 위치하는 본딩부(110)에 부착된다.

상기 COF 필름(300) 상에는 다수의 부품(도시하지 않음)들 간의 연결을 위한 다수의 신호라인과 상기 부품과 상기 본딩부(110)를 전기적으로 연결하는 다수의 신호라인이 형성되어 있다. 상기 COF 필름(300)은 예를 들어, 휴대폰과 같은 소형 모델에 적용되는 것으로, 액정표시패널(100)에 구성되는 게이트라인 및 데이터라인 등의 구동신호, 영상신호 및 제어신호 등을 생성하는 인쇄회로기판의 기능을 한다.

상기 COF 필름(300)에 형성된 신호라인은 도 7에 도시된 바와 같이, 상기 게이트라인(GL)과 동일한 재질 및 동일 공정을 통해 형성된 제1 금속패턴(310a)과, 상기 제1 금속패턴(310a)과 전기적으로 접속되는 제2 금속패턴(310b)으로 구성된다.

상기 COF 필름(300) 상에 형성된 신호라인은 베이스 필름(301) 상에 형성된 제1 금속패턴(310a)과, 상기 제1 금속패턴(310a) 상에 순차적으로 형성된 게이트 절연막(305) 및 보호층(307)과, 상기 보호층(307) 상에 형성되며 상기 제1 금속패턴(310a)과 전기적으로 접속된 제2 금속패턴(310b)을 포함한다.

상기 제1 금속패턴(310a)은 중간이 끊어져 있는 구조로 다음 패턴과 일정간격 이격되어 형성된다. 상기 제1 금속패턴(310a)은 상기 베이스 필름(301) 상에 적층된 후 상기 베이스 필름(301)의 일정부분이 노출되게 하는 식각 공정을 통해 중 간이 끊어져 있는 구조로 형성된다. 이때, 상기 제1 금속패턴(310a)은 상기 액정표시패널(100)의 게이트라인(GL)과 동일한 재질 및 동일한 공정을 통해 형성된다.

상기 제1 금속패턴(310a)이 형성된 베이스 필름(301) 상에 게이트 절연막(305) 및 보호층(307)을 순차적으로 적층하고, 이어 상기 게이트 절연막(305) 및 보호층(307)을 식각하여 상기 제1 금속패턴(310a)의 일부분이 노출되게 하는 컨택홀(H)을 형성한다.

이어, 상기 컨택홀(H)이 형성된 베이스 필름(301) 상에 제2 금속패턴(310b)을 형성한다. 상기 제2 금속패턴(310b)은 상기 컨택홀(H)을 통해 상기 제1 금속패턴(310a)과 전기적으로 접속된다. 상기 제2 금속패턴(310b)은 상기 액정표시패널(100)의 화소에 형성된 화소전극과 동일한 투명한 전극으로 형성될 수 있지만, MoTi, ZnO와 같은 금속재질로 형성될 수 있다.

공정시에 외부로부터 정전기가 발생하게 되면, 상기 정전기는 상기 COF 필름(300)의 제2 금속패턴(310b)을 유입될 수 있다. 상기 제2 금속패턴(310b)으로 정전기가 유입되면, 상기 제2 금속패턴(310b)과 전기적으로 접속되는 제1 금속패턴(310a)으로 정전기가 유입된다.

상기 제1 금속패턴(310a)으로 정전기가 유입되더라도 상기 제1 금속패턴(310a)은 일정부분이 끊어져 있는 구조로 형성되어 다음에 위치하는 제1 금속패턴(310a)과 전기적으로 접속되지 않으므로 상기 제1 금속패턴(310a)으로 유입된 정전기가 차단되어 상기 본딩부(110) 및 액정표시패널(100) 내부로 유입되지 못한다.

따라서, 본 발명에 따른 액정표시장치는 제조 공정시에 정전기가 발생하여 상기 COF 필름(300)으로 정전기가 유입되더라도 상기 COF 필름(300)의 제1 금속패턴(310a)이 일정부분 끊어져 있는 구조로 형성되기 때문에 상기 정전기가 상기 본딩부(110) 및 액정표시패널(100)의 내부까지 유입되는 것을 방지할 수 있다.

도 1은 본딩부를 포함하는 액정표시패널을 개략적으로 나타낸 도면.

도 2는 도 1의 본딩부를 Ⅰ~ Ⅰ'을 따라 절단한 단면을 나타낸 도면.

도 3은 본 발명의 실시예에 따른 액정표시장치를 나타낸 도면.

도 4는 도 3의 액정표시장치의 일부를 개략적으로 나타낸 도면.

도 5는 도 4의 LOG 신호라인의 단면을 나타낸 도면.

도 6은 도 1의 액정표시패널에 COF 필름이 부착된 모습을 개략적으로 나타낸 도면.

도 7은 도 6의 COF 필름에 형성된 신호라인의 단면을 나타낸 도면.

Claims

일측에 본딩부를 구비하며 다수의 게이트라인과 다수의 데이터라인이 배열되고 상기 게이트라인과 데이터라인으로 정의되는 화소영역을 구비한 액정패널;

상기 본딩부는 상기 액정패널의 기판 상에 형성되며 일정부분 끊어진 제1 금속패턴과, 상기 제1 금속패턴 상에 순차적으로 형성된 게이트 절연막 및 보호층과, 상기 보호층 상에 형성되며 상기 게이트 절연막 및 보호층을 식각하여 상기 제1 금속패턴의 일부분이 노출되게 하는 컨택홀 및 상기 컨택홀을 통해 상기 노출된 제1 금속패턴과 전기적으로 접속된 제2 금속패턴을 포함하는 것을 특징으로 하는 액정표시장치.
제1 항에 있어서,

상기 제1 금속패턴은 상기 게이트라인과 동일한 재질로 형성되며 상기 기판 상에 적층된 후 상기 기판의 일정부분을 노출시키는 식각 공정을 통해 중간이 끊어져 있는 구조를 갖는 것을 특징으로 하는 액정표시장치.
제1 항에 있어서,

상기 제2 금속패턴은 상기 화소영역에 형성된 화소전극과 동일한 투명한 전극 또는 MoTi, ZnO 중 어느 하나의 재질로 형성되는 것을 특징으로 하는 액정표시장치.
일측에 본딩부를 구비하며 다수의 게이트라인과 다수의 데이터라인이 배열되고 상기 게이트라인과 데이터라인으로 정의되는 화소영역을 구비한 액정패널; 및

상기 본딩부에 부착되어 상기 게이트라인과 데이터라인으로 신호를 제공하기 위한 다수의 신호라인들이 형성된 COF(Chip On Flexible Printed Circuit) 필름;을 포함하고,

상기 COF 필름에 형성된 신호라인은 베이스 피름 상에 형성되며 일정부분 끊어진 제1 금속패턴과, 상기 제1 금속패턴 상에 순차적으로 형성된 절연막과, 상기절연막 상에 형성되며 상기 절연막을 식각하여 상기 제1 금속패턴의 일부분이 노출되게 하는 컨택홀 및 상기 컨택홀을 통해 상기 노출된 제1 금속패턴과 전기적으로 접속된 제2 금속패턴을 포함하는 것을 특징으로 하는 액정표시장치.
제4 항에 있어서,

상기 제1 금속패턴은 상기 게이트라인과 동일한 재질로 형성되며 상기 기판 상에 적층된 후 상기 기판의 일정부분을 노출시키는 식각 공정을 통해 중간이 끊어져 있는 구조를 갖는 것을 특징으로 하는 액정표시장치.
제4 항에 있어서,

상기 제2 금속패턴은 상기 화소영역에 형성된 화소전극과 동일한 투명한 전극 또는 MoTi, ZnO 중 어느 하나의 재질로 형성되는 것을 특징으로 하는 액정표시 장치.
액정셀들이 매트릭스 형태로 배열된 표시영역 및 상기 표시영역을 제외한 비표시영역으로 구분되는 액정표시패널;

상기 액정표시패널의 비표시영역의 일측에 위치하며 상기 다수의 게이트라인을 구동하는 게이트 구동부;

상기 액정표시패널의 일측에 접속되어 상기 게이트 구동부로 구동신호 및 구동전압을 제공하는 인쇄회로기판;

상기 액정패널과 상기 인쇄회로기판 사이를 중계하는 가연성 인쇄회로기판; 및

상기 인쇄회로기판과 가연성 인쇄회로기판 및 상기 액정표시패널의 비표시영역에 걸쳐 형성되어 상기 구동신호 및 구동전압을 상기 게이트 구동부로 제공하는 LOG 신호라인;을 포함하고,

상기 LOG 신호라인은 상기 액정패널의 기판 상에 형성되며 일정부분 끊어진 제1 금속패턴과, 상기 제1 금속패턴 상에 순차적으로 형성된 게이트 절연막 및 보호층과, 상기 보호층 상에 형성되며 상기 게이트 절연막 및 보호층을 식각하여 상기 제1 금속패턴의 일부분이 노출되게 하는 컨택홀 및 상기 컨택홀을 통해 상기 노출된 제1 금속패턴과 전기적으로 접속된 제2 금속패턴을 포함하는 것을 특징으로 하는 액정표시장치.
제7 항에 있어서,

상기 제1 금속패턴은 상기 게이트라인과 동일한 재질로 형성되며 상기 기판 상에 적층된 후 상기 기판의 일정부분을 노출시키는 식각 공정을 통해 중간이 끊어져 있는 구조를 갖는 것을 특징으로 하는 액정표시장치.
제7 항에 있어서,

상기 제2 금속패턴은 상기 화소영역에 형성된 화소전극과 동일한 투명한 전극 또는 MoTi, ZnO 중 어느 하나의 재질로 형성되는 것을 특징으로 하는 액정표시장치.