KR20200076855A - 표시패널 및 표시장치 - Google Patents

표시패널 및 표시장치 Download PDF

Info

Publication number
KR20200076855A
KR20200076855A KR1020180165764A KR20180165764A KR20200076855A KR 20200076855 A KR20200076855 A KR 20200076855A KR 1020180165764 A KR1020180165764 A KR 1020180165764A KR 20180165764 A KR20180165764 A KR 20180165764A KR 20200076855 A KR20200076855 A KR 20200076855A
Authority
KR
South Korea
Prior art keywords
disposed
region
signal wiring
area
active
Prior art date
Application number
KR1020180165764A
Other languages
English (en)
Other versions
KR102657409B1 (ko
Inventor
김준형
박지혜
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180165764A priority Critical patent/KR102657409B1/ko
Priority to CN202310087576.5A priority patent/CN116203764A/zh
Priority to CN201911213981.7A priority patent/CN111352275B/zh
Priority to US16/707,218 priority patent/US11145680B2/en
Publication of KR20200076855A publication Critical patent/KR20200076855A/ko
Application granted granted Critical
Publication of KR102657409B1 publication Critical patent/KR102657409B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예들은 표시패널 및 표시장치에 관한 것으로서, 더욱 상세하게는, 액티브 영역과 상기 액티브 영역을 둘러싸며, 제1 영역, 제2 영역 및 제3 영역을 포함하는 넌-액티브 영역을 포함하는 기판, 제1 내지 제3 영역에 배치된 적어도 하나의 신호 배선, 적어도 하나의 신호 배선 상에 배치된 적어도 하나의 연결 패턴 및 넌-액티브 영역에 배치된 실런트를 포함하고, 넌-액티브 영역의 제1 내지 제3 영역 중 적어도 하나의 영역에서, 신호 배선과 연결 패턴이 중첩되되, 신호 배선은 적어도 하나의 개구부를 구비하는 메쉬 형상인 영역을 포함하며, 적어도 하나의 연결 패턴은 개구부의 일부 또는 전부와 미 중첩될 수 있으며, 실런트는 제1 내지 제3 영역 중 적어도 하나의 영역과 중첩될 수 있다. 이를 통해, 실런트 물질의 경화를 충분히 할 수 있다.

Description

표시패널 및 표시장치{DISPLAY PANEL AND DISPLAY DEVICE}
본 발명은 표시패널 및 표시장치에 관한 것이다.
액정 표시장치는 콘트라스트 비(contrast ratio)가 크고 동화상 표시에 적합하며 소비전력이 적다는 특징을 보여 노트북, 모니터, TV 등의 다양한 분야에서 활용되고 있다. 액정은 분자 구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과, 전기장 내에 놓일 경우 그 크기에 따라 분자 배열 방향이 변화되는 분극 성질을 띠며, 액정 표시장치는 액정의 광학적 이방성과 분극 성질을 이용하여 화상을 구현한다.
일반적인 액정 표시장치 제조 공정은 어레이 기판 및 컬러 필터 기판을 각각 형성하기 위한 기판 제조 공정과, 액정 패널을 완성하는 셀(cell) 공정, 그리고 액정 패널과 백라이트를 일체화시키는 모듈(module) 공정으로 구분될 수 있다.
액정 패널을 완성하는 공정에서, 어레이 기판 및 컬러필터 기판을 서로 합착하기 위하여 기판의 외곽에 실런트(sealant)가 형성된다. 상기 실런트는 셀 갭(cell gap)을 유지하는 역할도 한다. 액정 패널의 신뢰성 등을 위해서는 실런트를 잘 경화시키는 것이 필수적이며, 그에 소요되는 작업시간을 단축하는 것도 중요하다.
본 발명의 실시예들의 목적은, 넌-액티브 영역에 배치된 실런트가 충분히 경화될 수 있는 구조를 갖는 표시패널 및 표시장치를 제공하는 데 있다.
본 발명의 실시예들의 다른 목적은, 넌-액티브 영역에 배치되는 실런트 물질을 빠르게 경화시킬 수 있는 구조를 갖는 표시패널 및 표시장치를 제공하는 데 있다.
본 발명의 실시예들의 또 다른 목적은, 넌-액티브 영역의 면적을 줄일 수 있는 구조를 갖는 표시패널 및 표시장치를 제공하는 데 있다.
본 발명의 실시예들은, 액티브 영역과 상기 액티브 영역을 둘러싸며, 서로 이격된 제1 영역, 제2 영역 및 제3 영역을 포함하는 넌-액티브 영역을 포함하는 기판, 제1 내지 제3 영역 각각에 배치된 적어도 하나의 신호 배선, 적어도 하나의 신호 배선 상에 배치된 적어도 하나의 연결 패턴 및 넌-액티브 영역에 배치된 실런트를 포함하고, 넌-액티브 영역의 제1 내지 제3 영역 중 적어도 하나의 영역에서, 신호 배선과 연결 패턴이 중첩되되, 신호 배선은 적어도 하나의 개구부를 구비하는 메쉬 형상인 영역을 포함하며, 적어도 하나의 연결 패턴은 개구부의 일부 또는 전부와 미 중첩될 수 있으며, 실런트는 제1 내지 제3 영역 중 적어도 하나의 영역과 중첩될 수 있다.
제1 영역에서, 신호 배선이 개구부를 갖는 영역은 신호 배선의 일부와 중첩된 적어도 하나의 액티브층을 더 포함할 수 있다.
액티브층 상에 제1 및 제2 연결 패턴이 배치되고, 제1 및 제2 연결 패턴 각각은 하나의 액티브층과 전기적으로 연결될 수 있다.
제1 및 제2 연결 패턴은 서로 이격하여 배치되고, 제1 및 제2 연결 패턴 각각은 액티브 영역에 배치된 다수의 데이터 라인과 연결될 수 있다.
제2 영역에서, 연결 패턴은 신호 배선의 개구부와 대응되는 위치에서 연결 패턴의 개구부를 가질 수 있다.
제2 영역에 배치된 신호 배선과 연결 패턴 사이에 적어도 하나의 절연막이 배치되고, 신호 배선과 연결 패턴이 중첩된 영역에서, 절연막 구비된 홀을 통해 신호 배선과 연결 패턴이 전기적으로 연결될 수 있다.
제3 영역에는 적어도 하나의 게이트 구동 회로가 배치되고, 제3 영역에 배치된 적어도 하나의 연결 패턴은 게이트 구동 회로와 전기적으로 연결될 수 있다.
실런트는 신호 배선의 적어도 하나의 개구부와 중첩될 수 있다.
본 발명의 실시예들에 따르면, 넌-액티브 영역에 배치된 실런트가 충분히 경화될 수 있는 구조를 갖는 표시패널 및 표시장치를 제공할 수 있다.
본 발명의 실시예들에 따르면, 넌-액티브 영역에 배치되는 실런트 물질을 빠르게 경화시킬 수 있는 구조를 갖는 표시패널 및 표시장치를 제공할 수 있다.
본 발명의 실시예들에 따르면, 넌-액티브 영역의 면적을 줄일 수 있는 구조를 갖는 표시패널 및 표시장치를 제공할 수 있다.
도 1은 본 발명의 실시예들에 따른 전자장치의 개략적인 시스템 구성도이다.
도 2는 본 발명의 실시예들에 따른 전자장치의 시스템 구현 예시도이다.
도 3은 본 발명의 실시예에 따른 표시장치의 사시도이다.
도 4는 도 2의 X영역의 일부에 해당하는 제1 영역을 도시한 단면도이다.
도 5는 도 4의 A-B를 따라 절단한 단면도이다.
도 6은 도 4의 C-D를 따라 절단한 도면이다.
도 7은 도 2의 X영역의 일부에 해당하는 제2 영역을 도시한 단면도이다.
도 8은 도 7의 E-F를 따라 절단한 단면도이다.
도 9는 도 7의 G-H를 따라 절단한 도면이다.
도 10은 도 2의 X영역의 일부에 해당하는 제3 영역을 도시한 단면도이다.
도 11은 도 10의 I-J를 따라 절단한 단면도이다.
도 12는 도 10의 K-L을 따라 절단한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
또한, 본 발명의 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 발명의 실시예들에서의 구성 요소들을 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석되어야 할 것이다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성 요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
또한, 본 발명의 실시예들에서의 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것일 뿐이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
또한, 본 발명의 실시예들에서의 특징들(구성들)이 부분적으로 또는 전체적으로 서로 결합 또는 조합 또는 분리 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예는 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 전자장치의 개략적인 시스템 구성도이다.
본 발명의 실시예들에 따른 전자장치는 표시장치, 조명장치, 발광장치 등을 포함할 수 있다. 아래에서는, 설명의 편의를 위하여, 표시장치를 중심으로 설명한다. 하지만, 표시장치뿐만 아니라, 트랜지스터를 포함하기만 하면, 조명장치, 발광장치 등의 다른 다양한 전자장치에도 동일하게 적용될 수 있을 것이다.
본 발명의 실시예들에 따른 전자장치는, 영상을 표시하거나 빛을 출력하는 패널(PNL)과, 이러한 패널(PNL)을 구동하기 위한 구동회로를 포함할 수 있다.
패널(PNL)은, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되고 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)에 의해 정의되는 다수의 서브픽셀(SP)이 매트릭스 타입으로 배열될 수 있다.
패널(PNL)에서 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)은 서로 교차하여 배치될 수 있다. 예를 들어, 다수의 게이트 라인(GL)은 행(Row) 또는 열(Column)으로 배열될 수 있고, 다수의 데이터 라인(DL)은 열(Column) 또는 행(Row)으로 배열될 수 있다. 아래에서는, 설명의 편의를 위하여, 다수의 게이트 라인(GL)은 행(Row)으로 배치되고, 다수의 데이터 라인(DL)은 열(Column)로 배치되는 것으로 가정한다.
패널(PNL)에는, 서브픽셀 구조 등에 따라, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL) 이외에, 다른 종류의 신호배선들이 배치될 수 있다. 구동전압 배선, 기준전압 배선, 또는 공통전압 배선 등이 더 배치될 수 있다.
패널(PNL)은 LCD (Liquid Crystal Display) 패널, OLED (Organic Light Emitting Diode) 패널 등 다양한 타입의 패널일 수 있다.
패널(PNL)에 배치되는 신호배선들의 종류는, 서브픽셀 구조, 패널 타입(예: LCD 패널, OLED 패널 등) 등에 따라 달라질 수 있다. 그리고, 본 명세서에서는 신호배선은 신호가 인가되는 전극을 포함하는 개념일 수도 있다.
패널(PNL)은 화상(영상)이 표시되는 액티브 영역(A/A)과, 그 외곽 영역이고 화상이 표시되지 않는 넌-액티브 영역(N/A)을 포함할 수 있다. 여기서, 넌-액티브 영역(N/A)은 베젤 영역이라고도 한다.
액티브 영역(A/A)에는 화상 표시를 위한 다수의 서브픽셀(SP)이 배치될 수 있다.
넌-액티브 영역(N/A)에는 데이터 드라이버(DDR)가 전기적으로 연결되기 위한 패드부가 배치되고, 이러한 패드부와 다수의 데이터 라인(DL) 간의 연결을 위한 다수의 데이터 링크 라인이 배치될 수도 있다. 여기서, 다수의 데이터 링크 라인은 다수의 데이터 라인(DL)이 넌-액티브 영역(N/A)으로 연장된 부분들이거나, 다수의 데이터 라인(DL)과 전기적으로 연결된 별도의 패턴들일 수 있다.
또한, 넌-액티브 영역(N/A)에는 데이터 드라이버(DDR)가 전기적으로 연결되는 패드 부를 통해 게이트 드라이버(GDR)로 게이트 구동에 필요한 전압(신호)을 전달해주기 위한 게이트 구동 관련 배선들이 배치될 수 있다. 예를 들어, 게이트 구동 관련 배선들은, 클럭 신호를 전달해주기 위한 클럭 배선들, 게이트 전압(VGH, VGL)을 전달해주는 게이트 전압 배선들, 스캔신호 생성에 필요한 각종 제어신호를 전달해주는 게이트 구동 제어 신호배선들 등을 포함할 수 있다. 이러한 게이트 구동 관련 배선들은, 액티브 영역(A/A)에 배치되는 게이트 라인들(GL)과 다르게, 넌-액티브 영역(N/A)에 배치될 수 있다.
구동회로는, 다수의 데이터 라인(DL)을 구동하는 데이터 드라이버(DDR)와, 다수의 게이트 라인(GL)을 구동하는 게이트 드라이버(GDR)와, 데이터 드라이버(DDR) 및 게이트 드라이버(GDR)를 제어하는 컨트롤러(CTR) 등을 포함할 수 있다.
데이터 드라이버(DDR)는 다수의 데이터 라인(DL)으로 데이터 전압을 출력함으로써 다수의 데이터 라인(DL)을 구동할 수 있다.
게이트 드라이버(GDR)는 다수의 게이트 라인(GL)으로 스캔신호를 출력함으로써 다수의 게이트 라인(GL)을 구동할 수 있다.
컨트롤러(CTR)는, 데이터 드라이버(DDR) 및 게이트 드라이버(GDR)의 구동 동작에 필요한 각종 제어신호(DCS, GCS)를 공급하여 데이터 드라이버(DDR) 및 게이트 드라이버(GDR)의 구동 동작을 제어할 수 있다. 또한, 컨트롤러(CTR)는 데이터 드라이버(DDR)로 영상데이터(DATA)를 공급할 수 있다.
컨트롤러(CTR)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상데이터를 데이터 드라이버(DDR)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터(DATA)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
컨트롤러(CTR)는, 데이터 드라이버(DDR) 및 게이트 드라이버(GDR)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등의 타이밍 신호를 외부 (예: 호스트 시스템)로부터 입력 받아, 각종 제어 신호들을 생성하여 데이터 드라이버(DDR) 및 게이트 드라이버(GDR)로 출력한다.
예를 들어, 컨트롤러(CTR)는, 게이트 드라이버(GDR)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
또한, 컨트롤러(CTR)는, 데이터 드라이버(DDR)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
컨트롤러(CTR)는, 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어장치일 수 있다.
컨트롤러(CTR)는, 데이터 드라이버(DDR)와 별도의 부품으로 구현될 수도 있고, 데이터 드라이버(DDR)와 함께 통합되어 집적회로로 구현될 수 있다.
데이터 드라이버(DDR)는, 컨트롤러(CTR)로부터 영상데이터(DATA)를 입력 받아 다수의 데이터 라인(DL)로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 드라이버(DDR)는 소스 드라이버라고도 한다.
데이터 드라이버(DDR)는 다양한 인터페이스를 통해 컨트롤러(CTR)와 각종 신호를 주고받을 수 있다.
게이트 드라이버(GDR)는, 다수의 게이트 라인(GL)로 스캔신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동한다. 여기서, 게이트 드라이버(GDR)는 스캔 드라이버라고도 한다.
게이트 드라이버(GDR)는, 컨트롤러(CTR)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔신호를 다수의 게이트 라인(GL)로 순차적으로 공급한다.
데이터 드라이버(DDR)는, 게이트 드라이버(GDR)에 의해 특정 게이트 라인이 열리면, 컨트롤러(CTR)로부터 수신한 영상데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)로 공급한다.
데이터 드라이버(DDR)는, 패널(PNL)의 일 측(예: 상측 또는 하측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 패널(PNL)의 양측(예: 상 측과 하 측)에 모두 위치할 수도 있다.
게이트 드라이버(GDR)는, 패널(PNL)의 일 측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 패널(PNL)의 양측(예: 좌 측과 우 측)에 모두 위치할 수도 있다.
데이터 드라이버(DDR)는 하나 이상의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 구현될 수 있다.
각 소스 드라이버 집적회로(SDIC)는 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다. 데이터 드라이버(DDR)는, 경우에 따라서, 하나 이상의 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.
각 소스 드라이버 집적회로(SDIC)는, TAB (Tape Automated Bonding) 타입 또는 COG (Chip On Glass) 타입으로 패널(PNL)의 본딩 패드(Bonding Pad)에 연결되거나 패널(PNL) 상에 직접 배치될 수도 있다. 경우에 따라서, 각 소스 드라이버 집적회로(SDIC)는 패널(PNL)에 집적화되어 배치될 수도 있다. 또한, 각 소스 드라이버 집적회로(SDIC)는 COF (Chip On Film) 타입으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로(SDIC)는 회로필름 상에 실장 되어, 회로필름을 통해 패널(PNL)에서의 데이터 라인들(DL)과 전기적으로 연결될 수 있다.
게이트 드라이버(GDR)는 다수의 게이트 구동회로(GDC)를 포함할 수 있다. 여기서, 다수의 게이트 구동회로(GDC)는 다수의 게이트 라인(GL)과 각각 대응될 수 있다.
각 게이트 구동회로(GDC)는 시프트 레지스터(Shift Register), 레벨 시프터(Level Shifter) 등을 포함할 수 있다.
각 게이트 구동회로(GDC)는 TAB (Tape Automated Bonding) 타입 또는 COG (Chip On Glass) 타입으로 패널(PNL)의 본딩 패드(Bonding Pad)에 연결될 수 있다. 또한, 각 게이트 구동회로(GDC)는 COF (Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 게이트 구동회로(GDC)는 회로필름 상에 실장 되어, 회로필름을 통해 패널(PNL)에서의 게이트 라인들(GL)과 전기적으로 연결될 수 있다. 또한, 각 게이트 구동회로(GDC)는 GIP (Gate In Panel) 타입으로 구현되어 패널(PNL)에 내장될 수 있다. 즉, 각 게이트 구동회로(GDC)는 패널(PNL)에 직접 형성될 수 있다.
도 2는 본 발명의 실시예들에 따른 전자장치의 시스템 구현 예시도이다.
도 2를 참조하면, 본 발명의 실시예들에 따른 전자장치에서, 데이터 드라이버(DDR)는 다양한 타입들(TAB, COG, COF 등) 중 COF (Chip On Film) 타입으로 구현되고, 게이트 드라이버(GDR)는 다양한 타입들(TAB, COG, COF, GIP 등) 중 GIP (Gate In Panel) 타입으로 구현될 수 있다.
데이터 드라이버(DDR)는 하나 이상의 소스 드라이버 집적회로(SDIC)로 구현될 수 있다. 도 2는 데이터 드라이버(DDR)가 다수의 소스 드라이버 집적회로(SDIC)로 구현된 경우를 예시한 것이다.
데이터 드라이버(DDR)가 COF 타입으로 구현된 경우, 데이터 드라이버(DDR)를 구현한 각 소스 드라이버 집적회로(SDIC)는, 소스 측 회로필름(SF) 상에 실장 될 수 있다.
소스 측 회로필름(SF)의 일 측은 패널(PNL)의 넌-액티브 영역(N/A)에 존재하는 패드 부 (패드들의 집합체)와 전기적으로 연결될 수 있다.
소스 측 회로필름(SF) 상에는, 소스 드라이버 집적회로(SDIC)와 패널(PNL)을 전기적으로 연결해주기 위한 배선들이 배치될 수 있다.
전자장치는, 다수의 소스 드라이버 집적회로(SDIC)와 다른 장치들 간의 회로적인 연결을 위해, 하나 이상의 소스 인쇄회로기판(SPCB)과, 제어 부품들과 각종 전기 장치들을 실장 하기 위한 컨트롤 인쇄회로기판(CPCB)을 포함할 수 있다.
하나 이상의 소스 인쇄회로기판(SPCB)에는 소스 드라이버 집적회로(SDIC)가 실장 된 소스 측 회로필름(SF)의 타 측이 연결될 수 있다.
즉, 소스 드라이버 집적회로(SDIC)가 실장 된 소스 측 회로필름(SF)은, 일 측이 패널(PNL)의 넌-액티브 영역(N/A)과 전기적으로 연결되고, 타 측이 소스 인쇄회로기판(SPCB)과 전기적으로 연결될 수 있다.
컨트롤 인쇄회로기판(CPCB)에는, 데이터 드라이버(DDR) 및 게이트 드라이버(GDR) 등의 동작을 제어하는 컨트롤러(CTR)가 배치될 수 있다.
또한, 컨트롤 인쇄회로기판(CPCB)에는, 패널(PNL), 데이터 드라이버(DDR) 및 게이트 드라이버(GDR) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 파워 관리 집적회로(PMIC: Power Management IC) 등이 더 배치될 수도 있다.
소스 인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 적어도 하나의 연결 부재(CBL)를 통해 회로적으로 연결될 수 있다. 여기서, 연결 부재(CBL)는, 일 예로, 가요성 인쇄 회로(FPC: Flexible Printed Circuit), 가요성 플랫 케이블(FFC: Flexible Flat Cable) 등일 수 있다.
하나 이상의 소스 인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 하나의 인쇄회로기판으로 통합되어 구현될 수도 있다.
게이트 드라이버(GDR)가 GIP (Gate In Panel) 타입으로 구현된 경우, 게이트 드라이버(GDR)에 포함된 다수의 게이트 구동회로(GDC)는 패널(PNL)의 넌-액티브 영역(N/A) 상에 직접 형성될 수 있다.
다수의 게이트 구동회로(GDC) 각각은 패널(PNL)에서의 액티브 영역(A/A)에 배치된 해당 게이트 라인(GL)으로 해당 스캔신호(SCAN)를 출력할 수 있다.
패널(PNL) 상에 배치된 다수의 게이트 구동회로(GDC)는, 넌-액티브 영역(N/A)에 배치된 게이트 구동 관련 배선들을 통해, 스캔신호 생성에 필요한 각종 신호(클럭신호, 하이 레벨 게이트 전압(VGH), 로우 레벨 게이트 전압(VGL), 스타트 신호(VST), 리셋 신호(RST) 등)를 공급받을 수 있다.
넌-액티브 영역(N/A)에 배치된 게이트 구동 관련 배선들은, 다수의 게이트 구동회로(GDC)에 가장 인접하게 배치된 소스 측 회로필름(SF)과 전기적으로 연결될 수 있다.
도 3은 본 발명의 실시예에 따른 표시장치의 사시도이다.
도 3을 참조하면, 표시장치(DP)는 제1 기판(SUB1) 및 제1 기판(SUB1)과 대향하는 제2 기판(SUB2)을 포함할 수 있다.
여기서, 제1 기판(SUB1)은 트랜지스터(TR) 어레이 기판이고, 제2 기판(SUB2)은 컬러필터 기판일 수 있으나, 본 발명이 이에 한정되지 않는다. 예를 들면, 컬러필터가 제1 기판(SUB1)에 배치될 수도 있다.
제1 기판(SUB1)과 제2 기판(SUB2) 사이에는 액정층이 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 기판(SUB1)과 제2 기판(SUB2) 사이에는 제1 기판(SUB1) 및 제2 기판(SUB2)을 합착시키는 실런트(SEAL)가 배치될 수 있다. 실런트(SEAL)는 제1 기판(SUB1)과 제2 기판(SUB2)의 사이에서, 각 기판(SUB1, SUB2)의 가장자리를 두르도록 배치될 수 있다.
제1 기판(SUB1)의 액티브 영역(A/A)에는 도 1에 도시된 바와 같이, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되고 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)에 의해 정의되는 다수의 서브픽셀(SP)이 매트릭스 타입으로 배열될 수 있다.
제1 기판(SUB1)의 넌-액티브 영역(N/A)에는 도 1에 도시된 바와 같이, 데이터 드라이버(DDR)가 전기적으로 연결되기 위한 패드부가 배치되고, 이러한 패드부와 다수의 데이터 라인(DL) 간의 연결을 위한 다수의 데이터 링크 라인이 배치될 수도 있다. 또한, 넌-액티브 영역(N/A)에는 데이터 드라이버(DDR)가 전기적으로 연결되는 패드 부를 통해 게이트 드라이버(GDR)로 게이트 구동에 필요한 전압(신호)을 전달해주기 위한 게이트 구동 관련 배선들이 배치될 수 있다.
그리고, 제2 기판(SUB2)에는 컬러를 구현하는 컬러필터와 컬러의 혼색을 방지하는 블랙 매트릭스가 마련될 수 있으나, 본 발명이 이러한 구조에 한정되는 것은 아니다.
한편, 상술한 바와 같이, 제1 기판(SUB1)의 넌-액티브 영역(N/A)에는 신호를 전달해주기 위한 다수의 배선(후술하는 설명에서는 신호 배선이라고 명명함)들이 배치될 수 있다.
또한, 실런트(SEAL)가 배치된 제1 기판(SUB1)의 넌-액티브 영역(N/A)에도 다수의 신호 배선들이 배치될 수 있다.
실런트(SEAL)가 배치된 재1 기판(SUB1)은 다수의 영역을 포함할 수 있으며, 후술하는 설명에서는 설명의 편의를 위하여 실런트(SEAL)가 배치된 제1 기판(SUB1)의 다수의 영역이 제1 내지 제3 영역을 포함하는 구성으로 설명한다.
제1 내지 제3 영역 중 적어도 하나의 영역은 실런트(SEAL)와 중첩하는 영역일 수 있다.
여기서, 제1 영역은 제2 영역에 비해 표시장치(DP)의 액티브 영역(A/A)에 가깝게 위치되고, 제2 영역은 제3 영역에 비해 액티브 영역(A/A)에 가깝게 위치될 수 있다. 즉, 제1 내지 제3 영역 중 제1 영역이 액티브 영역(A/A)에 가장 가깝게 위치되고, 제1 내지 제3 영역 중 제3 영역이 액티브 영역(A/A)에서 가장 멀리 위치될 수 있다.
도 4는 도 2의 X영역의 일부에 해당하는 제1 영역을 도시한 단면도이다. 도 5는 도 4의 A-B를 따라 절단한 단면도이다.
넌-액티브 영역(N/A)의 제1 영역(A1)은, 검사 영역일 수 있다. 예를 들면, 검사 영역은 제1 기판(SUB1)에 배치되는 각종 신호 배선들의 불량 등을 검사를 위해 존재하는 영역일 수 있으며, 다수의 트랜지스터 및 다수의 신호 배선들이 포함될 수 있다.
도 4를 참조하면, 넌-액티브 영역(N/A)의 제1 영역(A1)에서, 제1 기판(SUB1) 상에는 다수의 신호 배선(SL)이 배치될 수 있다.
제1 영역(A1)에 배치된 신호 배선(SL)들 중 일부의 신호 배선(SL)은 적어도 하나의 개구부(OPN)을 구비하는 메쉬(Mesh) 형상으로 이루어질 수 있다. 예를 들면, 신호 배선(SL)은 제1 방향으로 연장되는 신호 배선 패턴과 제1 방향과 교차하는 방향인 제2 방향으로 연장되는 신호 배선 패턴이 서로 중첩되어 적어도 하나의 개구부(OPN)를 구비할 수 있다.
메쉬 형상으로 이루어진 신호 배선(SL)은 다수의 연결 패턴(CP1, CP2)이 중첩될 수 있다. 제1 영역(A1)에서 다수의 연결 패턴(CP1, CP2) 각각은 일 방향으로 연장되는 라인 형상일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
그리고, 적어도 하나의 액티브층(ACT)은 메쉬 형상으로 이루어진 신호 배선(SL)과 다수의 연결 패턴(CP1, CP2)과 중첩될 수 있다. 동일 액티브층(ACT) 상에 배치된 제1 연결 패턴(CP1)과 제2 연결 패턴(CP2)은 서로 이격하여 배치될 수 있다.
다수의 연결 패턴(CP1, CP2) 및 액티브층(ACT)은 신호 배선(SL)의 개구부(OPN)의 일부 또는 전부와 미 중첩될 수 있다. 즉, 적어도 하나의 개구부(OPN)를 구비하는 신호 배선(SL)과 중첩되는 다수의 연결 패턴(CP1, CP2) 및 액티브층(ACT)은 신호 배선(SL)의 개구부(OPN)를 노출하도록 배치될 수 있다.
한편, 도 4에서는 도시하지 않았으나, 적어도 하나의 개구부(OPN)를 구비하는 신호 배선(SL)은 액티브 영역(A/A)에 배치된 신호 배선과 연결될 수 있다.
넌-액티브 영역(N/A)에서, 적어도 하나의 개구부(OPN)를 구비하는 신호 배선(SL), 연결 패턴(CP1, CP2) 및 액티브층(ACT)은 각각 서로 중첩되어 트랜지스터가 될 수 있다.
도 5를 참조하면, 기판(SUB) 상에 신호 배선(SL)이 배치될 수 있다.
신호 배선(SL) 상에는 제1 절연막(INS1)이 배치될 수 있다. 제1 절연막(INS1) 상에는 액티브층(ACT)이 배치될 수 있다.
액티브층(ACT)은 신호 배선(SL)과 중첩되도록 배치될 수 있다.
액티브층(ACT) 상에는 제1 연결 패턴(CP1) 및 제2 연결 패턴(CP2)이 서로 이격되도록 배치될 수 있다.
제1 및 제2 연결패턴(CP1, CP2) 상에는 제2 절연막(INS2) 및 제3 절연막(INS3)이 배치될 수 있다. 여기서, 제3 절연막(INS3)은 다수의 트랜지스터(TR)가 배치된 기판(SUB)을 평탄하게 해주는 역할을 할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제3 절연막(INS3) 상에는 실런트(SEAL)가 배치될 수 있다.
한편, 신호 배선(SL), 액티브층(ACT), 제1 및 제2 연결패턴(CP1, CP2)은 하나의 트랜지스터(TR)가 될 수 있다.
트랜지스터(TR)는 액티브 영역(A/A)에 배치된 다수의 신호 라인의 불량 등을 검사하는데 사용될 수 있다.
한편, 제1 영역(A1) 상에는 실런트(A1)가 배치될 수 있다. 이를 도 6을 참조하여 검토하면 다음과 같다.
도 6은 도 4의 C-D를 따라 절단한 도면이다.
도 6을 참조하면, 제1 영역(A1)에서 기판(SUB)상에 다수의 트랜지스터(TR)가 서로 이격하여 배치될 수 있다.
다시 말해, 하나의 트랜지스터(TR)와 다른 트랜지스터(TR) 사이에는 다수의 배선 또는 액티브층(ACT)이 배치되지 않고, 다수의 절연층(INS1, INS2, INS3)만 배치될 수 있다.
다수의 트랜지스터(TR)가 배치된 기판(SUB) 상에는 제3 절연막(INS3)이 배치될 수 있다.
한편, 제1 영역(A1)에 배치된 다수의 신호 배선(SL)은 액티브 영역(A/A)에 배치되는 게이트 라인과 동일층에 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제1 및 제2 연결 패턴(CP1, CP2)은 액티브 영역(A/A)에 배치되는 게이트 라인과 동일층에 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제3 절연막(INS3) 상에는 실런트(SEAL)가 배치될 수 있다.
실런트(SEAL)는 자외선(Ultraviolet light; UV)에 의해 경화되는 자외선 경화 수지일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
실런트(SEAL) 형성을 위해서는 제1 기판(SUB1)의 배면에서 실런트(SEAL) 수지가 도포된 영역으로 자외선이 조사될 수 있다.
제1 기판(SUB1)을 통과한 자외선은 제1 내지 제3 절연막(INS1, INS2, INS3)을 거쳐 실런트(SEAL) 물질에 도달하게 되고, 실런트(SEAL) 물질은 자외선에 의해 경화될 수 있다.
이와 같이, 실런트(SEAL)가 배치된 제1 영역(A1)에서 다수의 신호 배선(SL)이 적어도 하나의 개구부(OPN)를 구비하고, 신호 배선 (SL) 상에 배치된 액티브층(ACT) 및 다수의 연결 패턴(CP1, CP2)이 개구부(OPN)의 일부 또는 전체와 미 중첩되도록 배치됨으로써, 실런트(SEAL) 물질을 경화시키기 위한 자외선이 실런트(SEAL) 물질에 용이하게 도달할 수 있게 된다.
반면, 자외선이 통과하는 영역에 신호 배선(SL), 액티브층(ACT) 또는 다수의 연결 패턴(CP1, CP2)이 배치되는 경우, 자외선이 실런트(SEAL)에 충분히 도달하지 못하여 실런트(SEAL) 물질의 경화가 부족에 의한 표시장치의 불량이 발생할 수 있다. 예를 들면, 실런트(SEAL) 물질의 경화 부족으로 인해 실런트(SEAL)가 제1 기판(SUB1)과 제2 기판(SUB1)의 갭(Gap) 유지하지 못하거나, 실런트(SEAL) 물질이 흐르는 등의 불량이 발생할 수 있다.
그러나, 본 발명의 제1 영역(A1)에서는 실런트(SEAL) 물질의 경화를 위해, 자외선이 통과할 수 있는 영역을 확보할 수 있으므로, 실런트(SEAL) 물질이 충분히 경화될 수 있는 효과가 있다.
이와 더불어, 자외선이 실런트(SEAL) 물질에 충분히 도달하게 되므로, 실런트(SEAL) 물질의 경화 시간을 단축시킬 수 있는 효과가 있다.
또한, 본 발명의 실시예에서는, 적어도 하나의 신호 배선(SL)과 연결 패턴(CP) 및 액티브층(ACT)이 넌-액티브 영역(N/A)에 중첩하도록 배치됨으로써, 넌-액티브 영역(N/A)의 면적을 줄일 수 있는 효과가 있다.
이어서, 넌-액티브 영역(N/A)의 제2 영역에 대해 검토하면 다음과 같다.
도 7은 도 2의 X영역의 일부에 해당하는 제2 영역을 도시한 단면도이다. 도 8은 도 7의 E-F를 따라 절단한 단면도이다. 도 9는 도 7의 G-H를 따라 절단한 도면이다.
넌-액티브 영역(N/A)의 제2 영역(A2)은, 회로 필름으로부터 전달된 신호를 액티브 영역(A/A)에 전달하기 위해 신호 배선(SL)과 연결 패턴(SL)이 전기적으로 연결되는 영역일 수 있다.
예를 들어, 도 7을 참조하면, 다수의 신호 배선 연장 라인(SLC1, SLC2)에는 회로 필름으로부터 신호(예를 들면, 공통 전압 등)가 인가되고, 회로 필름으로부터 인가된 신호는 다수의 신호 배선 연장 라인(SLC1, SLC2) 각각과 일체로 구성된 신호 배선(SL)에 전달된다.
제2 영역(A2)에는 다수의 신호 배선(SL)이 교차되어 적어도 하나의 개구부(OPN)를 구비할 수 있다. 이와 같이, 다수의 신호 배선(SL)들은 서로 교차되어 메쉬 형상으로 이루어질 수 있다.
그리고, 적어도 하나의 연결 패턴(CP)은 다수의 신호 배선(SL)이 교차되어 메쉬 형상으로 배열된 영역에서 신호 배선(SL)과 중첩되되, 개구부(OPN)의 일부 또는 전부와 미 중첩되도록 배치될 수 있다.
구체적으로, 제2 영역(A2)에서 연결 패턴(CP)은 메쉬 형상인 신호 배선(SL)과 대응되는 형상일 수 있다. 다시 말해, 제2 영역(A2)에 배치된 연결 패턴(CP)은 신호 배선(SL)으로 인한 개구부(OPN)와 대응되는 위치에 개구부를 갖도록 메쉬 형상으로 이루어질 수 있다.
또한, 도 7에 도시된 바와 같이, 신호 배선(SL)과 연결 패턴(CP)이 중첩된 각각의 영역에서는, 신호 배선(SL)과 연결 패턴(CP)이 전기적으로 연결될 수 있다.
이에, 신호 배선(SL)으로 전달된 신호가 연결 패턴(CP)으로 전달될 수 있고, 연결 패턴(CP)으로 전달된 신호는 액티브 영역(A/A)으로 전달될 수 있다.
구체적으로 도 7에는 도시하지 않았으나, 연결 패턴(CP)은 액티브 영역(A/A)까지 연장될 수 있다. 그리고, 액티브 영역(A/A)까지 연장된 연결 패턴(CP)은 액티브 영역(A/A)에 배치된 공통 배선과 연결될 수 있다.
연결 패턴(CP)은 액티브 영역(A/A)에 배치된 다수의 박막 트랜지스터의 소스 전극 및 드레인 전극과 동일 층에 배치될 수 있다. 그리고, 연결 패턴(CP)은 연결 패턴(CP)과 공통 배선 사이에 배치된 적어도 하나의 절연막에 구비된 컨택홀을 통해 공통 배선과 전기적으로 연결될 수 있다.
구체적으로 도 8을 참조하면, 기판(SUB) 상에 신호 배선(SL)이 배치될 수 있다.
신호 배선(SL) 상에는 제1 절연막(INS1)이 배치될 수 있다.
제1 절연막(INS1) 상에는 연결 패턴(CP)이 배치될 수 있다.
연결 패턴(CP)은 제1 절연막(INS1)에 구비된 다수의 홀(HOL1, HOL2)을 통해 신호 배선(SL)과 전기적으로 연결될 수 있다.
한편, 도 8에는 도시하지 않았으나, 신호 배선(SL)은 액티브 영역(A/A)에 배치된 게이트 라인(GL)과 동일층에 배치될 수 있고, 연결 패턴(CP)은 액티브 영역(A/A)에 배치된 데이터 라인(DL)과 동일층에 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
그리고, 연결 패턴(CP) 상에는 제2 절연막(INS2) 및 제3 절연막(INS3) 이 배치될 수 있다.
제3 절연막(INS3) 상에는 실런트(SEAL)가 배치될 수 있다.
실런트(SEAL) 물질은 도 9에 도시된 바와 같이, 신호 배선(SL)의 개구부(OPN)가 존재하는 영역으로부터 입사되는 자외선을 통해 경화될 수 있다.
구체적으로, 제2 영역(A2)에서, 신호 배선(SL)의 개구부(OPN)와 대응되는 영역에서는 기판(SUB) 상에 다수의 절연막(INS1, INS2, INS3)만이 배치되므로, 자외선이 실런트(SEAL) 물질에 충분히 도달할 수 있다.
이어서, 넌-액티브 영역(N/A)의 제3 영역에 대해 검토하면 다음과 같다.
도 10은 도 2의 X영역의 일부에 해당하는 제3 영역을 도시한 단면도이다. 도 11은 도 10의 I-J를 따라 절단한 단면도이다. 도 12는 도 10의 K-L을 따라 절단한 도면이다.
넌-액티브 영역(N/A)의 제3 영역(A3)은, 게이트 구동 회로(GDC)의 일부 또는 전체를 포함할 수 있다. 게이트 구동 회로(GDC)는 다수의 트랜지스터(TR)를 포함할 수 있다.
제3 영역(A3)에 배치된 다수의 신호 배선(SL)들은 게이트 구동 회로와 전기적으로 연결될 수 있다. 예를 들면, 도 10에 도시된 바와 같이, 하나의 게이트 구동 회로(GDC)는 적어도 3개의 신호 배선(SL)과 전기적으로 연결될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
구체적으로, 도 10을 참조하면, 다수의 연결 패턴 연장 라인(CPL1, CPL2, CPL3)은 게이트 구동 회로(GDC)와 전기적으로 연결될 수 있다. 다수의 연결 패턴 연장 라인(CPL1, CPL2) 각각은 게이트 구동 회로(GDC)에 포함된 적어도 하나의 트랜지스터(TR)와 전기적으로 연결될 수 있다.
여기서, 제1 연결 패턴 연장 라인(CPL1)은 제1 신호 라인(SL1)과 중첩된 연결 패턴(CP)과 연결될 수 있다. 그리고, 제2 연결 패턴 연장 라인(CPL2)은 제2 신호 라인(SL2)과 중첩된 연결 패턴(CP)과 연결될 수 있다.
여기서, 연결 패턴(CP)들과 중첩된 신호 배선(SL)은 적어도 하나의 개구부(ONP)을 포함하는 신호 배선(SL)일 수 있다.
또한, 제3 연결 패턴 연장 라인(CPL3)은 제3 신호 라인(SL3)과 전기적으로 연결 될 수 있다. 제3 신호 라인(SL3)은, 제3 신호 라인(SL3) 상에 배치되는 적어도 하나의 연결 패턴(CP)과 중첩될 수 있다.
여기서, 제1 및 제2 신호 라인(SL1, SL2) 중 적어도 하나의 신호 라인에 타이밍 신호가 인가되고, 나머지 하나의 신호 라인에 전압이 인가될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제1 및 제2 신호 라인(SL1, SL2)에 인가된 타이밍 신호와 전압이 연결 패턴(CP)들과 제1 및 제2 연결 패턴 연장 라인(CPL1, CPL2)을 통해 게이트 구동 회로(GDC)에 인가될 수 있다. 그리고, 게이트 구동 회로(GDC)로부터 제3 연결 패턴 연장 라인(CPL3)에 게이트 스캔 신호가 인가될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
한편, 제3 영역(A3)에 배치된 다수의 연결 패턴(CP)은 적어도 하나의 개구부(OPN)를 포함하는 신호 배선(SL)과 중첩되되, 다수의 연결 패턴(CP) 각각은 서로 이격되도록 배치될 수 있다. 다수의 연결 패턴(CP)은 신호 배선(SL)의 개구부(ONP)의 일부 또는 전체를 노출하도록 배치될 수 있다.
도 10에서는 신호 배선(SL) 상에 다수의 연결 패턴(CP) 각각이 서로 이격되어 배치된 구성을 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들면, 도 7에 도시된 바와 같이, 연결 패턴(CP)이 메쉬 형상으로 이루어져, 신호 라인(SL)의 개구부(OPN)와 미 중첩되도록 배치될 수도 있다.
즉, 제3 영역(A3)에서 다수의 연결 패턴(CP)은 신호 라인(SL)의 개구부(OPN)를 노출하도록 배치됨으로써, 제3 영역(A3)에 구비된 실런트(SEAL)의 경화를 용이하도록 할 수 있다.
또한, 도 11에 도시된 바와 같이, 다수의 연결 패턴(CP)과 신호 배선(SL)이 중첩된 영역에서, 연결 패턴(CP) 각각은 신호 배선(SL)과 전기적으로 연결될 수 있다.
구체적으로, 도 11을 참조하면, 기판(SUB) 상에 신호 라인(SL)이 배치될 수 있다.
신호 라인(SL) 상에는 제1 절연막(INS1)이 배치될 수 있다.
제1 절연막(INS1) 상에는 다수의 연결 패턴(CP)이 배치될 수 있다. 다수의 연결 패턴(CP) 각각은 제1 절연막(INS)에 형성된 다수의 홀(HOL3, HOL4)을 통해 신호 라인(SL)과 전기적으로 연결될 수 있다.
한편, 도 11에는 도시하지 않았으나, 신호 배선(SL)은 액티브 영역(A/A)에 배치된 게이트 라인GL)과 동일층에 배치될 수 있고, 연결 패턴(CP)은 액티브 영역(A/A)에 배치된 데이터 라인(DL)과 동일층에 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
다수의 연결 패턴(CP) 상에는 제2 절연막(INS2) 및 제3 절연막(INS3)이 배치될 수 있다.
제3 절연막(INS3) 상에는 실런트(SEAL)가 배치될 수 있다.
실런트(SEAL) 물질은 도 12에 도시된 바와 같이, 신호 배선(SL)의 개구부(OPN)가 존재하는 영역으로부터 입사되는 자외선을 통해 경화될 수 있다.
구체적으로, 제3 영역(A3)에서, 신호 배선(SL)의 개구부(OPN)와 대응되는 영역에서는 기판(SUB) 상에 다수의 절연막(INS1, INS2, INS3)만이 배치되므로, 자외선이 실런트(SEAL) 물질에 충분히 도달할 수 있다.
한편, 도 5, 도 6에서는 제1 영역(A1) 상에 실런트(SEAL)가 배치되고, 도 8, 도 9에서는 제2 영역(A2) 상에 실런트(SEAL)가 배치되며, 도 11 및 도 12에서는 제3 영역(A3) 상에 실런트(SEAL)가 배치된 구성을 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
구체적으로, 본 발명은 제1 내지 제3 영역(A1, A2, A3) 중 적어도 하나의 영역 상에 실런트(SEAL)가 배치되는 구성이면 충분하다.
본 발명의 실시예들에 따르면, 넌-액티브 영역에 배치된 실런트가 충분히 경화될 수 있는 구조를 갖는 표시패널 및 표시장치를 제공할 수 있다.
본 발명의 실시예들에 따르면, 넌-액티브 영역에 배치되는 실런트 물질을 빠르게 경화시킬 수 있는 구조를 갖는 표시패널 및 표시장치를 제공할 수 있다.
본 발명의 실시예들에 따르면, 넌-액티브 영역의 면적을 줄일 수 있는 구조를 갖는 표시패널 및 표시장치를 제공할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
SUB: 기판
INS1: 제1 절연막
INS2: 제2 절연막
INS3: 제3 절연막
SL: 신호 배선
CP: 연결 패턴
OPN: 개구부
SEAL: 실런트

Claims (14)

  1. 패널을 포함하는 표시장치에 있어서,
    액티브 영역과 상기 액티브 영역을 둘러싸며, 서로 이격되는 제1 영역, 제2 영역 및 제3 영역을 포함하는 넌-액티브 영역을 포함하는 기판;
    상기 제1 내지 제3 영역 각각에 배치된 적어도 하나의 신호 배선; 및
    상기 넌-액티브 영역에 배치된 실런트를 포함하고,
    적어도 하나의 상기 신호 배선 상에 배치된 적어도 하나의 연결 패턴을 포함하고,
    상기 제1 내지 제3 영역 중 적어도 하나의 영역에서, 상기 신호 배선과 상기 연결 패턴이 중첩되되, 상기 신호 배선은 적어도 하나의 개구부를 구비하는 메쉬 형상인 영역을 포함하며,
    상기 적어도 하나의 연결 패턴은 개구부의 일부 또는 전부와 미 중첩되고,
    상기 실런트는 제1 내지 제3 영역 중 적어도 하나의 영역과 중첩된 표시장치.
  2. 제1항에 있어서,
    상기 제1 영역에서,
    상기 신호 배선이 개구부를 갖는 영역은 상기 신호 배선의 일부와 중첩된 적어도 하나의 액티브층을 더 포함하는 표시장치.
  3. 제2항에 있어서,
    상기 액티브층 상에 제1 및 제2 연결 패턴이 배치되고,
    상기 제1 및 제2 연결 패턴 각각은 하나의 상기 액티브층과 전기적으로 연결된 표시장치.
  4. 제3항에 있어서,
    상기 제1 및 제2 연결 패턴은 서로 이격하여 배치되고,
    상기 제1 및 제2 연결 패턴 각각은 상기 액티브 영역에 배치된 다수의 데이터 라인과 연결된 표시장치.
  5. 제1항에 있어서,
    상기 제2 영역에서,
    상기 연결 패턴은 상기 신호 배선의 개구부와 대응되는 위치에서 상기 연결 패턴의 개구부를 갖는 전자장치.
  6. 제5항에 있어서,
    상기 제2 영역에 배치된 신호 배선과 상기 연결 패턴 사이에 적어도 하나의 절연막이 배치되고,
    상기 절연막 구비된 홀을 통해 상기 신호 배선과 상기 연결 패턴이 전기적으로 연결된 표시장치.
  7. 제6항에 있어서,
    상기 제2 영역에 연결 패턴은 상기 액티브 영역에 배치된 공통 배선과 전기적으로 연결된 표시장치.
  8. 제6항에 있어서,
    상기 제2 영역에 배치된 신호 배선은 상기 패널의 넌-액티브 영역과 연결된 회로 필름과 전기적으로 연결된 표시장치.
  9. 제1항에 있어서,
    상기 제3 영역에서 다수의 상기 연결 패턴은,
    상기 신호 배선이 개구부를 갖는 영역 상에 배치되되, 다수의 상기 연결 패턴은 서로 이격되도록 배치된 표시장치.
  10. 제9항에 있어서,
    상기 다수의 연결 패턴과 상기 신호 배선 사이에 적어도 하나의 절연막이 배치되고,
    상기 다수의 연결 패턴과 상기 신호 배선이 중첩된 영역에서, 상기 절연막에 구비된 홀을 통해 상기 다수의 연결 패턴 각각과 상기 신호 배선이 전기적으로 연결된 표시장치.
  11. 제9항에 있어서,
    상기 제3 영역에는 적어도 하나의 게이트 구동 회로가 배치되고,
    상기 제3 영역에 배치된 적어도 하나의 상기 연결 패턴 또는 상기 신호 배선은 상기 게이트 구동 회로와 전기적으로 연결된 표시장치.
  12. 제1항에 있어서,
    상기 실런트는 상기 신호 배선의 적어도 하나의 개구부와 중첩된 표시장치.
  13. 제1항에 있어서,
    상기 제1 영역은 상기 제2 영역보다 상기 액티브 영역과 가깝고, 상기 제2 영역은 상기 제3 영역보다 상기 액티브 영역에 가까운 표시장치.
  14. 액티브 영역과 상기 액티브 영역을 둘러싸며, 서로 이격된 제1 영역, 제2 영역 및 제3 영역을 포함하는 넌-액티브 영역을 포함하는 제1 기판;
    상기 제1 내지 제3 영역 각각에 배치된 적어도 하나의 신호 배선;
    상기 신호 배선 상에 배치된 적어도 하나의 연결 패턴;
    상기 제1 기판과 대향하는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판 사이에 배치되되, 상기 넌-액티브 영역에 배치된 실런트를 포함하고,
    적어도 하나의 상기 신호 배선 상에 배치된 적어도 하나의 연결 패턴을 포함하며,
    상기 제1 내지 제3 영역 중 적어도 하나의 영역에서, 상기 신호 배선과 상기 연결 패턴이 중첩되되, 상기 신호 배선은 적어도 하나의 개구부를 구비하는 메쉬 형상인 영역을 포함하고,
    상기 적어도 하나의 연결 패턴은 개구부의 일부 또는 전부와 미 중첩된 표시패널.
KR1020180165764A 2018-12-20 2018-12-20 표시패널 및 표시장치 KR102657409B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180165764A KR102657409B1 (ko) 2018-12-20 2018-12-20 표시패널 및 표시장치
CN202310087576.5A CN116203764A (zh) 2018-12-20 2019-12-02 显示面板和显示装置
CN201911213981.7A CN111352275B (zh) 2018-12-20 2019-12-02 显示面板和显示装置
US16/707,218 US11145680B2 (en) 2018-12-20 2019-12-09 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180165764A KR102657409B1 (ko) 2018-12-20 2018-12-20 표시패널 및 표시장치

Publications (2)

Publication Number Publication Date
KR20200076855A true KR20200076855A (ko) 2020-06-30
KR102657409B1 KR102657409B1 (ko) 2024-04-16

Family

ID=71098872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180165764A KR102657409B1 (ko) 2018-12-20 2018-12-20 표시패널 및 표시장치

Country Status (3)

Country Link
US (1) US11145680B2 (ko)
KR (1) KR102657409B1 (ko)
CN (2) CN111352275B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110361898B (zh) * 2018-11-27 2023-03-14 友达光电股份有限公司 显示面板、驱动电路及显示面板制作方法
KR20230044047A (ko) * 2021-09-24 2023-04-03 삼성디스플레이 주식회사 표시 장치
CN114355690B (zh) * 2022-03-16 2022-05-24 惠科股份有限公司 阵列基板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050113906A (ko) * 2004-05-31 2005-12-05 엘지.필립스 엘시디 주식회사 액정표시장치용 액정패널 및 그 제조 방법
KR20110079605A (ko) * 2011-06-28 2011-07-07 삼성전자주식회사 박막 트랜지스터 표시판, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
JP2011221430A (ja) * 2010-04-14 2011-11-04 Seiko Epson Corp 電気光学装置、および電子機器
KR20130116576A (ko) * 2012-04-16 2013-10-24 엘지디스플레이 주식회사 표시 장치

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3998775B2 (ja) * 1997-10-07 2007-10-31 株式会社半導体エネルギー研究所 液晶表示素子装置
JP4884586B2 (ja) * 2000-12-18 2012-02-29 株式会社 日立ディスプレイズ 液晶表示装置
KR100845149B1 (ko) * 2002-04-29 2008-07-09 엘지디스플레이 주식회사 액정표시장치용 액정패널
CN1716005A (zh) * 2004-06-28 2006-01-04 鸿富锦精密工业（深圳）有限公司 液晶显示面板
TWI382264B (zh) * 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
US7649607B2 (en) * 2004-12-28 2010-01-19 Sharp Kabushiki Kaisha Wiring figure pattern of display panel
JP4820226B2 (ja) * 2006-07-18 2011-11-24 パナソニック液晶ディスプレイ株式会社 液晶表示装置
KR100911422B1 (ko) * 2006-12-29 2009-08-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20090100056A (ko) * 2008-03-19 2009-09-23 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR101603315B1 (ko) * 2009-09-25 2016-03-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP5621283B2 (ja) * 2010-03-12 2014-11-12 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101853454B1 (ko) * 2011-01-21 2018-05-02 삼성디스플레이 주식회사 표시 장치
KR20140146873A (ko) * 2013-06-18 2014-12-29 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR102089074B1 (ko) * 2013-11-07 2020-03-13 엘지디스플레이 주식회사 표시패널용 어레이 기판 및 그 제조방법
TWI522714B (zh) * 2013-11-15 2016-02-21 群創光電股份有限公司 顯示面板及顯示裝置
KR102159830B1 (ko) * 2013-12-30 2020-09-24 엘지디스플레이 주식회사 표시소자
US10684500B2 (en) * 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
US10114258B2 (en) * 2015-05-31 2018-10-30 Lg Display Co., Ltd. Narrow bezel display device
KR102360010B1 (ko) * 2015-06-05 2022-02-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102348373B1 (ko) * 2015-06-25 2022-01-06 엘지디스플레이 주식회사 액정 표시 장치
KR102387880B1 (ko) * 2015-07-03 2022-04-18 엘지디스플레이 주식회사 디스플레이 장치
KR20170092726A (ko) * 2016-02-03 2017-08-14 삼성디스플레이 주식회사 표시장치
CN108093445B (zh) * 2016-11-23 2020-11-03 韩国电子通信研究院 无线单元选择方法及帧设定方法
CN107783342A (zh) * 2017-10-30 2018-03-09 深圳市华星光电技术有限公司 液晶显示面板及其制备方法
US10558090B2 (en) * 2017-10-30 2020-02-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display panel and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050113906A (ko) * 2004-05-31 2005-12-05 엘지.필립스 엘시디 주식회사 액정표시장치용 액정패널 및 그 제조 방법
JP2011221430A (ja) * 2010-04-14 2011-11-04 Seiko Epson Corp 電気光学装置、および電子機器
KR20110079605A (ko) * 2011-06-28 2011-07-07 삼성전자주식회사 박막 트랜지스터 표시판, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR20130116576A (ko) * 2012-04-16 2013-10-24 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US11145680B2 (en) 2021-10-12
KR102657409B1 (ko) 2024-04-16
CN111352275A (zh) 2020-06-30
CN111352275B (zh) 2023-02-17
US20200203383A1 (en) 2020-06-25
CN116203764A (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
KR102666432B1 (ko) 표시장치
US9922585B2 (en) Display device and method of testing the same
CN108628488B (zh) 内嵌式触控显示装置以及相关测试系统与测试方法
US7724340B2 (en) Liquid crystal display panel having power supply lines and liquid crystal display
US20110025972A1 (en) Display Circuits
EP3040770B1 (en) Pad structure and display device having the same
US10546807B2 (en) Chip on file display device including the same
KR102657409B1 (ko) 표시패널 및 표시장치
US10108057B2 (en) Electro-optical device and electronic apparatus
US11222561B2 (en) Display panel test circuit
US20190384089A1 (en) Display device
US9746732B2 (en) Display device
US20180088387A1 (en) Electrooptical device and electronic apparatus
US8879039B2 (en) Liquid crystal display device having second metal patern connected to plurality of first metal patterns through contact holes
KR102365917B1 (ko) 표시장치
CN110618567B (zh) 显示设备
KR20180024081A (ko) 표시패널 및 표시장치
KR102381908B1 (ko) 표시패널과 그 정전기 방전 방법
KR102468141B1 (ko) 표시 장치
CN110780499A (zh) 像素阵列基板
KR100766895B1 (ko) 표시 장치
KR102262709B1 (ko) 평판표시장치
KR20140042657A (ko) 연성 필름 케이블을 가지는 표시장치
KR101074415B1 (ko) 액정표시장치
KR20080029307A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant