FR2909194A1 - Substrat formant reseau pour un dispositif d'affichage a cristaux liquides et son procede de fabrication. - Google Patents
Substrat formant reseau pour un dispositif d'affichage a cristaux liquides et son procede de fabrication. Download PDFInfo
- Publication number
- FR2909194A1 FR2909194A1 FR0704697A FR0704697A FR2909194A1 FR 2909194 A1 FR2909194 A1 FR 2909194A1 FR 0704697 A FR0704697 A FR 0704697A FR 0704697 A FR0704697 A FR 0704697A FR 2909194 A1 FR2909194 A1 FR 2909194A1
- Authority
- FR
- France
- Prior art keywords
- layer
- gate
- electrode
- line
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 116
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000002161 passivation Methods 0.000 claims abstract description 34
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 104
- 238000000034 method Methods 0.000 claims description 88
- 229910052751 metal Inorganic materials 0.000 claims description 79
- 239000002184 metal Substances 0.000 claims description 79
- 230000008569 process Effects 0.000 claims description 71
- 230000000873 masking effect Effects 0.000 claims description 52
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 49
- 239000000872 buffer Substances 0.000 claims description 30
- 239000010949 copper Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 14
- 229910045601 alloy Inorganic materials 0.000 claims description 13
- 239000000956 alloy Substances 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims description 8
- 238000003486 chemical etching Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 317
- 239000004065 semiconductor Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000011651 chromium Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Un substrat formant réseau pour un dispositif d'affichage à cristaux liquides comporte un substrat (100), une ligne de grille, un transistor en couches minces comportant une électrode de grille de la ligne de grille (104), une couche d'isolation de grille sur l'électrode de grille, et une couche active (124) sur la couche d'isolation de grille (110) et des couches de contact ohmique (126) sur la couche active (124) et des électrodes de source et de drain (138, 140) sur les couches de contact ohmique (126), une électrode (148) de pixel raccordée électriquement à l'électrode de drain (140), une ligne de données (143) raccordée électriquement à l'électrode de source (138) et croisant la ligne de grille (104), une électrode commune (150) espacée à distance de l'électrode (148) de pixel, et une couche de passivation (154) directement entre l'électrode (148) de pixel et l'électrode commune (150) et directement entre les électrodes de source et de drain.La couche active étant disposée sur et à l'intérieur de l'électrode de grille, on empêche de la lumière provenant du rétroéclairage d'entrer dans la couche active produisant des courants photoélectriques dans la couche active provoquant un fonctionnement incorrect du transistor en couches minces
Description
SUBSTRAT FORMANT RESEAU POUR UN DISPOSITIF D'AFFICHAGE A CRISTAUX LIQUIDES
ET SON PROCEDE DE FABRICATION La présente invention concerne un dispositif d'affichage à cristaux liquides et plus particulièrement, un substrat formant réseau pour un dispositif d'affichage à cristaux liquides (LCD) et un procédé de fabrication de celuiûci. Des dispositifs d'affichage à cristaux liquides (LCD) sont pilotés sur la base d'une anisotropie optique et de caractéristiques de polarisation d'un matériau de cristaux liquides. Des molécules de cristaux liquides ont une forme longue et mince et les molécules de cristaux liquides sont agencées de manière régulière le long d'une direction d'alignement. De la lumière passe au travers du dispositif LCD le long de la forme longue et mince des molécules de cristaux liquides. L'alignement des molécules de cristaux liquides dépend de l'intensité ou de la direction d'un champ électrique appliqué aux molécules de cristaux liquides. En commandant l'intensité ou la direction du champ électrique, l'alignement des molécules de cristaux liquides change et des images sont affichées. Des dispositifs d'affichage à cristaux liquides à matrice active (AMLCD), qui comportent des transistors en couches minces en tant que des dispositifs de commutation pour une pluralité de pixels, ont été largement utilisés en raison de leur résolution élevée et de leur capacité à afficher des images à animation rapide. De manière générale, un dispositif LCD comporte deux substrats, qui sont espacés à distance et se font face entre eux, et une couche de cristaux liquides est intercalée entre les deux substrats. Chacun des substrats comporte une électrode. Les électrodes des substrats respectifs se font face entre elles. Un champ électrique est créé entre les électrodes par application d'une tension à chaque électrode. Une direction d'alignement de molécules de cristaux liquides change conformément à une variation de l'intensité ou de la direction du champ électrique. La direction du champ électrique est perpendiculaire aux substrats. Le dispositif LCD a un facteur de trans- mission relativement élevé et un grand rapport d'ouverture. Cependant, le dispositif LCD peut avoir un angle de vision étroit. Pour augmenter l'angle de vision, divers modes ont été proposés. Parmi ces modes à angle de vision large, un dispositif LCD à mode à commutation dans le plan (IPS) de la technique apparentée sera décrit en référence aux dessins joints.
La Figure 1 est une vue en coupe transversale simplifiée d'un dispositif LCD à mode IPS selon la technique apparentée. Comme représenté sur la Figure 1, le dispositif LCD à mode IPS selon la technique apparentée comporte un substrat inférieur 10 et un substrat supérieur 40, et une couche de cristaux liquides LC intercalée entre R:Brevets\26700\26754--070627-textedépdt.doc - 29 juin 2007 - 1/35 2909194 2 le substrat inférieur 10 et le substrat supérieur 40. Un transistor en couches minces T, une électrode commune 30 et une électrode 32 de pixel sont formés dans chaque pixel P sur le substrat inférieur 10. Le transistor en couches minces T comporte une électrode de grille 14, une couche semiùconductrice 18, et des électrodes de source et 5 de drain 20 et 22. La couche semiùconductrice 18 est disposée sur l'électrode de grille 14 avec une couche d'isolation de grille 16 entre elles. Les électrodes de source et de drain 20 et 22 sont formées sur la couche semiùconductrice 18 et sont espacées à distance les unes des autres. Chacune parmi l'électrode commune 30 et l'électrode 32 de pixel comporte une pluralité de configurations. L'électrode commune 30 et to l'électrode 32 de pixel sont espacées à distance l'une de l'autre et en alternance l'une par rapport à l'autre. Bien que non représentée sur la Figure 1, une ligne de grille est formée le long d'un premier côté du pixel P, et une ligne de données est formée le long d'un second côté du pixel P, sensiblement perpendiculairement au premier côté. Une ligne 15 commune est en outre formée sur le substrat inférieur 10. La ligne commune fournit une tension à l'électrode commune 30. Le substrat supérieur 40 est espacé à distance du substrat inférieur 10. Une matrice noire 42 et une couche formant filtre chromatique, comportant des filtres colorés rouge 34a et vert 34b sont formées sur une surface interne du substrat supé- 20 rieur 40. La couche formant filtre chromatique comporte en outre un filtre coloré bleu (non représenté). La matrice noire 42 est disposée sur la ligne de grille, la ligne de données et le transistor en couches minces T. Les couches formant filtre chroma-tique 34a et 34b sont chacune disposées dans un pixel P respectif. Le substrat inférieur 10, comportant le transistor en couches minces T, l'élec- 25 trode commune 30 et l'électrode 32 de pixel, peut être dénommé en tant qu'un substrat formant réseau. Des molécules de cristaux liquides de la couche de cristaux liquides LC sont pilotées par un champ électrique horizontal 45 induit entre l'électrode commune 30 et l'électrode 32 de pixel. Le substrat supérieur 40, comportant la matrice noire 42 et les couches formant filtre chromatique 34a et 34b peut être 30 dénommés en tant qu'un substrat formant filtre chromatique. Un substrat formant réseau pour un dispositif LCD à mode IPS de la technique apparentée sera décrit en référence à la Figure 2. Plus précisément, la Figure 2 est une vue en plan illustrant de manière simplifiée un substrat formant réseau pour un dispositif LCD à mode IPS fabriqué à travers de 4 processus de masquage selon la 35 technique apparentée. Comme représenté sur la Figure 2, une ligne de grille 54 est formée le long d'une direction sur un substrat isolant 50. Une ligne de données 92 croise la ligne de grille 54 pour définir une région de pixels P. Une plage de contact de grille 56 est formée au niveau d'une extrémité de la ligne de grille 54, et une plage R:\Brevets'26700%26754--070627-textedépôt.doc - 29 juin 2007 - 2/35 2909194 3 de contact de données 92 est formée au niveau d'une extrémité de la ligne de données 92. Une ligne commune 58 est espacée à distance de et parallèle à la ligne de grille 54. La ligne commune 58 est disposée le long d'un côté de la région de pixels P. Une borne GP de plage de contact de grille est formée sur la plage de contact de grille 56 5 et entre en contact avec la plage de contact de grille 56. Une borne DP de plage de contact de données est formée sur la plage de contact de données et entre en contact avec la plage de contact de données 94. Un transistor en couches minces T est formé adjacent à l'endroit où la ligne de grille 54 croise la ligne de données 92. Le transistor en couches minces T comporte 10 une électrode de grille 52, une couche active 84, une couche de contact ohmique (non représentée), et des électrodes de source et de drain 88 et 90. L'électrode de grille 52 est raccordée à la ligne de grille 54. La couche active 84 et la couche de contact ohmique sont disposées séquentiellement sur l'électrode de grille 52. Les électrodes de source et de drain 88 et 90 sont disposées sur la couche de contact 15 ohmique. L'électrode de source 88 est raccordée à la ligne de données 92. Une configuration en silicium amorphe intrinsèque 72 est disposée sous la ligne de données 92. L'électrode de drain 90 est espacée à distance de l'électrode de source 88. Une électrode PXL de pixel et une électrode commune Vcom sont formées dans la région de pixels P. L'électrode PXL de pixel entre en contact avec l'électrode 20 de drain 90 et l'électrode commune Vcom entre en contact avec la ligne commune 58. L'électrode PXL de pixel et l'électrode commune Vcom sont espacées à distance l'une de l'autre. Dans le substrat formant réseau pour un dispositif LCD à mode IPS selon la technique apparentée, les électrodes de source et de drain 88 et 90, la ligne de 25 données 92 et la couche active 84 sont formées au travers du même processus. Donc, la couche active 84 et les électrodes de source et de drain 88 et 90 et la configuration en silicium amorphe intrinsèque 72 et la ligne de données 92 sont disposées en couches séquentiellement, dans lesquelles la couche active 84 et la configuration en silicium amorphe intrinsèque 72 sont exposées aux côtés des électrodes de source et 30 de drain 88 et 90 et la ligne de données 92. Ici, la couche active 84 et la configuration en silicium amorphe intrinsèque 72 sont exposées à une lumière, de telle manière que des courants photoélectriques peuvent y apparaître. Les courants photoélectriques dans la couche active 84 agissent en tant que courants de fuite qui circulent lorsque le transistor en couches minces est 35 hors tension, et provoquent un fonctionnement incorrect du transistor en couches minces T. Les courants photoélectriques dans la configuration en silicium amorphe intrinsèque 72 provoquent un couplage avec des électrodes adjacentes à celleùci, et des molécules de cristaux liquides (non représentés) sont agencés de manière RABrevets`,26700\26754--070627-te>ttedépdt.doc - 29 juin 2007 - 3/35 2909194 4 inappropriée. Par conséquent, un bruit d'ondulation survient sur des images affichées. Les courants hors tension dans le transistor en couches minces et l'apparition de bruit d'ondulation dans l'affichage apparaissent habituellement dans un dispositif LCD dans lequel l'électrode de source, l'électrode de drain et la couche active sont confi- 5 gurées au travers du même processus. Les Figures 3A à 3H, les Figures 4A à 4H, les Figures 5A à 5H et les Figures 6A à 6H illustrent des processus de fabrication d'un substrat formant réseau pour un dispositif LCD à mode IPS selon la technique apparentée. Les Figures 3A à 3H sont des vues en coupe transversale le long de la ligne IIûII de la Figure 2. Les Figures 4A 10 à 4H sont des vues en coupe transversale le long de la ligne IIIûIII de la Figure 2. Les Figures 5A à 5H sont des vues en coupe transversale le long de la ligne IVûIV de la Figure 2. Les Figures 6A à 6H sont des vues en coupe transversale le long de la ligne VûV de la Figure 2. Les Figures 3A, 4A, 5A et 6A représentent un premier processus de masquage. 15 Comme représenté sur les Figures 3A, 4A, 5A et 6A, une région de commutation S, une région de pixels P, une région de grille G, une région de données D et une région de signaux communs CS sont définies sur un substrat 50. Une ligne de grille 54 sur la Figure 2 et une électrode de grille 50 sont formées sur le substrat isolant 50 comportant les régions S, P, G, D et CS. La ligne de grille 54 est disposée dans la région de 20 grille G et s'étend le long d'une première direction. La ligne de grille 54 comporte une plage de contact de grille 56 au niveau d'une extrémité de celleûci. L'électrode de grille 52 est raccordée à la ligne de grille 54 et est disposée dans la région de commutation S. Simultanément, une ligne commune 58 est formée dans la région de signaux communs CS. La ligne commune 58 est espacée à distance de et parallèlement à la ligne de grille 54. La ligne de grille 54, la plage de contact de grille 56, l'électrode de grille 52 et les lignes communes 58 sont formées par dépôt d'un ou de plusieurs matériaux sélectionnés parmi un groupe de métaux conducteurs comportant de l'aluminium (Al), un alliage d'aluminium (AlNd), du tungstène (W), du chrome (Cr) et du molyb- 30 dène (Mo). La ligne de grille 54, la plage de contact de grille 56, l'électrode de grille 52 et la ligne commune 58 peuvent être une seule couche du matériau métallique susmentionné ou peuvent être une double couche d'aluminium (Al)/chrome (Cr) ou d'aluminium (Al)/molybdène (Mo). Les Figures 3B à 3F, les Figures 4B à 4F, les Figures 5B à 5F et les Figures 6B 35 à 6F représentent un deuxième processus de masquage. Comme représenté sur la Figure 3B, la Figure 4B, la Figure 513 et la Figure 6B, une couche d'isolation de grille 60, une couche en silicium amorphe intrinsèque (aûSi:H) 62, une couche en silicium amorphe dopé en impuretés (n+ ou p+ aûSi:H) 64, et une couche métallique conduc-R:''Brevets\26700\26754--070627-textedéépôt.doc - 29 juin 2007 4/35 2909194 5 trice 66 sont formées sur la surface entière du substrat 50, comportant la ligne de grille 54, la plage de contact de grille 56, l'électrode de grille 52 et la ligne commune 58. La couche d'isolation de grille 60 est formée par dépôt d'un ou de plusieurs matériaux sélectionnés parmi un groupe de matériaux isolants inorganiques, comportant 5 du nitrure de silicium (SiNx) et de l'oxyde de silicium (SiO2). La couche métallique conductrice 66 est formée par dépôt d'un ou de plusieurs matériaux sélectionnés parmi le groupe de métaux conducteurs susmentionnés. Une couche de réserve photosensible 68 est formée par revêtement de la surface entière du substrat 50, y compris la couche métallique conductrice 66, d'une 10 réserve photosensible. Un masque M est disposé sur la couche de réserve photo-sensible 68. Le masque M comporte une portion de transmission de lumière B 1, une portion de blocage de lumière B2 et une portion de demiûtransmission de lumière B3. La portion de transmission de lumière B1 transmet sensiblement toute la lumière. La couche de réserve photosensible 68 auûdessous de la portion de transmission de 15 lumière B 1 est entièrement exposée à une lumière pour, de ce fait, changer chimiquement. La portion de blocage de lumière B2 bloque complètement la lumière. La portion de demiûtransmission de lumière B3 comporte des fentes ou une couche demiûtransparente pour diminuer l'intensité d'une lumière ou un facteur de transmission de la lumière. Ainsi, la couche de réserve photosensible est exposée partielle- 20 ment à une lumière au travers de la portion de demiûtransmission de lumière B3. La portion de demiûtransmission de lumière B3 est disposée sur l'électrode de grille 52 dans la région de commutation S. La portion de blocage de lumière B2 est disposée sur la couche de réserve photosensible 68 dans la région de commutation S et dans la région de données D. Dans la région de commutation S, la portion de 25 blocage de lumière B2 est disposée au niveau des deux côtés de la portion de demiûtransmission de lumière B3. La portion de transmission de lumière B1 est disposée dans d'autres régions à l'exception de la région de commutation S et de la région de données D. La couche de réserve photosensible 68 est exposée à une lumière au travers du masque M puis est développée. 30 En se référant aux Figures 3C, 4C, 5C et 6C, des première et seconde configurations de réserve photosensibles 70a et 70b sont formées dans la région de commutation S et la région de données D, respectivement. La première configuration de réserve photosensible 70a a une première portion correspondant à l'électrode de grille 52 et une seconde portion correspondant à la région de commutation S, à l'exception 35 de l'électrode de grille 52. La seconde portion est plus épaisse que la première portion. Ensuite, la couche métallique conductrice 66, la couche en silicium amorphe dopé en impuretés 64 et la couche en silicium amorphe intrinsèque 62 sont retirées R:\Brevets/26700\26754-0706270extedépôt.doc - 29 juin 2007 - 5/35 2909194 6 de manière sélective en utilisant les des première et seconde configurations de réserve photosensibles 70a et 70b en tant qu'un masque d'attaque chimique. La couche métallique conductrice 66 peut être retirée simultanément aux sous-couches 64 et 62 selon un matériau de la couche métallique conductrice 66. En variante, la 5 couche métallique conductrice 66 peut être attaquée chimiquement par voie humide. Puis, la couche en silicium amorphe dopé en impuretés 64 et la couche en silicium amorphe intrinsèque 62 peuvent être attaquées chimiquement par voie sèche. Comme représenté sur les Figures 3D, 4D, 5D et 6D, une première configuration métallique 78 et une seconde configuration métallique 82 sont formées sous les 10 des première et seconde configurations de réserve photosensibles 70a et 70b, respectivement. Une première configuration semi-conductrice 76 et une seconde configuration semi-conductrice 80 sont formées sous la première configuration métallique 78 et la seconde configuration métallique 82, respectivement. Chacune parmi les première et seconde configurations semi-conductrices 76 et 80 comporte une confi- 15 guration en silicium amorphe intrinsèque 72 et une configuration en silicium amorphe dopé en impuretés 74. Comme représenté sur les Figures 3E, 4E, 5E et 6E, un processus de polissage est effectué pour retirer une première portion de la première configuration de réserve photosensible 70a correspondant à l'électrode de grille 52 et la première configura- 20 tion métallique 78 correspondant à l'électrode de grille 52 est exposée. A ce moment, d'autres parties de la première configuration de réserve photosensible 70a et de la deuxième configuration de réserve photosensible 70b sont également partiellement retirées. Les première et seconde configurations métalliques 78 et 82 sont partielle-ment exposées au niveau des périphéries des première et seconde configurations de 25 réserve photosensibles 70a et 70b. Puis, la première configuration métallique exposée 78 et la seconde configuration en silicium amorphe dopé en impuretés 74 de la première couche semi-conductrice 76 sont retirées. En se référant aux Figures 3F, 4F, 5F et 6F, une électrode de source 88, une électrode de drain 90 et une ligne de données 92 sont formées. La ligne de données 30 92 est formée dans une seconde direction croisant la première direction. Une plage de contact de données 94 est formée au niveau d'une extrémité de la ligne de données 92. La configuration en silicium amorphe intrinsèque 72 de la première configuration semi-conductrice 76 de la Figure 3E sur l'électrode de grille 52 fonctionne en tant qu'une couche active 84 et la configuration en silicium amorphe dopé en impuretés 35 74 de la première configuration semi-conductrice 76 de la Figure 3E, qui est désormais divisée en deux parties, agit en tant qu'une couche de contact ohmique 86. Lorsque la configuration en silicium amorphe dopé en impuretés 74 de la première configuration semi-conductrice 76 de la Figure 3E est partiellement retirée, la confi-R:\Brevets\26700\26754--070627-textedépôt.doc - 29 juin 2007 - 6/35 2909194 7 guration en silicium amorphe intrinsèque, c'estùàùdire, la couche active 84 est davantage attaquée chimiquement de sorte que des particules ne peuvent rester sur la surface de la couche active 84. Ensuite, les configurations de réserve photosensible 70a et 70b sont retirées. 5 Les Figures 3G, 4G, 5G et 6G représentent un troisième processus de masquage. Comme représenté sur les Figures 3G, 4G, 5G et 6G, une couche de passivation 96 est formée sensiblement sur une surface entière du substrat 50, comportant les électrodes de source 88 et de drain 90 et la ligne de données 92 comportant la plage de contact de données 94. La couche de passivation 96 peut être 10 formée par dépôt d'un matériau sélectionné parmi un groupe de matériaux isolants inorganiques, comportant du nitrure de silicium (SiNx) et de l'oxyde de silicium (SiO2). En variante, la couche de passivation 96 peut être formée par revêtement, sur le substrat 50, d'un matériau sélectionné parmi un groupe de matériaux isolants organiques, comportant du benzocyclobutène (BCB) et de la résine acrylique. 15 Ultérieurement, la couche de passivation 96 est configurée pour former de ce fait un trou de contact 98a de drain, un trou de contact 98b de ligne commune, un trou de contact 98c de plage de contact de grille, et un trou de contact 98d de plage de contact de données. Le trou de contact 98a de drain expose partiellement l'électrode de drain 90. Le trou de contact 98b de ligne commune expose partiellement la 20 ligne commune 58. Le trou de contact 98c de plage de contact de grille expose partiellement la plage de contact de grille 56. Le trou de contact 98d de plage de contact de données expose partiellement la plage de contact de données 94. Les Figures 3H, 4H, 5H et 6H représentent un quatrième processus de masquage. Comme représenté sur les Figures 3H, 4H, 5II et 6H, une électrode PXL 25 de pixel et une électrode commune Vcom sont formées dans la région de pixels P par dépôt d'un matériau sélectionné parmi un groupe de métaux conducteurs transparents, comportant de l'oxyde d'indiumùétain (ITO) et de l'oxyde d'indiumùzinc (IZO), sur le substrat 650 comportant la couche de passivation 96, puis en les configurant. L'électrode PXL de pixel entre en contact avec l'électrode de drain 90 et l'électrode 30 commune Vcom entre en contact avec la ligne commune 58. Chacune parmi l'électrode PXL de pixel et l'électrode commune Vcom comporte une pluralité de configurations parallèles à la ligne de données 92. L'électrode commune Vcom alterne avec l'électrode PXL de pixel. Une borne GP de plage de contact de grille et une borne DP de plage de contact de données sont formées simultanément à l'électrode PXL de 35 pixel et l'électrode commune Vcom. La borne GP de plage de contact de grille entre en contact avec la plage de contact de grille 56. La borne DP de plage de contact de données entre en contact avec la plage de contact de données 94. R:\Brevets\26700\26754ù 070627-textedépdt.doc - 29 juin 2007 - 7/35 2909194 8 Le substrat formant réseau pour un dispositif LCD à mode IPS peut être fabriqué au travers des quatre processus de masquage susmentionnés. Etant donné que la couche active et les éléments de source et de drain sont formés au travers du même processus, les coûts et le temps de fabrication peuvent être réduits. La probabilité 5 d'apparition de problèmes diminue également. Cependant, dans le substrat formant réseau fabriqué au travers des quatre processus de masquage, la seconde configuration semiùconductrice 80 est formée sous la ligne de données 92, et la configuration en silicium amorphe intrinsèque 72 de la seconde configuration semiùconductrice 80 est exposée au niveau des côtés de la ligne de données 92. Comme énoncé ciùdessus, 10 la configuration en silicium amorphe intrinsèque 72 exposée est affectée par une lumière et provoque un bruit d'ondulation dans des images qui sont affichées. En plus, la couche active 84 va également auùdelà de l'électrode de grille 52 et est exposée à une lumière. Ainsi, des courants photoélectriques dans la couche active 84 apparaissent et provoquent un fonctionnement incorrect du transistor en couches 15 minces. Par conséquent, la présente invention propose un substrat formant réseau pour un dispositif d'affichage à cristaux liquides à mode à commutation dans le plan et un procédé de fabrication de celuiùci qui pare sensiblement à un ou plusieurs problèmes dus aux limitations et inconvénients de la technique apparentée. 20 Un objet des modes de réalisation de l'invention consiste à mettre à disposition un substrat formant réseau pour un dispositif d'affichage à cristaux liquides à mode à commutation dans le plan et un procédé de fabrication de celuiùci qui minimise des courants de fuite et empêche un bruit d'ondulation sur des images affichées. Un autre objet consiste à mettre à disposition un substrat formant réseau pour 25 un dispositif d'affichage à cristaux liquides à mode à commutation dans le plan et un procédé de fabrication de celuiùci qui diminue des coûts et un temps de fabrication. Selon l'invention, le substrat formant réseau pour un dispositif d'affichage à cristaux liquides comporte un substrat, une ligne de grille sur le substrat, un transistor en couches minces comportant une électrode de grille de la ligne de grille, une 30 couche d'isolation de grille sur l'électrode de grille, une couche active sur la couche d'isolation de grille et des couches de contact ohmique sur la couche active, et des électrodes de source et de drain sur les couches de contact ohmique, une électrode de pixel raccordée électriquement à l'électrode de drain, une ligne de données raccordée électriquement à l'électrode de source et croisant la ligne de grille, une électrode 35 commune espacée à distance de l'électrode de pixel et une couche de passivation directement entre l'électrode de pixel et l'électrode commune et directement entre les électrodes de source et de drain. R \Brevets\26700\26754--070627-textcdépàt.doc - 29 juin 2007 - 8/35 2909194 9 Le substrat formant réseau pour un dispositif d'affichage à cristaux liquides peut également présenter une ou plusieurs des caractéristiques suivantes: - la couche active est en forme d'île formée sur l'électrode de grille de telle manière que des extrémités de la couche active ne s'étendent pas auùdelà 5 d'une frontière définie par un périmètre de l'électrode de grille sousùjacente - il comprend en outre une partie d'extension (B) sous la ligne de données, dans lequel la partie d'extension (B) comporte une première couche s'éten- dant à partir de l'une parmi les couches de contact ohmique et une seconde l0 couche s'étendant à partir de la couche active ; - il comprend en outre des couches métalliques tampons positionnées respectivement entre une parmi les couches de contact ohmique et l'électrode de source et entre une autre parmi les couches de contact ohmique et l'électrode de drain ; 15 - les électrodes de source, de drain et de pixel et commune sont transparentes -une ligne de couverture de données s'étend à partir de l'électrode de source sur la ligne de données ; - il comprend en outre une partie d'extension (B) sous la ligne de couverture 20 de données, dans lequel la partie d'extension (B) comporte la ligne de données s'étendant à partir d'une parmi les couches métalliques tampons, une première couche s'étendant à partir d'une parmi les couches de contact ohmique et une seconde couche s'étendant à partir de la couche active ; - il comprend en outre une partie d'extension (B) sous la ligne de données, 25 dans lequel la partie d'extension (B) a des couches qui sont les mêmes que la couche active et une parmi les couches de contact ohmique qui sont séparées de la couche active et des couches de contact ohmique ; - les couches métalliques tampons sont des structures à couches multiples d'au moins trois couches ; 30 - une couche intermédiaire d'au moins trois couches comporte du cuivre ; - une partie de raccordement d'électrode de pixel s'étendant à partir de l'électrode de drain et raccordée à l'électrode de pixel ; Dans un autre aspect, un procédé de fabrication d'un dispositif d'affichage à cristaux liquides avec un substrat ayant une région de commutation, une région de 35 pixels, et une région de données et une région de signaux communs définies sur celuiùci comporte les étapes consistant à former une ligne de grille avec une électrode de grille dans la région de commutation et une ligne commune dans la région de signaux communs, former une couche d'isolation de grille, une couche active, une R:\Brevets\26700126754--070627-textedépôt.doc - 29 juin 2007 - 9/35 2909194 10 couche de contact ohmique dans au moins une portion de la région de commutation conjointement avec la couche d'isolation seule dans la région de pixels, former des électrodes de source et de drain sur des couches de contact ohmique en créant une ouverture vers la couche active entre les électrodes de source et de drain, former une 5 ligne de données raccordée électriquement à l'électrode de source et croisant la ligne de grille, former une électrode de pixel raccordée électriquement à l'électrode de drain et une électrode commune espacée à distance de l'électrode de pixel, et former une couche de passivation sur la couche d'isolation de grille entre l'électrode de pixel et l'électrode commune et sur la couche active entre les électrodes de source et de 10 drain. Ceprocédé peut également présenter une ou plusieurs des caractéristiques suivantes: - la formation d'une couche d'isolation de grille, d'une couche active, d'une couche de contact ohmique dans au moins une portion de la région de 15 commutation (S), conjointement avec la couche d'isolation de grille seule dans la région de pixels (P) et la formation d'une ligne de données, utilisent un seul masque ; - l'électrode de source, l'électrode de drain, l'électrode commune, l'électrode de pixel et une ligne de couverture de données sont formées au cours du 20 même processus de masquage ; - la couche de passivation est formée au cours d'un processus d'enlèvement ; - la formation d'une couche d'isolation de grille, d'une couche active, d'une couche de contact ohmique dans au moins une portion de la région de commutation (S), conjointement avec la couche d'isolation de grille seule 25 dans la région de pixels (P) comporte la formation d'une couche métallique tampon sur la couche de contact ohmique. Dans encore un autre aspect, un procédé de fabrication d'un substrat formant réseau pour un dispositif d'affichage à cristaux liquides comporte les étapes consistant à former une électrode de grille et une ligne de grille sur un substrat au travers 30 d'un premier processus de masquage, former une couche d'isolation de grille, une couche active, une couche de contact ohmique et une ligne de données séquentielle-ment disposées sur le substrat comportant l'électrode de grille et la ligne de grille au travers d'un deuxième processus de masquage, former une électrode de source, une électrode de drain, une électrode commune et une électrode de pixel sur le substrat au 35 travers d'un troisième processus de masquage et former une couche de passivation entre l'électrode commune et l'électrode de pixel et sur la couche active entre des électrodes de source et de drain. R:\Brevets/26700\26754--070627-textcdépdt.doc - 29 juin 2007 - 10/35 2909194 11 Ce procédé peut également présenter une ou plusieurs des caractéristiques suivantes: - le premier processus de masquage comporte en outre la formation d'une plage de contact de grille au niveau d'une extrémité de la ligne de grille, le 5 deuxième processus de masquage comporte en outre la formation d'une plage de contact de données au niveau d'une extrémité de la ligne de données, et le troisième processus de masquage comporte en outre la formation d'une ligne de couverture de données sur la ligne de données, une borne de plage de contact de grille sur la plage de contact de grille et une 10 borne de plage de contact de données sur la plage de contact de données ; - le deuxième processus de masquage comporte les étapes consistant à: former séquentiellement la couche d'isolation de grille, une couche en silicium amorphe intrinsèque, une couche en silicium amorphe dopé en impuretés et une couche métallique sur le substrat comportant l'électrode de 15 grille, la ligne de grille et la plage de contact de grille; former une configuration de réserve photosensible sur la couche métallique, la configuration de réserve photosensible exposant la couche métallique correspondant à la plage de contact de grille, la configuration de réserve photosensible comportant une première partie correspondant à la couche active, la ligne 20 de données et la plage de contact de données et une seconde partie correspondant aux autres zones à l'exception de la couche active, la ligne de données, la plage de contact de données et la plage de contact de grille, la première partie étant plus épaisse que la seconde partie; exposer la plage de contact de grille en retirant la couche métallique exposée, la couche en 25 silicium amorphe dopé en impuretés, la couche en silicium amorphe intrinsèque et la couche d'isolation de grille; retirer la seconde partie de la configuration de réserve photosensible; retirer la couche métallique, la couche en silicium amorphe dopé en impuretés et la couche en silicium amorphe intrinsèque en utilisant la première partie de la configuration de réserve 30 photosensible en tant qu'un masque d'attaque chimique; et retirer la première partie de la configuration de réserve photosensible ; - la formation de la configuration de réserve photosensible utilise un masque M comportant une portion de transmission de lumière, une portion de blocage de lumière( B2) et une portion de demiûtransmission de lumière, la 35 portion de transmission de lumière correspondant à la plage de contact de grille, la portion de blocage de lumière( B2) correspondant à la couche active, la ligne de données et la plage de contact de données, la portion de demiûtransmission de lumière correspondant aux autres zones à l'exception R:\Rrevets\26700\26754--070627-teztedépôt.doc - 29 juin 2007 - I I/35 2909194 12 de la couche active, de la ligne de données, de la plage de contact de données et de la plage de contact de grille ; - le deuxième processus de masquage comporte en outre l'étape consistant à former une partie d'extension (B) sous la ligne de couverture de données et 5 la borne de plage de contact de données, dans lequel la partie d'extension (B) comporte une configuration en silicium amorphe intrinsèque et une configuration en silicium amorphe dopé en impuretés ; - le premier processus de masquage comporte en outre l'étape consistant à former une ligne commune parallèle à la ligne de grille, dans laquelle 10 l'électrode commune est raccordée électriquement à la ligne commune ; - le deuxième processus de masquage comporte en outre l'étape consistant à exposer la ligne commune en retirant la couche métallique exposée, la couche en silicium amorphe dopé en impuretés, la couche en silicium amorphe intrinsèque et la couche d'isolation de grille ; 15 - le troisième processus de masquage comporte les étapes consistant à: former une couche conductrice sur le substrat comportant la ligne de données et la plage de contact de données; former des première, deuxième, troisième et quatrième configurations de réserve photosensible, la première configuration de réserve photosensible correspondant aux électrodes de 20 source et de drain, la deuxième configuration de réserve photosensible correspondant à la ligne de couverture de données et à la borne de plage de contact de données, la troisième configuration de réserve photosensible correspondant à l'électrode de pixel et à l'électrode commune, la quatrième configuration de réserve photosensible correspondant à la borne de plage de 25 contact de grille; configurer la couche conductrice en utilisant les première, deuxième, troisième et quatrième configurations de réserve photosensible en tant qu'un masque d'attaque chimique pour former de ce fait les électrodes de source et de drain, la ligne de couverture de données, la borne de plage de contact de données, l'électrode de pixel, l'électrode commune et la 30 borne de plage de contact de grille; retirer la couche de contact ohmique entre les électrodes de source et de drain pour exposer de ce fait la couche active entre les électrodes de source et de drain et retirer les première, deuxième, troisième et quatrième configurations de réserve photosensible ; - la formation de la couche de passivation comporte l'étape consistant à 35 former une couche d'isolation avec les première, deuxième, troisième et quatrième configurations de réserve photosensible ; - la configuration de la couche conductrice comporte l'étape consistant à attaquer chimiquement davantage la couche conductrice en utilisant une R:\Brevets\26700\26754--070627-textedépôt. doc - 29 juin 2007 - 12/35 2909194 13 attaque chimique par voie humide pour exposer de ce fait des surfaces inférieures au niveau de périphéries des première, deuxième, troisième et quatrième configurations de réserve photosensible de sorte que chaque surface inférieure ait une largeur dans les limites d'une plage de 2000 à 5 5000À; - la formation de la couche de passivation comporte l'étape consistant à disposer un masque perforé sur le substrat de telle manière que le masque perforé couvre la borne de plage de contact de grille et la borne de plage de contact de données et l'étape consistant à déposer un matériau isolant sur le 10 substrat à l'exception de la borne de plage de contact de grille et la borne de plage de contact de données ; - la formation d'une couche d'isolation de grille, d'une couche active, d'une couche de contact ohmique et d'une ligne de données disposées séquentiellement sur le substrat, comportant l'électrode de grille et la ligne de grille 15 au travers d'un deuxième processus de masquage comporte en outre l'étape consistant à former une couche métallique tampon sur la couche de contact ohmique ; - la formation de la couche métallique tampon comporte les étapes consistant à déposer séquentiellement puis configurer un alliage molybdèneûtitane 20 (MoTi), du cuivre et un alliage de MoTi. On comprendra qu'à la fois la description générale précédente et la description détaillée qui suit d'un ou plusieurs modes de réalisation de la présente invention sont exemplaires et explicatives de l'invention. La description qui suit d'un ou plusieurs modes de réalisation donnés à titre 25 d'exemples non limitatifs, est faite en référence aux dessins annexés dans lesquels : la Figure 1 est une vue en coupe transversale simplifiée d'un dispositif LCD à mode IPS selon la technique apparentée; la Figure 2 est une vue en plan illustrant de manière simplifiée un substrat formant réseau pour un dispositif LCD à mode IPS selon la technique apparentée; 30 les Figures 3A à 3H, les Figures 4A à 4H, les Figures 5A à 5H et les Figures 6A à 6H sont des vues en coupe transversale d'un procédé de fabrication d'un substrat formant réseau pour un dispositif LCD à mode IPS selon la technique apparentée; la Figure 7 est une vue en plan d'un substrat formant réseau pour un dispositif LCD à mode IPS selon un premier mode de réalisation de l'invention; 35 les Figures 8A à 8D sont des vues en coupe transversale d'un substrat formant réseau pour un dispositif LCD à mode IPS selon le premier mode de réalisation de l'invention; R:\Brevets\26700'26754-070627-textedépdt.doc - 29 juin 2007 - 13/35 2909194 14 les Figures 9A à 91, les Figures 10A à lOI, les Figures 11A à 1 II et les Figures 12A à 12I sont des vues en coupe transversale illustrant un procédé de fabrication d'un substrat formant réseau selon le premier mode de réalisation de l'invention; les Figures 13A, 13B, 13C et 13D sont des vues en coupe transversale d'un 5 substrat formant réseau selon un deuxième mode de réalisation de l'invention; les Figures 14A à 14C, les Figures 15A à 15C, les Figures 16A à 16C et les Figures 17A à 17C sont des vues en coupe transversale illustrant un procédé de fabrication d'un substrat formant réseau selon un troisième mode de réalisation de l'invention; et 10 la Figure 18 est une vue en coupe transversale illustrant un substrat formant réseau selon un autre mode de réalisation de l'invention. Il va maintenant être décrit en détail un ou plusieurs modes de réalisation préférés de la présente invention, dont des exemples sont illustrés sur les dessins joints. 15 Dans des modes de réalisation de la présente invention, un substrat formant réseau est fabriqué au travers de trois processus de masquage dans lesquels une couche active en forme d'île est formée sur une électrode de grille de telle manière que les extrémités de source et de drain de la couche active ne soient pas exposées à une lumière provenant du rétroéclairage. Dans la mesure où les extrémités de source 20 et de drain de la couche active ne sont pas exposées à une lumière provenant du rétroéclairage, aucun courant photoélectrique n'est généré dans la couche active. Ainsi, on empêche un bruit d'ondulation. La Figure 7 est une vue en plan d'un substrat formant réseau pour un dispositif LCD à mode IPS selon un premier mode de réalisation de la présente invention. Les 25 Figures 8A à 8D sont des vues en coupe transversale d'un substrat formant réseau pour un dispositif LCD à mode IPS selon le premier mode de réalisation de la présente invention. La Figure 8A correspond à la ligne VIIùVII de la Figure 7, la Figure 8B correspond à la ligne VIIIùVIII de la Figure 7, la Figure 8C correspond à la ligne IXùIX de la Figure 7 et la Figure 8D correspond à la ligne XùX de la Figure 30 7. Comme représenté sur la Figure 7 et les Figures 8A à 8D, une ligne de grille 104 est formée sur un substrat isolant 100 le long d'une première direction et une ligne de données 143 est formée le long d'une seconde direction. La ligne de grille 104 et la ligne de données 143 se croisent entre elles pour définir une région de 35 pixels P. Une plage de contact de grille 106 est formée au niveau d'une extrémité de la ligne de grille 104 et une borne 146 de plage de contact de données est formée au niveau d'une extrémité d'une ligne de couverture de données 142 qui recouvre la ligne de données 143. Une plage de contact de données 144 est formée au niveau de R:1Brevets\26700'Q6754--070627-textedépdt.doc - 29 juin 2007 - 14/35 2909194 15 l'extrémité de la ligne de données 143. Une ligne commune 109 et une partie de raccordement 108 d'électrode commune sont espacées à distance de la ligne de grille 104. La ligne commune 109 et la partie de raccordement 108 d'électrode commune sont parallèles à la ligne de grille 104 et sont disposées au niveau de côtés opposés de 5 la région de pixels P. Une borne 152 de plage de contact de grille couvre la plage de contact de grille 106. Un transistor en couches minces T est formé adjacent à l'endroit où la ligne de grille 104 croise la ligne de données 143. Le transistor en couches minces T comporte une électrode de grille 102, une couche d'isolation de grille 110 sur 10 l'électrode de grille 102, une couche active 124 sur la couche d'isolation de grille 110, des couches de contact ohmique 126 sur la couche active 124, des couches métalliques tampons 128 sur les couches de contact, une électrode de source 138 et une électrode de drain 140 sur les couches métalliques tampons 128. L'électrode de grille 102 est raccordée à la ligne de grille 104. La couche active 124 est en forme 15 d'île formée sur une électrode de grille de telle manière que les extrémités de source et de drain de la couche active 124 ne s'étendent pas auùdelà de frontières définies par le périmètre de l'électrode de grille 102 sousùjacente. Les couches de contact ohmique 126 et les couches métalliques tampons 128 sont disposées séquentielle-ment sur la couche active 124. Chacune parmi les couches métalliques tampons 128 20 entre en contact avec les couches de contact ohmique 126, qui entrent respectivement chacune en contact avec les électrodes de source et de drain 138 et 140. L'électrode de source 138
est
raccordée à la ligne de couverture de données 142 et l'électrode de drain 140 est espacée à distance de l'électrode de source 138. Une couche d'isolation de grille 110 couvre la ligne de grille 104, l'électrode de grille 102 et la plage de 25 contact de grille 106. Ici, la ligne de données 143, les couches métalliques tampons 128, les couches de contact ohmique 126 et couche active 124 sont formées au travers du même processus de masquage, et il existe une partie d'extension B sous la ligne de données 143 et la plage de contact de données 144. La partie d'extension B comporte des 30 configurations disposées séquentiellement en couche et disposées respectivement sur les mêmes couches que les couches de contact ohmique 126 et la couche active 124. Ainsi, la partie d'extension B a sensiblement la même structure que les couches de contact ohmique 126 et la couche active 124. La couche métallique tampon 128, la ligne de données 143 et la plage de 35 contact de données 144 peuvent avoir une structure à couches multiples d'au moins trois couches, par exemple, un alliage molybdèneùtitane (MoTi), un alliage de cuivre (Cu) et de MoTi, sont disposés séquentiellement en couches. Les électrodes de source 138 et de drain 140, la ligne de couverture de données 142 et la borne 146 de R:\Brevets\26700\26754-070627-textedépdt.doc - 29 juin 2007 - 15/35 2909194 16 plage de contact de données peuvent être formées d'un alliage de MoTi. Le cuivre a une résistivité relativement basse, et un retard de signaux dû à une résistance d'une ligne est minimisé lorsque du cuivre est utilisé. Une électrode 148 de pixel et une électrode commune 150 sont formées dans la 5 région de pixels P. L'électrode de pixel 148 est raccordée électriquement à l'électrode de source 140, et l'électrode commune 150 est raccordée électriquement à la ligne commune 109. Chacune parmi l'électrode 148 de pixel et l'électrode commune 150 comporte une pluralité de configurations qui sont parallèles à la ligne de données 143. Les configurations de l'électrode 148 de pixel alternent avec les configurations 10 de l'électrode commune 150. L'électrode 148 de pixel s'étend depuis une partie de raccordement 148a d'électrode de pixel, qui est raccordée à l'électrode de drain 138. L'électrode commune 150 entre en contact avec la partie de raccordement 108 d'électrode commune. Bien que non représentée sur les figures, la partie de raccordement 108 d'électrode commune est raccordée à la ligne commune 109 et fournit 15 des signaux à partir de la ligne commune 109 à l'électrode commune 150. Donc, l'électrode commune 150 est raccordée électriquement à une électrode commune (non représentée) dans une région de pixels adjacente à celleûci. En variante, l'électrode commune 150 peut être directement raccordée à la ligne commune 109. La partie de raccordement 148a d'électrode de pixel chevauche la ligne commune 20 109 pour former de ce fait un condensateur de stockage Cst. L'électrode 148 de pixel et l'électrode commune 150 sont formées au travers du même processus que les électrodes de source 138 et de drain 140. L'électrode 148 de pixel et l'électrode commune 150 peuvent être formées en un alliage de MoTi. Une couche de passivation 154 est formée sur la couche active 124 exposée 25 entre les électrodes de source 138 et de drain 140 et sur la couche d'isolation de grille 110 exposée entre l'électrode 148 de pixel et l'électrode commune 150. Ainsi, la couche de passivation 154 est directement entre l'électrode 148 de pixel et l'électrode commune 150. La couche de passivation 154 entoure la borne 152 de plage de contact de grille et la borne 146 de plage de contact de données. La couche de passi- 30 vation 154 peut être formée par des processus de dépôt et d'enlèvement sans utiliser un processus de masquage supplémentaire. Etant donné que la couche active 124 n'est pas exposée à une lumière dans la mesure où les extrémités de source et de drain de la couche active ne s'étendent pas auûdelà d'une frontière définie par l'électrode de grille sous jacente, on empêche le bruit d'ondulation ou un fonction- 35 nement incorrect du transistor en couches minces dus à des courants de fuite. Un procédé de fabrication du substrat formant réseau selon le premier mode de réalisation sera expliqué ciûaprès en référence aux Figures 9A à 9I, 10A à 10I, 11A à 11I et 12A à 12I. Les Figures 9A à 9I sont des vues en coupe transversale le long de R:\Brevets\26700\26754--070627-textedepôt.doc - 29 juin 2007 - 16/35 2909194 17 la ligne VIIùVII de la Figure 7. Les Figures 10A à l0I sont des vues en coupe transversale le long de la ligne VIIIùVIII de la Figure 7. Les Figures 11A à 1 lI sont des vues en coupe transversale le long de la ligne IXùIX de la Figure 7. Les Figures 12A à 12I sont des vues en coupe transversale le long de la ligne XùX de la Figure 7.
5 Les Figures 9A, 10A, 11A et 12A représentent un premier processus de masquage. Sur la Figure 9A, la Figure 10A, la Figure 11A et la Figure 12A, une région de commutation S, une région de pixels P, une région de grille G, une région de données D et une région de signaux communs CS sont définies sur un substrat 100. Une première couche métallique conductrice (non représentée) est formée sur le 10 substrat 100, où les régions S, P, G, D et CS sont définies, par dépôt d'un métal conducteur se composant d'un ou de plusieurs matériaux parmi un groupe de métaux conducteurs comportant de l'aluminium (Al), un alliage d'aluminium (AINd), du chrome (Cr), du molybdène (Mo), du tungstène (W), du titane (Ti), du cuivre (Cu), et du tantale (Ta). La première couche métallique conductrice est configurée au travers 15 d'un premier processus de masquage pour former de ce fait une électrode de grille 102, une ligne de grille 104 de la Figure 7 et une plage de contact de grille 106. L'électrode de grille 102 est disposée dans la région de commutation S et la ligne de grille 104 et la plage de contact de grille 106 sont disposées dans la région de grille G. La plage de contact de grille 106 est formée au niveau d'une extrémité de la ligne 20 de grille 104. Simultanément, une ligne commune 109 de la Figure 7 et une partie de raccordement 108 d'électrode commune sont formées sur le substrat 100. La ligne commune 109 et la partie de raccordement 108 d'électrode commune sont parallèles à la ligne de grille 104 et disposées au niveau de côtés opposés de la région de pixels P.
25 Les Figures 9B à 9F, 10B à 10F, 11B à 11F et 12B à 12F représentent un deuxième processus de masquage. Comme représenté sur les Figures 9B, 10B, 11B et 12B, une couche d'isolation de grille 110, une couche en silicium amorphe intrinsèque (aùSi:H) 112, une couche en silicium amorphe dopé en impuretés (par exemple n+ aùSi:H) 114, et une deuxième couche métallique conductrice 116 sont formées 30 séquentiellement sur une surface du substrat 100, comportant l'électrode de grille 102, la ligne de grille 104 de la Figure 7, la plage de contact de grille 106, la ligne commune 109 de la Figure 7 et la partie de raccordement 108 d'électrode commune. Une couche de réserve photosensible 118 est formée sur la deuxième couche métallique conductrice 116 par revêtement sur le substrat 100 d'une réserve photosensible.
35 La couche d'isolation de grille 110 peut être formée par dépôt d'un matériau isolant inorganique se comportant d'un ou de plusieurs matériaux parmi un groupe de matériaux isolants inorganiques, comportant du nitrure de silicium (SiNx) et de l'oxyde de silicium (SiO2). La deuxième couche métallique conductrice 116 peut R:\Brevets\26700\26754--070627-textedépôt.doc - 29 juin 2007 - 17/35 2909194 18 avoir une structure à couches multiples. Par exemple, la deuxième couche métallique conductrice 116 peut comporter une première couche d'un alliage de MoTi, une deuxième couche de cuivre (Cu) et une troisième couche d'un alliage de MoTi. Le cuivre a une résistivité relativement basse et une ligne de cuivre peut minimiser un 5 retard de signaux. A ce propos, le cuivre réagit aisément avec du silicium ou un oxyde, et ainsi la résistance de la ligne augmente. Pour empêcher cela, les couches d'alliage de MoTi sont formées sous et sur la couche de cuivre, respectivement. Un masque M est disposé sur la couche de réserve photosensible 118. Le masque M est un masque tramé et un masque de diffraction. Le masque M comporte 10 une portion de transmission de lumière B 1, une portion de blocage de lumière B2 et une portion de demiùtransmission de lumière B3. La portion de blocage de lumière B2 correspond à la région de commutation S et à la région de données D. La portion de transmission de lumière B1 correspond à la région de grille G pour la plage de contact de grille 106 et la région de signaux communs CS. La portion de demi 15 transmission de lumière B3 correspond à d'autres régions à l'exception de la région de commutation S, la région de données D, la région de grille G pour la plage de contact de grille 106 et la région de signaux communs CS. La taille de la portion de blocage de lumière B2 correspondant à la région de commutation S n'est pas plus grande que l'électrode de grille 102. Ensuite, la couche de réserve photosensible 118 20 est exposée à une lumière au travers du masque M puis est développée. En se référant aux Figures 9C, IOC, 11C et 12C, une configuration de réserve photosensible 120 est formée après développement de la couche de réserve photosensible 118 des Figures 9B, 10B, 11B et 12B. La configuration de réserve photosensible 120 a une première partie d'une première épaisseur dl et une seconde partie d'une 25 seconde épaisseur d2. La première partie est disposée dans la région de commutation S et la région de données D. La seconde partie est disposée dans d'autres régions à l'exception de la région de commutation S, la région de données D, la région de grille G pour la plage de contact de grille 106 et la région de signaux communs CS. La configuration de réserve photosensible 120 est retirée dans la région de grille G pour 30 la plage de contact de grille 106 et la région de signaux communs CS afin d'exposer la deuxième couche métallique conductrice 116. La première épaisseur dl est sensiblement la même que l'épaisseur d'origine de la couche de réserve photosensible 118 des Figures 9B, 10B, 11B et 12B. La seconde épaisseur d2 est plus mince que la première épaisseur d 1.
35 Comme représenté sur les Figures Figures 9D, 10D, 11D et 12D, la deuxième couche métallique conductrice 116 exposée, la couche en silicium amorphe dopé en impuretés 114, la couche en silicium amorphe intrinsèque 112 et la couche d'isolation de grille 110 sont retirées dans la région de grille G pour la plage de contact de R:\Brevets\26700\26754--070627-textedépùt.doc - 29 juin 2007 - 18/35 2909194 19 grille 106 et la région de signaux communs CS afin d'exposer la plage de contact de grille 106 et la partie de raccordement 108 d'électrode commune. Ensuite, un processus de polissage est effectué pour retirer la seconde partie de la configuration de réserve photosensible 120. La première partie de la configuration de réserve 5 photosensible 120 est également partiellement retirée. Comme représenté sur les Figures 9E, 10E, 11E et 12E, une configuration de réserve photosensible 122 reste dans la région de commutation S et la région de données D. La configuration de réserve photosensible 122 a une épaisseur plus mince que la première partie de la configuration de réserve photosensible 120 des Figures 1 o 9D et 10D. La deuxième couche métallique conductrice 116 est exposée dans les autres régions à l'exception de la région de données D et d'une portion de la région de commutation S alors que la plage de contact de grille 106 et la partie de raccorde-ment 108 d'électrode commune restent partiellement exposées. La deuxième couche métallique conductrice 116, la couche en silicium amorphe dopé en impuretés 114 et 15 la couche en silicium amorphe intrinsèque 112 sont retirées en utilisant la configuration de réserve photosensible 122 en tant qu'un masque d'attaque chimique. Ensuite, la configuration de réserve photosensible 122 est retirée. Comme représenté sur les Figures 9F, 10F, 11F et 12F, une couche active 124, une couches de contact ohmique 126 et une couche métallique tampon 128 sont 20 formées séquentiellement dans la région de commutation S de sorte que des extrémités de source et de drain de la couche active 124 ne s'étendent pas auûdelà d'une frontière définie par un périmètre de l'électrode de grille 102 sousûjacente. Une ligne de données 143 est formée dans la région de données D. Une plage de contact de données 144 est disposée au niveau d'une extrémité de la ligne de données 143. Une 25 partie d'extension B est formée sous la ligne de données 143 et la plage de contact de données 144. La partie d'extension B comporte des configurations disposées sur la même couche que la couche active 124 et la couche de contact ohmique 126, respectivement. C'estûàûdire, la partie d'extension B comporte uneconfiguration en silicium intrinsèque et une configuration en silicium dopé en impuretés.
30 Les Figures 9G à 9H, 10G à 10H, 11G à 11H et 12G à 12H représentent un troisième processus de masquage. Comme représenté sur les Figures 9G, 10G, 11G et 12G, une troisième couche métallique conductrice (non représentée) et une couche de réserve photosensible (non représentée) sont formées sensiblement sur une surface entière du substrat 100, comportant la couche active 124, la couche de contact 35 ohmique 126, la couche métallique tampon 128 et la ligne de données 143. La troisième couche métallique conductrice peut être formée d'un alliage de MoTi. La couche de réserve photosensible est exposée à une lumière et développée au travers d'un troisième processus de masquage pour former de ce fait une première configu- R:V3revets`26700\2 6754--0 7062 7-textedépôt.doc - 29 juin 2007 - 19135 2909194 20 ration de réserve photosensible 130, une deuxième configuration de réserve photo-sensible 132, une troisième configuration de réserve photosensible 134 et une quatrième configuration de réserve photosensible 136. La première configuration de réserve photosensible 130 est disposée dans la région de commutation S et comporte 5 deux parties espacées à distance l'une de l'autre. La deuxième configuration de réserve photosensible 132 est disposée dans la région de données D et est raccordée à la partie de la première configuration de réserve photosensible 130. La troisième configuration de réserve photosensible 134 est disposée dans la région de pixels P et comporte des premières portions et des secondes portions en alternance entre elles. to La quatrième configuration de réserve photosensible 136 est disposée sur la plage de contact de grille 106. La troisième couche métallique conductrice est retirée en utilisant les première, deuxième, troisième et quatrième configurations de réserve photosensible 130, 132, 134 et 136 en tant qu'un masque d'attaque chimique. Une électrode de source 138, 15 une électrode de drain 140, une ligne de couverture de données 142, une borne 146 de plage de contact de données, une électrode 148 de pixel, une électrode commune 150 et une borne 152 de plage de contact de grille sont formées. A ce moment, une partie de raccordement 148a d'électrode de pixel de la Figure 7 est également formée. L'électrode de source 138 et l'électrode de drain 140 sont formées en utilisant la 20 première configuration de réserve photosensible 130. La ligne de couverture de données 142 et la borne 146 de plage de contact de données sont formées en utilisant la deuxième configuration de réserve photosensible 132. La borne 146 de plage de contact de données est disposée au niveau d'une extrémité de la ligne de couverture de données 142. La ligne de couverture de données 142 et la borne 146 de plage de 25 contact de données couvrent la partie d'extension B. La partie de raccordement 148a d'électrode de pixel, l'électrode 148 de pixel et l'électrode commune 150 sont formées en utilisant la troisième configuration de réserve photosensible 134. La partie de raccordement 148a d'électrode de pixel entre en contact avec l'électrode de drain 140 et l'électrode 148 de pixel s'étend à partir de la partie de raccordement 148a 30 d'électrode de pixel. L'électrode commune 150 entre en contact avec la partie de raccordement 108 d'électrode commune. Chacune parmi l'électrode 148 de pixel et l'électrode commune 150 comporte une pluralité de configurations et les configurations de l'électrode 148 de pixel alternent avec les configurations de l'électrode commune 150. La borne 152 de plage de contact de grille est formée en utilisant la 35 quatrième configuration de réserve photosensible 136 et est raccordée à la plage de contact de grille 106. Ensuite, la couche métallique tampon 128 et la couche de contact ohmique 126 entre les parties de la première configuration de réserve photosensible 130, qui est R:\Brevets`26700\26754-070627-textedépàt.doc - 29 juin 2007 - 20/35 2909194 21 entre les électrodes de source et de drain 138 et 140, sont retirées pour exposer de ce fait la couche active 124. La couche active 124 et les couches de contact ohmique 126 sont disposées sur et à l'intérieur d'une frontière définie par un périmètre de l'électrode de grille 102 afin d'être protégées par l'électrode de grille 102. La ligne de 5 couverture de données 142 couvre la partie d'extension B comportant des configurations formées au même moment que la couche active 124 et la couche de contact ohmique 126. Par conséquent, la couche active 124 n'est pas exposée à la lumière. Etant donné qu'il n'existe aucun courant photoélectrique dans la couche active 124 en raison de la lumière, le transistor en couches minces fonctionne correctement et le 10 bruit d'ondulation n'apparaît pas sur les images affichées. Sur les Figures 9H, 10H, 11H et 12H, une couche de passivation 154 est formée sensiblement sur une surface entière du substrat 100 comportant les première, deuxième, troisième et quatrième configurations de réserve photosensible 130, 132, 134 et 136 par dépôt d'un matériau isolant inorganique se composant d'un ou de 15 plusieurs matériaux parmi un groupe de matériaux isolants inorganiques comportant du nitrure de silicium (SiNx) et de l'oxyde de silicium (SiO2). La couche de passivation 154 comporte des portions sur les première, deuxième, troisième et quatrième configurations de réserve photosensible 130, 132, 134 et 136, sur la couche active exposée 124 et sur la couche d'isolation de grille 110 entre l'électrode 148 de pixel et 20 l'électrode commune 150. Puis, les première, deuxième, troisième et quatrième configurations de réserve photosensible 130, 132, 134 et 136 sont retirées par un procédé d'enlèvement. Comme représenté sur Les Figures 9I, 10I, 111 et 121, la couche de passivation 154 couvre la couche active 124 directement entre les électrodes de source 138 et de 25 drain 140 et la couche d'isolation de grille 110 entre l'électrode 148 de pixel et l'électrode commune 150. La couche de passivation 154 expose la borne 152 de plage de contact de grille et la borne 146 de plage de contact de données. La troisième couche métallique conductrice, comme représenté sur les Figures 9G, 10G, 11G et 12G est retirée de telle manière qu'elle est davantage attaquée 30 chimiquement sous les première, deuxième, troisième et quatrième configurations de réserve photosensible 130, 132, 134 et 136 en utilisant une attaque chimique par voie humide, qui est isotrope. Donc, les surfaces inférieures des première, deuxième, troisième et quatrième configurations de réserve photosensible 130, 132, 134 et 136 sont partiellement exposées au niveau de périphéries de celleùci. Les surfaces infé- 35 rieures exposées des première, deuxième, troisième et quatrième configurations de réserve photosensible 130, 132, 134 et 136 permettent une pénétration aisée du décapant dans les première, deuxième, troisième et quatrième configurations de réserve photosensible 130, 132, 134 et 136 afin de retirer les première, deuxième, troisième R'\Brevets\26700\26754--070627-teztedépôtdoc - 29 juin 2007 - 21/35 2909194 22 et quatrième configurations de réserve photosensible 130, 132, 134 et 136 intégrale-ment au cours du processus d'enlèvement. Ainsi, il est souhaitable d'exposer des surfaces inférieures au niveau de périphéries des première, deuxième, troisième et quatrième configurations de réserve photosensible 130, 132, 134 et 136 de sorte que 5 chacune ait une largeur dans les limites d'une plage d'environ 2000 à 5000 À. De cette façon, le substrat formant réseau pour un dispositif LCD à mode IPS peut être fabriqué au travers de trois processus de masquage comportant le processus d'enlèvement selon l'invention. Dans le premier mode de réalisation, l'électrode commune 150 et l'électrode 10 148 de pixel sont formées en un matériau métallique opaque. Dans un deuxième mode de réalisation de l'invention l'électrode commune et l'électrode de pixel sont formées en un matériau conducteur transparent. Le deuxième mode de réalisation sera décrit en référence aux Figures 13A à 13D. Les Figures 13A, 13B, 13C et 13D sont des vues en coupe transversale le long 15 de la ligne VIIûVII, VIIIûVIII, IXûIX et XûX de la Figure 7. Comme représenté sur les Figures 13A, 13B, 13C et 13D, une région de commutation S, une région de pixels P, une région de grille G, une région de données D et une région de signaux communs CS sont définies sur un substrat 100. Un transistor en couches minces est formé dans la région de commutation S sur le substrat 100. Le transistor en couches 20 minces comporte une électrode de grille 102, une couche d'isolation de grille 110 sur l'électrode de grille 102, une couche active 124 sur la couche d'isolation de grille 110, des couches de contact ohmique 126 sur la couche active 124, des couches métalliques tampons 128 sur les couches de contact ohmique 126, une électrode de source transparente 138' et une électrode de drain transparente 140'. La couche active 25 124 est en forme d'île formée sur une électrode de grille de telle manière que les extrémités de source et de drain de la couche active 124 ne s'étendent pas auûdelà d'une frontière définie par le périmètre de l'électrode de grille 102 sousûjacente. Les électrodes de source 138' et de drain 140' transparentes entrent en contact avec les couches métalliques tampons 128.
30 Une électrode 148' de pixel et une électrode commune 150' sont formées dans la région de pixels P sur le substrat 100. Chacune parmi l'électrode 148' de pixel et l'électrode commune 150' comporte une pluralité de configurations, et les configurations de l'électrode 148' de pixel' alternent avec les configurations de l'électrode commune 150'. L'électrode 148' de pixel est raccordée électriquement à l'électrode de 35 drain 140'. L'électrode 148' de pixel et l'électrode commune 150' sont transparentes. La région de données D est disposée au niveau d'un côté de la région de pixels P. Une partie d'extension B, une ligne de données 143, une plage de contact de données 144, une ligne de couverture de données transparentes 142' et une borne 146' R:\Brevets`26700\26754--070627-textedépôt.doc - 29 juin 2007 -22/35 2909194 23 de plage de contact de données transparente sont formées dans la région de données D. La partie d'extension B comporte des configurations disposées sur les mêmes couches que les couches de contact ohmique 126 et la couche active 124, respectivement. La borne 146' de plage de contact de données est disposée au niveau d'une 5 extrémité de la ligne de couverture de données 142'. La région de grille G et la région de signaux communs CS sont disposées au niveau de côtés opposés de la région de pixels P et rencontrent la région de données D. Une ligne de grille 104 sur la Figure 7 et une plage de contact de grille 106 sont formées dans la région de grille G. La plage de contact de grille 106 est disposée au 10 niveau d'une extrémité de la ligne de grille. Une borne 152' de plage de contact de grille couvre la plage de contact de grille 106 et est transparente. Une partie de raccordement 108 d'électrode commune est formée dans la région de signaux communs CS. La partie de raccordement 108 d'électrode commune est raccordée à l'électrode commune 150'.
15 La couche métallique tampon 128 peut comporter trois couches d'un alliage de MoTi, du cuivre (Cu) et un alliage de MoTi. Même si les électrodes de source 138' et de drain 140' et la ligne de couverture de données transparentes 142' sont formées en un matériau conducteur transparent, qui a une résistivité relativement élevée, il n'y a aucun retard de signaux dû au couches métalliques tampons 128.
20 Dans le deuxième mode de réalisation, l'électrode 148' de pixel et l'électrode commune 150' sont transparentes et ainsi la luminosité du dispositif augmente. En plus, étant donné que l'électrode de drain 140' est transparente, une lumière émise à partir d'un rétroéclairage passe à travers l'électrode de drain transparente 140'. Par conséquent, aucune lumière n'est réfléchie par l'électrode de drain 140' et n'entre dans 25 la couche active 124. Le substrat formant réseau selon le deuxième mode de réalisation peut être fabriqué au travers des mêmes processus que le premier mode de réalisation à l'exception du fait que la troisième couche métallique conductrice est formée en un matériau conducteur transparent, tel que de l'ITO ou de l'IZO.
30 Dans les premier et deuxième modes de réalisation, la couche de passivation est formée par un procédé d'enlèvement. Dans un troisième mode de réalisation de l'invention, la couche de passivation est formée en utilisant un masque perforé. Un procédé de fabrication d'un substrat formant réseau selon le troisième mode de réalisation sera décrit ci--après en référence aux Figures 14A à 14C, 15A à 15C, 16A à 35 16C et 17A à 17C. Les premier et deuxième processus de masquage du troisième mode de réalisation sont les mêmes que dans les premier et deuxième modes de réalisation. Les Figures 14A à 14C, 15A à 15C, 16A à 16C et 17A à 17C représentent un troisième processus de masquage dans le troisième mode de réalisation de R:\Brevets\26700'26754--070627-textedépôt.doc - 29 juin 2007 - 23135 2909194 24 l'invention. Les Figures 14A à 14C sont des vues en coupe transversale le long de la ligne VIIûVII de la Figure 7. Les Figures 15A à 15C sont des vues en coupe transversale le long de la ligne VIIIùVIII de la Figure 7. Les Figures 16A à 16C sont des vues en coupe transversale le long de la ligne IXùIX de la Figure 7. Les Figures 17A 5 à 17C sont des vues en coupe transversale le long de la ligne XùX de la Figure 7. Sur la Figure 14A, la Figure 15A, la Figure 16A et la Figure 17A, une région de commutation S, une région de pixels P, une région de grille G, une région de données D et une région de signaux communs CS sont définies sur un substrat 100. Une électrode de grille 102, une ligne de grille 104 de la Figure 7 et une plage de 10 contact de grille 106 sont formées sur le substrat 100 au travers d'un premier processus de masquage. Simultanément, une ligne commune 109 sur la Figure 7 et une partie de raccordement 108 d'électrode commune sont formées sur le substrat 100. L'électrode de grille 102 est disposée dans la région de commutation S. La ligne de grille 104 et la plage de contact de grille 106 sont disposées dans la région de 15 grille G, et la plage de contact de grille 106 est disposée au niveau d'une extrémité de la ligne de grille 104. La ligne de grille 104 est raccordée à l'électrode de grille 102. La ligne commune 109 et la partie de raccordement 108 d'électrode commune sont parallèles à la ligne de grille 104. Une couche d'isolation de grille 110 est formée sur la surface entière du 20 substrat 100, comportant l'électrode de grille 102, la ligne de grille 104, la plage de contact de grille 106, la ligne commune 109 et la partie de raccordement 108 d'électrode commune. La plage de contact de grille 106 et la partie de raccordement 108 d'électrode commune sont partiellement exposées et une couche active 124, la couche de contact ohmique 126 et une couche métallique tampon 128 sont formées 25 sur la couche d'isolation de grille 110 au travers d'un deuxième processus de masquage. Une partie d'extension B, une ligne de données 143 et une plage de contact de données 144 sont également formées au travers du deuxième processus de masquage. La partie d'extension B comporte des configurations disposées sur les mêmes couches que la couche de contact ohmique 126 et la couche d'isolation de 30 grille 110, respectivement. La partie d'extension B est disposée sous la ligne de données 143 et la plage de contact de données 144. Une troisième couche métallique conductrice ML et une couche de réserve photosensible (non représentée) sont formées sur une surface entière du substrat 100, comportant la couche active 124, la couche de contact ohmique 126, la ligne de 35 données 143 et la couche métallique tampon 128. La couche de réserve photosensible est exposée à une lumière et développée au travers d'un troisième processus de masquage pour former de ce fait une première configuration de réserve photosensible 130, une deuxième configuration de réserve photosensible 132, une troisième confi- R:\Brevets\26700\26754--070627-textedép5tdoc - 29 juin 2007 - 24/35 2909194 25 guration de réserve photosensible 134 et une quatrième configuration de réserve photosensible 136. La première configuration de réserve photosensible 130 est disposée dans la région de commutation S et comporte deux parties espacées à distance l'une de l'autre. La deuxième configuration de réserve photosensible 132 est disposée 5 dans la région de données D et est raccordée à la partie de la première configuration de réserve photosensible 130. La troisième configuration de réserve photosensible 134 est disposée dans la région de pixels P et comporte des premières portions et des secondes portions en alternance entre elles. La quatrième configuration de réserve photosensible 136 est disposée sur la plage de contact de grille 106.
10 La troisième couche métallique conductrice ML est retirée en utilisant les première, deuxième, troisième et quatrième configurations de réserve photosensible 130, 132, 134 et 136 en tant qu'un masque d'attaque chimique, puis les première, deuxième, troisième et quatrième configurations de réserve photosensible 130, 132, 134 et 136 sont retirées. La troisième couche métallique conductrice ML peut être 15 formée en un alliage de MoTi ou en un matériau conducteur transparent, tel que de l'ITO ou de l'IZO. Sur les Figures 14B, 15B, 16B et 17B, une électrode de source 138, une électrode de drain 140, une ligne de couverture de données 142, une borne 146 de plage de contact de données, une électrode 148 de pixel, une électrode commune 150 et 20 une borne 152 de plage de contact de grille sont formées. A ce moment, une partie de raccordement 148a d'électrode de pixel de la Figure 7 est également formée. L'électrode de source 138 et l'électrode de drain 140 sont disposées dans la région de commutation S et sont espacées à distance l'une de l'autre. La ligne de couverture de données 142 et la borne 146 de plage de contact de données sont disposées dans la 25 région de données D, et la borne 146 de plage de contact de données est disposée au niveau d'une extrémité de la ligne de couverture de données 142. La ligne de couverture de données 142 et la borne 146 de plage de contact de données couvrent la partie d'extension B. L'électrode 148 de pixel et l'électrode commune 150 sont disposées dans la région de pixels P. L'électrode 148 de pixel est raccordée électri- 30 quement à l'électrode de drain 140. L'électrode commune 150 entre en contact avec la partie de raccordement 108 d'électrode commune. Chacune parmi l'électrode 148 de pixel et l'électrode commune 150 comporte une pluralité de configurations et les configurations de l'électrode 148 de pixel alternent avec les configurations de l'électrode commune 150. La borne 152 de plage de contact de grille entre en contact 35 avec la plage de contact de grille 106. Ensuite, la couche métallique tampon 128 et la couche de contact ohmique 126 entre les électrodes de source et de drain 138 et 140 sont retirées pour exposer de ce fait la couche active 124. La couche métallique tampon 128 et la couche de contact RrBrevets\26700\26754--070627-textedépôt.doc - 29 juin 2007 - 25/35 2909194 26 ohmique 126 peuvent être retirées en utilisant la première configuration de réserve photosensible 130 en tant qu'un masque d'attaque chimique. Comme représenté sur les Figures 14C, 15C, 16C et 17C, un masque perforé SM est disposé sur la borne 152 de plage de contact de grille et la borne 146 de plage 5 de contact de données puis une couche de passivation 154 est formée sensiblement sur une surface entière du substrat 100 par dépôt d'un matériau isolant inorganique se composant d'un ou de plusieurs matériaux parmi un groupe de matériaux isolants inorganiques comportant du nitrure de silicium (SiNx) et de l'oxyde de silicium (SiO2). La couche de passivation 154 expose la borne 152 de plage de contact de lo grille et la borne 146 de plage de contact de données. Dans le troisième mode de réalisation, en utilisant le masque perforé, la couche de passivation 154 est formée dans presque toutes les zones, à l'exception de la borne 152 de plage de contact de grille et de la borne 146 de plage de contact de données, sans processus de masquage supplémentaire. Dans les premier à troisième modes de 15 réalisation, alors que les configurations de la partie d'extension B sont déconnectées de la couche de contact ohmique 126 et de la couche active 124, les configurations de la partie d'extension B peuvent leur être raccordées. Un autre mode de réalisation de l'invention ayant une telle structure est illustré sur la Figure 18. La Figure 18 est une vue en coupe transversale illustrant un substrat formant réseau selon un autre 20 mode de réalisation de l'invention. La structure de la Figure 18 est la même que celle des premier à troisième modes de réalisation à l'exception des configurations de la partie d'extension raccordée à la couche de contact ohmique et la couche active. Comme représenté sur la Figure 18, les mêmes parties que pour les premier à troisième modes de réalisation portent les mêmes références et les explications 25 concernant ces parties seront omises. Sur la Figure 18, la ligne de données 143 et la partie d'extension B sont disposées dans la région de données D. La ligne de données 143 est raccordée à une parmi les couches métalliques tampons 128. La partie d'extension B a sensiblement la même structure que la couche active 124 et la couche de contact ohmique 126. C'est 30 àùdire, la partie d'extension B comporte une configuration en silicium amorphe intrinsèque et une configuration en silicium amorphe dopé en impuretés, qui sont formées à partir des mêmes matériaux et sur les mêmes couches que la couche active 124 et la couche de contact ohmique 126, respectivement. La configuration en silicium amorphe intrinsèque de la partie d'extension B est raccordée à la couche 35 active 124, et la configuration en silicium amorphe dopé en impuretés de la partie d'extension B est raccordée à une parmi les couches de contact ohmique 126. La ligne de couverture de données 142 couvre la partie d'extension B et l'électrode de source 138 s'étend à partir de la ligne de couverture de données 142. R:\Arevets\26700\26754--070627-textedép6t.doc - 29 juin 2007 - 26/35 2909194 27 Le substrat formant réseau de la Figure 18 peut être formé au travers des mêmes processus que les premier à troisième modes de réalisation. De cette façon, le substrat formant réseau pour un dispositif LCD à mode IPS peut être fabriqué en utilisant trois processus de masquage selon des modes de réalisation de l'invention.
5 C'estàùdire, l'électrode de grille, la ligne de grille, la plage de contact de grille, la ligne commune et la partie de raccordement d'électrode commune sont formées en utilisant le premier processus de masquage. La couche d'isolation de grille, la couche active, la couche de contact ohmique, la couche métallique tampon, la ligne de données et la plage de contact de données sont formées sur l'électrode de grille en 10 utilisant le deuxième processus de masquage et la plage de contact de grille et la partie de raccordement d'électrode commune sont exposées par le biais de la couche d'isolation de grille à ce moment. Les électrodes de source et de drain, l'électrode de pixel, l'électrode commune, la borne de plage de contact de grille, la ligne de couverture de données et la borne de plage de contact de données sont formées en 15 utilisant le troisième processus de masquage. La couche de passivation est formée, et la borne de plage de contact de grille et la borne de plage de contact de données sont exposées par le biais de la couche de passivation en utilisant le processus d'enlèvement ou le masque perforé. Dans des modes de réalisation de la présente invention, la couche active est 20 disposée sur et à l'intérieur de l'électrode de grille, et on empêche une lumière provenant du rétroéclairage d'entrer dans la couche active. Par conséquent, un courant de fuite photoélectrique n'est pas généré, et le transistor en couches minces fonctionne de manière appropriée. Des images de qualité élevée peuvent être affichées. En plus, étant donné que la couche en silicium amorphe intrinsèque n'est pas exposée auùdelà 25 de la ligne de données, le bruit d'ondulation n'apparaît pas. Le rapport d'ouverture augmente, et la luminosité du dispositif est améliorée. Par ailleurs, le substrat formant réseau peut être fabriqué en utilisant trois processus de masquage. Les coûts et le temps de fabrication diminuent, et le rendement de production augmente. De plus, du cuivre est utilisé en tant qu'un matériau pour les lignes de telle manière que 30 l'on parvient à empêcher un retard de signaux. Bien entendu, l'invention n'est pas limitée aux exemples de réalisation ciùdessus décrits et représentés, à partir desquels on pourra prévoir d'autres modes et d'autres formes de réalisation, sans pour autant sortir du cadre de l'invention. Ainsi, diverses modifications et variations peuvent apparaître à l'homme du métier qui 35 restent comprises dans la portée des revendications. R\Brevets\26700\26754--070627-textedépôt.doc - 29 juin 2007 - 27/35
Claims (10)
1. Substrat formant réseau pour un dispositif à cristaux liquides compre-nant: - un substrat (100); - une ligne de grille (104) sur le substrat (100); un transistor en couches minces (T) comportant une électrode de grille (102) de la ligne de grille (104), une couche d'isolation de grille (110) sur l'électrode de grille (102), une couche active (124) sur la couche d'isolation de grille (110) et des couches de contact ohmique (126) sur la couche active (124), et des électrode de source et de drain (138, 138b' et 140, 140b') sur les couche de contact ohmique (126); - une électrode (148, 148') de pixel, raccordée à l'électrode de drain (140, 140'); - une ligne de données (143) raccordée électriquement à l'électrode de source (138, 138') et croisant la ligne de grille (104); - une électrode commune (150, 150') espacée à distance de l'électrode (148, 148') de pixel; et une couche de passivation (154) directement entre l'électrode (148, 148') de 20 pixel et l'électrode commune (150, 150') et directement entre les électrodes de source et de drain (138, 138' et 140, 140').
2. Substrat formant réseau pour un dispositif d'affichage à cristaux liquides selon la revendication 1, dans lequel la couche active (124) est en forme d'île formée sur l'électrode de grille (102) de telle manière que des extrémités de la couche 25 active (124) ne s'étendent pas auûdelà d'une frontière définie par un périmètre de l'électrode de grille (102) sousûjacente.
3. Substrat formant réseau pour un dispositif d'affichage à cristaux liquides selon l'une quelconque des revendications 1 ou 2, comprenant en outre une partie d'extension (B) sous la ligne de données (143), dans lequel la partie d'extension (B) 30 comporte une première couche s'étendant à partir de l'une parmi les couches de contact ohmique (126) et une seconde couche s'étendant à partir de la couche active (124).
4. Substrat formant réseau pour un dispositif d'affichage à cristaux liquides selon l'une quelconque des revendications 1 à 3, comprenant en outre des 35 couches métalliques tampons (128) positionnées respectivement entre une parmi les couches de contact ohmique (126) et l'électrode de source (138, 138') et entre une autre parmi les couches de contact ohmique (126) et l'électrode de drain (140, 140'). R:\Brevets\26700\26754--070627-textedépôt.doc - 29 juin 2007 - 28/35 2909194 29
5. Substrat formant réseau pour un dispositif d'affichage à cristaux liquides selon la revendication 4, dans lequel les électrodes de source (138, 138'), de drain (140, 140') et de pixel (148, 148') et commune (150, 150') sont transparentes.
6. Substrat formant réseau pour un dispositif d'affichage à cristaux liqui- 5 des selon la revendication 4, caractérisé en ce qu'une ligne de couverture de données (142) s'étend à partir de l'électrode de source (138, 138') sur la ligne de données (143).
7. Substrat formant réseau pour un dispositif d'affichage à cristaux liquides selon la revendication 6, comprenant en outre une partie d'extension (B) sous la 10 ligne de couverture de données (142), dans lequel la partie d'extension (B) comporte la ligne de données (143) s'étendant à partir d'une parmi les couches métalliques tampons (128), une première couche s'étendant à partir d'une parmi les couches de contact ohmique (126) et une seconde couche s'étendant à partir de la couche active (124). 15
8. Substrat formant réseau pour un dispositif d'affichage à cristaux liquides selon la revendication 4, comprenant en outre une partie d'extension (B) sous la ligne de données (143), dans lequel la partie d'extension (B) a des couches qui sont les mêmes que la couche active (124) et une parmi les couches de contact ohmique (126) qui sont séparées de la couche active (124) et des couches de contact ohmique (126).
9. Substrat formant réseau pour un dispositif d'affichage à cristaux liquides selon la revendication 4, dans lequel les couches métalliques tampons (128) sont des structures à couches multiples d'au moins trois couches.
10. Substrat formant réseau pour un dispositif d'affichage à cristaux liqui- des selon la revendication 9, caractérisé en ce qu'une couche intermédiaire d'au moins trois couches comporte du cuivre (Cu). 1 1. Substrat formant réseau selon l'une quelconque des revendications 1 à 10, comprenant en outre une partie de raccordement (148a) d'électrode de pixel s'étendant à partir de l'électrode de drain (140, 140') et raccordée à l'électrode (148, 148') de pixel. 12. Procédé de fabrication d'un dispositif d'affichage à cristaux liquides avec un substrat (100) ayant une région de commutation (S), une région de pixels (P), et une région de données (D) et une région de signaux communs (CS) définies sur celuiùci, comprenant les étapes consistant à: - former une ligne de grille (104) avec une électrode de grille (102) dans la région de commutation (S) et une ligne commune (109) dans la région de signaux communs (CS); R:\Brevets\26700126754--070627-textedépôt.doc - 29 juin 2007 - 29/35 2909194 30 - former une couche d'isolation de grille (110), une couche active (124), une couche de contact ohmique (126) dans au moins une portion de la région de commutation (S) conjointement avec la couche d'isolation de grille (110) seule dans la région de pixels (P); 5 - former des électrodes de source (138, 138') et de drain (140, 140') avec des couches de contact ohmique (126) en créant une ouverture vers la couche active (124) entre les électrodes de source (138, 138') et de drain (140,140'); - former une ligne de données (143) raccordée électriquement à l'électrode de 10 source (138, 138') et croisant la ligne de grille (104); - former une électrode (148, 148') de pixel raccordée à l'électrode de drain (140, 140') et une électrode commune (150, 150') espacées à distance de l'électrode (148, 148') de pixel; et - former une couche de passivation (154) sur la couche d'isolation de grille 15 (110) entre l'électrode (148, 148') de pixel et l'électrode commune (150, 150') et sur la couche active (124) entre les électrodes de source et de drain (138, 138' et 140, 140'). 13. Procédé de fabrication d'un dispositif d'affichage à cristaux liquides avec un substrat (100) selon la revendication 12, dans lequel la formation d'une 20 couche d'isolation de grille (110), d'une couche active (124), d'une couche de contact ohmique (126) dans au moins une portion de la région de commutation (S), conjointement avec la couche d'isolation de grille (110) seule dans la région de pixels (P) et la formation d'une ligne de données (143), utilisent un seul masque. 14. Procédé de fabrication d'un dispositif d'affichage à cristaux liquides 25 avec un substrat (100) selon l'une quelconque des revendications 12 ou 13, dans lequel l'électrode de source (138, 138'), l'électrode de drain (140, 140'), l'électrode commune (150, 150'), l'électrode (148, 148') de pixel et une ligne de couverture de données (142) sont formées au cours du même processus de masquage. 15. Procédé de fabrication d'un dispositif d'affichage à cristaux liquides 30 avec un substrat (100) selon l'une quelconque des revendications 12 à 14, dans lequel la couche de passivation (154) est formée au cours d'un processus d'enlèvement. 16. Procédé de fabrication d'un dispositif d'affichage à cristaux liquides avec un substrat (100) selon l'une quelconque des revendications 12 à 15, dans lequel la formation d'une couche d'isolation de grille (110), d'une couche active (124), d'une 35 couche de contact ohmique (126) dans au moins une portion de la région de commutation (S), conjointement avec la couche d'isolation de grille (110) seule dans la région de pixels (P) comporte la formation d'une couche métallique tampon (128) sur la couche de contact ohmique (126). R:\Brevets\26700'\26754--070627-teztedépôt.doc -29 juin 2007 - 30/35 2909194 31 17. Procédé de fabrication d'un substrat formant réseau pour un dispositif d'affichage à cristaux liquides, comprenant les étapes consistant à: - former une électrode de grille (102) et une ligne de grille (104) sur un substrat (100) au travers d'un premier processus de masquage; 5 - former une couche d'isolation de grille (110), une couche active (124), une couche de contact ohmique (126) et une ligne de données (143) au travers d'un deuxième processus de masquage; - former une électrode de source (138, 138'), une électrode de drain (140, 140'), une électrode commune (150, 150') et une électrode (148, 148') de 10 pixel sur le substrat (100) au travers d'un troisième processus de masquage; et former une couche de passivation (154) entre l'électrode commune (150, 150') et l'électrode (148, 148') de pixel et sur la couche active (124) entre les électrodes de source et de drain (138, 138' et 140, 140'). 15 18. Procédé selon la revendication 17, dans lequel le premier processus de masquage comporte en outre la formation d'une plage de contact de grille (106) au niveau d'une extrémité de la ligne de grille (104), le deuxième processus de masquage comporte en outre la formation d'une plage de contact de données (144) au niveau d'une extrémité de la ligne de données (143), et le troisième processus de 20 masquage comporte en outre la formation d'une ligne de couverture de données (142) sur la ligne de données (143), une borne (152) de plage de contact de grille sur la plage de contact de grille (106) et une borne (146, 146') de plage de contact de données sur la plage de contact de données (144). 19. Procédé selon la revendication 18, dans lequel le deuxième processus 25 de masquage comporte les étapes consistant à: - former séquentiellement la couche d'isolation de grille (110), une couche en silicium amorphe intrinsèque (112), une couche en silicium amorphe dopé en impuretés (114) et une couche métallique sur le substrat (100) comportant l'électrode de grille (102), la ligne de grille (104) et la plage de contact 30 de grille (106); - former une configuration de réserve photosensible (120) sur la couche métallique, la configuration de réserve photosensible exposant la couche métallique correspondant à la plage de contact de grille (106), la configuration de réserve photosensible (120) comportant une première partie corres- 35 pondant à la couche active (124), la ligne de données (143) et la plage de contact de données (144) et une seconde partie correspondant aux autres zones à l'exception de la couche active (124), la ligne de données (143), la R:\Brevets\26700\26754--070627-textedé{àt.doc -29 juin 2007 - 31 /35 2909194 32 plage de contact de données (144) et la plage de contact de grille (106), la première partie étant plus épaisse que la seconde partie; - exposer la plage de contact de grille (106) en retirant la couche métallique exposée, la couche en silicium amorphe dopé en impuretés (114), la couche 5 en silicium amorphe intrinsèque (112) et la couche d'isolation de grille (110); - retirer la seconde partie de la configuration de réserve photosensible (120); - retirer la couche métallique, la couche en silicium amorphe dopé en impu- retés (114) et la couche en silicium amorphe intrinsèque (112) en utilisant 10 la première partie de la configuration de réserve photosensible (120) en tant qu'un masque d'attaque chimique; et - retirer la première partie de la configuration de réserve photosensible (120). 20. Procédé selon la revendication 19, dans lequel la formation de la configuration de réserve photosensible (120) utilise un masque M comportant une 15 portion de transmission de lumière (B 1), une portion de blocage de lumière( B2) et une portion de demiùtransmission de lumière (B3), la portion de transmission de lumière (B 1) correspondant à la plage de contact de grille (106), la portion de blocage de lumière( B2) correspondant à la couche active (124), la ligne de données (143) et la plage de contact de données (144), la portion de demiùtransmission de 20 lumière (B3) correspondant aux autres zones à l'exception de la couche active (124), de la ligne de données (143), de la plage de contact de données (144) et de la plage de contact de grille (106). 21. Procédé selon la revendication 20, dans lequel le deuxième processus de masquage comporte en outre l'étape consistant à former une partie d'extension (B) 25 sous la ligne de couverture de données (142) et la borne (146, 146') de plage de contact de données, dans lequel la partie d'extension (B) comporte une configuration en silicium amorphe intrinsèque et une configuration en silicium amorphe dopé en impuretés. 22. Procédé selon la revendication 19, dans lequel le premier processus de 30 masquage comporte en outre l'étape consistant à former une ligne commune (109) parallèle à la ligne de grille (104), dans laquelle l'électrode commune (150, 150') est raccordée électriquement à la ligne commune (109). 23. Procédé selon la revendication 22, dans lequel le deuxième processus de masquage comporte en outre l'étape consistant à exposer la ligne commune (109) 35 en retirant la couche métallique exposée, la couche en silicium amorphe dopé en impuretés (114), la couche en silicium amorphe intrinsèque (112) et la couche d'isolation de grille (110). R:/Brevets\26700\26754--070627-textedépôt.doc - 29 juin 2007 - 32/35 2909194 33 24. Procédé selon la revendication 18, dans lequel le troisième processus de masquage comporte les étapes consistant à: - former une couche conductrice sur le substrat (100) comportant la ligne de données (143) et la plage de contact de données (144); 5 - former des première, deuxième, troisième et quatrième configurations de réserve photosensible (130, 132, 134, 136), la première configuration de réserve photosensible (130) correspondant aux électrodes de source et de drain (138, 138' et 140, 140'), la deuxième configuration de réserve photo-sensible (132) correspondant à la ligne de couverture de données (142) et à 10 la borne (146, 146') de plage de contact de données, la troisième configuration de réserve photosensible (134) correspondant à l'électrode (148, 148') de pixel et à l'électrode commune (150, 150'), la quatrième configuration de réserve photosensible (136) correspondant à la borne (152) de plage de contact de grille; 15 - configurer la couche conductrice en utilisant les première, deuxième, troisième et quatrième configurations de réserve photosensible (130, 132, 134, 136) en tant qu'un masque d'attaque chimique pour former de ce fait les électrodes de source et de drain (138, 138' et 140, 140'), la ligne de couverture de données (142), la borne (146, 146') de plage de contact de 20 données, l'électrode (148, 148') de pixel, l'électrode commune (150, 150') et la borne (152) de plage de contact de grille; - retirer la couche de contact ohmique (126) entre les électrodes de source et de drain (138, 138' et 140, 140') pour exposer de ce fait la couche active (124) entre les électrodes de source et de drain (138, 138' et 140, 140'); et 25 - retirer les première, deuxième, troisième et quatrième configurations de réserve photosensible (130, 132, 134, 136). 25. Procédé selon la revendication 24, dans lequel la formation de la couche de passivation (154) comporte l'étape consistant à former une couche d'isolation avec les première, deuxième, troisième et quatrième configurations de réserve 30 photosensible (130, 132, 134, 136). 26. Procédé selon la revendication 25, dans lequel la configuration de la couche conductrice comporte l'étape consistant à attaquer chimiquement davantage la couche conductrice en utilisant une attaque chimique par voie humide pour exposer de ce fait des surfaces inférieures au niveau de périphéries des première, deuxième, 35 troisième et quatrième configurations de réserve photosensible (130, 132, 134, 136) de sorte que chaque surface inférieure ait une largeur dans les limites d'une plage de 2000 à 5000 À. R:1Brevets\26700\2 6 754--0 7062 7-textcdéppôt.doc - 29 juin 2007 - 33135 2909194 34 27. Procédé selon la revendication 24, dans lequel la formation de la couche de passivation (154) comporte l'étape consistant à disposer un masque perforé (SM) sur le substrat (100) de telle manière que le masque perforé (SM) couvre la borne (152) de plage de contact de grille et la borne (146, 146') de plage de 5 contact de données et l'étape consistant à déposer un matériau isolant sur le substrat (100) à l'exception de la borne (152) de plage de contact de grille et la borne (146, 146') de plage de contact de données. 28. Procédé selon l'une quelconque des revendications 17 à 27, dans lequel la formation d'une couche d'isolation de grille (110), d'une couche active to (124), d'une couche de contact ohmique (126) et d'une ligne de données (143) disposées séquentiellement sur le substrat (100), comportant l'électrode de grille (102) et la ligne de grille (104) au travers d'un deuxième processus de masquage comporte en outre l'étape consistant à former une couche métallique tampon (128) sur la couche de contact ohmique (126). 15 29. Procédé selon la revendication 28, dans lequel la formation de la couche métallique tampon (128) comporte les étapes consistant à déposer séquentiellement puis configurer un alliage molybdèneùtitane (MoTi), du cuivre et un alliage de MoTi. R:\Brevets\26700\26754--070627-textedepôt.doc - 29 juin 2007 - 34/35
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20060118593 | 2006-11-28 | ||
| KR1020070039312A KR100920482B1 (ko) | 2006-11-28 | 2007-04-23 | 액정표시장치용 어레이 기판과 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2909194A1 true FR2909194A1 (fr) | 2008-05-30 |
| FR2909194B1 FR2909194B1 (fr) | 2013-12-27 |
Family
ID=38352878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0704697A Expired - Fee Related FR2909194B1 (fr) | 2006-11-28 | 2007-06-29 | Substrat formant reseau pour un dispositif d'affichage a cristaux liquides et son procede de fabrication. |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8031312B2 (fr) |
| JP (1) | JP4885805B2 (fr) |
| FR (1) | FR2909194B1 (fr) |
| GB (2) | GB2444347A (fr) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW413844B (en) | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
| KR100978266B1 (ko) * | 2006-12-29 | 2010-08-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| US7988871B2 (en) * | 2007-07-20 | 2011-08-02 | Lg Display Co., Ltd. | Method of lifting off and fabricating array substrate for liquid crystal display device using the same |
| KR20090027920A (ko) * | 2007-09-13 | 2009-03-18 | 삼성전자주식회사 | 표시 기판 및 이를 구비한 표시 패널 |
| CN101630640B (zh) * | 2008-07-18 | 2012-09-26 | 北京京东方光电科技有限公司 | 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 |
| TWI373680B (en) * | 2008-10-06 | 2012-10-01 | Au Optronics Corp | Fabricating method of pixel structure |
| US8441047B2 (en) * | 2009-04-10 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8405810B2 (en) * | 2009-07-23 | 2013-03-26 | Lg Display Co., Ltd. | Liquid crystal display and fabricating method thereof |
| KR20110062170A (ko) * | 2009-12-02 | 2011-06-10 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR102078253B1 (ko) | 2010-02-26 | 2020-04-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
| JP2012226160A (ja) * | 2011-04-20 | 2012-11-15 | Japan Display West Co Ltd | 表示パネルおよび表示装置 |
| JP2012242678A (ja) * | 2011-05-20 | 2012-12-10 | Japan Display West Co Ltd | 液晶装置および電子機器 |
| WO2013181166A1 (fr) * | 2012-05-26 | 2013-12-05 | Cbrite Inc. | Réduction du niveau de masque pour un transistor à effet de champ à semi-conducteur à oxyde métallique (mosfet) |
| KR101493128B1 (ko) * | 2012-09-27 | 2015-02-23 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 제조방법 |
| CN102929060B (zh) * | 2012-11-16 | 2015-06-17 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN104485334B (zh) * | 2014-12-16 | 2018-02-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| KR102460937B1 (ko) | 2015-12-31 | 2022-10-31 | 엘지디스플레이 주식회사 | 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치 |
| JP2019101382A (ja) * | 2017-12-08 | 2019-06-24 | シャープ株式会社 | 液晶表示装置 |
| JP6934435B2 (ja) * | 2018-02-26 | 2021-09-15 | 株式会社Ｓｃｒｅｅｎホールディングス | センタリング装置、センタリング方法、基板処理装置、および基板処理方法 |
| US20200166791A1 (en) * | 2018-11-23 | 2020-05-28 | Innolux Corporation | Panel and method for manufacturing the same |
| CN111524903B (zh) * | 2020-04-23 | 2023-03-28 | 深圳市华星光电半导体显示技术有限公司 | Goa阵列基板及制备方法 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08248427A (ja) * | 1995-03-13 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP3632934B2 (ja) * | 1995-10-04 | 2005-03-30 | 株式会社 日立ディスプレイズ | アクティブマトリクス型液晶表示装置 |
| JPH1073823A (ja) | 1996-09-02 | 1998-03-17 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| KR100471393B1 (ko) | 1997-12-22 | 2005-07-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의제조방법 |
| KR100299381B1 (ko) | 1998-08-24 | 2002-06-20 | 박종섭 | 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법 |
| US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| JP2001339072A (ja) * | 2000-03-15 | 2001-12-07 | Advanced Display Inc | 液晶表示装置 |
| JP4683688B2 (ja) * | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| US6636289B2 (en) * | 2000-04-19 | 2003-10-21 | Lg.Philips Lcd Co., Ltd. | In-plane switching LCD panel with multiple domains and rubbing directions symetric about a line |
| KR100372577B1 (ko) * | 2000-08-07 | 2003-02-17 | 엘지.필립스 엘시디 주식회사 | 광시야각 액정 표시 장치 |
| JP2002107762A (ja) * | 2000-10-02 | 2002-04-10 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| US7095460B2 (en) * | 2001-02-26 | 2006-08-22 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
| JP4086581B2 (ja) | 2002-07-31 | 2008-05-14 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置 |
| KR100866976B1 (ko) | 2002-09-03 | 2008-11-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
| KR100971955B1 (ko) * | 2002-11-11 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR100731045B1 (ko) * | 2003-06-17 | 2007-06-22 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
| KR20040108276A (ko) | 2003-06-17 | 2004-12-23 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터의 구조 및 그 제조방법 |
| KR101054819B1 (ko) * | 2003-06-24 | 2011-08-05 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 |
| JP3595327B2 (ja) | 2003-07-23 | 2004-12-02 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| KR100975734B1 (ko) | 2003-09-08 | 2010-08-12 | 엘지디스플레이 주식회사 | 횡전계방식 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| US7279370B2 (en) * | 2003-10-11 | 2007-10-09 | Lg.Philips Lcd Co., Ltd. | Thin film transistor array substrate and method of fabricating the same |
| CN100371813C (zh) * | 2003-10-14 | 2008-02-27 | Lg.菲利浦Lcd株式会社 | 面内切换型液晶显示装置中的液晶显示板及其制造方法 |
| US7202928B2 (en) * | 2003-10-16 | 2007-04-10 | Lg. Philips Lcd Co., Ltd | Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same |
| KR100560402B1 (ko) | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101019045B1 (ko) * | 2003-11-25 | 2011-03-04 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR101071711B1 (ko) * | 2003-12-29 | 2011-10-12 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 |
| KR101050300B1 (ko) * | 2004-07-30 | 2011-07-19 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| KR101107245B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101127822B1 (ko) * | 2004-12-24 | 2012-03-26 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101125252B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 폴리 액정 표시 패널 및 그 제조 방법 |
| KR101180718B1 (ko) * | 2005-12-29 | 2012-09-07 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 |
| TWI329773B (en) * | 2006-03-20 | 2010-09-01 | Au Optronics Corp | Pixel structure and liquid crystal display panel |
| KR101182322B1 (ko) * | 2006-06-30 | 2012-09-20 | 엘지디스플레이 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100920482B1 (ko) | 2006-11-28 | 2009-10-08 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
-
2007
- 2007-05-30 US US11/806,214 patent/US8031312B2/en active Active
- 2007-06-25 GB GB0712299A patent/GB2444347A/en not_active Withdrawn
- 2007-06-29 JP JP2007173016A patent/JP4885805B2/ja not_active Expired - Fee Related
- 2007-06-29 FR FR0704697A patent/FR2909194B1/fr not_active Expired - Fee Related
- 2007-11-23 GB GB0723021A patent/GB2444379B/en not_active Expired - Fee Related
-
2011
- 2011-07-28 US US13/193,384 patent/US8456601B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| GB2444379B (en) | 2008-12-17 |
| FR2909194B1 (fr) | 2013-12-27 |
| GB0723021D0 (en) | 2008-01-02 |
| US8456601B2 (en) | 2013-06-04 |
| US20110281386A1 (en) | 2011-11-17 |
| US8031312B2 (en) | 2011-10-04 |
| GB2444347A (en) | 2008-06-04 |
| GB0712299D0 (en) | 2007-08-01 |
| GB2444379A (en) | 2008-06-04 |
| US20080122767A1 (en) | 2008-05-29 |
| JP4885805B2 (ja) | 2012-02-29 |
| JP2008134593A (ja) | 2008-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2909194A1 (fr) | Substrat formant reseau pour un dispositif d'affichage a cristaux liquides et son procede de fabrication. | |
| JP4781518B2 (ja) | 反射透過複合形薄膜トランジスタ液晶表示装置 | |
| US6744486B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US8345175B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| US7612373B2 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor | |
| FR2838562A1 (fr) | Procede de fabrication d'un substrat de matrice d'un dispositif d'affichage a cristaux liquides | |
| JP4925057B2 (ja) | 横電界型の液晶表示装置用アレイ基板及びその製造方法 | |
| US7995182B2 (en) | Array substrate for a liquid crystal display device and method of manufacturing the same | |
| US7416926B2 (en) | Liquid crystal display device and method for fabricating the same | |
| US8198111B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| TWI247957B (en) | Liquid crystal display device | |
| FR2901371A1 (fr) | Substrat de reseau pour un dispositif d'affichage a cristaux liquides son procede de fabrication | |
| US8243222B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| JP4121723B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR101127817B1 (ko) | 반투과형 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 표시 패널 및 그 제조 방법 | |
| US6549251B2 (en) | LCD having barrier layer in same plane as gate electrode and method of fabricating | |
| US6822268B2 (en) | Two layer mirror for LCD-on-silicon products and method of fabrication thereof | |
| JP2004325838A (ja) | 表示装置 | |
| KR100876587B1 (ko) | 박막트랜지스터를 포함하는 액정표시장치용 어레이기판과그 제조방법 | |
| KR20050095017A (ko) | 반사형과 반투과형 액정표시장치용 어레이기판과 그제조방법 | |
| KR20060134378A (ko) | 액정 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name | ||
| PLFP | Fee payment |
Year of fee payment: 10 |
|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| ST | Notification of lapse |
Effective date: 20210206 |