KR102460937B1 - 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치 - Google Patents

액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치 Download PDF

Info

Publication number
KR102460937B1
KR102460937B1 KR1020150191802A KR20150191802A KR102460937B1 KR 102460937 B1 KR102460937 B1 KR 102460937B1 KR 1020150191802 A KR1020150191802 A KR 1020150191802A KR 20150191802 A KR20150191802 A KR 20150191802A KR 102460937 B1 KR102460937 B1 KR 102460937B1
Authority
KR
South Korea
Prior art keywords
semiconductor
carbon allotrope
thin film
film transistor
active layer
Prior art date
Application number
KR1020150191802A
Other languages
English (en)
Other versions
KR20170081072A (ko
Inventor
강지연
김성진
김창은
백정은
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150191802A priority Critical patent/KR102460937B1/ko
Priority to JP2016243584A priority patent/JP6486319B2/ja
Priority to EP16206685.6A priority patent/EP3188252B1/en
Priority to US15/389,990 priority patent/US10468473B2/en
Priority to CN201611242743.5A priority patent/CN107039462B/zh
Publication of KR20170081072A publication Critical patent/KR20170081072A/ko
Application granted granted Critical
Publication of KR102460937B1 publication Critical patent/KR102460937B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H01L27/3225—
    • H01L27/3232—
    • H01L27/3248—
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따른 액티브층은 반도체 물질 및 다수의 탄소 동소체를 포함한다. 액티브층에 다수의 탄소 동소체를 포함하여 전하가 도체를 이동하는 것처럼 매우 빠르게 이동할 수 있다. 본 발명의 액티브층은 다수의 탄소 동소체를 포함하는 적어도 하나의 탄소 동소체부와, 반도체 물질을 포함하는 적어도 하나의 반도체부를 포함한다.

Description

액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치{Active Layer, Array Substrate for Thin Film Transistor And Display Device Of The Same}
본 발명은 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치에 관한 것이다.
최근, 표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정표시장치(Liquid Crystal Display : LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기전계발광표시장치(Organic Light Emitting Device) 등과 같은 여러 가지의 디스플레이가 실용화되고 있다.
표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막트랜지스터를 각 화소 전극에 연결하여 온/오프 스위칭하는 것에 따라 구동하는 방식이다.
박막트랜지스터는 전자이동도, 누설전류 등과 같은 기본적인 박막트랜지스터의 특성뿐만 아니라, 오랜 수명을 유지할 수 있는 내구성 및 전기적 신뢰성이 매우 중요하다. 여기서, 박막트랜지스터의 액티브층은 주로 비정질 실리콘, 다결정 실리콘 또는 산화물 반도체로 형성될 수 있다. 그러나, 비정질 실리콘은 성막 공정이 간단하고 생산 비용이 적은 장점이 있지만, 전자이동도가 0.5㎠/Vs로 낮은 단점이 있다. 산화물 반도체는 온/오프비가 약 108 정도이고 누설 전류가 낮지만, 전자이동도가 10㎠/Vs로 다결정 실리콘 대비 낮은 단점이 있다. 다결정 실리콘은 100㎠/Vs 정도의 전자이동도가 빠르나, 산화물 반도체 대비 온/오프비가 낮고 대면적에 적용하기에는 비용이 많이 소비되는 단점이 있다. 따라서, 박막트랜지스터의 전자이동도, 누설전류, 온/오프비 등의 특성을 향상시키기 위한 연구가 계속되고 있다.
본 발명은 탄소 동소체를 포함하는 액티브층을 형성하여 소자의 특성을 향상시킬 수 있는 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치를 제공한다.
상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 액티브층은 반도체 물질 및 다수의 탄소 동소체를 포함한다. 액티브층에 다수의 탄소 동소체를 포함하여 전하가 도체를 이동하는 것처럼 매우 빠르게 이동할 수 있다. 본 발명의 액티브층은 다수의 탄소 동소체를 포함하는 적어도 하나의 탄소 동소체부와, 반도체 물질을 포함하는 적어도 하나의 반도체부를 포함한다.
일례로, 탄소 동소체는 1차원 또는 2차원 구조를 가지며, 환원 그래핀 옥사이드(rGO), 비산화 그래핀(graphene) 또는 그래핀 나노리본 중 어느 하나 또는 이들의 혼합물로 이루어질 수 있다. 탄소 동소체부는 다수의 탄소 동소체들의 탄소 간 화학적 결합을 통해 이루어진 복수의 도메인들을 포함한다.
또한, 본 발명의 일 실시예에 따른 박막트랜지스터 어레이 기판은 전술한 액티브층을 포함하고, 게이트 전극과 소스 전극 및 드레인 전극 사이에 액티브층을 구비한다.
또한, 본 발명의 일 실시예에 따른 표시장치는 전술한 박막트랜지스터 어레이 기판 상의 유기절연막 상에 형성된 화소 전극을 포함한다. 본 발명의 표시장치의 화소 전극은 유기발광 다이오드에 포함되고, 유기발광 다이오드 상의 봉지층이 위치하고 봉지층 상에 커버윈도우가 위치하는 유기발광표시장치로 구성될 수 있다. 또한, 본 발명의 표시장치의 화소 전극은 동일 평면 상 또는 하부에서 이격되어 위치하는 공통 전극과, 공통 전극 상의 액정층을 포함하는 액정표시장치로 구성될 수 있다.
본 발명은 액티브층의 채널에 반도체부와 탄소 동소체부를 포함함으로써, 전자와 정공이 반도체부에서는 반도체 물질의 전하이동도에 따라 이동되다가 도체에 가까운 탄소 동소체부에서 매우 빠르게 이동하게 된다. 따라서, 액티브층의 채널에서 전자와 정공은 탄소 동소체부를 통해 이동함으로써 전하이동도가 매우 향상될 수 있다.
또한, 일반적인 반도체 물질은 전자 이동시 발생하는 산란 현상인 스캐터링으로 인해 전자의 이동도가 감소하는 특성이 있으나, 본 발명은 액티브층에 스캐터링 현상이 거의 없는 탄소 동소체부를 형성함으로써, 전자의 이동도가 감소되는 것을 방지할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 박막트랜지스터 어레이 기판을 나타낸 단면도.
도 2 내지 도 7은 본 발명의 액티브층을 다양한 단면과 평면을 나타낸 도면.
도 8은 본 발명의 제2 실시예에 따른 박막트랜지스터 어레이 기판을 나타낸 단면도.
도 9 및 도 10은 본 발명의 일 실시예에 따른 표시장치들을 나타낸 도면.
도 11은 실시예 1에 따라 제조된 박막트랜지스터의 광학 이미지.
도 12는 실시예 1 및 비교예 1에 따라 제조된 박막트랜지스터의 전류-전압 커브를 나타낸 그래프.
도 13은 비교예 2에 따라 제조된 박막트랜지스터의 전류-전압 커브를 나타낸 그래프.
도 14는 실시예 2에 따라 제조된 박막트랜지스터의 전류-전압 커브를 나타낸 그래프.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예들을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 같은 맥락에서, 어떤 구성 요소가 다른 구성 요소의 "상"에 또는 "아래"에 형성된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접 또는 또 다른 구성 요소를 개재하여 간접적으로 형성되는 것을 모두 포함하는 것으로 이해되어야 할 것이다.
하기에서 개시하는 본 발명에 따른 표시장치는 유기발광표시장치, 액정표시장치, 전기영동표시장치 등일 수 있다. 본 발명에서는 액정표시장치를 예로 설명한다. 액정표시장치는 박막트랜지스터 상에 화소 전극과 공통 전극이 형성된 박막트랜지스터 어레이 기판과 컬러필터 기판, 이 두 기판 사이에 개재된 액정층으로 이루어지는데, 이러한 액정표시장치에서는 공통 전극과 화소 전극에서 수직 또는 수평으로 걸리는 전기장에 의해 액정을 구동한다. 또한, 본 발명에 따른 표시장치는 유기발광표시장치에도 사용 가능하다. 예를 들어, 유기발광표시장치는 박막트랜지스터에 연결된 제1 전극과, 제2 전극, 및 이들 사이에 유기물로 이루어진 발광층을 포함한다. 따라서, 제1 전극으로부터 공급받는 정공과 제2 전극으로부터 공급받는 전자가 발광층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고, 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광한다. 후술하는 본 발명의 탄소 동소체를 포함하는 액티브층은 전술한 표시장치의 박막트랜지스터에 사용할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명의 실시예들을 설명하기로 한다.
본 발명은 탄소 동소체와 반도체 물질을 포함하는 박막트랜지스터를 개시하고, 구체적으로 탄소 동소체와 반도체 물질을 포함하는 액티브층이 형성된 박막트랜지스터를 개시한다. 박막트랜지스터는 표시장치의 스위칭 소자 또는 구동 소자로 사용한다.
탄소 동소체
본 발명에서 개시하는 탄소 동소체는 서로 공유결합된 탄소 원자의 다환 방향족 분자를 나타낸다. 공유결합된 탄소 원자는 반복되는 단위로서 6개의 구성요소로 된 고리를 형성할 수 있으며, 또한 5개의 구성요소로 된 고리 및 7개의 구성요소로 된 고리 중 하나 이상을 포함할 수도 있다. 탄소 동소체는 단일층일 수 있으며, 또는 탄소 동소체의 다른 층 상에 적층된 다수의 탄소 동소체 층을 포함할 수도 있다. 탄소 동소체는 1차원 또는 2차원 구조를 가질 수 있다. 탄소 동소체는 약 100nm의 최대 두께를 가지며, 구체적으로 약 10nm 내지 약 90nm, 더 구체적으로는 약 20nm 내지 약 80nm의 두께를 가진다.
탄소 동소체의 제조방법은 물리적 박리법, 화학 기상 증착법, 화학적 박리법 또는 에피텍셜 합성법 등 크게 4가지가 있다. 물리적 박리법은 그래파이트 시료에 스카치 테이프를 붙인 후 이를 떼어내게 되어 스카치 테이프 표면에 그래파이트로부터 떨어져 나온 탄소 동소체 시트를 얻는 방식이다. 화학 기상 증착법은 탄소 동소체를 성장시키고자 하는 기판 표면에 높은 운동 에너지를 가진 기체 또는 증기 형태의 탄소 전구체를 흡착-분해시켜 탄소 원자로 분리시키고 해당 탄소원자들이 서로 원자간 결합을 이루게 하여 결정질의 탄소 동소체를 성장시키는 방식이다. 화학적 박리법은 흑연의 산화-환원 특성을 이용한 것으로, 흑연을 황산과 질산 혼합물에 넣어 탄소 동소체 판들의 가장자리에 카르복실 화합물을 붙인다. 염화 티놀에 의해 산염화물로 바뀌고 다시 옥타데실아민을 써서 그래핀 아미드를 만든다. 이것을 테트라히드로푸란과 같은 용액을 이용하여 환수하면 분쇄가 일어나 개별의 탄소 동소체 시트를 얻는 방식이다. 에피텍셜 합성법은 실리콘 카바이드(SiC)를 1,500℃의 고온으로 가열하여, 실리콘(Si)이 제거되고 남아 있는 카본(C)에 의하여 탄소 동소체를 얻는 방식이다.
본 발명의 탄소 동소체는 환원 그래핀 옥사이드(rGO), 비산화 그래핀 또는 그래핀 나노리본 중 어느 하나 또는 이들의 혼합물을 사용할 수 있다. 환원 그래핀 옥사이드는 그래핀 옥사이드(GO)를 환원시킨 것으로, 흑연에 강산을 가하면 산화시키고 화학적으로 작은 입자 상태로 형성하여 그래핀 옥사이드를 제조하고 그래핀 옥사이드를 환원시켜 제조된다. 비산화 그래핀은 전술한 그래핀의 제조방법 중 산화-환원 공정을 제외한 방법으로 제조된 그래핀을 말한다. 그래핀 나노리본은 탄소 동소체를 폭이 나노미터(nm)인 리본 형태로 잘라낸 것으로, 폭에 따라 일정 에너지 밴드갭을 가진다. 그래핀 나노리본은 탄소 동소체를 포함하는 모노머로부터 합성하거나 탄소나노튜브를 잘라 평면으로 펼쳐 제조될 수 있다. 전술한 그래핀의 종류 외에도 본 발명의 탄소 동소체는 그래핀 나노메쉬 등의 공지된 그래핀 구조들을 적용할 수 있다.
본 발명의 탄소 동소체는 플레이크(flake) 형태로 사용된다. 탄소 동소체 플레이크는 탄소 동소체가 용매에 분산된 분산액을 이용하여 기판 상에 분산액을 코팅하고 용매를 건조한 후 물리적인 힘을 가해 제조될 수 있다. 물리적인 힘을 가하는 방법으로는 볼밀, 비드밀, 초음파 균질기, 스터링(stirring) 등의 방법을 이용하여 탄소 동소체 플레이크를 얻을 수 있다.
반도체 물질
본 발명의 반도체 물질은 세라믹 반도체, 유기 반도체 물질 또는 전이금속 칼코겐 화합물로 반도체 특성을 가진 재료들을 사용할 수 있다.
세라믹 반도체는 세라믹의 전기적인 성질을 이용한 것으로, 세라믹은 전자가 어떤 이온이나 원자에 속박되어 있기 때문에 자유롭게 움질일 수 없어 전기가 거의 통하지 않으나, 외부로부터 전계가 가해지면 이에 반응하여 속박된 전자가 재배열을 일으켜 상태가 변하면서 전자가 움직이게 된다. 세라믹 반도체는 실리콘(Si), 게르마늄(Ge), 셀레늄(Se), 알루미늄(Al), 티타늄(Ti), 지르코늄(Zr) 등과 같은 금속원소가 산소(O), 탄소(C), 질소(N) 등과 결합하여 만든 산화물, 탄화물, 질화물로 이루어진다. 대표적인 세라믹 반도체로는 티타늄산바륨(BaTiO3)을 들 수 있다.
유기 반도체는 반도체 특성을 가진 유기화합물로, 고분자 유기 반도체 또는 저분자 유기반도체를 들 수 있다. 고분자 유기 반도체로는 F8T2(Poly[(9,9-dioctylfluorenyl-2,7-diyl)-co-bithiophene]), PBDTBOTPDO(Poly[(5,6-dihydro-5-octyl-4,6-dioxo-4H-thieno[3,4-C]pyrrole-1,3-diyl){4,8-bis[(2-butyloctyl)oxy]benzo[1,2-b:4,5-b′]dithiophene-2,6-diyl}]), PBDT-TPD(Poly[[5-(2-ethylhexyl)-5,6-dihydro-4,6-dioxo-4H-thieno[3,4-c]pyrrole-1,3-diyl][4,8-bis[(2-ethylhexyl)oxy]benzo[1,2-b:4,5-b′]dithiophene-2,6-diyl]]), PBDTTT-CF(Poly[1-(6-{4,8-bis[(2-ethylhexyl)oxy]-6-methylbenzo[1,2-b:4,5-b′]dithiophen-2-yl}-3-fluoro-4-methylthieno[3,4-b]thiophen-2-yl)-1-octanone]), PCDTBT(Poly[N-9′-heptadecanyl-2,7-carbazole-alt-5,5-(4′,7′-di-2-thienyl-2′,1′,3′-benzothiadiazole)], Poly[[9-(1-octylnonyl)-9H-carbazole-2,7-diyl]-2,5-thiophenediyl-2,1,3-benzothiadiazole-4,7-diyl-2,5-thiophenediyl]), PCPDTBT(Poly[2,6-(4,4-bis-(2-ethylhexyl)-4H-cyclopenta [2,1-b;3,4-b′]dithiophene)-alt-4,7(2,1,3-benzothiadiazole)]), PFO-DBT(Poly[2,7-(9,9-dioctylfluorene)-alt-4,7-bis(thiophen-2-yl)benzo-2,1,3-thiadiazole]), PTAA(Poly[bis(4-phenyl)(2,4,6-trimethylphenyl)amine]), Poly[(5,6-dihydro-5-octyl-4,6-dioxo-4H-thieno[3,4-c]pyrrole-1,3-diyl)[4,8-bis[(2-ethylhexyl)oxy]benzo[1,2-b:4,5-b′]dithiophene-2,6-diyl]], F8BT(Poly[(9,9-di-n-octylfluorenyl-2,7-diyl)-alt-(benzo[2,1,3]thiadiazol-4,8-diyl)]), P3DDT(Poly(3-dodecylthiophene-2,5-diyl)), P3HT(Poly(3-hexylthiophene-2,5-diyl)), MDMOPPV(Poly[2-methoxy-5-(3′,7′-dimethyloctyloxy)-1,4-phenylenevinylene]), MEH-PPV(Poly[2-methoxy-5-(2-ethylhexyloxy)-1,4-phenylenevinylene]), P3OT(Poly(3-octylthiophene-2,5-diyl)), PTB7(Poly({4,8-bis[(2-ethylhexyl)oxy]benzo[1,2-b:4,5-b′]dithiophene-2,6-diyl}{3-fluoro-2-[(2-ethylhexyl)carbonyl]thieno[3,4-b]thiophenediyl})) 등을 들 수 있다.
저분자 유기 반도체로는 예를 들어, TIPS-pentacene(6,13-Bis(triisopropylsilylethynyl)pentacene), TESPentacene(6,13-Bis((triethylsilyl)ethynyl)pentacene), DH-FTTF(5,5′-Bis(7-hexyl-9H-fluoren-2-yl)-2,2′-bithiophene), diF-TES-ADT(2,8-Difluoro-5,11-bis(triethylsilylethynyl)anthradithiophene), DH2T(5,5′-Dihexyl-2,2′-bithiophene), DH4T(3,3′′′-Dihexyl-2,2′:5′,2′′:5′′,2′′′-quaterthiophene), DH6T(5,5′′′′′-Dihexyl-2,2′:5′,2′′:5′′,2′′′:5′′′,2′′′′:5′′′′,2′′′′′-sexithiophene), DTS(PTTh2)2(4,4′-[4,4-Bis(2-ethylhexyl)-4H-silolo[3,2-b:4,5-b′]dithiophene-2,6-diyl]bis[7-(5′-hexyl-[2,2′-bithiophen]-5-yl)-[1,2,5]thiadiazolo[3,4-c]pyridine], 5,5′-Bis{[4-(7-hexylthiophen-2-yl)thiophen-2-yl]-[1,2,5]thiadiazolo[3,4-c]pyridine}-3,3′-di-2-ethylhexylsilylene-2,2′-bithiophene), SMDPPEH(2,5-Di-(2-ethylhexyl)-3,6-bis-(5′′-n-hexyl-[2,2′,5′,2′′]terthiophen-5-yl)-pyrrolo[3,4-c]pyrrole-1,4-dione), TES-ADT(5,11-Bis(triethylsilylethynyl)anthradithiophene) 등을 들 수 있다.
전술한 유기 반도체는 고분자 유기 반도체와 저분자 유기 반도체 중 두 종류 이상을 사용하거나 서로 다른 고분자 유기 반도체들을 사용할 수도 있고, 서로 다른 저분자 유기 반도체들을 사용할 수도 있다.
전이금속 칼코겐 화합물(transition metal dichalcogenides)은 반도체 특성을 가진 재료로 예를 들면 전이금속 황화물, 전이금속 셀렌화물, 전이금속 텔루르화물 등일 수 있다. 전이금속 칼코겐 화합물로는 예를 들어, SnSe2, CdSe, ZnSe, ZnTe, MoS2, MoSe2, MoTe2, WS2, WSe2, WTe2 등을 사용할 수 있다.
이하, 전술한 탄소 동소체와 반도체 물질을 포함하는 액티브층을 포함하는 박막트랜지스터 및 표시장치에 대해 설명하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 박막트랜지스터 어레이 기판을 나타낸 단면도이고, 도 2 내지 도 7은 본 발명의 액티브층을 다양한 단면과 평면을 나타낸 도면이며, 도 8은 본 발명의 제2 실시예에 따른 박막트랜지스터 어레이 기판을 나타낸 단면도이고, 도 9와 도 10은 본 발명의 일 실시예에 따른 표시장치를 나타낸 도면이다.
박막트랜지스터 어레이 기판
본 발명에서 개시하는 박막트랜지스터 어레이 기판은 액티브층 하부에 게이트 전극이 위치하는 바텀 게이트형(bottom-gate type) 박막트랜지스터를 예로 설명한다. 그러나, 본 발명은 이에 한정되지 않으며 액티브층 상부에 게이트 전극이 위치하는 탑 게이트형(top-gate type) 박막트랜지스터도 적용 가능하다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 박막트랜지스터 어레이 기판(100)은 기판(110) 상에 게이트 전극(120)이 위치한다. 기판(110)은 투명하거나 불투명한 유리, 플라스틱 또는 금속으로 이루어진다. 게이트 전극(120)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 탄탈륨(Ta) 및 텅스텐(W)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금의 단층이나 다층으로 이루어진다. 게이트 전극(120) 상에 게이트 전극(120)을 절연시키는 게이트 절연막(125)이 위치한다. 게이트 절연막(125)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다층으로 이루어진다.
게이트 전극(120) 상에 액티브층(130)이 위치한다. 액티브층(130)은 전술한 본 발명의 탄소 동소체와 반도체 물질로 형성된다. 보다 자세하게, 게이트 절연막(125)이 형성된 기판(110) 상에 반도체 물질을 형성하여 반도체부(SM)를 형성한다. 반도체 물질은 화학적 또는 물리적 증착방법으로 형성되거나 용액형 코팅방법으로 형성될 수도 있다. 반도체부(SM)는 후속하는 탄소 동소체부가 형성될 공간을 남겨두고 형성된다. 이어, 반도체부(SM)가 형성된 기판(110) 상에 탄소 동소체 용액을 코팅하여 탄소 동소체부(GR)를 형성한다. 탄소 동소체 용액을 코팅하는 방법으로는 스핀 코팅(spin coating), 슬릿 코팅(slit coating), 스크린 프린팅(screen printing), 잉크젯 프린팅(ink-jet printing) 등의 방법을 사용할 수 있으며 용액을 코팅하는 방법이라면 어떠한 방법도 적용 가능하다. 코팅된 탄소 동소체 박막에 250℃에서 2시간 동안 열처리를 수행하여 용매를 제거하고 포토리소그래피법으로 패터닝함으로써 탄소 동소체부(GR)가 형성된다. 따라서, 본 발명의 액티브층(130)은 반도체부(SM)와 탄소 동소체부(GR)를 포함하여 형성될 수 있다. 보다 자세한 액티브층(130)의 구조는 후술하기로 한다.
한편, 액티브층(130) 상에 액티브층(130)의 일측에 접촉하는 소스 전극(135a)과, 액티브층(130)의 타측에 접촉하는 드레인 전극(135b)이 위치한다. 소스 전극(135a) 및 드레인 전극(135b)은 단일층 또는 다층으로 이루어질 수 있으며, 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소스 전극(135a) 및 드레인 전극(135b)이 다층일 경우에는 몰리브덴-티타늄(MoTi)/구리, 몰리브덴/알루미늄-네오디뮴, 몰리브덴/알루미늄, 금/티타늄 또는 티타늄/알루미늄의 2중층이거나 몰리브덴/알루미늄-네오디뮴/몰리브덴, 몰리브덴/알루미늄/몰리브덴 또는 티타늄/알루미늄/티타늄의 3중층으로 이루어질 수 있다.
본 발명의 액티브층(130)은 소스 전극(135a)과 드레인 전극(135b)이 컨택하는 영역들 사이에서 채널(channel, CH)이 형성된다. 채널(CH)은 액티브층(130) 내에서 소스 전극(135a)과 드레인 전극(135b) 사이로 전자와 정공이 이동하는 통로이다.
도 2를 참조하면, 본 발명의 액티브층(130)은 반도체 물질로 이루어진 반도체부(SM)와 탄소 동소체들로 이루어진 탄소 동소체부(GR)를 포함한다. 탄소 동소체부(GR)는 다수의 탄소 동소체들의 탄소 간 화학적 결합을 통해 형성된 복수의 도메인(domain)들을 포함할 수도 있다.
일례로, 액티브층(130)은 반도체부(SM)의 사이에 탄소 동소체부(GR)가 위치한 형상으로 이루어질 수 있다. 반도체부(SM)들은 소스 전극(135a)과 드레인 전극(135)b)에 각각 컨택하고, 반도체부(SM)들 사이에 탄소 동소체부(GR)가 위치한다. 탄소 동소체부(GR)는 소스 전극(135a)과 드레인 전극(135b)으로부터 이격되게 위치한다.
따라서, 소스 전극(135a)과 드레인 전극(135b)에 전압이 걸리면 액티브층(130)의 채널로 전자와 정공이 이동한다. 이때, 액티브층(130)의 채널에 반도체부(SM)와 탄소 동소체부(GR)가 위치하므로, 전자와 정공이 반도체부(SM)에서는 반도체 물질의 전하이동도에 따라 이동되다가 도체에 가까운 탄소 동소체부(GR)에서 매우 빠르게 이동하게 된다. 즉, 전자와 정공은 반도체부(SM)와 탄소 동소체부(GR)를 따라 이동하여 전하이동도가 매우 향상될 수 있다. 특히, 반도체 물질은 전자 이동시 발생하는 산란 현상인 스캐터링으로 인해 전자의 이동도가 감소하는 특성이 있으나, 탄소 동소체는 탄소 동소체 내부에서 발생하는 스캐터링 현상이 거의 없어 전자의 이동도가 감소될 우려를 제거할 수 있다.
한편, 도 3을 참조하면, 본 발명의 액티브층(130)은 소스 전극(135a)에 컨택하는 탄소 동소체부(GR)와, 드레인 전극(135b)에 컨택하는 반도체부(SM)로 이루어질 수도 있다. 이때, 탄소 동소체부(GR)는 소스 전극(135a)으로부터 액티브층(130)의 길이의 절반 이상을 차지하고, 반도체부(SM)는 드레인 전극(135b)으로부터 나머지 액티브층(130)을 차지한다. 이 경우, 액티브층(130)의 채널에는 탄소 동소체부(GR)와 반도체부(SM)가 위치하기 때문에 액티브층(130)이 반도체로 작용할 수 있다.
또한, 도 4를 참조하면, 본 발명의 액티브층(130)은 소스 전극(135a)과 드레인 전극(135b)에 각각 컨택하는 탄소 동소체부(GR)들과, 이 탄소 동소체부(GR)들 사이에 위치하는 반도체부(SM)로 이루어질 수 있다. 즉, 전술한 도 2의 구조에서 탄소 동소체부(GR)와 반도체부(SM)의 위치가 서로 바뀐 구조일 수 있다. 이때, 반도체부(SM)는 탄소 동소체부(GR)들 사이에 위치하여 채널에만 위치한다. 이 경우, 액티브층(130)의 채널에는 탄소 동소체부(GR)들과 반도체부(SM)가 위치하기 때문에 액티브층(130)이 반도체로 작용할 수 있다.
또한, 도 5를 참조하면, 본 발명의 액티브층(130)은 탄소 동소체부(GR)와 반도체부(SM)가 교번하여 위치할 수 있다. 보다 자세하게, 소스 전극(135a)에 컨택하는 제1 탄소 동소체부(GR1)가 위치하고, 드레인 전극(135b)에 컨택하는 제3 탄소 동소체부(GR3)가 위치한다. 제1 탄소 동소체부(GR1)와 제3 탄소 동소체부(GR3) 사이에 이들과 이격된 제2 탄소 동소체부(GR2)가 위치한다. 그리고, 제1 탄소 동소체부(GR1)와 제2 탄소 동소체부(GR2) 사이에 제1 반도체부(SM1)가 위치하고 제2 탄소 동소체부(GR2)와 제3 탄소 동소체부(GR3) 사이에 제2 반도체부(SM2)가 위치한다. 즉, 액티브층(130)의 소스 전극(135a)에서 드레인 전극(135b) 방향으로 가면서, 제1 탄소 동소체부(GR1), 제1 반도체부(SM1), 제2 탄소 동소체부(GR2), 제2 반도체부(SM2) 및 제3 탄소 동소체부(GR3)가 순서대로 위치한다.
따라서, 액티브층(130)의 채널에 제1 탄소 동소체부(GR1), 제1 반도체부(SM1), 제2 탄소 동소체부(GR2), 제2 반도체부(SM2) 및 제3 탄소 동소체부(GR3)에 위치하여, 액티브층(130)이 반도체로 작용할 수 있다.
또한, 도 6을 참조하면, 본 발명의 액티브층(130)은 탄소 동소체부(GR)와 반도체부(SM)가 교번하여 위치할 수 있다. 보다 자세하게, 소스 전극(135a)에 컨택하는 제1 반도체부(SM1)가 위치하고, 드레인 전극(135b)에 컨택하는 제3 반도체부(SM3)가 위치한다. 제1 반도체부(SM1)와 제3 반도체부(SM3) 사이에 이들과 이격된 제2 반도체부(SM2)가 위치한다. 그리고, 제1 반도체부(SM1)와 제2 반도체부(SM2) 사이에 제1 탄소 동소체부(GR1)가 위치하고 제2 반도체부(SM2)와 제3 반도체부(SM3) 사이에 제2 탄소 동소체부(GR2)가 위치한다. 액티브층(130)의 소스 전극(135a)에서 드레인 전극(135b) 방향으로 가면서, 제1 반도체부(SM1), 제1 탄소 동소체부(GR1), 제2 반도체부(SM2), 제2 탄소 동소체부(GR2) 및 제3 반도체부(SM3)가 순서대로 위치한다. 즉, 전술한 도 5의 구조에서 탄소 동소체부와 반도체부의 순서가 바뀐 구조일 수 있다.
따라서, 액티브층(130)의 채널에 제1 반도체부(SM1), 제1 탄소 동소체부(GR1), 제2 반도체부(SM2), 제2 탄소 동소체부(GR2) 및 제3 반도체부(SM3)에 위치하여, 액티브층(130)이 반도체로 작용할 수 있다.
또한, 도 7의 (a)를 참조하면, 본 발명의 액티브층(130)은 복수의 탄소 동소체부(GR1, GR2, GR3, GR4)와, 복수의 탄소 동소체부(GR1, GR2, GR3, GR4)들 사이에 위치하는 반도체부(SM)로 이루어진다. 보다 자세하게, 소스 전극(135a)의 상측에 컨택하는 제1 탄소 동소체부(GR1)가 위치하고, 제1 탄소 동소체부(GR1)와 이격되어 소스 전극(135a)의 하측에 컨택하는 제2 탄소 동소체부(GR2)가 위치한다. 드레인 전극(135b)의 상측에 컨택하는 제3 탄소 동소체부(GR3)가 위치하고, 제3 탄소 동소체부(GR3)와 이격되어 드레인 전극(135b)의 하측에 컨택하는 제4 탄소 동소체부(GR4)가 위치한다. 제3 탄소 동소체부(GR3)는 인접한 제1 탄소 동소체부(GR1)와 이격되고, 제4 탄소 동소체부(GR4)도 인접한 제2 탄소 동소체부(GR2)와 이격된다. 제1 탄소 동소체부(GR1), 제2 탄소 동소체부(GR2), 제3 탄소 동소체부(GR3) 및 제4 탄소 동소체부(GR4)가 각각 이격된 영역에 반도체부(SM)가 위치한다.
이 경우, 액티브층(130)의 상측에서는 소스 전극(135a)에서 드레인 전극(135b) 방향으로 가면서 제1 탄소 동소체부(GR1), 반도체부(SM) 및 제3 탄소 동소체부(GR2)가 순차적으로 위치한다. 액티브층(130)의 중앙부에서는 소스 전극(135a)에서 드레인 전극(135b) 방향으로 가면서 반도체부(SM)만 위치한다. 액티브층(130)의 하측에서는 소스 전극(135a)에서 드레인 전극(135b) 방향으로 가면서 제2 탄소 동소체부(GR2), 반도체부(SM) 및 제4 탄소 동소체부(GR4)가 순차적으로 위치한다.
따라서, 액티브층(130)의 채널에 반도체부(SM)와 제1 내지 제4 탄소 동소체부(GR1, GR2, GR3, GR4)들이 위치하므로, 전자와 정공이 반도체부(SM)에서는 반도체 물질의 전하이동도에 따라 이동되다가 도체에 가까운 탄소 동소체부(GR1, GR2, GR3, GR4)들에서 매우 빠르게 이동하게 된다. 즉, 전자와 정공은 반도체부(SM)와 탄소 동소체부(GR1, GR2, GR3, GR4)들을 따라 이동하여 전하이동도가 매우 향상될 수 있다.
또한, 도 7의 (b)를 참조하면, 본 발명의 액티브층(130)은 복수의 탄소 동소체부(GR1, GR2)와, 복수의 탄소 동소체부(GR1, GR2)들 사이에 위치하는 반도체부(SM)로 이루어진다. 보다 자세하게, 소스 전극(135a)의 상측에 컨택하는 제1 탄소 동소체부(GR1)가 위치하고, 드레인 전극(135b)의 하측에 컨택하는 제2 탄소 동소체부(GR2)가 위치한다. 제1 탄소 동소체부(GR1)와 제2 탄소 동소체부(GR2)는 이격되고, 제1 탄소 동소체부(GR1)와 제2 탄소 동소체부(GR2)가 각각 이격된 영역에 반도체부(SM)가 위치한다.
이 경우, 액티브층(130)의 상측에서는 소스 전극(135a)에서 드레인 전극(135b) 방향으로 가면서 제1 탄소 동소체부(GR1)와 반도체부(SM)가 순차적으로 위치한다. 액티브층(130)의 중앙부에서는 소스 전극(135a)에서 드레인 전극(135b) 방향으로 가면서 반도체부(SM)만 위치한다. 액티브층(130)의 하측에서는 소스 전극(135a)에서 드레인 전극(135b) 방향으로 가면서 반도체부(SM)와 제2 탄소 동소체부(GR2)가 순차적으로 위치한다.
따라서, 액티브층(130)의 채널에 반도체부(SM)와, 제1 및 제2 탄소 동소체부(GR1, GR2)들이 위치하므로, 전자와 정공이 반도체부(SM)에서는 반도체 물질의 전하이동도에 따라 이동되다가 도체에 가까운 탄소 동소체부(GR1, GR2)들에서 매우 빠르게 이동하게 된다. 즉, 전자와 정공은 반도체부(SM)와 탄소 동소체부(GR1, GR2)들을 따라 이동하여 전하이동도가 매우 향상될 수 있다.
상기와 같이, 본 발명은 액티브층(130)의 채널에 반도체부(SM)와 탄소 동소체부(GR)를 포함함으로써, 전자와 정공이 반도체부(SM)에서는 반도체 물질의 전하이동도에 따라 이동되다가 도체에 가까운 탄소 동소체부(GR)에서 매우 빠르게 이동하게 된다. 즉, 전자와 정공은 반도체부(SM)와 탄소 동소체부(GR)를 따라 이동하여 전하이동도가 매우 향상될 수 있다. 특히, 반도체 물질은 전자 이동시 발생하는 산란 현상인 스캐터링으로 인해 전자의 이동도가 감소하는 특성이 있으나, 그래핀은 그래핀 내부에서 발생하는 스캐터링 현상이 거의 없어 전자의 이동도가 감소될 우려를 제거할 수 있다.
한편, 도 8을 참조하면, 본 발명의 제2 실시예에 따른 박막트랜지스터 어레이 기판(100)은 전술한 제1 실시예와 달리 탑 게이트형 박막트랜지스터를 포함한다. 전술한 제1 실시예와 동일한 구성에 대해 동일한 도면 부호를 붙여 그 설명을 간략히 한다.
도 8에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 박막트랜지스터 어레이 기판(100)은 기판(110) 상에 액티브층(130)이 위치한다. 액티브층(130)은 전술한 제1 실시예와 동일하게 반도체부와 탄소 동소체부를 포함하는 것으로, 그 설명을 생략한다. 액티브층(130) 상에 게이트 절연막(125)이 위치한다. 게이트 절연막(125)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다층으로 이루어진다. 게이트 절연막(125) 상에 게이트 전극(120)이 위치한다. 게이트 전극(120)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 탄탈륨(Ta) 및 텅스텐(W)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금의 단층이나 다층으로 이루어진다.
게이트 전극(120) 상에 층간 절연막(140)이 위치한다. 층간 절연막(140)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다층으로 이루어져 하부의 게이트 전극(120)을 절연시킨다. 층간 절연막(140) 상에 액티브층(130)의 일측에 접촉하는 소스 전극(135a)과, 액티브층(130)의 타측에 접촉하는 드레인 전극(135b)이 위치한다. 소스 전극(135a) 및 드레인 전극(135b)은 단일층 또는 다층으로 이루어질 수 있으며, 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 은(Ag), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소스 전극(135a) 및 드레인 전극(135b)이 다층일 경우에는 몰리브덴-티타늄(MoTi)/구리, 몰리브덴/알루미늄-네오디뮴, 몰리브덴/알루미늄, 금/티타늄 또는 티타늄/알루미늄의 2중층이거나 몰리브덴/알루미늄-네오디뮴/몰리브덴, 몰리브덴/알루미늄/몰리브덴 또는 티타늄/알루미늄/티타늄의 3중층으로 이루어질 수 있다.
전술한 본 발명의 제2 실시예에 따른 박막트랜지스터 어레이 기판은 전술한 제1 실시예와 동일한 액티브층의 구성을 가진다. 따라서, 액티브층의 채널에 반도체부와 탄소 동소체부를 포함함으로써, 전자와 정공이 반도체부에서는 반도체 물질의 전하이동도에 따라 이동되다가 도체에 가까운 탄소 동소체부에서 매우 빠르게 이동하게 된다. 즉, 전자와 정공은 반도체부와 탄소 동소체부를 따라 이동하여 전하이동도가 매우 향상될 수 있다. 특히, 반도체 물질은 전자 이동시 발생하는 산란 현상인 스캐터링으로 인해 전자의 이동도가 감소하는 특성이 있으나, 그래핀은 그래핀 내부에서 발생하는 스캐터링 현상이 거의 없어 전자의 이동도가 감소될 우려를 제거할 수 있다.
이하, 도 9 및 도 10을 참조하여, 본 발명의 박막트랜지스터 어레이 기판을 포함하는 표시장치에 대해 설명한다. 하기에서는 전술한 제1 실시예에 따른 박막트랜지스터 어레이 기판을 포함하는 표시장치를 개시하며, 중복되는 설명은 생략하기로 한다.
표시장치
도 9를 참조하면, 소스 전극(135a)과 드레인 전극(135b) 상에 유기절연막(140)이 위치한다. 유기절연막(140)은 하부의 단차를 평탄화하는 것으로, 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기물로 이루어질 수 있다. 유기절연막(140)은 드레인 전극(135b)을 노출하는 비어홀(145)을 포함한다. 도시하지 않았지만, 소스 전극(135a)과 드레인 전극(135b) 상에 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다층으로 이루어지는 패시베이션막이 위치할 수도 있다.
유기절연막(140) 상에 화소 전극(150)과 공통 전극(155)이 위치한다. 화소 전극(150)은 유기절연막(140)에 형성된 비어홀(145)을 통해 드레인 전극(135b)과 연결된다. 화소 전극(150)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명하면서도 도전성을 가진 물질로 이루어진다. 공통 전극(155)은 화소 전극(150)과 동일한 물질로 이루어진다. 화소 전극(150)과 공통 전극(155)은 서로 교번하여 배치되어, 화소 전극(150)과 공통 전극(155) 사이에 수평 전계를 형성한다.
본 발명의 실시예에서는 화소 전극과 공통 전극이 동일 평면 상에 위치하는 IPS(in-plane switching) 액정표시장치를 예로 설명하였다. 그러나, 본 발명은 이에 한정되지 않으며, 화소 전극 하부에 공통 전극이 위치할 수도 있고, 공통 전극이 박막트랜지스터 어레이 기판과 대향하는 컬러필터 어레이 기판에 위치할 수도 있다.
한편, 도 10을 참조하면, 본 발명의 표시장치는 유기발광 다이오드를 포함하는 유기발광표시장치일 수 있다. 보다 자세하게, 소스 전극(135a)과 드레인 전극(135b) 상에 유기절연막(140)이 위치한다. 유기절연막(140)은 드레인 전극(135b)을 노출하는 비어홀(145)을 포함한다.
유기절연막(140) 상에 화소 전극(150)이 위치한다. 화소 전극(150)은 유기절연막(140)에 형성된 비어홀(145)을 통해 드레인 전극(135b)과 연결된다. 화소 전극(150) 상에 뱅크층(160)이 위치한다. 뱅크층(160)은 화소 전극(150)의 일부를 노출하여 화소를 정의하는 화소정의막일 수 있다. 뱅크층(160) 및 노출된 화소 전극(150) 상에 유기막층(165)이 위치한다. 유기막층(165)은 전자와 정공이 결합하여 발광하는 발광층을 포함하고, 정공주입층, 정공수송층, 전자수송층 또는 전자주입층을 포함할 수 있다. 유기막층(165)이 형성된 기판(110) 상에 대향 전극(170)이 위치한다. 대향 전극(170)은 캐소드 전극으로 일함수가 낮은 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다. 따라서, 화소 전극(150), 유기막층(165) 및 대향 전극(170)을 포함하는 유기발광 다이오드(OLED)가 구성된다.
유기발광 다이오드(OLED)가 형성된 기판(110) 상에 봉지층(180)이 위치한다. 봉지층(180)은 하부의 유기발광 다이오드(OLED)를 포함하는 기판(110)을 봉지하는 것으로 무기막, 유기막 또는 이들의 다층 구조로 이루어질 수 있다. 봉지층(180) 상에 커버윈도우(190)가 위치하여 유기발광표시장치를 구성한다.
이하, 본 발명의 실시예에 따라 탄소 동소체부와 반도체부를 포함하는 액티브층에 대한 실험예를 개시한다. 하기 실험예는 본 발명의 일 실시예일 뿐 본 발명이 이에 한정되는 것은 아니다.
실험 1 : 순수 산화물 반도체와 그래핀 혼합 반도체의 특성 비교
<실시예 1>
전술한 도 2에 도시된 바와 같이, 바텀 게이트형 박막트랜지스터에 반도체부와 탄소 동소체부를 포함하는 액티브층을 형성하여 박막트랜지스터를 제조하였다. 여기서, 반도체부는 IGZO로 형성하였다. 제조된 박막트랜지스터의 광학 이미지를 도 11에 나타내었고, 이를 통해 반도체부와 탄소 동소체부를 포함하는 박막트랜지스터가 형성되었음을 확인할 수 있었다.
<비교예 1>
바텀 게이트형 박막트랜지스터에 IGZO로만 이루어진 액티브층을 형성하여 박막트랜지스터를 제조하였다.
전술한 실시예 1 및 비교예 1에 따라 제조된 박막트랜지스터의 전류-전압 커브를 측정하여 도 12에 나타내었고, 문턱전압과 온 전류를 하기 표 1에 나타내었다.
문턱전압(Vth, V) 온 전류(A)
비교예 1 -25 4×10-6
실시예 1 -15 1×10-5
상기 표 1과 도 12를 참조하면, IGZO로만 이루어진 액티브층을 구비한 비교예 1은 문턱전압이 -25V로 나타났고 온 전류가 4×10-6A로 나타났다. 반면, IGZO의 반도체부와 탄소 동소체부를 포함하는 액티브층을 구비한 실시예 1은 문턱전압이 -15V로 나타났고, 온 전류가 1×10-5A로 나타났다.
이 결과를 통해, IGZO로만 이루어진 액티브층을 포함하는 박막트랜지스터에 비해, IGZO의 반도체부와 탄소 동소체부로 이루어진 액티브층을 포함하는 박막트랜지스터의 문턱전압과 온전류 특성이 우수한 것을 확인할 수 있었다.
실험 2 : 순수 그래핀의 반도체와, 그래핀과 산화물 혼합 반도체의 특성 비교
<실시예 2>
전술한 도 4에 도시된 바와 같이, 바텀 게이트형 박막트랜지스터에 반도체부와 탄소 동소체부를 포함하는 액티브층을 형성하여 박막트랜지스터를 제조하였다. 여기서, 반도체부는 IGZO로 형성하였다.
<비교예 2>
액티브층을 순수 그래핀으로만 형성한 것을 달리하여, 전술한 실시예 2와 동일하게 박막트랜지스터를 제조하였다.
전술한 비교예 2에 따라 제조된 박막트랜지스터의 전류-전압 커브를 측정하여 도 13에 나타내었고, 전술한 실시예 2에 따라 제조된 박막트랜지스터의 전류-전압 커브를 측정하여 도 14에 나타내었다.
도 13을 참조하면, 액티브층이 순수 그래핀으로만 이루어진 비교예 2는 드레인 전압이 -0.1V이거나 -1V 일 때 반도체의 특성이 전혀 나타나지 않고 도체의 특성을 나타내었다.
도 14를 참조하면, 액티브층이 탄소 동소체부와 반도체부로 이루어진 실시예 2는 드레인 전압이 -0.1V이거나 -1V 일 때, 약 103 이상의 온/오프 특성이 나타내고 반도체로서의 특성을 나타내었다.
이 결과를 통해, 순수 그래핀으로만 이루어진 액티브층을 포함하는 박막트랜지스터는 박막트랜지스터로 작동할 수 없으나, 탄소 동소체부와 반도체부로 이루어진 액티브층을 포함하는 박막트랜지스터의 온/오프 특성을 나타내어 박막트랜지스터로서의 특성을 나타냄을 알 수 있다.
상기와 같이, 본 발명은 액티브층의 채널에 반도체부와 탄소 동소체부를 포함함으로써, 전자와 정공이 반도체부에서는 반도체 물질의 전하이동도에 따라 이동되다가 도체에 가까운 탄소 동소체부에서 매우 빠르게 이동하게 된다. 따라서, 액티브층의 채널에서 전자와 정공은 탄소 동소체부를 통해 이동함으로써 전하이동도가 매우 향상될 수 있다.
또한, 일반적인 반도체 물질은 전자 이동시 발생하는 산란 현상인 스캐터링으로 인해 전자의 이동도가 감소하는 특성이 있으나, 본 발명은 액티브층에 스캐터링 현상이 거의 없는 탄소 동소체부를 형성함으로써, 전자의 이동도가 감소되는 것을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 설명하고 있는 x축 방향이나 y축 방향은 서로 반대되는 방향으로 변경하는 것이 가능하고, 공통 전극을 구성하는 터치 구동전극과 터치 센싱전극의 크기 및 수와 형상, 각각의 터치전극과 접속되는 터치 구동라인이나 터치 센싱라인의 위치는 임의로 적절히 변경할 수 있는 사항이며, 본 발명의 실시예에 기재된 것으로 한정되는 것은 아니다. 따라서, 본 발명의 기술적 범위는 발명의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
110 : 기판 120 : 게이트 전극
125 : 게이트 절연막 130 : 액티브층
135a : 소스 전극 135b : 드레인 전극
140 : 유기절연막 145 : 비어홀
150 : 화소 전극 155 : 공통 전극

Claims (20)

  1. 기판;
    상기 기판 상의 게이트 전극;
    상기 게이트 전극 상의 게이트 절연막;
    상기 게이트 절연막 상에 위치하며, 다수의 탄소 동소체를 포함하는 적어도 하나의 탄소 동소체부 및 반도체 물질을 포함하는 적어도 하나의 반도체부를 포함하는 액티브층; 및
    상기 액티브층에 각각 접촉하는 소스 전극 및 드레인 전극을 포함하고,
    상기 소스 전극은 상기 탄소 동소체부 중 적어도 일부 및 상기 반도체부 중 적어도 일부와 접촉하고, 상기 드레인 전극은 상기 탄소 동소체부 중 적어도 일부 및 상기 반도체부 중 적어도 일부와 접촉하는 박막트랜지스터 어레이 기판.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서,
    상기 탄소 동소체는 1차원 또는 2차원 구조를 갖는 박막트랜지스터 어레이 기판.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1 항에 있어서,
    상기 액티브층은 상기 탄소 동소체부를 적어도 둘 이상 포함하고,
    상기 적어도 하나의 반도체부는 상기 적어도 둘의 탄소 동소체부들 사이에 위치하는 박막트랜지스터 어레이 기판.
  10. 제1 항에 있어서,
    상기 액티브층은 상기 반도체부를 적어도 둘 이상 포함하고,
    상기 적어도 하나의 탄소 동소체부는 상기 적어도 둘의 반도체부 사이에 위치하는 박막트랜지스터 어레이 기판.
  11. 삭제
  12. 삭제
  13. 제1 항에 있어서,
    상기 탄소 동소체부는 상기 다수의 탄소 동소체들의 탄소 간 화학적 결합을 통해 이루어진 복수의 도메인들을 포함하는 박막트랜지스터 어레이 기판.
  14. 제1 항에 있어서,
    상기 탄소 동소체는 환원 그래핀 옥사이드(rGO), 비산화 그래핀(graphene) 또는 그래핀 나노리본 중 어느 하나 또는 이들의 혼합물인 박막트랜지스터 어레이 기판.
  15. 제1 항에 있어서,
    상기 반도체 물질은 세라믹 반도체, 유기 반도체 물질 또는 전이금속 칼코겐 화합물 중 어느 하나 또는 이들의 혼합물인 박막트랜지스터 어레이 기판.
  16. 제1 항에 있어서,
    상기 적어도 하나의 반도체부는 적어도 채널에 위치하는 박막트랜지스터 어레이 기판.
  17. 제1 항에 있어서,
    상기 적어도 하나의 탄소 동소체부는 적어도 채널에 위치하는 박막트랜지스터 어레이 기판.
  18. 제1 항, 제4 항, 제9항, 제10 항, 제13 항 내지 제17 항 중 어느 한 항에 따른 박막트랜지스터 어레이 기판;
    상기 박막트랜지스터 어레이 기판 상의 유기절연막;
    상기 유기절연막 상의 화소 전극을 포함하는 표시장치.
  19. 제18 항에 있어서,
    상기 화소 전극을 포함하는 유기발광 다이오드;
    상기 유기발광 다이오드 상의 봉지층; 및
    상기 봉지층 상의 커버윈도우를 더 포함하는 표시장치.
  20. 제18 항에 있어서,
    상기 화소 전극과 동일 평면 상 또는 하부에서 이격되어 위치하는 공통 전극; 및
    상기 공통 전극 상의 액정층을 더 포함하는 표시장치.
KR1020150191802A 2015-12-31 2015-12-31 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치 KR102460937B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150191802A KR102460937B1 (ko) 2015-12-31 2015-12-31 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치
JP2016243584A JP6486319B2 (ja) 2015-12-31 2016-12-15 アクティブ層、薄膜トランジスタアレイ基板及び表示装置
EP16206685.6A EP3188252B1 (en) 2015-12-31 2016-12-23 Active layer, thin-film transistor comprising the same, and display device comprising the same
US15/389,990 US10468473B2 (en) 2015-12-31 2016-12-23 Active layer, thin-film transistor array substrate comprising the same, and display device comprising the same
CN201611242743.5A CN107039462B (zh) 2015-12-31 2016-12-28 有源层、包括其的薄膜晶体管阵列基板以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191802A KR102460937B1 (ko) 2015-12-31 2015-12-31 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치

Publications (2)

Publication Number Publication Date
KR20170081072A KR20170081072A (ko) 2017-07-11
KR102460937B1 true KR102460937B1 (ko) 2022-10-31

Family

ID=57737596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191802A KR102460937B1 (ko) 2015-12-31 2015-12-31 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치

Country Status (5)

Country Link
US (1) US10468473B2 (ko)
EP (1) EP3188252B1 (ko)
JP (1) JP6486319B2 (ko)
KR (1) KR102460937B1 (ko)
CN (1) CN107039462B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107634102B (zh) * 2017-09-12 2020-04-24 京东方科技集团股份有限公司 薄膜晶体管及其制造方法及驱动方法、显示装置
CN109713043A (zh) 2017-10-25 2019-05-03 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、电子装置
TWI737973B (zh) * 2019-03-22 2021-09-01 友達光電股份有限公司 電子裝置與其製造方法
JP7443905B2 (ja) * 2020-04-15 2024-03-06 住友電気工業株式会社 積層体および電子素子
US11749718B2 (en) 2021-03-05 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082517A (ja) * 2009-10-08 2011-04-21 Xerox Corp 電子デバイス、薄膜トランジスタおよび半導体層を形成させるためのプロセス
JP2014197142A (ja) * 2013-03-29 2014-10-16 ソニー株式会社 表示装置およびその製造方法、並びに電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4572543B2 (ja) * 2003-02-14 2010-11-04 東レ株式会社 電界効果型トランジスタ並びにそれを用いた液晶表示装置
US8031312B2 (en) * 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
KR100863571B1 (ko) 2007-05-23 2008-10-15 삼성전자주식회사 전기활성 고분자를 이용한 디스플레이 화소 및 이를 채용한디스플레이 장치
US7879678B2 (en) * 2008-02-28 2011-02-01 Versatilis Llc Methods of enhancing performance of field-effect transistors and field-effect transistors made thereby
KR101635835B1 (ko) 2009-08-11 2016-07-05 한국세라믹기술원 그래핀 산화물의 코팅방법
JP5427552B2 (ja) * 2009-10-30 2014-02-26 株式会社ジャパンディスプレイ 液晶表示装置
KR101105249B1 (ko) 2009-11-17 2012-01-17 (재)나노소자특화팹센터 임프린트 기법을 이용한 그래핀 패턴 형성방법
KR101835005B1 (ko) * 2011-04-08 2018-03-07 삼성전자주식회사 반도체소자 및 그 제조방법
KR101910976B1 (ko) * 2012-07-16 2018-10-23 삼성전자주식회사 그래핀을 이용한 전계효과 트랜지스터
JP2014032983A (ja) * 2012-08-01 2014-02-20 Sony Corp 半導体装置、表示装置および電子機器
KR101919425B1 (ko) 2012-10-09 2018-11-19 삼성전자주식회사 그래핀 채널을 포함한 터널링 전계효과 트랜지스터
US9685559B2 (en) 2012-12-21 2017-06-20 The Regents Of The University Of California Vertically stacked heterostructures including graphene
KR101400723B1 (ko) 2013-02-28 2014-05-30 포항공과대학교 산학협력단 그래핀의 패터닝 방법
CN104538453B (zh) 2014-12-29 2018-10-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示器件
KR102402547B1 (ko) * 2015-08-18 2022-05-26 삼성전자주식회사 그래핀 아일랜드들을 포함하는 채널층을 구비한 그래핀 전자소자 및 그 제조방법
KR102459948B1 (ko) * 2015-12-28 2022-10-31 엘지디스플레이 주식회사 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082517A (ja) * 2009-10-08 2011-04-21 Xerox Corp 電子デバイス、薄膜トランジスタおよび半導体層を形成させるためのプロセス
JP2014197142A (ja) * 2013-03-29 2014-10-16 ソニー株式会社 表示装置およびその製造方法、並びに電子機器

Also Published As

Publication number Publication date
JP2017120895A (ja) 2017-07-06
KR20170081072A (ko) 2017-07-11
EP3188252B1 (en) 2024-02-14
CN107039462A (zh) 2017-08-11
EP3188252A1 (en) 2017-07-05
JP6486319B2 (ja) 2019-03-20
CN107039462B (zh) 2021-02-12
US20170194408A1 (en) 2017-07-06
US10468473B2 (en) 2019-11-05

Similar Documents

Publication Publication Date Title
US9601707B2 (en) Ambipolar vertical field effect transistor
KR102459948B1 (ko) 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치
JP6486319B2 (ja) アクティブ層、薄膜トランジスタアレイ基板及び表示装置
TWI666622B (zh) 用於薄膜電晶體的陣列基板及包含該陣列基板的顯示裝置
US10290692B2 (en) Array substrate for thin film transistor and display device of the same
KR102555217B1 (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
KR102630595B1 (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant