JP6486319B2 - アクティブ層、薄膜トランジスタアレイ基板及び表示装置 - Google Patents

アクティブ層、薄膜トランジスタアレイ基板及び表示装置 Download PDF

Info

Publication number
JP6486319B2
JP6486319B2 JP2016243584A JP2016243584A JP6486319B2 JP 6486319 B2 JP6486319 B2 JP 6486319B2 JP 2016243584 A JP2016243584 A JP 2016243584A JP 2016243584 A JP2016243584 A JP 2016243584A JP 6486319 B2 JP6486319 B2 JP 6486319B2
Authority
JP
Japan
Prior art keywords
semiconductor
thin film
film transistor
carbon allotrope
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016243584A
Other languages
English (en)
Other versions
JP2017120895A (ja
Inventor
チヨン・カン
チャングム・キム
チョングン・ベク
サンジン・キム
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド, エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2017120895A publication Critical patent/JP2017120895A/ja
Application granted granted Critical
Publication of JP6486319B2 publication Critical patent/JP6486319B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、アクティブ層、アクティブ層を含む薄膜トランジスタアレイ基板、及び薄膜トランジスタアレイ基板を含む表示装置に関する。
近年、表示装置（ＦＰＤ：Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）は、マルチメディアの発達とともに、その重要性が増大している。これに伴い、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：ＰＤＰ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ：ＦＥＤ）、有機電界発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ）などの種々のディスプレイが実用化されている。
表示装置を駆動する方式には、パッシブマトリックス（ｐａｓｓｉｖｅ ｍａｔｒｉｘ）方式と、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブマトリックス（ａｃｔｉｖｅ ｍａｔｒｉｘ）方式とがある。パッシブマトリックス方式は、正極と負極とを直交するように形成し、ラインを選択して駆動させるのに対して、アクティブマトリックス方式は、薄膜トランジスタを各画素電極に連結してオン／オフスイッチングすることで駆動させる方式である。
薄膜トランジスタにおいては、電子移動度、漏れ電流などの基本的な薄膜トランジスタの特性だけでなく、長い寿命を維持できる耐久性及び電気的信頼性が極めて重要である。ここで、薄膜トランジスタのアクティブ層は、主に、非晶質シリコン、多結晶シリコン、または酸化物半導体で形成することができる。しかし、非晶質シリコンは、成膜工程が簡単であり、且つ製造コストが少ないという長所があるけれども、電子移動度が０．５ｃｍ２／Ｖｓであって、低いという短所がある。酸化物半導体は、オン／オフ比が約１０８程度であり、且つ漏れ電流が低いけれども、電子移動度が１０ｃｍ２／Ｖｓであって、多結晶シリコンに比べて低いという短所がある。多結晶シリコンは、電子移動度が１００ｃｍ２／Ｖｓ程度で速いけれども、酸化物半導体に比べてオン／オフ比が低く、大面積に適用すると、コストが増大するという短所がある。したがって、薄膜トランジスタの電子移動度、漏れ電流、オン／オフ比などの特性を向上させるための研究が継続して行われている。
本発明は、炭素同素体を含むアクティブ層を形成して素子の特性を向上させることができるアクティブ層、該アクティブ層を含む薄膜トランジスタアレイ基板、及び該薄膜トランジスタアレイ基板を含む表示装置を提供することを目的とする。
本発明は、炭素同素体を含むアクティブ層を形成して素子の特性を向上させることができるアクティブ層、該アクティブ層を含む薄膜トランジスタアレイ基板、及び該薄膜トランジスタアレイ基板を含む表示装置である。
すなわち、本発明は、半導体物質及び複数の炭素同素体を含むアクティブ層である。
また、本発明は、基板と、
前記基板上のゲート電極と、
前記ゲート電極上のゲート絶縁膜と、
前記ゲート絶縁膜上に位置し、半導体物質及び複数の炭素同素体を含むアクティブ層と、
前記アクティブ層に各々接触するソース電極及びドレイン電極と、
を備える薄膜トランジスタアレイ基板である。
さらに、本発明は、前記薄膜トランジスタアレイ基板と、
前記薄膜トランジスタアレイ基板上の有機絶縁膜と、
前記有機絶縁膜上の画素電極と、
を備える表示装置である。
本発明は、アクティブ層のチャネルに半導体部と炭素同素体部とを備えることにより、電子及び正孔が半導体部では、半導体物質の電荷移動度に沿って移動する途中、導体に近い炭素同素体部で極めて速く移動するようになる。したがって、アクティブ層のチャネルで電子及び正孔は、炭素同素体部を介して移動することにより、電荷移動度が極めて向上し得る。
また、一般的な半導体物質は、電子移動の際に発生する散乱現象であるスキャッタリングのため、電子の移動度が減少する特性があるけれども、本発明は、アクティブ層にスキャッタリング現象がほとんどない炭素同素体部を形成することにより、電子の移動度が減少することを防止できる。
本発明の第１実施形態に係る薄膜トランジスタアレイ基板を示した断面図である。 本発明のアクティブ層の様々な断面及び平面を示した図である。 本発明のアクティブ層の様々な断面及び平面を示した図である。 本発明のアクティブ層の様々な断面及び平面を示した図である。 本発明のアクティブ層の様々な断面及び平面を示した図である。 本発明のアクティブ層の様々な断面及び平面を示した図である。 本発明のアクティブ層の様々な断面及び平面を示した図である。 本発明の第２実施形態に係る薄膜トランジスタアレイ基板を示した断面図である。 本発明の一実施形態に係る表示装置を示した図である。 本発明の一実施形態に係る表示装置を示した図である。 実施例１によって製造された薄膜トランジスタの光学イメージである。 実施例１及び比較例１によって製造された薄膜トランジスタの電流−電圧カーブを示したグラフである。 比較例２によって製造された薄膜トランジスタの電流−電圧カーブを示したグラフである。 実施例２によって製造された薄膜トランジスタの電流−電圧カーブを示したグラフである。
以下、添付された図面を参照して本発明の好ましい実施形態を説明する。
なお、明細書全体にわたって同じ参照符号は、実質的に同じ構成要素を意味する。以下の説明において、本発明と関連した公知技術あるいは構成に対する具体的な説明が本発明の要旨を不要に濁すと判断される場合、その詳細な説明を省略する。また、以下の説明において使用される構成要素の名称は、明細書作成の容易さを考慮して選択されたものに過ぎず、実際、製品の部品名称とは相違することがあり得る。
下記において開示する本発明に係る表示装置は、有機発光表示装置、液晶表示装置、電気泳動表示装置などであり得る。本発明では、液晶表示装置を例として説明する。液晶表示装置は、薄膜トランジスタ上に画素電極及び共通電極が形成された薄膜トランジスタアレイ基板と、カラーフィルタ基板と、この２つの基板間に介在された液晶層とからなるが、このような液晶表示装置では、共通電極と画素電極とで垂直または水平にかかる電界によって液晶を駆動する。また、本発明に係る表示装置は、有機発光表示装置にも使用可能である。例えば、有機発光表示装置は、薄膜トランジスタに連結された第１の電極、第２の電極、及びこれらの間に有機物からなる発光層を備える。したがって、第１の電極から供給を受ける正孔と第２の電極から供給を受ける電子とが発光層内で結合して正孔−電子対である励起子（ｅｘｃｉｔｏｎ）を形成し、励起子が底状態に戻りながら発生するエネルギーによって発光する。後述する本発明の炭素同素体を含むアクティブ層は、前述した表示装置の薄膜トランジスタに使用することができる。
以下、添付した図面を参照して、本発明の実施形態を説明する。
本発明は、炭素同素体と半導体物質とを含む薄膜トランジスタを開示し、具体的に、炭素同素体と半導体物質とを含むアクティブ層が形成された薄膜トランジスタを開示する。薄膜トランジスタは、表示装置のスイッチング素子または駆動素子として使用される。
＜炭素同素体＞
本発明において開示する炭素同素体は、互いに共有結合された炭素原子の多環芳香族分子を表す。共有結合された炭素原子は、繰り返し単位として６個の構成要素からなる環を形成でき、また、５個の構成要素からなる環及び７個の構成要素からなる環のうちの１つ以上を含むこともできる。炭素同素体は、単一層であり得るし、または炭素同素体の他の層上に積層された複数の炭素同素体層を備えることもできる。炭素同素体は、１次元または２次元構造を有する。炭素同素体は、約１００ｎｍの最大厚みを有し、具体的に、約１０ｎｍ〜約９０ｎｍ、より具体的には、約２０ｎｍ〜約８０ｎｍの厚みを有する。
炭素同素体の製造方法は、物理的剥離法、化学気相蒸着法、化学的剥離法、またはエピタキシャル合成法など、大きく４つがある。物理的剥離法は、グラファイト試料にスコッチテープを貼った後、これを剥がすことにより、スコッチテープ表面にグラファイトから離れた炭素同素体シートを得る方式である。化学気相蒸着法は、炭素同素体を成長させようとする基板表面に高い運動エネルギーを有した気体または蒸気形態の炭素前駆体を吸着、分解させて炭素原子に分離させ、当該炭素原子が互いに原子間結合をなすようにして、結晶質の炭素同素体を成長させる方式である。化学的剥離法は、黒鉛の酸化、還元特性を利用したものであって、まず、黒鉛を硫酸と硝酸との混合物に入れて、炭素同素体板の縁にカルボキシル化合物を貼る。塩化チオニルによって酸塩化物に変わり、再度、オクタデシルアミンを用いて炭素同素体アミドを作る。これをテトラヒドロフランのような溶液を用いて還収すれば、粉砕が起こり、個別の炭素同素体シートを得る方式である。エピタキシャル合成法は、シリコンカーバイド（ＳｉＣ）を１，５００℃の高温で加熱することにより、シリコン（Ｓｉ）が除去され、残っているカーボン（Ｃ）によって炭素同素体を得る方式である。
本発明の炭素同素体は、還元グラフェンオキサイド（ｒＧＯ）、非酸化グラフェン、またはグラフェンナノリボンのうちのいずれか１つまたはこれらの混合物を使用できる。還元グラフェンオキサイドは、グラフェンオキサイド（ＧＯ）を還元させたものであって、黒鉛に強酸を加えて酸化させ、化学的に小さな粒子状態で形成してグラフェンオキサイドを製造し、グラフェンオキサイドを還元させて製造される。非酸化グラフェンは、前述した炭素同素体の製造方法のうち、酸化−還元工程を除いた方法で製造された炭素同素体をいう。グラフェンナノリボンは、グラフェンを幅がナノメータ（ｎｍ）であるリボン形態で切り出したものであって、幅によって一定エネルギーバンドギャップを有する。グラフェンナノリボンは、炭素同素体を含むモノマから合成するか、炭素ナノチューブを切って平面に広げて製造することができる。前述した炭素同素体の種類の他にも、本発明の炭素同素体は、グラフェンナノメッシュなどの公知となったグラフェン構造を適用できる。
本発明の炭素同素体は、フレーク（ｆｌａｋｅ）形態で使用される。炭素同素体フレークは、炭素同素体が溶媒に分散された分散液を用いて基板上に分散液をコーティングし、溶媒を乾燥した後、物理的な力を加えて製造することができる。物理的な力を加える方法では、ボールミル、ビーズミル、超音波均質器、スターリング（ｓｔｉｒｒｉｎｇ）などの方法を利用して炭素同素体フレークを得ることができる。
＜半導体物質＞
本発明の半導体物質は、セラミック半導体、有機半導体物質、または遷移金属カルコゲン化合物であって、半導体特性を有した材料を使用することができる。
セラミック半導体は、セラミックの電気的な性質を用いたものであって、セラミックは、電子があるイオンや原子に束縛されているため、自由に動くことができず、電気をほとんど通さないが、外部から電界が加えられれば、これに反応して束縛された電子が再配列を起こして状態が変わりながら電子が動くようになる。セラミック半導体は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、セレニウム（Ｓｅ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）などのような金属元素が酸素（Ｏ）、炭素（Ｃ）、窒素（Ｎ）などと結合して作られた酸化物、炭化物、窒化物からなる。代表的なセラミック半導体では、チタン酸バリウム（ＢａＴｉＯ３）を挙げることができる。
有機半導体は、半導体特性を有した有機化合物であって、高分子有機半導体または低分子有機半導体を挙げることができる。高分子有機半導体としては、Ｆ８Ｔ２（ポリ［（９，９−ジオクチルフルオレニル−２，７−ジイル）−コ−ビチオフェン］）、ＰＢＤＴＢＯＴＰＤＯ（ポリ［（５，６−ジヒドロ−５−オクチル−４，６−ジオキソ−４Ｈ−チエノ［３，４−Ｃ］ピロール−１，３−ジイル）｛４，８−ビス［（２−ブチロオクチル）オキシ］ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン−２，６−ジイル｝］）、ＰＢＤＴ−ＴＰＤ（ポリ［［５−（２−エチルヘキシル）−５，６−ジヒドロ−４，６−ジオキソ−４Ｈ−チエノ［３，４−ｃ］ピロール−１，３−ジイル］［４，８−ビス［（２−エチルヘキシル）オキシ］ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン−２，６−ジイル］］）、ＰＢＤＴＴＴ−ＣＦ（ポリ［１−（６−｛４，８−ビス［（２−エチルヘキシル）オキシ］−６−メチルベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン−２−イル｝−３−フルオロ−４−メチルチエノ［３，４−ｂ］チオフェン−２−イル）−１−オクタノン］）、ＰＣＤＴＢＴ（ポリ［Ｎ−９’−ヘプタデカニル−２，７−カルバゾール−ａｌｔ−５，５−（４’，７’−ジ−２−チエニル−２’，１’，３’−ベンゾチアジアゾール）］、ポリ［［９−（１−オクチルノニル）−９Ｈ−カルバゾール−２，７−ジイル］−２，５−チオフェンジイル−２，１，３−ベンゾチアジアゾール−４、７−ジイル−２，５−チオフェンジイル］）、ＰＣＰＤＴＢＴ（ポリ［２，６−（４，４−ビス−（２−エチルヘキシル）−４Ｈ−シクロペンタ［２，１−ｂ；３，４−ｂ’］ジチオフェン）−ａｌｔ−４，７（２，１，３−ベンゾチアジアゾール）］）、ＰＦＯ−ＤＢＴ（ポリ［２，７−（９，９−ジオクチルフルオレン）−ａｌｔ−４，７−ビス（チオフェン−２−イル）ベンゾ−２，１，３−チアジアゾール］）、ＰＴＡＡ（ポリ［ビス（４−フェニル）（２，４，６−トリメチルフェニル）アミン］）、ポリ［（５，６−ジヒドロ−５−オクチル−４，６−ジオキソ−４Ｈ−チエノ［３，４−ｃ］ピロール−１、３−ジイル）［４，８−ビス［（２−エチルヘキシル）オキシ］ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン−２，６−ジイル］］、Ｆ８ＢＴ（ポリ［（９，９−ジ−ｎ−オクチルフルオレニル−２，７−ジイル）−ａｌｔ−（ベンゾ［２，１，３］チアジアゾール−４，８−ジイル）］）、Ｐ３ＤＤＴ（ポリ（３−ドデシルチオフェン−２，５−ジイル））、Ｐ３ＨＴ（ポリ（３−ヘキシルチオフェン−２，５−ジイル））、ＭＤＭＯＰＰＶ（ポリ［２−メトキシ−５−（３’，７’−ジメチルオクチルオキシ）−１，４−フェニレンビニレン］）、ＭＥＨ−ＰＰＶ（ポリ［２−メトキシ−５−（２−エチルヘキシルオキシ）−１，４−フェニレンビニレン］）、Ｐ３ＯＴ（ポリ（３−オクチルチオフェン−２，５−ジイル））、ＰＴＢ７（ポリ（｛４，８−ビス［（２−エチルヘキシル）オキシ］ベンゾ［１，２−ｂ：４，５−ｂ’］ジチオフェン−２，６−ジイル｝｛３−フルオロ−２−［（２−エチルヘキシル）カルボニル］チエノ［３，４−ｂ］チオフェンジイル｝））などを挙げることができる。
低分子有機半導体としては、例えば、ＴＩＰＳ−ペンタセン（６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン）、ＴＥＳペンタセン（６，１３−ビス（（トリエチルシリル）エチニル）ペンタセン）、ＤＨ−ＦＴＴＦ（５，５’−ビス（７−ヘキシル−９Ｈ−フルオレン−２−イル）−２，２’−ビチオフェン）、ｄｉＦ−ＴＥＳ−ＡＤＴ（２，８−ジフルオロ−５，１１−ビス（トリエチルシリルエチニル）アントラジチオフェン）、ＤＨ２Ｔ（５，５’−ジヘキシル−２，２’−ビチオフェン）、ＤＨ４Ｔ（３，３’’’−ジヘキシル−２，２’：５’，２’’：５’’，２’’’−クウォータチオフェン）、ＤＨ６Ｔ（５，５’’’’’−ジヘキシル−２，２’：５’，２’’：５’’，２’’’：５’’’，２’’’’：５’’’’，２’’’’’−セキシチオフェン）、ＤＴＳ（ＰＴＴｈ２）２（４，４’−［４，４−ビス（２−エチルヘキシル）−４Ｈ−シロロ［３，２−ｂ：４，５−ｂ’］ジチオフェン−２，６−ジイル］ビス［７−（５’−ヘキシル−［２，２’−ビチオフェン］−５−イル）−［１，２，５］チアジアゾロ［３，４−ｃ］ピリジン］、５，５’−ビス｛［４−（７−ヘキシルチオフェン−２−イル）チオフェン−２−イル］−［１，２，５］チアジアゾロ［３，４−ｃ］ピリジン｝−３，３’−ジ−２−エチルヘキシルシリレン−２，２’−ビチオフェン）、ＳＭＤＰＰＥＨ（２，５−ジ−（２−エチルヘキシル）−３，６−ビス−（５’’−ｎ−ヘキシル−［２，２’，５’，２’’］ターチオフェン−５−イル）−ピロロ［３，４−ｃ］ピロール−１，４−ジオン）、ＴＥＳ−ＡＤＴ（５，１１−ビス（トリエチルシリルエチニル）アントラジチオフェン）などを挙げることができる。
前述した有機半導体は、高分子有機半導体及び低分子有機半導体のうちの２種類以上を使用するか、互いに異なる高分子有機半導体を使用することができ、互いに異なる低分子有機半導体を使用することもできる。
遷移金属カルコゲン化合物（ｔｒａｎｓｉｔｉｏｎ ｍｅｔａｌ ｄｉｃｈａｌｃｏｇｅｎｉｄｅｓ）は、半導体特性を有した材料として、例えば、遷移金属硫化物、遷移金属セレン化物、遷移金属テルル化物などであり得る。遷移金属カルコゲン化合物としては、例えば、ＳｎＳｅ２、ＣｄＳｅ、ＺｎＳｅ、ＺｎＴｅ、ＭｏＳ２、ＭｏＳｅ２、ＭｏＴｅ２、ＷＳ２、ＷＳｅ２、ＷＴｅ２などを使用できる。
以下、前述した炭素同素体と半導体物質とを含むアクティブ層を備える薄膜トランジスタ及び表示装置について説明する。
図１は、本発明の第１実施形態に係る薄膜トランジスタアレイ基板を示した断面図であり、図２〜図７は、本発明のアクティブ層の様々な断面及び平面を示した図であり、図８は、本発明の第２実施形態に係る薄膜トランジスタアレイ基板を示した断面図であり、図９及び図１０は、本発明の一実施形態に係る表示装置を示した図である。
＜薄膜トランジスタアレイ基板＞
本発明において開示する薄膜トランジスタアレイ基板は、アクティブ層下部にゲート電極が位置するボトムゲート型（ｂｏｔｔｏｍ−ｇａｔｅ ｔｙｐｅ）薄膜トランジスタを例として説明する。しかし、本発明は、これに限定されず、アクティブ層上部にゲート電極が位置するトップゲート型（ｔｏｐ−ｇａｔｅ ｔｙｐｅ）薄膜トランジスタも適用可能である。
図１に示すように、本発明の第１実施形態に係る薄膜トランジスタアレイ基板１００は、基板１１０上にゲート電極１２０が位置する。基板１１０は、透明であるか、不透明なガラス、プラスチック、または金属からなる。ゲート電極１２０は、銅（Ｃｕ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、タンタル（Ｔａ）、及びタングステン（Ｗ）からなる群より選択されたいずれか１つまたはこれらの合金の単層や多層からなる。ゲート電極１２０上にゲート電極１２０を絶縁させるゲート絶縁膜１２５が位置する。ゲート絶縁膜１２５は、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、またはこれらの多層からなる。
ゲート電極１２０上にアクティブ層１３０が位置する。アクティブ層１３０は、前述した本発明の炭素同素体と半導体物質とで形成される。より詳細には、ゲート絶縁膜１２５が形成された基板１１０上に半導体物質を形成して半導体部ＳＭを形成する。半導体物質は、化学的または物理的蒸着方法で形成されるか、溶液型コーティング方法で形成されることもできる。半導体部ＳＭは、後続する炭素同素体部が形成される空間を残して形成される。次いで、半導体部ＳＭが形成された基板１１０上に炭素同素体溶液をコーティングして炭素同素体部ＧＲを形成する。炭素同素体溶液をコーティングする方法では、スピンコーティング（ｓｐｉｎ ｃｏａｔｉｎｇ）、スリットコーティング（ｓｌｉｔ ｃｏａｔｉｎｇ）、スクリーン印刷（ｓｃｒｅｅｎ ｐｒｉｎｔｉｎｇ）、インクジェット印刷（ｉｎｋ−ｊｅｔ ｐｒｉｎｔｉｎｇ）などの方法を使用することができ、溶液をコーティングする方法であれば、いかなる方法も適用可能である。コーティングされた炭素同素体薄膜に２５０℃で２時間の間、熱処理を行って溶媒を除去し、フォトリソグラフィ法でパターニングすることにより、炭素同素体部ＧＲが形成される。したがって、本発明のアクティブ層１３０は、半導体部ＳＭと炭素同素体部ＧＲとを含んで形成されることができる。より詳細なアクティブ層１３０の構造は後述する。
一方、アクティブ層１３０上にアクティブ層１３０の一側に接触するソース電極１３５ａと、アクティブ層１３０の他側に接触するドレイン電極１３５ｂとが位置する。ソース電極１３５ａ及びドレイン電極１３５ｂは、単一層または多層からなることができ、単一層である場合には、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、及び銅（Ｃｕ）からなる群より選択されたいずれか１つまたはこれらの合金からなることができる。また、ソース電極１３５ａ及びドレイン電極１３５ｂが多層である場合には、モリブデン−チタン（ＭｏＴｉ）／銅、モリブデン／アルミニウム−ネオジム、モリブデン／アルミニウム、金／チタン、またはチタン／アルミニウムの二重層であるか、モリブデン／アルミニウム−ネオジム／モリブデン、モリブデン／アルミニウム／モリブデン、またはチタン／アルミニウム／チタンの三重層からなることができる。
本発明のアクティブ層１３０は、ソース電極１３５ａとドレイン電極１３５ｂとがコンタクトする領域間でチャネル（ｃｈａｎｎｅｌ、ＣＨ）が形成される。チャネル（ＣＨ）は、アクティブ層１３０内でソース電極１３５ａとドレイン電極１３５ｂとの間に電子及び正孔が移動する通路である。
図２に示すように、本発明のアクティブ層１３０は、半導体物質からなる半導体部ＳＭと炭素同素体からなる炭素同素体部ＧＲとを備える。炭素同素体部ＧＲは、複数の炭素同素体の炭素間化学的結合を介して形成された複数のドメイン（ｄｏｍａｉｎ）を含むこともできる。
一例として、アクティブ層１３０は、半導体部ＳＭの間に炭素同素体部ＧＲが位置した形状からなることができる。半導体部ＳＭは、ソース電極１３５ａとドレイン電極１３５ｂとに各々コンタクトし、半導体部ＳＭ間に炭素同素体部ＧＲが位置する。炭素同素体部ＧＲは、ソース電極１３５ａとドレイン電極１３５ｂとから離間するように位置する。
したがって、ソース電極１３５ａとドレイン電極１３５ｂとに電圧がかかると、アクティブ層１３０のチャネルに電子及び正孔が移動する。このとき、アクティブ層１３０のチャネルに半導体部ＳＭと炭素同素体部ＧＲとが位置するので、電子及び正孔が半導体部ＳＭでは、半導体物質の電荷移動度に沿って移動する途中、導体に近い炭素同素体部ＧＲで極めて速く移動するようになる。すなわち、電子及び正孔は、半導体部ＳＭと炭素同素体部ＧＲとに沿って移動して、電荷移動度が極めて向上し得る。特に、半導体物質は、電子移動の際に発生する散乱現象であるスキャッタリングのため、電子の移動度が減少する特性があるけれども、炭素同素体は、炭素同素体内部で発生するスキャッタリング現象がほとんどなく、電子の移動度が減少される恐れを除去できる。
一方、図３に示すように、本発明のアクティブ層１３０は、ソース電極１３５ａにコンタクトする炭素同素体部ＧＲと、ドレイン電極１３５ｂにコンタクトする半導体部ＳＭとからなることもできる。このとき、炭素同素体部ＧＲは、ソース電極１３５ａからアクティブ層１３０の長さの半分以上を占め、半導体部ＳＭは、ドレイン電極１３５ｂから残りのアクティブ層１３０を占める。この場合、アクティブ層１３０のチャネルには炭素同素体部ＧＲと半導体部ＳＭとが位置するので、アクティブ層１３０が半導体として作用し得る。
また、図４に示すように、本発明のアクティブ層１３０は、ソース電極１３５ａとドレイン電極１３５ｂとに各々コンタクトする炭素同素体部ＧＲと、この炭素同素体部ＧＲ間に位置する半導体部ＳＭとからなることができる。すなわち、前述した図２の構造において炭素同素体部ＧＲと半導体部ＳＭとの位置が互いに変わった構造であり得る。このとき、半導体部ＳＭは、炭素同素体部ＧＲ間に位置して、チャネルのみに位置する。この場合、アクティブ層１３０のチャネルには炭素同素体部ＧＲと半導体部ＳＭとが位置するので、アクティブ層１３０が半導体として作用し得る。
また、図５に示すように、本発明のアクティブ層１３０は、炭素同素体部ＧＲと半導体部ＳＭとが交互に位置し得る。より詳細には、ソース電極１３５ａにコンタクトする第１の炭素同素体部ＧＲ１が位置し、ドレイン電極１３５ｂにコンタクトする第３の炭素同素体部ＧＲ３が位置する。第１の炭素同素体部ＧＲ１と第３の炭素同素体部ＧＲ３との間に、これらと離間した第２の炭素同素体部ＧＲ２が位置する。そして、第１の炭素同素体部ＧＲ１と第２の炭素同素体部ＧＲ２との間に第１の半導体部ＳＭ１が位置し、第２の炭素同素体部ＧＲ２と第３の炭素同素体部ＧＲ３との間に第２の半導体部ＳＭ２が位置する。すなわち、アクティブ層１３０のソース電極１３５ａからドレイン電極１３５ｂ方向へ行きながら、第１の炭素同素体部ＧＲ１、第１の半導体部ＳＭ１、第２の炭素同素体部ＧＲ２、第２の半導体部ＳＭ２、及び第３の炭素同素体部ＧＲ３が順に位置する。
したがって、アクティブ層１３０のチャネルに第１の炭素同素体部ＧＲ１、第１の半導体部ＳＭ１、第２の炭素同素体部ＧＲ２、第２の半導体部ＳＭ２、及び第３の炭素同素体部ＧＲ３が位置し、アクティブ層１３０が半導体として作用し得る。
また、図６に示すように、本発明のアクティブ層１３０は、炭素同素体部ＧＲと半導体部ＳＭとが交互に位置し得る。より詳細には、ソース電極１３５ａにコンタクトする第１の半導体部ＳＭ１が位置し、ドレイン電極１３５ｂにコンタクトする第３の半導体部ＳＭ３が位置する。第１の半導体部ＳＭ１と第３の半導体部ＳＭ３との間に、これらと離間した第２の半導体部ＳＭ２が位置する。そして、第１の半導体部ＳＭ１と第２の半導体部ＳＭ２との間に第１の炭素同素体部ＧＲ１が位置し、第２の半導体部ＳＭ２と第３の半導体部ＳＭ３との間に第２の炭素同素体部ＧＲ２が位置する。アクティブ層１３０のソース電極１３５ａからドレイン電極１３５ｂ方向へ行きながら、第１の半導体部ＳＭ１、第１の炭素同素体部ＧＲ１、第２の半導体部ＳＭ２、第２の炭素同素体部ＧＲ２、及び第３の半導体部ＳＭ３が順に位置する。すなわち、前述した図５の構造において炭素同素体部と半導体部との順序が変わった構造であり得る。
したがって、アクティブ層１３０のチャネルに第１の半導体部ＳＭ１、第１の炭素同素体部ＧＲ１、第２の半導体部ＳＭ２、第２の炭素同素体部ＧＲ２、及び第３の半導体部ＳＭ３が位置し、アクティブ層１３０が半導体として作用し得る。
また、図７の（ａ）に示すように、本発明のアクティブ層１３０は、複数の炭素同素体部ＧＲ１、ＧＲ２、ＧＲ３、ＧＲ４と、複数の炭素同素体部ＧＲ１、ＧＲ２、ＧＲ３、ＧＲ４間に位置する半導体部ＳＭとからなる。より詳細には、ソース電極１３５ａの上側にコンタクトする第１の炭素同素体部ＧＲ１が位置し、第１の炭素同素体部ＧＲ１と離間してソース電極１３５ａの下側にコンタクトする第２の炭素同素体部ＧＲ２が位置する。ドレイン電極１３５ｂの上側にコンタクトする第３の炭素同素体部ＧＲ３が位置し、第３の炭素同素体部ＧＲ３と離間してドレイン電極１３５ｂの下側にコンタクトする第４の炭素同素体部ＧＲ４が位置する。第３の炭素同素体部ＧＲ３は、隣接した第１の炭素同素体部ＧＲ１と離間し、第４の炭素同素体部ＧＲ４も隣接した第２の炭素同素体部ＧＲ２と離間する。第１の炭素同素体部ＧＲ１、第２の炭素同素体部ＧＲ２、第３の炭素同素体部ＧＲ３、及び第４の炭素同素体部ＧＲ４が各々離間した領域に半導体部ＳＭが位置する。
この場合、アクティブ層１３０の上側では、ソース電極１３５ａからドレイン電極１３５ｂ方向へ行きながら、第１の炭素同素体部ＧＲ１、半導体部ＳＭ、及び第３の炭素同素体部ＧＲ２が順次位置する。アクティブ層１３０の中央部では、ソース電極１３５ａからドレイン電極１３５ｂ方向へ行きながら、半導体部ＳＭのみが位置する。アクティブ層１３０の下側では、ソース電極１３５ａからドレイン電極１３５ｂ方向へ行きながら、第２の炭素同素体部ＧＲ２、半導体部ＳＭ、及び第４の炭素同素体部ＧＲ４が順次位置する。
したがって、アクティブ層１３０のチャネルに半導体部ＳＭと第１〜第４の炭素同素体部ＧＲ１、ＧＲ２、ＧＲ３、ＧＲ４とが位置するので、電子及び正孔が半導体部ＳＭでは、半導体物質の電荷移動度に沿って移動する途中、導体に近い炭素同素体部ＧＲ１、ＧＲ２、ＧＲ３、ＧＲ４で極めて速く移動するようになる。すなわち、電子及び正孔は、半導体部ＳＭと炭素同素体部ＧＲ１、ＧＲ２、ＧＲ３、ＧＲ４とに沿って移動して電荷移動度が極めて向上し得る。
また、図７の（ｂ）に示すように、本発明のアクティブ層１３０は、複数の炭素同素体部ＧＲ１、ＧＲ２と、複数の炭素同素体部ＧＲ１、ＧＲ２間に位置する半導体部ＳＭとからなる。より詳細には、ソース電極１３５ａの上側にコンタクトする第１の炭素同素体部ＧＲ１が位置し、ドレイン電極１３５ｂの下側にコンタクトする第２の炭素同素体部ＧＲ２が位置する。第１の炭素同素体部ＧＲ１と第２の炭素同素体部ＧＲ２とは離間し、第１の炭素同素体部ＧＲ１と第２の炭素同素体部ＧＲ２とが各々離間した領域に半導体部ＳＭが位置する。
この場合、アクティブ層１３０の上側では、ソース電極１３５ａからドレイン電極１３５ｂ方向へ行きながら、第１の炭素同素体部ＧＲ１と半導体部ＳＭとが順次位置する。アクティブ層１３０の中央部では、ソース電極１３５ａからドレイン電極１３５ｂ方向へ行きながら、半導体部ＳＭのみが位置する。アクティブ層１３０の下側では、ソース電極１３５ａからドレイン電極１３５ｂ方向へ行きながら、半導体部ＳＭと第２の炭素同素体部ＧＲ２とが順次位置する。
したがって、アクティブ層１３０のチャネルに半導体部ＳＭと、第１及び第２の炭素同素体部ＧＲ１、ＧＲ２とが位置するので、電子及び正孔が半導体部ＳＭでは、半導体物質の電荷移動度に沿って移動する途中、導体に近い炭素同素体部ＧＲ１、ＧＲ２で極めて速く移動するようになる。すなわち、電子と正孔は、半導体部ＳＭと炭素同素体部ＧＲ１、ＧＲ２とに沿って移動して電荷移動度が極めて向上し得る。
上記のように、本発明は、アクティブ層１３０のチャネルに半導体部ＳＭと炭素同素体部ＧＲとを備えることにより、電子及び正孔が半導体部ＳＭでは、半導体物質の電荷移動度に沿って移動する途中、導体に近い炭素同素体部ＧＲで極めて速く移動するようになる。すなわち、電子及び正孔は、半導体部ＳＭと炭素同素体部ＧＲとに沿って移動して電荷移動度が極めて向上し得る。特に、半導体物質は、電子移動の際に発生する散乱現象であるスキャッタリングのため、電子の移動度が減少する特性があるけれども、グラフェンは、グラフェン内部で発生するスキャッタリング現象がほとんどなく、電子の移動度が減少する恐れを除去できる。
一方、図８に示すように、本発明の第２実施形態に係る薄膜トランジスタアレイ基板１００は、前述した第１実施形態とは異なり、トップゲート型薄膜トランジスタを含む。前述した第１実施形態と同じ構成に対しては、同じ図面符号を付し、その説明を簡略にする。
図８に示されたように、本発明の第２実施形態に係る薄膜トランジスタアレイ基板１００は、基板１１０上にアクティブ層１３０が位置する。アクティブ層１３０は、前述した第１実施形態と同様に、半導体部と炭素同素体部とを備えるものであって、その説明を省略する。アクティブ層１３０上にゲート絶縁膜１２５が位置する。ゲート絶縁膜１２５は、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、またはこれらの多層からなる。ゲート絶縁膜１２５上にゲート電極１２０が位置する。ゲート電極１２０は、銅（Ｃｕ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、タンタル（Ｔａ）、及びタングステン（Ｗ）からなる群より選択されたいずれか１つまたはこれらの合金の断層や多層からなる。
ゲート電極１２０上に層間絶縁膜１４０が位置する。層間絶縁膜１４０は、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、またはこれらの多層からなり、下部のゲート電極１２０を絶縁させる。層間絶縁膜１４０上にアクティブ層１３０の一側に接触するソース電極１３５ａと、アクティブ層１３０の他側に接触するドレイン電極１３５ｂとが位置する。ソース電極１３５ａ及びドレイン電極１３５ｂは、単一層または多層からなることができ、単一層である場合には、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、及び銅（Ｃｕ）からなる群より選択されたいずれか１つまたはこれらの合金からなることができる。また、ソース電極１３５ａ及びドレイン電極１３５ｂが多層である場合には、モリブデン−チタン（ＭｏＴｉ）／銅、モリブデン／アルミニウム−ネオジム、モリブデン／アルミニウム、金／チタン、またはチタン／アルミニウムの二重層であるか、モリブデン／アルミニウム−ネオジム／モリブデン、モリブデン／アルミニウム／モリブデン、またはチタン／アルミニウム／チタンの三重層からなることができる。
前述した本発明の第２実施形態に係る薄膜トランジスタアレイ基板は、前述した第１実施形態と同様なアクティブ層の構成を有する。したがって、アクティブ層のチャネルに半導体部と炭素同素体部とを備えることにより、電子及び正孔が半導体部では、半導体物質の電荷移動度に沿って移動する途中、導体に近い炭素同素体部で極めて速く移動するようになる。すなわち、電子及び正孔は、半導体部と炭素同素体部に沿って移動して電荷移動度が極めて向上し得る。特に、半導体物質は、電子移動の際に発生する散乱現象であるスキャッタリングのため、電子の移動度が減少する特性があるけれども、グラフェンは、グラフェン内部で発生するスキャッタリング現象がほとんどなく、電子の移動度が減少する恐れを除去できる。
以下、図９及び図１０を参照して、本発明の薄膜トランジスタアレイ基板を含む表示装置について説明する。下記では、前述した第１実施形態に係る薄膜トランジスタアレイ基板を含む表示装置を開示し、重複する説明を省略する。
＜表示装置＞
図９に示すように、ソース電極１３５ａ及びドレイン電極１３５ｂの上に有機絶縁膜１４０が位置する。有機絶縁膜１４０は、下部の段差を平坦化するものであって、フォトアクリル（ｐｈｏｔｏ ａｃｒｙｌ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ベンゾシクロブテン系樹脂（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ ｒｅｓｉｎ）、アクリレート系樹脂（ａｃｒｙｌａｔｅ）などの有機物からなることができる。有機絶縁膜１４０は、ドレイン電極１３５ｂを露出するビアホ―ル１４５を備える。図示していないが、ソース電極１３５ａ及びドレイン電極１３５ｂの上にシリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、またはこれらの多層からなるパッシベーション膜が位置することもできる。
有機絶縁膜１４０上に画素電極１５０及び共通電極１５５が位置する。画素電極１５０は、有機絶縁膜１４０に形成されたビアホ―ル１４５を介してドレイン電極１３５ｂと連結される。画素電極１５０は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）のような透明であり、かつ導電性を有した物質からなる。共通電極１５５は、画素電極１５０と同じ物質からなる。画素電極１５０と共通電極１５５とは互いに交互に配置され、画素電極１５０と共通電極１５５との間に水平電界を形成する。
本発明の実施形態では、画素電極と共通電極とが同一平面上に位置するＩＰＳ（ｉｎ−ｐｌａｎｅ ｓｗｉｔｃｈｉｎｇ）液晶表示装置を例として説明した。しかし、本発明は、これに限定されず、画素電極下部に共通電極が位置することができ、共通電極が薄膜トランジスタアレイ基板と対向するカラーフィルタアレイ基板に位置することもできる。
一方、図１０に示すように、本発明の表示装置は、有機発光ダイオードを含む有機発光表示装置であり得る。より詳細には、ソース電極１３５ａ及びドレイン電極１３５ｂの上に有機絶縁膜１４０が位置する。有機絶縁膜１４０は、ドレイン電極１３５ｂを露出するビアホ―ル１４５を備える。
有機絶縁膜１４０上に画素電極１５０が位置する。画素電極１５０は、有機絶縁膜１４０に形成されたビアホ―ル１４５を介してドレイン電極１３５ｂと連結される。画素電極１５０上にバンク層１６０が位置する。バンク層１６０は、画素電極１５０の一部を露出して画素を仕切る画素仕切膜であり得る。バンク層１６０及び露出した画素電極１５０上に有機膜層１６５が位置する。有機膜層１６５は、電子と正孔とが結合して発光する発光層を備え、正孔注入層、正孔輸送層、電子輸送層、または電子注入層を備えることができる。有機膜層１６５が形成された基板１１０上に対向電極１７０が位置する。対向電極１７０は、カソード電極であって、仕事関数が低いマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、アルミニウム（Ａｌ）、銀（Ａｇ）、またはこれらの合金からなることができる。したがって、画素電極１５０、有機膜層１６５、及び対向電極１７０を備える有機発光ダイオードＯＬＥＤが構成される。
有機発光ダイオードＯＬＥＤが形成された基板１１０上に封止層１８０が位置する。封止層１８０は、下部の有機発光ダイオードＯＬＥＤを含む基板１１０を封止するものであって、無機膜、有機膜、またはこれらの多層構造からなることができる。封止層１８０上にカバーウィンドウ１９０が位置して有機発光表示装置を構成する。
以下、本発明の実施形態によって炭素同素体部と半導体部とを備えるアクティブ層に対する実験例を開示する。下記実験例は、本発明の一実施形態であり、本発明がこれに限定されるものではない。
実験１：純粋酸化物半導体とグラフェン混合半導体との特性比較
＜実施例１＞
前述した図２に示されたように、ボトムゲート型薄膜トランジスタに半導体部と炭素同素体部とを備えるアクティブ層を形成して薄膜トランジスタを製造した。ここで、半導体部は、ＩＧＺＯで形成した。製造された薄膜トランジスタの光学イメージを図１１に示し、これにより、半導体部と炭素同素体部とを備える薄膜トランジスタが形成されたことが確認できた。
＜比較例１＞
ボトムゲート型薄膜トランジスタにＩＧＺＯのみからなるアクティブ層を形成して薄膜トランジスタを製造した。
前述した実施例１及び比較例１によって製造された薄膜トランジスタの電流−電圧カーブを測定して図１２に示し、しきい電圧とオン電流とを下記の表１に示した。
Figure 0006486319
前記表１及び図１２に示すように、ＩＧＺＯのみからなるアクティブ層を備えた比較例１は、しきい電圧が−２５Ｖに表れ、オン電流が４×１０−６Ａに表れた。それに対し、ＩＧＺＯの半導体と炭素同素体部とを備えるアクティブ層を備えた実施例１は、しきい電圧が−１５Ｖに表れ、オン電流が１×１０−５Ａに表れた。
この結果により、ＩＧＺＯのみからなるアクティブ層を含む薄膜トランジスタに比べて、ＩＧＺＯの半導体部と炭素同素体部とからなるアクティブ層を含む薄膜トランジスタのしきい電圧とオン電流特性とが優れたことを確認できた。
実験２：純粋グラフェンの半導体と、グラフェンと酸化物混合半導体との特性比較
＜実施例２＞
前述した図４に示されたように、ボトムゲート型薄膜トランジスタに半導体部と炭素同素体部とを備えるアクティブ層を形成して薄膜トランジスタを製造した。ここで、半導体部は、ＩＧＺＯで形成した。
＜比較例２＞
アクティブ層を純粋グラフェンのみで形成したことを以外は、前述した実施例２と同様に薄膜トランジスタを製造した。
前述した比較例２によって製造された薄膜トランジスタの電流−電圧カーブを測定して図１３に示し、前述した実施例２によって製造された薄膜トランジスタの電流−電圧カーブを測定して図１４に示した。
図１３に示すように、アクティブ層が純粋グラフェンからなる比較例２は、ドレイン電圧が−０．１Ｖであるか、−１Ｖであるとき、半導体の特性が全く表れず、導体の特性を表した。
図１４に示すように、アクティブ層が炭素同素体部と半導体部とからなる実施例２は、ドレイン電圧が−０．１Ｖであるか、−１Ｖであるとき、約１０３以上のオン／オフ特性を表し、半導体としての特性を表した。
この結果により、純粋グラフェンのみからなるアクティブ層を含む薄膜トランジスタは、薄膜トランジスタとして作動できないけれども、炭素同素体部と半導体部とからなるアクティブ層を含む薄膜トランジスタは、オン／オフ特性を表して、薄膜トランジスタとしての特性を表すことが分かる。
上記のように、本発明は、アクティブ層のチャネルに半導体部と炭素同素体部とを備えることにより、電子及び正孔が半導体部では、半導体物質の電荷移動度に沿って移動する途中、導体に近い炭素同素体部で極めて速く移動するようになる。したがって、アクティブ層のチャネルで電子及び正孔は、炭素同素体部を介して移動することにより、電荷移動度が極めて向上し得る。
また、一般的な半導体物質は、電子移動の際に発生する散乱現象であるスキャッタリングのため、電子の移動度が減少する特性があるけれども、本発明は、アクティブ層にスキャッタリング現象がほとんどない炭素同素体部を形成することにより、電子の移動度が減少することを防止できる。

Claims (11)

  1. 基板と、
    前記基板上のゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上に位置し、複数の炭素同素体を含む少なくとも１つの炭素同素体部及び半導体物質を含む１つの半導体部を含むアクティブ層と、
    前記アクティブ層に各々接触するソース電極及びドレイン電極と、
    を備え、
    前記ソース電極は、前記少なくとも１つの炭素同素体部の１つ及び前記１つの半導体部に接触し、
    前記ドレイン電極は、前記少なくとも１つの炭素同素体部の１つ及び前記１つの半導体部に接触する
    薄膜トランジスタアレイ基板。
  2. 前記炭素同素体部は、前記複数の炭素同素体の炭素間化学的結合を介してなされた複数のドメインを含む請求項１に記載の薄膜トランジスタアレイ基板。
  3. 前記炭素同素体は、還元グラフェンオキサイド（ｒＧＯ）、非酸化グラフェン、またはグラフェンナノリボンのうちのいずれか１つまたはこれらの混合物である請求項１または２に記載の薄膜トランジスタアレイ基板。
  4. 前記半導体物質は、セラミック半導体、有機半導体物質、または遷移金属カルコゲン化合物のうちのいずれか１つまたはこれらの混合物である請求項１〜３のいずれか一項に記載の薄膜トランジスタアレイ基板。
  5. 前記１つの半導体部は、少なくともチャネルに位置する請求項１〜４のいずれか一項に記載の薄膜トランジスタアレイ基板。
  6. 前記少なくとも１つの炭素同素体部は、少なくともチャネルに位置する請求項１〜５のいずれか一項に記載の薄膜トランジスタアレイ基板。
  7. 請求項１〜６のいずれか一項に記載の薄膜トランジスタアレイ基板と、
    前記薄膜トランジスタアレイ基板上の有機絶縁膜と、
    前記有機絶縁膜上の画素電極と、
    を備える表示装置。
  8. 前記画素電極を含む有機発光ダイオードと、
    前記有機発光ダイオード上の封止層と、
    前記封止層上のカバーウィンドウと、
    をさらに備える請求項７に記載の表示装置。
  9. 前記画素電極と同一平面上または下部で離間して位置する共通電極と、
    前記共通電極上の液晶層と、
    をさらに備える請求項７に記載の表示装置。
  10. 前記有機発光ダイオードは、
    前記画素電極上に位置して、前記画素電極を露出するバンク層と、
    前記バンク層及び露出された前記画素電極上に位置する有機膜層と、
    前記有機膜層上に位置する対向電極と、
    を含む請求項８に記載の表示装置。
  11. 前記同一平面上に位置する前記画素電極と前記共通電極は、互いに交互に配置される請求項９に記載の表示装置。
JP2016243584A 2015-12-31 2016-12-15 アクティブ層、薄膜トランジスタアレイ基板及び表示装置 Active JP6486319B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0191802 2015-12-31
KR1020150191802A KR102460937B1 (ko) 2015-12-31 2015-12-31 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치

Publications (2)

Publication Number Publication Date
JP2017120895A JP2017120895A (ja) 2017-07-06
JP6486319B2 true JP6486319B2 (ja) 2019-03-20

Family

ID=57737596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016243584A Active JP6486319B2 (ja) 2015-12-31 2016-12-15 アクティブ層、薄膜トランジスタアレイ基板及び表示装置

Country Status (5)

Country Link
US (1) US10468473B2 (ja)
EP (1) EP3188252B1 (ja)
JP (1) JP6486319B2 (ja)
KR (1) KR102460937B1 (ja)
CN (1) CN107039462B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107634102B (zh) 2017-09-12 2020-04-24 京东方科技集团股份有限公司 薄膜晶体管及其制造方法及驱动方法、显示装置
CN109713043A (zh) * 2017-10-25 2019-05-03 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、电子装置
TWI737973B (zh) * 2019-03-22 2021-09-01 友達光電股份有限公司 電子裝置與其製造方法
JP7443905B2 (ja) * 2020-04-15 2024-03-06 住友電気工業株式会社 積層体および電子素子
US11749718B2 (en) * 2021-03-05 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4572543B2 (ja) * 2003-02-14 2010-11-04 東レ株式会社 電界効果型トランジスタ並びにそれを用いた液晶表示装置
US8031312B2 (en) * 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
KR100863571B1 (ko) 2007-05-23 2008-10-15 삼성전자주식회사 전기활성 고분자를 이용한 디스플레이 화소 및 이를 채용한디스플레이 장치
US7879678B2 (en) * 2008-02-28 2011-02-01 Versatilis Llc Methods of enhancing performance of field-effect transistors and field-effect transistors made thereby
KR101635835B1 (ko) 2009-08-11 2016-07-05 한국세라믹기술원 그래핀 산화물의 코팅방법
US8164089B2 (en) * 2009-10-08 2012-04-24 Xerox Corporation Electronic device
JP5427552B2 (ja) * 2009-10-30 2014-02-26 株式会社ジャパンディスプレイ 液晶表示装置
KR101105249B1 (ko) 2009-11-17 2012-01-17 (재)나노소자특화팹센터 임프린트 기법을 이용한 그래핀 패턴 형성방법
KR101835005B1 (ko) * 2011-04-08 2018-03-07 삼성전자주식회사 반도체소자 및 그 제조방법
KR101910976B1 (ko) * 2012-07-16 2018-10-23 삼성전자주식회사 그래핀을 이용한 전계효과 트랜지스터
JP2014032983A (ja) * 2012-08-01 2014-02-20 Sony Corp 半導体装置、表示装置および電子機器
KR101919425B1 (ko) 2012-10-09 2018-11-19 삼성전자주식회사 그래핀 채널을 포함한 터널링 전계효과 트랜지스터
WO2014100723A1 (en) * 2012-12-21 2014-06-26 The Regents Of The University Of California Vertically stacked heterostructures including graphene
KR101400723B1 (ko) 2013-02-28 2014-05-30 포항공과대학교 산학협력단 그래핀의 패터닝 방법
JP6031650B2 (ja) * 2013-03-29 2016-11-24 株式会社Ｊｏｌｅｄ 表示装置およびその製造方法、並びに電子機器
CN104538453B (zh) 2014-12-29 2018-10-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示器件
KR102402547B1 (ko) * 2015-08-18 2022-05-26 삼성전자주식회사 그래핀 아일랜드들을 포함하는 채널층을 구비한 그래핀 전자소자 및 그 제조방법
KR102459948B1 (ko) * 2015-12-28 2022-10-31 엘지디스플레이 주식회사 액티브층, 이를 포함하는 박막트랜지스터 어레이 기판 및 표시장치

Also Published As

Publication number Publication date
EP3188252B1 (en) 2024-02-14
US20170194408A1 (en) 2017-07-06
US10468473B2 (en) 2019-11-05
CN107039462A (zh) 2017-08-11
JP2017120895A (ja) 2017-07-06
EP3188252A1 (en) 2017-07-05
CN107039462B (zh) 2021-02-12
KR102460937B1 (ko) 2022-10-31
KR20170081072A (ko) 2017-07-11

Similar Documents

Publication Publication Date Title
JP6486319B2 (ja) アクティブ層、薄膜トランジスタアレイ基板及び表示装置
JP6305503B2 (ja) アクティブ層、薄膜トランジスタアレイ基板及び表示装置
Mizukami et al. Flexible organic light-emitting diode displays driven by inkjet-printed high-mobility organic thin-film transistors
US9601707B2 (en) Ambipolar vertical field effect transistor
TWI666622B (zh) 用於薄膜電晶體的陣列基板及包含該陣列基板的顯示裝置
JP6616389B2 (ja) 薄膜トランジスタアレイ基板及び表示装置
KR102555217B1 (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
KR102630595B1 (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
Klauk Organic complementary circuits—Scaling towards low voltage and submicron channel length

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180508

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180702

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190219

R150 Certificate of patent or registration of utility model

Ref document number: 6486319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250