KR101754917B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101754917B1
KR101754917B1 KR1020100112206A KR20100112206A KR101754917B1 KR 101754917 B1 KR101754917 B1 KR 101754917B1 KR 1020100112206 A KR1020100112206 A KR 1020100112206A KR 20100112206 A KR20100112206 A KR 20100112206A KR 101754917 B1 KR101754917 B1 KR 101754917B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
forming
semiconductor layer
film
Prior art date
Application number
KR1020100112206A
Other languages
English (en)
Other versions
KR20120050779A (ko
Inventor
김현영
노성인
전철희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020100112206A priority Critical patent/KR101754917B1/ko
Priority to US13/159,317 priority patent/US8581312B2/en
Publication of KR20120050779A publication Critical patent/KR20120050779A/ko
Priority to US14/077,002 priority patent/US9064756B2/en
Application granted granted Critical
Publication of KR101754917B1 publication Critical patent/KR101754917B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L27/124—
    • H01L27/1255—
    • H01L27/1259—
    • H01L27/1288—
    • H01L29/41733—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 복수개의 화소가 형성되는 표시 영역과 상기 화소에 구동 신호를 전달하기 위한 구동칩이 실장되는 구동 영역을 포함하는 기판, 상기 기판 위의 표시 영역에 형성되어 있는 게이트선, 상기 기판 위의 표시 영역에 형성되어 있으며 상기 게이트선과 이격되어 있는 유지 전극선, 상기 기판 위의 구동 영역에 형성되어 있으며 상기 구동칩과 연결되는 게이트 구동 패드, 상기 게이트선, 유지 전극선 및 게이트 구동 패드를 덮고 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트선에서 돌출된 게이트 전극과 중첩하고 있는 제1 반도체층, 상기 게이트 절연막 위에 형성되어 있으며 상기 유지 전극선에서 돌출된 유지 전극과 중첩하고 있는 제2 반도체층, 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 데이터선 및 상기 데이터선과 이격되어 있는 드레인 전극, 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하고, 상기 드레인 전극은 상기 데이터선에서 돌출된 소스 전극과 마주보고 있는 드레인 막대부, 상기 제2 반도체층과 중첩하고 있는 드레인 확장부를 포함할 수 있다.

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
두 장의 표시판 중 박막 트랜지스터 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 공통 전극 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 박막 트랜지스터 표시판에 설치한다.
게이트선은 게이트 구동칩의 게이트 구동 회로가 생성한 게이트 신호를 전달하며, 데이터선은 데이터 구동칩의 데이터 구동 회로가 생성한 데이터 전압을 전달한다. 이러한 게이트 구동칩 또는 데이터 구동칩을 박막 트랜지스터 표시판에 직접 본딩하는 COG(chip on glass) 실장 방식과 연성 인쇄회로기판을 박막 트랜지스터 표시판에 직접 본딩하는 FOG(film on glass)실장 방식을 함께 적용하고 있다.
COG 및 FOG 실장 방식은 이방성 도전필름(anisotropic conductive film)을 사용하여 각각 구동칩 및 연성 인쇄회로기판을 박막 트랜지스터 표시판과 전기적 및 기계적으로 연결한다.
한편, 게이트 구동칩과 연결되는 박막 트랜지스터 표시판의 게이트 구동 패드 접촉 구멍과 반도체층을 하나의 마스크로 형성하여 제조 공정을 단축하고 제조 비용을 절감할 수 있다.
이 때, 게이트 절연막에 형성되는 게이트 구동 패드 접촉 구멍과 반도체층을 형성하기 위한 해프톤 감광막 내부의 기포(bubble)가 유지 전극에 대응하는 부분에 형성되는 경우에 기포에 의해 해프톤 감광막 내부에 홀이 발생하고, 이러한 홀을 통해 유지 전극과 드레인 전극이 단락되어 흑점으로 보이는 현상이 발생한다. 또한, 반도체층 증착 시 발생하는 이물(particle)이 반도체층 중 유지 전극에 대응하는 부분에 형성되는 경우에도 이물에 의해 해프톤 감광막 내부에 홀이 발생하고, 이러한 홀을 통해 유지 전극과 드레인 전극이 단락되어 흑점으로 보이는 현상이 발생한다.
이는 하나의 마스크로 게이트 구동 패드 접촉 구멍과 반도체층을 형성하기 위해 해프톤 마스크(halftone mask)를 사용하고 있고, 유지 전극에 대응하는 부분에 형성된 해프톤 감광막의 두께는 9000Å 이하의 얇은 두께를 가지기 때문에 9000Å보다 큰 크기를 가지는 이물이나 기포에 의해 해프톤 감광막에 유지 전극을 노출하는 홀이 발생하기 때문이다.
본 발명은 전술한 배경 기술의 문제점을 해결하기 위한 것으로서, 유지 전극과 드레인 전극이 단락되어 발생하는 흑점 불량을 방지할 수 있는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 복수개의 화소가 형성되는 표시 영역과 상기 화소에 구동 신호를 전달하기 위한 구동칩이 실장되는 구동 영역을 포함하는 기판, 상기 기판 위의 표시 영역에 형성되어 있는 게이트선, 상기 기판 위의 표시 영역에 형성되어 있으며 상기 게이트선과 이격되어 있는 유지 전극선, 상기 기판 위의 구동 영역에 형성되어 있으며 상기 구동칩과 연결되는 게이트 구동 패드, 상기 게이트선, 유지 전극선 및 게이트 구동 패드를 덮고 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트선에서 돌출된 게이트 전극과 중첩하고 있는 제1 반도체층, 상기 게이트 절연막 위에 형성되어 있으며 상기 유지 전극선에서 돌출된 유지 전극과 중첩하고 있는 제2 반도체층, 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 데이터선 및 상기 데이터선과 이격되어 있는 드레인 전극, 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하고, 상기 드레인 전극은 상기 데이터선에서 돌출된 소스 전극과 마주보고 있는 드레인 막대부, 상기 제2 반도체층과 중첩하고 있는 드레인 확장부를 포함할 수 있다.
상기 제1 반도체층은 상기 소스 전극 및 드레인 전극의 드레인 막대부와 중첩할 수 있다.
상기 제1 반도체층과 제2 반도체층은 서로 분리되어 있을 수 있다.
상기 데이터선을 덮고 있으며 상기 드레인 전극의 드레인 확장부를 노출하는 제1 접촉 구멍을 가지는 보호막, 상기 보호막 위에 형성되어 있으며 상기 드레인 전극의 드레인 확장부를 노출하는 제2 접촉 구멍을 가지는 유기막을 더 포함하고, 상기 화소 전극은 상기 유기막 위에 형성되어 있으며, 상기 제1 접촉 구멍 및 제2 접촉 구멍을 통해 상기 드레인 전극과 연결되어 있을 수 있다.
상기 화소는 투과 영역과 반사 영역을 포함하며, 상기 반사 영역의 화소 전극 위에 형성되어 있는 반사 전극을 더 포함할 수 있다.
상기 구동 영역의 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트 구동 패드와 연결되어 있는 연결 부재, 상기 유기막 위에 형성되어 있으며 상기 연결 부재와 연결되어 있는 보조 부재를 더 포함할 수 있다.
상기 연결 부재는 상기 게이트 절연막에 형성된 게이트 구동 패드 접촉 구멍을 통해 상기 게이트 구동 패드와 연결되고, 상기 보조 부재는 상기 보호막 및 유기막에 각각 형성된 제1 연결 부재 구멍및 제2 연결 부재 구멍을 통해 상기 연결 부재와 연결될 수 있다.
상기 구동칩의 리드선은 상기 보조 부재와 접촉할 수 있다.
또한, 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 복수개의 화소가 형성되는 기판 위의 표시 영역에 게이트선 및 유지 전극선을 형성하고, 상기 화소에 구동 신호를 전달하기 위한 구동칩이 실장되는 상기 기판 위의 구동 영역에 게이트 구동 패드를 형성하는 단계, 상기 게이트선, 상기 유지 전극선 및 게이트 구동 패드 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 상기 게이트선에서 돌출된 게이트 전극과 중첩하는 제1 반도체층을 형성하고, 상기 유지 전극선에서 돌출된 유지 전극과 중첩하는 제2 반도체층을 형성하는 단계, 상기 게이트 절연막 위에 상기 게이트선과 절연하여 교차하는 데이터선 및 상기 데이터선과 이격되는 드레인 전극을 형성하는 단계, 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고, 상기 드레인 전극은 상기 데이터선에서 돌출된 소스 전극과 마주보는 드레인 막대부, 상기 제2 반도체층과 중첩하는 드레인 확장부를 포함할 수 있다.
상기 제1 반도체층은 상기 소스 전극 및 드레인 전극의 드레인 막대부와 중첩할 수 있다.
상기 제1 반도체층과 제2 반도체층을 형성하는 단계는 상기 게이트 절연막 위에 반도체막을 형성하는 단계, 상기 반도체막 위에 제1 노광부, 상기 제1 노광부보다 얇은 제2 노광부, 상기 반도체막을 노출하는 제3 노광부를 가지는 해프톤 감광막을 형성하는 단계, 상기 제3 노광부를 통해 상기 반도체막 및 게이트 절연막을 식각하여 상기 게이트 구동 패드를 노출하는 게이트 구동 패드 접촉 구멍을 형성하는 단계, 상기 해프톤 감광막을 에치백하여 상기 제2 노광부를 제거하여 상기 반도체막을 노출하는 단계, 상기 제1 노광부를 식각 마스크로 하여 상기 반도체막을 식각하여 상기 제1 반도체층 및 상기 제2 반도체층을 형성하는 단계를 포함할 수 있다.
상기 제1 노광부는 상기 제1 반도체층 및 제2 반도체층에 대응하는 위치에 형성할 수 있다.
상기 제1 노광부는 10,000 내지 50,000Å의 두께로 형성하고, 상기 제2 노광부는 5000 내지 30000Å의 두께로 형성할 수 있다.
상기 제2 노광부를 제거하는 단계에서 상기 제1 노광부의 두께가 얇아질 수있다.
상기 소스 전극 및 드레인 전극을 덮는 보호막을 형성하는 단계, 상기 보호막 위에 유기막을 형성하는 단계, 상기 보호막 및 유기막에 각각 상기 드레인 전극의 드레인 확장부를 노출하는 제1 접촉 구멍 및 제2 접촉 구멍을 형성하는 단계를 더 포함할 수 있다.
상기 소스 전극 및 드레인 전극을 덮는 보호막을 형성하는 단계, 상기 보호막에 상기 드레인 전극의 드레인 확장부를 노출하는 제1 접촉 구멍을 형성하는 단계, 상기 보호막 위에 유기막을 형성하는 단계, 상기 유기막 중 상기 제1 접촉 구멍에 대응하는 위치에 제2 접촉 구멍을 형성하여 상기 드레인 전극의 드레인 확장부를 노출하는 단계를 더 포함할 수 있다.
상기 소스 전극 및 드레인 전극 형성 시 상기 게이트 구동 패드 접촉 구멍을 통해 상기 게이트 구동 패드와 연결되는 연결 부재를 형성하는 단계를 더 포함할 수 있다.
상기 제1 접촉 구멍 및 상기 제2 접촉 구멍 형성 시 상기 구동 영역의 보호막 및 유기막에 각각 상기 연결 부재를 노출하는 제1 연결 부재 구멍 및 제2 연결 부재 구멍을 형성하는 단계를 더 포함할 수 있다.
상기 화소 전극 형성 시 상기 구동 영역의 유기막 위에 상기 제1 연결 부재 구멍 및 제2 연결 부재 구멍을 통해 상기 연결 부재와 연결되는 보조 부재를 형성하는 단계를 더 포함할 수 있다.
상기 화소는 투과 영역과 반사 영역을 포함하며, 상기 반사 영역의 화소 전극 위에 반사 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명에 따르면, 게이트 구동 패드 접촉 구멍과 반도체층을 하나의 해프톤 마스크로 형성하는 구조에서, 유지 전극에 대응하는 부분에 제2 반도체층을 형성함으로써 해프톤 감광막에 이물이나 기포가 있어도 유지 전극과 드레인 전극이 단락되는 것을 방지할 수 있다. 따라서, 흑점 불량을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판에서 표시 영역에 형성된 하나의 화소의 배치도이다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판에서 구동 영역에 형성된 COG 입력 패드의 배치도이다.
도 4는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판에서 구동 영역에 형성된 COG 출력 패드의 배치도이다.
도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판에서 구동 영역에 형성된 FOG 패드의 배치도이다.
도 6은 도 2의 박막 트랜지스터 표시판을 VI-VI'선과 도 3 내지 도 5에서 VI'-VI'' 선을 따라 잘라 도시한 단면도이다.
도 7 내지 도 10은 도 6의 박막 트랜지스터 표시판을 제조하는 방법을 순서대로 도시한 도면이다.
도 11은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
그러면 도 1 내지 도 6을 참고로 하여 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 평면도이고, 도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판에서 하나의 화소의 배치도이고, 도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판에서 구동 영역에 형성된 COG 입력 패드의 배치도이고, 도 4는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판에서 구동 영역에 형성된 COG 출력 패드의 배치도이고, 도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판에서 구동 영역에 형성된 FOG 패드의 배치도이고, 도 6은 도 2의 박막 트랜지스터 표시판을 VI-VI'선과 도 3 내지 도 5에서 VI'-VI'' 선을 따라 잘라 도시한 단면도이다.
도 1 내지 도 6에 도시한 바와 같이, 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 복수개의 화소(10)가 형성되는 표시 영역(P1)과 화소(10)에 구동 신호를 전달하기 위한 구동칩(400)이 실장되는 구동 영역(P2)을 포함한다. 구동 영역(P2)은 이방성 도전 필름(ACF, Anisotropic Conductive Film)을 통해 연성 회로기판(FPCB, Flexible Printed Circuit Board, 500)과 연결되어 있다.
도 1에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 만들어진 기판(110) 위의 표시 영역(P1)에 게이트선(gate line)(121) 및 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 제1 방향 즉, 가로 방향으로 뻗어 있다. 게이트선(121) 위로 돌출한 게이트 전극(gate electrode)(124)을 포함한다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗어 있다. 유지 전극선(131)은 아래로 돌출된 유지 전극(132)을 포함한다. 유지 전극선(131)은 유지 용량을 확장하기 위해 유지 확장부(133)를 가지며, 유지 확장부(133)는 유지 전극선(131)에서 데이터선(171)과 중첩하며 하부로 연장되어 있다.
기판(110) 위의 구동 영역(P2)에 게이트선(121)과 동일한 물질로 게이트 구동 패드(129)가 형성되어 있다. 게이트 구동 패드(129)는 구동칩(400)과 연결되어 구동칩(400)의 구동 신호를 구동 영역(P2) 내의 다른 신호선으로 전달하거나, 연성 회로기판(500)과 연결되어 연성 회로기판(500)의 구동 신호를 구동 영역(P2) 내의 다른 신호선으로 전달한다.
도 2에는 COG 입력 패드에 형성된 게이트 구동 패드가 도시되어 있으며, 도 3에는 COG 출력 패드에 형성된 게이트 구동 패드가 도시되어 있으며, 도 4에는 FOG 패드에 형성된 게이트 구동 패드가 도시되어 있다.
FOG 패드(430)는 연성 회로기판(500)에서 출력되는 신호를 구동 영역(P2)의 신호선으로 전달하며, FOG 패드(430)는 게이트선(121)과 동일한 층에 형성된 게이트 구동 패드(129)를 포함한다.
COG 입력 패드(410)는 연성 회로기판(500)으로부터 FOG 패드(430)를 통해 전달된 신호를 구동칩(400)의 리드선에 전달하며, COG 입력 패드(410)는 게이트선(121)과 동일한 층에 형성된 게이트 구동 패드(129)를 포함한다.
COG 출력 패드(420)는 구동칩(400)의 리드선에서 출력되는 신호를 구동 영역(P2) 내의 다른 신호선으로 전달하며, COG 출력 패드(420)는 게이트선(121)과 동일한 층에 형성된 게이트 구동 패드(129)를 포함한다.
게이트선(121), 유지 전극선(131) 및 게이트 구동 패드(129) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 500 내지 6,000Å의 두께를 가질 수 있다.
게이트 절연막(140) 위에는 비정질 규소(amorphous silicon, a-Si)를 포함하는 반도체층(150)이 형성되어 있다. 반도체층(150)은 게이트 전극(124)과 중첩하고 있는 제1 반도체층(150a), 유지 전극(124)과 중첩하고 있는 제2 반도체층(150b)을 포함한다. 제1 반도체층(150a)과 제2 반도체층(150b)은 서로 분리되어 있다. 제1 반도체층(150a)과 제2 반도체층(150b)은 1,000 내지 4,000Å의 두께를 가질 수 있다.
제1 반도체층(150a) 위에는 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 제1 반도체층(150a) 위에 형성되어 있는 저항성 접촉 부재(163, 165)를 포함하며, 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(163, 165)는 쌍을 이루어 제1 반도체층(150a) 위에 배치되어 있다. 저항성 접촉 부재(163, 165)는 200 내지 700Å의 두께를 가질 수 있다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 데이터선(data line)(171) 및 드레인 전극(drain electrode)(175)이 형성되어 있다. 데이터선(171)은 데이터 신호를 전달하며 주로 제2 방향 즉, 세로 방향으로 뻗어 게이트선(121)과 교차한다. 데이터선(171)은 또한 유지 전극선(131)과 교차한다. 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 소스 전극(source electrode)(173)을 포함한다. 드레인 전극(175)은 데이터선(171)과 분리되어 있고, 드레인 전극(175)은 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 보고 있다.
드레인 전극(175)은 소스 전극(173)과 마주보고 있는 드레인 막대부(177), 면적이 넓은 한 쪽 끝 부분인 드레인 확장부(176)를 가진다. 드레인 확장부(176)는 유지 전극(132)과 중첩하고 있다. 소스 전극(173) 및 드레인 막대부(177)는 제1 반도체층(150a)과 일부 중첩하고 있으며, 드레인 확장부(176)는 제2 반도체층(190b)과 일부 중첩하고 있다. 따라서, 제2 반도체층(150b)은 게이트 구동 패드 접촉 구멍과 반도체층을 형성하기 위한 해프톤 감광막(50)에 이물이나 기포가 있어도 드레인 확장부(176)와 유지 전극(132)이 단락되는 것을 방지할 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(150)과 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 제1 반도체층(150a)에 형성된다.
저항성 접촉 부재(163, 165)는 그 아래의 제1 반도체층(150a)과 그 위의 소스 전극(173) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다.
구동 영역(P2)의 게이트 절연막(140)에는 게이트 구동 패드(129)를 노출하는 게이트 구동 패드 접촉 구멍(149)이 형성되어 있다. 구동 영역(P2)의 게이트 절연막(140) 위에는 연결 부재(179)가 형성되어 있으며, 연결 부재(179)는 게이트 구동 패드 접촉 구멍(149)을 통해 게이트 구동 패드(129)와 연결되어 있다.
데이터선(171), 드레인 전극(175) 및 노출된 제1 반도체층(150a) 부분 위에는 보호막(passivation layer)(181)이 형성되어 있다. 보호막(181)은 노출된 제1 반도체층(150a)에 해가 가지 않도록 질화규소나 산화규소 따위의 무기 절연물로 만들어진다. 보호막(181)에는 드레인 전극(175)의 드레인 확장부(176)을 드러내는 제1 접촉 구멍(contact hole)(181a)이 형성되어 있다.
보호막(181) 위에는 우수한 절연 특성을 가지는 유기 절연물 따위로 만들어진 유기막(182)이 형성되어 있으며 유기막(182)의 표면은 평탄할 수 있다. 유기막(182)에는 드레인 전극(175)의 드레인 확장부(176)를 드러내는 제2 접촉 구멍(182a)이 형성되어 있다. 제2 접촉 구멍(182a)은 제1 접촉 구멍(181a)과 중첩하여 형성되어 있다.
구동 영역(P2)의 보호막(181)에는 연결 부재(179)를 노출하는 제1 연결 부재 구멍(183a)이 형성되어 있고, 구동 영역(P2)의 유기막(182)에는 제1 연결 부재 구멍(183a)과 중첩하여 제2 연결 부재 구멍(184a)이 형성되어 있다.
유기막(182) 위에는 화소 전극(pixel electrode)(190)이 형성되어 있다. 화소 전극(190)은 제1 접촉 구멍(181a) 및 제2 접촉 구멍(182a)을 통해 드레인 전극(175)의 드레인 확장부(176)와 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 화소 전극(190)은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 색필터 표시판의 공통 전극과 함께 전기장을 생성함으로써 두 전극 사이의 액정층의 액정 분자의 방향을 결정한다. 화소 전극(190)과 공통 전극은 축전기[이하 "액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(190)과 연결되어 있는 드레인 전극(175)의 드레인 확장부(176)는 유지 전극(132)과 중첩하여 유지 축전기를 이룬다. 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
구동 영역(P2)의 유기막(182) 위에는 제1 연결 부재 구멍(183a) 및 제2 연결 부재 구멍(184a)을 통해 연결 부재(179)와 연결되는 보조 부재(199)가 형성되어 있다. 보조 부재(199)는 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있다. 게이트 구동칩(400)의 리드선은 보조 부재(199)와 접촉하여 연결 부재(179)를 통해 게이트 구동 패드(129)와 연결된다.
상기 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대해 이하에서 도 7 내지 도 10을 참조하여 상세히 설명한다.
도 7 내지 도 10은 도 6의 박막 트랜지스터 표시판을 제조하는 방법을 순서대로 도시한 도면이다.
우선, 도 7에 도시한 바와 같이, 투명한 기판(110) 위의 표시 영역(P1)에 게이트선(121) 및 유지 전극선(131)을 형성한다. 그리고, 기판(110) 위의 구동 영역(P2)에 게이트 구동 패드(129)를 형성한다. 그리고, 게이트선(121), 유지 전극선(131) 및 게이트 구동 패드(129) 위에 게이트 절연막(140)을 형성한다.
다음으로, 도 8에 도시한 바와 같이, 게이트 절연막(140) 위에 반도체막(15)을 형성한다. 그리고, 반도체막(15) 위에 제1 노광부(51), 제1 노광부(51)보다 얇은 제2 노광부(52), 반도체막(15)을 노출하는 제3 노광부(53)를 가지는 해프톤 감광막(50)을 형성한다. 해프톤 감광막(50)은 제1 노광부(51)에 대응하는 차광부(M1), 제2 노광부(52)에 대응하는 반투과부(M2) 및 제3 노광부(53)에 대응하는 투과부(M3)를 가지는 해프톤 마스크(M)를 이용하여 형성한다. 해프톤 감광막(50)의 제2 노광부(52)에 대응하는 해트톤 마스크(M)의 반투과부(M2)의 투과율은 20% 내지 65%일 수 있다.
제1 노광부(51)는 10,000 내지 50,000Å의 두께로 형성하고, 제2 노광부(52)는 5,000 내지 30,000Å의 두께로 형성할 수 있다.
제1 노광부(51)의 두께가 10,000 Å 이하이면 제2 노광부(52)의 에치백 공정에서 제1 노광부(51)의 두께가 얇아져서 식각 마스크로 작용하지 못할 수 있고, 제1 노광부(51)의 두께가 50,000Å 이상이면 에치백 공정이나 스트립 공정을 거쳐도 완전히 제거되지 못하고 잔류하여 이물로 작용할 수 있다.
제2 노광부(52)의 두께가 5,000 Å 이하이면 이물이나 기포에 의해 제2 노광부(52)가 그 아래의 반도체막을 덮지 못할 수 있고, 제2 노광부(52)의 두께가 30,000Å 이상이면 제2 노광부(52)의 에치백 공정에서 제거되지 못하고 잔류하여 이물로 작용할 수 있다.
이 때, 제1 노광부(51)는 제1 반도체층(150a) 및 제2 반도체층(150b)에 대응하는 위치에 형성하며, 제3 노광부(53)는 게이트 구동 패드 접촉 구멍(149)에 대응하는 위치에 형성한다.
그리고, 제3 노광부(53)를 통해 반도체막(15) 및 게이트 절연막(140)을 차례로 식각하여 게이트 구동 패드(129)를 노출하는 게이트 구동 패드 접촉 구멍(149)을 형성한다.
다음으로, 도 9에 도시한 바와 같이, 해프톤 감광막(50)을 에치백하여 제2 노광부(52)를 제거한다. 따라서, 반도체막(15)이 노출된다. 이 때, 제1 노광부(51)의 두께는 제2 노광부(52)의 두께보다 두꺼우므로 제거되지 않고 다만 얇아질 뿐이다. 따라서, 제1 노광부(51)는 이 후 공정에서 반도체막(15)의 식각 마스크로 사용된다.
다음으로, 도 10에 도시한 바와 같이, 제1 노광부(51)를 식각 마스크로 하여 반도체막(15)을 식각하여 제1 반도체층(150a) 및 제2 반도체층(150b)을 형성한다. 이 때, 게이트 전극(124)과 중첩하는 위치에 제1 반도체층(150a)을 형성하고, 유지 전극(132)과 중첩하는 위치에 제2 반도체층(150b)을 형성한다.
이와 같이, 유지 전극(132)에 대응하는 부분에 제2 반도체층(150b)을 형성함으로써 해프톤 감광막(50)의 제2 노광부(52)에 이물이나 기포가 있어도 제2 반도체층(150b)이 이물이나 기포가 유지 전극(132)과 연결되는 것을 방지한다. 따라서, 이물이나 기포에 의한 유지 전극(132)과 드레인 전극(175)의 단락을 방지하여 흑점 불량을 방지할 수 있다.
그리고, 게이트 절연막(140) 위에 게이트선(121)과 절연하여 교차하는 데이터선(171) 및 데이터선(171)과 이격되는 드레인 전극(175)을 형성한다. 이 때, 소스 전극(173)과 마주보는 위치에 드레인 전극(175)의 드레인 막대부(177)를 형성하고, 제2 반도체층(150b)과 중첩하는 위치에 드레인 확장부(176)를 형성한다. 소스 전극(173) 및 드레인 전극(175)의 드레인 막대부(177)는 모두 제1 반도체층(150a)과 일부 중첩하도록 형성한다. 소스 전극(173) 및 드레인 전극(175)의 형성 시 게이트 구동 패드 접촉 구멍(149)을 통해 게이트 구동 패드(129)와 연결되는 연결 부재(179)를 형성한다.
그리고, 소스 전극(173) 및 드레인 전극(175)을 덮는 보호막(181) 및 유기막(182)을 차례로 형성한다. 그리고, 유기막(182)을 식각하여 제2 접촉 구멍(182a)을 형성하고, 제2 접촉 구멍(182a)에 의해 노출된 보호막(181)을 식각하여 드레인 전극(175)의 드레인 확장부(176)를 노출하는 제1 접촉 구멍(181a)을 형성한다. 제2 접촉 구멍(182a)의 형성 시, 구동 영역(P2)의 유기막에 제2 연결 부재 구멍(184a)을 형성하고, 제1 접촉 구멍(181a)의 형성 시, 제2 연결 부재 구멍(184a)에 의해 노출된 유기막(182)을 식각하여 연결 부재(179)를 노출하는 제1 연결 부재 구멍(183a)을 형성한다.
다음으로, 도 6에 도시한 바와 같이, 유기막(182) 위에 제1 접촉 구멍(181a) 및 제2 접촉 구멍(182a)을 통해 드레인 전극의 확장부와 연결되는 화소 전극(190)을 형성한다. 화소 전극(190)의 형성 시, 구동 영역(P2)의 유기막(182) 위에 제1 연결 부재 구멍(183a) 및 제2 연결 부재 구멍(184a)을 통해 연결 부재(179)와 연결되는 보조 부재(199)를 형성한다.
한편, 상기에서는 하나의 마스크로 제1 접촉 구멍(181a) 및 제2 접촉 구멍(182a)을 동시에 형성하였으나, 제1 접촉 구멍(181a) 및 제2 접촉 구멍(182a)을 별도의 마스크로 형성할 수도 있다. 즉, 소스 전극(173) 및 드레인 전극(175)을 덮는 보호막(181)을 형성하고, 하나의 마스크로 보호막(181)에 드레인 전극(175)의 드레인 확장부(176)를 노출하는 제1 접촉 구멍(181a)을 형성한다. 그리고, 보호막(181) 위에 유기막(182)을 형성하고, 다른 마스크로 유기막(182) 중 제1 접촉 구멍(181a)에 대응하는 위치에 제2 접촉 구멍(182a)을 형성하여 드레인 전극(175)의 드레인 확장부(176)를 노출한다.
한편, 상기에서는 투과형 액정 표시 장치의 박막 트랜지스터 표시판에 대하여 설명하였으나, 반투과형 액정 표시 장치의 박막 트랜지스터 표시판에도 본 발명은 적용 가능하다.
도 11은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도이다.
도 11에 도시된 실시예는 도 6에 도시된 실시예와 비교하여 반사 전극을 형성한 것만을 제외하고 실질적으로 동일한 바 반복되는 설명은 생략한다.
도 11에 도시한 바와 같이, 화소(10)는 빛이 투과하는 투과 영역과 외부의 빛이 반사되는 반사 영역을 포함할 수 있다. 이 경우, 반사 영역의 화소 전극(190) 위에는 반사 전극(195)이 형성될 수 있다. 이러한 반사 전극(195)은 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
121: 게이트선 129: 게이트 구동 패드
131: 유지 전극선 132: 유지 전극
140: 게이트 절연막 150a: 제1 반도체층
150b: 제2 반도체층 171: 데이터선
179: 연결 부재 190: 화소 전극
199: 보조 부재

Claims (20)

  1. 복수개의 화소가 형성되는 표시 영역과 상기 화소에 구동 신호를 전달하기 위한 구동칩이 실장되는 구동 영역을 포함하는 기판,
    상기 기판 위의 표시 영역에 형성되어 있는 게이트선,
    상기 기판 위의 표시 영역에 형성되어 있으며 상기 게이트선과 이격되어 있는 유지 전극선,
    상기 기판 위의 구동 영역에 형성되어 있으며 상기 구동칩과 연결되는 게이트 구동 패드,
    상기 게이트선, 유지 전극선 및 게이트 구동 패드를 덮고 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 상기 게이트선에서 돌출된 게이트 전극과 중첩하고 있는 제1 반도체층,
    상기 게이트 절연막 위에 형성되어 있으며 상기 유지 전극선에서 돌출된 유지 전극과 중첩하고 있는 제2 반도체층,
    상기 게이트 절연막 위에 형성되어 있으며 상기 게이트선과 절연되어 교차하는 데이터선 및 상기 데이터선과 이격되어 있는 드레인 전극,
    상기 드레인 전극과 연결되어 있는 화소 전극
    을 포함하고,
    상기 드레인 전극은 상기 데이터선에서 돌출된 소스 전극과 마주보고 있는 드레인 막대부, 상기 제2 반도체층과 중첩하고 있는 드레인 확장부를 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제1 반도체층은 상기 소스 전극 및 드레인 전극의 드레인 막대부와 중첩하고 있는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 제1 반도체층과 제2 반도체층은 서로 분리되어 있는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 데이터선을 덮고 있으며 상기 드레인 전극의 드레인 확장부를 노출하는 제1 접촉 구멍을 가지는 보호막,
    상기 보호막 위에 형성되어 있으며 상기 드레인 전극의 드레인 확장부를 노출하는 제2 접촉 구멍을 가지는 유기막을 더 포함하고,
    상기 화소 전극은 상기 유기막 위에 형성되어 있으며, 상기 제1 접촉 구멍 및 제2 접촉 구멍을 통해 상기 드레인 전극과 연결되어 있는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 화소는 투과 영역과 반사 영역을 포함하며,
    상기 반사 영역의 화소 전극 위에 형성되어 있는 반사 전극을 더 포함하는 박막 트랜지스터 표시판.
  6. 제4항에서,
    상기 구동 영역의 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트 구동 패드와 연결되어 있는 연결 부재,
    상기 유기막 위에 형성되어 있으며 상기 연결 부재와 연결되어 있는 보조 부재를 더 포함하는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 연결 부재는 상기 게이트 절연막에 형성된 게이트 구동 패드 접촉 구멍을 통해 상기 게이트 구동 패드와 연결되고,
    상기 보조 부재는 상기 보호막 및 유기막에 각각 형성된 제1 연결 부재 구멍및 제2 연결 부재 구멍을 통해 상기 연결 부재와 연결되는 박막 트랜지스터 표시판.
  8. 제6항에서,
    상기 구동칩의 리드선은 상기 보조 부재와 접촉하는 박막 트랜지스터 표시판.
  9. 복수개의 화소가 형성되는 기판 위의 표시 영역에 게이트선 및 유지 전극선을 형성하고, 상기 화소에 구동 신호를 전달하기 위한 구동칩이 실장되는 상기 기판 위의 구동 영역에 게이트 구동 패드를 형성하는 단계,
    상기 게이트선, 상기 유지 전극선 및 게이트 구동 패드 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 상기 게이트선에서 돌출된 게이트 전극과 중첩하는 제1 반도체층을 형성하고, 상기 유지 전극선에서 돌출된 유지 전극과 중첩하는 제2 반도체층을 형성하는 단계,
    상기 게이트 절연막 위에 상기 게이트선과 절연하여 교차하는 데이터선 및 상기 데이터선과 이격되는 드레인 전극을 형성하는 단계,
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하고,
    상기 드레인 전극은 상기 데이터선에서 돌출된 소스 전극과 마주보는 드레인 막대부, 상기 제2 반도체층과 중첩하는 드레인 확장부를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제9항에서,
    상기 제1 반도체층은 상기 소스 전극 및 드레인 전극의 드레인 막대부와 중첩하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제9항에서,
    상기 제1 반도체층과 제2 반도체층을 형성하는 단계는
    상기 게이트 절연막 위에 반도체막을 형성하는 단계,
    상기 반도체막 위에 제1 노광부, 상기 제1 노광부보다 얇은 제2 노광부, 상기 반도체막을 노출하는 제3 노광부를 가지는 해프톤 감광막을 형성하는 단계,
    상기 제3 노광부를 통해 상기 반도체막 및 게이트 절연막을 식각하여 상기 게이트 구동 패드를 노출하는 게이트 구동 패드 접촉 구멍을 형성하는 단계,
    상기 해프톤 감광막을 에치백하여 상기 제2 노광부를 제거하여 상기 반도체막을 노출하는 단계,
    상기 제1 노광부를 식각 마스크로 하여 상기 반도체막을 식각하여 상기 제1 반도체층 및 상기 제2 반도체층을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에서,
    상기 제1 노광부는 상기 제1 반도체층 및 제2 반도체층에 대응하는 위치에 형성하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제11항에서,
    상기 제1 노광부는 10,000 내지 50,000Å의 두께로 형성하고, 상기 제2 노광부는 5000 내지 30000Å의 두께로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제11항에서,
    상기 제2 노광부를 제거하는 단계에서 상기 제1 노광부의 두께가 얇아지는 박막 트랜지스터 표시판의 제조 방법.
  15. 제11항에서,
    상기 소스 전극 및 드레인 전극을 덮는 보호막을 형성하는 단계,
    상기 보호막 위에 유기막을 형성하는 단계,
    상기 보호막 및 유기막에 각각 상기 드레인 전극의 드레인 확장부를 노출하는 제1 접촉 구멍 및 제2 접촉 구멍을 형성하는 단계
    를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제11항에서,
    상기 소스 전극 및 드레인 전극을 덮는 보호막을 형성하는 단계,
    상기 보호막에 상기 드레인 전극의 드레인 확장부를 노출하는 제1 접촉 구멍을 형성하는 단계,
    상기 보호막 위에 유기막을 형성하는 단계,
    상기 유기막 중 상기 제1 접촉 구멍에 대응하는 위치에 제2 접촉 구멍을 형성하여 상기 드레인 전극의 드레인 확장부를 노출하는 단계
    를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제15항 또는 제16항에서,
    상기 소스 전극 및 드레인 전극 형성 시 상기 게이트 구동 패드 접촉 구멍을 통해 상기 게이트 구동 패드와 연결되는 연결 부재를 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  18. 제17항에서,
    상기 제1 접촉 구멍 및 상기 제2 접촉 구멍 형성 시 상기 구동 영역의 보호막 및 유기막에 각각 상기 연결 부재를 노출하는 제1 연결 부재 구멍 및 제2 연결 부재 구멍을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제18항에서,
    상기 화소 전극 형성 시 상기 구동 영역의 유기막 위에 상기 제1 연결 부재 구멍 및 제2 연결 부재 구멍을 통해 상기 연결 부재와 연결되는 보조 부재를 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  20. 제15항 또는 제16항에서,
    상기 화소는 투과 영역과 반사 영역을 포함하며,
    상기 반사 영역의 화소 전극 위에 반사 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020100112206A 2010-11-11 2010-11-11 박막 트랜지스터 표시판 및 그 제조 방법 KR101754917B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100112206A KR101754917B1 (ko) 2010-11-11 2010-11-11 박막 트랜지스터 표시판 및 그 제조 방법
US13/159,317 US8581312B2 (en) 2010-11-11 2011-06-13 Thin film transistor array panel and manufacturing method thereof
US14/077,002 US9064756B2 (en) 2010-11-11 2013-11-11 Thin film transistor array panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100112206A KR101754917B1 (ko) 2010-11-11 2010-11-11 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120050779A KR20120050779A (ko) 2012-05-21
KR101754917B1 true KR101754917B1 (ko) 2017-07-07

Family

ID=46046989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100112206A KR101754917B1 (ko) 2010-11-11 2010-11-11 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (2) US8581312B2 (ko)
KR (1) KR101754917B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI383232B (zh) * 2009-03-19 2013-01-21 Au Optronics Corp 薄膜電晶體陣列基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369202B2 (en) 2003-10-14 2008-05-06 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0534717A (ja) 1991-07-26 1993-02-12 Sanyo Electric Co Ltd 液晶表示装置およびその製造方法
KR20020042924A (ko) 2000-12-01 2002-06-08 주식회사 현대 디스플레이 테크놀로지 4 마스크의 패터닝 디자인방법
KR20040071898A (ko) 2003-02-07 2004-08-16 삼성전자주식회사 박막 트랜지스터 표시판
KR100915351B1 (ko) 2003-04-22 2009-09-03 삼성전자주식회사 박막 트랜지스터 표시판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369202B2 (en) 2003-10-14 2008-05-06 Lg.Philips Lcd Co., Ltd. Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof

Also Published As

Publication number Publication date
US20120119229A1 (en) 2012-05-17
KR20120050779A (ko) 2012-05-21
US8581312B2 (en) 2013-11-12
US9064756B2 (en) 2015-06-23
US20140065749A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
US7791695B2 (en) Liquid crystal display device
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US7839460B2 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US20080204618A1 (en) Display substrate, method for manufacturing the same, and display apparatus having the same
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
US8031283B2 (en) Active matrix substrate and method of manufacturing the same
WO2011118515A1 (ja) 表示装置および表示装置用アレイ基板の製造方法
US10761354B2 (en) Display device
US20070085939A1 (en) Thin film transistor substrate with improved inter-layer adhesion
US9696602B2 (en) Manufacturing method of liquid crystal display
KR20140122623A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101994974B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9564459B2 (en) Liquid crystal display panel and method for manufacturing liquid crystal display panel
US7838879B2 (en) Array substrate having enhanced aperture ratio, method of manufacturing the same and display device having the same
US20070188682A1 (en) Method for manufacturing a display device
KR20110072042A (ko) 액정 표시 장치 및 이의 제조 방법
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR101754917B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2010181474A (ja) 薄膜トランジスタアレイ基板、反射型液晶表示装置及びその製造方法
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
KR20080058036A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100558716B1 (ko) 액정표시패널 및 그 제조 방법
KR101993282B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20080044986A (ko) 어레이 기판 및 이의 제조 방법
KR20160092466A (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right