KR20040071898A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20040071898A
KR20040071898A KR1020030007809A KR20030007809A KR20040071898A KR 20040071898 A KR20040071898 A KR 20040071898A KR 1020030007809 A KR1020030007809 A KR 1020030007809A KR 20030007809 A KR20030007809 A KR 20030007809A KR 20040071898 A KR20040071898 A KR 20040071898A
Authority
KR
South Korea
Prior art keywords
gate
thin film
film transistor
layer
data line
Prior art date
Application number
KR1020030007809A
Other languages
English (en)
Inventor
추교섭
양용호
김현영
박진석
문지혜
태승규
김봉주
윤주선
송준호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030007809A priority Critical patent/KR20040071898A/ko
Publication of KR20040071898A publication Critical patent/KR20040071898A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

절연 기판 상부에는 크롬의 하부막과 알루미늄 합금의 상부막으로 이루어진 게이트선이 형성되어 있으며, 그 상부에는 게이트 절연막이 형성되어 있다. 게이트 전극으로 사용하는 게이트선 상부의 게이트 절연막 위에는 반도체층이 형성되어 있으며, 그 상부에는 게이트 전극을 중심으로 분리되어 있는 저항성 접촉체가 형성되어 있다. 게이트 절연막 상부에는 크롬의 도전막으로 이루어진 데이터선과 드레인 전극 및 게이트선의 끝 부분에 인접하게 위치하는 패드용 도전편이 형성되어 있다. 게이트 절연막 상부에는 데이터선 및 드레인 전극을 덮고 있으며, 게이트선 및 데이터선의 끝 부분과 드레인 전극과 패드용 도전편을 각각 드러내는 접촉 구멍을 가지는 보호막이 형성되어 있다. 보호막의 상부에는 접촉 구멍을 통하여 드레인 전극과 연결되어 있는 화소 전극과 데이터선의 끝 부분과 연결되어 있는 데이터 접촉 보조 부재와 게이트선의 끝 부분과 패드용 도전편을 연결하는 게이트 접촉 보조 부재가 형성되어 있다. 여기서, 패드용 도전편을 이용하여 외부로 노출되는 패드부에서는 알루미늄 또는 알루미늄 합금을 노출되지 않도록 함으로써 패드부에서 부식이 발생하는 것을 방지할 수 있으며, 패드부에서 언더 컷이 없어 접촉 보조 부재의 프로파일을 완만하게 확보할 수 있다.

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}
본 발명은 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이다.
일반적으로 박막 트랜지스터가 형성되어 있는 표시판에는 박막 트랜지스터 외에도 주사 신호를 전달하는 게이트선 및 화상 신호를 전달하는 데이터선을 포함하는 배선, 게이트선과 데이터선이 교차하여 정의되는 영역에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.
이때, 신호 지연을 방지하기 위하여 배선은 저저항을 가지는 금속 물질, 특히 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같은 알루미늄 계열의 금속 물질을 사용하는 것이 일반적이다. 그러나, 알루미늄 또는 알루미늄 합금의 배선은 물리적 또는 화학적인 특성이 약하기 때문에 외부로 노출되는 경우에 부식이 쉽게 발생하는 문제점을 가지고 있다. 특히, 액정 표시 장치에서와 같이 화소 전극으로 사용하는 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zincoxide)를 사용하여 외부의 구동 회로와 연결되는 패드부를 보완하더라도 패드부에서 절연막의 접촉 구멍을 통하여 드러나 알루미늄 또는 알루미늄 합금이 부식되는 문제점이 발생한다. 이러한 문제점을 해결하기 위해 내화학성이 우수한 도전막 추가하여 배선을 다층 구조로 형성한 다음, 전면 식각을 실시하여 접촉 구멍을 통하여 드러난 알루미늄 또는 알루미늄 합금을 제거하는 기술이 제시되었다.
하지만, 알루미늄 전면 식각을 실시하는 경우에는 알루미늄 또는 알루미늄 합금이 배선을 덮는 절연막의 하부까지 식각되어 언더 컷(under cut)이 심하게 나타나고, 이로 인하여 패드부의 스텝 커버리지(step coverage)가 나빠지거나, 이후에 형성되는 다른 도전막이 취약한 구조를 가지게 된다.
본 발명이 이루고자 하는 기술적 과제는 부식이 발생하지 않는 패드부를 가지는 박막 트랜지스터 표시판을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 낮은 접촉 저항을 가지는 동시에 언더 컷이 없는 패드부를 가지는 박막 트랜지스터 표시판의 제조 방법을 제공하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판이고,
도 2는 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3a, 4a, 5a 및 6a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 표시판의 배치도이고,
도 3b는 도 3a에서 IIIb-IIIb' 선을 따라 절단한 단면도이고,
도 4b는 도 4a에서 IVb-IVb' 선을 따라 잘라 도시한 도면으로서 도 3b의 다음 단계를 도시한 단면도이고,
도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4b의 다음 단계를 도시한 단면도이고,
도 6b는 도 6a에서 VIb-VIb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다음 단계를 도시한 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 8 및 도 9는 도 7에 도시한 박막 트랜지스터 표시판을 VIII-VIII' 선 및 IX-IX'선을 따라 잘라 도시한 단면도이고,
도 10a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 10b 및 10c는 각각 도 10a에서 Xb-Xb' 선 및 Xc-Xc' 선을 따라 잘라 도시한 단면도이며,
도 11a 및 11b는 각각 도 10a에서 Xb-Xb' 선 및 Xc-Xc' 선을 따라 잘라 도시한 단면도로서, 도 10b 및 도 10c 다음 단계에서의 단면도이고,
도 12a는 도 11a 및 11b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 12b 및 12c는 각각 도 12a에서 XIIb-XIIb' 선 및 XIIc-XIIc' 선을 따라 잘라 도시한 단면도이며,
도 13a, 14a, 15a와 도 13b, 14b, 15b는 각각 도 12a에서 XIIb-XIIb' 선 및 XIIc-XIIc' 선을 따라 잘라 도시한 단면도로서 도 12b 및 12c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 16a는 도 15a 및 도 15b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 16b 및 16c는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도이다.
이러한 문제점을 해결하기 위하여 본 발명에 따른 박막 트랜지스터 표시판에서 배선은 낮은 비저항을 가지는 알루미늄 또는 알루미늄 합금의 도전막을 포함하고 있으며, 배선을 외부의 구동 회로와 전기적으로 연결하기 위한 패드부에 배선의 끝 부분에는 물리적 및 화학적 특성이 우수한 도전 물질로 이루어진 패드용 도전편이 연결되어 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판 및 그의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
그러면, 이러한 본 발명에 따른 박막 트랜지스터 표시판에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판이고, 도 2는 도 1에 도시한 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에 다른 물질과 접촉 특성이 우수한 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 탄탈륨 또는 티타늄 등으로 이루어진 하부 도전막(201)과 낮은 비저항을 가지는 알루미늄 또는 알루미늄 합금의 도전 물질로 이루어진 상부 도전막(202)으로 이루어진 다수의 게이트선(121)이 형성되어 있다. 각 게이트선(121)의 복수의 가지(123)는 박막 트랜지스터의 게이트 전극(123)을 이룬다. 이때, 다른 부부보다 넓은 폭을 가지는 게이트선(121)의 일부는 이후에 형성되는 화소 전극(191)과 연결되어 있는 유지 축전기용 도전체 패턴(177)과 중첩되어 유지 축전기를 이루며, 여기서의 유지 용량이 충분하지 않은 경우에는 게이트선(121)으로부터 분리되어 있는 유지 전극선이 추가될 수 있다.
기판(110) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 게이트선(121)을 덮고 있다.
게이트 전극(125)의 게이트 절연막(140) 상부에는 수소화 비정질 규소 등으로 이루어진 선형의 반도체(150)가 형성되어 있으며, 반도체(150)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위로 만들어진 복수 쌍의 저항성 접촉체(163, 165)가 형성되어 있다. 각 쌍의 저항성 접촉체(163, 165)는 해당 게이트 전극(123)을 중심으로 서로 분리되어 있다.
저항성 접촉체(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있다. 데이터선(171)과 드레인 전극(175)은 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 티타늄 탄탈륨 등과 같이 저저항을 가지는 동시에 화학적 및 물리적인 특성이 우수한 도전 물질로 이루어진 도전막을 포함한다. 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 데이터선(171)의 복수의 가지(173)는 각 쌍의 저항성 접촉체(163, 165) 중 하나(163)의 상부까지 연장되어 박막 트랜지스터의 소스 전극(173)을 이룬다. 데이터선(171)의 한쪽 끝 부근에 위치한 부분(179)은 외부의 데이터 구동 회로의 출력 단자에 연결되며 구동 회로로터의 화상 신호를 데이터선(171)에 전달한다. 박막 트랜지스터의 드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대쪽 저항성 접촉체(165) 상부에 위치한다. 또한, 데이터선(171)과 동일한 층에는 이후의 화소 전극(191)과 전기적으로 연결되어 있으며 앞에서 설명한 바와 같이 게이트선(121)과 중첩하는 유지 축전기용 도전체 패턴(177)이 형성되어 있다. 데이터선(171)과 동일한 층에는 게이트선(121)의 끝 부분(125)에 인접하게 위치하며 외부의 게이트 구동 회로의 출력 단자에 연결되어 게이트 구동 회로로부터의 게이트 신호를 게이트선(121)으로 전달하는 패드용 도전편(174)이 형성되어 있다.
데이터선(171), 드레인 전극(175) 및 패드용 도전편(174)과 이들이 가리지 않는 반도체(150) 상부에는 질화 규소 또는 평탄화 특성이 우수한 유기 물질 또는 4.0 이하의 유전율을 가지며 화학 기상 증착으로 적층된 무기 물질로 이루어진 보호막(180)이 형성되어 있다.
보호막(180)에는 드레인 전극(175), 데이터선(171)의 끝 부분(179), 유지 축전기용 도전체 패턴(177) 및 패드용 도전편(174)을 각각 드러내는 접촉 구멍(185,189, 184, 187)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(125)을 드러내는 접촉 구멍(182)이 형성되어 있다.
보호막(180) 상부에는 접촉 구멍(185, 187)을 통하여 드레인 전극(175) 및 유지 축전기용 도전체 패턴(177)과 전기적으로 연결되어 있으며 화소 영역에 위치하는 화소 전극(191)이 형성되어 있다. 또한, 보호막(180) 위에는 접촉 구멍(189)을 통하여 각각 데이터선(171)의 끝 부분(179)과 연결되어 있는 데이터 접촉 보조 부재(199)가 형성되어 있으며, 접촉 구멍(182, 184)을 통하여 게이트선(121)의 끝 부분(125)과 패드용 도전편(174)을 연결하는 게이트 접촉 보조 부재(182)가 형성되어 있다. 여기서, 투명 전극(191)과 접촉 보조 부재(192, 199)는 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등으로 이루어져 있다.
이러한 본 발명의 제1 실시예에 따른 구조에서는 외부의 구동 회로와 연결되는 접촉부에서 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199)에 연결되며 외부의 구동 집적 회로와 연결되는 패드용 도전편(174) 및 데이터선의 끝 부분(179)에서 알루미늄 또는 알루미늄 합금이 노출되어 있지 않아 패드부에서 부식이 발생하는 것을 방지할 수 있다.
또한, 외부의 구동 집적 회로와 연결되는 패드용 도전편(174) 및 데이터선의 끝 부분(179)이 서로 동일한 층에 위치하고 있어 구동 회로를 실장할 때 단차에 대한 오차를 최소화할 수 있다.
여기서, 패드용 도전편(174)은 게이트선(121)과 동일한 층으로 배치할 수도 있다.
그러면, 이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도 1 및 도 2와 도 3a 내지 도 6b를 참고로 하여 상세히 설명한다.
먼저, 도 3a 및 3b에 도시한 바와 같이, 기판(110) 위에 크롬의 하부 도전막(201)과 알루미늄 합금의 금속 중, 2 at%의 Nd를 포함하는 Al-Nd를 포함하는 표적을 이용하여 2,500Å 정도의 두께로 상부 도전막(202)을 차례로 스퍼터링(sputtering)으로 적층하고 패터닝하여 20-80°범위의 경사각의 테이퍼 구조를 가지는 게이트선(121)을 형성한다.
다음, 도 4a 및 도 4b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(140), 비정질 규소로 이루어진 반도체층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 반도체층과 도핑된 비정질 규소층을 패터닝하여 게이트 전극(125)과 마주하는 게이트 절연막(140) 상부에 선형의 반도체(150)와 도핑된 비정질 규소층(160)을 형성한다. 여기서, 게이트 절연막(140)은 질화 규소를 250~1500℃ 온도 범위, 2,000∼5,000Å 정도의 두께로 적층하여 형성하는 것이 바람직하다.
다음, 도 5a 내지 도 5b에 도시한 바와 같이, 몰리브덴 또는 몰리브덴 합금 또는 크롬 등으로 이루어진 도전막을 2,500Å 정도의 두께로 스퍼터링(sputtering)을 통하여 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(121)과 교차하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)과 게이트선(121)의 끝 부분(125)에 인접하게 위치하는 패드용 도전편(174)을 형성한다. 각데이터선(171)은 도핑된 비정질 규소층(160) 상부까지 연장되어 있는 소스 전극(173)을 포함한다. 드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(123)을 중심으로 소스 전극(173)과 마주한다. 이때, 유지 축전기용 도전체 패턴(177) 또한 함께 형성한다.
이어, 도핑된 비정질 규소층(160) 중에서 데이터선(171) 및 드레인 전극(175)으로 가려지지 않은 부분을 제거하여 선형의 도핑된 비정질 규소층(160) 각각을 게이트 전극(123)을 중심으로 두 개의 저항성 접촉체(163, 165)로 분리시키는 한편, 그 아래의 반도체(150) 부분을 노출시킨다. 이어, 반도체(150)의 노출된 부분 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 6a 및 도 6b에서 보는 바와 같이, 질화 규소와 같은 무기 절연막을 또는 낮은 유전율을 가지는 유기 절연막을 적층하여 보호막(180)을 형성하고, 마스크를 이용한 사진 식각 공정으로 게이트 절연막(140)과 함께 패터닝하여 드레인 전극(175), 유지 축전기용 도전체 패턴(177), 데이터선(171) 및 게이트선(121)의 끝 부분(179, 125) 및 패드용 도전편(174)을 드러내는 접촉 구멍(185, 187, 189, 182, 184)을 형성한다.
이때, 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서는 구동 집적 회로와 연결하기 위해 데이터선(171)의 끝 부분(179)과 패드용 도전편(174)이 외부로 노출되더라도 알루미늄 또는 알루미늄 합금을 포함하고 있지 않아 패드부에서 부식이 발생하지 않는다. 따라서, 알루미늄 전면 식각 공정을 생략할 수 있으며, 이를 통하여 생산성을 향상시킬 수 있다.
또한, 전면 식각을 실시할 때에는 언더 컷이 발생하는 것을 최소화하기 위해 배선을 드러내는 접촉 구멍을 배선의 경계선이 드러나도록 크게 형성하였다. 하지만, 본 발명의 실시예에서는 배선(171, 121)의 끝 부분(125, 179) 및 패드용 도전편(174)을 드러내는 접촉 구멍(182, 184, 189)을 배선(171, 121)의 끝 부분(125, 179) 및 패드용 도전편(174)의 안쪽 상부에 작게 형성할 수 있어, 패드부의 공정 마진(margin)을 확보할 수 있으며 패드부의 피치(pitch) 설계 자유도를 향상시킬 수 있다.
다음, 마지막으로 도 1 및 2에 도시한 바와 같이, ITO 또는 IZO막을 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(185, 187)을 통하여 드레인 전극(175) 및 유지 축전기용 도전체 패턴(177)과 연결되는 화소 전극(191)과 접촉 구멍(189)을 통하여 데이터선(171)의 끝 부분(179)과 연결되는 데이터 접촉 보조 부재(199)와 게이트선(121)의 끝 부분(125)과 패드용 도전편(174)을 연결하는 게이트 접촉 보조 부재(192)를 각각 형성한다. 이때, 본 발명의 제조 방법에서는 전면 식각 공정이 없어 접촉부에서도 언더 컷 구조가 발생하지 않아 게이트 접촉 보조 부재(192) 및 데이터 접촉 보조 부재(199)가 단선되는 것을 방지할 수 있으며, 패드부의 프로파일을 완만하게 형성할 수 있어 패드부에서의 접촉 저항을 최소화할 수 있다.
이러한 패드부의 구조를 앞에서 설명한 바와 같이, 5매의 마스크를 이용하여 완성된 박막 트랜지스터 표시판에 적용할 수 있지만, 4매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 표시판에도 동일하게 적용할 수 있다. 이에대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 7 내지 도 9를 참고로 하여 본 발명의 제2 실시예에 따른 4매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 표시판의 단위 화소 구조에 대하여 상세히 설명한다.
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 8 및 도 9는 각각 도 7에 도시한 박막 트랜지스터 표시판을 VIII-VIII' 선 및 IX-IX' 선을 따라 잘라 도시한 단면도이다.
도 7 내지 도 9에서 보는 바와 같이, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조는 대개 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 구조와 동일하다.
그러나 도 1 및 도 2에 도시한 박막 트랜지스터 표시판과 달리, 본 제2 실시예에 따른 박막 트랜지스터 표시판은 유지 축전기용 도전체 패턴을 가지고 있지 않으며, 절연 기판(110) 위에 형성되어 있는 복수의 유지 전극선(131)을 포함하고 게이트선(121)에는 확장부가 존재하지 않는다. 유지 전극선(131)은 게이트선(121)과 동일한 물질로 만들어지고, 게이트선(121)과 거의 평행하며 게이트선(121)으로부터 전기적으로 분리되어 있다. 유지 전극선(131)은 기준 전압 따위의 전압을 인가 받으며, 복수의 화소 전극(191)과 연결된 복수의 드레인 전극(175)과 게이트 절연막(140)을 중심으로 서로 마주 보고 있어 복수의 유지 축전기를 이룬다. 화소 전극(191)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있다.
또한, 복수의 선형 반도체(152) 및 복수의 저항성 접촉체(163, 165)가 구비되어 있다.
선형 반도체(152)는 박막 트랜지스터의 채널 영역(C)을 제외하면 복수의 데이터선(171) 및 복수의 드레인 전극(175)과 거의 동일한 평면 모양이다. 즉, 채널 영역(C)에서 데이터선(171)과 드레인 전극(175)은 서로 분리되어 있으나, 선형 반도체(171)는 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 이룬다. 저항성 접촉체(163, 165)는 각각 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 모양을 가진다.
또한, 패드용 도전편(174)의 하부에는 패드용 도전편(174)과 실질적으로 동일한 평면 모양을 가지는 섬형의 반도체(154) 및 저항성 접촉체(164)가 형성되어 있다.
여기에서는 화소 전극(191)의 재료의 예로 투명한 IZO를 들었으나, 투명한 도전성 폴리머(polymer) 등으로 형성할 수도 있으며, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 도 7 내지 도 9의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 표시판을 4매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 7 내지 도 9와 도 10a 내지 도 16c를 참조하여 설명하기로 한다.
도 10a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 10b 및 10c는 각각 도 10a에서 Xb-Xb' 선 및 Xc-Xc' 선을 따라 잘라 도시한 단면도이며, 도 11a 및 11b는 각각 도 13a에서 Xb-Xb' 선및 Xc-Xc' 선을 따라 잘라 도시한 단면도로서, 도 10b 및 도 10c 다음 단계에서의 단면도이고, 도 12a는 도 11a 및 11b 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 12b 및 12c는 각각 도 12a에서 XIIb-XIIb' 선 및 XIIc-XIIc' 선을 따라 잘라 도시한 단면도이며, 도 13a, 14a, 15a와 도 13b, 14b, 15b는 각각 도 12a에서 XIIb-XIIb' 선 및 XIIc-XIIc' 선을 따라 잘라 도시한 단면도로서 도 12b 및 12c 다음 단계들을 공정 순서에 따라 도시한 것이고, 도 16a는 도 15a 및 도 15b의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 16b 및 16c는 각각 도 16a에서 XVIb-XVIb' 선 및 XVIc-XVIc' 선을 따라 잘라 도시한 단면도이다.
먼저, 도 10a 내지 10c에 도시한 바와 같이, 낮은 접촉 저항을 가지는 몰리브덴 또는 몰리브덴 합금 또는 크롬 등으로 이루어진 하부 도전막(201)과 낮은 비저항을 가지는 알루미늄 또는 알루미늄 합금 중, 2 at%의 Nd를 포함하는 Al-Nd 합금의 표적을 스퍼터링하여 적층한 상부 도전막(202)을 차례로 형성한 후, 사진 및 식각 공정으로 패터닝하여 복수의 게이트선(121) 및 복수의 유지 전극선(131)을 형성한다.
다음, 도 11a 및 11b에 도시한 바와 같이, 게이트 절연막(140), 반도체층(150), 도핑된 비정질 규소층(160)을 화학 기상 증착법을 이용하여 각각 약 1,500 Å 내지 약 5,000 Å, 약 500 Å 내지 약 2,000 Å, 약 300 Å 내지 약 600 Å의 두께로 연속 증착한다. 이어 외부에 노출되더라도 부식이 발생하지 않는 도전 물질로 이루어진 도전체층(170)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(210)을 1 μm 내지 2 μm의 두께로도포한다.
그 후, 광마스크를 통하여 감광막(210)에 빛을 조사한 후 현상하여, 도 12b 및 12c에 도시한 바와 같이, 두께가 서로 다른 제1 부분(212)과 제2부분(214)을 포함하는 감광막 패턴(212, 214)을 형성한다. 이때, 박막 트랜지스터의 채널 영역(C)에 위치한 제2 부분(214)은 데이터 영역(A)에 위치한 제1 부분(212)보다 두께가 작게 되도록 하며, 기타 영역(B)의 감광막(210) 부분은 모두 제거하거나 매우 작은 두께를 가지도록 한다. 여기서, 제2 영역(C)에 남아 있는 감광막(214)의 두께와 제1 영역(A)에 남아 있는 감광막(212)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 조절한다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 제2 영역(C)의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(214)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(212, 214) 및 그 하부의 막들, 즉 도전체층(170), 중간층(160) 및 반도체층(150)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(170, 160, 150)이 모두 제거되어 게이트 절연막(140)이 드러나야 한다.
먼저, 도 13a 및 13b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(170)을 제거하여 그 하부의 중간층(160)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(170)은 식각되고 감광막 패턴(212, 214)은 거의 식각되지 않는 조건 하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(170)만을 식각하고 감광막 패턴(212, 214)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(212, 214)도 함께 식각되는조건 하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제2 부분(214)의 두께를 두껍게 하여 이 과정에서 제2 부분(214)이 제거되어 하부의 도전체층(170)이 드러나는 일이 생기지 않도록 한다.
도전체층(170)의 도전막 중 Mo 또는 MoW 합금, Ta 중 하나를 포함하는 도전막은 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr은 건식 식각 방법으로는 잘 제거되지 않기 때문에 습식 식각만을 이용하는 것이 좋다. Cr인 경우에는 식각액으로 CeNHO3을 사용할 수 있고, Mo나 MoW인 건식 식각의 경우의 식각 기체로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 사용할 수 있으며 후자의 경우 감광막에 대한 식각비도 거의 비슷하다.
이렇게 하면, 도 13a 및 도 13b에 나타낸 것처럼, 채널부(C) 및 데이터 영역(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(178) 및 패드용 도전편(174)만이 남고 기타 부분(B)의 도전체층(170)은 모두 제거되어 그 하부의 중간층(160)이 드러난다. 이때 남은 소스/드레인용 도전체 패턴(178)은 소스 및 드레인 전극(173, 175)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터선(171)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(212, 214)도 어느 정도의 두께로 식각된다.
이어, 도 14a 및 14b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(160) 및 그 하부의 반도체층(150)을 감광막의 제2 부분(214)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(212, 214)과중간층(160) 및 반도체층(150)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(140)은 식각되지 않는 조건 하에서 행하여야 하며, 특히 감광막 패턴(212, 214)과 반도체층(150)에 대한 식각비가 거의 실질적으로 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(212, 214)과 반도체층(150)에 대한 식각비가 동일한 경우 제2 부분(214)의 두께는 반도체층(150)과 중간층(160)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 14a 및 14b에 나타낸 바와 같이, 채널부(C)의 제2 부분(214)이 제거되어 소스/드레인용 도전체 패턴(178)이 드러나고, 기타 부분(B)의 중간층(160) 및 반도체층(150)이 제거되어 그 하부의 게이트 절연막(140)이 드러난다. 한편, 데이터 배선부(A)의 제1 부분(12) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(152)이 완성된다. 도면 부호 168은 각각 소스/드레인용 도전체 패턴(178) 하부의 저항성 접촉체를 가리키며, 도면 부호 164는 패드용 도전편(174) 하부의 저항성 접촉체를 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(178) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 15a 및 15b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(178) 및 그 하부의 소스/드레인용 중간층 패턴(168)을 식각하여 제거한다.이 때, 식각은 소스/드레인용 도전체 패턴(178)과 중간층 패턴(168) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(178)에 대해서는 습식 식각으로, 중간층 패턴(168)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(178)과 중간층 패턴(168)의 식각 선택비가 큰 조건 하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(152)의 두께를 조절하기가 쉽지 않기 때문이다. 예를 들면, SF6과 O2의 혼합 기체를 사용하여 소스/드레인용 도전체 패턴(178)을 식각하는 것을 들 수 있다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(178)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(168)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(168) 및 반도체 패턴(152)을 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(152)을 남길 수 있다. 이때, 도 15b에 도시한 것처럼 반도체 패턴(152)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(214)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(140)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(214)이 식각되어 그 하부의 데이터선(171), 드레인 전극(175) 및 패드용 도전편(174)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 도 12a, 15a 및 15b에서 보는 바와 같이, 소스 전극(173)과 드레인 전극(175)이 분리되면서 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉체(163, 165)가 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제1 부분(212)을 제거한다. 그러나, 제1 부분(212)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(178)을 제거한 후 그 밑의 중간층 패턴(168)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
이와 같이 하여 데이터선(171) 및 드레인 전극(175)을 형성한 후, 남은 감광막 패턴(212)을 제거하고, 도 16a 내지 도 16c에 도시한 바와 같이 질화 규소를 CVD 방법으로 증착하거나 낮은 유전율을 가지는 유기 절연막을 적층하여 보호막(180)을 형성한다. 이어, 마스크를 이용한 사진 식각 공정으로 게이트 절연막(140)과 함께 보호막(180)을 패터닝하여 드레인 전극(175), 데이터선(171)의 끝 부분(179) 및 패드용 도전편(174)을 드러내는 접촉 구멍(184, 185, 189)을 형성하고, 게이트선의 끝 부분(125)을 드러내는 접촉 구멍(182)을 형성한다.
마지막으로, 도 7 내지 도 9에 도시한 바와 같이, 제1 실시예와 같은 방법으로 1500 Å 내지 500 Å 두께의 IZO층을 스퍼터링 방법으로 증착하고 마스크를 사용하는 사진 식각 공정으로 패터닝하여 드레인 전극(175)과 연결된 화소전극(191), 게이트선(121)의 끝 부분(125)과 패드용 도전편(174)을 연결하는 게이트 접촉 보조 부재(192) 및 데이터선(171)의 끝 부분(179)과 연결된 데이터 접촉 보조 부재(199)를 형성한다. IZO를 패터닝하기 위한 식각액은 크롬(Cr)의 금속막을 식각하는데 사용하는 크롬 식각액을 사용하는데, 이는 알루미늄을 부식시키지 않아 데이터선 또는 게이트선이 부식되는 것을 방지할 수 있으며, 식각액으로 ( HNO3/(NH4)2Ce(NO3)6/H2O) 등을 들 수 있다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉체(163, 165) 및 반도체(152)를 하나의 마스크를 이용하여 형성하고 이 과정에서 데이터선(171)으로부터 드레인 전극(175)이 분리하여 제조 공정을 단순화할 수 있다.
이와 같이, 본 발명에 따르면 패드용 도전편을 이용하여 구동 집적 회로와 연결되는 패드부에서 알루미늄 알루미늄을 잔류하지 않도록 함으로써, 알루미늄 전면 식각 공정을 생략하여 생산성을 향상시킬 수 있다. 또한, 패드부가 언더 컷 구조를 가지고 있지 않아 패드부의 프로파일을 완만하게 확보할 수 있으며, 패드부에서 단선이 발생하는 것을 방지할 수 있다. 또한, 패드부에서 피치 마진과 설계 자유도를 확보할 수 있으며, 구동 집적 회로를 안정적으로 실장할 수 있어 패드부의 신뢰성을 확보할 수 있다.

Claims (5)

  1. 절연 기판 위에 형성되어 있는 게이트선,
    상기 게이트선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체,
    상기 게이트 절연막 상부에 형성되어 있으며, 일부는 상기 반도체와 접하는 데이터선,
    도전 물질로 이루어져 있으며, 상기 게이트선의 끝 부분 또는 상기 데이터선의 끝 부분에 인접하게 배치되어 있는 패드용 도전편,
    상기 게이트선의 끝 부분 또는 데이터선 끝 부분과 상기 패드용 도전편을 전기적으로 연결하는 접촉 보조 부재
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 반도체를 덮으며, 상기 접촉 보조 부재와 상기 게이트선 및 상기 데이터선 사이에 형성되어 있는 보호막을 더 포함하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 보호막은 상기 패드용 도전편과 상기 게이트선 및 상기 데이터선의 끝 부분은 각각 드러내며 제1 및 제2 접촉 구멍을 가지며,
    상기 접촉 보조 부재는 상기 제1 및 제2 접촉 구멍을 통하여 상기 패드용 도전편과 상기 게이트선 및 상기 데이터선의 끝 부분을 전기적으로 연결하는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 접촉 보조 부재는 IZO 또는 ITO로 이루어진 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 데이터선과 분리되어 상기 게이트 절연막 상부에 형성되어 있으며, 일부는 상기 반도체와 접하는 드레인 전극,
    상기 보호막 상부에 형성되어 있으며, 상기 드레인 전극을 드러내는 제2 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극
    을 더 포함하는 박막 트랜지스터 표시판.
KR1020030007809A 2003-02-07 2003-02-07 박막 트랜지스터 표시판 KR20040071898A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030007809A KR20040071898A (ko) 2003-02-07 2003-02-07 박막 트랜지스터 표시판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030007809A KR20040071898A (ko) 2003-02-07 2003-02-07 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20040071898A true KR20040071898A (ko) 2004-08-16

Family

ID=37359568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030007809A KR20040071898A (ko) 2003-02-07 2003-02-07 박막 트랜지스터 표시판

Country Status (1)

Country Link
KR (1) KR20040071898A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581312B2 (en) 2010-11-11 2013-11-12 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581312B2 (en) 2010-11-11 2013-11-12 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US9064756B2 (en) 2010-11-11 2015-06-23 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US7172913B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
EP1646076B1 (en) Manufacturing method of a thin film transistor array panel
US20060038178A1 (en) Thin film transistor array panel and a manufacturing method thereof
KR20040043864A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR101282404B1 (ko) 액정 표시 장치의 제조 방법
KR20050002231A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20040071898A (ko) 박막 트랜지스터 표시판
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20010096804A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100656913B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100984352B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100935673B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100910566B1 (ko) 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
KR100920352B1 (ko) 박막 트랜지스터 표시판
KR100848110B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100375497B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100910563B1 (ko) 박막 트랜지스터 표시판
KR100729776B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR102390967B1 (ko) 표시 장치의 제조 방법
KR20010017529A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020010213A (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application