JP2012084852A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2012084852A
JP2012084852A JP2011195363A JP2011195363A JP2012084852A JP 2012084852 A JP2012084852 A JP 2012084852A JP 2011195363 A JP2011195363 A JP 2011195363A JP 2011195363 A JP2011195363 A JP 2011195363A JP 2012084852 A JP2012084852 A JP 2012084852A
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
semiconductor layer
film
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011195363A
Other languages
English (en)
Other versions
JP2012084852A5 (ja
JP5945391B2 (ja
Inventor
Masami Kaminaga
正美 神長
Yamato Aihara
大和 相原
Katsuaki Tochibayashi
克明 栃林
Toru Arakawa
徹 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011195363A priority Critical patent/JP5945391B2/ja
Publication of JP2012084852A publication Critical patent/JP2012084852A/ja
Publication of JP2012084852A5 publication Critical patent/JP2012084852A5/ja
Application granted granted Critical
Publication of JP5945391B2 publication Critical patent/JP5945391B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3426—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials

Landscapes

  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)

Abstract

【課題】高性能、高信頼性のトランジスタを有する半導体装置を作製する技術を提供する。
【解決手段】配線層を導電層から形成する際に酸化物半導体層を保護するための保護導電膜を酸化物半導体層と導電層との間に形成して、２段階のエッチングを行う。第１のエッチング工程には、保護導電膜は導電層よりエッチングされにくく、導電層と保護導電膜とのエッチング選択比が高い条件で行うエッチング方法を採用し、第２のエッチング工程には、保護導電膜は酸化物半導体層よりエッチングされやすく、保護導電膜と酸化物半導体層とのエッチング選択比が高い条件で行うエッチング方法を採用する。
【選択図】図１

Description

半導体装置、および半導体装置の作製方法に関する。
近年、半導体特性を示す酸化物半導体が注目されている。半導体特性を示す酸化物半導体は、トランジスタに適用することができる。
酸化物半導体のエッチングには、再現性が高く所望の形状を得るためのエッチング法が種々検討されている。その中でも、Ｉｎ、ＧａおよびＺｎを含む酸化物半導体を含んで構成される膜の加工方法において、トランジスタの酸化物半導体層をハロゲン系ガスでエッチングする技術が報告されている（特許文献１参照）。
特開２００８−４２０６７号公報
ところで、トランジスタの構造には、半導体層上に配線層が設けられている構造があるが、そのようなトランジスタの作製工程においては、導電層をエッチングすることにより配線層を形成している。そのような半導体層上の導電層をエッチングする際にもハロゲン系ガスが用いられている。
そのため、上記の構造において半導体層として酸化物半導体を用いると、導電層をエッチングする際に酸化物半導体層も同時にエッチングされてしまうおそれがある。
このように酸化物半導体層がエッチングされてしまうと、酸化物半導体層の膜厚にバラツキが生じてトランジスタの特性にもバラツキが生じてしまい、信頼性が低下してしまう。
酸化物半導体を用いたトランジスタを有する半導体装置の作製方法において、導電層のエッチング工程で、導電層の下層に位置する酸化物半導体層がエッチングされてしまうことを軽減する技術を提供することを目的の一とする。
酸化物半導体を用いたトランジスタを有する半導体装置の作製方法において、酸化物半導体層の膜厚が薄くなって、トランジスタ特性に影響を与えてしまうことを軽減する技術を提供することを目的の一とする。
また、高性能、高信頼性のトランジスタを有する半導体装置を作製する技術を提供することを目的の一とする。
酸化物半導体層上に配線層が積層される構造を含む半導体装置の作製方法においては、導電層をエッチングして配線層を形成している。導電層をエッチングする際に酸化物半導体層を保護するための保護導電膜を酸化物半導体層と導電層との間に形成する。
酸化物半導体層上に形成される保護導電膜および導電層をエッチングする工程を２段階に分けて行う。２段階のエッチング工程とは、導電層をエッチングする第１のエッチング工程、および保護導電膜をエッチングして下層の酸化物半導体層を露出させるまで行う第２のエッチング工程である。
保護導電膜は、第１のエッチング工程では、酸化物半導体層が導電層と同時にエッチングされてしまうことを防ぐためのエッチングストッパーとして機能させるため、導電層よりエッチングされにくい膜であり、一方、第２のエッチング工程では、酸化物半導体層の露出領域において保護導電膜が残渣なく除去されるように酸化物半導体層よりエッチングされやすい膜である必要がある。
従って、第１のエッチング工程は、導電層と保護導電膜とのエッチング選択比が高い条件で行い、第２のエッチング工程は、保護導電膜と酸化物半導体層とのエッチング選択比が高い条件で行う。
なお、本明細書中では、Ａのエッチング速度をＢのエッチング速度で割ったものを「ＡとＢとのエッチング選択比」と定義する。例えば「導電層と保護導電膜とのエッチング選択比」とは、導電層のエッチング速度を保護導電膜のエッチング速度で割った値を意味している。また、本明細書では、「エッチング選択比が高い」とはエッチング選択比が１より大きいことを意味する。
導電層は、保護導電膜とのエッチング選択比が高いため、保護導電膜の膜厚は薄くてもエッチングストッパーとして機能することができる。
保護導電膜の膜厚を薄くすることにより、保護導電膜をエッチングする時間を短時間にできる。
第１のエッチングは、塩素系ガスを用いて行い、第２のエッチングは塩素系ガスとフッ素系ガスの混合ガスを用いて行うことが好ましい。
なお、具体的には、塩素系ガスとしてはＢＣｌ３とＣｌ２の混合ガスが挙げられる。塩素系ガスとフッ素系ガスの混合ガスとしてはＳＦ６とＣｌ２の混合ガスが挙げられる。
本明細書中に開示される半導体装置の作製方法の一態様の好ましい形態として、具体的な構成を以下に説明する。
本明細書中に開示される半導体装置の作製方法の一態様は、ゲート電極層を形成し、ゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体層を形成し、酸化物半導体層上に保護導電膜を形成し、保護導電膜上に導電層を形成し、導電層上にレジストマスクを形成し、レジストマスクを用いて、塩素系ガスを用いる第１のエッチング工程により、選択的に導電層をエッチングして保護導電膜を露出させ、レジストマスクを用いて、塩素系ガスとフッ素系ガスの混合ガスを用いる第２のエッチング工程により、選択的に保護導電膜をエッチングして酸化物半導体層を露出させると共に配線層を形成し、酸化物半導体層、保護導電膜、配線層上に絶縁膜を形成し、第１のエッチング工程において、保護導電膜が導電層よりエッチングされにくく、導電層と保護導電膜とのエッチング選択比が高い条件で行い、第２のエッチング工程において、保護導電膜が酸化物半導体層よりエッチングされやすく、保護導電膜と酸化物半導体層とのエッチング選択比が高い条件で行う。
本明細書中に開示される半導体装置の作製方法の一態様は、酸化物半導体層を形成し、酸化物半導体層上に保護導電膜を形成し、保護導電膜上に導電層を形成し、導電層上にレジストマスクを形成し、レジストマスクを用いて、塩素系ガスを用いる第１のエッチング工程により、選択的に導電層をエッチングして保護導電膜を露出させ、レジストマスクを用いて、塩素系ガスとフッ素系ガスの混合ガスを用いる第２のエッチング工程により、選択的に保護導電膜をエッチングして酸化物半導体層を露出させると共に配線層を形成し、配線層上にゲート絶縁膜を形成し、ゲート絶縁膜上の酸化物半導体層と重畳する領域にゲート電極層を形成し、第１のエッチング工程において、保護導電膜が導電層よりエッチングされにくく、導電層と保護導電膜とのエッチング選択比が高い条件で行い、第２のエッチング工程において、保護導電膜が酸化物半導体層よりエッチングされやすく、保護導電膜と酸化物半導体層とのエッチング選択比が高い条件で行う。
本明細書中に開示される半導体装置の作製方法の一態様において、例えば、保護導電膜の膜厚は、酸化物半導体層の膜厚以下であると好ましい。
本明細書中に開示される半導体装置の作製方法の一態様において、例えば、第１のエッチング工程は、導電層と保護導電膜とのエッチング選択比が４以上、好ましくは６以上であり、第２のエッチング工程は、保護導電膜と酸化物半導体層とのエッチング選択比が３０以上、好ましくは４５以上であればよい。
本明細書中に開示される半導体装置の作製方法の一態様において、例えば、配線層は材料にアルミニウムを含む膜を有する積層構造を形成すると好ましい。
本明細書中に開示される半導体装置の作製方法の一態様において、例えば、配線層はアルミニウムを含む膜の下層にチタン膜を有する積層構造を形成すると好ましい。
本明細書中に開示される半導体装置の作製方法の一態様において、例えば、保護導電膜はタングステン膜を用いて形成すると好ましい。
本明細書中に開示される半導体装置の作製方法の一態様において、例えば、酸化物半導体層はインジウム、ガリウム、および亜鉛を含む膜を用いて形成すると好ましい。
高いエッチング選択比で導電層のエッチングを行うことで酸化物半導体層のエッチングを軽減することができる。
エッチング工程を精度良く制御することができるため、ノーマリーオンになりにくい薄膜の酸化物半導体層を有するトランジスタを作製することができる。
また、酸化物半導体層の膜厚にバラツキが生じることを軽減でき、トランジスタのリーク電流を抑制し、高性能、高信頼性のトランジスタを有する半導体装置を作製することが可能である。
半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の平面図および断面図。 半導体装置の断面図。 半導体装置の断面図、上面図および回路図。 電子機器を示す図。 実施例１で説明するＳＴＥＭ像。 実施例１で説明する比較例のＳＴＥＭ像。 実施例２で説明するＳＴＥＭ像。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さないことがある。また、便宜上、絶縁層は上面図には表さないことがある。
なお、以下の説明において、第１、第２などの序数詞は、説明の便宜上付したものであり、その数を限定するものではない。
（実施の形態１）
本実施の形態は、本発明の一態様であるトランジスタを有する半導体装置の作製方法について説明する。
まず、基板１００上にゲート電極層１０２を選択的に形成する（図１（Ａ）参照）。
基板１００は、絶縁性表面を有するものを用いればよい。例えば、ガラス基板、石英基板、表面に絶縁層が設けられた半導体基板、または表面に絶縁層が設けられたステンレス基板などを用いればよい。
ゲート電極層１０２は、導電性材料により形成すればよく、ゲート電極層１０２となる導電性材料膜を形成し、これをフォトリソグラフィ法により加工すればよい。
ゲート電極層１０２を覆ってゲート絶縁膜１０４を形成し、ゲート絶縁膜１０４上に酸化物半導体層１０６を選択的に形成する（図１（Ｂ）参照）。
ゲート絶縁膜１０４は、酸化シリコン、窒化シリコン、酸化窒化シリコンまたは窒化酸化シリコンなどを用いて形成すればよく、スパッタリング法により形成することが好ましい。酸化物半導体層１０６に接するゲート絶縁膜１０４からは、水分および水素を極力除去しておくことが好ましいからである。なお、ゲート絶縁膜１０４は単層であってもよいし、複数の層が積層されて設けられていてもよい。
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）および水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０原子％〜７０原子％、窒素が０．５原子％〜１５原子％、シリコンが２５原子％〜３５原子％の範囲で含まれるものをいう。
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳおよびＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０原子％〜５５原子％、シリコンが２５原子％〜３５原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコンの含有比率が上記の範囲内に含まれるものとする。
また、ゲート絶縁膜１０４は、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、などを含むように形成するのが好適である。また、その厚さは特に限定されないが、半導体装置を微細化する場合には、トランジスタの動作を確保するために薄くするのが望ましい。例えば、酸化シリコンを用いる場合には、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。
上述のように、ゲート絶縁膜を薄くすると、トンネル効果などに起因するゲートリークが問題となる。ゲートリークの問題を解消するには、ゲート絶縁膜１０４に、酸化ハフニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、などの高誘電率（ｈｉｇｈ−ｋ）材料を用いると良い。ｈｉｇｈ−ｋ材料をゲート絶縁膜１０４に用いることで、電気的特性を確保しつつ、ゲートリークを抑制するために膜厚を大きくすることが可能になる。なお、ｈｉｇｈ−ｋ材料を含む膜と、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウムなどのいずれかを含む膜との積層構造としてもよい。
酸化物半導体層１０６を形成する酸化物半導体としては、水や水素などの不純物が除去され、酸化物半導体の主成分以外のキャリア供与体となる不純物が極力含まれないように高純度化し、十分な酸素が供給されることにより真性（ｉ型）化または実質的に真性（ｉ型）化された酸化物半導体を用いる。
上述のように、トランジスタに用いられる酸化物半導体層１０６は水素などの不純物が十分に除去され、十分な酸素が供給されることにより、高純度化されたものであることが望ましい。具体的には、例えば、酸化物半導体層１０６の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層１０６中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定されるものである。このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層１０６では、キャリア濃度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満となる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下となる。このように、ｉ型化（真性化）または実質的にｉ型化された酸化物半導体層１０６を用いることで、極めて優れたオフ電流特性のトランジスタを得ることができる。
また、酸化物半導体層１０６のナトリウム濃度は５×１０１６ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層１０６のリチウム濃度は５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層１０６のカリウム濃度は５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層１０６中のナトリウム濃度、リチウム濃度およびカリウム濃度は、二次イオン質量分析法で測定されるものである。アルカリ金属、およびアルカリ土類金属は酸化物半導体にとっては悪性の不純物であり、少ない方がよい。特にアルカリ金属のうち、ナトリウムは酸化物半導体に接する絶縁膜が酸化物であった場合、その中に拡散し、Ｎａ＋となる。また、酸化物半導体内において、金属と酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化（例えば、ノーマリーオン化（しきい値の負へのシフト）、移動度の低下等）をもたらす。加えて、特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体中の水素の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体中の水素の濃度が５×１０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下である場合には、アルカリ金属の濃度を上記の値にすることが強く求められる。
このような高純度化された酸化物半導体は界面準位および界面電荷に対して極めて敏感であるため、ゲート絶縁膜１０４と酸化物半導体層１０６の界面の状態（界面準位、界面電荷など）を適切なものとなるよう調整することは重要である。そのため、高純度化された酸化物半導体に接するゲート絶縁膜１０４は、高品質であることが好ましい。ここで、「ゲート絶縁膜１０４が高品質である」とは、ゲート絶縁膜１０４の表面もしくは膜中に含まれる欠陥が少なく、電荷をトラップする欠陥準位や界面準位が少なく、固定電荷が発生しづらいことなどが挙げられる。
ゲート絶縁膜１０４は、例えば、マイクロ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法により形成されることで、緻密で絶縁耐圧を高くできるため好ましい。高純度化された酸化物半導体層と高品質なゲート絶縁膜が密接するように形成されると、界面準位を低減し、界面特性を良好なものとすることができるからである。
もちろん、ゲート絶縁膜１０４として高品質な絶縁層を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用してもよい。
また、酸化物半導体層１０６に接するゲート絶縁膜１０４は、第１３族元素および酸素を含む絶縁材料としてもよい。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体層に接する絶縁層に用いることで、酸化物半導体層との界面の状態を良好に保つことができる。また、後述する、酸化物半導体膜の保護膜として機能する絶縁膜１１６についても同様に第１３族元素および酸素を含む絶縁材料としてもよい。
ここで、第１３族元素を含む絶縁材料とは、絶縁材料に一または複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、アルミニウムの含有量（原子％）よりガリウムの含有量（原子％）が多いものを示す。
例えば、ガリウムを含有する酸化物半導体層に接してゲート絶縁膜を形成する場合に、ゲート絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体層とゲート絶縁膜の界面特性を良好に保つことができる。また、酸化物半導体層と酸化ガリウムを含む絶縁層とを接して設けることにより、酸化物半導体層と絶縁層の界面における水素のパイルアップを低減することができる。なお、絶縁層に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁層を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という点においても好ましい。
また、酸化物半導体層１０６に接する絶縁層、例えばゲート絶縁膜１０４は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクという用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。
例えば、酸化物半導体層１０６に接する絶縁層として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２Ｏｘ（ｘ＝３＋α、０＜α＜１）とすることができる。また、酸化物半導体層１０６に接する絶縁層として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ２Ｏｘ（ｘ＝３＋α、０＜α＜１）とすることができる。または、酸化物半導体層１０６に接する絶縁層として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａｘＡｌ２−ｘＯ３＋α（０＜ｘ＜２、０＜α＜１）とすることができる。
酸素ドープ処理等を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁層を形成することができる。このような領域を備える絶縁層と酸化物半導体層が接することにより、絶縁層中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、または酸化物半導体層と絶縁層の界面における酸素不足欠陥を低減し、脱水化処理または脱水素化処理された酸化物半導体層をｉ型化またはｉ型に限りなく近い酸化物半導体とすることができる。
なお、化学量論的組成比より酸素が多い領域を有する絶縁層は、ゲート絶縁膜１０４に代えて、酸化物半導体層１０６の保護膜として形成する絶縁膜（例えば、後述する絶縁膜１１６など）に適用しても良く、ゲート絶縁膜１０４および保護膜として形成する絶縁膜の双方に適用しても良い。
用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
酸化物半導体層１０６を形成する酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物や、二元系金属酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物や、単元系金属酸化物である酸化インジウム、酸化スズ、酸化亜鉛などを用いることができる。Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体層１０６は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎ、またはＧａおよびＣｏなどがある。
また、酸化物半導体層１０６を形成する酸化物半導体の薄膜をスパッタリング法で形成するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の酸化物半導体成膜用ターゲットを用いて、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を成膜する。また、このターゲットの材料および組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の酸化物半導体成膜用ターゲットを用いてもよい。なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その組成比はとくに問わない。
また、酸化物半導体としてＩｎ−Ｚｎ系の酸化物を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
また、Ｉｎ−Ｓｎ−Ｚｎ系の酸化物は、ＩＴＺＯと呼ぶことができ、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１、またはＩｎ：Ｓｎ：Ｚｎ＝２０：４５：３５などとなる酸化物ターゲットを用いる。
また、酸化物半導体層１０６となる半導体膜の厚さは、３ｎｍ以上３０ｎｍ以下とするのが望ましい。酸化物半導体層１０６となる半導体膜を厚くしすぎると（例えば、膜厚を５０ｎｍ以上）、トランジスタがノーマリーオンとなってしまう恐れがあるためである。
ここでは、酸化物半導体層１０６となる半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体成膜用ターゲットを用いてスパッタリング法により減圧雰囲気下で形成される。
また、酸化物半導体成膜用ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。このように、充填率の高い酸化物半導体成膜用ターゲットを用いることにより、成膜される酸化物半導体膜を緻密な膜とすることができる。
例えば、酸化物半導体層は、次のように形成することができる。
まず、減圧状態に保持された成膜室内に基板を保持し、基板温度が、２００℃を超えて５００℃以下、好ましくは３００℃を超えて５００℃以下、より好ましくは３５０℃以上４５０℃以下となるように加熱する。
次に、成膜室内の残留水分を除去しつつ、水素、水、水酸基、水素化物などの不純物が十分に除去された高純度ガスを導入し、上記ターゲットを用いて基板上に酸化物半導体層を成膜する。成膜室内の残留水分を除去するためには、排気手段として、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプを用いることが望ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素、水、水酸基または水素化物などの不純物（より好ましくは炭素原子を含む化合物も）などが除去されているため、当該成膜室で成膜した酸化物半導体層に含まれる水素、水、水酸基または水素化物などの不純物の濃度を低減することができる。
成膜中の基板温度が低温（例えば、１００℃以下）の場合、酸化物半導体に水素原子を含む物質が混入するおそれがあるため、基板を上述の温度で加熱することが好ましい。基板を上述の温度で加熱して、酸化物半導体層の成膜を行うことにより、基板温度は高温となるため、水素結合は熱により切断され、水素原子を含む物質が酸化物半導体層に取り込まれにくい。したがって、基板が上述の温度で加熱された状態で、酸化物半導体層の成膜を行うことにより、酸化物半導体層に含まれる水素、水、水酸基または水素化物などの不純物の濃度を十分に低減することができる。また、スパッタリングによる酸化物半導体層の損傷を軽減することができる。
成膜条件の一例として、基板とターゲットの間との距離を６０ｍｍ、圧力を０．４Ｐａ、直流（ＤＣ）電源を０．５ｋＷ、基板温度を４００℃、成膜雰囲気を酸素（酸素流量比率１００％）雰囲気とする。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、膜厚分布も小さくなるため好ましい。
なお、酸化物半導体層をスパッタリング法により形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、酸化物半導体層の被形成表面に付着している粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、基板に電圧を印加し、基板近傍にプラズマを形成して、基板側の表面を改質する方法である。なお、アルゴンに代えて、窒素、ヘリウム、酸素などのガスを用いてもよい。
なお、酸化物半導体層１０６を形成する前に予備加熱を行うことで、予め脱水化または脱水素化しておいてもよい。
なお、酸化物半導体層１０６となる半導体膜を形成する前には、成膜室内の残留水分と水素を十分に除去することが好ましい。従って、酸化物半導体層１０６となる半導体膜の形成前に、吸着型の真空ポンプ（例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプ）を用いて排気を行うことが好ましい。
また、酸化物半導体層は、第１の結晶性酸化物半導体層上に第１の結晶性酸化物半導体層よりも厚い第２の結晶性酸化物半導体層を有する積層構造としてもよい。このような積層構造を有する酸化物半導体層は以下の方法で形成することができる。
まず、ゲート絶縁膜１０４上に膜厚１ｎｍ以上１０ｎｍ以下の第１の結晶性酸化物半導体層を形成する。第１の結晶性酸化物半導体層の形成は、スパッタリング法を用い、そのスパッタリング法による成膜時における基板温度は２００℃以上４００℃以下とする。次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第１の加熱処理を行う。当該加熱処理の温度は、４００℃以上７５０℃以下とする。
成膜時における基板温度や第１の加熱処理の温度にもよるが、このような加熱処理によって、膜表面から結晶化が起こり、膜の表面から内部に向かって結晶成長し、ｃ軸配向した結晶が得られる。加熱処理によって、亜鉛と酸素が膜表面に多く集まり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶が最表面に１層または複数層形成され、これが膜厚方向に成長して重なり積層となる。加熱処理の温度を上げると表面から内部、そして内部から底部と結晶成長が進行する。
次いで、第１の結晶性酸化物半導体層上に１０ｎｍよりも厚い第２の酸化物半導体層を形成する。第２の酸化物半導体層の形成は、スパッタリング法を用い、その成膜時における基板温度は２００℃以上４００℃以下とする。成膜時における基板温度を２００℃以上４００℃以下とすることにより、第１の結晶性酸化物半導体層の表面上に接して成膜する酸化物半導体層にプリカーサの整列が起き、所謂、秩序性を持たせることができる。
次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第２の加熱処理を行う。当該加熱処理の温度は、４００℃以上７５０℃以下とする。当該加熱処理によって第２の結晶性酸化物半導体層を形成する。当該加熱処理は、窒素雰囲気下、酸素雰囲気下、或いは窒素と酸素の混合雰囲気下で行うことにより、第２の結晶性酸化物半導体層の高密度化および欠陥数の減少を図る。第２の加熱処理によって、第１の結晶性酸化物半導体層を核として膜厚方向、即ち底部から内部に結晶成長が進行して第２の結晶性酸化物半導体層が形成される。
また、上記作製方法により、得られる第１の結晶性酸化物半導体層および第２の結晶性酸化物半導体層は、ｃ軸配向を有していることを特徴の一つとしている。ただし、第１の結晶性酸化物半導体層および第２の結晶性酸化物半導体層は、ｃ軸配向を有した結晶（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ；ＣＡＡＣとも呼ぶ）を含む酸化物を有する。なお、第１の結晶性酸化物半導体層および第２の結晶性酸化物半導体層は、一部に結晶粒界を有している。
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸化物をいう。
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）を向いていてもよい。
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。
このようなＣＡＡＣの例として、膜状に形成され、膜表面または支持する基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる結晶を挙げることもできる。
このような第１の結晶性酸化物半導体層と第２の結晶性酸化物半導体層の積層をトランジスタに用いることで、安定した電気的特性を有し、且つ、信頼性の高いトランジスタを実現できる。
酸化物半導体層の加工は、所望の形状のマスクを酸化物半導体層上に形成した後、当該酸化物半導体層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。なお、酸化物半導体層のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。
次に、酸化物半導体層１０６に加熱処理（第３の加熱処理）を行う。この加熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。加熱雰囲気は不活性雰囲気とし、加熱処理の温度は、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下とする。なお、基板の歪み点未満とすることが好ましい。本実施の形態では、加熱処理として、窒素雰囲気下４５０℃において１時間の加熱処理を行う。なお、加熱処理は酸化物半導体層１０６の形成後であればよく、このタイミングに限定されない。さらには、加熱処理を行う雰囲気は、窒素雰囲気に限定されず、酸素ガスと窒素ガスの混合ガス雰囲気でもよいし、酸素雰囲気でもよいし、水分が十分に除去された空気（Ｄｒｙ Ａｉｒ）でもよい。加熱処理後は、大気曝露を避けるなどして、酸化物半導体層１０６への水や水素の再混入を防ぐことが好ましい。
また、第３の加熱処理を行った酸化物半導体層に、第４の加熱処理を行ってもよい。第４の加熱処理は、酸化性雰囲気にて加熱処理することにより酸化物半導体層中に酸素を供給して、第３の加熱処理の際に酸化物半導体層中に生じた酸素欠損を補填する目的がある。このため、第４の加熱処理は加酸素化処理ということもできる。第４の加熱処理は、例えば２００℃以上基板の歪み点未満で行えばよい。好ましくは、２５０℃以上４５０℃以下とする。処理時間は３分〜２４時間とする。処理時間を長くするほど非晶質領域に対して結晶領域の割合の多い酸化物半導体層を形成することができるが、２４時間を超える熱処理は生産性の低下を招くため好ましくない。
このような熱処理を行うことによって不純物を低減した酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実現することができる。
次に、ゲート絶縁膜１０４および酸化物半導体層１０６を覆って保護導電膜１０７を形成し、保護導電膜１０７上に後に配線層１１２となる導電層１０８を形成する（図１（Ｃ）参照）。
保護導電膜１０７は、後に導電層１０８から配線層１１２をエッチングして形成する際に導電層１０８の下層に存在する酸化物半導体層１０６を保護している。保護導電膜１０７を形成する導電性材料として、例えば、ＷまたはＭｏが挙げられる。導電層１０８を形成する導電性材料として、例えば、Ｔｉ、ＡｌもしくはＴａまたはこれらの窒化物が挙げられる。なお、導電層１０８は単層であってもよいし、複数の層が積層されて設けられていてもよい。本実施の形態では、導電層１０８はＴｉ＼Ａｌ＼Ｔｉの積層構造を用いる。
また、酸化物半導体層１０６と接する金属膜として、酸素親和性の高い金属を用いると、酸化物半導体層１０６から酸素を引き抜きやすく、酸化物半導体層１０６が変質してしまう恐れがある。
よって、酸化物半導体層１０６に接する金属膜として酸素親和性の低い金属を用いることが好ましい。本実施の形態では、酸化物半導体層１０６と接する金属膜は、保護導電膜１０７であるＷ膜を用いている。
Ｗを用いた保護導電膜１０７は、導電層１０８として用いるＴｉと比較して酸素親和性が低い。Ｗを用いた保護導電膜１０７を設けることで、酸化物半導体層１０６とＴｉ膜とが接して形成されるより、酸化物半導体層１０６から酸素を引き抜く作用が弱くなるため、Ｗ膜と酸化物半導体層１０６との接触界面が変質しにくい。そのため、酸化物半導体層１０６の一部が変質することによる酸化物半導体層１０６の実質的な膜厚減少を軽減することができる。
次に、導電層１０８上にレジストマスク１１０を選択的に形成する（図１（Ｄ）参照）。レジストマスク１１０は、フォトリソグラフィ法により形成すればよい。
次に、レジストマスク１１０を用いて導電層１０８および保護導電膜１０７に対してエッチングを行って、配線層１１２および導電層１１４を形成する。配線層１１２および導電層１１４を形成するためのエッチング工程は、オーバーエッチングによる酸化物半導体層１０６の膜減りを極力低減するため、２段階のエッチングにより行う。
まず、レジストマスク１１０を用いて、保護導電膜１０７が露出するまで導電層１０８を選択的にエッチングする（第１のエッチング工程）。ここで、導電層１０８は、エッチングされて配線層１１２となる。配線層１１２は、少なくともトランジスタのソース電極およびドレイン電極を構成する（図１（Ｅ）参照）。
なお、第１のエッチング工程は、保護導電膜１０７が導電層１０８よりエッチングされにくく、導電層１０８と保護導電膜１０７とのエッチング選択比が高い条件で行う。例えば、エッチングガスとして塩素系ガスを用いることができる。ここで、塩素系ガスとしては、ＣＣｌ４、ＳｉＣｌ４、ＢＣｌ３およびＣｌ２等が挙げられる。特に好ましくはＢＣｌ３とＣｌ２の混合ガスを用いる。
次に、酸化物半導体層１０６が露出するまで保護導電膜１０７を選択的にエッチングする（第２のエッチング工程）。ここで、保護導電膜１０７は、エッチングされて導電層１１４となる（図１（Ｆ）参照）。なお、第２のエッチング工程では、酸化物半導体層１０６の露出領域において保護導電膜１０７が残渣なく除去され、かつ、酸化物半導体層１０６がエッチングされないことが好ましい。
なお、第２のエッチング工程は、保護導電膜１０７が酸化物半導体層１０６よりエッチングされやすく、保護導電膜１０７と酸化物半導体層１０６とのエッチング選択比が高い条件で行う。例えば、エッチングガスとして塩素系ガスとフッ素系ガスの混合ガスを用いることができる。ここで、塩素系ガスとフッ素系ガスの混合ガスとしては、特に好ましくはＳＦ６とＣｌ２との混合ガスを用いる。
以上説明したように、保護導電膜１０７の効果により、チャネル形成領域となる部分の酸化物半導体層１０６の膜厚を保ちつつ、チャネル形成領域となる部分の配線層１１２を離間させることができる。このようなエッチング方法を採用して配線層１１２を形成することで、基板１００が大面積基板であっても、基板面内におけるチャネル形成領域となる部分の酸化物半導体層１０６の膜厚にバラツキが生じることを軽減することができる。
そして、レジストマスク１１０を除去する。また、酸化物半導体層、保護導電膜、配線層上に絶縁膜１１６を形成することが好ましい。以上の工程で、本実施の形態のトランジスタ１２０が完成する（図１（Ｇ）参照）。絶縁膜１１６は、酸化シリコン、窒化シリコン、酸化窒化シリコンなどにより形成すればよく、スパッタリング法により形成することが好ましい。また、絶縁膜１１６はゲート絶縁膜１０４と同様の材料を用いることができる。
絶縁膜１１６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第４の熱処理を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行えばよい。第４の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、絶縁膜１１６が酸素を含む場合、脱水化または脱水素化された酸化物半導体層１０６に酸素を供給し、該酸化物半導体層１０６の酸素欠損を補填して、ｉ型（真性）半導体またはｉ型に限りなく近い酸化物半導体層を形成することもできる。
なお、本実施の形態では、絶縁膜１１６の形成後に第４の熱処理を行っているが、第４の熱処理のタイミングはこれに限定されない。例えば、第３の熱処理に続けて第４の熱処理を行っても良いし、第３の熱処理に第４の熱処理を兼ねさせても良いし、第４の熱処理に第３の熱処理を兼ねさせても良い。
上述の方法を用いて形成することにより、高純度化された酸化物半導体層１０６を適用したトランジスタは、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり１０ｚＡ／μｍ未満、８５℃にて１００ｚＡ／μｍ未満レベルにまで低くすることができる。すなわち、測定限界近傍または測定限界近傍以下までオフ電流を下げることができる。
本明細書中に開示される半導体装置の一態様において、高性能、高信頼性のトランジスタを作製することができる。
本実施の形態は、他の実施の形態と自由に組み合わせて実施することが可能である。
（実施の形態２）
本発明は、実施の形態１に示した形態に限定されない。例えば、本明細書に開示される半導体装置は、配線層上にゲート電極層が配置されたトップゲート構造であってもよい。
まず、基板２００上に好ましくは下地絶縁層２０１を形成し、下地絶縁層２０１上に酸化物半導体層２０６を選択的に形成する（図２（Ａ）参照）。
基板２００は、実施の形態１の基板１００と同様のものを用いればよい。
下地絶縁層２０１は、実施の形態１のゲート絶縁膜１０４などと同様の材料および形成方法により形成することができる。
酸化物半導体層２０６は、実施の形態１の酸化物半導体層１０６と同様の材料および形成方法により形成することができる。
次に、下地絶縁層２０１および酸化物半導体層２０６を覆って保護導電膜２０７を形成し、保護導電膜２０７上に後に配線層２１２となる導電層２０８を形成する（図２（Ｂ）参照）。
保護導電膜２０７は、実施の形態１の保護導電膜１０７と同様の材料および形成方法により形成することができる。また、導電層２０８は、実施の形態１の導電層１０８と同様の材料および形成方法により形成することができる。本実施の形態では、導電層２０８はＴｉ＼Ａｌ＼Ｔｉの積層構造を用いる。
また、酸化物半導体層と接する金属膜として、酸素親和性の高い金属を用いると、酸化物半導体層から酸素を引き抜きやすく、酸化物半導体層を変質してしまう恐れがある。
よって、酸化物半導体層に接する金属膜として酸素親和性の低い金属を用いることが好ましい。本実施の形態では、酸化物半導体層と接する金属膜は、保護導電膜であるＷ膜を用いている。
Ｗを用いた保護導電膜は、導電層２０８として用いるＴｉと比較して酸素親和性が低い。Ｗを用いた保護導電膜を設けることで、酸化物半導体層とＴｉ膜とが接して形成されるより、酸化物半導体層から酸素を引き抜く作用が弱くなるため、Ｗ膜と酸化物半導体層との接触界面が変質しにくい。そのため、酸化物半導体層の一部が変質することによる酸化物半導体層の実質的な膜厚減少を軽減することができる。
次に、導電層２０８上にレジストマスク２１０を選択的に形成する（図２（Ｃ）参照）。レジストマスク２１０は、実施の形態１のレジストマスク１１０と同様にフォトリソグラフィ法により形成することができる。
次に、レジストマスク２１０を用いて導電層２０８および保護導電膜２０７に対してエッチングを行って、配線層２１２および導電層２１４を形成する。配線層２１２は、少なくともトランジスタのソース電極およびドレイン電極を構成する。配線層２１２および導電層２１４を形成するためのエッチング工程は、オーバーエッチングによる酸化物半導体層２０６の膜減りを極力低減するため、２段階のエッチングにより行う。
まず、レジストマスク２１０を用いて、保護導電膜２０７が露出するまで導電層２０８を選択的にエッチングする（第１のエッチング工程）。ここで、導電層２０８は、エッチングされて配線層２１２となる（図２（Ｄ）参照）。
なお、第１のエッチング工程は、保護導電膜２０７が導電層２０８よりエッチングされにくく、導電層２０８と保護導電膜２０７とのエッチング選択比が高い条件で行う。例えば、エッチングガスとして塩素系ガスを用いることができる。ここで、塩素系ガスとしては、ＣＣｌ４、ＳｉＣｌ４、ＢＣｌ３およびＣｌ２が挙げられる。特に好ましくはＢＣｌ３とＣｌ２の混合ガスを用いる。
次に、酸化物半導体層２０６が露出するまで保護導電膜２０７を選択的にエッチングする（第２のエッチング工程）。ここで、保護導電膜２０７は、エッチングされて導電層２１４となる（図２（Ｅ）参照）。なお、第２のエッチング工程では、酸化物半導体層２０６の露出領域において保護導電膜２０７が残渣なく除去され、かつ、酸化物半導体層２０６がエッチングされないことが好ましい。
なお、第２のエッチング工程は、保護導電膜２０７が酸化物半導体層２０６よりエッチングされやすく、保護導電膜２０７と酸化物半導体層２０６とのエッチング選択比が高い条件で行う。例えば、エッチングガスとして塩素系ガスとフッ素系ガスの混合ガスを用いることができる。ここで、塩素系ガスとフッ素系ガスの混合ガスとしては、特に好ましくはＳＦ６とＣｌ２との混合ガスを用いる。
以上説明したように、保護導電膜２０７の効果により、チャネル形成領域となる部分の酸化物半導体層２０６の膜厚を保ちつつ、チャネル形成領域となる部分の配線層２１２を離間させることができる。このようなエッチング方法を採用して配線層２１２を形成することで、基板２００が大面積基板であっても、基板面内におけるチャネル形成領域となる部分の酸化物半導体層２０６の膜厚にバラツキが生じることを軽減することができる。
そして、レジストマスク２１０を除去する。また、酸化物半導体層、保護導電膜、配線層上にゲート絶縁膜２０４を形成し、酸化物半導体層２０６と重畳してゲート電極層２０２を選択的に形成する。以上の工程で、本実施の形態のトランジスタ２２０が完成する（図２（Ｆ））。ゲート絶縁膜２０４は、実施の形態１のゲート絶縁膜１０４などと同様の材料および形成方法により形成することができ、ゲート電極層２０２は、実施の形態１のゲート電極層１０２などと同様の材料および形成方法により形成することができる。
なお、本実施の形態においても、酸化物半導体層は高純度化されている。高純度化された酸化物半導体層である酸化物半導体層２０６を適用したトランジスタは、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり１０ｚＡ／μｍ未満、８５℃にて１００ｚＡ／μｍ未満レベルにまで低くすることができる。すなわち、測定限界近傍または測定限界近傍以下までオフ電流を下げることができる。
本明細書中に開示される半導体装置の一態様において、高性能、高信頼性のトランジスタを作製することができる。
本実施の形態は、他の実施の形態と自由に組み合わせて実施することが可能である。
本発明は、実施の形態１および実施の形態２に示した形態に限定されず、本発明の趣旨から逸脱しない範囲で異なる形態であってもよい。
（実施の形態３）
本実施の形態では、半導体装置の一形態に相当する液晶表示パネルの外観および断面について、図３を用いて説明する。図３に示す液晶表示パネルは、実施の形態１で示したトランジスタを用いているが、これに限られず、実施の形態１または実施の形態２で示したトランジスタを含むことができる。図３（Ａ）および図３（Ｃ）は、トランジスタ４０１０、トランジスタ４０１１、および液晶素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネルの平面図であり、図３（Ｂ）は、図３（Ａ）または図３（Ｃ）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また、画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって、画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図３（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図３（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図３（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図３（Ｂ）において、トランジスタ４０１１、トランジスタ４０１０上には絶縁層４０４１、絶縁層４０４２、絶縁層４０２１が設けられている。
トランジスタ４０１０、トランジスタ４０１１には、実施の形態１または実施の形態２で示したトランジスタを用いることができる。本実施の形態において、トランジスタ４０１０、トランジスタ４０１１はｎチャネル型トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、トランジスタ４０１０と電気的に接続されている。そして、液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１にはそれぞれ配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられ、絶縁層４０３２、絶縁層４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることができ、ポリエステルフィルム、またはアクリル樹脂フィルムなどのプラスチックや、ガラスや、セラミックスなどを用いることができる。
また、柱状のスペーサ４０３５は絶縁層を選択的にエッチングすることで得られ、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよく、その場合には横電界方式とするため、図３に示す電極配置と異なる配置とする。例えば、同一絶縁層上に画素電極層と共通電極層とを並べて配置し、液晶層に横電界を印加する。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層（カラーフィルター）、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板および着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとして機能する遮光膜を設けてもよい。
トランジスタ４０１１、トランジスタ４０１０上には、酸化物半導体層に接して絶縁層４０４１が形成されている。また、絶縁層４０４１上に接して保護絶縁層４０４２を形成する。なお、トランジスタの表面凹凸を低減するために、保護絶縁層４０４２を平坦化絶縁膜として機能する絶縁層４０２１で覆う構成としてもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯともいう）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、１枚乃至１０枚のグラフェンシートよりなる材料を用いてもよい。
また、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号および電位は、ＦＰＣ４０１８から供給されている。
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、トランジスタ４０１１のソース電極およびドレイン電極と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
また、図３においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
本実施の形態で示す液晶表示パネルは、実施の形態１または実施の形態２で示した電気的特性が良好で、信頼性の高いトランジスタを用いて構成されているため、良好な品質を有する液晶表示パネルとすることが可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、半導体装置の一形態として電子ペーパーの例を示す。
実施の形態１または実施の形態２に示すトランジスタは、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態１または実施の形態２のトランジスタによって得られるアクティブマトリクス基板を用いることができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
図４は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられるトランジスタ５８１としては、実施の形態１または実施の形態２で示すトランジスタと同様に作製でき、電気的特性が良好で、信頼性の高いトランジスタである。
図４の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層および第２の電極層の間に配置し、第１の電極層および第２の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
図４において、トランジスタ５８１はボトムゲート構造のトランジスタであり、実施の形態１または実施の形態２で示したトランジスタを用いることができる。
トランジスタ５８１のソース電極またはドレイン電極は、絶縁層５８３、絶縁層５８５に形成される開口において、第１の電極層５８７と接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａおよび白色領域５９０ｂを有し、周りに液体で満たされている球形粒子５８９が一対の基板５８０、基板５９６の間に設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている。
また、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板５８０、基板５９６間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、または表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
以上の工程により、実施の形態１または実施の形態２で示すトランジスタを有する電子ペーパーを作製することができる。本実施の形態で示す電子ペーパーは、実施の形態１または実施の形態２で示した電気的特性が良好で、信頼性の高いトランジスタを用いて構成されているため、良好な品質を有する電子ペーパーとすることが可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、半導体装置の一例として、記憶媒体（メモリ素子）を示す。本実施の形態では、実施の形態１で示す酸化物半導体を用いたトランジスタと、酸化物半導体以外の材料を用いたトランジスタとを同一基板上に形成する。
図５は、半導体装置の構成の一例である。図５（Ａ）には、半導体装置の断面を、図５（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図５（Ａ）は、図５（Ｂ）のＡ１−Ａ２およびＢ１−Ｂ２における断面に相当する。また、図５（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図５（Ａ）および図５（Ｂ）に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ３６０を有し、上部に第２の半導体材料を用いたトランジスタ３６２を有する。本実施の形態では、第１の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料を酸化物半導体とする。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いるのが好ましい。このような半導体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
図５におけるトランジスタ３６０は、半導体材料（例えば、シリコンなど）を含む基板３００に設けられたチャネル形成領域３１６と、チャネル形成領域３１６を挟むように設けられた不純物領域３２０と、不純物領域３２０に接する金属化合物領域３２４と、チャネル形成領域３１６上に設けられたゲート絶縁膜３０８と、ゲート絶縁膜３０８上に設けられたゲート電極３１０と、を有する。
半導体材料を含む基板３００は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
トランジスタ３６０の金属化合物領域３２４の一部には、電極３２６が接続されている。ここで、電極３２６は、トランジスタ３６０のソース電極やドレイン電極として機能する。また、トランジスタ３６０を囲むように素子分離絶縁層３０６が設けられており、トランジスタ３６０を覆うように絶縁層３２８が設けられている。なお、高集積化を実現するためには、図５に示すようにトランジスタ３６０がサイドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ３６０の特性を重視する場合には、ゲート電極３１０の側面にサイドウォール絶縁層を設け、不純物濃度が異なる領域を含む不純物領域３２０を設けても良い。
トランジスタ３６０は公知の技術を用いて作製することができる。半導体材料として、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いたトランジスタ３６０は、高速動作が可能であるという特徴を有する。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。
トランジスタ３６０を形成した後、トランジスタ３６２および容量素子３６４の形成前の処理として、絶縁層３２８にＣＭＰ処理を施して、ゲート電極３１０の上面を露出させる。ゲート電極３１０の上面を露出させる処理としては、ＣＭＰ処理の他にエッチング処理などを適用することも可能であるが、トランジスタ３６２の特性を向上させるために、絶縁層３２８の表面は可能な限り平坦にしておくことが望ましい。
次に、ゲート電極３１０、絶縁層３２８などの上に導電層を形成し、該導電層を選択的にエッチングして、トランジスタ３６２のゲート電極３４８ａを形成する。図５に示す半導体装置のトランジスタ３６２は、ゲート電極３４８ａと、ゲート電極３４８ａを覆うゲート絶縁膜３４６と、ゲート絶縁膜３４６上にゲート電極３４８ａと重畳するように設けられた酸化物半導体層３４４と、酸化物半導体層３４４と電気的に接続されている導電膜３４１ａ、ソース電極３４２ａおよび導電膜３４１ｂ、ドレイン電極３４２ｂと、を有する。詳細については、実施の形態１または実施の形態２に示すトランジスタの記載を参酌することができる。なお、図５において、ゲート絶縁膜３４６は酸化物半導体層３４４とちょうど重畳するように設けられているがこれに限られることなく、少なくともゲート電極３４８ａを覆い、かつ、電極３２６と導電膜３４１ａ、ソース電極３４２ａとが電気的に接続され、ゲート電極３１０と導電膜３４１ｂ、ドレイン電極３４２ｂとが電気的に接続されるように設ければよい。
また、図５に示す半導体装置においては、トランジスタ３６２上に絶縁層３５７が設けられ、絶縁層３５７上にドレイン電極３４２ｂと少なくとも一部が重畳するように導電層３５８が設けられる。つまり、導電層３５８は容量素子３６４の一方の電極として機能する。ここで、絶縁層３５７はゲート絶縁膜３４６と同様の材料で形成することができ、導電層３５８はゲート電極３４８ａと同様の材料で形成することができる。
また、絶縁層３５７および導電層３５８の上には絶縁層３５０が設けられている。そして、絶縁層３５０上には配線３５４が設けられ、当該配線３５４はゲート絶縁膜３４６、絶縁層３５０などに形成された開口を介してソース電極３４２ａと接続されている。ここで、配線３５４は、少なくともトランジスタ３６２の酸化物半導体層３４４の一部と重畳するように設けられる。
また、図５に示す半導体装置において、トランジスタ３６０と、トランジスタ３６２とは、少なくとも一部が重畳するように設けられている。特に、トランジスタ３６０のソース領域またはドレイン領域と酸化物半導体層３４４の一部が重畳するように設けられている。また、配線３５４は、少なくとも酸化物半導体層３４４の一部と重畳するように設けられている。また、トランジスタ３６２や容量素子３６４が、トランジスタ３６０と重畳するように設けられている。例えば、容量素子３６４の導電層３５８は、トランジスタ３６０のゲート電極３１０と少なくとも一部が重畳して設けられている。このような、平面レイアウトを採用することにより、半導体装置の高集積化を図ることができる。例えば、当該半導体装置を用いてメモリセルを構成する場合、最小加工寸法をＦとして、メモリセルの占める面積を１５Ｆ２〜２５Ｆ２とすることが可能である。
図５（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図５（Ｃ）において、トランジスタ３６２のソース電極またはドレイン電極の一方と、容量素子３６４の電極の一方と、トランジスタ３６０のゲート電極と、は電気的に接続されている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ３６０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも呼ぶ）とトランジスタ３６０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ３６２のソース電極またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第２の信号線とも呼ぶ）と、トランジスタ３６２のゲート電極とは、電気的に接続されている。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子３６４の電極の他方は電気的に接続されている。
酸化物半導体を用いたトランジスタ３６２は、オフ電流が極めて小さいという特徴を有しているため、トランジスタ３６２をオフ状態とすることで、トランジスタ３６２のソース電極またはドレイン電極の一方と、容量素子３６４の電極の一方と、トランジスタ３６０のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間にわたって保持することが可能である。そして、容量素子３６４を有することにより、ノードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易になる。
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トランジスタ３６２がオン状態となる電位にして、トランジスタ３６２をオン状態とする。これにより、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ３６２がオフ状態となる電位にして、トランジスタ３６２をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を蓄積および保持させることで、メモリセルに情報を記憶させることができる。
トランジスタ３６２のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長時間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持された電荷量に応じて、トランジスタ３６０は異なる状態をとる。一般に、トランジスタ３６０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合のトランジスタ３６０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が保持されている場合のトランジスタ３６０の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値とは、トランジスタ３６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３６０は「オフ状態」のままである。このため、第５の配線の電位を制御して、トランジスタ３６０のオン状態またはオフ状態を読み出す（第２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ３６２がオン状態となる電位にして、トランジスタ３６２をオン状態とする。これにより、第３の配線の電位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積される。その後、第４の配線の電位をトランジスタ３６２がオフ状態となる電位にして、トランジスタ３６２をオフ状態とすることにより、ノードＦＧには、新たな情報に係る電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで、記憶させた情報を上書きすることが可能である。
本実施の形態で示すトランジスタ３６２は、高純度化され、真性化された酸化物半導体層３４４を用いることで、トランジスタ３６２のオフ電流を十分に低減することができる。そして、このようなトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
また、本実施の形態において示す半導体装置では、トランジスタ３６０とトランジスタ３６２を重畳させることで、集積度が十分に高められた半導体装置が実現される。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
本実施の形態では、上記実施の形態のいずれか一で得られる電気的特性が良好で、信頼性の高いトランジスタを搭載した電子機器の例について図６を用いて説明する。
図６（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。なお、ノート型のパーソナルコンピュータは、上記実施の形態で示すトランジスタを含んでいる。そのため、良好な品質を有し、信頼性の高いノート型のパーソナルコンピュータが実現される。
図６（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２がある。なお、携帯情報端末（ＰＤＡ）は、上記実施の形態で示すトランジスタを含んでいる。そのため、良好な品質を有し、信頼性の高い携帯情報端末（ＰＤＡ）が実現される。
図６（Ｃ）は、上記実施の形態で示す電子ペーパーを一部品として実装して作製した電子書籍である。図６（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。また、このような構成により、より強い外部からの衝撃に耐えることが可能となる。また、該軸部２７１１を取り外して、筐体２７０１と筐体２７０３を分離することも可能である。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図６（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図６（Ｃ）では表示部２７０７）に画像を表示することができる。
また、図６（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図６（Ｄ）は、携帯電話であり、筐体２８００および筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８０１には、携帯型情報端末の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。なお、携帯電話は、上記実施の形態で示すトランジスタを少なくとも一部品として含んでいる。
また、表示パネル２８０２はタッチパネルを備えており、図６（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカー２８０３およびマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図６（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子２８０８はＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電およびパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存および移動に対応できる。記録媒体として、実施の形態５に示す半導体装置を用いることができる。実施の形態５によれば、オフ電流を十分に低減することができるトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図６（Ｅ）は、デジタルカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。なお、デジタルカメラは、上記実施の形態で示すトランジスタを含んでいる。そのため、良好な品質を有し、信頼性の高いデジタルカメラが実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭載されている。このため、良好な品質を有する電子機器が実現される。
本実施例では、実施の形態１のトランジスタの一例を作製し、ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の測定を行った。また、該トランジスタの断面形状のＳＴＥＭ像を観察した。
本実施例の基板１００としては、ガラス基板を用いた。ゲート電極層１０２は、スパッタ装置で、タングステンターゲットを用いて形成し、厚さは１００ｎｍとした。ゲート絶縁膜１０４は、スパッタ装置で、酸化窒化シリコンターゲットを用いて形成し、厚さは１００ｎｍとした。酸化物半導体層１０６は、圧力０．６Ｐａ、直流（ＤＣ）電源を５ｋＷ、基板温度を２００℃、成膜雰囲気をアルゴンと酸素の混合雰囲気（酸素：アルゴン＝５０：５０）の条件においてスパッタ装置で、Ｉｎ−Ｇａ−Ｚｎ系の酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］）を用いて形成し、厚さは３０ｎｍとした。保護導電膜１０７は、スパッタ装置で、タングステンターゲットを用いて形成し、厚さは５０ｎｍとした。
導電層１０８は、保護導電膜１０７側より第１の導電膜１０８Ａ、第２の導電膜１０８Ｂおよび第３の導電膜１０８Ｃとなるような３層の積層構造とし、スパッタ装置で、第１の導電膜１０８ＡはＴｉを用いて形成し、厚さは１００ｎｍ、第２の導電膜１０８ＢはＡｌを用いて形成し、厚さは４００ｎｍ、第３の導電膜１０８ＣはＴｉを用いて形成し、厚さは１００ｎｍとした。
本実施例では、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）装置を用いて２段階のエッチングを行った。本実施例は、積層構造の導電層を加工して導電層１０８を形成するエッチングをＢＣｌ３とＣｌ２との混合ガス（第１のエッチング工程）で行った後、保護導電膜１０７を除去させるためにガス種をＳＦ６とＣｌ２との混合ガス（第２のエッチング工程）で行った。
第１のエッチング工程の条件は、ＩＣＰパワーが０Ｗ、バイアスパワーが１５００Ｗ、圧力が２．０Ｐａ、ＢＣｌ３とＣｌ２とのガス流量比が７５０ｓｃｃｍ：１５０ｓｃｃｍであり、２０秒間エッチング時間を延長してオーバーエッチングを行った。
本実施例での第１のエッチング工程条件では、Ｔｉのエッチング速度は８６．１０ｎｍ／ｍｉｎ、Ａｌのエッチング速度は９８．４０ｎｍ／ｍｉｎ、Ｗのエッチング速度は１２．２０ｎｍ／ｍｉｎであった。
積層構造である導電層１０８の保護導電膜１０７に接しているＴｉ膜である第１の導電膜１０８ＡとＷ膜である保護導電膜１０７とのエッチング選択比はＴｉのエッチング速度８６．１０ｎｍ／ｍｉｎをＷのエッチング速度１２．２０ｎｍ／ｍｉｎで割ったものであり、７．０６となる。
本実施例での第２のエッチング工程条件では、ＩＣＰパワーが２０００Ｗ、バイアスパワーが３００Ｗ、圧力が１．５Ｐａ、ＳＦ６とＣｌ２とのガス流量比が５４０ｓｃｃｍ：５４０ｓｃｃｍであり、１５秒間エッチング時間を延長してオーバーエッチングを行った。以上により、実施例のトランジスタを作製した。
本実施例の条件でのＷのエッチング速度は９８．４０ｎｍ／ｍｉｎ、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体のエッチング速度は２．１５ｎｍ／ｍｉｎであった。
Ｗ膜である保護導電膜１０７とＩｎ−Ｇａ−Ｚｎ系の酸化物半導体である酸化物半導体層１０６とのエッチング選択比はＷのエッチング速度９８．４０ｎｍ／ｍｉｎをＩｎ−Ｇａ−Ｚｎ系の酸化物半導体のエッチング速度２．１５ｎｍ／ｍｉｎで割ったものであり、４５．７７となった。
導電層１０８の下層に保護導電膜１０７を設けずに、積層構造の導電層１０８を加工して形成するエッチングをＢＣｌ３とＣｌ２との混合ガス（第１のエッチング工程）で行い、比較例のトランジスタを作製した。実施例のトランジスタと比較例のトランジスタについて、それぞれの断面形状のＳＴＥＭ像を観察した。
図７は、本実施例のトランジスタの酸化物半導体層１０６と導電層１０８の接続箇所の断面ＳＴＥＭ像を示す。図８は、比較例のトランジスタの酸化物半導体層１０６と導電層１０８の接続箇所の断面ＳＴＥＭ像を示す。
本実施例のトランジスタでは、導電層１０８と重畳していない部分の酸化物半導体層１０６の膜厚（以後、第１の膜厚と呼ぶ。）と導電層１０８と重畳している部分の酸化物半導体層１０６の膜厚（以後、第２の膜厚と呼ぶ。）との差はほとんどなく、約１ｎｍであった。
一方、比較例のトランジスタでは、導電層１０８をエッチングする際に同時に酸化物半導体層１０６もエッチングされてしまったため、酸化物半導体層１０６の第１の膜厚と第２の膜厚の差は、約２０ｎｍであった。
以上の結果より、導電層１０８の下に設けられている酸化物半導体層１０６が比較例では約２０ｎｍも過剰にエッチングされていたのに対し、本実施例では、保護導電膜１０７の効果により、導電層１０８の下に設けられている酸化物半導体層１０６はほとんどエッチングされなかった。以上により、本実施例のトランジスタの作製方法により、酸化物半導体層の過剰なエッチングおよび酸化物半導体層の膜厚にバラツキが生じることを軽減することができ、生産性を向上させ、歩留まりよくトランジスタを作製することが可能であることがわかる。
本実施例では、第２のエッチング工程の条件として用いることのできる他の例を示す。本実施例のトランジスタの構成および作製工程は、第２のエッチング工程の条件以外は、実施例１と同様である。本実施例での第２のエッチング工程条件では、ＩＣＰパワーが２０００Ｗ、バイアスパワーが３００Ｗ、圧力が１．５Ｐａ、ＳＦ６とＣｌ２とのガス流量比が４５０ｓｃｃｍ：６３０ｓｃｃｍであり、１５秒間エッチング時間を延長してオーバーエッチングを行った。以上により、実施例のトランジスタを作製してＳＴＥＭの測定を行い、本実施例のトランジスタについて、断面形状のＳＴＥＭ像を観察した。
図９は、本実施例のトランジスタの酸化物半導体層１０６と導電層１０８の接続箇所の断面ＳＴＥＭ像を示す。
本実施例の第２のエッチング工程の条件を用いて作製したトランジスタでは、酸化物半導体層１０６の第１の膜厚と第２の膜厚の差はほとんどなく、約１ｎｍであった。本実施例において、保護導電膜１０７の効果により、導電層１０８の下に設けられている酸化物半導体層１０６はほとんどエッチングされなかった。
また、図９に示すように第１の導電膜１０８Ａ、第２の導電膜１０８Ｂおよび第３の導電膜１０８Ｃのそれぞれの端部は、ほぼ一致しており、連続的な形状となることが確認できた。第１の導電膜１０８Ａ、第２の導電膜１０８Ｂおよび第３の導電膜１０８Ｃのそれぞれの端部において、段差が軽減された連続的な形状であると第１の導電膜１０８Ａ、第２の導電膜１０８Ｂおよび第３の導電膜１０８Ｃのそれぞれの上部に成膜する膜の被覆性を向上させることができる。
以上により、本実施例のトランジスタの作製方法により、酸化物半導体層の過剰なエッチングおよび酸化物半導体層の膜厚にバラツキが生じることを軽減することができ、生産性を向上させ、歩留まりよくトランジスタを作製することが可能であることがわかる。また、エッチング工程を制御することで、良好な形状に加工することができるため、トランジスタのリーク電流を抑制し、高性能、高信頼性のトランジスタを作製することが可能であることがわかる。
１００ 基板
１０２ ゲート電極層
１０４ ゲート絶縁膜
１０６ 酸化物半導体層
１０７ 保護導電膜
１０８ 導電層
１０８Ａ 導電膜
１０８Ｂ 導電膜
１０８Ｃ 導電膜
１１０ レジストマスク
１１２ 配線層
１１４ 導電層
１１６ 絶縁膜
１２０ トランジスタ
２００ 基板
２０１ 下地絶縁層
２０２ ゲート電極層
２０４ ゲート絶縁膜
２０６ 酸化物半導体層
２０７ 保護導電膜
２０８ 導電層
２１０ レジストマスク
２１２ 配線層
２１４ 導電層
２２０ トランジスタ
３００ 基板
３０６ 素子分離絶縁層
３０８ ゲート絶縁膜
３１０ ゲート電極
３１６ チャネル形成領域
３２０ 不純物領域
３２４ 金属化合物領域
３２６ 電極
３２８ 絶縁層
３４１ａ 導電膜
３４１ｂ 導電膜
３４２ａ ソース電極
３４２ｂ ドレイン電極
３４４ 酸化物半導体層
３４６ ゲート絶縁膜
３４８ａ ゲート電極
３５０ 絶縁層
３５４ 配線
３５７ 絶縁層
３５８ 導電層
３６０ トランジスタ
３６２ トランジスタ
３６４ 容量素子
５８０ 基板
５８１ トランジスタ
５８３ 絶縁層
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９５ 充填材
５９６ 基板
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３３ 絶縁層
４０３５ スペーサ
４０４１ 絶縁層
４０４２ 絶縁層

Claims (10)

  1. ゲート電極層を形成し、
    前記ゲート電極層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に酸化物半導体層を形成し、
    前記酸化物半導体層上に保護導電膜を形成し、
    前記保護導電膜上に導電層を形成し、
    前記導電層上にレジストマスクを形成し、
    前記レジストマスクを用いて、塩素系ガスを用いる第１のエッチング工程により、選択的に前記導電層をエッチングして前記保護導電膜を露出させ、
    前記レジストマスクを用いて、塩素系ガスとフッ素系ガスの混合ガスを用いる第２のエッチング工程により、選択的に前記保護導電膜をエッチングして前記酸化物半導体層を露出させると共に配線層を形成し、
    第１のエッチング工程において、前記保護導電膜が前記導電層よりエッチングされにくく、前記導電層と前記保護導電膜とのエッチング選択比が高い条件で行い、
    第２のエッチング工程において、前記保護導電膜が前記酸化物半導体層よりエッチングされやすく、前記保護導電膜と前記酸化物半導体層とのエッチング選択比が高い条件で行う、半導体装置の作製方法。
  2. 前記酸化物半導体層、前記保護導電膜、前記配線層上に絶縁膜を形成する、請求項１に記載の半導体装置の作製方法。
  3. 酸化物半導体層を形成し、
    前記酸化物半導体層上に保護導電膜を形成し、
    前記保護導電膜上に導電層を形成し、
    前記導電層上にレジストマスクを形成し、
    前記レジストマスクを用いて、塩素系ガスを用いる第１のエッチング工程により、選択的に前記導電層をエッチングして前記保護導電膜を露出させ、
    前記レジストマスクを用いて、塩素系ガスとフッ素系ガスの混合ガスを用いる第２のエッチング工程により、選択的に前記保護導電膜をエッチングして前記酸化物半導体層を露出させると共に配線層を形成し、
    前記配線層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上の前記酸化物半導体層と重畳する領域にゲート電極層を形成し、
    第１のエッチング工程において、前記保護導電膜が前記導電層よりエッチングされにくく、前記導電層と前記保護導電膜とのエッチング選択比が高い条件で行い、
    第２のエッチング工程において、前記保護導電膜が前記酸化物半導体層よりエッチングされやすく、前記保護導電膜と前記酸化物半導体層とのエッチング選択比が高い条件で行う、半導体装置の作製方法。
  4. 前記保護導電膜の膜厚は、前記酸化物半導体層の膜厚以下である、請求項１乃至請求項３のいずれか一項に記載の半導体装置の作製方法。
  5. 前記第２のエッチング工程は、前記第１のエッチング工程よりも短時間で行う、請求項１乃至請求項４のいずれか一項に記載の半導体装置の作製方法。
  6. 前記第１のエッチング工程は、前記導電層と前記保護導電膜とのエッチング選択比が４以上であり、
    前記第２のエッチング工程は、前記保護導電膜と前記酸化物半導体層とのエッチング選択比が３０以上である、請求項１乃至請求項５のいずれか一項に記載の半導体装置の作製方法。
  7. 前記配線層は材料にアルミニウムを含む膜を有する積層構造を形成する、請求項１乃至請求項６のいずれか一項に記載の半導体装置の作製方法。
  8. 前記配線層は、アルミニウムを含む膜の下層にチタン膜を有する積層構造を形成する、請求項７に記載の半導体装置の作製方法。
  9. 前記保護導電膜は、タングステン膜を用いて形成する、請求項１乃至請求項８のいずれか一項に記載の半導体装置の作製方法。
  10. 前記酸化物半導体層はインジウム、ガリウム、および亜鉛を含む膜を用いて形成する、請求項１乃至請求項９のいずれか一項に記載の半導体装置の作製方法。
JP2011195363A 2010-09-13 2011-09-07 半導体装置の作製方法 Active JP5945391B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011195363A JP5945391B2 (ja) 2010-09-13 2011-09-07 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010204685 2010-09-13
JP2010204685 2010-09-13
JP2011195363A JP5945391B2 (ja) 2010-09-13 2011-09-07 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016107078A Division JP6306641B2 (ja) 2010-09-13 2016-05-30 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2012084852A true JP2012084852A (ja) 2012-04-26
JP2012084852A5 JP2012084852A5 (ja) 2014-10-16
JP5945391B2 JP5945391B2 (ja) 2016-07-05

Family

ID=45807124

Family Applications (11)

Application Number Title Priority Date Filing Date
JP2011195363A Active JP5945391B2 (ja) 2010-09-13 2011-09-07 半導体装置の作製方法
JP2016107078A Active JP6306641B2 (ja) 2010-09-13 2016-05-30 半導体装置の作製方法
JP2018041775A Active JP6474929B2 (ja) 2010-09-13 2018-03-08 半導体装置の作製方法
JP2019013802A Active JP6685440B2 (ja) 2010-09-13 2019-01-30 半導体装置の作製方法
JP2020063200A Active JP6957668B2 (ja) 2010-09-13 2020-03-31 半導体装置の作製方法
JP2021164408A Withdrawn JP2022003698A (ja) 2010-09-13 2021-10-06 半導体装置の作製方法
JP2022049862A Active JP7300031B2 (ja) 2010-09-13 2022-03-25 半導体装置
JP2023099055A Active JP7514980B2 (ja) 2010-09-13 2023-06-16 半導体装置
JP2024105903A Active JP7583972B2 (ja) 2010-09-13 2024-07-01 半導体装置
JP2024192655A Active JP7719937B2 (ja) 2010-09-13 2024-11-01 半導体装置
JP2025124523A Pending JP2025146916A (ja) 2010-09-13 2025-07-25 半導体装置

Family Applications After (10)

Application Number Title Priority Date Filing Date
JP2016107078A Active JP6306641B2 (ja) 2010-09-13 2016-05-30 半導体装置の作製方法
JP2018041775A Active JP6474929B2 (ja) 2010-09-13 2018-03-08 半導体装置の作製方法
JP2019013802A Active JP6685440B2 (ja) 2010-09-13 2019-01-30 半導体装置の作製方法
JP2020063200A Active JP6957668B2 (ja) 2010-09-13 2020-03-31 半導体装置の作製方法
JP2021164408A Withdrawn JP2022003698A (ja) 2010-09-13 2021-10-06 半導体装置の作製方法
JP2022049862A Active JP7300031B2 (ja) 2010-09-13 2022-03-25 半導体装置
JP2023099055A Active JP7514980B2 (ja) 2010-09-13 2023-06-16 半導体装置
JP2024105903A Active JP7583972B2 (ja) 2010-09-13 2024-07-01 半導体装置
JP2024192655A Active JP7719937B2 (ja) 2010-09-13 2024-11-01 半導体装置
JP2025124523A Pending JP2025146916A (ja) 2010-09-13 2025-07-25 半導体装置

Country Status (3)

Country Link
US (3) US8664097B2 (ja)
JP (11) JP5945391B2 (ja)
KR (2) KR101468264B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135425A (ja) * 2017-05-02 2017-08-03 株式会社半導体エネルギー研究所 半導体装置
JP2018026507A (ja) * 2016-08-12 2018-02-15 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチングシステム
JP2020017646A (ja) * 2018-07-26 2020-01-30 東京エレクトロン株式会社 エッチング方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
JP5933895B2 (ja) 2011-11-10 2016-06-15 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9006024B2 (en) * 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) * 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
JP2024000648A (ja) 2022-06-21 2024-01-09 キオクシア株式会社 半導体装置及び半導体記憶装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039746A (ja) * 2002-07-01 2004-02-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006165488A (ja) * 2004-12-08 2006-06-22 Samsung Electronics Co Ltd 薄膜トランジスタ、その製造方法、これを有する表示装置、及び表示装置の製造方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007329298A (ja) * 2006-06-08 2007-12-20 Mitsubishi Electric Corp Ｔｆｔアレイ基板、その製造方法、及び表示装置
JP2009111190A (ja) * 2007-10-30 2009-05-21 Sharp Corp プラズマエッチング方法、プラズマエッチング装置、および固体撮像素子の製造方法
JP2010056539A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010062547A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010525603A (ja) * 2007-04-25 2010-07-22 エルジー・ケム・リミテッド 薄膜トランジスタおよびその製造方法

Family Cites Families (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0254572A (ja) * 1988-08-18 1990-02-23 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH03270223A (ja) * 1990-03-20 1991-12-02 Sharp Corp 非晶質シリコン薄膜のドライエッチング方法
JP2918307B2 (ja) * 1990-08-07 1999-07-12 沖電気工業株式会社 半導体記憶素子
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3892115B2 (ja) * 1997-07-07 2007-03-14 株式会社半導体エネルギー研究所 ディスプレイ及びディスプレイを備えた装置
JPH1140772A (ja) * 1997-07-22 1999-02-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053164A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002093924A (ja) * 2000-09-20 2002-03-29 Sony Corp 半導体記憶装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3793915B2 (ja) * 2001-02-28 2006-07-05 株式会社日立製作所 液晶表示装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7190008B2 (en) 2002-04-24 2007-03-13 E Ink Corporation Electro-optic displays, and components for use therein
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) * 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4708859B2 (ja) 2004-09-07 2011-06-22 富士フイルム株式会社 薄層トランジスタ、それを用いたアクティブマトリックス型表示装置、及び、液晶表示装置
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP4741343B2 (ja) * 2004-11-29 2011-08-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1933293A4 (en) * 2005-10-05 2009-12-23 Idemitsu Kosan Co TFT SUBSTRATE AND METHOD FOR MANUFACTURING A TFT SUBSTRATE
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101050767B1 (ko) * 2005-11-15 2011-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
WO2007063966A1 (ja) * 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP2007189120A (ja) * 2006-01-16 2007-07-26 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びその製造方法
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4277874B2 (ja) * 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
GB2448174B (en) 2007-04-04 2009-12-09 Cambridge Display Tech Ltd Organic thin film transistors
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TW200938660A (en) * 2007-11-22 2009-09-16 Idemitsu Kosan Co Etching solution composition
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101254906B1 (ko) * 2008-12-12 2013-04-18 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101100999B1 (ko) 2009-01-13 2011-12-29 삼성모바일디스플레이주식회사 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치
JP5606680B2 (ja) * 2009-01-19 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法及び電気光学装置の製造方法
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP5512144B2 (ja) * 2009-02-12 2014-06-04 富士フイルム株式会社 薄膜トランジスタ及びその製造方法
KR101519893B1 (ko) 2009-09-16 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR101608923B1 (ko) 2009-09-24 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102596694B1 (ko) 2009-10-08 2023-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101832698B1 (ko) 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101402294B1 (ko) 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
EP2528100B1 (en) * 2010-01-21 2016-07-20 Sharp Kabushiki Kaisha Process for production of circuit board
KR101822526B1 (ko) 2010-06-30 2018-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US8785241B2 (en) 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012014786A1 (en) 2010-07-30 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semicondcutor device and manufacturing method thereof
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039746A (ja) * 2002-07-01 2004-02-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006165488A (ja) * 2004-12-08 2006-06-22 Samsung Electronics Co Ltd 薄膜トランジスタ、その製造方法、これを有する表示装置、及び表示装置の製造方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007329298A (ja) * 2006-06-08 2007-12-20 Mitsubishi Electric Corp Ｔｆｔアレイ基板、その製造方法、及び表示装置
JP2010525603A (ja) * 2007-04-25 2010-07-22 エルジー・ケム・リミテッド 薄膜トランジスタおよびその製造方法
JP2009111190A (ja) * 2007-10-30 2009-05-21 Sharp Corp プラズマエッチング方法、プラズマエッチング装置、および固体撮像素子の製造方法
JP2010056539A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010062547A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018026507A (ja) * 2016-08-12 2018-02-15 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチングシステム
JP2017135425A (ja) * 2017-05-02 2017-08-03 株式会社半導体エネルギー研究所 半導体装置
JP2020017646A (ja) * 2018-07-26 2020-01-30 東京エレクトロン株式会社 エッチング方法
JP7199174B2 (ja) 2018-07-26 2023-01-05 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
JP2023112030A (ja) 2023-08-10
JP7583972B2 (ja) 2024-11-14
JP2018133574A (ja) 2018-08-23
JP2025010369A (ja) 2025-01-20
US9040396B2 (en) 2015-05-26
JP2019075586A (ja) 2019-05-16
JP6306641B2 (ja) 2018-04-04
KR101468264B1 (ko) 2014-12-03
US20150214343A1 (en) 2015-07-30
US20140147969A1 (en) 2014-05-29
JP2016187034A (ja) 2016-10-27
JP2022003698A (ja) 2022-01-11
JP6685440B2 (ja) 2020-04-22
US9252248B2 (en) 2016-02-02
JP7719937B2 (ja) 2025-08-06
US20120064703A1 (en) 2012-03-15
JP2025146916A (ja) 2025-10-03
JP7300031B2 (ja) 2023-06-28
JP6957668B2 (ja) 2021-11-02
JP7514980B2 (ja) 2024-07-11
JP2024123267A (ja) 2024-09-10
JP5945391B2 (ja) 2016-07-05
JP2020115563A (ja) 2020-07-30
JP2022082644A (ja) 2022-06-02
US8664097B2 (en) 2014-03-04
JP6474929B2 (ja) 2019-02-27
KR20120028825A (ko) 2012-03-23
KR20140051889A (ko) 2014-05-02

Similar Documents

Publication Publication Date Title
JP7719937B2 (ja) 半導体装置
JP6420868B2 (ja) 半導体装置の作製方法
JP5844583B2 (ja) 半導体装置の作製方法、及び、半導体装置
KR20130032836A (ko) 반도체 장치 및 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140827

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160530

R150 Certificate of patent or registration of utility model

Ref document number: 5945391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250