JP2010525603A - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2010525603A
JP2010525603A JP2010506070A JP2010506070A JP2010525603A JP 2010525603 A JP2010525603 A JP 2010525603A JP 2010506070 A JP2010506070 A JP 2010506070A JP 2010506070 A JP2010506070 A JP 2010506070A JP 2010525603 A JP2010525603 A JP 2010525603A
Authority
JP
Japan
Prior art keywords
electrode
film transistor
thin film
zinc oxide
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010506070A
Other languages
English (en)
Other versions
JP5373768B2 (ja
Inventor
ジュン−ヒョン・イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Chem Ltd
Original Assignee
LG Chem Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Chem Ltd filed Critical LG Chem Ltd
Publication of JP2010525603A publication Critical patent/JP2010525603A/ja
Application granted granted Critical
Publication of JP5373768B2 publication Critical patent/JP5373768B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本発明は、薄膜トランジスタおよびその製造方法に関する。具体的に、本発明は、薄膜トランジスタにおいて、ソース電極およびドレイン電極としてSi、Mo、およびWのうちの1種以上を含む酸化亜鉛系(ZnO系列)電極を用いる薄膜トランジスタおよびその製造方法に関する。また、本発明は、記ソース電極およびドレイン電極を形成する工程のうち、エッチング工程でフッ素系ガスを用いてドライエッチング工程を経る薄膜トランジスタの製造方法に関する。さらに、本発明は、基板、ゲート電極、絶縁層、半導体層、ソース電極、およびドレイン電極を含む薄膜トランジスタにおいて、前記ソース電極およびドレイン電極は、Si、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極である薄膜トランジスタに関する。

Description

本発明は、薄膜トランジスタおよびその製造方法に関する。具体的に、本発明は、薄膜トランジスタにおいて、ソース電極およびドレイン電極としてSi、Mo、およびWのうちの1種以上を含む酸化亜鉛系(ZnO系列)電極を用いる薄膜トランジスタおよびその製造方法に関する。
一般的に、薄膜トランジスタは、ソース(sourse)電極、ドレイン(drain)電極、ゲート(gate)電極、半導体層、絶縁層、基板などからなる。
既存の透明薄膜トランジスタの製造方法は、ITOまたはIZOのゲート電極にZnO、ZnO:Al、InZnO、ZnO:Sn、ZnO:Ga:Inなどの半導体層チャネル物質を用い、ソース/ドレイン電極の形成時には、前記チャネル物質または電極物質を蒸着して用いていた。しかしながら、前記物質は、薄膜トランジスタの製造方法において、エッチング工程時に用いられるウェットエッチング時に酸にエッチングが優れてなされ、特に非晶質形態であるIZOは、より高いエッチング量を示すという特徴を有している。したがって、IZOをソース/ドレイン電極として用いる場合には、薄膜トランジスタの製造のエッチング工程において、ウェットエッチング時に電極と半導体層チャネルのエッチング選択比がほぼないため、多くの問題が生じるようになり、したがって、このような薄膜トランジスタの製造は、リフトオフ(lift−off)工程を用いて主に製造された。
しかしながら、前記リフトオフ工程は、2回のフォト(Photo)工程によるオーバーハング(overhang)構造の異常、フォトレジストが存在する状態での蒸着工程による不純物の発生、追加されるフォト(Photo)工程による量産単価の増加などの深刻な問題を抱えているため、薄膜トランジスタの量産工程には適用がほぼ不可能な極めて不適切な工程であるといえる。
上述した一般的な薄膜トランジスタの製造工程の他に、半導体層上にSiNチャネル保護層を追加で蒸着する方法があるが、これはチャネルフォトマスクを追加で1枚さらに用いなければならないため、薄膜トランジスタの製造工程単価を上昇させるという問題がある。また、エッチング工程時にエッチング選択比なくエッチング時間のみを調節し、単にエッチング量によってソース/ドレイン電極のエッチングを実施する方法があるが、エッチング選択比がなくてエッチング調節が極めて困難であるという問題があるため、適切な薄膜トランジスタの製造方法とすることができずにいる。
上述した問題点を解決するために、本発明者は、薄膜トランジスタにおいて半導体層のチャネル物質とソース電極およびドレイン電極を選択的にエッチングすることができる薄膜トランジスタの製造方法を開発した。
本発明は、薄膜トランジスタの製造方法において、ソース電極およびドレイン電極としてSi、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極を用いる薄膜トランジスタの製造方法を提供する。
また、本発明は、薄膜トランジスタの製造方法において、前記ソース電極およびドレイン電極を形成する工程のうち、エッチング工程でフッ素系ガスを用いてドライエッチング工程を経る薄膜トランジスタの製造方法を提供する。
さらに、本発明は、基板、ゲート電極、絶縁層、半導体層、ソース電極、およびドレイン電極を含む薄膜トランジスタにおいて、前記ソース電極およびドレイン電極は、Si、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極である薄膜トランジスタを提供する。
本発明は、
1)基板にゲート電極を形成するゲート電極形成ステップ;
2)前記基板および前記ゲート電極上に絶縁層を形成する絶縁層形成ステップ;
3)前記絶縁層上に半導体層を形成する半導体層形成ステップ;および
4)前記半導体層に連結するようにSi、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極材料を用いてソース電極およびドレイン電極を形成するソース電極およびドレイン電極形成ステップ;
を含む薄膜トランジスタの製造方法を提供する。
また、本発明は、基板、ゲート電極、絶縁層、半導体層、ソース電極、およびドレイン電極を含む薄膜トランジスタにおいて、前記ソース電極およびドレイン電極は、Si、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極である薄膜トランジスタを提供する。
本発明は、薄膜トランジスタの製造方法において、ソース電極およびドレイン電極としてSi、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極を用いる薄膜トランジスタの製造方法および前記ソース電極およびドレイン電極を形成する工程のうち、エッチング工程時にフッ素系ガスを用いてドライエッチング工程を経る薄膜トランジスタの製造方法を用いることにより、半導体層のチャネル物質とソース電極およびドレイン電極が選択的にエッチング可能となり、薄膜トランジスタの製造工程を単純化することができ、薄膜トランジスタの信頼性を確保することができる。
本発明の一実施例に係る薄膜トランジスタの断面を概略的に示す図である。 従来のリフトオフ工程の薄膜トランジスタの製造工程を示す図である。 本発明の一実施例に係る薄膜トランジスタの製造工程を示す図である。 本発明の実施例1に係る薄膜トランジスタのソース電極およびドレイン電極の各厚さ別の透過特性を示す図である。 本発明の実施例1に係る薄膜トランジスタのソース電極およびドレイン電極の各厚さ別の面抵抗特性を示す図である。
以下、本発明について詳細に説明する。
本発明に係る薄膜トランジスタの製造方法において、前記1)ゲート電極形成ステップの基板は、薄膜トランジスタのための熱力学的および機械的要求事項を満たすことができるガラス、半導体ウエハ(semiconductor wafer)、金属酸化物、セラミック物質、プラスチックなどを用いることができる。特に、前記基板は、ガラスまたはプラスチックであることが好ましいが、これにのみ限定されるものではない。
前記1)のゲート電極形成ステップは、基板上に導電性物質を用いた導電性物質層形成ステップおよび前記導電性物質層をパターニングする電極パターン形成ステップを含む方法によって実行することができる。また、前記1)のゲート電極形成ステップは、基板上に導電性物質を直接印刷してパターニングする方法によっても実行することができる。
前記1)ゲート電極形成ステップの導電性物質は、炭素、アルミニウム、バナジウム、クロム、銅、亜鉛、銀、金、マグネシウム、カルシウム、ナトリウム、カリウム、チタニウム、インジウム、イットリウム、リチウム、ガドリニウム、スズ、鉛、類似金属(similar metals)、およびこれらの合金;p−またはn−ドーピングされた(doped)シリコン;酸化亜鉛、酸化インジウム、酸化インジウムスズ(ITO)、酸化インジウム亜鉛、類似スズ酸化物(similar tin oxide)、およびスズ酸化物インジウム系複合化合物(tin oxide indium−based complex compounds);ZnO:Al、SnO:Sbのような酸化物と金属の混合物;ポリ(3−メチルチオフェン)(poly(3−methyl thiophene))、ポリ[3,4−(エチレン−1,2−ジオキシ)チオフェン](poly[3,4−(ethylene−1,2−dioxy)thiophene])、ポリピロール(polypyrrole)、およびポリアニリンのような導電性高分子などがあるが、これにのみ限定されるものではない。
前記1)ゲート電極形成ステップの導電性物質層形成ステップでは、化学蒸着法(Chemical Vapor Deposition;CVD)、プラズマ化学蒸着法(Plasma−Enhanced Chemical Vapor Deposition;PECVD)、スパッタリング法(Sputtering)、電子ビーム蒸着法(E−beam evaporation)、熱蒸着法(Thermal evaporation)、レーザ分子ビーム蒸着法(Laser Molecular Beam Epitaxy;L−MBE)、パルスレーザ蒸着法(Pulsed Laser Deposition;PLD)、および原子層蒸着法(Atomic layer deposition)のうちから選択される方法を用いることができる。導電性物質層形成方法は、これにのみ限定されるものではなく、当技術分野に周知の導電性物質層形成方法をすべて適用することができる。
前記1)ゲート電極形成ステップの電極パターン形成ステップでは、フォトリソグラフィ法、オフセット印刷法、シルクスクリーン印刷法、インクジェット印刷法、およびシャドーマスク(Shadow Mask)を用いた方法のうちから選択される方法を用いることができる。
前記1)ゲート電極形成ステップのゲート電極の厚さは、50nm以上400nm以下で用いられ、好ましくは200nmが適当である。
本発明に係る薄膜トランジスタの製造方法において、前記2)絶縁層形成ステップの絶縁層としては、シリコン酸化物、シリコン窒化物、ポリイミド、ポリ(2−ビニルピリジン)、ポリ(4−ビニルフェノール)、ポリメチルメタクリレートのようなプラスチック絶縁体などがあるが、これにのみ限定されるものではない。
前記2)の絶縁層形成ステップでは、化学蒸着法(Chemical Vapor Deposition;CVD)、プラズマ化学蒸着法(Plasma−Enhanced Chemical Vapor Deposition;PECVD)、スパッタリング法(Sputtering)、電子ビーム蒸着法(E−beam evaporation)、熱蒸着法(Thermal evaporation)、レーザ分子ビーム蒸着法(Laser Molecular Beam Epitaxy;L−MBE)、パルスレーザ蒸着法(Pulsed Laser Deposition;PLD)、および原子層蒸着法(Atomic layer deposition)のうちから選択される方法を用いることができる。絶縁層形成方法は、これにのみ限定されるものではなく、当技術分野に周知の絶縁層形成方法をすべて適用することができる。
前記2)絶縁層形成ステップの絶縁層の厚さは、100nm以上500nm以下で用いられ、好ましくは300nmが適当である。
本発明に係る薄膜トランジスタの製造方法において、前記3)半導体層形成ステップの半導体層は、ZnOと、In、Ga、Sn、およびAlのうちの1種以上と、を含む複合酸化物を用いて形成することができる。
ゲート絶縁膜上に、亜鉛酸化膜は、ZTO(Zinc Tin Oxide)、IGZO(Indium Gallium Zinc Oxide)、ZAO(Zinc Aluminum Oxide)、IZO(Indium Zinc Oxide)、およびZnO(Zinc Oxide)のような複合酸化物でなされることができ、Zn:Snのモル比は1:1または2:1、Zn:Alのモル比は1:1または2:1、Zn:Inのモル比は1:1または2:1、Zn:In:Gaのモル比は1:1:1または2:1:1が適当である。
前記3)半導体層形成ステップの半導体層は、スパッタリング(sputtering)方法、化学蒸着法(Chemical Vapor Deposition;CVD)、原子層蒸着法(Atomic Layer Deposition;ALD)、パルスレーザ蒸着法(Pulsed Laser Deposition;PLD)、レーザ分子ビーム蒸着法(Laser Molecular Beam Epitaxy;L−MBE)、電子ビーム蒸着法(E−beame vaporation)、イオンビーム蒸着法(Ion−beame vaporation)などの方法を用いて形成することができる。
前記3)半導体層形成ステップの半導体層の厚さは、10nm以上200nm以下で使用が可能であり、好ましくは10nm以上100nm以下が適当である。
本発明に係る薄膜トランジスタの製造方法において、前記4)のソース電極およびドレイン電極形成ステップは、前記絶縁層と半導体層が共にカバーされるように、前記絶縁層および前記半導体層上にSi、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極材料を用いた導電性物質層形成ステップおよび前記導電性物質層をパターニングする電極パターン形成ステップを含む方法によって実行することができる。また、前記4)のソース電極およびドレイン電極形成ステップは、絶縁層および半導体層上にSi、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極材料を直接印刷してパターニングする方法によっても実行することができる。
前記4)ソース電極およびドレイン電極形成ステップのソース電極およびドレイン電極は、ISZO(Indium Sillicon Zinc Oxide)、IMZO(Indium molybdenum Zinc Oxide)、ITZO(Indium Tungsten Zinc Oxide)の酸化物形態で蒸着することができ、好ましい含量は、In/ZnO/SiO(1:1:1mol%)、In/ZnO/MoO(1:1:1mol%)、In/ZnO/WO(1:1:1mol%)であり、1mol%以下のSiO、MoO、WO含量がより好ましい。
前記4)ソース電極およびドレイン電極形成ステップの電極形成ステップでは、化学蒸着法(Chemical Vapor Deposition;CVD)、プラズマ化学蒸着法(Plasma−Enhanced Chemical Vapor Deposition;PECVD)、スパッタリング法(Sputtering)、電子ビーム蒸着法(E−beame vaporation)、熱蒸着法(Thermal evaporation)、レーザ分子ビーム蒸着法(Laser Molecular Beam Epitaxy;L−MBE)、パルスレーザ蒸着法(Pulsed Laser Deposition;PLD)、および原子層蒸着法(Atomic layer deposition)のうちから選択される方法を用いることができる。電極形成方法は、これにのみ限定されるものではなく、当技術分野に周知の電極形成方法をすべて適用することができる。
前記4)ソース電極およびドレイン電極形成ステップの電極パターン形成ステップでは、フォトリソグラフィ法、シャドーマスク法、オフセット印刷法、シルクスクリーン印刷法、インクジェット印刷法などを用いることができるが、これにのみ限定されるものではない。
前記4)ソース電極およびドレイン電極形成ステップにおいて、ソース電極およびドレイン電極は、電極としての伝導度が優先的に確保されることが重要である。前記ソース電極およびドレイン電極は、0超過10−3ohm・cm以下の比抵抗値を有することが好ましいが、これにのみ限定されるものではない。前記ソース電極およびドレイン電極が適切な比抵抗値を有することができるように、Si、Mo、またはWの含量を調節することができる。
前記4)ソース電極およびドレイン電極形成ステップのソース電極およびドレイン電極の厚さは、50nm以上400nm以下で使用が可能であり、好ましくは200nmが適当である。
また、本発明は、追加的に、前記4)ソース電極およびドレイン電極形成ステップにおいてエッチング工程を実行し、前記エッチング工程は、フッ素系ガスを用いてドライエッチング工程を経る薄膜トランジスタの製造方法を提供する。
前記ドライエッチング工程は、当技術分野において周知の一般的な方法を用いることができる。
前記ドライエッチング工程時にフッ素系ガスを用いることによってSi、Mo、およびWをエッチングすることができ、Si、Mo、またはWを含む酸化亜鉛系ソース電極およびドレイン電極もエッチングすることができる。また、半導体層のチャネル物質とソース電極およびドレイン電極を選択的にエッチングすることができる。前記選択的エッチングは、フッ素系ガスのフッ素がSi、W、Moなどとは揮発性がある(volatile)結合をなして容易にエッチングがなされ、Znとは容易に揮発性がある結合をなすことができず、容易にエッチングがなされないという特性によって実行することができる。
前記フッ素系ガスは、CF、NF、SFなどが好ましいが、これにのみ限定されるものではない。
前記ドライエッチング工程の具体的な一実施例としては、ICP(Inductively Coupled Plasma)電力 400W、バイアス電力 20W、CF 45sccm、O 5sccm、工程圧力5mTorrなどのエッチング条件でドライエッチング工程を実行することができる。
また、本発明は、基板、ゲート電極、絶縁層、半導体層、ソース電極、およびドレイン電極を含む薄膜トランジスタにおいて、前記ソース電極およびドレイン電極は、Si、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極を用いる薄膜トランジスタを提供する。
前記Si、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極は、薄膜トランジスタの製造方法で記述したように、ISZO(Indium Sillicon Zinc Oxide)、IMZO(Indium molybdenum Zinc Oxide)、ITZO(Indium Tungsten Zinc Oxide)の酸化物形態で蒸着することができ、好ましい含量は、In/ZnO/SiO(1:1:1mol%)、In/ZnO/MoO(1:1:1mol%)、In/ZnO/WO(1:1:1mol%)であり、1mol%以下のSiO、MoO、WO含量がより好ましいが、これにのみ限定されるものではない。
以下、本発明の理解を助けるために、好ましい実施例を提示する。しかしながら、下記の実施例は、本発明をより容易に理解するために提供されるものに過ぎず、これによって本発明の内容が限定されるものではない。
本発明の一実施例に係る薄膜トランジスタ製造方法は、1)基板10にゲート電極20を形成するゲート電極形成ステップ;2)前記基板および前記ゲート電極20上に絶縁層30を形成する絶縁層形成ステップ;3)前記絶縁層30上に半導体層40を形成する半導体層形成ステップ;および4)前記半導体層40に連結するようにSi、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極を用いてソース電極50およびドレイン電極60を形成するソース電極およびドレイン電極形成ステップを含む。
1)ステップでは、スパッタリング法でガラス基板10上に酸化インジウムスズ(ITO)を蒸着した後、フォトリソグラフィ法を用いてパターニングし、複数のゲート配線とゲート電極20を形成した。
2)ステップでは、スパッタリング方法でゲート電極配線を形成し、PECVD法を用いてゲート電極20が形成されたガラス基板10の上部面に絶縁層30を形成した。ここで、ゲート絶縁層30は、SiNxで形成した。
3)ステップでは、IZOを用いてスパッタリング法で半導体層40を形成した。
4)ステップでは、スパッタリング法で半導体層40の上部と絶縁層30の上部にSiを含むZnO層を蒸着した後、フォトリソグラフィ法でパターニングしてゲート配線と交差する方向にデータ配線を形成し、ソース電極50とドレイン電極60を形成した。
前記実施例1に係る薄膜トランジスタのソース電極およびドレイン電極の各厚さ別の透過特性および面抵抗特性を、図4および図5に示した。
図4は、薄膜トランジスタのソース電極およびトランジスタ電極の各厚さ別の透過特性を示すものであり、可視光線帯で80%以上の透明な特性を示し、厚さが増加するほど透過度が低下することが分かる。
また、図5は、薄膜トランジスタのソース電極およびドレイン電極の各厚さ別の面抵抗特性を示すものであり、本発明に係るソース電極およびドレイン電極の使用時、抵抗に大きな問題がないことが分かる。
10:基板
20:ゲート電極
30:絶縁層
40:半導体層
50:ソース電極
60:ドレイン電極

Claims (18)

  1. 1)基板にゲート電極を形成するゲート電極形成ステップ;
    2)前記基板および前記ゲート電極上に絶縁層を形成する絶縁層形成ステップ;
    3)前記絶縁層上に半導体層を形成する半導体層形成ステップ;および
    4)前記半導体層に連結するようにSi、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極材料を用いてソース電極およびドレイン電極を形成するソース電極およびドレイン電極形成ステップ;
    を含むことを特徴とする薄膜トランジスタの製造方法。
  2. 前記4)のソース電極およびドレイン電極形成ステップは、前記絶縁層及び前記半導体層が共にカバーされるように、前記絶縁層および前記半導体層上にSi、Mo、またはWのうちの1種以上を含む酸化亜鉛系電極材料を用いた導電性物質層形成ステップ、および前記導電性物質をパターニングする電極パターン形成ステップを含む方法、または前記絶縁層および前記半導体層上にSi、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極を直接印刷してパターニングする方法によって実行されることを特徴とする、請求項1に記載の薄膜トランジスタの製造方法。
  3. 前記4)ソース電極およびドレイン電極形成ステップのSi、Mo、またはWのうちの1種以上を含む酸化亜鉛系電極は、ISZO(Indium Sillicon Zinc Oxide)、IMZO(Indium molybdenum Zinc Oxide)、またはITZO(Indium Tungsten Zinc Oxide)の酸化物形態で蒸着されて形成されることを特徴とする、請求項1に記載の薄膜トランジスタの製造方法。
  4. 前記4)ソース電極およびドレイン電極形成ステップのSi、Mo、またはWのうちの1種以上を含む酸化亜鉛系電極は、In/ZnO/SiO(1:1:1mol%)、In/ZnO/MoO(1:1:1mol%)、またはIn/ZnO/WO(1:1:1mol%)の含量範囲を有することを特徴とする、請求項1に記載の薄膜トランジスタの製造方法。
  5. 前記4)ソース電極およびドレイン電極形成ステップのソース電極およびドレイン電極の比抵抗値は、0超過10−3ohm・cm以下であることを特徴とする、請求項1に記載の薄膜トランジスタの製造方法。
  6. 前記4)ソース電極およびドレイン電極形成ステップにおいてエッチング工程が実行され、前記エッチング工程は、フッ素系ガスを用いてドライエッチング工程を経ることを特徴とする、請求項1に記載の薄膜トランジスタの製造方法。
  7. 前記フッ素系ガスは、CF、NF、またはSFであることを特徴とする、請求項6に記載の薄膜トランジスタの製造方法。
  8. 前記4)ソース電極およびドレイン電極形成ステップのソース電極およびドレイン電極の厚さは、50nm以上400nm以下であることを特徴とする、請求項1に記載の薄膜トランジスタの製造方法。
  9. 前記1)ゲート電極形成ステップの基板は、ガラス、半導体ウエハ(semiconductor wafer)、金属酸化物、セラミック物質、およびプラスチックからなる群から選択されることを特徴とする、請求項1に記載の薄膜トランジスタの製造方法。
  10. 前記1)のゲート電極形成ステップは、基板上に導電性物質を用いた導電性物質層形成ステップおよび前記導電性物質層をパターニングする電極パターン形成ステップを含む方法、または基板上に導電性物質を直接印刷してパターニングする方法によって実行されることを特徴とする、請求項1に記載の薄膜トランジスタの製造方法。
  11. 前記3)の半導体層形成ステップは、ZnOと、In、Ga、Sn、およびAlのうちの1種以上と、を含む複合酸化物を用いることを特徴とする、請求項1に記載の薄膜トランジスタの製造方法。
  12. 前記3)半導体層形成ステップの複合酸化物は、ZTO(Zinc Tin Oxide)、IGZO(Indium Gallium Zinc Oxide)、ZAO(Zinc Aluminum Oxide)、IZO(Indium Zinc Oxide)、およびZnO(Zinc Oxide)からなる群から選択されることを特徴とする、請求項11に記載の薄膜トランジスタの製造方法。
  13. 前記3)半導体層形成ステップの複合酸化物のZn:Snのモル比は1:1または2:1、Zn:Alのモル比は1:1または2:1、Zn:Inのモル比は1:1または2:1、またはZn:In:Gaのモル比は1:1:1または2:1:1であることを特徴とする、請求項11に記載の薄膜トランジスタの製造方法。
  14. 基板、ゲート電極、絶縁層、半導体層、ソース電極、およびドレイン電極を含む薄膜トランジスタであって、前記ソース電極およびドレイン電極は、Si、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極を用いる薄膜トランジスタ。
  15. 前記Si、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極は、ISZO(Indium Sillicon Zinc Oxide)、IMZO(Indium molybdenum Zinc Oxide)、またはITZO(Indium Tungsten Zinc Oxide)の酸化物を用いることを特徴とする、請求項14に記載の薄膜トランジスタ。
  16. 前記Si、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極は、In/ZnO/SiO(1:1:1mol%)、In/ZnO/MoO(1:1:1mol%)、またはIn/ZnO/WO(1:1:1mol%)の含量範囲を有することを特徴とする、請求項14に記載の薄膜トランジスタ。
  17. 前記Si、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極の比抵抗値は、0超過10−3ohm・cm以下であることを特徴とする、請求項14に記載の薄膜トランジスタ。
  18. 前記Si、Mo、およびWのうちの1種以上を含む酸化亜鉛系電極は、フッ素系ガスを用いたドライエッチング工程を経て形成されることを特徴とする、請求項14に記載の薄膜トランジスタ。
JP2010506070A 2007-04-25 2008-04-25 薄膜トランジスタおよびその製造方法 Active JP5373768B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0040313 2007-04-25
KR1020070040313A KR100987840B1 (ko) 2007-04-25 2007-04-25 박막 트랜지스터 및 이의 제조방법
PCT/KR2008/002377 WO2008133457A1 (en) 2007-04-25 2008-04-25 Thin film transistor and method for preparing the same

Publications (2)

Publication Number Publication Date
JP2010525603A true JP2010525603A (ja) 2010-07-22
JP5373768B2 JP5373768B2 (ja) 2013-12-18

Family

ID=39925855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010506070A Active JP5373768B2 (ja) 2007-04-25 2008-04-25 薄膜トランジスタおよびその製造方法

Country Status (5)

Country Link
US (1) US8481362B2 (ja)
JP (1) JP5373768B2 (ja)
KR (1) KR100987840B1 (ja)
CN (1) CN101669210B (ja)
WO (1) WO2008133457A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084852A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2015005756A (ja) * 2008-12-26 2015-01-08 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20120084751A (ko) * 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101093424B1 (ko) * 2009-11-10 2011-12-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
CN202285237U (zh) * 2011-06-15 2012-06-27 广东中显科技有限公司 一种柔性半透明igzo薄膜晶体管
CN102509735B (zh) * 2011-12-27 2013-10-02 武汉大学 非晶氧化铟锌/氧化铟纳米晶同质复合薄膜晶体管及其制备方法
US11980083B2 (en) * 2019-05-10 2024-05-07 Samsung Display Co., Ltd. Method of manufacturing thin film transistor, method of manufacturing display apparatus and thin film transistor substrate
KR20210007074A (ko) 2019-07-09 2021-01-20 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291318A (ja) * 1993-02-02 1994-10-18 Fujitsu Ltd 薄膜トランジスタマトリクス装置及びその製造方法
JP2005268724A (ja) * 2004-03-22 2005-09-29 Sony Corp 電子素子およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731179A (en) * 1980-07-31 1982-02-19 Sharp Corp Formation of thin-film transistor
JP3093429B2 (ja) * 1992-04-28 2000-10-03 日本電気株式会社 半導体装置の製造方法
JP2000330134A (ja) * 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
US6885064B2 (en) * 2000-01-07 2005-04-26 Samsung Electronics Co., Ltd. Contact structure of wiring and a method for manufacturing the same
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
KR100470155B1 (ko) * 2003-03-07 2005-02-04 광주과학기술원 아연산화물 반도체 제조방법
WO2005008783A1 (ja) * 2003-07-18 2005-01-27 Nec Corporation スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路およびメモリ素子
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
US7636078B2 (en) 2005-05-20 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7324123B2 (en) * 2005-05-20 2008-01-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
KR20060121414A (ko) * 2005-05-24 2006-11-29 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR101124569B1 (ko) * 2005-06-09 2012-03-15 삼성전자주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
JP4760154B2 (ja) * 2005-06-15 2011-08-31 住友金属鉱山株式会社 酸化物焼結体、酸化物透明導電膜、およびこれらの製造方法
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
US20070215881A1 (en) * 2006-03-03 2007-09-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291318A (ja) * 1993-02-02 1994-10-18 Fujitsu Ltd 薄膜トランジスタマトリクス装置及びその製造方法
JP2005268724A (ja) * 2004-03-22 2005-09-29 Sony Corp 電子素子およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005756A (ja) * 2008-12-26 2015-01-08 株式会社半導体エネルギー研究所 半導体装置
US9711651B2 (en) 2008-12-26 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11817506B2 (en) 2008-12-26 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012084852A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9252248B2 (en) 2010-09-13 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device comprising oxide semiconductor layer

Also Published As

Publication number Publication date
US8481362B2 (en) 2013-07-09
WO2008133457A1 (en) 2008-11-06
JP5373768B2 (ja) 2013-12-18
CN101669210A (zh) 2010-03-10
KR100987840B1 (ko) 2010-10-13
CN101669210B (zh) 2013-10-09
US20100117085A1 (en) 2010-05-13
KR20080095599A (ko) 2008-10-29

Similar Documents

Publication Publication Date Title
JP5373768B2 (ja) 薄膜トランジスタおよびその製造方法
CN105887091B (zh) 用于银薄层的蚀刻剂组合物,使用其形成金属图案的方法和使用其制作阵列基板的方法
US8263977B2 (en) TFT substrate and TFT substrate manufacturing method
EP1983499A1 (en) Reflective tft substrate and method for manufacturing reflective tft substrate
US20090001374A1 (en) Tft Substrate, Reflective Tft Substrate and Method for Manufacturing These Substrates
JP5780902B2 (ja) 半導体薄膜、薄膜トランジスタ及びその製造方法
WO2013013599A1 (zh) 阵列基板及其制作方法、液晶面板、显示装置
JP2007258675A (ja) Tft基板及び反射型tft基板並びにそれらの製造方法
TWI577029B (zh) 用以形成一半導體氮氧化合物之方法及使用其之用以製造一薄膜電晶體之方法
JP2009260254A (ja) 酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及びその製造方法
JP2007150156A (ja) トランジスタおよびその製造方法
CN103545221B (zh) 金属氧化物薄膜晶体管及其制备方法
KR102080484B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
WO2014131242A1 (zh) 薄膜晶体管阵列基板、制备方法以及显示装置
JP2013254931A (ja) 薄膜トランジスタ基板
TWI608127B (zh) 蝕刻劑組合物、金屬圖案的形成方法和陣列基板的製法
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
TW201322456A (zh) 薄膜電晶體及其製造方法
JP5636304B2 (ja) 薄膜トランジスタ回路基板及びその製造方法
US11664460B2 (en) Thin-film transistor and method for preparing the same, display substrate and display device
KR100990217B1 (ko) 산화물 반도체 박막용 조성물, 이를 채용한 전계 효과트랜지스터 및 이의 제조방법
US20180175178A1 (en) Method of manufacturing oxide thin film transistor
US20130200382A1 (en) Thin-film transistor substrate and method of manufacturing a thin-film transistor substrate
WO2022196684A1 (ja) 薄膜トランジスタ、および、薄膜トランジスタの製造方法
WO2016201610A1 (zh) 金属氧化物薄膜晶体管及制备方法、显示面板和显示器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130304

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130919

R150 Certificate of patent or registration of utility model

Ref document number: 5373768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250